JP6117138B2 - Display device with sensor - Google Patents

Display device with sensor Download PDF

Info

Publication number
JP6117138B2
JP6117138B2 JP2014058134A JP2014058134A JP6117138B2 JP 6117138 B2 JP6117138 B2 JP 6117138B2 JP 2014058134 A JP2014058134 A JP 2014058134A JP 2014058134 A JP2014058134 A JP 2014058134A JP 6117138 B2 JP6117138 B2 JP 6117138B2
Authority
JP
Japan
Prior art keywords
electrode
sensor
display area
detection
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014058134A
Other languages
Japanese (ja)
Other versions
JP2015184741A (en
Inventor
倉澤 隼人
隼人 倉澤
水橋 比呂志
比呂志 水橋
剛司 石崎
剛司 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014058134A priority Critical patent/JP6117138B2/en
Priority to TW104107093A priority patent/TWI554931B/en
Priority to KR1020150034861A priority patent/KR101677837B1/en
Priority to CN201510255552.1A priority patent/CN105045446B/en
Priority to US14/661,530 priority patent/US9791972B2/en
Publication of JP2015184741A publication Critical patent/JP2015184741A/en
Application granted granted Critical
Publication of JP6117138B2 publication Critical patent/JP6117138B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明の実施形態は、センサ付き表示装置に関する。   Embodiments described herein relate generally to a sensor-equipped display device.

近年、物体の接触あるいは接近を検出するセンサ(あるいは、タッチパネルと称される場合もある)を備えたセンサ付き表示装置が実用化されている。センサの一例として、静電容量の変化に基づいて物体の接触あるいは接近を検出する静電容量型センサがある。このようなセンサを構成する検出電極及びセンサ駆動電極は、画像を表示する表示領域に配置され、誘電体を介して対向している。検出電極は、表示領域の外側に位置するリード線と電気的に接続されている。   2. Description of the Related Art In recent years, sensor-equipped display devices equipped with sensors (or sometimes called touch panels) that detect contact or approach of an object have been put into practical use. As an example of the sensor, there is a capacitance type sensor that detects contact or approach of an object based on a change in capacitance. The detection electrode and the sensor drive electrode that constitute such a sensor are arranged in a display area for displaying an image, and are opposed to each other through a dielectric. The detection electrode is electrically connected to a lead wire located outside the display area.

表示領域が拡大する一方で表示装置の小型化への要求が高まっており、表示領域よりも外側の周辺は狭額縁化する傾向にある。このため、センサ駆動電極とリード線とが接近して配置されることがある。この場合、センサ駆動電極とリード線との間の容量結合によって、リード線がセンサの如く機能してしまう。例えば、表示領域の最外周付近に被検出物が接触あるいは接近した場合に、当該リード線での静電容量の変化が検出されてしまう。このため、本来被検出物を検出すべき位置の検出電極とは異なる位置で、当該リード線に接続された検出電極があたかも被検出物を検出したかの如く、誤動作してしまう。   While the display area is enlarged, there is an increasing demand for downsizing the display device, and the periphery around the display area tends to be narrowed. For this reason, the sensor drive electrode and the lead wire may be arranged close to each other. In this case, the lead wire functions like a sensor due to capacitive coupling between the sensor drive electrode and the lead wire. For example, when an object to be detected comes into contact with or approaches the outermost periphery of the display area, a change in electrostatic capacitance at the lead wire is detected. Therefore, the detection electrode connected to the lead wire malfunctions as if the detection object was detected at a position different from the detection electrode where the detection target should be detected.

そこで、センサ駆動電極と外周配線(リード線)との間の表示領域外に、接地された導電体素材を設け、センサ駆動電極と外周配線との容量結合を遮る技術が提案されている。   Therefore, a technique has been proposed in which a grounded conductor material is provided outside the display area between the sensor drive electrode and the outer peripheral wiring (lead wire) to block capacitive coupling between the sensor drive electrode and the outer peripheral wiring.

特開2012−208749号公報JP 2012-208749 A

本実施形態の目的は、センサの誤動作を抑制することが可能なセンサ付き表示装置を提供することにある。   An object of the present embodiment is to provide a sensor-equipped display device that can suppress malfunction of the sensor.

本実施形態によれば、
画像を表示する表示領域に配置された共通電極及び画素電極と、前記表示領域の端部に配置されたシールド電極と、前記共通電極と対向する検出電極と、前記表示領域の外側の非表示領域に配置されるとともに前記検出電極と電気的に接続され前記検出電極からのセンサ出力値を出力するリード線と、を備えた表示パネルと、前記共通電極に対して、前記画素電極を用いて画像を表示する表示駆動時にコモン駆動信号を供給し、前記検出信号によってセンシングを行うセンシング駆動時にセンサ駆動信号を供給する第1駆動回路と、前記シールド電極に対して、前記表示駆動時に前記コモン駆動信号を供給し、前記センシング駆動時に前記センサ駆動信号とは異なる電位に維持する第2駆動回路と、を備えたセンサ付き表示装置が提供される。
According to this embodiment,
A common electrode and a pixel electrode arranged in a display area for displaying an image, a shield electrode arranged at an end of the display area, a detection electrode facing the common electrode, and a non-display area outside the display area And a display panel that is electrically connected to the detection electrode and outputs a sensor output value from the detection electrode, and an image using the pixel electrode for the common electrode A first drive circuit that supplies a common drive signal at the time of display driving to display a sensor drive signal at the time of sensing drive that performs sensing by the detection signal, and the common drive signal at the time of display drive to the shield electrode And a second drive circuit that maintains a potential different from that of the sensor drive signal during the sensing drive.

図1は、本実施形態に係るセンサ付き表示装置の構成を概略的に示す斜視図である。FIG. 1 is a perspective view schematically showing the configuration of the sensor-equipped display device according to the present embodiment. 図2は、図1に示した液晶表示装置DSPの基本構成及び等価回路を概略的に示す図である。FIG. 2 is a diagram schematically showing a basic configuration and an equivalent circuit of the liquid crystal display device DSP shown in FIG. 図3は、図2に示した画素PXを示す等価回路図である。FIG. 3 is an equivalent circuit diagram showing the pixel PX shown in FIG. 図4は、液晶表示装置DSPの一部の構造を概略的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing a partial structure of the liquid crystal display device DSP. 図5は、本実施形態におけるセンサSEの構成を概略的に示す平面図である。FIG. 5 is a plan view schematically showing the configuration of the sensor SE in the present embodiment. 図6は、図5に示したセンサSEの一部を拡大して概略的に示す平面図である。FIG. 6 is an enlarged plan view schematically showing a part of the sensor SE shown in FIG. 図7は、図6に示したセンサSEの一部を含む液晶表示パネルPNLの構造を概略的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing the structure of the liquid crystal display panel PNL including a part of the sensor SE shown in FIG. 図8は、センシング方法の一例の原理を説明するための図である。FIG. 8 is a diagram for explaining the principle of an example of the sensing method. 図9は、配線ノイズ量及びタッチシグナルを測定する実験の実験結果を示す図である。FIG. 9 is a diagram illustrating experimental results of experiments for measuring the wiring noise amount and the touch signal. 図10は、本実施形態におけるセンサSEの他の構成を概略的に示す平面図である。FIG. 10 is a plan view schematically showing another configuration of the sensor SE in the present embodiment.

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。   Hereinafter, the present embodiment will be described with reference to the drawings. It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive of appropriate changes while maintaining the gist of the invention are naturally included in the scope of the present invention. In addition, for the sake of clarity, the drawings may be schematically represented with respect to the width, thickness, shape, etc. of each part as compared to actual aspects, but are merely examples, and The interpretation is not limited. In addition, in the present specification and each drawing, components that perform the same or similar functions as those described above with reference to the previous drawings are denoted by the same reference numerals, and repeated detailed description may be omitted as appropriate. .

図1は、本実施形態に係るセンサ付き表示装置の構成を概略的に示す斜視図である。なお、本実施形態においては、表示装置が液晶表示装置である場合について説明するが、これに限らず、有機エレクトロルミネッセンス表示装置等の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパ型表示装置等、あらゆるフラットパネル型の表示装置であっても良い。   FIG. 1 is a perspective view schematically showing the configuration of the sensor-equipped display device according to the present embodiment. In this embodiment, the case where the display device is a liquid crystal display device will be described. However, the present invention is not limited to this, and a self-luminous display device such as an organic electroluminescence display device, or an electronic paper type having an electrophoretic element or the like. Any flat panel display device such as a display device may be used.

液晶表示装置DSPは、アクティブマトリクス型の液晶表示パネルPNL、液晶表示パネルPNLを駆動する駆動ICチップIC1、静電容量型のセンサSE、センサSEを駆動する駆動ICチップIC2、液晶表示パネルPNLを照明するバックライトユニットBL、制御モジュールCM、フレキシブル配線基板FPC1、FPC2、FPC3などを備えている。   The liquid crystal display device DSP includes an active matrix type liquid crystal display panel PNL, a driving IC chip IC1 that drives the liquid crystal display panel PNL, a capacitive sensor SE, a driving IC chip IC2 that drives the sensor SE, and a liquid crystal display panel PNL. A backlight unit BL for illuminating, a control module CM, flexible wiring boards FPC1, FPC2, and FPC3 are provided.

液晶表示パネルPNLは、平板状の第1基板SUB1と、第1基板SUB1に対向配置された平板状の第2基板SUB2と、第1基板SUB1と第2基板SUB2との間に挟持された液晶層(後述する液晶層LQ)と、を備えている。なお、本実施形態において、第1基板SUB1をアレイ基板と、第2基板SUB2を対向基板と、それぞれ言い換えることができる。液晶表示パネルPNLは、画像を表示する表示領域(アクティブエリア)DAを備えている。この液晶表示パネルPNLは、バックライトユニットBLからのバックライト光を選択的に透過することで画像を表示する透過表示機能を備えた透過型である。なお、液晶表示パネルPNLは、透過表示機能に加えて、外光を選択的に反射することで画像を表示する反射表示機能を備えた半透過型であってもよい。   The liquid crystal display panel PNL includes a flat plate-like first substrate SUB1, a flat plate-like second substrate SUB2 disposed opposite to the first substrate SUB1, and a liquid crystal sandwiched between the first substrate SUB1 and the second substrate SUB2. A layer (a liquid crystal layer LQ to be described later). In the present embodiment, the first substrate SUB1 can be referred to as an array substrate, and the second substrate SUB2 can be referred to as a counter substrate. The liquid crystal display panel PNL includes a display area (active area) DA for displaying an image. The liquid crystal display panel PNL is a transmissive type having a transmissive display function for displaying an image by selectively transmitting backlight light from the backlight unit BL. The liquid crystal display panel PNL may be a transflective type having a reflective display function for displaying an image by selectively reflecting external light in addition to the transmissive display function.

バックライトユニットBLは、第1基板SUB1の背面側に配置されている。このようなバックライトユニットBLとしては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。なお、液晶表示パネルPNLが反射表示機能のみを備えた反射型である場合には、バックライトユニットBLは省略される。   The backlight unit BL is disposed on the back side of the first substrate SUB1. As such a backlight unit BL, various forms can be applied, and any one using a light emitting diode (LED) or a cold cathode tube (CCFL) as a light source can be applied. There is no detailed description of the structure. Note that, when the liquid crystal display panel PNL is of a reflective type having only a reflective display function, the backlight unit BL is omitted.

センサSEは、複数の検出電極Rxを備えている。これらの検出電極Rxは、例えば液晶表示パネルPNLの表示面上に設けられている。図示した例では、各検出電極Rxは、概ね第1方向Xに延出し、第2方向Yに並んでいる。なお、各検出電極Rxは、第2方向Yに延出し第1方向Xに並んでいても良いし、島状に形成され第1方向X及び第2方向Yにマトリクス状に配置されていてもよい。ここでは、第1方向X及び第2方向Yは、互いに直交している。第3方向Zは、第1方向X及び第2方向Yのそれぞれと互いに直交している。   The sensor SE includes a plurality of detection electrodes Rx. These detection electrodes Rx are provided on the display surface of the liquid crystal display panel PNL, for example. In the illustrated example, each detection electrode Rx extends substantially in the first direction X and is aligned in the second direction Y. Each detection electrode Rx may extend in the second direction Y and be arranged in the first direction X, or may be formed in an island shape and arranged in a matrix in the first direction X and the second direction Y. Good. Here, the first direction X and the second direction Y are orthogonal to each other. The third direction Z is orthogonal to each of the first direction X and the second direction Y.

駆動ICチップIC1は、液晶表示パネルPNLの第1基板SUB1上に搭載されている。フレキシブル配線基板FPC1は、液晶表示パネルPNLと制御モジュールCMとを接続している。フレキシブル配線基板FPC2は、センサSEの検出電極Rxと制御モジュールCMとを接続している。駆動ICチップIC2は、フレキシブル配線基板FPC2上に搭載されている。フレキシブル配線基板FPC3は、バックライトユニットBLと制御モジュールCMとを接続している。ここで、制御モジュールCMをアプリケーションプロセッサと言い換えることができる。
駆動ICチップIC1及び駆動ICチップIC2は、フレキシブル配線基板FPC2等を介して接続されている。例えば、フレキシブル配線基板FPC2が第1基板SUB1上に接続された分岐部FPCBを有している場合、駆動ICチップIC1及び駆動ICチップIC2は、上記分岐部FPCBに含まれる配線及び第1基板SUB1上の配線を介して接続されていてもよい。また、駆動ICチップIC1及び駆動ICチップIC2は、フレキシブル配線基板FPC1及びフレキシブル配線基板FPC2のそれぞれに含まれる配線を介して接続されていてもよい。駆動ICチップIC2は、センサSEの駆動時期を知らせるタイミング信号を駆動ICチップIC1に与えることができる。又は、駆動ICチップIC1は、後述する共通電極CEの駆動時期を知らせるタイミング信号を駆動ICチップIC2に与えることができる。又は、制御モジュールCMは、駆動ICチップIC1及びIC2にタイミング信号を与えることができる。上記タイミング信号により、駆動ICチップIC1の駆動と、駆動ICチップIC2の駆動との同期化を図ることができる。
The driving IC chip IC1 is mounted on the first substrate SUB1 of the liquid crystal display panel PNL. The flexible wiring board FPC1 connects the liquid crystal display panel PNL and the control module CM. The flexible wiring board FPC2 connects the detection electrode Rx of the sensor SE and the control module CM. The driving IC chip IC2 is mounted on the flexible wiring board FPC2. The flexible wiring board FPC3 connects the backlight unit BL and the control module CM. Here, the control module CM can be rephrased as an application processor.
The drive IC chip IC1 and the drive IC chip IC2 are connected via a flexible wiring board FPC2 and the like. For example, when the flexible wiring board FPC2 has a branch portion FPCB connected on the first substrate SUB1, the driving IC chip IC1 and the driving IC chip IC2 include the wiring included in the branching portion FPCB and the first substrate SUB1. It may be connected via the upper wiring. Further, the driving IC chip IC1 and the driving IC chip IC2 may be connected via wiring included in each of the flexible wiring board FPC1 and the flexible wiring board FPC2. The driving IC chip IC2 can provide a timing signal that informs the driving timing of the sensor SE to the driving IC chip IC1. Alternatively, the driving IC chip IC1 can supply a timing signal that informs the driving timing of the common electrode CE described later to the driving IC chip IC2. Alternatively, the control module CM can provide timing signals to the driving IC chips IC1 and IC2. With the timing signal, the driving of the driving IC chip IC1 and the driving of the driving IC chip IC2 can be synchronized.

図2は、図1に示した液晶表示装置DSPの基本構成及び等価回路を概略的に示す図である。   FIG. 2 is a diagram schematically showing a basic configuration and an equivalent circuit of the liquid crystal display device DSP shown in FIG.

液晶表示装置DSPは、液晶表示パネルPNLなどに加えて、表示領域DAの外側の非表示領域NDAにおいて、ソース線駆動回路SD、ゲート線駆動回路GD、共通電極駆動回路CDなどを備えている。一例では、ソース線駆動回路SD及び共通電極駆動回路CDの少なくとも一部は、駆動ICチップIC1に内蔵されている。なお、非表示領域NDAは、表示領域DAを囲む額縁状に形成されている。   The liquid crystal display device DSP includes a source line drive circuit SD, a gate line drive circuit GD, a common electrode drive circuit CD, and the like in the non-display area NDA outside the display area DA in addition to the liquid crystal display panel PNL. In one example, at least a part of the source line drive circuit SD and the common electrode drive circuit CD is built in the drive IC chip IC1. The non-display area NDA is formed in a frame shape surrounding the display area DA.

液晶表示パネルPNLは、表示領域DAにおいて、複数の画素PXを備えている。複数の画素PXは、第1方向X及び第2方向Yにマトリクス状に設けられ、m×n個配置されている(但し、m及びnは正の整数である)。また、液晶表示パネルPNLは、表示領域DAにおいて、n本のゲート線G(G1〜Gn)、m本のソース線S(S1〜Sm)、共通電極CEなどを備えている。   The liquid crystal display panel PNL includes a plurality of pixels PX in the display area DA. The plurality of pixels PX are provided in a matrix in the first direction X and the second direction Y, and m × n are arranged (provided that m and n are positive integers). Further, the liquid crystal display panel PNL includes n gate lines G (G1 to Gn), m source lines S (S1 to Sm), a common electrode CE, and the like in the display area DA.

ゲート線Gは、第1方向Xに略直線的に延出し、表示領域DAの外側に引き出され、ゲート線駆動回路GDに接続されている。また、ゲート線Gは、第2方向Yに間隔を置いて並べられている。ソース線Sは、第2方向Yに略直線的に延出し、表示領域DAの外側に引き出され、ソース線駆動回路SDに接続されている。また、ソース線Sは、第1方向Xに間隔を置いて並べられ、ゲート線Gと交差している。なお、ゲート線G及びソース線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極CEは、表示領域DAの外側に引き出され、共通電極駆動回路CDに接続されている。この共通電極CEは、複数の画素PXで共用されている。共通電極CEの詳細については後述する。   The gate line G extends substantially linearly in the first direction X, is drawn outside the display area DA, and is connected to the gate line driving circuit GD. Further, the gate lines G are arranged at intervals in the second direction Y. The source line S extends substantially linearly in the second direction Y, is led out of the display area DA, and is connected to the source line drive circuit SD. The source lines S are arranged in the first direction X at intervals and intersect the gate lines G. Note that the gate line G and the source line S do not necessarily extend linearly, and some of them may be bent. The common electrode CE is drawn outside the display area DA and connected to the common electrode drive circuit CD. The common electrode CE is shared by a plurality of pixels PX. Details of the common electrode CE will be described later.

図3は、図2に示した画素PXを示す等価回路図である。   FIG. 3 is an equivalent circuit diagram showing the pixel PX shown in FIG.

各画素PXは、画素スイッチング素子PSW、画素電極PE、共通電極CE、液晶層LQ等を備えている。画素スイッチング素子PSWは、例えば薄膜トランジスタで形成されている。画素スイッチング素子PSWは、ゲート線G及びソース線Sと電気的に接続されている。画素スイッチング素子PSWは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、画素スイッチング素子PSWの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンや酸化物半導体などによって形成されていても良い。画素電極PEは、画素スイッチング素子PSWに電気的に接続されている。画素電極PEは、共通電極CEと対向している。共通電極CE、絶縁膜及び画素電極PEは、保持容量CSを形成している。   Each pixel PX includes a pixel switching element PSW, a pixel electrode PE, a common electrode CE, a liquid crystal layer LQ, and the like. The pixel switching element PSW is formed of, for example, a thin film transistor. The pixel switching element PSW is electrically connected to the gate line G and the source line S. The pixel switching element PSW may be either a top gate type or a bottom gate type. In addition, the semiconductor layer of the pixel switching element PSW is formed of, for example, polysilicon, but may be formed of amorphous silicon, an oxide semiconductor, or the like. The pixel electrode PE is electrically connected to the pixel switching element PSW. The pixel electrode PE is opposed to the common electrode CE. The common electrode CE, the insulating film, and the pixel electrode PE form a storage capacitor CS.

図4は、液晶表示装置DSPの一部の構造を概略的に示す断面図である。   FIG. 4 is a cross-sectional view schematically showing a partial structure of the liquid crystal display device DSP.

すなわち、液晶表示装置DSPは、上述した液晶表示パネルPNL及びバックライトユニットBLに加えて、第1光学素子OD1及び第2光学素子OD2等も備えている。なお、図示した液晶表示パネルPNLは、表示モードとしてFFS(Fringe Field Switching)モードに対応した構成を有しているが、IPS(In−Plane Switching)モード、TN(Twisted Nematic)モード、OCB(Optically Compensated Bend)モード、VA(Vertical Aligned)モード等の他の表示モードに対応した構成を有していても良い。FFSモードやIPSモードは、主として基板主面に略平行な横電界を利用する表示モードである。横電界を利用する表示モードでは、例えば第1基板SUB1に画素電極PE及び共通電極CEの双方が備えられた構成が適用可能である。TNモード、OCBモード、VAモードは、主として基板主面に略垂直な縦電界を利用する表示モードである。縦電界を利用する表示モードでは、例えば第1基板SUB1に画素電極PEが備えられ、第2基板SUB2に共通電極CEが備えられた構成が適用可能である。なお、ここでの基板主面とは、互いに直交する第1方向Xと第2方向Yとで規定されるX−Y平面と平行な面である。   That is, the liquid crystal display device DSP includes a first optical element OD1, a second optical element OD2, and the like in addition to the liquid crystal display panel PNL and the backlight unit BL described above. Although the illustrated liquid crystal display panel PNL has a configuration corresponding to an FFS (Fringe Field Switching) mode as a display mode, an IPS (In-Plane Switching) mode, a TN (Twisted Nematic) mode, an OCB (Optically) You may have the structure corresponding to other display modes, such as Compensated Bend) mode and VA (Vertical Aligned) mode. The FFS mode and the IPS mode are display modes that mainly use a lateral electric field substantially parallel to the main surface of the substrate. In the display mode using the horizontal electric field, for example, a configuration in which both the pixel electrode PE and the common electrode CE are provided on the first substrate SUB1 is applicable. The TN mode, OCB mode, and VA mode are display modes that mainly use a vertical electric field substantially perpendicular to the main surface of the substrate. In the display mode using the vertical electric field, for example, a configuration in which the pixel electrode PE is provided on the first substrate SUB1 and the common electrode CE is provided on the second substrate SUB2 is applicable. Here, the main surface of the substrate is a plane parallel to the XY plane defined by the first direction X and the second direction Y orthogonal to each other.

液晶表示パネルPNLは、第1基板SUB1、第2基板SUB2、及び、液晶層LQを備えている。第1基板SUB1と第2基板SUB2とは所定の間隙を形成した状態で貼り合わされている。液晶層LQは、第1基板SUB1と第2基板SUB2との間の間隙に封入されている。   The liquid crystal display panel PNL includes a first substrate SUB1, a second substrate SUB2, and a liquid crystal layer LQ. The first substrate SUB1 and the second substrate SUB2 are bonded together with a predetermined gap. The liquid crystal layer LQ is sealed in a gap between the first substrate SUB1 and the second substrate SUB2.

第1基板SUB1は、ガラス基板や樹脂基板などの光透過性を有する第1絶縁基板10を用いて形成されている。第1基板SUB1は、第1絶縁基板10の第2基板SUB2に対向する側に、ソース線S、共通電極CE、画素電極PE、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、第1配向膜AL1などを備えている。   The first substrate SUB1 is formed using a first insulating substrate 10 having optical transparency such as a glass substrate or a resin substrate. The first substrate SUB1 has a source line S, a common electrode CE, a pixel electrode PE, a first insulating film 11, a second insulating film 12, and a third insulating film on the side of the first insulating substrate 10 facing the second substrate SUB2. 13, a first alignment film AL1 and the like.

第1絶縁膜11は、第1絶縁基板10の上に配置されている。なお、詳述しないが、本実施形態では、例えばトップゲート構造の画素スイッチング素子が適用されている。このような実施形態では、第1絶縁膜11は、第3方向Zに積層された複数の絶縁層を含んでいる。例えば、第1絶縁膜11は、第1絶縁基板10と画素スイッチング素子の半導体層との間に介在するアンダーコート層、半導体層とゲート電極との間に介在するゲート絶縁層、ゲート電極とソース・ドレイン電極との間に介在する層間絶縁層などの各種絶縁層を含んでいる。ゲート配線は、ゲート電極と同様に、ゲート絶縁層と層間絶縁層との間に配置されている。ソース線Sは、第1絶縁膜11の上に形成されている。また、画素スイッチング素子のソース・ドレイン電極なども第1絶縁膜11の上に形成されている。図示した例では、ソース線Sは、第2方向Yに延出している。   The first insulating film 11 is disposed on the first insulating substrate 10. Although not described in detail, in this embodiment, for example, a pixel switching element having a top gate structure is applied. In such an embodiment, the first insulating film 11 includes a plurality of insulating layers stacked in the third direction Z. For example, the first insulating film 11 includes an undercoat layer interposed between the first insulating substrate 10 and the semiconductor layer of the pixel switching element, a gate insulating layer interposed between the semiconductor layer and the gate electrode, a gate electrode and a source. -It includes various insulating layers such as an interlayer insulating layer interposed between the drain electrode. Similarly to the gate electrode, the gate wiring is disposed between the gate insulating layer and the interlayer insulating layer. The source line S is formed on the first insulating film 11. The source / drain electrodes of the pixel switching element are also formed on the first insulating film 11. In the illustrated example, the source line S extends in the second direction Y.

第2絶縁膜12は、ソース線S及び第1絶縁膜11の上に配置されている。共通電極CEは、第2絶縁膜12の上に形成されている。このような共通電極CEは、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの透明な導電材料によって形成されている。なお、図示した例では、共通電極CEの上に金属層MLが形成され、共通電極CEを低抵抗化しているが、金属層MLは省略してもよい。   The second insulating film 12 is disposed on the source line S and the first insulating film 11. The common electrode CE is formed on the second insulating film 12. Such a common electrode CE is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). In the illustrated example, the metal layer ML is formed on the common electrode CE to reduce the resistance of the common electrode CE, but the metal layer ML may be omitted.

第3絶縁膜13は、共通電極CE及び第2絶縁膜12の上に配置されている。画素電極PEは、第3絶縁膜13の上に形成されている。各画素電極PEは、隣接するソース線Sの間にそれぞれ位置し、共通電極CEと対向している。また、各画素電極PEは、共通電極CEと対向する位置にスリットSLを有している。このような画素電極PEは、例えば、ITOやIZOなどの透明な導電材料によって形成されている。第1配向膜AL1は、画素電極PE及び第3絶縁膜13を覆っている。   The third insulating film 13 is disposed on the common electrode CE and the second insulating film 12. The pixel electrode PE is formed on the third insulating film 13. Each pixel electrode PE is located between adjacent source lines S and is opposed to the common electrode CE. Each pixel electrode PE has a slit SL at a position facing the common electrode CE. Such a pixel electrode PE is formed of, for example, a transparent conductive material such as ITO or IZO. The first alignment film AL1 covers the pixel electrode PE and the third insulating film 13.

一方、第2基板SUB2は、ガラス基板や樹脂基板などの光透過性を有する第2絶縁基板20を用いて形成されている。第2基板SUB2は、第2絶縁基板20の第1基板SUB1に対向する側に、ブラックマトリクスBM、カラーフィルタCFR、CFG、CFB、オーバーコート層OC、第2配向膜AL2などを備えている。   On the other hand, the second substrate SUB2 is formed using a second insulating substrate 20 having optical transparency such as a glass substrate or a resin substrate. The second substrate SUB2 includes a black matrix BM, color filters CFR, CFG, CFB, an overcoat layer OC, a second alignment film AL2, and the like on the side of the second insulating substrate 20 facing the first substrate SUB1.

ブラックマトリクスBMは、第2絶縁基板20の内面に形成され、各画素を区画している。カラーフィルタCFR、CFG、CFBは、それぞれ第2絶縁基板20の内面に形成され、それらの一部がブラックマトリクスBMに重なっている。カラーフィルタCFRは、赤色画素に配置された赤色カラーフィルタであり、赤色の樹脂材料によって形成されている。カラーフィルタCFGは、緑色画素に配置された緑色カラーフィルタであり、緑色の樹脂材料によって形成されている。カラーフィルタCFBは、青色画素に配置された青色カラーフィルタであり、青色の樹脂材料によって形成されている。図示した例は、カラー画像を構成する最小単位である単位画素が赤色画素、緑色画素、及び、青色画素の3個の色画素によって構成された場合に相当する。但し、単位画素は、上記の3個の色画素の組み合わせによるものに限らない。例えば、単位画素は、赤色画素、緑色画素、青色画素に加えて、白色画素の4個の色画素によって構成されても良い。この場合、白色あるいは透明のカラーフィルタが白色画素に配置されても良いし、白色画素のカラーフィルタそのものを省略しても良い。オーバーコート層OCは、カラーフィルタCFR、CFG、CFBを覆っている。オーバーコート層OCは、透明な樹脂材料によって形成されている。第2配向膜AL2は、オーバーコート層OCを覆っている。   The black matrix BM is formed on the inner surface of the second insulating substrate 20 and partitions each pixel. The color filters CFR, CFG, and CFB are respectively formed on the inner surface of the second insulating substrate 20, and part of them overlaps the black matrix BM. The color filter CFR is a red color filter disposed in the red pixel, and is formed of a red resin material. The color filter CFG is a green color filter disposed in a green pixel, and is formed of a green resin material. The color filter CFB is a blue color filter disposed in a blue pixel, and is formed of a blue resin material. The illustrated example corresponds to a case where a unit pixel which is a minimum unit constituting a color image is configured by three color pixels of a red pixel, a green pixel, and a blue pixel. However, the unit pixel is not limited to the combination of the above three color pixels. For example, the unit pixel may be configured by four color pixels of a white pixel in addition to a red pixel, a green pixel, and a blue pixel. In this case, a white or transparent color filter may be disposed in the white pixel, or the white pixel color filter itself may be omitted. The overcoat layer OC covers the color filters CFR, CFG, and CFB. The overcoat layer OC is formed of a transparent resin material. The second alignment film AL2 covers the overcoat layer OC.

検出電極Rxは、第2絶縁基板20の外面ES側に形成されている。図示した例では、検出電極Rxは、第2絶縁基板20の外面ESに接しているが、外面ESから離間していても良い。検出電極Rxが外面ESから離間している構成では、外面ESと検出電極Rxとの間に絶縁部材が介在している。この検出電極Rxの詳細な構造については後述する。また、ここでは、簡略化して図示しており、後述するリード線Lの図示を省略している。このような検出電極Rxは、例えば、後述するアルミニウムなどの金属材料によって形成されている。なお、検出電極Rxは、ITOやIZOなどの透明な導電材料によって形成されていてもよく、さらには、金属材料(例えば、微細な金属線)と透明な導電材料(例えば、帯状の導電層)との組合せ(集合体)によって形成されていてもよい。各検出電極Rxは、第3絶縁膜13、第1配向膜AL1、液晶層LQ、第2配向膜AL2、オーバーコート層OC、カラーフィルタCFR、CFG、CFB、第2絶縁基板20といった誘電体を介して共通電極CEと対向している。   The detection electrode Rx is formed on the outer surface ES side of the second insulating substrate 20. In the illustrated example, the detection electrode Rx is in contact with the outer surface ES of the second insulating substrate 20, but may be separated from the outer surface ES. In the configuration in which the detection electrode Rx is separated from the outer surface ES, an insulating member is interposed between the outer surface ES and the detection electrode Rx. The detailed structure of the detection electrode Rx will be described later. Further, here, the illustration is simplified, and illustration of a lead wire L to be described later is omitted. Such a detection electrode Rx is formed of, for example, a metal material such as aluminum described later. The detection electrode Rx may be formed of a transparent conductive material such as ITO or IZO, and further, a metal material (for example, a fine metal wire) and a transparent conductive material (for example, a strip-shaped conductive layer). And a combination (aggregate). Each detection electrode Rx includes a dielectric such as the third insulating film 13, the first alignment film AL1, the liquid crystal layer LQ, the second alignment film AL2, the overcoat layer OC, the color filters CFR, CFG, CFB, and the second insulating substrate 20. Via the common electrode CE.

第1光学素子OD1は、第1絶縁基板10とバックライトユニットBLとの間に配置されている。第2光学素子OD2は、検出電極Rxの上方に配置されている。第1光学素子OD1及び第2光学素子OD2は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいても良い。第1光学素子OD1に含まれる偏光板及び第2光学素子OD2に含まれる偏光板は、例えば、それぞれの吸収軸が直交するクロスニコルの位置関係となるように配置される。   The first optical element OD1 is disposed between the first insulating substrate 10 and the backlight unit BL. The second optical element OD2 is disposed above the detection electrode Rx. Each of the first optical element OD1 and the second optical element OD2 includes at least a polarizing plate, and may include a retardation plate as necessary. The polarizing plate included in the first optical element OD1 and the polarizing plate included in the second optical element OD2 are, for example, arranged so as to have a crossed Nicols positional relationship in which the respective absorption axes are orthogonal.

次に、本実施形態の液晶表示装置DSPに搭載される静電容量型のセンサSEについて説明する。   Next, the capacitance type sensor SE mounted on the liquid crystal display device DSP of the present embodiment will be described.

図5は、本実施形態におけるセンサSEの構成を概略的に示す平面図である。本実施形態では、センサSEは、第1基板SUB1の共通電極CE及び第2基板SUB2の検出電極Rxを備えている。つまり、共通電極CEは、表示用の電極として機能するとともに、センサ駆動電極として機能する。   FIG. 5 is a plan view schematically showing the configuration of the sensor SE in the present embodiment. In the present embodiment, the sensor SE includes a common electrode CE on the first substrate SUB1 and a detection electrode Rx on the second substrate SUB2. That is, the common electrode CE functions as a display electrode and also functions as a sensor drive electrode.

すなわち、液晶表示パネルPNLは、上記の共通電極CE及び検出電極Rxに加えて、さらにシールド電極SLE及びリード線Lを備えている。共通電極CE及び検出電極Rxは、表示領域DAに配置されている。図示した例では、共通電極CEは、表示領域DAにおいて、それぞれ第1方向Xに間隔を置いて並び、第2方向Yに略直線的に延出した複数の分割電極Cを備えている。検出電極Rxは、表示領域DAにおいて、それぞれ第2方向Yに間隔をおいて並び、第1方向Xに略直線的に延出している。つまり、ここでは、検出電極Rxは、分割電極Cと交差する方向に延出している。これらの共通電極CE及び検出電極Rxは、上記の通り、各種誘電体を挟んで対向している。   That is, the liquid crystal display panel PNL includes a shield electrode SLE and a lead wire L in addition to the common electrode CE and the detection electrode Rx. The common electrode CE and the detection electrode Rx are arranged in the display area DA. In the illustrated example, the common electrode CE includes a plurality of divided electrodes C that are arranged at intervals in the first direction X and extend substantially linearly in the second direction Y in the display area DA. The detection electrodes Rx are arranged in the second direction Y at intervals in the display area DA and extend substantially linearly in the first direction X. That is, here, the detection electrode Rx extends in a direction intersecting with the divided electrode C. As described above, the common electrode CE and the detection electrode Rx face each other with various dielectrics interposed therebetween.

なお、分割電極Cの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。また、共通電極CEは、後述する例のように、第2方向Yに間隔を置いて並び、第1方向Xに略直線的に延出していても良い。さらには、共通電極CEは、分割されることなく、表示領域DAにおいて連続的に形成された単個の平板電極であっても良い。   The number, size, and shape of the divided electrodes C are not particularly limited and can be variously changed. Further, the common electrodes CE may be arranged in the second direction Y with an interval and extend substantially linearly in the first direction X, as in an example described later. Furthermore, the common electrode CE may be a single flat plate electrode formed continuously in the display area DA without being divided.

シールド電極SLEは、表示領域DAの端部に配置されている。図示した例では、シールド電極SLEは、表示領域DAにおける第1方向Xに沿った両端部(図面の左側端部及び右側端部)にそれぞれ配置されている。シールド電極SLEは、それぞれ第2方向Yに略直線的に延出し、分割電極Cと間隔をおいて並んでいる。このようなシールド電極SLEは、例えば、共通電極CEと同様に、第1基板SUB1に配置されている。   The shield electrode SLE is disposed at the end of the display area DA. In the illustrated example, the shield electrodes SLE are respectively disposed at both end portions (the left end portion and the right end portion in the drawing) along the first direction X in the display area DA. The shield electrodes SLE extend substantially linearly in the second direction Y, and are aligned with the divided electrodes C at intervals. Such a shield electrode SLE is disposed on the first substrate SUB1, for example, like the common electrode CE.

リード線Lは、非表示領域NDAに配置され、検出電極Rxと一対一で電気的に接続されている。リード線Lの各々は、検出電極Rxからのセンサ出力値を出力する。図示した例では、リード線Lは、表示領域DAを挟んで非表示領域NDAの両側にそれぞれ配置されている。例えば、第2方向Yに並んだ検出電極Rxのうち、奇数番目の検出電極Rxに接続されたリード線Lは図面の左側の非表示領域NDAに配置され、また、偶数番目の検出電極Rxに接続されたリード線Lは図面の右側の非表示領域NDAに配置されている。このようなリード線Lのレイアウトは、非表示領域NDAの両側の幅の均一化、及び、狭額縁化に対応したものである。このようなリード線Lは、例えば、検出電極Rxと同様に、第2基板SUB2に配置されている。
なお、リード線Lは、表示領域上にY方向に並ぶ複数の検出電極Rxに対し、上半分の複数の検出電極Rxに対応するリード線Lを非表示領域NDAの一方の端部に配置し、下半分の複数の検出電極Rxに対応するリード線Lを非表示領域NDAの他方の端部に配置する構成を採用することも可能である。
The lead wire L is disposed in the non-display area NDA and is electrically connected to the detection electrode Rx on a one-to-one basis. Each of the lead wires L outputs a sensor output value from the detection electrode Rx. In the illustrated example, the lead wires L are disposed on both sides of the non-display area NDA with the display area DA interposed therebetween. For example, among the detection electrodes Rx arranged in the second direction Y, the lead wires L connected to the odd-numbered detection electrodes Rx are arranged in the non-display area NDA on the left side of the drawing, and are connected to the even-numbered detection electrodes Rx. The connected lead L is arranged in the non-display area NDA on the right side of the drawing. Such a layout of the lead wire L corresponds to uniform width on both sides of the non-display area NDA and narrow frame. Such a lead wire L is disposed on the second substrate SUB2 similarly to the detection electrode Rx, for example.
Note that the lead lines L are arranged at one end of the non-display area NDA with respect to the plurality of detection electrodes Rx arranged in the Y direction on the display area. It is also possible to adopt a configuration in which the lead wires L corresponding to the lower half of the plurality of detection electrodes Rx are arranged at the other end of the non-display area NDA.

液晶表示装置DSPは、さらに、非表示領域NDAに配置された共通電極駆動回路(第1駆動回路)CD及びシールド電極駆動回路(第2駆動回路)SLDを備えている。一例では、共通電極駆動回路CD及びシールド電極駆動回路SLDの少なくとも一部は、駆動ICチップIC1に内蔵されているが、この例に限らず、共通電極駆動回路CDまたはシールド電極駆動回路SLDのみが駆動ICチップIC1に内蔵されていても良いし、共通電極駆動回路CD及びシールド電極駆動回路SLDの双方が駆動ICチップIC1の外部に設けられても良い。分割電極Cのそれぞれは、共通電極駆動回路CDに電気的に接続されている。シールド電極SLEのそれぞれは、シールド電極駆動回路SLDに電気的に接続されている。共通電極駆動回路CDは、共通電極CEに対して、画像を表示する表示駆動時にコモン駆動信号を供給し、センシングを行うセンシング駆動時にセンサ駆動信号を供給する。シールド電極駆動回路SLDは、シールド電極SLEに対して、表示駆動時にコモン駆動信号を供給し、センシング駆動時にセンサ駆動信号とは異なる電位に維持する。例えば、シールド電極駆動回路SLDは、センシング駆動時にシールド電極SLEを接地電位に維持する。あるいは、シールド電極駆動回路SLDは、センシング駆動時にシールド電極SLEを電気的にフローティング状態に切り替える。あるいは、シールド電極駆動回路SLDは、センシング駆動時にシールド電極SLEに対してコモン駆動信号を供給する。なお、シールド電極駆動回路SLDは、上記の例以外にも、センシング駆動時にシールド電極SLEが所望電位となるように駆動しても良い。   The liquid crystal display device DSP further includes a common electrode drive circuit (first drive circuit) CD and a shield electrode drive circuit (second drive circuit) SLD arranged in the non-display area NDA. In one example, at least a part of the common electrode drive circuit CD and the shield electrode drive circuit SLD is built in the drive IC chip IC1, but not limited to this example, only the common electrode drive circuit CD or the shield electrode drive circuit SLD is included. The drive IC chip IC1 may be built in, or both the common electrode drive circuit CD and the shield electrode drive circuit SLD may be provided outside the drive IC chip IC1. Each of the divided electrodes C is electrically connected to the common electrode drive circuit CD. Each of the shield electrodes SLE is electrically connected to the shield electrode drive circuit SLD. The common electrode driving circuit CD supplies a common driving signal to the common electrode CE during display driving for displaying an image, and supplies a sensor driving signal during sensing driving for sensing. The shield electrode drive circuit SLD supplies a common drive signal to the shield electrode SLE during display driving, and maintains the potential different from the sensor drive signal during sensing driving. For example, the shield electrode drive circuit SLD maintains the shield electrode SLE at the ground potential during sensing drive. Alternatively, the shield electrode drive circuit SLD switches the shield electrode SLE to an electrically floating state during sensing drive. Alternatively, the shield electrode drive circuit SLD supplies a common drive signal to the shield electrode SLE during sensing drive. In addition to the above example, the shield electrode drive circuit SLD may be driven so that the shield electrode SLE has a desired potential during sensing drive.

フレキシブル配線基板FPC2は、第2基板SUB2に接続され、リード線Lの各々と電気的に接続されている。検出回路RCは、例えば、駆動ICチップIC2に内蔵されている。この検出回路RCは、検出電極Rxからのセンサ出力値に基づいて、液晶表示装置DSPへの被検出物の接触あるいは接近を検出する。さらに、検出回路RCは、被検出物が接触あるいは接近した箇所の位置情報を検出することも可能である。なお、検出回路RCは、制御モジュールCMに備えられていても良い。   The flexible wiring board FPC2 is connected to the second board SUB2 and is electrically connected to each of the lead wires L. The detection circuit RC is built in, for example, the drive IC chip IC2. This detection circuit RC detects the contact or approach of the detected object to the liquid crystal display device DSP based on the sensor output value from the detection electrode Rx. Furthermore, the detection circuit RC can also detect position information of a location where the detected object has contacted or approached. Note that the detection circuit RC may be provided in the control module CM.

図6は、図5に示したセンサSEの一部を拡大して概略的に示す平面図である。   FIG. 6 is an enlarged plan view schematically showing a part of the sensor SE shown in FIG.

非表示領域NDAには、周辺遮光層LSが配置されている。この周辺遮光層LSは、非表示領域NDAの略全域に亘って延在している。共通電極CEに含まれる分割電極C1及びC2は、表示領域DAにおいて、第1方向Xにこの順に並んでいる。分割電極C2は、分割電極C1よりも表示領域DAの端部側に位置している。シールド電極SLEは、分割電極C2に並び、表示領域DAの端部に配置されている。より具体的には、シールド電極SLEは、表示領域DAと非表示領域NDAとの境界Bと、分割電極C2との間に設けられている。ここでは、表示領域DAと非表示領域NDAとの境界Bは、周辺遮光層LSの表示領域側のエッジの位置に相当する。表示領域DAの端部とは、表示領域内の領域のうち、境界Bの近傍の領域である。   A peripheral light shielding layer LS is arranged in the non-display area NDA. The peripheral light shielding layer LS extends over substantially the entire non-display area NDA. The divided electrodes C1 and C2 included in the common electrode CE are arranged in this order in the first direction X in the display area DA. The divided electrode C2 is located closer to the end of the display area DA than the divided electrode C1. The shield electrode SLE is arranged at the end of the display area DA along with the divided electrode C2. More specifically, the shield electrode SLE is provided between the boundary B between the display area DA and the non-display area NDA and the divided electrode C2. Here, the boundary B between the display area DA and the non-display area NDA corresponds to the position of the edge of the peripheral light shielding layer LS on the display area side. The end of the display area DA is an area near the boundary B among the areas in the display area.

分割電極C1は第1方向Xに電極幅W1を有し、分割電極C2は第1方向Xに電極幅W2を有している。電極幅W2は、電極幅W1よりも小さい。なお、図示しない表示領域DAの反対側についても同様に、表示領域DAの端部(図5の左側端部)側に位置する分割電極は分割電極C2と同じ電極幅W2を有している。つまり、複数の分割電極Cのうち、両端部側に位置する分割電極は電極幅W2を有するのに対して、その間に位置する他の分割電極は電極幅W1を有している。   The divided electrode C1 has an electrode width W1 in the first direction X, and the divided electrode C2 has an electrode width W2 in the first direction X. The electrode width W2 is smaller than the electrode width W1. Similarly, on the opposite side of the display area DA (not shown), the divided electrode located on the end portion (left end portion in FIG. 5) side of the display area DA has the same electrode width W2 as the divided electrode C2. That is, among the plurality of divided electrodes C, the divided electrodes positioned on both end sides have the electrode width W2, while the other divided electrodes positioned therebetween have the electrode width W1.

シールド電極SLEは、第1方向Xに電極幅W3を有している。例えば、電極幅W2と電極幅W3との和は、電極幅W1と同等である。電極幅W3は、電極幅W1を超えない範囲で種々設定可能である。後述する発明者による検討結果によれば、電極幅W3は、電極幅W1の半分以下であることが望ましい。但し、電極幅W1乃至W3は、いずれも画素PXの第1方向Xに沿った画素ピッチPuの整数倍であることが望ましい。ここでの画素ピッチPuとは、図4に示した隣接するソース線Sの中心の第1方向Xのピッチである。   The shield electrode SLE has an electrode width W3 in the first direction X. For example, the sum of the electrode width W2 and the electrode width W3 is equivalent to the electrode width W1. The electrode width W3 can be variously set within a range not exceeding the electrode width W1. According to the results of studies by the inventors described later, the electrode width W3 is desirably less than or equal to half of the electrode width W1. However, it is desirable that the electrode widths W1 to W3 are all integer multiples of the pixel pitch Pu along the first direction X of the pixel PX. Here, the pixel pitch Pu is a pitch in the first direction X of the centers of the adjacent source lines S shown in FIG.

リード線Lは、非表示領域NDAに配置されている。つまり、リード線Lは、周辺遮光層LSと重なる位置に配置されている。リード線Lの各々は、非表示領域NDAにおいて、概ね第2方向Yに延出し、第1方向Xに略等間隔に並んでいる。   The lead wire L is arranged in the non-display area NDA. That is, the lead wire L is disposed at a position overlapping the peripheral light shielding layer LS. Each of the lead wires L extends substantially in the second direction Y in the non-display area NDA and is arranged at substantially equal intervals in the first direction X.

本実施形態では、検出電極Rxは、接続線LC、及び、複数の検出線LBによって形成されている。接続線LCは、非表示領域NDAに配置されている。この接続線LCは、リード線Lに接続され、第2方向Yに延出している。検出線LBは、非表示領域NDAから表示領域DAに亘って配置されている。検出線LBの各々は、非表示領域NDAにおいて接続線LCに接続され、表示領域DAにおいて概ね第1方向Xに延出している。図示した例では、検出線LBの各々は、波形(より具体的には三角波形)に形成されている。これらの検出線LBは、第2方向Yに略等間隔に並んでいる。   In the present embodiment, the detection electrode Rx is formed by a connection line LC and a plurality of detection lines LB. The connection line LC is arranged in the non-display area NDA. The connection line LC is connected to the lead wire L and extends in the second direction Y. The detection line LB is arranged from the non-display area NDA to the display area DA. Each of the detection lines LB is connected to the connection line LC in the non-display area NDA and extends in the first direction X in the display area DA. In the illustrated example, each of the detection lines LB is formed in a waveform (more specifically, a triangular waveform). These detection lines LB are arranged at substantially equal intervals in the second direction Y.

隣接する検出電極Rxの間には、ダミー電極DRが配置されている。ダミー電極DRは、検出線LBと平行に、且つ、略等間隔に配置されている。このようなダミー電極DRは、リード線Lなどの配線には接続されず、電気的にフローティング状態にある。   A dummy electrode DR is disposed between the adjacent detection electrodes Rx. The dummy electrodes DR are arranged in parallel with the detection lines LB and at substantially equal intervals. Such a dummy electrode DR is not connected to a wiring such as the lead wire L and is in an electrically floating state.

図7は、図6に示したセンサSEの一部を含む液晶表示パネルPNLの構造を概略的に示す断面図である。なお、ここでは説明に必要な主要部のみを図示している。   FIG. 7 is a cross-sectional view schematically showing the structure of the liquid crystal display panel PNL including a part of the sensor SE shown in FIG. In addition, only the main part required for description is shown here.

共通電極CE、画素電極PE、及び、シールド電極SLEは、第1基板SUB1の第2基板SUB2と対向する内面側に位置している。すなわち、共通電極CE及びシールド電極SLEは、いずれも第2絶縁膜12の上に形成され、第3絶縁膜13によって覆われている。シールド電極SLEは、共通電極CEと同様に、ITOやIZOなどの透明な導電材料によって形成されている。画素電極PEは、第3絶縁膜13の上に形成され、共通電極CEまたはシールド電極SLEと対向している。図示した例では、共通電極CEのうちの分割電極C2の直上には、5画素分の画素電極PEが配置され、シールド電極SLEの直上には、3画素分の画素電極PEが配置されているが、共通電極CE及びシールド電極SLEの直上に位置する画素電極の個数はこの例に限らない。なお、ソース線などの各種配線や第1配向膜の図示は省略している。   The common electrode CE, the pixel electrode PE, and the shield electrode SLE are located on the inner surface side of the first substrate SUB1 facing the second substrate SUB2. That is, the common electrode CE and the shield electrode SLE are both formed on the second insulating film 12 and covered with the third insulating film 13. As with the common electrode CE, the shield electrode SLE is formed of a transparent conductive material such as ITO or IZO. The pixel electrode PE is formed on the third insulating film 13 and faces the common electrode CE or the shield electrode SLE. In the illustrated example, the pixel electrode PE for five pixels is disposed immediately above the divided electrode C2 in the common electrode CE, and the pixel electrode PE for three pixels is disposed immediately above the shield electrode SLE. However, the number of pixel electrodes located immediately above the common electrode CE and the shield electrode SLE is not limited to this example. Note that illustration of various wirings such as source lines and the first alignment film is omitted.

ブラックマトリクスBM、カラーフィルタCFR、CFG、CFB、オーバーコート層OC、及び、周辺遮光層LSは、第2基板SUB2の第1基板SUB1と対向する内面側に位置している。すなわち、表示領域DAにおいては、各画素電極PEと対向する位置にカラーフィルタCFR、CFG、CFBが形成されている。ブラックマトリクスBMは、これらのカラーフィルタCFR、CFG、CFBの境界に位置している。非表示領域NDAにおいて、周辺遮光層LSは、第2絶縁基板20の内面に形成されている。この周辺遮光層LSは、ブラックマトリクスBMと同様の材料によって形成されている。オーバーコート層OCは、表示領域DA及び非表示領域NDAに亘って延在している。なお、第2配向膜の図示は省略している。   The black matrix BM, the color filters CFR, CFG, CFB, the overcoat layer OC, and the peripheral light shielding layer LS are located on the inner surface side of the second substrate SUB2 facing the first substrate SUB1. That is, in the display area DA, the color filters CFR, CFG, and CFB are formed at positions facing each pixel electrode PE. The black matrix BM is located at the boundary between these color filters CFR, CFG, and CFB. In the non-display area NDA, the peripheral light shielding layer LS is formed on the inner surface of the second insulating substrate 20. This peripheral light shielding layer LS is formed of the same material as that of the black matrix BM. The overcoat layer OC extends over the display area DA and the non-display area NDA. Note that the second alignment film is not shown.

検出電極Rx及びリード線Lは、第2基板SUB2の第1基板SUB1と対向する側とは反対の外面側に位置している。検出電極Rx及びリード線Lは、アルミニウム(Al)、チタン(Ti)、銀(Ag)、モリブデン(Mo)、タングステン(W)、銅(Cu)、クロム(Cr)などの金属材料によって形成されている。なお、表示領域DAに位置する検出電極Rxは、上記の不透明な金属材料によって形成されているが、例えば3〜5μm程度の幅の細線からなる検出線LBによって形成されているため、各画素の透過率を著しく低下させることはない。また、各検出線LBは、画素の配列方向(第1方向X及び第2方向Y)とは異なる方向に延出した細線からなるため、画素レイアウトとのモアレが抑制され、表示品位の劣化が抑制されている。なお、検出電極Rxは、金属材料からなる複数の検出線LBに代えて、ITOなどの透明な導電材料からなる帯状電極によって構成されていても良い。   The detection electrode Rx and the lead wire L are located on the outer surface side of the second substrate SUB2 opposite to the side facing the first substrate SUB1. The detection electrode Rx and the lead wire L are formed of a metal material such as aluminum (Al), titanium (Ti), silver (Ag), molybdenum (Mo), tungsten (W), copper (Cu), or chromium (Cr). ing. The detection electrode Rx located in the display area DA is made of the above-described opaque metal material. However, since the detection electrode Rx is formed by a detection line LB made of a thin line having a width of about 3 to 5 μm, for example, The transmittance is not significantly reduced. In addition, each detection line LB is formed of a thin line extending in a direction different from the pixel arrangement direction (first direction X and second direction Y), so that moire with the pixel layout is suppressed and display quality is deteriorated. It is suppressed. The detection electrode Rx may be configured by a strip electrode made of a transparent conductive material such as ITO instead of the plurality of detection lines LB made of a metal material.

次に、上記したFFSモードの液晶表示装置DSPにおいて画像を表示する表示駆動時の動作について説明する。   Next, an operation at the time of display driving for displaying an image in the above-described FFS mode liquid crystal display device DSP will be described.

まず、液晶層LQに電圧が印加されていないオフ状態について説明する。オフ状態は、画素電極PEと共通電極CEとの間に電位差が形成されていない状態に相当する。また、表示駆動時において、シールド電極SLEは共通電極CEと同様に機能するため、画素電極PEとシールド電極SLEとの間にも電位差は形成されない。   First, an off state in which no voltage is applied to the liquid crystal layer LQ will be described. The off state corresponds to a state in which no potential difference is formed between the pixel electrode PE and the common electrode CE. Further, since the shield electrode SLE functions in the same manner as the common electrode CE during display driving, no potential difference is formed between the pixel electrode PE and the shield electrode SLE.

このようなオフ状態では、液晶層LQに含まれる液晶分子は、第1配向膜AL1及び第2配向膜AL2の配向規制力によりX−Y平面内において一方向に初期配向している。バックライトユニットBLからのバックライト光の一部は、第1光学素子OD1の偏光板を透過し、液晶表示パネルPNLに入射する。液晶表示パネルPNLに入射した光は、偏光板の吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、オフ状態の液晶表示パネルPNLを通過した際にほとんど変化しない。このため、液晶表示パネルPNLを透過した直線偏光のほとんどが、第2光学素子OD2の偏光板によって吸収される(黒表示)。このようにオフ状態で液晶表示パネルPNLが黒表示となるモードをノーマリーブラックモードという。   In such an off state, the liquid crystal molecules included in the liquid crystal layer LQ are initially aligned in one direction in the XY plane by the alignment regulating force of the first alignment film AL1 and the second alignment film AL2. Part of the backlight light from the backlight unit BL passes through the polarizing plate of the first optical element OD1 and enters the liquid crystal display panel PNL. The light incident on the liquid crystal display panel PNL is linearly polarized light orthogonal to the absorption axis of the polarizing plate. The polarization state of such linearly polarized light hardly changes when it passes through the liquid crystal display panel PNL in the off state. For this reason, most of the linearly polarized light transmitted through the liquid crystal display panel PNL is absorbed by the polarizing plate of the second optical element OD2 (black display). A mode in which the liquid crystal display panel PNL displays black in the off state is referred to as a normally black mode.

続いて、液晶層LQに電圧が印加されたオン状態について説明する。オン状態は、画素電極PEと共通電極CEとの間に電位差が形成された状態に相当する。また、表示駆動時において、シールド電極SLEは共通電極CEと同様に機能するため、画素電極PEとシールド電極SLEとの間にも電位差が形成される。つまり、共通電極CEに対しては共通電極駆動回路CDからコモン駆動信号が供給され、シールド電極SLEに対してはシールド電極駆動回路SLDからコモン駆動信号が供給される。本実施形態においては、シールド電極SLEの隣の分割電極C2と同じコモン駆動信号が当該シールド電極SLEに供給される。その一方で、画素電極PEには、コモン電位に対して電位差を形成するような映像信号が供給される。これにより、オン状態では、画素電極PEと共通電極CE及びシールド電極SLEとの間にフリンジ電界が形成される。   Next, an on state in which a voltage is applied to the liquid crystal layer LQ will be described. The on state corresponds to a state in which a potential difference is formed between the pixel electrode PE and the common electrode CE. Further, since the shield electrode SLE functions in the same manner as the common electrode CE during display driving, a potential difference is also formed between the pixel electrode PE and the shield electrode SLE. That is, a common drive signal is supplied from the common electrode drive circuit CD to the common electrode CE, and a common drive signal is supplied from the shield electrode drive circuit SLD to the shield electrode SLE. In the present embodiment, the same common drive signal as that of the divided electrode C2 adjacent to the shield electrode SLE is supplied to the shield electrode SLE. On the other hand, a video signal that forms a potential difference with respect to the common potential is supplied to the pixel electrode PE. Thereby, in the ON state, a fringe electric field is formed between the pixel electrode PE, the common electrode CE, and the shield electrode SLE.

このようなオン状態では、液晶分子は、X−Y平面内において、初期配向方向とは異なる方位に配向する。オン状態では、第1光学素子OD1の偏光板の吸収軸と直交する直線偏光は、液晶表示パネルPNLに入射し、その偏光状態は、液晶層LQを通過する際に液晶分子の配向状態に応じて変化する。このため、オン状態においては、液晶層LQを通過した少なくとも一部の光は、第2光学素子OD2の偏光板を透過する(白表示)。   In such an on state, the liquid crystal molecules are aligned in an azimuth different from the initial alignment direction in the XY plane. In the on state, linearly polarized light orthogonal to the absorption axis of the polarizing plate of the first optical element OD1 is incident on the liquid crystal display panel PNL, and the polarization state depends on the alignment state of the liquid crystal molecules when passing through the liquid crystal layer LQ. Change. For this reason, in the ON state, at least part of the light that has passed through the liquid crystal layer LQ is transmitted through the polarizing plate of the second optical element OD2 (white display).

このような構成により、ノーマリーブラックモードが実現される。表示領域DAにおいては、共通電極CEと画素電極PEとが対向する領域のみならず、シールド電極SLEと画素電極PEとが対向する領域についても、表示に寄与する。   With such a configuration, a normally black mode is realized. In the display area DA, not only the area where the common electrode CE and the pixel electrode PE face each other but also the area where the shield electrode SLE and the pixel electrode PE face each other contributes to display.

次に、上記した液晶表示装置DSPにおいて被検出物の接触あるいは接近を検出するためのセンシングを行うセンシング駆動時の動作について説明する。   Next, an operation at the time of sensing driving in which sensing for detecting contact or approach of an object to be detected in the above-described liquid crystal display device DSP will be described.

すなわち、共通電極CEに対しては、共通電極駆動回路CDからセンサ駆動信号が供給される。このとき、シールド電極SLEは、センサ駆動信号とは異なる電位に維持される。例えば、シールド電極駆動回路SLDは、シールド電極SLEを接地電位に維持する、あるいは、シールド電極SLEを電気的にフローティング状態に切り替える。このような状態で、センシングが行われる。   That is, a sensor drive signal is supplied from the common electrode drive circuit CD to the common electrode CE. At this time, the shield electrode SLE is maintained at a potential different from the sensor drive signal. For example, the shield electrode drive circuit SLD maintains the shield electrode SLE at the ground potential or switches the shield electrode SLE to an electrically floating state. Sensing is performed in such a state.

ここで、センシング方法の一例の原理について図8を参照しながら説明する。   Here, the principle of an example of the sensing method will be described with reference to FIG.

分割電極Cと検出電極Rxとの間には、容量Ccが存在する。分割電極Cの各々には、順次、所定の周期でパルス状の書込信号(センサ駆動信号)Vwが供給される。この例では、被検出物となる利用者の指が特定の検出電極Rxと分割電極Cとが交差する位置に近接して存在するものとする。検出電極Rxに近接している利用者の指により、容量Cxが生ずる。分割電極Cにパルス状の書込信号Vwが供給されたときに、特定の検出電極Rxからは、他の検出電極から得られるパルスよりもレベルの低いパルス状の読取信号(センサ出力値)Vrが得られる。   A capacitance Cc exists between the divided electrode C and the detection electrode Rx. A pulsed writing signal (sensor driving signal) Vw is sequentially supplied to each of the divided electrodes C at a predetermined cycle. In this example, it is assumed that the user's finger, which is the object to be detected, is close to the position where the specific detection electrode Rx and the divided electrode C intersect. A capacitor Cx is generated by a user's finger in proximity to the detection electrode Rx. When a pulse-like write signal Vw is supplied to the divided electrode C, a pulse-like read signal (sensor output value) Vr having a lower level than a pulse obtained from another detection electrode is output from a specific detection electrode Rx. Is obtained.

図5に示した検出回路RCでは、書込信号Vwが分割電極Cに供給されるタイミングと、各検出電極Rxからの読取信号Vrとに基づいて、センサSEのX−Y平面内での指の2次元位置情報を検出することができる。また、上記の容量Cxは、指が検出電極Rxに近い場合と、遠い場合とで異なる。このため、読取信号Vrのレベルも指が検出電極Rxに近い場合と、遠い場合とで異なる。したがって、検出回路RCでは、読取信号Vrのレベルに基づいて、センサSEに対する指の近接度(センサSEの法線方向の距離)を検出することもできる。   In the detection circuit RC shown in FIG. 5, the finger within the XY plane of the sensor SE is based on the timing at which the write signal Vw is supplied to the divided electrodes C and the read signal Vr from each detection electrode Rx. Can be detected. In addition, the capacitance Cx is different between when the finger is close to the detection electrode Rx and when the finger is far away. For this reason, the level of the read signal Vr also differs between when the finger is close to the detection electrode Rx and when it is far away. Therefore, the detection circuit RC can also detect the proximity of the finger to the sensor SE (distance in the normal direction of the sensor SE) based on the level of the read signal Vr.

また、表示領域DAの最外周付近には、シールド電極SLEと検出電極Rxとの交差部が含まれる。このような領域に被検出物が接触あるいは接近した場合であっても分割電極C2のシールド電極端縁側では、当該交差部に向けての容量が発生することとなり、これによって、当該交差部のタッチ検出も確実に検出されるものとなる。
すなわち、タッチ検出時には、シールド電極SLEにセンサ駆動信号以外の信号が供給されることにより、当該シールド電極SLEと検出電極Rxとの間には容量が形成されることはなく、さらに、当該シールド電極SLEとリード線Lとの間にも容量が形成されるものとはならない。これにより、検出電極Rxとの間で容量を形成する分割電極C2とリード線Lとの間には、シールド電極SLEの幅分の間隔が形成されることとなり、当該間隔により生じる物理的距離により、分割電極C2とリード線Lとの間の容量発生が抑制されることとなるのである。他方、当該シールド電極SLE上の検出電極Rxとの距離は斜め方向で比較的短いので、これらの間には容量が発生し、ひいては被検出物の接触あるいは近接を検出することが可能となるのである。
Further, an intersection between the shield electrode SLE and the detection electrode Rx is included near the outermost periphery of the display area DA. Even when an object to be detected contacts or approaches such a region, a capacitance toward the intersection is generated on the edge side of the shield electrode of the divided electrode C2, thereby touching the intersection. The detection is also reliably detected.
That is, when a touch is detected, a signal other than the sensor drive signal is supplied to the shield electrode SLE, so that no capacitance is formed between the shield electrode SLE and the detection electrode Rx. No capacitance is formed between the SLE and the lead wire L. As a result, an interval corresponding to the width of the shield electrode SLE is formed between the divided electrode C2 that forms a capacitance with the detection electrode Rx and the lead wire L, and the physical distance generated by the interval Thus, the generation of capacitance between the divided electrode C2 and the lead wire L is suppressed. On the other hand, since the distance from the detection electrode Rx on the shield electrode SLE is relatively short in an oblique direction, a capacitance is generated between them, and as a result, it is possible to detect contact or proximity of an object to be detected. is there.

本実施形態によれば、このようなセンシング駆動時において、共通電極CEとリード線Lとの間に位置するシールド電極SLEは、固定電位に維持されているあるいはフローティング状態に切り替えられている。このため、狭額縁化の要望によって共通電極CEとリード線Lとが接近して配置された構成であっても、共通電極CEとリード線Lとの寄生容量を低減することが可能となる。したがって、共通電極CEとリード線Lとの間の容量結合に起因したセンサSEの誤動作を抑制することが可能となる。なお、センシング駆動時におけるシールド電極SLEの電位については、共通電極CEとリード線Lとの寄生容量の低減が可能であれば、上記の例に限らない。   According to the present embodiment, during such sensing driving, the shield electrode SLE located between the common electrode CE and the lead wire L is maintained at a fixed potential or switched to a floating state. For this reason, even if the common electrode CE and the lead wire L are arranged close to each other due to a request for narrowing the frame, the parasitic capacitance between the common electrode CE and the lead wire L can be reduced. Therefore, malfunction of the sensor SE due to capacitive coupling between the common electrode CE and the lead wire L can be suppressed. Note that the potential of the shield electrode SLE during sensing driving is not limited to the above example as long as the parasitic capacitance between the common electrode CE and the lead wire L can be reduced.

また、シールド電極SLEは、表示領域DAに配置され、表示駆動時には共通電極CEと同様に機能する。このため、本実施形態は、シールド電極SLEを非表示領域NDAに配置した場合と比較して、シールド電極SLEを配置するスペースを非表示領域NDAに確保する必要がなく、狭額縁化が可能となる。しかも、シールド電極SLEは、共通電極CEとともに、第2絶縁膜12の上に配置されるため、共通電極CEと同一材料を用いて同一工程で形成することが可能であり、シールド電極SLEを形成するための別途の工程が不要である。   The shield electrode SLE is disposed in the display area DA and functions in the same manner as the common electrode CE during display driving. For this reason, in the present embodiment, it is not necessary to secure a space for arranging the shield electrode SLE in the non-display area NDA as compared with the case where the shield electrode SLE is arranged in the non-display area NDA. Become. Moreover, since the shield electrode SLE is disposed on the second insulating film 12 together with the common electrode CE, the shield electrode SLE can be formed in the same process using the same material as the common electrode CE, and the shield electrode SLE is formed. A separate process is not necessary.

また、検出電極Rxの検出線LB及びリード線Lは、第2絶縁基板20の外面に配置されるため、これらは同一材料を用いて同一工程で形成することが可能である。しかも、検出線LB及びリード線Lは、透明導電材料よりも電気抵抗値の非常に低い金属材料で形成可能であるため、線幅を細くすることができ、しかも、細い線幅を維持しつつ長い距離を引き回すことが可能である。リード線Lの線幅が細いため、非表示領域NDAに接触あるいは接近した被検出物との間に不所望な容量の形成を抑制することができ、ノイズを低減することが可能となる。   Moreover, since the detection line LB and the lead wire L of the detection electrode Rx are disposed on the outer surface of the second insulating substrate 20, they can be formed in the same process using the same material. In addition, since the detection line LB and the lead line L can be formed of a metal material having an electric resistance value much lower than that of the transparent conductive material, the line width can be reduced and the thin line width can be maintained. Long distances can be routed. Since the line width of the lead wire L is thin, it is possible to suppress the formation of an undesired capacitance with the detected object that is in contact with or close to the non-display area NDA, and noise can be reduced.

本実施形態において、シールド電極SLEの電極幅W3は、分割電極C1の電極幅W1の半分以下であることが望ましい。すなわち、共通電極CEの各分割電極Cは、等ピッチで配置され、しかも、シールド電極SLEに隣接する分割電極C2を除いて、均一な電極幅W1を有している。分割電極C2の電極幅W2は、シールド電極SLEを配置した分だけ細くなっている。シールド電極SLEの電極幅W3が大きいほど、共通電極CEとリード線Lとの距離を確保することができ、共通電極CEとリード線Lとの寄生容量に起因したノイズを低減することが可能である一方、シールド電極SLEはセンサ駆動電極としては機能しないため、表示領域DAの最外周付近でのセンシング感度の低下を招く。   In the present embodiment, the electrode width W3 of the shield electrode SLE is desirably less than or equal to half of the electrode width W1 of the divided electrode C1. That is, the divided electrodes C of the common electrode CE are arranged at an equal pitch, and have a uniform electrode width W1 except for the divided electrode C2 adjacent to the shield electrode SLE. The electrode width W2 of the divided electrode C2 is narrowed by an amount corresponding to the shield electrode SLE. As the electrode width W3 of the shield electrode SLE is increased, the distance between the common electrode CE and the lead wire L can be secured, and noise due to the parasitic capacitance between the common electrode CE and the lead wire L can be reduced. On the other hand, since the shield electrode SLE does not function as a sensor drive electrode, the sensing sensitivity is reduced near the outermost periphery of the display area DA.

そこで、発明者は、電極幅W1を一定値とし、電極幅W3を種々変更して、リード線Lでの配線ノイズ量、及び、表示領域DAの最外周付近で被検出物が接触した際のタッチシグナルを測定する実験を行った。図9に実験結果を示す。
なお、ここで言う電極幅W1,W3と分割電極C2の電極幅W2は、W1=W2+s+W3となり、電極幅W1は、分割電極C1の幅であって且つシールド電極と分割電極の幅の合計のことを言う。なお、sはこれらシールド電極と分割電極の隙間であって、数μm〜十数μmで設定されており、W1の幅に対して無視できる程度の大きさである。
Therefore, the inventor sets the electrode width W1 to a constant value, changes the electrode width W3 in various ways, and the amount of wiring noise in the lead wire L and when the object to be detected contacts near the outermost periphery of the display area DA. An experiment was conducted to measure the touch signal. FIG. 9 shows the experimental results.
The electrode widths W1 and W3 and the electrode width W2 of the divided electrode C2 are W1 = W2 + s + W3, and the electrode width W1 is the width of the divided electrode C1 and the sum of the widths of the shield electrode and the divided electrode. Say. Note that s is a gap between the shield electrode and the divided electrode, and is set to several μm to several tens of μm, and is a size that can be ignored with respect to the width of W1.

まず、電極幅W1を4200μmに設定した場合に、電極幅W3を0μm〜3000μmの範囲で変更し、配線ノイズ量及びタッチシグナルを測定した。この実験結果によれば、W3/W1の値が0.5以下の場合に配線ノイズ量が略ゼロとなり、且つ、タッチシグナルの劣化が抑えられることが確認できた。但し、W3/W1の値が0.13以下の場合には、共通電極CEとリード線Lとが接近するため、配線ノイズを生ずることが確認された。   First, when the electrode width W1 was set to 4200 μm, the electrode width W3 was changed in the range of 0 μm to 3000 μm, and the wiring noise amount and the touch signal were measured. According to this experimental result, it was confirmed that when the value of W3 / W1 is 0.5 or less, the amount of wiring noise becomes substantially zero and the deterioration of the touch signal can be suppressed. However, it was confirmed that when the value of W3 / W1 is 0.13 or less, the common electrode CE and the lead wire L are close to each other, so that wiring noise is generated.

また、電極幅W1を2325μmに設定した場合に、電極幅W3を0μm〜1500μmの範囲で変更し、配線ノイズ量及びタッチシグナルを測定した。この実験結果によれば、W3/W1の値が0.5以下の場合に配線ノイズ量が略ゼロとなり、且つ、タッチシグナルの劣化が抑えられることが確認できた。但し、W3/W1の値が0.32以下の場合には、共通電極CEとリード線Lとが接近するため、配線ノイズを生ずることが確認された。   Further, when the electrode width W1 was set to 2325 μm, the electrode width W3 was changed in the range of 0 μm to 1500 μm, and the wiring noise amount and the touch signal were measured. According to this experimental result, it was confirmed that when the value of W3 / W1 is 0.5 or less, the amount of wiring noise becomes substantially zero and the deterioration of the touch signal can be suppressed. However, it was confirmed that when the value of W3 / W1 is 0.32 or less, the common electrode CE and the lead wire L are close to each other, so that wiring noise is generated.

上記の実験結果によれば、配線ノイズ及びセンシング感度の観点から、電極幅W3は、電極幅W1の0.5倍以下であることが望ましく、さらには、0.3倍以上であることが望ましい。   According to the above experimental results, from the viewpoint of wiring noise and sensing sensitivity, the electrode width W3 is desirably 0.5 times or less of the electrode width W1, and further desirably 0.3 times or more. .

次に、本実施形態の液晶表示装置DSPに搭載される静電容量型のセンサSEの変形例について説明する。   Next, a modified example of the capacitance type sensor SE mounted on the liquid crystal display device DSP of the present embodiment will be described.

図10は、本実施形態におけるセンサSEの他の構成を概略的に示す平面図である。   FIG. 10 is a plan view schematically showing another configuration of the sensor SE in the present embodiment.

図10に示した例は、図5などに示した例と比較して、共通電極CEの各分割電極C及びシールド電極SLEが第1方向Xに延出し、検出電極Rxが概ね第2方向Yに延出している点で相違している。   In the example shown in FIG. 10, each divided electrode C and shield electrode SLE of the common electrode CE extends in the first direction X, and the detection electrode Rx is substantially in the second direction Y, compared to the example shown in FIG. It is different in that it extends to.

すなわち、共通電極CEは、表示領域DAにおいて、それぞれ第2方向Yに間隔を置いて並び、第1方向Xに略直線的に延出した複数の分割電極Cを備えている。検出電極Rxは、表示領域DAにおいて、それぞれ第1方向Xに間隔をおいて並び、第2方向Yに略直線的に延出している。これらの共通電極CE及び検出電極Rxは、上記の通り、各種誘電体を挟んで対向している。分割電極Cのそれぞれは、共通電極駆動回路CDに電気的に接続されている。   That is, the common electrode CE includes a plurality of divided electrodes C that are arranged in the second direction Y at intervals in the display area DA and extend substantially linearly in the first direction X. The detection electrodes Rx are arranged in the first direction X at intervals in the display area DA and extend substantially linearly in the second direction Y. As described above, the common electrode CE and the detection electrode Rx face each other with various dielectrics interposed therebetween. Each of the divided electrodes C is electrically connected to the common electrode drive circuit CD.

シールド電極SLEは、表示領域DAの端部に配置されている。図示した例では、シールド電極SLEは、表示領域DAにおける一端部(図面の下側端部)に配置されている。シールド電極SLEは、第1方向Xに略直線的に延出し、分割電極Cと間隔をおいて並んでいる。このようなシールド電極SLEは、例えば、共通電極CEと同様に、第1基板SUB1に配置されている。シールド電極SLEのそれぞれは、シールド電極駆動回路SLDに電気的に接続されている。   The shield electrode SLE is disposed at the end of the display area DA. In the illustrated example, the shield electrode SLE is arranged at one end (the lower end in the drawing) in the display area DA. The shield electrode SLE extends substantially linearly in the first direction X and is aligned with the divided electrode C at an interval. Such a shield electrode SLE is disposed on the first substrate SUB1, for example, like the common electrode CE. Each of the shield electrodes SLE is electrically connected to the shield electrode drive circuit SLD.

リード線Lは、非表示領域NDAに配置され、検出電極Rxと一対一で電気的に接続されている。図示した例では、リード線Lは、表示領域DAの一端部に沿った非表示領域NDAに配置されている。このようなリード線Lは、例えば、検出電極Rxと同様に、第2基板SUB2に配置されている。リード線Lのそれぞれは、フレキシブル配線基板FPC2を介して、検出回路RCに電気的に接続されている。   The lead wire L is disposed in the non-display area NDA and is electrically connected to the detection electrode Rx on a one-to-one basis. In the illustrated example, the lead wire L is disposed in the non-display area NDA along one end portion of the display area DA. Such a lead wire L is disposed on the second substrate SUB2 similarly to the detection electrode Rx, for example. Each of the lead wires L is electrically connected to the detection circuit RC via the flexible wiring board FPC2.

このような変形例においても、上記の例と同様の効果が得られる。加えて、図5に示した例と比較して、各検出電極Rxとフレキシブル配線基板FPC2との間を接続するリード線Lの長さを短縮することができ、リード線Lのノイズをさらに低減することが可能となる。   Also in such a modification, the same effect as the above example can be obtained. In addition, compared with the example shown in FIG. 5, the length of the lead wire L connecting each detection electrode Rx and the flexible wiring board FPC2 can be shortened, and the noise of the lead wire L is further reduced. It becomes possible to do.

以上説明したように、本実施形態によれば、センサの誤動作を抑制することが可能なセンサ付き表示装置を提供することができる。   As described above, according to the present embodiment, it is possible to provide a sensor-equipped display device that can suppress malfunction of the sensor.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   In addition, although some embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

DSP…液晶表示装置
SE…センサ Rx…検出電極 LC…接続線 LB…検出線 L…リード線
PNL…液晶表示パネル DA…表示領域 NDA…非表示領域
CE…共通電極 C…分割電極
SLE…シールド電極
PE…画素電極
CD…共通電極駆動回路
SLD…シールド電極駆動回路
RC…検出回路
DSP ... Liquid crystal display device SE ... Sensor Rx ... Detection electrode LC ... Connection line LB ... Detection line L ... Lead wire PNL ... Liquid crystal display panel DA ... Display area NDA ... Non-display area CE ... Common electrode C ... Divided electrode SLE ... Shield electrode PE ... Pixel electrode CD ... Common electrode drive circuit SLD ... Shield electrode drive circuit RC ... Detection circuit

Claims (7)

画像を表示する表示領域に配置された共通電極及び画素電極と、前記表示領域の端部に配置されたシールド電極と、前記共通電極と対向する検出電極と、前記表示領域の外側の非表示領域に配置されるとともに前記検出電極と電気的に接続され前記検出電極からのセンサ出力値を出力するリード線と、を備えた表示パネルと、
前記共通電極に対して、前記画素電極を用いて画像を表示する表示駆動時にコモン駆動信号を供給し、前記検出電極を用いてセンシングを行うセンシング駆動時にセンサ駆動信号を供給する第1駆動回路と、
前記シールド電極に対して、前記表示駆動時に前記コモン駆動信号を供給し、前記センシング駆動時に前記センサ駆動信号とは異なる電位に維持する第2駆動回路と、
を備えたセンサ付き表示装置。
A common electrode and a pixel electrode arranged in a display area for displaying an image, a shield electrode arranged at an end of the display area, a detection electrode facing the common electrode, and a non-display area outside the display area And a lead wire that is electrically connected to the detection electrode and outputs a sensor output value from the detection electrode, and a display panel,
A first drive circuit that supplies a common drive signal to the common electrode during display drive for displaying an image using the pixel electrode, and supplies a sensor drive signal during sensing drive that performs sensing using the detection electrode ; ,
A second drive circuit that supplies the common drive signal to the shield electrode during the display drive and maintains a potential different from the sensor drive signal during the sensing drive;
A sensor-equipped display device.
前記第2駆動回路は、前記センシング駆動時に前記シールド電極を接地電位に維持する、請求項1に記載のセンサ付き表示装置。   2. The sensor-equipped display device according to claim 1, wherein the second drive circuit maintains the shield electrode at a ground potential during the sensing drive. 前記第2駆動回路は、前記センシング駆動時に前記シールド電極を電気的にフローティング状態に切り替える、請求項1に記載のセンサ付き表示装置。   The display device with a sensor according to claim 1, wherein the second drive circuit switches the shield electrode to an electrically floating state during the sensing drive. 前記表示パネルは、間隔をおいて対向配置された第1基板及び第2基板を備え、
前記共通電極、前記画素電極、及び、前記シールド電極は、前記第1基板の前記第2基板と対向する内面側に位置し、
前記検出電極及び前記リード線は、前記第2基板の前記第1基板と対向する側とは反対の外面側に位置する、請求項1に記載のセンサ付き表示装置。
The display panel includes a first substrate and a second substrate disposed to face each other at an interval,
The common electrode, the pixel electrode, and the shield electrode are located on an inner surface side of the first substrate facing the second substrate,
2. The sensor-equipped display device according to claim 1, wherein the detection electrode and the lead wire are located on an outer surface side of the second substrate opposite to a side facing the first substrate.
前記共通電極は、第1方向に間隔をおいて並び第1方向に交差する第2方向にそれぞれ延出した第1分割電極及び第2分割電極を含み、前記第2分割電極が前記第1分割電極よりも前記表示領域の端部側に位置し、
前記シールド電極は、第2方向に延出し、前記表示領域と前記非表示領域との境界と、前記第2分割電極との間に設けられている、請求項1に記載のセンサ付き表示装置。
The common electrode includes a first divided electrode and a second divided electrode that are arranged in an interval in the first direction and extend in a second direction that intersects the first direction, and the second divided electrode is the first divided electrode. Located closer to the end of the display area than the electrode,
The sensor-equipped display device according to claim 1, wherein the shield electrode extends in a second direction and is provided between a boundary between the display area and the non-display area and the second divided electrode.
前記第1分割電極は第1方向に第1電極幅を有し、前記第2分割電極は第1方向に前記第1電極幅よりも小さい第2電極幅を有する、請求項5に記載のセンサ付き表示装置。   The sensor according to claim 5, wherein the first divided electrode has a first electrode width in a first direction, and the second divided electrode has a second electrode width smaller than the first electrode width in the first direction. Display device. 前記シールド電極は第1方向に第3電極幅を有し、前記第2電極幅と前記第3電極幅の和が前記第1電極幅と同等であり、前記第3電極幅は前記第1電極幅の半分以下である、請求項6に記載のセンサ付き表示装置。   The shield electrode has a third electrode width in a first direction, a sum of the second electrode width and the third electrode width is equal to the first electrode width, and the third electrode width is equal to the first electrode width. The sensor-equipped display device according to claim 6, wherein the display device is less than half of the width.
JP2014058134A 2014-03-18 2014-03-20 Display device with sensor Active JP6117138B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014058134A JP6117138B2 (en) 2014-03-20 2014-03-20 Display device with sensor
TW104107093A TWI554931B (en) 2014-03-18 2015-03-05 A display device with a sensor
KR1020150034861A KR101677837B1 (en) 2014-03-18 2015-03-13 Sensor attached display device
CN201510255552.1A CN105045446B (en) 2014-03-18 2015-03-18 The display device of belt sensor
US14/661,530 US9791972B2 (en) 2014-03-18 2015-03-18 Sensor-equipped display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014058134A JP6117138B2 (en) 2014-03-20 2014-03-20 Display device with sensor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017054322A Division JP6446492B2 (en) 2017-03-21 2017-03-21 Display device with sensor, drive circuit for display device, and drive method for display device

Publications (2)

Publication Number Publication Date
JP2015184741A JP2015184741A (en) 2015-10-22
JP6117138B2 true JP6117138B2 (en) 2017-04-19

Family

ID=54351249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014058134A Active JP6117138B2 (en) 2014-03-18 2014-03-20 Display device with sensor

Country Status (1)

Country Link
JP (1) JP6117138B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009213A (en) * 2014-06-20 2016-01-18 ホシデン株式会社 Capacitive touch panel
JP6710531B2 (en) * 2016-02-03 2020-06-17 株式会社ジャパンディスプレイ Display device with sensor and sensor device
JP6762852B2 (en) 2016-11-11 2020-09-30 株式会社ジャパンディスプレイ Touch detection device and display device equipped with it
KR102286534B1 (en) * 2017-04-18 2021-08-06 주식회사 지2터치 Display with integrated touch screen
JP2018190212A (en) * 2017-05-09 2018-11-29 株式会社東海理化電機製作所 Touch input device
JP6910886B2 (en) * 2017-08-23 2021-07-28 株式会社ジャパンディスプレイ Display device
JP2020034756A (en) 2018-08-30 2020-03-05 株式会社ジャパンディスプレイ Display

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995041B2 (en) * 2009-02-02 2011-08-09 Apple Inc. Integrated touch screen
JP5722573B2 (en) * 2010-08-24 2015-05-20 株式会社ジャパンディスプレイ Display device with touch detection function
JP5615647B2 (en) * 2010-09-24 2014-10-29 株式会社ジャパンディスプレイ Display device with touch detection function and electronic device
JP2013134317A (en) * 2011-12-26 2013-07-08 Kyocera Corp Liquid crystal display device
JP2014016403A (en) * 2012-07-06 2014-01-30 Kyocera Display Corp Touch panel-integrated liquid crystal display device

Also Published As

Publication number Publication date
JP2015184741A (en) 2015-10-22

Similar Documents

Publication Publication Date Title
JP6335112B2 (en) Display device with sensor and sensor device
US11132079B2 (en) Sensor device and sensor-equipped display device including detection electrode
TWI554931B (en) A display device with a sensor
JP6117138B2 (en) Display device with sensor
US9952701B2 (en) Sensor-equipped display device
US20150355752A1 (en) Sensor-equipped display device
US20150309636A1 (en) Sensor-equipped display device
US11669187B2 (en) Sensor device
JP2016004281A (en) Display device with sensor
JP2016197293A (en) Display with sensor
JP2015176538A (en) Display device with sensor
JP2017111386A (en) Display
JP2016206302A (en) Liquid crystal display device and drive method of the same
JP6446492B2 (en) Display device with sensor, drive circuit for display device, and drive method for display device
JP7540014B2 (en) Electronics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170322

R150 Certificate of patent or registration of utility model

Ref document number: 6117138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250