JP7281781B2

JP7281781B2 - マイクロホンモジュール及び該マイクロホンモジュールの検査装置

Info

Publication number: JP7281781B2
Application number: JP2019042458A
Authority: JP
Inventors: 誠竹本
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2019-03-08
Filing date: 2019-03-08
Publication date: 2023-05-26
Anticipated expiration: 2039-03-08
Also published as: JP2020145637A

Description

本発明は、マイクロホンモジュール及び該マイクロホンモジュールの検査装置に関する。

１つ以上のマイクロホン素子を用い、各マイクロホン素子の出力信号に対して、指向性制御、周波数特性制御、雑音抑制、レベル調整等の各を行って所望の特性を得ることができるマイクロホンモジュールがある。この種のマイクロホンモジュールにおける各種信号処理は、主にＤＳＰ（Digital Signal Processor、デジタルシグナルプロセッサ）によって行われる。マイクロホンモジュールは、小型化を目的として、マイクロホン素子及びＤＳＰを１つの基板に実装する場合がある。

一方、マイクロホンモジュールの検査装置として、装置そのものの小型化の要求から、密閉した有響空間内でスピーカを鳴動し、その音波によって検査するようにしたものがある（例えば、特許文献１，２参照）。

上述した有響空間でのマイクロホンモジュールの検査は、マイクロホン素子及びＤＳＰが１つの基板に実装されたマイクロホンモジュールにおける、ＤＳＰ単体の検査には不向きである。つまり、マイクロホン素子が出力レベル及び位相の特性を有しているため、有響空間でのマイクロホンモジュールの検査では、マイクロホン素子の特性を含めた結果としてＤＳＰが検査されてしまうからである。

マイクロホン素子及びＤＳＰが１つの基板に実装させたマイクロホンモジュールでも、有響空間での検査を可能とする方法として、検査用のマイクロホン素子を別に設け、該マイクロホン素子に音波を入力し、その出力信号をもってＤＳＰを検査する方法が考えられる。以下、この方法について、図９を参照して説明する。

図９において、マイクロホンモジュール３は、２つのＭＥＭＳ（Micro Electro Mechanical System）マイクロホン（マイクロホン素子）１０１と、ＤＳＰ１０４と、アンプ１０５と、ＰＤＭｃｌｏｃｋ用テストポイント１０６と、ＰＤＭｄａｔａ用テストポイント１０７と、ＭｉｃｒｏｐｈｏｎｅＯｕｔｐｕｔ端子１０８と、抵抗１０９と、ＭＥＭＳマイクロホン電源用テストポイント１１０と、スイッチ１１１と、を備える。

ＤＳＰ１０４は、２つのＭＥＭＳマイクロホン１０１のそれぞれに共通するクロック（ＰＤＭｃｌｏｃｋ）を供給し、また２つのＭＥＭＳマイクロホン１０１のそれぞれの出力信号（音声データ）を受け取り、それぞれの出力信号に対して、指向性制御、周波数特性制御、雑音抑制、レベル調整、出力フォーマット変換等の信号処理を行う。なお、ＰＤＭとは、パルス密度変調（Pulse Density Modulation）のことである。アンプ１０５は、ＤＳＰ１０４のアナログ出力をマイクロホンモジュール３の所望のレベルにまで増幅し、ＭｉｃｒｏｐｈｏｎｅＯｕｔｐｕｔ端子１０８より出力する。

ＰＤＭｃｌｏｃｋ用テストポイント１０６は、２つのＭＥＭＳマイクロホン１０１のそれぞれとＤＳＰ１０４を結ぶＰＤＭｃｌｏｃｋライン１２０上に設けられる端子である。ＰＤＭｄａｔａ用テストポイント１０７は、２つのＭＥＭＳマイクロホン１０１のそれぞれとＤＳＰ１０４を結ぶＰＤＭｄａｔａライン１２１上に設けられる端子である。ＭｉｃｒｏｐｈｏｎｅＯｕｔｐｕｔ端子１０８は、アンプ１０５の出力信号を外部に取り出すための端子である。抵抗１０９は、２つのＭＥＭＳマイクロホン１０１それぞれに電圧を印加するためのものであり、一端が電源ライン１２２に接続され、他端が２つのＭＥＭＳマイクロホン１０１それぞれの電源入力端（図示略）に接続される。スイッチ１１１は、２つのＭＥＭＳマイクロホン１０１のそれぞれの電源入力端とＧＮＤとの間に介挿される。

一方、マイクロホンモジュール３の検査装置４は、信号発生部２０１と、アンプ２０２と、スピーカ２０３と、有響空間２０４と、検査装置用ＰＤＭインターフェースのＭＥＭＳマイクロホン（検査用マイクロホン素子）２０５と、を備える。アンプ２０２、スピーカ２０３及びＭＥＭＳマイクロホン２０５は、それぞれ２つずつある。２つのスピーカ２０３と２つのＭＥＭＳマイクロホン２０５は、１組ずつ有響空間２０４内に対向配置される。

信号発生部２０１は、２つの音声帯域の信号を発生し、一方の音声帯域の信号が２つのアンプ２０２の一方で増幅され、他方の音声帯域の信号が２つのアンプ２０２の他方で増幅される。アンプ２０２は、スピーカ２０３を駆動できるレベルまで増幅する。スピーカ２０３は、有響空間２０４内でアンプ２０２からの信号により鳴動する。

２つのＭＥＭＳマイクロホン２０５は、クロックライン（ＰＤＭｃｌｏｃｋライン１２０）とデータライン（ＰＤＭｄａｔａライン１２１）がそれぞれ共通化されており、クロックラインがマイクロホンモジュール３のＰＤＭｃｌｏｃｋ用テストポイント１０６に接続され、データラインがＰＤＭｄａｔａ用テストポイント１０７に接続される。各ＭＥＭＳマイクロホン２０５は、ＤＳＰ１０４から出力されるクロックで駆動し、音声データを出力する。出力された音声データは、ＰＤＭｄａｔａ用テストポイント１０７を介してＤＳＰ１０４に入力される。

国際公開第２０１０／０２６７２４号特開平５－０４９０９７号公報

上述した図９のマイクロホンモジュール３及びマイクロホンモジュール３の検査装置４では、マイクロホンモジュール３内のＭＥＭＳマイクロホン１０１の出力と、検査装置４内のＭＥＭＳマイクロホン２０５の出力が、ＰＤＭｄａｔａ用テストポイント１０７で衝突することによる不具合が生じる。図１０は、ＰＤＭｄａｔａ用テストポイント１０７におけるオシロスコープの波形の一例を示す図である。同図では、横軸に時間、縦軸に出力電圧を示しており、３．３ＶのＩ／Ｏ電圧に対して該中点の電位が出力されており、後段のＤＳＰ１０４ではロジックレベルのＨｉ又はＬｏｗを認識することができない。

図９に戻り、マイクロホンモジュール３は、ＭＥＭＳマイクロホン電源用テストポイント１１０と、このＭＥＭＳマイクロホン電源用テストポイント１１０をＧＮＤに接続するためのスイッチ１１１とを有しており、マイクロホンモジュール３の検査時に、スイッチ１１１を操作して、ＭＥＭＳマイクロホン電源用テストポイント１１０をＧＮＤに接続する。これにより、ＭＥＭＳマイクロホン１０１は、電源ｏｆｆの状態になり、データは出力されない。したがって、ＭＥＭＳマイクロホン同士のｄａｔａの衝突が回避され、ＭＥＭＳマイクロホン２０５のデータのみが有効となってＤＳＰ１０４を検査することが可能となる。

しかしながら、ＭＥＭＳマイクロホン１０１の電源ラインに抵抗１０９を介挿した場合、ＤＳＰ１０４の検査時に、抵抗１０９には式（１）に示す電流が流れるため、マイクロホンモジュール３の正確な電流が測定できない他、マイクロホンモジュール３の実運用時に抵抗１０９による電圧降下により、ＭＥＭＳマイクロホン１０１の印加電圧が低下するという課題が生ずる。

本発明は、上記事情に鑑みてなされたものであり、ＭＥＭＳマイクロホン及びＤＳＰを１つの基板に実装させたマイクロホンモジュールの回路構成を複雑にすることなく、該マイクロホンモジュールのＤＳＰの性能を正確に検査することができるマイクロホンモジュール及び該マイクロホンモジュールの検査装置を提供することを目的とする。

本発明のマイクロホンモジュールの検査装置は、マイクロホン素子とデジタルシグナルプロセッサを備えたマイクロホンモジュールの前記デジタルシグナルプロセッサの性能を検査するマイクロホンモジュールの検査装置であって、有響空間内に配置されるスピーカと、前記有響空間内に前記スピーカの放音方向に向けて配置される検査用マイクロホン素子と、前記スピーカにテスト用信号を出力する信号発生部と、前記検査用マイクロホン素子からの音声データのＨｉ／Ｌｏｗに応じてオン／オフするスイッチング素子と、前記スイッチング素子の出力端とグランドとの間に介挿される第３の抵抗と、を備える。

上記構成によれば、マイクロホン素子と、該マイクロホン素子から出力される音声データを取り込み、指向性制御、周波数特性制御、雑音抑制、レベル調整、出力フォーマット変換を含む各種信号処理を行うデジタルシグナルプロセッサと、を備えたマイクロホンモジュールにおけるデジタルシグナルプロセッサの性能を正確に検査することができる。

上記構成において、前記スイッチング素子は、ＮＰＮ型のトランジスタであって、ベース端子が前記検査用マイクロホン素子のデータラインに接続され、コレクタ端子が電源電圧ラインに接続され、エミッタ端子が前記第３の抵抗を介してグランドに接続される。

上記構成によれば、スイッチング素子にＮＰＮ型トランジスタを用いても、マイクロホンモジュールにおけるデジタルシグナルプロセッサの性能を正確に検査することができる。

本発明のマイクロホンモジュールの検査装置は、マイクロホン素子とデジタルシグナルプロセッサを備えたマイクロホンモジュールの前記デジタルシグナルプロセッサの性能を検査するマイクロホンモジュールの検査装置であって、有響空間内に配置されるスピーカと、前記有響空間内に前記スピーカの放音方向に向けて配置される検査用マイクロホン素子と、前記スピーカにテスト用信号を出力する信号発生部と、前記検査用マイクロホン素子からの音声データのＨｉ／Ｌｏｗに応じてオン／オフするスイッチング素子と、前記スイッチング素子の出力端と接続される第３の抵抗と、を備え、前記スイッチング素子は、ＰＮＰ型のトランジスタであって、ベース端子が前記検査用マイクロホン素子のデータラインに接続され、コレクタ端子がグランドに接続され、エミッタ端子が前記第３の抵抗を介して電源電圧ラインに接続される。

上記構成によれば、スイッチング素子にＰＮＰ型トランジスタを用いても、マイクロホンモジュールにおけるデジタルシグナルプロセッサの性能を正確に検査することができる。

本発明のマイクロホンモジュールは、クロックを受信し、音声データを出力するマイクロホン素子と、前記マイクロホン素子に前記クロックを供給し、前記マイクロホン素子から出力される音声データを取り込み、指向性制御、周波数特性制御、雑音抑制、レベル調整、出力フォーマット変換を含む各種信号処理を行うデジタルシグナルプロセッサと、を備えたマイクロホンモジュールであって、前記マイクロホン素子から前記デジタルシグナルプロセッサへの音声データ伝送用のデータライン上に設けられるデータ用テストポイントと、前記デジタルシグナルプロセッサから前記マイクロホン素子へのクロック伝送用のクロックライン上に設けられるクロック用テストポイントと、前記データラインとグランドとの間に介挿される第１の抵抗と、前記第１の抵抗より前記デジタルシグナルプロセッサ側で、前記マイクロホン素子と前記デジタルシグナルプロセッサとの間の前記データライン上に挿入される第２の抵抗と、を備え、前記デジタルシグナルプロセッサの検査時に、前記データ用テストポイントが、前記マイクロホンモジュールの検査装置の前記スイッチング素子の出力端に接続され、前記クロック用テストポイントが、前記マイクロホンモジュールの検査装置の前記検査用マイクロホン素子のクロックラインに接続される。

上記構成によれば、デジタルシグナルプロセッサの性能検査を簡単な回路構成で実現できる。

上記構成において、前記マイクロホン素子の出力ドライブ電流は、電源電圧を前記第２の抵抗の抵抗値と請求項１乃至請求項３のいずれか１項に記載のマイクロホンモジュールの検査装置の前記第３の抵抗の抵抗値の和で除した値よりも大きい。

上記構成によれば、デジタルシグナルプロセッサの性能を正確に検査することができる。

上記構成において、前記第２の抵抗と前記第３の抵抗の組み合わせは、前記第３の抵抗の抵抗値を、前記第２の抵抗の抵抗値と前記第３の抵抗の抵抗値の和で除した値に電源電圧を乗算して得られた電圧値がデジタル入力Ｌｏｗレベルの最大値を超えない組み合わせである。

上記構成において、前記第２の抵抗と前記第３の抵抗の組み合わせは、前記第２の抵抗の抵抗値を、前記第２の抵抗の抵抗値と前記第３の抵抗の抵抗値の和で除した値に電源電圧を乗算して得られた電圧値がデジタル入力Ｈｉレベルの最小値を下回らない組み合わせである。

本発明によれば、ＭＥＭＳマイクロホン及びＤＳＰを１つの基板に実装させたマイクロホンモジュールの回路構成を複雑にすることなく、該マイクロホンモジュールのＤＳＰの性能を正確に検査することができる。

本発明の第１実施形態に係るマイクロホンモジュール及び該マイクロホンモジュールの検査装置それぞれの回路構成を示す図図１のマイクロホンモジュールのＭＥＭＳマイクロホンがＨｉ、検査装置のＭＥＭＳマイクロホンがＬｏｗを出力した場合の電圧、電流の状態を示す図図１のマイクロホンモジュールのＭＥＭＳマイクロホンがＬｏｗ、検査装置のＭＥＭＳマイクロホンがＨｉを出力した場合の電圧、電流の状態を示す図図１のマイクロホンモジュールのＭＥＭＳマイクロホンがＨｉ、検査装置のＭＥＭＳマイクロホンがＨｉを出力した場合の電圧、電流の状態を示す図本発明の第１実施形態に係るマイクロホンモジュール及び該マイクロホンモジュールの検査装置におけるｄａｔａ用テストポイントのオシロスコープの波形を示す図本発明の第２実施形態に係るマイクロホンモジュール及び該マイクロホンモジュールの検査装置それぞれの回路構成を示す図ＮＰＮ型トランジスタ及びＰＮＰ型トランジスタを用いた場合のｄａｔａ用テストポイントの出力電圧を示す図本発明の第３実施形態に係るマイクロホンモジュール及びマイクロホンモジュールの検査装置それぞれの回路構成を示す図従来のマイクロホンモジュール及びマイクロホンモジュールの検査装置それぞれの回路構成を示す図従来のマイクロホンモジュール及びマイクロホンモジュールの検査装置におけるｄａｔａ用テストポイントのオシロスコープの波形を示す図

以下、本発明を実施するための好適な実施形態について、図面を参照して詳細に説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係るマイクロホンモジュール１及び該マイクロホンモジュール１の検査装置２それぞれの回路構成を示す図である。なお、図１において、前述した図９と同じ構成要素には同一の参照符号を付与している。図１において、マイクロホンモジュール１は、２つのＭＥＭＳマイクロホン（マイクロホン素子）１０１と、ＤＳＰ１０４と、アンプ１０５と、ＰＤＭｃｌｏｃｋ用テストポイント１０６と、ＰＤＭｄａｔａ用テストポイント１０７と、ＭｉｃｒｏｐｈｏｎｅＯｕｔｐｕｔ端子１０８と、抵抗（第１の抵抗）１０２と、抵抗（第２の抵抗）１０３とを備えている。

抵抗１０２は、２つのＭＥＭＳマイクロホン１０１のそれぞれとＤＳＰ１０４を結ぶＰＤＭｄａｔａライン１２１とＧＮＤとの間に介挿されている。抵抗１０３は、２つのＭＥＭＳマイクロホン１０１のそれぞれとＤＳＰ１０４を結ぶＰＤＭｄａｔａライン１２１上で、抵抗１０２よりＤＳＰ１０４側に直列に介挿されている。抵抗１０２の抵抗定数は、例えば１００ｋΩ、抵抗１０３の抵抗定数は、例えば２２０Ωである。

ＰＤＭｃｌｏｃｋ用テストポイント１０６は、２つのＭＥＭＳマイクロホン１０１それぞれとＤＳＰ１０４を結ぶＰＤＭｃｌｏｃｋライン１２０上に設けられている。ＰＤＭｄａｔａ用テストポイント１０７は、２つのＭＥＭＳマイクロホン１０１それぞれとＤＳＰ１０４を結ぶＰＤＭｄａｔａライン１２１上で、抵抗１０３よりＤＳＰ１０４側に設けられている。

ＤＳＰ１０４は、ＰＤＭｃｌｏｃｋライン１２０を通して、２つのＭＥＭＳマイクロホン１０１それぞれにＰＤＭｃｌｏｃｋを供給する。また、ＤＳＰ１０４は、ＰＤＭｄａｔａライン１２１を通して、２つのＭＥＭＳマイクロホン１０１それぞれから出力されるＰＤＭｄａｔａ（音声データ）を受け取り、それぞれのＰＤＭｄａｔａに対して、指向性制御、周波数特性制御、雑音抑制、レベル調整、出力フォーマット変換等の信号処理を行う。なお、前述したように、ＰＤＭとは、パルス密度変調のことである。アンプ１０５は、ＤＳＰ１０４のアナログ出力をマイクロホンモジュール１の所望のレベルにまで増幅し、ＭｉｃｒｏｐｈｏｎｅＯｕｔｐｕｔ端子１０８より出力する。ＭｉｃｒｏｐｈｏｎｅＯｕｔｐｕｔ端子１０８は、アンプ１０５の出力信号を外部に取り出すための端子である。

一方、マイクロホンモジュール１の検査装置２は、信号発生部２０１と、アンプ２０２と、スピーカ２０３と、有響空間２０４と、検査装置用ＰＤＭインターフェースのＭＥＭＳマイクロホン（検査用マイクロホン素子）２０５と、スイッチング素子であるＮＰＮ型トランジスタ２０６と、抵抗２０７と、を備える。アンプ２０２、スピーカ２０３及びＭＥＭＳマイクロホン２０５は、それぞれ２つずつある。２つのスピーカ２０３と２つのＭＥＭＳマイクロホン２０５は、１組ずつ有響空間２０４内に対向配置される。

信号発生部２０１は、２つの音声帯域の信号（テスト用信号）を発生し、一方の音声帯域の信号が２つのアンプ２０２の一方で増幅され、他方の音声帯域の信号が２つのアンプ２０２の他方で増幅される。アンプ２０２は、スピーカ２０３を駆動できるレベルまで増幅する。スピーカ２０３は、有響空間２０４内でアンプ２０２からの信号により鳴動する。

２つのＭＥＭＳマイクロホン２０５は、クロックライン（ＰＤＭｃｌｏｃｋライン）２１０とデータライン（ＰＤＭｄａｔａライン）２１１がそれぞれ共通化されており、クロックラインがマイクロホンモジュール１のＰＤＭｃｌｏｃｋ用テストポイント１０６に接続され、データラインがＮＰＮ型トランジスタ２０６を介してＰＤＭｄａｔａ用テストポイント１０７に接続される。各ＭＥＭＳマイクロホン２０５は、ＤＳＰ１０４から出力されるクロックで駆動し、音声データを出力する。ＮＰＮ型トランジスタ２０６は、ベースがＭＥＭＳマイクロホン２０５のデータライン２１１に接続され、コレクタが３．３Ｖの電源ライン２１２に接続され、エミッタが抵抗２０７を介してＧＮＤに接続されるとともに、マイクロホンモジュール１のＰＤＭｄａｔａ用テストポイント１０７に接続される。抵抗２０７の抵抗定数は、例えば５１Ωである。

マイクロホンモジュール１のＭＥＭＳマイクロホン１０１と、検査装置２のＭＥＭＳマイクロホン２０５は、共にデジタル信号を出力する。ＭＥＭＳマイクロホン１０１の出力信号（Ｈｉ，Ｌｏｗ）とＭＥＭＳマイクロホン２０５の出力信号（Ｈｉ，Ｌｏｗ）の組み合わせで、ＰＤＭｄａｔａ用テストポイント１０７には４通りの状態が存在する。この内、ＭＥＭＳマイクロホン１０１及びＭＥＭＳマイクロホン２０５がともにＬｏｗを出力する場合、ＰＤＭｄａｔａ用テストポイント１０７にもＬｏｗが出力される。その他の３通りの場合について、図２から図４を用いて説明する。

図２から図４は、ＭＥＭＳマイクロホン１０１及びＭＥＭＳマイクロホン２０５の出力状態における各部の電圧、電流を示す図である。図２から図４において、符号１０１０で示す図は、ＭＥＭＳマイクロホン１０１のＣＭＯＳ出力を模式的に表した図である。図２は、ＭＥＭＳマイクロホン１０１がＨｉ（３．３Ｖ）、ＭＥＭＳマイクロホン２０５がＬｏｗ（０Ｖ）を出力した場合を示している。この時、ＣＭＯＳ出力１０１０は１２．２ｍＡの掃き出し電流となる。ＮＰＮ型トランジスタ２０６がｏｆｆであることから、１２．２ｍＡの掃き出し電流は抵抗２０７に流れる。ＰＤＭｄａｔａ用テストポイント１０７の電圧は、抵抗（第２の抵抗）１０３及び抵抗（第３の抵抗）２０７の分圧によって０．６２Ｖとなる。

ＤＳＰ１０４の入力電圧は０．６２ＶとなってデータＬｏｗと認識される。ＭＥＭＳマイクロホン２０５の信号がＤＳＰ１０４に受け渡される。

図３は、ＭＥＭＳマイクロホン１０１がＬｏｗ（０Ｖ）、ＭＥＭＳマイクロホン２０５がＨｉ（３．３Ｖ）を出力した場合を示している。この時、ＮＰＮ型トランジスタ２０６がｏｎであり、ＮＰＮ型トランジスタ２０６のベース－エミッタ間のＰＮ接合の電圧降下により、ＰＤＭｄａｔａ用テストポイント１０７の電圧は２．５Ｖとなる。抵抗２０７には式（２）に示す電流が流れる。

また、抵抗１０３に流れる電流、すなわちＣＭＯＳ出力１０１０の引き込み電流は式（３）で表される。

ＤＳＰ１０４の入力電圧は２．５ＶとなってデータＨｉと認識される。ＭＥＭＳマイクロホン２０５の信号がＤＳＰ１０４に受け渡される。

ＭＥＭＳマイクロホン１０１の出力ドライブ電流は、電源電圧３．３Ｖを抵抗（第２の抵抗）１０３の抵抗値と抵抗（第３の抵抗）２０７の抵抗値の和で除した値よりも大きくすればよい。

図４は、ＭＥＭＳマイクロホン１０１がＨｉ（３．３Ｖ）、ＭＥＭＳマイクロホン２０５がＨｉ（３．３Ｖ）を出力した場合を示している。この時、ＮＰＮ型トランジスタ２０６がｏｎであり、ＮＰＮ型トランジスタ２０６のベース－エミッタ間のＰＮ接合の電圧降下により、ＰＤＭｄａｔａ用テストポイント１０７の電圧は２．５Ｖとなる。抵抗２０７には式（２）に示す電流が流れる。また抵抗１０３に流れる電流、すなわちＣＭＯＳ出力１０１０の掃き出し電流は式（４）で表される。

抵抗（第２の抵抗）１０３と抵抗（第３の抵抗）２０７の組み合わせは、次式で得られる電圧値０．６２Ｖがデジタル入力Ｌｏｗレベルの最大値ＶＩＬ（Ｍａｘ）を超えないような組み合わせとするのが望ましい。

また、抵抗（第２の抵抗）１０３と抵抗（第３の抵抗）２０７の組み合わせは、次式で得られる電圧値２．７Ｖがデジタル入力Ｈｉレベルの最小値ＶＩＨ（Ｍｉｎ）を下回らないような組み合わせとするのが望ましい。

図５は、マイクロホンモジュール１におけるｄａｔａ用テストポイント１０７のオシロスコープの波形を示している。図５では図１０に示すようなＭＥＭＳマイクロホン同士のｄａｔａの衝突が回避されている。ＭＥＭＳマイクロホン１０１とＭＥＭＳマイクロホン２０５がともにＬｏｗを出力する場合、および上記図２から図４のいずれの場合も、常にＭＥＭＳマイクロホン２０５の信号が優先されてＤＳＰ１０４に入力されるので、検査装置２を用いてＤＳＰ１０４の検査が可能となる。

このように、第１実施形態に係るマイクロホンモジュール１及び該マイクロホンモジュール１の検査装置２によれば、マイクロホンモジュール１のＰＤＭｄａｔａライン１２１において対ＧＮＤとの間に抵抗１０２を接続し、対ＤＳＰとの間に抵抗１０３を接続し、検査装置２のＭＥＭＳマイクロホン２０５のＰＤＭｄａｔａライン２１１にＮＰＮ型トランジスタ２０６を接続し、マイクロホンモジュール１のＰＤＭｄａｔａライン１２１の抵抗出力と検査装置２のＮＰＮ型トランジスタ２０６を接続して、ＭＥＭＳマイクロホン２０５の出力をＤＳＰ１０４に入力するようにしたので、マイクロホンモジュール１の回路構成を複雑にすることなく、該マイクロホンモジュール１のＤＳＰ１０４の性能を正確に検査することができる。

（第２実施形態）
図６は、本発明の第２実施形態に係るマイクロホンモジュール及びマイクロホンモジュールの検査装置それぞれの回路構成を示す図である。前述した第１実施形態に係る検査装置２では、ＭＥＭＳマイクロホン２０５からの音声データをＮＰＮ型トランジスタ２０６から外部に取り出すようにようにしたが、第２実施形態に係る検査装置５では、ＭＥＭＳマイクロホン２０５からの音声データをＰＮＰ型トランジスタ２０８から外部に取り出すようにようしている点で異なっている。

図６において、スイッチング素子であるＰＮＰ型トランジスタ２０８は、ベースがＭＥＭＳマイクロホン２０５のデータライン２１１に接続され、コレクタがＧＮＤに接地され、エミッタが抵抗２０７を介して３．３Ｖの電源ライン２１２に接続されるとともに、マイクロホンモジュール１のＰＤＭｄａｔａ用テストポイント１０７に接続される。抵抗２０７の抵抗定数は、例えば５１Ωである。

図７は、検査装置２又は検査装置５において、ＮＰＮ型トランジスタ２０６及びＰＮＰ型トランジスタ２０８を用いた場合のＰＤＭｄａｔａ用テストポイント１０７における出力電圧を示す図である。一般にデジタルデータのＨｉ／Ｌｏｗの認識レベルにはしきい値が設定されており、入力Ｌｏｗレベルの最大値ＶＩＬ（Ｍａｘ）および入力Ｈｉレベルの最小値ＶＩＨ（Ｍｉｎ）の一例として式（５）、（６）で与えられる。

電源電圧が３．３Ｖの場合、式（５）及び式（６）はそれぞれ式（７）、（８）となる。

図７におけるデータＬｏｗのレベル０Ｖ、０．６Ｖ、０．８Ｖは、上記式（７）の入力Ｌｏｗレベルの最大値０．９９Ｖを下回る値となってデータＬｏｗを認識することができ、データＨｉのレベル２．５Ｖ、２．７Ｖ、３．３Ｖは、上記式（８）の入力Ｈｉレベルの最小値２．３１Ｖを上回る値となってデータＨｉを認識することができる。ＮＰＮ型トランジスタ、ＰＮＰ型トランジスタのいずれの場合も、検査装置２又は検査装置５を用いてマイクロホンモジュール１を検査することができる。

（第３実施形態）
図８は、本発明の第３実施形態に係るマイクロホンモジュール６及びマイクロホンモジュール６の検査装置７それぞれの回路構成を示す図である。図８において、マイクロホンモジュール６は、ＴＤＭ（Time Division Multiplexing）インターフェースのＭＥＭＳマイクロホン６０１、ＴＤＭｃｌｏｃｋ用テストポイント６０６、ＴＤＭｄａｔａ用テストポイント６０７及びＴＤＭＷＳ（Word Select）用テストポイント６０８を有している。検査装置７は、ＴＤＭインターフェースのＭＥＭＳマイクロホン７０５を有している。

ＴＤＭインターフェースのＭＥＭＳマイクロホン６０１及び７０５は、マイクロホンモジュール６及びマイクロホンモジュール６の検査装置７内でＴＤＭ４多重とする。マイクロホンモジュール６のＤＳＰ１０４は、クロックを生成しＴＤＭインターフェースのＭＥＭＳマイクロホン６０１に供給するとともに、ＴＤＭｃｌｏｃｋ用テストポイント６０６を介して検査装置７のＴＤＭインターフェースのＭＥＭＳマイクロホン７０５にも供給する。また、ＤＳＰ１０４は、ＷＳ信号を生成し、１段目のＭＥＭＳマイクロホン６０１に供給するとともに、ＴＤＭＷＳ用テストポイント６０８を介して検査装置７の１段目のＭＥＭＳマイクロホン７０５にも供給する。

１段目のＭＥＭＳマイクロホン６０１、７０５は、ＷＳ信号を生成してＷＳＯ端子から出力し、２段目のＷＳ端子に入力する。２段目、３段目のＭＥＭＳマイクロホンも同様にＷＳ信号を生成してＷＳＯ端子から出力し、次段のＷＳ端子に入力する。

ＭＥＭＳマイクロホン６０１、７０５は、ＷＳがＨｉの区間でのみ有効ｄａｔａを出力し、時分割でｄａｔａラインに音声データを出力し多重化する。マイクロホンモジュール６の検査装置７内のｄａｔａラインは、検査装置７のＮＰＮ型トランジスタ２０６に接続され、トランジスタの出力は、マイクロホンモジュール６内のＴＤＭｄａｔａ用テストポイント６０７を介してＤＳＰ１０４に入力される。

上記の構成では、第１実施形態と同様、マイクロホンモジュール６の検査装置７内のＭＥＭＳマイクロホン７０５の信号が優先されてＤＳＰ１０４に入力されるので、検査装置７を用いてＤＳＰ１０４の検査が可能となる。

なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変形して実施できる。例えば、上記実施形態では、ＭｉｃｒｏｐｈｏｎｅＯｕｔｐｕｔ端子１０８の出力フォーマットをモノラルのアナログ出力としたが、ステレオのアナログ出力でも良いし、それ以上のチャンネル数があっても良い。また、デジタルのフォーマットとして出力することも可能で、その場合には、アンプ１０５を設置しないで直接ＭｉｃｒｏｐｈｏｎｅＯｕｔｐｕｔ端子１０８に出力する方法や、アンプ１０５を、ドライブ能力を高めるためのバッファ等に適宜、置き換えることができる。

また、本実施の形態では、ＩＯ電圧を３．３Ｖとしたが、その他の電圧にも置き換えることが可能で、その場合は抵抗１０２、１０３、２０７の値を適宜、変更する。

本発明は、マイクロホン素子とデジタルシグナルプロセッサを備えたマイクロホンモジュールと、該マイクロホンモジュールのデジタルシグナルプロセッサの性能を検査する検査装置に好適である。

１，６マイクロホンモジュール
２，５，７マイクロホンモジュールの検査装置
１０１，２０５ＭＥＭＳマイクロホン
１０２，１０３，２０７抵抗
１０４ＤＳＰ
１０５，２０２アンプ
１０６ＰＤＭｃｌｏｃｋ用テストポイント
１０７ＰＤＭｄａｔａ用テストポイント
１０８ＭｉｃｒｏｐｈｏｎｅＯｕｔｐｕｔ端子
１２０，２１０ＰＤＭｃｌｏｃｋライン
１２１，２１１ＰＤＭｄａｔａライン
２１２電源ライン
２０１信号発生部
２０３スピーカ
２０４有響空間
２０６ＮＰＮ型トランジスタ
２０８ＰＮＰ型トランジスタ
６０１，７０５ＴＤＭインターフェースのＭＥＭＳマイクロホン
６０６ＴＤＭｃｌｏｃｋ用テストポイント
６０７ＴＤＭｄａｔａ用テストポイント
６０８ＴＤＭＷＳ用テストポイント
１０１０ＭＥＭＳマイクロホンのＣＭＯＳ出力

Claims

マイクロホン素子とデジタルシグナルプロセッサを備えたマイクロホンモジュールの前記デジタルシグナルプロセッサの性能を検査するマイクロホンモジュールの検査装置であって、
有響空間内に配置されるスピーカと、
前記有響空間内に前記スピーカの放音方向に向けて配置される検査用マイクロホン素子と、
前記スピーカにテスト用信号を出力する信号発生部と、
前記検査用マイクロホン素子からの音声データのＨｉ／Ｌｏｗに応じてオン／オフするスイッチング素子と、
前記スイッチング素子の出力端とグランドとの間に介挿される第３の抵抗と、
を備える、
マイクロホンモジュールの検査装置。
前記スイッチング素子は、ＮＰＮ型のトランジスタであって、ベース端子が前記検査用マイクロホン素子のデータラインに接続され、コレクタ端子が電源電圧ラインに接続され、エミッタ端子が前記第３の抵抗を介してグランドに接続される、
請求項１に記載のマイクロホンモジュールの検査装置。
マイクロホン素子とデジタルシグナルプロセッサを備えたマイクロホンモジュールの前記デジタルシグナルプロセッサの性能を検査するマイクロホンモジュールの検査装置であって、
有響空間内に配置されるスピーカと、
前記有響空間内に前記スピーカの放音方向に向けて配置される検査用マイクロホン素子と、
前記スピーカにテスト用信号を出力する信号発生部と、
前記検査用マイクロホン素子からの音声データのＨｉ／Ｌｏｗに応じてオン／オフするスイッチング素子と、
前記スイッチング素子の出力端と接続される第３の抵抗と、を備え、
前記スイッチング素子は、ＰＮＰ型のトランジスタであって、ベース端子が前記検査用マイクロホン素子のデータラインに接続され、コレクタ端子がグランドに接続され、エミッタ端子が前記第３の抵抗を介して電源電圧ラインに接続される、
マイクロホンモジュールの検査装置。
クロックを受信し、音声データを出力するマイクロホン素子と、
前記マイクロホン素子に前記クロックを供給し、前記マイクロホン素子から出力される音声データを取り込み、指向性制御、周波数特性制御、雑音抑制、レベル調整、出力フォーマット変換を含む各種信号処理を行うデジタルシグナルプロセッサと、
を備えたマイクロホンモジュールであって、
前記マイクロホン素子から前記デジタルシグナルプロセッサへの音声データ伝送用のデータライン上に設けられるデータ用テストポイントと、
前記デジタルシグナルプロセッサから前記マイクロホン素子へのクロック伝送用のクロックライン上に設けられるクロック用テストポイントと、
前記データラインとグランドとの間に介挿される第１の抵抗と、
前記第１の抵抗より前記デジタルシグナルプロセッサ側で、前記マイクロホン素子と前記デジタルシグナルプロセッサとの間の前記データライン上に挿入される第２の抵抗と、
を備え、
前記デジタルシグナルプロセッサの検査時に、
前記データ用テストポイントが、請求項１乃至請求項３のいずれか１項に記載のマイクロホンモジュールの検査装置の前記スイッチング素子の出力端に接続され、
前記クロック用テストポイントが、前記マイクロホンモジュールの検査装置の前記検査用マイクロホン素子のクロックラインに接続される、
マイクロホンモジュール。
前記マイクロホン素子の出力ドライブ電流は、電源電圧を前記第２の抵抗の抵抗値と請求項１乃至請求項３のいずれか１項に記載のマイクロホンモジュールの検査装置の前記第３の抵抗の抵抗値の和で除した値よりも大きい、
請求項４に記載のマイクロホンモジュール。
前記第２の抵抗と前記第３の抵抗の組み合わせは、
前記第３の抵抗の抵抗値を、前記第２の抵抗の抵抗値と前記第３の抵抗の抵抗値の和で除した値に電源電圧を乗算して得られた電圧値がデジタル入力Ｌｏｗレベルの最大値を超えない組み合わせである、
請求項５に記載のマイクロホンモジュール。
前記第２の抵抗と前記第３の抵抗の組み合わせは、
前記第２の抵抗の抵抗値を、前記第２の抵抗の抵抗値と前記第３の抵抗の抵抗値の和で除した値に電源電圧を乗算して得られた電圧値がデジタル入力Ｈｉレベルの最小値を下回らない組み合わせである、
請求項５に記載のマイクロホンモジュール。