JP7277595B2 - 電磁波で動作する距離センサをテストするための検査装置 - Google Patents

Description

本発明は、電磁波で動作する距離センサをテストするための検査装置であって、受信信号Ｓ_ＲＸとして電磁的自由空間波を受信するための受信要素と、シミュレートされた電磁的反射信号Ｓ_ＴＸを放射するための放射要素と、を備え、ここで、受信信号Ｓ_ＲＸ、または受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸは、事前設定可能な時間遅延を伴う時間遅延回路を介して案内され、それにより、時間遅延された信号Ｓ_{ｄｅｌａｙ}に時間遅延され、ここで、時間遅延された信号Ｓ_{ｄｅｌａｙ}、または時間遅延された信号Ｓ_{ｄｅｌａｙ}から導出された信号Ｓ’_{ｄｅｌａｙ}は、シミュレートされた反射信号Ｓ_ＴＸとして放射要素を介して放射される、検査装置に関する。

前述のような距離センサをテストするための検査装置は、近年、制御機器開発分野および特に自動車分野においては制御機器テスト分野から公知である。ここでの頻繁なテストシナリオは、シミュレートされた環境を用いて大量生産制御機器の機能性をテストすることからなる。この目的のために、制御機器の環境は、能率的なシミュレーション周辺環境を用いてリアルタイムで部分的にもしくは完全に計算され、その際、シミュレーション周辺環境は、制御機器の入力信号である物理的信号を生成し、ここで、シミュレーション周辺環境は、制御機器によって生成された出力信号を受け取り、それらをリアルタイムシミュレーションに結び付けることが可能である。そのようにして、制御機器は、実際に「現実的な」条件下でシミュレートされた環境でリスクなしにテストすることができる。テストの現実性のレベルについては、シミュレーション周辺環境の品質とそれを用いて計算されたシミュレーションとに依存する。したがって、制御機器は、閉制御ループでテストできるため、この種のテストシナリオは、ハードウェアインザループテストとも称される。

このケースは、電磁波で動作する距離センサのテストである。自動車分野では圧倒的にレーダセンサが使用されている。ただし、基本的には、例えば可視光範囲などの他の周波数範囲の電磁波で動作する距離センサや例えばレーザー用途（例えば、ＬＩＤＡＲ）のようにコヒーレンス長の長い電磁波を放射する電磁波源で動作する距離センサをテストすることも可能である。

現代の車両では、車両とその支援システムとに周辺情報を提供するために、ますます距離センサが使用されている。そのため、車両周辺の物体の位置（距離）や速度が求められる。この種の周辺情報を使用する支援システムには、例えばアダプティブクルーズコントロール（adaptive cruise control；ＡＣＣ）および自律的緊急制動システム（autonomous emergency breaking；ＡＥＢ）システムが属する。この種の安全関連支援システムのテストは、細心の注意を払って行う必要があることが理解でき、その際には、電磁波の伝搬特性も可及的に現実に即して考慮されなければならない。このことは、これまでは圧倒的に多大な費用と時間のかかる現実の走行テストによって行われていた。これらの走行テストは、自由空間波でも動作するテストベンチとも称される、冒頭で述べたような、距離センサをテストするための検査装置によってますます置き換えられている。この種のテストベンチは、テストすべき距離センサが、実際に電磁波を自由空間内で、つまり誘導なしで放射し、自由空間からの電磁波もシミュレートされた反射信号として受信するＯＴＡテストベンチ（over-the-air）とも称される。この種のＯＴＡテストベンチの利点は、センサ－放射要素とセンサ－受信要素とが関与している放射および受信特性も含めて、テストすべき距離センサに関連する機能チェーン全体の広範な検査にある。

テストすべき距離センサがどの種類の電磁波を使用するかに依存することなく、距離センサのテストの際には、所要の電子的信号処理へ極めて高い要求が課せられる。周辺環境内の物体までの距離は、多くの場合、信号伝搬時間から直接求められ、この信号伝搬時間は、物体に放射された電磁波と、物体によって反射され距離センサに戻る電磁波と、を必要とする。周辺環境内の物体の視線速度成分は、放射された電磁波と、反射された電磁波と、の間の周波数シフト（ドップラーシフト）によって決定される。

光速で伝搬する電磁波に基づいて、ここでは非常に短い信号伝搬時間を解決する必要がある。例えば、１メートルの最小距離を捕捉できるようにするためには、ナノ秒範囲の信号伝搬時間を解決する必要がある。より長い距離を、つまり最小距離の問題にかかわらず、センチメートル範囲で捕捉しようとするのであれば、伝搬時間差をサブナノ秒範囲でも解決できる必要がある。

本発明は、テストすべき距離センサから特定の距離に存在する物体のシミュレーションに取り組むものである。本明細書では、それは検査装置の機械的構造にかかわるものではなく、信号処理の観点からのその電子的な実現にかかわるものである。

テストベンチもしくは検査装置では、テストすべき距離センサから放射された電磁波は実際には反射されるべきではなく、むしろ、この放射された電磁波は、検査装置の受信要素によって受信され、下流側の高速な信号電子機器（距離および運動シミュレーター）で処理され、すなわち、時間遅延回路によって伝搬時間遅延される。テストすべき距離センサによってシミュレートされた周辺環境物体までのシミュレートすべき距離に依存して、相応に時間遅延された信号が、時間遅延回路を含めた信号電子機器によって生成され、シミュレートされた（つまり実際ではない）反射信号として検査装置の放射要素を介して再び、テストすべき距離センサの方向に放射される。そのため、距離センサの場合では、場合によっては、シミュレートされた周辺環境内の複数の様々な遠距離にある物体を伴った現実的な周辺環境の印象が生じる。

従来技術から公知の検査装置（２０１７年１２月発行の文献「ｄＳＰＡＣＥ Ｍａｇａｚｉｎ ２／２０１７」の「実験室でのリアルエコー」参照）は、機械的なテストベンチ構造（これはここではこれ以上考察しない）と、シミュレートされた反射信号を生成するための信号電子機器と、によって際立っている。本明細書で問題となるのは、特に詳細には、事前設定可能な時間遅延分の受信信号の時間遅延にある。この事前設定可能な時間遅延は、電磁波の信号伝搬速度として光速を考慮に入れてシミュレートされる距離から生じる。

従来技術では、時間遅延回路をアナログ遅延区間の形態で構築することが公知である。ここでは、例えば物理的に実現された様々な信号伝搬区間が、例えばグラスファイバーケーブルの形態で使用される。これらの信号伝搬区間は、シミュレートすべき伝搬区間を可及的に正確に物理的にシミュレートするために、シミュレートすべき距離と、その結果から生じる事前設定された時間遅延と、に依存して縦続接続することができる。この実現の利点は、非常に短い伝搬時間が実現可能であり、ひいてはシミュレートすべき距離が非常に短いことにある。なぜなら、アナログ信号処理が、デジタル解決手段、つまりデジタルサンプリングシステムを介した解決手段に比べて極めて高速であり、最小の無駄時間しか生じないからである。そのため、最短距離を数メートル範囲でシミュレートすることができる。

デジタルで実現された遅延区間に基づく解決手段も公知である。これらのデジタル遅延区間は、必然的に時間量子化されて動作するサンプリングシステムである。デジタルシステムのクロック時間は、アナログ信号処理の実行時間をはるかに超えることが多いため、デジタルで実現された遅延区間を用いて、数メートル範囲の短い距離を実現することはできない。

それゆえ、本発明の課題は、冒頭で述べたような、電磁波で動作する距離センサをテストするための検査装置を、比較的簡単なやり方で、受信信号から所望の時間遅延された反射信号を生成し、その際には広い範囲の事前設定可能な時間遅延をカバーし、それによって、検査装置が長い距離範囲をシミュレートすることが可能であるように構成し発展させることである。

この課題は、冒頭に述べたような検査装置において、まず実質的に、時間遅延回路が、事前設定可能な時間遅延を伴うアナログ遅延区間と、同様に事前設定可能な時間遅延を伴うデジタル遅延区間と、を有し、ここで、アナログ遅延区間は、生じ得る重畳領域を除いて、デジタル遅延区間よりも短い時間遅延を実現することによって解決される。さらに、入力スイッチングデバイスを用いて、受信信号Ｓ_ＲＸ、または受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸが、アナログ遅延区間の入力側かまたはデジタル遅延区間の入力側に切り替えられ、この信号は、切り替えられた遅延区間の通過後に、時間遅延された信号Ｓ_{ｄｅｌａｙ}になることが想定されている。

つまり、この検査装置は、アナログおよびデジタル回路技術を使用する時間遅延回路を実現しており、そのため、非常に短い距離をシミュレートすることも（アナログ遅延区間）非常に長い距離をシミュレートすることも（デジタル遅延区間）可能である。事前設定される時間遅延をどの程度の長さにするかに応じて、入力スイッチングデバイスは、受信信号Ｓ_ＲＸ、または受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸを、アナログ遅延区間かまたはデジタル遅延区間に案内する。つまり、遅延すべき信号は、アナログ遅延区間かまたはデジタル遅延区間を通過し、入力スイッチングデバイスは、遅延すべき信号を、両区間に同時に印加することはできない。

受信信号Ｓ_ＲＸ、または受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸが時間遅延回路を介して案内されることが言及される場合、それは、受信要素と本来の時間遅延回路との間でさらなる信号処理ステップを施すことができることを意味する。例えば、受信信号Ｓ_ＲＸは、さらなる処理の前に、つまり遅延される前に、フィルタリングすることが可能である。

検査装置の好適な実施形態では、出力スイッチングデバイスに、アナログ遅延区間の出力側が接触接続するか、または、デジタル遅延区間の出力側が接触接続し、それによって、少なくとも間接的な接続が、該当する遅延区間の接触接続した出力側と放射要素との間で形成されることが想定されている。つまり、出力スイッチングデバイスは、検査装置の入力側の入力スイッチングデバイスの機能に対応する、検査装置の出力側の機能を担っている。つまり、ここでも、選択的にアナログ遅延区間かまたはデジタル遅延区間が接触接続され、そこでタップされた信号が間接的または直接的に放射要素に案内される。タップされた信号が、該当する遅延区間のそれぞれ接触接続した出力側から間接的に放射要素に案内される場合、これは、ここでも、さらなる信号処理ステップが場合によっては実施されることを意味する。

これに関連して、検査装置のさらなる発展形態では、制御装置が入力スイッチングデバイスおよび出力スイッチングデバイスを同期的に駆動制御し、それによって、アナログ遅延区間の入力側および出力側が接触接続するか、またはデジタル遅延区間の入力側および出力側が接触接続することが想定されている。つまり、この実施形態では、絶対に、２つの信号遅延区間のうちの専ら一方が回路技術的に検査装置の受信要素から放射要素までの信号パスに接続される。したがって、それぞれ他方の遅延区間は何の影響も与えない。

検査装置の代替的な実施形態では、ここで、出力加算器の入力側とアナログ遅延区間の出力側とが接触接続し、出力加算器のさらなる入力側とデジタル遅延区間の出力側とが接触することが想定されている。次いで、出力加算器によって、アナログ遅延区間の出力信号とデジタル遅延区間の出力信号とから合計信号が形成される。ここでも、出力加算器の出力側は、少なくとも間接的に放射要素に接続されている。つまり、この場合、出力スイッチングデバイスを省くことが可能である。

先に示した関係では、好適な実施形態によれば、入力スイッチングデバイスの上流側のブリッジ装置を用いて、受信信号Ｓ_ＲＸ、または受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸがアナログ遅延区間の入力側にもデジタル遅延区間の入力側にも切り替えられることが保証されることが付加的に想定されてもよい。このことは、特に、アナログ遅延区間が、デジタル遅延区間とは異なる時間遅延を事前設定される場合に有利である。したがって、アナログ遅延区間とデジタル遅延区間とを同時に使用する場合、これらの出力信号の加算により、２つの異なる距離にある物体を同時にシミュレートすることが可能になる。

検査装置のさらなる出力側構成は、アナログ遅延区間が縦続接続可能な複数のアナログサブ遅延区間、複数のスイッチ、およびスイッチングロジックを有し、ここで、スイッチングロジックは、遅延時間を事前設定可能であり、スイッチングロジックは、事前設定される遅延時間が可及的に最良に得られるようにサブ遅延区間とスイッチとを縦続接続することによって際立っている。シミュレート可能な最小の距離は、最小のアナログサブ遅延区間の長さに対応する。ただし、この場合は、受信要素からアナログ遅延区間の入力側までの距離およびアナログ遅延区間の出力側から放射要素までの距離も、信号伝搬時間に結び付いていることを考慮に入れる必要があり、これは常に考慮に入れるべきである。このことは、前述のアナログ遅延区間のスイッチングロジックで行うことができるが、上位の制御部でも行うことができるであろう。サブ遅延区間の長さは固定されているため、通常の場合、事前設定される時間遅延は厳密に設定されるのではなく、サブ遅延区間の長さグリッドが許容される程度にのみ正確に設定することができる。アナログ遅延区間に関する残りの信号伝搬時間を考慮に入れるために述べられたことは、もちろん、デジタル遅延区間に関する信号パスにも当てはまる。

アナログ遅延区間に関して、検査装置の好適な実施形態では、アナログサブ遅延区間の長さは、２の累乗のように相互に関連し、つまり、相互にバイナリ部分であることが想定されている。つまり、次に長いアナログサブ遅延区間の長さは、常に、次に小さいアナログサブ遅延区間の２倍の長さに対応する。ここでの利点は、サブ遅延区間の間のスイッチング箇所の数が、特に、例えば同じ長さのサブ遅延区間に比べて非常に少なく、そのため、不要な反射が回避され、高い信号品質を得ることができる点にある。

デジタル遅延区間に関して、検査装置のさらなる好適な実施形態では、デジタル遅延区間は、該デジタル遅延区間の入力側から出力側で見て縦続接続された、アナログ／デジタル変換器、スイッチングロジックを有するデジタル遅延要素、およびデジタル／アナログ変換器を有することが想定されている。

スイッチングロジックは、遅延時間を事前設定可能であり、スイッチングロジックは、事前設定される遅延時間が可及的に最良に得られるように、デジタル遅延要素を内部で切り替える。

好適には、デジタル遅延要素および／またはスイッチングロジックは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）によって実現される。したがって、可変の遅延は、例えば、各フリップフロップの後に信号タップを備えたＤフリップフロップのカスケードによって実現されてもよい。

デジタル遅延区間は、時間的に離散したサンプリングシステムを表す。このサンプリングは、既に、固定の時間ステップで周期的に行われるアナログ／デジタル変換の際に開始される。このサンプリングには、周波数範囲でサンプリングされた信号のスペクトルの周期的な繰り返しが伴う。それゆえ、デジタル／アナログ変換は、特にバンドパスまたはローパスを用いた特別なフィルタリングの場合に、時間的に遅延させるべき信号の周波数シフトを生じさせるために使用することができる。このことが該当する場合、さらなる好適な実施形態では、アナログ遅延区間は、ミクサおよび発振器を有し、ここで、ミクサおよび発振器信号を用いて、受信信号Ｓ_ＲＸ、または受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸは、アナログ遅延区間の出力信号と、デジタル遅延区間の出力信号と、が同じ周波数を有するように周波数シフトされることが想定されている。ここでは、中心周波数とは、受信信号も所定の帯域幅を有することを考慮する場合のことである。つまり、アナログ遅延区間内のミクサを用いて、発振器信号の周波数を適切に選択すると、デジタル遅延区間内のアナログ／デジタル変換の場合と同じ効果が得られる。このことは、２つの遅延区間の出力信号が周波数的に同じように影響を受けるという利点を有する。このことが該当する場合、後続の信号処理は、アナログ遅延区間の出力信号についてもデジタル遅延区間の出力信号についても共通して画一的に行うことができる。つまり、以下の個別信号処理パスを実現する必要はなく、ここでは、唯一のさらなる信号処理パスを実装するだけで済む。つまり、例えば、信号のアップミキシング、所望のドップラー周波数分の周波数シフト、あるいは対応する周波数的なフィルタリングなどを実装するだけで済む。

さらなる実施例は、受信信号Ｓ_ＲＸが、時間遅延される前に、ミクサによってより低い中間周波数にミックスダウンされ、受信信号Ｓ_ＲＸからそのように導出された低周波数信号Ｓ’_ＲＸは、その後、時間遅延されることを特徴とする。この取り組みは、処理すべき周波数が大幅に低くなるという利点を有する（信号の帯域幅が維持される場合でも）。例えば、受信信号が７７ＧＨｚの周波数を有していたとしても、提案されたミクサによってわずか２ＧＨｚばかりの中間周波数にミックスダウンすることができ、これにより、後続の信号処理を実現するコンポーネントへの要求が大幅に少なくなる。

検査装置のさらなる実施形態では、一方ではアナログ遅延区間５ａおよびデジタル遅延区間の出力側に、他方では放射要素にドップラー発生器が介在接続され、該ドップラー発生器によって、時間遅延された信号Ｓ_{ｄｅｌａｙ}が事前設定可能なドップラー周波数分だけを周波数シフトされ、そのように導出された信号Ｓ’_{ｄｅｌａｙ}が生成されることが想定されている。（多くの場合ごくわずかである）周波数シフトにより、テストすべき距離センサの視線運動成分をシミュレートすることができる。

検査装置の非常に好適な実施形態では、アナログ遅延区間が、最大時間遅延ｔ_{ａｎａｌｏｇ，ｍａｘ}までの時間遅延を実現し、デジタル遅延区間は、最小時間遅延ｔ_{ｄｉｇｉｔａｌ，ｍｉｎ}までの時間遅延を実現することが想定されている。ここで重要なのは、アナログ遅延区間の最大時間遅延ｔ_{ａｎａｌｏｇ，ｍａｘ}が、デジタル遅延区間の最小時間遅延ｔ_{ｄｉｇｉｔａｌ，ｍｉｎ}よりも大きく、そのため、時間遅延のｔ_{ｄｉｇｉｔａｌ，ｍｉｎ}からｔ_{ａｎａｌｏｇ，ｍａｘ}までの重畳領域が存在することである。この重畳領域では、時間遅延は、アナログ遅延区間からもデジタル遅延区間からも実現され得る。

制御装置は、事前設定された時間遅延が時間遅延の重畳領域で変化する際に、アナログ遅延区間とデジタル遅延区間との間でヒステリシスを伴って交互に切り替わるように入力スイッチング装置を駆動制御すると非常に有利であることがわかっている。これにより、アナログ遅延区間とデジタル遅延区間とを使用する相互間で入れ替わるスイッチング周波数を最小化することができる。このことは、例えば周辺物体が比較的近傍にある都市交通での典型的な状況のシミュレーションや例えば渋滞中の停車／発進運転時に関連する。実際には、このことは、最大アナログ時間遅延ｔ_{ａｎａｌｏｇ，ｍａｘ}の領域において初めてアナログ遅延区間からデジタル遅延区間に切り替わり、それとは反対に、最小デジタル時間遅延ｔ_{ｄｅｌａｙ，ｍｉｎ}の領域において初めてデジタル遅延区間からアナログ遅延区間に切り替わる場合に達成される。

詳細には、ここでは、独立特許請求項１による本発明による検査装置をさらに発展させて構成する多くの手段が存在する。これらは、以下の図面に関連して示されている。

電磁波で動作する距離センサをテストするための公知の検査装置を示した図である。 アナログ遅延区間、デジタル遅延区間、ならびに入力スイッチングデバイスおよび出力スイッチングデバイスを備えた検査装置を示した図である。 アナログおよびデジタル遅延区間、ならびに出力加算器を備えた検査装置を示した図である。 アナログおよびデジタル遅延区間、ならびに入力スイッチングデバイス用のブリッジ装置を備えた検査装置を示した図である。 アナログ遅延区間ならびにデジタル遅延区間をより正確に表示した検査装置を示した図である。 アナログおよびデジタル遅延区間、ならびにアナログ遅延区間内のミクサ、中間周波数を生成するための全体回路の入力側領域内のミクサ、遅延された信号の周波数をアップミキシングするための全体回路の出力側領域内のミクサを備えた検査装置を示した図である。 入力スイッチングデバイスを駆動制御し、アナログ遅延区間とデジタル遅延区間との間でヒステリシスを伴って切り替えるための制御装置の実施形態を示した図である。

図１～図７には、それぞれ、電磁波で動作する距離センサ２をテストするための検査装置１が示されており、この距離センサ２は、図１にのみ概略的に示されている。距離センサ２は、検査装置１の方向に電磁的自由空間波を放射し、検査装置１によって生成されるシミュレートされた電磁的反射信号Ｓ_ＴＸを受信する。距離センサ２によって放射された自由空間波を受信するために、検査装置１は受信要素３を有し、シミュレートされた電磁的反射信号Ｓ_ＴＸを放射するために、検査装置１は放射要素４を有する。距離センサ２自体は、この検査装置１には属していない。受信信号Ｓ_ＲＸ、または受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸは、時間遅延回路５を介して案内され、ここで、時間遅延回路５は、特定の範囲の時間遅延を事前設定可能である。そのため、時間遅延回路５の入力信号は、時間遅延された信号Ｓ_{ｄｅｌａｙ}に時間遅延される。次いで、時間遅延された信号Ｓ_{ｄｅｌａｙ}、または時間遅延された信号Ｓ_{ｄｅｌａｙ}から導出された信号Ｓ’_{ｄｅｌａｙ}がシミュレートされた反射信号Ｓ_ＴＸとして放射要素４を介して放射される。

図１では、時間遅延回路５の達成すべき時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}が情報として供給されることが示されている。ここに示されている検査装置１の実現のために、時間遅延回路５がこの情報をどのように正確に提供するかに関する正確な技術的実現は問題ではない。通常、設定すべき時間遅延の事前設定は、周辺環境シミュレーターは、シミュレートすべきシーンを周辺環境物体と共にシミュレートし、周辺物体の対応する位置情報、速度情報、および／または加速度情報を提供する周辺環境シミュレーターから取得される。例えば、シミュレートすべき物体とテストすべき距離センサとの間の距離が３０ｍであることがわかっている場合、電磁波の信号伝搬時間として、対応する時間遅延が光速を考慮に入れて計算され、時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}として事前設定される。

図２～図６に示される検査装置１の場合、ここでは、それぞれ、時間遅延回路５は、事前設定可能な時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}を伴うアナログ遅延区間５ａと、同様に事前設定可能な時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}を伴うデジタル遅延区間５ｂと、を有することが想定されている。これらの遅延時間ｔ_{ｄｅｌａｙ，ｓｏｌｌ}は、図２および図５に示されており、それらはより良好な明瞭化の確保のために他の図面では個別に示されていないが、ここでも、もちろん相応に事前設定された時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}が存在している。事前設定可能な時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}は、アナログ遅延区間５ａとデジタル遅延区間５ｂとについて同じであってもよいが、互いに異なっていてもよい。

これらの遅延区間５ａ，５ｂは、生じ得る重畳領域、つまり、２つの遅延区間５ａ，５ｂによって対応する時間遅延ｔ_{ｄｅｌａｙ}が実現され得る重畳領域を除いて、アナログ遅延区間５ａがデジタル遅延区間５ｂよりも短い時間遅延を実現するように実現されている。

入力スイッチングデバイス６を用いて、受信信号Ｓ_ＲＸ、または受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸは、アナログ遅延区間５ａの入力側かまたはデジタル遅延区間５ｂの入力側に切り替えられる。次いで、この信号は、切り替えられた遅延区間を通過後に、時間遅延された信号Ｓ_{ｄｅｌａｙ}になる。アナログ遅延区間５ａかまたはデジタル遅延区間５ｂへの代替的な印加により、２つの遅延区間５ａ，５ｂのうちの１つだけがアクティブである。入力スイッチングデバイス６が有意に駆動制御されると、対応する事前設定された時間遅延ｔ_{ｄｅｌａｙ}を完全に実現できる遅延区間のみが作動される。この手段により、遅延区間の間の例えば信号クロストークの形態の障害も回避される。

図２は、さらに、出力スイッチングデバイス７に、アナログ遅延区間５ａの出力側が接触接続するか、または、デジタル遅延区間５ｂの出力側が接触することを示している。それにより、該当する遅延区間５ａ，５ｂの接触接続した出力側と放射要素４との間で少なくとも間接的な接続が形成される。したがって、入力スイッチングデバイス６に関連して、２つの遅延区間５ａ，５ｂのうちの一方のみが、つまり、アナログ遅延区間５ａかまたはデジタル遅延区間５ｂが、検査装置１の出力側に対して、つまり放射要素４に対して、信号的に作用を及ぼすことが保証され得る。この目的のために、図２にも同様に示されるように、入力スイッチングデバイス６および出力スイッチングデバイス７を同期的に駆動制御する制御装置８が設けられており、それによって、既に述べたように、アナログ遅延区間５ａの入力側および出力側が接触接続するか、またはデジタル遅延区間５ｂの入力側および出力側が接触接続する。入力スイッチングデバイス６または出力スイッチングデバイス７の駆動制御に関する制御装置８の描写は、図示の明瞭化の改善のために図５および図６では省略された。もちろん、制御装置８は、ここでも、入力スイッチングデバイス６および／または出力スイッチングデバイス７を駆動制御するために存在しなければならない。

図３および図４の実施例では、出力スイッチングデバイス７の使用に対して代替的に、出力加算器９が設けられている。出力加算器９の一方の入力側とアナログ遅延区間５ａの出力側が接触接続し、出力加算器９のさらなる他方の入力側とデジタル遅延区間５ｂの出力側が接触接続している。この出力加算器９によって、アナログ遅延区間５ａの出力信号とデジタル遅延区間５ｂの出力信号とから合計信号が形成される。次いで、出力加算器の出力側は、遅延された合計信号を（少なくとも間接的に）放射要素４に供給する。この手段により、最初に出力スイッチングデバイスがもはや不要になる。

しかしながら、さらなる実施形態に関連して、出力加算器９の使用は特に重要となり、これは図４から明らかとなる。図４では、入力スイッチングデバイス６の上流側のブリッジ装置１０を用いて、受信信号Ｓ_ＲＸ（または受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸ）がアナログ遅延区間５ａの入力側にもデジタル遅延区間の入力側にも切り替わることが保証されていることが示されている。つまり、この例外的なケースでは、アナログ遅延区間５ａおよびデジタル遅延区間５ｂは、実際には並行して同時に動作する。図４による図面において、２つのスイッチング要素から形成されているブリッジ装置１０の駆動制御も同様にこの図面では制御装置８によって行われている。したがって、アナログ遅延区間５ａにもデジタル遅延区間５ｂにも同時に印加されることは、２つの遅延区間５ａ，５ｂに対して相互に異なる時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}が事前設定される場合に有意である。つまり、この場合は、検査装置１によって、様々な距離にある２つの物体を同時にシミュレートすることができる。それゆえ、このことは特別なケースである。なぜなら、図示の検査装置１は、受信要素３および放射要素４と共に、距離センサの主要配向に対して特定の方位角方向の変位を有する周辺環境物体をシミュレートするために用いられるからである。この目的のために、本明細書で説明する検査装置１のうちのいくつかはテストベンチで使用され、この場合、検査装置１は、テストすべき距離センサに対して方位角方向に変位することができる。２つの周辺環境物体が的確に同じ方位角方向に配置され、相互にカバーしていないため、実際に２つの距離信号が推定されることは、周辺環境シミュレーションではまれな事象である。

図５では、アナログ遅延区間５ａおよびデジタル遅延区間５ｂの可能な実施形態が幾分より詳細に示されている。ここでは、アナログ遅延区間５ａが、縦続接続可能な複数のアナログサブ遅延区間１１、複数のスイッチ１２（ここでは破線のみで示される）、およびスイッチングロジック１３を有していることが認識できる。スイッチングロジック１３は、時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}を事前設定可能である。この情報に基づいて、スイッチングロジック１３は、事前設定される時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}が可及的に良好に得られるようにサブ遅延区間１１を（少なくとも部分的に）スイッチ１２を用いて縦続接続する。

図５に示されるアナログ遅延区間５ａを実現する際の特異性は、アナログサブ遅延区間１１の長さの変化を示す。このアナログサブ遅延区間１１の長さは、２の累乗のように相互に関連し、つまり、バイナリ部分である。つまり、特定のサブ遅延区間１１の長さは、次に長いサブ遅延区間１１への移行の際に２倍になる。この有益な分割によって、所要のサブ遅延区間１１の数を少なく維持することができ、さらに、他の解決手段（例えば、同じ長さのサブ遅延区間のみが使用される場合）に比べてスイッチング箇所の割合が大幅に低減される。これにより、アナログ遅延区間５ａの実現の際のコストが低減され、信号案内の際の寄生効果（例えばスイッチング箇所での反射）も最小になる。

図５からは、さらに、デジタル遅延区間５ｂが、該デジタル遅延区間５ｂの入力側から出力側で見て縦続接続された、アナログ／デジタル変換器１４、スイッチングロジックを有するデジタル遅延要素１５、およびデジタル／アナログ変換器１６を有していることが見て取れる。スイッチングロジックも同様に時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}を事前設定可能であり、ここで、このスイッチングロジックは、事前設定される時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}が可及的に最良に設定されるように、デジタル遅延要素１５を内部で切り替える。本例の場合では、デジタル遅延要素１５は、スイッチングロジックと同様に、フィールドプログラマブルゲートアレイによって実現されている。デジタル遅延区間５ｂは、サンプリングシステムを表し、それによって、アナログ／デジタル変換器１４、スイッチングロジックを有するデジタル遅延要素１５、およびデジタル／アナログ変換器１６は、時間離散されたパターンで動作する。

図６による実施例は、サンプリングされた信号の周波数スペクトルを観察する場合に、受信信号Ｓ_ＲＸもしくはこの受信信号Ｓ_ＲＸから導出された受信信号Ｓ’_ＲＸの既にアナログ／デジタル変換器によって実行されたサンプリングが、サンプリングされた受信信号の周期的に繰り返されるスペクトルを引き起こすという知識に基づくものである。つまり、この効果は、サンプリングされた信号を、アナログ信号の中心周波数とは異なる周波数において処理するために使用することができる。この場合、所望の周波数範囲を抽出するために、対応するバンドパスフィルタまたはローパスフィルタが使用されるであろう。アナログ遅延区間５ａの出力側において、デジタル遅延区間５ｂの出力側における周波数と同じ周波数の信号を得るために、図６による検査装置１では、アナログ遅延区間５ａは、ミクサ１７および発振器１８を有し、ここで、ミクサ１７、および発振器１８の発振器信号を用いて、受信信号Ｓ_ＲＸ、または受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸは、アナログ遅延区間５ａの出力信号と、前記デジタル遅延区間５ｂの出力信号と、が中心周波数を意味する同じ周波数を有するように周波数シフトされる。このことは、アナログ遅延区間５ａからの信号を受け取るか、またはデジタル遅延区間５ｂからの信号を受け取るかに応じて、下流側の信号処理を異ならせるか可変に設計する必要はなく、むしろ１つの同じコンポーネントを、さらなる信号処理のために使用することができるという利点を有する。

図６には、さらに、受信信号Ｓ_ＲＸが、時間遅延される前に、ミクサ１９によってより低い中間周波数にミックスダウンされ、受信信号Ｓ_ＲＸからそのように導出された低周波数信号Ｓ’_ＲＸが、その後、時間遅延されることが示されている。この手段は、図に示されている他のすべての実施例でも可能である。

図には示されていないが、それにもかかわらず好適な実施形態では、一方でのアナログ遅延区間５ａおよびデジタル遅延区間５ｂの出力側と、他方での放射要素４と、の間にドップラー発生器が介在接続され、該ドップラー発生器によって、時間遅延された信号Ｓ_{ｄｅｌａｙ}が事前設定可能なドップラー周波数分だけを周波数シフトされ、そのように導出された信号Ｓ’_{ｄｅｌａｙ}が生成されることが実現される。この手段によれば、シミュレートすべき周辺物体の視線速度成分をシミュレートすることもできる。

図７は、制御装置８の特別なスイッチング戦略を示している。ここでは、アナログ遅延区間５ａが、最大時間遅延ｔ_{ａｎａｌｏｇ，ｍａｘ}までの時間遅延ｔ_{ｄｅｌａｙ}を実現し、デジタル遅延区間５ｂは、最小時間遅延ｔ_{ｄｉｇｉｔａｌ，ｍｉｎ}までの時間遅延ｔ_{ｄｅｌａｙ}を実現することが想定される。アナログ遅延区間５ａの最大時間遅延ｔ_{ａｎａｌｏｇ，ｍａｘ}は、ここでは、デジタル遅延区間５ｂの最小時間遅延ｔ_{ｄｉｇｉｔａｌ，ｍｉｎ}よりも大きく、そのため、両遅延区間５ａ，５ｂが、対応する信号遅延を同程度に考慮できるｔ_{ｄｉｇｉｔａｌ，ｍｉｎ}からｔ_{ａｎａｌｏｇ，ｍａｘ}までの重畳領域が存在する。ここでは、制御装置８は、事前設定された時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}が時間遅延の重畳領域において変化する際に、アナログ遅延区間５ａとデジタル遅延区間５ｂとの間でヒステリシスを伴って交互に切り替わるように入力スイッチングデバイス６を駆動制御することが想定されている。図７では、最大時間遅延ｔ_{ａｎａｌｏｇ，ｍａｘ}の領域において初めてアナログ遅延区間５ａからデジタル遅延区間５ｂに切り替わり、それとは反対に、最小時間遅延ｔ_{ｄｉｇｉｔａｌ，ｍｉｎ}の領域において初めてデジタル遅延区間５ｂからアナログ遅延区間５ｂに切り替わることが示されている。これにより、アナログ遅延区間５ａとデジタル遅延区間５ｂとの間の頻繁な交互の切り替えが回避され、それによって、２つの遅延区間５ａ，５ｂの間の構造的な切り替えにおける悪影響も低減される。

１ 検査装置
２ 距離センサ
３ 受信要素
４ 放射要素
５ 時間遅延回路
５ａ アナログ遅延区間
５ｂ デジタル遅延区間
６ 入力スイッチングデバイス
７ 出力スイッチングデバイス
８ 制御装置
９ 出力加算器
１０ ブリッジ装置
１１ サブ遅延区間
１２ スイッチ
１３ スイッチングロジック
１４ アナログ／デジタル変換器
１５ 遅延要素
１６ デジタル／アナログ変換器
１７ ミクサ
１８ 発振器
１９ ミクサ

Claims (12)

1. 電磁波で動作する距離センサ（２）をテストするための検査装置（１）であって、前記検査装置（１）は、
   受信信号Ｓ_ＲＸとして電磁的自由空間波を受信するための受信要素（３）と、
   シミュレートされた電磁的反射信号Ｓ_ＴＸを放射するための放射要素（４）と、
   を備え、
   前記受信信号Ｓ_ＲＸまたは前記受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸは、事前設定可能な時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}を伴う時間遅延回路（５）を介して案内され、それにより、時間遅延された信号Ｓ_{ｄｅｌａｙ}に時間遅延され、
   前記時間遅延された信号Ｓ_{ｄｅｌａｙ}または前記時間遅延された信号Ｓ_{ｄｅｌａｙ}から導出された信号Ｓ’_{ｄｅｌａｙ}は、シミュレートされた反射信号Ｓ_ＴＸとして放射要素（４）を介して放射される検査装置（１）において、
   前記時間遅延回路（５）は、事前設定可能な時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}を伴うアナログ遅延区間（５ａ）と、同様に事前設定可能な時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}を伴うデジタル遅延区間（５ｂ）と、を有し、
   前記アナログ遅延区間（５ａ）は、前記アナログ遅延区間（５ａ）と前記デジタル遅延区間（５ｂ）とによって対応する時間遅延が実現され得る重畳領域を除いて、前記デジタル遅延区間（５ｂ）よりも短い時間遅延を実現し、
   入力スイッチングデバイス（６）を用いて、前記受信信号Ｓ_ＲＸまたは前記受信信号Ｓ_ＲＸから導出された前記信号Ｓ’_ＲＸは、前記アナログ遅延区間（５ａ）の入力側かまたは前記デジタル遅延区間（５ｂ）の入力側に切り替えられ、前記受信信号Ｓ _ＲＸ または前記受信信号Ｓ _ＲＸ から導出された前記信号Ｓ’ _ＲＸ は、切り替えられた遅延区間の通過後に、前記時間遅延された信号Ｓ_{ｄｅｌａｙ}になることを特徴とする、
   検査装置（１）。
2. 出力スイッチングデバイス（７）に、前記アナログ遅延区間（５ａ）の出力側が接触接続するか、または、前記デジタル遅延区間（５ｂ）の出力側が接触接続し、それによって、少なくとも間接的な接続が、該当する前記遅延区間（５ａ，５ｂ）の接触接続した出力側と前記放射要素（４）との間で形成される、
   請求項１記載の検査装置（１）。
3. 制御装置（８）は、前記入力スイッチングデバイス（６）および前記出力スイッチングデバイス（７）を同期的に駆動制御し、それによって、前記アナログ遅延区間（５ａ）の入力側および出力側が接触接続するか、または、前記デジタル遅延区間（５ｂ）の入力側および出力側が接触接続する、
   請求項２記載の検査装置（１）。
4. 出力加算器（９）の入力側と前記アナログ遅延区間（５ａ）の出力側とが接触接続し、前記出力加算器（９）のさらなる入力側と前記デジタル遅延区間（５ｂ）の出力側とが接触接続し、前記出力加算器（９）によって、前記アナログ遅延区間（５ａ）の出力信号と前記デジタル遅延区間（５ｂ）の出力信号とから合計信号が形成され、前記出力加算器（９）の出力側は、少なくとも間接的に前記放射要素（４）に接続されている、
   請求項１記載の検査装置（１）。
5. 前記入力スイッチングデバイス（６）の上流側のブリッジ装置（１０）を用いて、前記受信信号Ｓ_ＲＸまたは前記受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸが、前記アナログ遅延区間（５ａ）の入力側にも前記デジタル遅延区間（５ｂ）の入力側にも切り替えられることが保証される、
   請求項４記載の検査装置（１）。
6. 前記アナログ遅延区間（５ａ）は、縦続接続可能な複数のアナログサブ遅延区間（１１）、複数のスイッチ（１２）およびスイッチングロジック（１３）を有し、前記スイッチングロジック（１３）は、時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}を事前設定可能であり、前記スイッチングロジック（１３）は、事前設定される時間遅延が可及的に最良に得られるように前記アナログサブ遅延区間（１１）と前記スイッチ（１２）とを縦続接続する、
   請求項１から５までのいずれか１項記載の検査装置（１）。
7. 前記アナログサブ遅延区間（１１）の長さは、２の累乗のように相互に関連し、つまり、バイナリ部分である、
   請求項６記載の検査装置（１）。
8. 前記デジタル遅延区間（５ｂ）は、前記デジタル遅延区間（５ｂ）の入力側から出力側で見て縦続接続された、アナログ／デジタル変換器（１４）と、スイッチングロジックを有するデジタル遅延要素（１５）と、デジタル／アナログ変換器（１６）と、を有し、前記スイッチングロジックは、時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}を事前設定可能であり、前記スイッチングロジックは、事前設定される時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}が可及的に最良に得られるように、前記デジタル遅延要素（１５）を内部で切り替え、特に、前記デジタル遅延要素（１５）および／または前記スイッチングロジックは、ＦＰＧＡによって、特に縦続接続されたＤフリップフロップによって実現される、
   請求項１から７までのいずれか１項記載の検査装置（１）。
9. 前記アナログ遅延区間（５ａ）は、ミクサ（１７）および発振器（１８）を有し、前記ミクサ（１７）および発振器信号を用いて、前記受信信号Ｓ_ＲＸまたは前記受信信号Ｓ_ＲＸから導出された信号Ｓ’_ＲＸは、前記アナログ遅延区間（５ａ）の出力信号と、前記デジタル遅延区間（５ｂ）の出力信号と、が同じ周波数を有するように周波数シフトされる、
   請求項８記載の検査装置（１）。
10. 前記受信信号Ｓ_ＲＸは、時間遅延される前に、ミクサ（１９）を用いてより低い中間周波数にミックスダウンされ、前記受信信号Ｓ_ＲＸからそのように導出された低周波数信号Ｓ’_ＲＸは、その後、時間遅延される、
    請求項１から９までのいずれか１項記載の検査装置（１）。
11. 前記アナログ遅延区間５ａおよび前記デジタル遅延区間５ｂの出力側と、前記放射要素（４）と、の間にドップラー発生器が介在接続され、前記ドップラー発生器により、時間遅延された前記信号Ｓ_{ｄｅｌａｙ}は、事前設定可能なドップラー周波数分だけを周波数シフトされ、そのように導出された前記信号Ｓ’_{ｄｅｌａｙ}が生成される、
    請求項１から１０までのいずれか１項記載の検査装置（１）。
12. 前記アナログ遅延区間（５ａ）は、最大時間遅延ｔ_{ａｎａｌｏｇ，ｍａｘ}までの時間遅延ｔ_{ｄｅｌａｙ}を実現し、前記デジタル遅延区間（５ｂ）は、最小時間遅延ｔ_{ｄｉｇｉｔａｌ，ｍｉｎ}までの時間遅延ｔ_{ｄｅｌａｙ}を実現し、前記アナログ遅延区間（５ａ）の前記最大時間遅延ｔ_{ａｎａｌｏｇ，ｍａｘ}は、前記デジタル遅延区間（５ｂ）の前記最小時間遅延ｔ_{ｄｉｇｉｔａｌ，ｍｉｎ}よりも大きく、そのため、遅延時間のｔ_{ｄｉｇｉｔａｌ，ｍｉｎ}からｔ_{ａｎａｌｏｇ，ｍａｘ}までの重畳領域が存在し、制御装置（８）は、事前設定された時間遅延ｔ_{ｄｅｌａｙ，ｓｏｌｌ}が前記時間遅延の前記重畳領域において変化する際に、前記アナログ遅延区間（５ａ）と前記デジタル遅延区間（５ｂ）との間でヒステリシスを伴って交互に切り替わるように前記入力スイッチングデバイス（６）を駆動制御し、特に、前記最大時間遅延ｔ_{ａｎａｌｏｇ，ｍａｘ}の領域において初めて前記アナログ遅延区間（５ａ）から前記デジタル遅延区間（５ｂ）に切り替わり、それとは反対に、前記最小時間遅延ｔ_{ｄｉｇｉｔａｌ，ｍｉｎ}の領域において初めて前記デジタル遅延区間（５ｂ）から前記アナログ遅延区間（５ａ）に切り替わる、
    請求項１から１１までのいずれか１項記載の検査装置（１）。

Images