JP7271973B2 - 車両制御装置、動作クロック切換方法 - Google Patents
車両制御装置、動作クロック切換方法 Download PDFInfo
- Publication number
- JP7271973B2 JP7271973B2 JP2019017349A JP2019017349A JP7271973B2 JP 7271973 B2 JP7271973 B2 JP 7271973B2 JP 2019017349 A JP2019017349 A JP 2019017349A JP 2019017349 A JP2019017349 A JP 2019017349A JP 7271973 B2 JP7271973 B2 JP 7271973B2
- Authority
- JP
- Japan
- Prior art keywords
- cpus
- speed
- clock
- operation clock
- task
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Sources (AREA)
- Executing Machine-Instructions (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Microcomputers (AREA)
Description
ここで、車両制御装置に搭載される部品の中では、CPUは比較的電力消費が大きいので、CPUは処理すべきタスクが無くなると、動作の遅い低速動作状態(いわゆるスリープ状態)に移行することによって、電力の消費を抑制することが通常である。
A.装置構成 :
図1には、本実施例の車両制御装置100の大まかな内部構造が示されている。図示されるように、本実施例の車両制御装置100には、複数個(図示した例では2個)のCPU110、120や、これらのCPU110、120に動作クロックを供給する外部クロック生成部130が搭載されている。また、車両制御装置100には、図示しないインターフェース部も搭載されており、CPU110、120は、インターフェース部を介して車載ネットワーク(いわゆるCAN)に接続することによって、外部の機器との間でデータやコマンドを送受信することが可能となっている。更に、各種のスイッチSW1~SW3の状態も、インターフェース部を介してCPU110、120に入力され、逆に、CPU110、120から外部機器に向かって出力される駆動信号OUT1、OUT2も、インターフェース部を介して出力される。
尚、これらの「部」は、CPU110、120が、動作クロックを切り換えるために備える機能を便宜的に分類した抽象的な概念であり、CPU110、120の内部が、これらの「部」に物理的に区分されていることを表すものではない。これらの「部」は、CPU110、120の内部に組み込まれたハードウェアとして実現することもできるし、ハードウェア上で実行されるファームウェアとして実現することもできるし、更にはこれらの組合せとして実現することもできる。
タスク実行部112、122は、入出力部111、112で受け取ったコマンドに基づいて、コマンドに対応するタスクを実行する。タスクは、レジスタと呼ばれる特殊なメモリーに対して、算術演算あるいは論理演算を所定の順序で行うことによって実行されるが、算術演算あるいは論理演算は動作クロックに従って実行される。
また、内蔵クロック生成部114、124は、タスク実行部112、122を標準速度よりも低速で動作させるための低速動作クロックを生成している。
そして、クロック切換部113は、判断部115が低速動作クロックに切換可能と判断していても、判断部125が低速動作クロックに切換可能と判断していない場合は標準動作クロックを維持しており、判断部115および判断部125が何れも低速動作クロックに切換可能と判断していた場合には、動作クロックを低速動作クロックに切り換える。クロック切換部123についても同様に、判断部125が低速動作クロックに切換可能と判断していても、判断部115が低速動作クロックに切換可能と判断していない場合は標準動作クロックを維持しており、判断部115および判断部125が何れも低速動作クロックに切換可能と判断していた場合には、動作クロックを低速動作クロックに切り換える。
こうすることによって、車両制御装置100に搭載されている複数個のCPU110、120で確実に重複処理を行うことが可能となり、車両を十分に安全に制御することが可能となる。以下、この点について詳しく説明する。
図2に示した車両制御装置900には、2つのCPUa910、CPUb920が搭載されている。これらのCPUa910、CPUb920にも、図1を用いて前述したCPU110、120と同様に、入出力部や、タスク実行部や、クロック切換部や、内蔵クロック生成部や、切換判断部が内蔵されている。尚、図2では図示が煩雑となることを避ける目的で、これらの「部」は図示が省略されている。但し、CPUa910に内蔵されている切換判断部と、CPUb920に内蔵されている切換判断部とは互いの判断結果を共有しておらず、この点で、図1に示した判断部115および判断部125とは異なっている。
また、車両制御装置900には、CPUa910、CPUb920に標準動作クロックを供給する外部クロック生成部も搭載されているが、この外部クロック生成部についても、図2では図示が省略されている。
その一方で、CPUa910は未だ処理すべきタスクが残っているので、スリープ状態に移行することなく、タスクの処理を継続している。
このような理由から、複数のCPUが搭載された車両制御装置でも、それらのCPUが、低速動作クロックに切換可能か否かの判断結果を共有していない場合には、重複処理すべきタスクを重複処理できなくなる場合が発生し得る。その結果、制御の安全性を確保できない事態が生じ得た。
図3には、本実施例の車両制御装置100に搭載されたCPU110、120が、動作クロックを標準動作クロックから低速動作クロックに切り換えるために実行する動作クロック切換処理のフローチャートが示されている。この処理は、CPU110およびCPU120のそれぞれで実行されている。
これに対して、内部状態が低速化可能状態に設定されていない場合は(S101:no)、低速化可能状態の設定を解除する必要は無いので、そのまま、標準動作クロックを動作クロックとして選択する(S103)。
その結果、CPU110あるいはCPU120は、標準動作クロックに従ってタスクを実行した後(S104)、再び、実行するタスクがあるか否かを判断する(S100)。
尚、CPU110およびCPU120は、自らの低速化可能状態の設定が変更される度に(あるいは一定周期で)自らの内部状態を、他のCPUに対して送信しておき、S106の判断に際しては、他のCPUから送信されてきた内部状態を参照することによって、S106の判断を行うようにしても良い。あるいは、S106の判断に際して、他のCPUに対して内部状態を問い合わせることによって、S106の判断を行うようにしても良い。
その結果、自らの内部状態を低速化可能状態に設定した場合でも(S105)、他のCPUは低速化可能状態に設定されていないと判断した場合は(S106:no)、動作クロックを標準動作クロックに保持したまま、再び処理の先頭に戻って、実行するタスクがあるか否かを判断する(S100)。
その後、実行するタスクがあるか否かを判断し(S108)、実行するタスクが無い場合は(S108:no)、動作クロックを低速動作クロックに切り換えたままで、S108の判断を繰り返すことによって待機状態となる。
こうして待機している間に、実行するタスクがあると判断した場合は(S108:yes)、S102に戻って、低速化可能状態の設定を解除する(S102)。そして、動作クロックを低速動作クロックから標準動作クロックに切り換えて(S103)、標準動作クロックに従ってタスクを実行する(S104)。
こうすれば、複数のCPU(本実施例ではCPU110およびCPU120)で重複処理すべきタスクが発生したにも拘わらず、一方のCPUがいわゆるスリーブ状態となっていたために、残りのCPUで単独処理しなければならない事態を回避することができるので、制御の安全性を確保することが可能となる。
このため、図4(b)に例示したように、安全上の観点から重複処理すべき新たなタスクs2が発生しても、CPU120には標準動作クロックが供給されているので、CPU110およびCPU120を用いてタスクs2を重複処理することが可能となる。
そして、このようにして何れのCPU110、120もスリープ状態になった状態で、重複処理すべき新たなタスクが発生した場合には、CPU110およびCPU120は動作クロックを標準動作クロックに切り換えることによって(図3のS103)、スリープ状態から通常の状態に復帰する。こうすることによって、新たなタスクの重複処理を開始することが可能となる。
112…タスク実行部、 113…クロック切換部、
114…内蔵クロック生成部、 115…判断部、 120…CPU、
121…入出力部、 122…タスク実行部、 123…クロック切換部、
124…内蔵クロック生成部、 125…判断部、
130…外部クロック生成部、 900…車両制御装置。
Claims (2)
- 複数個のCPU(110、120)を搭載して車両を制御すると共に、少なくとも一部のタスクについては前記複数個のCPUを用いて重複処理する車両制御装置(100)であって、
前記CPUは、
動作クロックの供給を受けて前記タスクを実行するタスク実行部(112、122)と、
実行する前記タスクの有無を監視して、前記実行するタスクが無い場合には、前記動作クロックを低速化可能と判断する判断部(115、125)と、
前記低速化可能と判断された場合には、前記タスク実行部に供給する前記動作クロックを、標準速度の標準動作クロックから、前記標準速度よりも低速の低速動作クロックに切り換えるクロック切換部(114、124)と
を備え、
前記判断部は、前記低速化可能か否かの判断結果を、前記車両制御装置に搭載された他の前記CPUとの間で共有しており、
前記クロック切換部は、複数の前記CPUについての前記低速化可能か否かの判断結果を前記判断部から取得して、前記複数のCPUの何れでも前記低速化可能と判断されていた場合には前記動作クロックを前記低速動作クロックに切り換えるが、前記複数のCPUの何れかで前記低速化可能ではない判断されていた場合には、前記低速化可能と判断された前記CPUについても、前記動作クロックを前記標準動作クロックに保持する
ことを特徴とするCPUを搭載した車両制御装置。 - 複数個のCPU(110、120)を搭載して車両を制御する車両制御装置(100)で用いられ、少なくとも一部のタスクについては互いに重複処理する前記複数個のCPUに対して適用されて、前記CPUの動作クロックを切り換える動作クロック切換方法であって、
前記動作クロックに従って前記タスクを実行するタスク実行工程(S102)と、
実行する前記タスクの有無を監視して、前記実行するタスクが無い場合には、前記動作クロックを低速化可能と判断する判断工程(S103)と、
前記低速化可能と判断された場合には、前記タスクを実行するための前記動作クロックを、標準速度の標準動作クロックから、前記標準速度よりも低速の低速動作クロックに切り換える切換工程(S105)と
を備え、
前記判断工程では、前記低速化可能か否かの判断結果を、前記車両制御装置に搭載された他の前記CPUとの間で共有しており、
前記切換工程は、複数の前記CPUについての前記低速化可能か否かの判断結果を取得して、前記複数のCPUの何れでも前記低速化可能と判断されていた場合には前記動作クロックを前記低速動作クロックに切り換えるが、前記複数のCPUの何れかで前記低速化可能ではない判断されていた場合には、前記低速化可能と判断された前記CPUについても、前記動作クロックを前記標準動作クロックに保持する
ことを特徴とする動作クロック切換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019017349A JP7271973B2 (ja) | 2019-02-01 | 2019-02-01 | 車両制御装置、動作クロック切換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019017349A JP7271973B2 (ja) | 2019-02-01 | 2019-02-01 | 車両制御装置、動作クロック切換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020126353A JP2020126353A (ja) | 2020-08-20 |
JP7271973B2 true JP7271973B2 (ja) | 2023-05-12 |
Family
ID=72084003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019017349A Active JP7271973B2 (ja) | 2019-02-01 | 2019-02-01 | 車両制御装置、動作クロック切換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7271973B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI765499B (zh) * | 2020-12-29 | 2022-05-21 | 廣達電腦股份有限公司 | 用於自動駕駛的電子裝置及其配置方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120005514A1 (en) | 2010-06-30 | 2012-01-05 | Via Technologies, Inc. | Multicore processor power credit management in which multiple processing cores use shared memory to communicate individual energy consumption |
JP2014099099A (ja) | 2012-11-15 | 2014-05-29 | Denso Corp | 制御システム |
JP2017199221A (ja) | 2016-04-28 | 2017-11-02 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
US20190004582A1 (en) | 2017-06-28 | 2019-01-03 | Efraim Rotem | System, Apparatus And Method For Loose Lock-Step Redundancy Power Management |
-
2019
- 2019-02-01 JP JP2019017349A patent/JP7271973B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120005514A1 (en) | 2010-06-30 | 2012-01-05 | Via Technologies, Inc. | Multicore processor power credit management in which multiple processing cores use shared memory to communicate individual energy consumption |
JP2014099099A (ja) | 2012-11-15 | 2014-05-29 | Denso Corp | 制御システム |
JP2017199221A (ja) | 2016-04-28 | 2017-11-02 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
US20190004582A1 (en) | 2017-06-28 | 2019-01-03 | Efraim Rotem | System, Apparatus And Method For Loose Lock-Step Redundancy Power Management |
Also Published As
Publication number | Publication date |
---|---|
JP2020126353A (ja) | 2020-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4831599B2 (ja) | 処理装置 | |
JP2010285001A (ja) | 電子制御システム、機能代行方法 | |
JP2008129846A (ja) | データ処理装置、データ処理方法およびプログラム | |
US7398378B2 (en) | Allocating lower priority interrupt for processing to slave processor via master processor currently processing higher priority interrupt through special interrupt among processors | |
JP6070150B2 (ja) | 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム | |
WO2010016169A1 (ja) | マルチプロセッサシステム及びその制御方法 | |
US20060150002A1 (en) | Starting control method, duplex platform system, and information processor | |
JP7271973B2 (ja) | 車両制御装置、動作クロック切換方法 | |
US8060778B2 (en) | Processor controller, processor control method, storage medium, and external controller | |
KR100976710B1 (ko) | 차량용 게이트웨이 장치 | |
JP2003296133A (ja) | コントローラ | |
JP2011008702A (ja) | 故障処理装置 | |
JP2004516547A (ja) | 中断制御装置 | |
US10269194B2 (en) | Multiprocessor system and vehicle control system | |
CN116494893A (zh) | 基于功能安全机制和中央计算架构的车辆控制方法及装置 | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP2007058279A (ja) | パワーダウン移行システム | |
US8522060B2 (en) | Computer system, method for controlling the same, and program | |
US20090085626A1 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
US8677164B2 (en) | Microcomputer and control method thereof | |
JP4117685B2 (ja) | フォルトトレラント・コンピュータとそのバス選択制御方法 | |
JPH04229354A (ja) | 電力消費節減のためにインタラプト待ち状態のマイクロプロセッサのウェイクアップフェーズ間にdmaモードでのデータトランスファー | |
JPH1031592A (ja) | メモリ管理方法及びメモリ管理システム | |
JP5087884B2 (ja) | データ処理ユニット、およびこれを使用したデータ処理装置 | |
JP2003106211A (ja) | 自動車用内燃機関制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230410 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7271973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |