JP7268335B2 - Distortion compensation circuit, transmitter and distortion compensation method - Google Patents

Distortion compensation circuit, transmitter and distortion compensation method Download PDF

Info

Publication number
JP7268335B2
JP7268335B2 JP2018218405A JP2018218405A JP7268335B2 JP 7268335 B2 JP7268335 B2 JP 7268335B2 JP 2018218405 A JP2018218405 A JP 2018218405A JP 2018218405 A JP2018218405 A JP 2018218405A JP 7268335 B2 JP7268335 B2 JP 7268335B2
Authority
JP
Japan
Prior art keywords
distortion compensation
lookup table
address
arithmetic processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018218405A
Other languages
Japanese (ja)
Other versions
JP2020088528A (en
Inventor
知樹 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2018218405A priority Critical patent/JP7268335B2/en
Publication of JP2020088528A publication Critical patent/JP2020088528A/en
Application granted granted Critical
Publication of JP7268335B2 publication Critical patent/JP7268335B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Description

本発明は、歪補償回路、送信装置および歪補償方法に関し、特に、ＣＤＭＡ（Code Division Multiple Access）変調やＯＦＤＭ（Orthogonal Frequency Division Multiplexing）変調のような多重変調方式の無線通信システムにおける歪補償回路、送信装置および歪補償方法に関する。 The present invention relates to a distortion compensation circuit, a transmission device, and a distortion compensation method, and more particularly, to a distortion compensation circuit in a multiple modulation wireless communication system such as CDMA (Code Division Multiple Access) modulation and OFDM (Orthogonal Frequency Division Multiplexing) modulation. The present invention relates to a transmission device and a distortion compensation method.

近年のデジタル高速無線通信システムの分野で利用されているＣＤＭＡ（Code Division Multiple Access：符号分割多元接続）変調やＯＦＤＭ（Orthogonal Frequency Division Multiplexing：直交周波数分割多重）変調のような多重変調波においては、平均電力に対して非常に大きい瞬時電力（ピークファクタ、クレストファクタ）を有しているという特徴がある。そのため、デジタル高速無線通信システムに用いる送信装置内の電力増幅器には、非常に高い出力レベルまで線形性を維持し、非線形歪による送信スペクトルの広がりを抑えて、隣接チャネルへの漏洩電力を低減することが必要となっている。 In multiple modulated waves such as CDMA (Code Division Multiple Access) modulation and OFDM (Orthogonal Frequency Division Multiplexing) modulation, which are used in the field of digital high-speed wireless communication systems in recent years, It is characterized by having a very large instantaneous power (peak factor, crest factor) with respect to the average power. Therefore, power amplifiers in transmitters used in digital high-speed wireless communication systems must maintain linearity up to very high output levels, suppress spread of the transmission spectrum due to nonlinear distortion, and reduce leakage power to adjacent channels. is required.

しかしながら、非常に大きな振幅成分に至るまで良好な線形性を有する電力増幅器は、規模が大きくなり、高価で消費電力も大きくなってしまう。そのため、小さな振幅成分においては、良好な線形性を有するものの、大きな振幅成分においては、非線形性を有してしまう電力増幅器が一般的に良く用いられる。このような非線形性を有する電力増幅器を使用した場合、出力バックオフをできるだけ小さく取ることができれば更なる効率化を実現することができる。しかし、出力バックオフを小さく取ると、電力増幅器の非線形性領域にかかってしまうため、無線送信信号の歪成分として隣接チャネルへの漏洩電力が大きくなってしまうという問題があった。 However, power amplifiers with good linearity up to very large amplitude components are large in scale, expensive, and consume a large amount of power. For this reason, power amplifiers that have good linearity for small amplitude components but have nonlinearity for large amplitude components are commonly used. When a power amplifier having such nonlinearity is used, efficiency can be further improved if the output backoff can be made as small as possible. However, if the output back-off is set small, the non-linearity region of the power amplifier is affected, so there is a problem that the leakage power to the adjacent channel becomes large as a distortion component of the radio transmission signal.

そこで、電力増幅器の非線形歪による隣接チャネル漏洩電力を抑圧するために、様々な歪補償技術が提案されている。その中で、近年、最も良く採用されている歪補償技術として、逆歪特性の歪補償係数を用いて歪を補償するデジタルプリディストーション(ＤＰＤ：Digital Predistortion)方式がある。 Therefore, various distortion compensation techniques have been proposed to suppress adjacent channel leakage power due to nonlinear distortion of power amplifiers. Among them, the most commonly used distortion compensation technique in recent years is a digital predistortion (DPD) system that compensates for distortion using a distortion compensation coefficient with reverse distortion characteristics.

デジタルプリディストーション（ＤＰＤ）方式を用いて歪の逆特性を求める具体的な信号処理方式として、例えば、非特許文献１のFM Ghannouchiらによる“Behavioral Modeling and Predistortion”にも記載されているように、ルックアップテーブルモデル（ＬＵＴ：Look Up Table model）やボルテラ級数（Volterra Series）などに基づく逆歪生成処理などが提案されている。ルックアップテーブル（ＬＵＴ）モデルに基づくデジタルプリディストーション(ＤＰＤ)方式は、少ないハードウェアリソースで実現することができる利点はあるものの、複雑な歪補償モデルを表すことは困難である。一方、ボルテラ級数に基づくデジタルプリディストーション(ＤＰＤ)方式は、複雑な歪補償モデルに対応できる利点はあるものの、デジタルプリディストーション(ＤＰＤ)方式の複雑性が指数関数的に増大する場合があるため、現実のハードウェアに実装することは極めて困難であるという問題がある。 As a specific signal processing method for obtaining the inverse characteristic of distortion using the digital predistortion (DPD) method, for example, as described in "Behavioral Modeling and Predistortion" by FM Ghannouchi et al. Inverse distortion generation processing based on Look Up Table models (LUTs), Volterra Series, etc. has been proposed. A digital predistortion (DPD) method based on a lookup table (LUT) model has the advantage that it can be implemented with less hardware resources, but it is difficult to represent a complicated distortion compensation model. On the other hand, although the digital predistortion (DPD) method based on the Volterra series has the advantage of being able to handle complicated distortion compensation models, the complexity of the digital predistortion (DPD) method may increase exponentially. There is a problem that it is extremely difficult to implement in actual hardware.

かかる問題に対して、複数の歪補償演算処理部を接続させることによって、ハードウェアリソースを減らして複雑な歪補償モデルに対応するという方法が提案されている。例えば、ルックアップテーブル（ＬＵＴ）とメモリ多項式（Memory Polynomial）構造とを併用するＴＮＴＢモデル（Twin Nonlinear Two Box Models）によるデジタルプリディストーション（ＤＰＤ）方式の場合は、メモリ多項式構造単体よりも少ないパラメータで同等以上の効果を齎している。 To solve this problem, a method has been proposed in which a plurality of distortion compensation arithmetic processing units are connected to reduce hardware resources and deal with complicated distortion compensation models. For example, in the case of a digital predistortion (DPD) method based on a TNTB model (Twin Nonlinear Two Box Models) that uses a lookup table (LUT) and a memory polynomial structure together, fewer parameters are required than the memory polynomial structure alone. It has the same or better effect.

図８は、ルックアップテーブル（ＬＵＴ）モデルに基づくデジタルプリディストーション（ＤＰＤ）方式を適用した現状の技術における歪補償回路を用いた送信装置の一構成例を示すブロック図である。この送信装置は、２個の異なる歪補償演算処理部をカスケード接続した構成を有する例である。すなわち、図８の送信装置１００Ａは、歪補償回路１０１Ａとして、第１歪補償演算処理部１と、第２歪補償演算処理部２と、制御部３と、を有している。また、第１歪補償演算処理部１は、第１アドレス計算部１１と、第１歪補償係数データメモリ１２と、第１歪補償演算部１３と、を有し、また、第２歪補償演算処理部２は、第２アドレス計算部２１と、第２歪補償係数データメモリ２２と、第２歪補償演算部２３と、を有している。そして、第１歪補償演算処理部１と第２歪補償演算処理部２とを２段にカスケード接続している。 FIG. 8 is a block diagram showing a configuration example of a transmission apparatus using a distortion compensation circuit in the current technology to which a digital predistortion (DPD) method based on a lookup table (LUT) model is applied. This transmission apparatus is an example having a configuration in which two different distortion compensation arithmetic processing units are cascaded. That is, the transmitting apparatus 100A of FIG. 8 has a first distortion compensation arithmetic processing section 1, a second distortion compensation arithmetic processing section 2, and a control section 3 as a distortion compensation circuit 101A. Further, the first distortion compensation arithmetic processing section 1 has a first address calculation section 11, a first distortion compensation coefficient data memory 12, and a first distortion compensation arithmetic section 13, and a second distortion compensation arithmetic processing section. The processing unit 2 has a second address calculation unit 21 , a second distortion compensation coefficient data memory 22 and a second distortion compensation calculation unit 23 . The first distortion compensation arithmetic processing section 1 and the second distortion compensation arithmetic processing section 2 are cascade-connected in two stages.

図８に示す送信装置１００Ａにおいて、ＴＮＴＢモデル（Twin Nonlinear Two Box Models）などを用いて、第１歪補償演算処理部１の第１歪補償係数データメモリ１２および第２歪補償演算処理部２の第２歪補償係数データメモリ２２のそれぞれに、歪補償係数を格納したルックアップテーブル（ＬＵＴ）が存在している場合、前段側の第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）の参照値は、第１歪補償演算処理部１の入力信号である。したがって、第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）に関する最大値と最小値とは、システム設計（装置設計）時に決めることができる。 In the transmission device 100A shown in FIG. 8, using TNTB models (Twin Nonlinear Two Box Models), etc., When each of the second distortion compensation coefficient data memories 22 has a lookup table (LUT) storing distortion compensation coefficients, the first lookup table (LUT1 ) is the input signal of the first distortion compensation arithmetic processing unit 1 . Therefore, the maximum and minimum values for the first lookup table (LUT1) of the first distortion compensation coefficient data memory 12 can be determined during system design (apparatus design).

しかし、後段側の第２歪補償係数データメモリ２２の参照値は、前段側の第１歪補償演算処理部１の出力信号であり、第１歪補償演算処理部１の第１歪補償係数データメモリ１２の値によって変化してしまう。例えば、電力増幅器の歪が大きく変化することによって、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）に関する最大値と最小値とが大きく変化する可能性がある。 However, the reference value of the second distortion compensation coefficient data memory 22 in the rear stage is the output signal of the first distortion compensation arithmetic processing section 1 in the front stage, and the first distortion compensation coefficient data of the first distortion compensation arithmetic processing section 1 is used. It changes depending on the value in the memory 12 . For example, the maximum and minimum values of the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22 may change significantly due to a large change in the distortion of the power amplifier.

一方、第１歪補償演算処理部１と第２歪補償演算処理部２とを２段にカスケード接続した構成における現状の技術の場合、後段側の第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲は、前段側の第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）と同様に、固定値としているので、電力増幅器の歪の変化によっては、後段側の第２歪補償係数データの分解能が劣化してしまうという課題があった。この分解能の劣化次第では、歪補償性能が大きく劣化し、必要な特性を満足させることができなくなる場合もある。 On the other hand, in the case of the current technology in the configuration in which the first distortion compensation arithmetic processing unit 1 and the second distortion compensation arithmetic processing unit 2 are cascade-connected in two stages, the second look of the second distortion compensation coefficient data memory 22 in the subsequent stage is Since the address range of the up table (LUT2) is set to a fixed value like the first lookup table (LUT1) of the first distortion compensation coefficient data memory 12 on the front stage side, depending on changes in the distortion of the power amplifier, There has been a problem that the resolution of the second distortion compensation coefficient data on the side deteriorates. Depending on the deterioration of the resolution, the distortion compensation performance is greatly deteriorated, and the necessary characteristics may not be satisfied.

すなわち、現状の技術においては、例えば、特許文献１の特開２０１４－５７２２４号公報「アドレス制御装置、送信装置およびアドレス制御方法」には、複数のルックアップテーブル（ＬＵＴ）の類似性を検出してグループ化することにより共通するアドレス制御情報を用いる方法を提案している。また、特許文献２の特開２００３－３４７９４４号公報「歪補償送信装置」には、アドレスの発生頻度を計測し、各アドレスの発生頻度分布が均一になるように、アドレス変換を行い、アドレスを生成する方法を提案している。しかし、いずれも、前段側の歪補償係数やルックアップテーブル（ＬＵＴ）からアドレス範囲を算出して、算出した結果に基づいて後段側のルックアップテーブル（ＬＵＴ）のアドレス範囲を決定するような適応制御を行う技術ではないので、図８について前述したような課題を解決することができない。 That is, in the current technology, for example, Japanese Unexamined Patent Application Publication No. 2014-57224 "Address control device, transmission device and address control method" of Patent Document 1 detects the similarity of a plurality of lookup tables (LUTs). proposed a method of using common address control information by grouping by Further, in Japanese Unexamined Patent Application Publication No. 2003-347944, "Distortion Compensation Transmitting Apparatus" of Patent Document 2, the address occurrence frequency is measured, and address conversion is performed so that the occurrence frequency distribution of each address becomes uniform. We propose a method to generate However, in any case, the address range is calculated from the distortion compensation coefficient and lookup table (LUT) on the front side, and the address range of the lookup table (LUT) on the rear side is determined based on the calculated result. Since it is not a control technique, it cannot solve the problems described above with reference to FIG.

特開２０１４－５７２２４号公報JP 2014-57224 A 特開２００３－３４７９４４号公報JP 2003-347944 A

FM Ghannouchi，O Hammi，“Behavioral Modeling and Predistortion”，IEEE Microwave Magazine，２００９FM Ghannouchi, O Hammi, “Behavioral Modeling and Predistortion,” IEEE Microwave Magazine, 2009 Oualid Hammi，Faghel M．Ghannouchi，“Twin Nonlinear Two-Box Models for Power Amplifiers and Transmitters Exhibiting Memory Effects With Application to Digital Predistortion”Oualid Hammi, Faghel M.; Ghannouchi, “Twin Nonlinear Two-Box Models for Power Amplifiers and Transmitters Exhibiting Memory Effects With Application to Digital Predistortion.”

逆歪特性の歪補償係数を用いるデジタルプリディストーション方式(ＤＰＤ：Digital Pre-Distortion)方式による歪補償とは、電力増幅器において発生するＡＭ／ＡＭ特性（振幅特性）およびＡＭ／ＰＭ特性（位相特性）における非線形歪やメモリ効果に代表されるものが影響して発生する歪を補償するものである。デジタルプリディストーション（ＤＰＤ）方式は、次のような処理を行う。すなわち、まず、歪補償回路に入力される送信信号と後方の回路である電力増幅器から歪補償回路へフィードバックさせた帰還信号とをデジタル信号として比較し、電力増幅器の非線形特性の逆特性を表す歪補償係数を求める。次いで、求めた歪補償係数を送信信号に乗算する処理を行う。最後に、乗算された信号を電力増幅器に入力することによって、電力増幅器の歪補償を行い、線形特性の出力信号を得る。 Distortion compensation by the digital pre-distortion method (DPD: Digital Pre-Distortion) method using the distortion compensation coefficient of the reverse distortion characteristic is the AM/AM characteristic (amplitude characteristic) and AM/PM characteristic (phase characteristic) generated in the power amplifier. It compensates for distortion caused by factors such as non-linear distortion and memory effect. The digital predistortion (DPD) method performs the following processing. That is, first, the transmission signal input to the distortion compensation circuit and the feedback signal fed back from the power amplifier, which is the rear circuit, to the distortion compensation circuit are compared as digital signals, and the distortion representing the inverse characteristics of the nonlinear characteristics of the power amplifier is compared. Find the compensation factor. Next, a process of multiplying the transmission signal by the obtained distortion compensation coefficient is performed. Finally, by inputting the multiplied signal into the power amplifier, distortion compensation of the power amplifier is performed to obtain an output signal with linear characteristics.

前述のような逆特性を求める具体的な信号処理として、例えば、前述したように、ルックアップテーブル（ＬＵＴ）モデル（Look Up Table Model）や、ボルテラ級数（Volterra Series）、メモリ多項式（Memory Polynomial）、などに基づく逆歪生成処理が現状の技術として提案されている。 As specific signal processing for obtaining the inverse characteristics as described above, for example, as described above, Look Up Table (LUT) model, Volterra Series, Memory Polynomial , and the like have been proposed as current technologies.

ルックアップテーブル（ＬＵＴ）モデルに基づくデジタルプリディストーション（ＤＰＤ）方式は、入力される信号の電力値や振幅の値をアドレスとしてルックアップテーブル（ＬＵＴ）を参照し、そのアドレスに対応した歪補償係数と入力信号とを乗算するという処理を行うものであり、前述したように、少ないハードウェアリソースで実現することができる利点があるものの、複雑な歪補償モデルを表すことは困難である。 A digital predistortion (DPD) method based on a lookup table (LUT) model refers to a lookup table (LUT) using the power value and amplitude value of an input signal as an address, and obtains a distortion compensation coefficient corresponding to that address. It multiplies the input signal by the input signal, and although it has the advantage of being able to be implemented with less hardware resources as described above, it is difficult to represent a complicated distortion compensation model.

また、ボルテラ級数に基づくデジタルプリディストーション（ＤＰＤ）方式は、前述したように、複雑な歪補償モデルに対応することができる利点があるものの、デジタルプリディストーション（ＤＰＤ）の複雑性が指数関数的に増大する場合があるため、現実のハードウェアに実装することが極めて困難であるという問題がある。 In addition, although the digital predistortion (DPD) method based on the Volterra series has the advantage of being able to handle a complicated distortion compensation model as described above, the complexity of the digital predistortion (DPD) exponentially increases. There is a problem that it is extremely difficult to implement in real hardware because it may increase.

また、実現可能な範囲の係数で構成されるメモリ多項式（Memory Polynomial）に基づくデジタルプリディストーション（ＤＰＤ）方式は、単体では、複雑な歪補償モデルに対して性能が十分ではない場合がある。 In addition, a single digital predistortion (DPD) method based on a memory polynomial composed of coefficients within a realizable range may not have sufficient performance for a complicated distortion compensation model.

かくのごとき複雑な歪補償モデルにも対応すべく、例えば、非特許文献２のOualid Hammiらによる“Twin Nonlinear Two-Box Models for Power Amplifiers and Transmitters Exhibiting Memory Effects With Application to Digital Predistortion”には、ＡＭ／ＡＭ特性およびＡＭ／ＰＭ特性における非線形歪を補償するルックアップテーブル（ＬＵＴ）とメモリ効果を補償するメモリ多項式構造とをカスケード接続させるというＴＮＴＢモデル（Twin Nonlinear Two-Box Models）が提案されている。 In order to deal with such a complicated distortion compensation model, for example, "Twin Nonlinear Two-Box Models for Power Amplifiers and Transmitters Exhibiting Memory Effects With Application to Digital Predistortion" by Oualid Hammi et al. TNTB models (Twin Nonlinear Two-Box Models) have been proposed that cascade look-up tables (LUTs) to compensate for non-linear distortion in AM/AM and AM/PM characteristics and memory polynomial structures to compensate for memory effects. .

該非特許文献２に記載のＴＮＴＢモデル（Twin Nonlinear Two-Box Models）は、前述したように、メモリ多項式構造単体よりも少ないパラメータで同等以上の効果を齎すことができる。かくのごとく、ルックアップテーブル（ＬＵＴ）を用いた歪補償演算処理部を、複数段、カスケード接続して実現することにより、ハードウェアリソースを減らして、複雑な歪補償モデルに対応することができる。 As described above, the TNTB model (Twin Nonlinear Two-Box Models) described in Non-Patent Document 2 can provide an effect equal to or greater than that of the memory polynomial structure alone with fewer parameters. As described above, by realizing a plurality of stages of distortion compensation arithmetic processing units using a lookup table (LUT) in a cascade connection, hardware resources can be reduced and a complicated distortion compensation model can be handled. .

ここで、ルックアップテーブル（ＬＵＴ）を用いた歪補償演算処理部をカスケード接続する構成において、後段側のルックアップテーブル（ＬＵＴ）の参照アドレスとして、前段側の歪補償演算処理部の出力信号を用いる場合においては、次のような観点を見逃してはならない。すなわち、前段側の歪補償演算処理部の出力信号の範囲が、後段側の歪補償演算処理部におけるルックアップテーブル（ＬＵＴ）の参照アドレスの範囲と等しい場合には、後段側のルックアップテーブル（ＬＵＴ）のアドレス分解能が最適となり、歪補償の精度向上を図ることが可能となる。なお、前段側および後段側の歪補償演算処理部の出力信号は、それぞれ、例えば、前段側および後段側それぞれへの入力信号（すなわち前段側および後段側それぞれのルックアップテーブルの参照アドレス）と前段側および後段側それぞれのルックアップテーブル（ＬＵＴ）の歪補償係数の値との乗算結果である。 Here, in a configuration in which distortion compensation arithmetic processing units using lookup tables (LUTs) are cascade-connected, the output signal of the distortion compensation arithmetic processing unit on the front stage side is used as a reference address for the lookup table (LUT) on the rear stage side. When using it, the following points should not be overlooked. That is, when the range of the output signal of the distortion compensation arithmetic processing section of the front stage is equal to the range of the reference address of the lookup table (LUT) in the distortion compensation arithmetic processing section of the rear stage, the lookup table of the rear stage ( The address resolution of the LUT) becomes optimum, and it becomes possible to improve the accuracy of distortion compensation. It should be noted that the output signals of the front-stage and rear-stage distortion compensation arithmetic processing units are, for example, the input signals to the front-stage and rear-stage, respectively (that is, the reference addresses of the front- and rear-stage lookup tables) and the front-stage It is the result of multiplication with the value of the distortion compensation coefficient of each lookup table (LUT) on the side and the rear side.

これに対して、前段側の歪補償演算処理部の出力信号範囲が、後段側の歪補償演算処理部におけるルックアップテーブル（ＬＵＴ）の参照アドレス範囲よりも大きい場合には、前述したように、後段側のルックアップテーブル（ＬＵＴ）は、電力増幅器の非線形特性の逆特性を、全信号範囲に亘って、十分精度良く表すことができていない。すなわち、後段側のルックアップテーブル（ＬＵＴ）の参照アドレス範囲を超えたアドレスに対する歪補償係数を、後段側のルックアップテーブル（ＬＵＴ）から参照することができないため、電力増幅器の歪補償の精度向上を図ることができない。 On the other hand, when the output signal range of the front-stage distortion compensation arithmetic processing unit is larger than the reference address range of the lookup table (LUT) in the rear-stage distortion compensation arithmetic processing unit, as described above, A lookup table (LUT) on the latter stage cannot express the inverse characteristic of the nonlinear characteristic of the power amplifier with sufficient accuracy over the entire signal range. That is, since the distortion compensation coefficient for addresses exceeding the reference address range of the lookup table (LUT) on the rear stage cannot be referred to from the lookup table (LUT) on the rear stage, the accuracy of distortion compensation of the power amplifier is improved. is not possible.

また、前段側の歪補償演算処理部の出力信号範囲が、後段側の歪補償演算処理部におけるルックアップテーブル（ＬＵＴ）の参照アドレス範囲よりも小さい場合には、前述したように、後段側のルックアップテーブル（ＬＵＴ）のアドレス分解能は粗くなり、精度が高い歪補償を行うことができなくなる。 Further, when the output signal range of the distortion compensation arithmetic processing section on the front side is smaller than the reference address range of the lookup table (LUT) in the distortion compensation arithmetic processing section on the rear side, as described above, The address resolution of the lookup table (LUT) becomes coarse, making it impossible to perform highly accurate distortion compensation.

しかし、現状の技術においては、前段側の歪補償演算処理部の出力信号範囲が変わった時に、後段側の歪補償演算処理部におけるルックアップテーブル（ＬＵＴ）の参照アドレス範囲を適応制御する手段がなく、一度決めた参照アドレス範囲を、運用途中において容易には変更することができなかった。さらに、現状の技術においては、電力増幅器の個体差や時間、温度などの条件によって非線形性が大きく変わってしまうにも関わらず、後段側の歪補償演算処理部におけるルックアップテーブル（ＬＵＴ）のアドレス範囲を、想定し得る最大のアドレス範囲として固定する構成を用いざるを得ないことになり、常に精度の高い歪補償を実現するという課題を解決することができなかった。 However, in the current technology, there is no means for adaptively controlling the reference address range of the lookup table (LUT) in the distortion compensation arithmetic processing section on the rear stage when the output signal range of the distortion compensation arithmetic processing section on the front stage changes. Therefore, the reference address range once determined cannot be easily changed during operation. Furthermore, in the current technology, although the nonlinearity varies greatly depending on the individual differences of power amplifiers, time, temperature, and other conditions, the address of the lookup table (LUT) in the distortion compensation arithmetic processing section on the subsequent stage is A configuration that fixes the range as the maximum address range that can be assumed has to be used, and the problem of always realizing highly accurate distortion compensation could not be solved.

（本開示の目的）
本開示の目的は、かかる事情に鑑み、常に精度が高い歪補償を実現することを可能にする歪補償回路、送信装置および歪補償方法を提供することにある。 (Purpose of this disclosure)
In view of such circumstances, it is an object of the present disclosure to provide a distortion compensation circuit, a transmission device, and a distortion compensation method that make it possible to achieve distortion compensation with high accuracy at all times.

前述の課題を解決するため、本発明による歪補償回路、送信装置および歪補償方法は、主に、次のような特徴的な構成を採用している。 In order to solve the above-mentioned problems, the distortion compensation circuit, transmission device and distortion compensation method according to the present invention mainly employ the following characteristic configurations.

（１）本発明による歪補償回路は、
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成を有し、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする。 (1) A distortion compensation circuit according to the present invention is
Having a configuration in which a plurality of distortion compensation arithmetic processing units that perform distortion compensation based on a lookup table storing distortion compensation coefficients are cascaded,
Based on the result of calculating in advance the maximum value and the minimum value of the input signal input to each of the distortion compensation arithmetic processing units, the maximum value when referring to the lookup table of the self-distortion compensation arithmetic processing unit By finding the address and the minimum address,
respectively updating the address range when referring to the lookup table of the self-distortion compensation calculation processing unit,
and,
respectively resetting the distortion compensation coefficients set in the lookup table of the self-distortion compensation arithmetic processing unit to new addresses in the lookup table after updating the address range;
It is characterized by

（２）本発明による送信装置は、
歪補償を行う歪補償回路を有し、
前記歪補償回路が、
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなり、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする。 (2) A transmitting device according to the present invention,
Having a distortion compensation circuit that performs distortion compensation,
The distortion compensation circuit is
It consists of a configuration in which a plurality of distortion compensation arithmetic processing units that perform distortion compensation based on a lookup table that stores distortion compensation coefficients are cascaded,
Based on the result of calculating in advance the maximum value and the minimum value of the input signal input to each of the distortion compensation arithmetic processing units, the maximum value when referring to the lookup table of the self-distortion compensation arithmetic processing unit By finding the address and the minimum address,
respectively updating the address range when referring to the lookup table of the self-distortion compensation calculation processing unit,
and,
respectively resetting the distortion compensation coefficients set in the lookup table of the self-distortion compensation arithmetic processing unit to new addresses in the lookup table after updating the address range;
It is characterized by

（３）本発明による歪補償方法は、
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなる歪補償回路において歪補償を行い、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする。 (3) The distortion compensation method according to the present invention is
performing distortion compensation in a distortion compensation circuit having a configuration in which a plurality of distortion compensation arithmetic processing units that perform distortion compensation based on a lookup table storing distortion compensation coefficients are cascaded;
Based on the result of calculating in advance the maximum value and the minimum value of the input signal input to each of the distortion compensation arithmetic processing units, the maximum value when referring to the lookup table of the self-distortion compensation arithmetic processing unit By finding the address and the minimum address,
respectively updating the address range when referring to the lookup table of the self-distortion compensation calculation processing unit,
and,
respectively resetting the distortion compensation coefficients set in the lookup table of the self-distortion compensation arithmetic processing unit to new addresses in the lookup table after updating the address range;
It is characterized by

本発明の歪補償回路、送信装置および歪補償方法によれば、主に、以下のような効果を奏することができる。 According to the distortion compensation circuit, transmission device, and distortion compensation method of the present invention, the following effects can mainly be obtained.

すなわち、本発明においては、歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部（すなわち、ルックアップテーブルモデル（ＬＵＴ：Look Up Table model）によるデジタルプリディストーション（ＤＰＤ）方式を適用した歪補償演算処理部）を２個以上カスケード接続した構成からなる歪補償回路において、歪補償演算処理部それぞれは、自歪補償演算処理部に対する入力信号のレベル範囲に基づいて自歪補償演算処理部のルックアップテーブル（ＬＵＴ）のアドレス範囲を常に最適値に適応制御することができる。而して、電力増幅器の出力信号等の非線形性が変化しても、精度の高い歪補償を実現することが可能になる。 That is, in the present invention, a distortion compensation arithmetic processing unit that performs distortion compensation based on a lookup table that stores distortion compensation coefficients (i.e., digital predistortion (DPD) by lookup table model (LUT: Look Up Table model) In a distortion compensation circuit comprising two or more cascade-connected distortion compensation arithmetic processing units applying the method, each distortion compensation arithmetic processing unit adjusts the self-distortion based on the level range of the input signal to the self-distortion compensation arithmetic processing unit. It is possible to adaptively control the address range of the lookup table (LUT) of the compensation arithmetic processing unit to always be the optimum value. Therefore, even if the nonlinearity of the output signal of the power amplifier or the like changes, it is possible to realize highly accurate distortion compensation.

本発明に係る送信装置のブロック構成の一例を示すブロック構成図である。1 is a block configuration diagram showing an example of the block configuration of a transmission device according to the present invention; FIG. 本発明の一実施形態として図１に示した送信装置の歪補償回路における歪補償動作の一例を説明するためのフローチャートである。4 is a flowchart for explaining an example of a distortion compensation operation in the distortion compensation circuit of the transmission apparatus shown in FIG. 1 as one embodiment of the present invention; 図１に示す歪補償回路の前段側の第１歪補償演算処理部における第１ルックアップテーブル（ＬＵＴ１）と後段側の第２歪補償演算処理部における第２ルックアップテーブル（ＬＵＴ２）とのそれぞれに格納されている歪補償係数の一例を示すグラフである。Each of the first lookup table (LUT1) in the first distortion compensation arithmetic processing section on the front stage side and the second lookup table (LUT2) in the second distortion compensation arithmetic processing section on the rear stage side of the distortion compensation circuit shown in FIG. 4 is a graph showing an example of distortion compensation coefficients stored in . 図１に示す歪補償回路の前段側の第１歪補償演算処理部における第１ルックアップテーブル（ＬＵＴ１）が図３に示す状態に設定されている場合において後段側の第２歪補償演算処理部における第２ルックアップテーブル（ＬＵＴ２）への入力信号を計算して求めた結果の一例を示すグラフである。When the first lookup table (LUT1) in the first distortion compensation arithmetic processing section on the front side of the distortion compensation circuit shown in FIG. 1 is set to the state shown in FIG. 3 is a graph showing an example of a result obtained by calculating an input signal to a second lookup table (LUT2) in . 図１に示す歪補償回路の後段側の第２歪補償演算処理部に対する入力信号に基づいて算出された後段側の第２歪補償演算処理部における第２ルックアップテーブル（ＬＵＴ２）の新しいアドレス範囲の一例を示すグラフである。A new address range of the second lookup table (LUT2) in the second distortion compensation arithmetic processing section of the latter stage calculated based on the input signal to the second distortion compensation arithmetic processing section of the latter stage of the distortion compensation circuit shown in FIG. It is a graph which shows an example of. 図１に示す歪補償回路の後段側の第２歪補償演算処理部に対する入力信号に基づいて後段側の第２歪補償演算処理部２における第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新しない現状の技術におけるアドレス範囲を示すグラフである。The address range of the second lookup table (LUT2) in the second distortion compensation arithmetic processing section 2 on the latter side is not updated based on the input signal to the second distortion compensation arithmetic processing section on the latter side of the distortion compensation circuit shown in FIG. 2 is a graph showing address ranges in the current state of the art; 図１に示す歪補償回路において後段側の第２歪補償演算処理部に対する入力信号に基づいて後段側の第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新する場合と更新しない場合とを比較するために後段側の第２歪補償演算処理部の第２ルックアップテーブル（ＬＵＴ２）を拡大してその一例を示した拡大グラフである。In the distortion compensation circuit shown in FIG. 1, a case where the address range of the second lookup table (LUT2) on the latter side is updated based on the input signal to the second distortion compensation arithmetic processing section on the latter side is compared with a case where the address range is not updated. 10 is an enlarged graph showing an example of an enlarged second lookup table (LUT2) of the second distortion compensation arithmetic processing section on the rear stage for the purpose of the above. ルックアップテーブル（ＬＵＴ）モデルに基づくデジタルプリディストーション（ＤＰＤ）方式を適用した現状の技術における歪補償回路を用いた送信装置の一構成例を示すブロック図である。1 is a block diagram showing a configuration example of a transmission device using a distortion compensation circuit in the current technology to which a digital predistortion (DPD) method based on a lookup table (LUT) model is applied; FIG.

以下、本発明による歪補償回路、送信装置および歪補償方法の好適な実施形態について添付図を参照して説明する。なお、以下の説明においては、本発明による歪補償回路および歪補償方法について説明するが、かかる歪補償回路を、歪を補償するための歪補償回路を備えた無線通信用の送信装置に好適に適用することができることは言うまでもない。また、以下の各図面に付した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではないことも言うまでもない。 Preferred embodiments of a distortion compensation circuit, a transmission device and a distortion compensation method according to the present invention will now be described with reference to the accompanying drawings. In the following description, a distortion compensation circuit and a distortion compensation method according to the present invention will be described. It goes without saying that it can be applied. In addition, it goes without saying that the reference numerals attached to each drawing below are added to each element for convenience as an example to aid understanding, and are not intended to limit the present invention to the illustrated embodiments. stomach.

（本発明の特徴）
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、複数段の歪補償演算処理部をカスケード接続した構成からなる歪補償回路において、後段側の歪補償演算処理部に歪補償係数を格納したルックアップテーブル（ＬＵＴ：Look Up Table)を用いる場合、後段側の該ルックアップテーブル（ＬＵＴ）の参照アドレス範囲を、前段側から入力される入力信号のレベル範囲に対応させた範囲に更新することを主要な特徴としている。而して、後段側の歪補償演算処理部のルックアップテーブル（ＬＵＴ）を常に最適なアドレス分解能で作成することを可能にし、歪補償効果を向上させたデジタルプリディストーション（ＤＰＤ：Digital Predistorsion）方式の歪補償回路を実現することができる。なお、本発明は、特に、非線形性を有する電力増幅器の出力信号の歪補償を行う歪補償回路として好適に適用することができる。 (Characteristics of the present invention)
Before describing the embodiments of the present invention, the outline of the features of the present invention will be described first. According to the present invention, in a distortion compensation circuit configured by cascading a plurality of stages of distortion compensation arithmetic processing units, a lookup table (LUT: Look Up Table) storing distortion compensation coefficients is stored in the distortion compensation arithmetic processing unit on the subsequent stage side. When used, the main feature is that the reference address range of the lookup table (LUT) in the latter stage is updated to correspond to the level range of the input signal input from the former stage. Therefore, a digital predistortion (DPD) system that enables the lookup table (LUT) of the distortion compensation arithmetic processing unit on the rear stage to be always created with the optimum address resolution and improves the distortion compensation effect. can be realized. It should be noted that the present invention can be suitably applied particularly as a distortion compensation circuit that compensates for distortion of an output signal of a power amplifier having nonlinearity.

さらに説明すると、本発明は、後段側の歪補償演算処理部におけるルックアップテーブル（ＬＵＴ）の参照アドレス範囲を、前段側の歪補償演算処理部における入力信号と歪補償係数とに応じて（すなわち前段側の歪補償演算処理部から入力される入力信号の計算結果に応じて）変更する構成を採用していることを主要な特徴としている。つまり、複数段の歪補償演算処理部がカスケード接続された構成において、後段側の歪補償演算処理部のルックアップテーブル（ＬＵＴ）の参照アドレスを、前段側の歪補償演算処理部から入力される入力信号レベルとしてあらかじめ算出された振幅もしくは電力の値を基にして設定するために、前段側の歪補償演算処理部が出力する出力信号範囲の最大値と最小値とを、それぞれ、前段側の歪補償演算処理部の歪補償係数と入力信号とを用いて計算し、計算した出力信号範囲の最大値と最小値とを、後段側の歪補償演算処理部のルックアップテーブル（ＬＵＴ）の参照アドレス範囲の最大値と最小値として設定する。而して、常に精度が高い歪補償を行うことを可能にしている。 More specifically, according to the present invention, the reference address range of the lookup table (LUT) in the distortion compensation arithmetic processing section on the rear side is set according to the input signal and the distortion compensation coefficient in the distortion compensation arithmetic processing section on the front stage (that is, The main feature is that the configuration is changed according to the calculation result of the input signal input from the distortion compensation arithmetic processing section on the front stage side. That is, in a configuration in which a plurality of stages of distortion compensation arithmetic processing units are cascaded, the lookup table (LUT) reference address of the distortion compensation arithmetic processing unit on the subsequent stage is input from the distortion compensation arithmetic processing unit on the front stage. In order to set the input signal level based on the value of the amplitude or power calculated in advance, the maximum value and minimum value of the output signal range output by the distortion compensation arithmetic processing section on the front side are set to the Calculated using the distortion compensation coefficient and the input signal of the distortion compensation arithmetic processing unit, the maximum value and minimum value of the calculated output signal range are referred to the lookup table (LUT) of the distortion compensation arithmetic processing unit on the subsequent stage. Set as the maximum and minimum values of the address range. Therefore, it is possible to always perform highly accurate distortion compensation.

（本発明の実施形態の構成例）
次に、本発明の実施形態の構成例について、図面を参照して詳細に説明する。 (Configuration example of embodiment of the present invention)
Next, configuration examples of embodiments of the present invention will be described in detail with reference to the drawings.

図１は、本発明に係る送信装置のブロック構成の一例を示すブロック構成図であり、電力増幅器の出力信号の歪補償を行う回路部に着目してその一例を示している。図１の送信装置１００には、本発明の一実施形態として、特性が異なる歪補償演算処理部を２段にカスケード接続している例を示しており、２段の歪補償演算処理部のそれぞれは、ルックアップテーブル（ＬＵＴ）適応アドレス方式を備えたデジタルプリディストーション（ＤＰＤ）機能を有している例を示している。 FIG. 1 is a block configuration diagram showing an example of the block configuration of a transmission apparatus according to the present invention, and shows an example focusing on a circuit section that performs distortion compensation for an output signal of a power amplifier. As an embodiment of the present invention, the transmission apparatus 100 of FIG. 1 shows an example in which distortion compensation arithmetic processing units with different characteristics are cascaded in two stages, and each of the two stages of distortion compensation arithmetic processing units shows an example having a digital pre-distortion (DPD) function with a look-up table (LUT) adaptive addressing scheme.

図１の送信装置１００は、歪補償回路１０１として、第１歪補償演算処理部１と、第２歪補償演算処理部２と、制御部３と、アドレス範囲計算部４とを有している。また、第１歪補償演算処理部１は、第１アドレス計算部１１と、第１歪補償係数データメモリ１２と、第１歪補償演算部１３と、を有し、また、第２歪補償演算処理部２は、第２アドレス計算部２１と、第２歪補償係数データメモリ２２と、第２歪補償演算部２３と、を有している。そして、第１歪補償演算処理部１と第２歪補償演算処理部２とを２段にカスケード接続している。 The transmitting apparatus 100 of FIG. 1 has, as a distortion compensation circuit 101, a first distortion compensation arithmetic processing section 1, a second distortion compensation arithmetic processing section 2, a control section 3, and an address range calculation section 4. . Further, the first distortion compensation arithmetic processing section 1 has a first address calculation section 11, a first distortion compensation coefficient data memory 12, and a first distortion compensation arithmetic section 13, and a second distortion compensation arithmetic processing section. The processing unit 2 has a second address calculation unit 21 , a second distortion compensation coefficient data memory 22 and a second distortion compensation calculation unit 23 . The first distortion compensation arithmetic processing section 1 and the second distortion compensation arithmetic processing section 2 are cascade-connected in two stages.

第１歪補償演算処理部１の第１アドレス計算部１１は、入力されてくるデジタル直交ベースバンド信号Ｉ、Ｑの振幅もしくは電力を計算して、第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）を参照するアドレスを求める。 The first address calculation section 11 of the first distortion compensation arithmetic processing section 1 calculates the amplitude or power of the input digital quadrature baseband signals I and Q to perform a first lookup of the first distortion compensation coefficient data memory 12 . Obtain an address that refers to the up table (LUT1).

また、第１歪補償係数データメモリ１２は、第１ルックアップテーブル（ＬＵＴ１）として歪補償係数を格納している。つまり、第１ルックアップテーブル（ＬＵＴ１）には、計算結果として得られるデジタル直交ベースバンド信号Ｉ、Ｑの振幅もしくは電力の値、すなわち、入力されてくるデジタル直交ベースバンド信号Ｉ、Ｑの振幅もしくは電力の値に応じた固定アドレスに、該当する歪補償を行うための歪補償係数をあらかじめ格納している。なお、該歪補償係数の値は、後述するように、制御部３にて算出されて、第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）に格納されるものである。 The first distortion compensation coefficient data memory 12 also stores distortion compensation coefficients as a first lookup table (LUT1). That is, the first lookup table (LUT1) stores the amplitude or power values of the digital quadrature baseband signals I and Q obtained as a calculation result, that is, the amplitudes or powers of the input digital quadrature baseband signals I and Q. A distortion compensation coefficient for performing the corresponding distortion compensation is stored in advance at a fixed address corresponding to the power value. The value of the distortion compensation coefficient is calculated by the control unit 3 and stored in the first lookup table (LUT1) of the first distortion compensation coefficient data memory 12, as will be described later.

また、第１歪補償演算部１３は、第１アドレス計算部１１にて計算された第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）のアドレスに格納されている歪補償係数を読み出し、デジタル直交ベースバンド信号Ｉ、Ｑに対して、読み出した歪補償係数に基づいた歪補償演算を行って、デジタル直交ベースバンド信号Ｉ’、Ｑ’を生成して、出力信号として、後段の第２歪補償演算処理部２に対して出力する。 Also, the first distortion compensation calculation unit 13 calculates the distortion compensation coefficient stored at the address of the first lookup table (LUT1) of the first distortion compensation coefficient data memory 12 calculated by the first address calculation unit 11. The readout digital quadrature baseband signals I and Q are subjected to distortion compensation calculations based on the readout distortion compensation coefficients to generate digital quadrature baseband signals I' and Q', which are output as output signals to the subsequent stage. It is output to the second distortion compensation arithmetic processing section 2 .

第２歪補償演算処理部２の第２アドレス計算部２１は、前段の第１歪補償演算処理部１から入力されてきたデジタル直交ベースバンド信号Ｉ’、Ｑ’の振幅もしくは電力を計算して、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）を参照するアドレスを求める。 The second address calculator 21 of the second distortion compensation arithmetic processor 2 calculates the amplitude or power of the digital quadrature baseband signals I' and Q' input from the first distortion compensation arithmetic processor 1 in the previous stage. , an address for referring to the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22 is obtained.

また、第２歪補償係数データメモリ２２は、第２ルックアップテーブル（ＬＵＴ２）として歪補償係数を格納している。つまり、計算結果として得られるデジタル直交ベースバンド信号Ｉ’、Ｑ’の振幅もしくは電力の値、すなわち、入力されてくるデジタル直交ベースバンド信号Ｉ’、Ｑ’の振幅もしくは電力の値に応じた固定アドレスに、該当する歪補償を行うための歪補償係数をあらかじめ格納している。なお、該歪補償係数も、第１歪補償係数データメモリ１２の場合と同様、後述するように、制御部３にて算出されて、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）に格納されるものである。 Also, the second distortion compensation coefficient data memory 22 stores distortion compensation coefficients as a second lookup table (LUT2). That is, the amplitude or power value of the digital quadrature baseband signals I' and Q' obtained as a calculation result, that is, the fixed value corresponding to the amplitude or power value of the input digital quadrature baseband signals I' and Q' A distortion compensation coefficient for performing the corresponding distortion compensation is stored in advance at the address. As in the case of the first distortion compensation coefficient data memory 12, the distortion compensation coefficient is also calculated by the control unit 3, as will be described later, and is stored in the second lookup table of the second distortion compensation coefficient data memory 22. It is stored in LUT2).

また、第２歪補償演算部２３は、第２アドレス計算部２１にて計算された第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）のアドレスに格納されている歪補償係数を読み出し、デジタル直交ベースバンド信号Ｉ’、Ｑ’に対して、読み出した歪補償係数に基づいた歪補償演算を行って、デジタル直交ベースバンド信号Ｉ”、Q”を生成して、歪補償回路出力信号として、出力する。 Further, the second distortion compensation calculation unit 23 calculates the distortion compensation coefficient stored in the address of the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22 calculated by the second address calculation unit 21. A distortion compensation operation is performed on the readout digital quadrature baseband signals I′ and Q′ based on the readout distortion compensation coefficients to generate digital quadrature baseband signals I″ and Q″, which are output from the distortion compensation circuit. Output as a signal.

なお、第１歪補償演算処理部１と第２歪補償演算処理部２とにおいてそれぞれ計算される第１ルックアップテーブル（ＬＵＴ１）と第２ルックアップテーブル（ＬＵＴ２）とのそれぞれのアドレス値やそれぞれに格納されている歪補償係数の値は、当然のことながら、異なる値になっている。 The address values of the first lookup table (LUT1) and the second lookup table (LUT2) calculated in the first distortion compensation arithmetic processing unit 1 and the second distortion compensation arithmetic processing unit 2, respectively, and Naturally, the values of the distortion compensation coefficients stored in are different values.

また、アドレス範囲計算部４は、第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）に関する全てのアドレスと該アドレスそれぞれに設定されている歪補償係数とを取得し、取得した歪補償係数とに基づいて、第１歪補償演算処理部１から出力されると予測されるデジタル直交ベースバンド信号Ｉ’、Ｑ’の最大出力値と最小出力値とを計算する。 Further, the address range calculator 4 acquires all addresses related to the first lookup table (LUT1) of the first distortion compensation coefficient data memory 12 and the distortion compensation coefficients set in each of the addresses, and The maximum output value and the minimum output value of the digital quadrature baseband signals I' and Q' expected to be output from the first distortion compensation arithmetic processing unit 1 are calculated based on the compensation coefficient and the compensation coefficient.

そして、計算したデジタル直交ベースバンド信号Ｉ’、Ｑ’の最大出力値と最小出力値とを、第２歪補償演算処理部２における第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）を参照する際の最大アドレスと最小アドレスとする。さらに、該最大アドレスと該最小アドレスとから、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）を参照する際のアドレス範囲を算出して、制御部３に対して出力する。すなわち、第１歪補償演算処理部１から出力されると予測されるデジタル直交ベースバンド信号Ｉ’、Ｑ’の最大出力値と最小出力値とに基づいて、第２歪補償係数データの第２ルックアップテーブル（ＬＵＴ２）に関する最大アドレスと最小アドレスとを示すアドレス範囲を算出して、制御部３に対して出力する。 Then, the calculated maximum output value and minimum output value of the digital quadrature baseband signals I' and Q' are stored in the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22 in the second distortion compensation calculation processing section 2. ) are the maximum and minimum addresses when referring to Further, from the maximum address and the minimum address, the address range for referring to the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22 is calculated and output to the control section 3. That is, based on the maximum output value and minimum output value of the digital quadrature baseband signals I' and Q' expected to be output from the first distortion compensation arithmetic processing unit 1, the second distortion compensation coefficient data An address range indicating a maximum address and a minimum address for the lookup table (LUT2) is calculated and output to the control unit 3. FIG.

制御部３は、アドレス範囲計算部４において算出した新しいアドレス範囲と、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）を参照する際に今まで用いていたアドレス範囲との間の変化率を求めて、該変化率と第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）に格納されている歪補償係数とに基づいて、新しいアドレス範囲に対応する歪補償係数を算出する。そして、算出した歪補償係数により、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）の歪補償係数を更新する。 The control unit 3 determines the distance between the new address range calculated by the address range calculation unit 4 and the address range used until now when referring to the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22. and based on the rate of change and the distortion compensation coefficient stored in the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22, the distortion compensation coefficient corresponding to the new address range is calculated. Calculate Then, the distortion compensation coefficient in the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22 is updated with the calculated distortion compensation coefficient.

つまり、アドレス範囲の算出前後において同じアドレスに相当する場所に同じ値の歪補償係数が、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）として格納されるように、第２ルックアップテーブル（ＬＵＴ２）を拡大または縮小させる。この結果、新しいアドレス範囲に対応するように更新して格納された第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）における歪補償係数の分解能は、常に、最適値となり、精度が高い歪補償を実現することが可能になる。 That is, the second lookup table (LUT2) is stored in the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22 so that the same value of the distortion compensation coefficient is stored at the location corresponding to the same address before and after the calculation of the address range. Enlarge or shrink the up table (LUT2). As a result, the resolution of the distortion compensation coefficients in the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22, which is updated and stored so as to correspond to the new address range, always becomes the optimum value, and the accuracy is improved. It becomes possible to realize high distortion compensation.

さらに、制御部３は、歪補償回路１０１への入力信号と該歪補償回路１０１の出力側に接続されている回路（例えば電力増幅器）からの帰還信号とに基づいて新しい歪補償係数を再計算する。そして、再計算した新しい歪補償係数を用いて、第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）およびアドレス範囲計算部４において算出した新しいアドレス範囲の第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）にそれぞれ格納されている歪補償係数を更新する。 Furthermore, the control unit 3 recalculates a new distortion compensation coefficient based on the input signal to the distortion compensation circuit 101 and the feedback signal from the circuit ( eg, power amplifier ) connected to the output side of the distortion compensation circuit 101. do. Then, using the recalculated new distortion compensation coefficient, the first lookup table (LUT1) of the first distortion compensation coefficient data memory 12 and the second distortion compensation coefficient data memory of the new address range calculated by the address range calculator 4 are used. The distortion compensation coefficients stored in the second lookup tables (LUT2) of 22 are updated.

つまり、制御部３は、歪補償回路１０１へ入力されてきた信号すなわちデジタル直交ベースバンド信号Ｉ、Ｑと、後続する回路（例えば電力増幅器）からの帰還信号すなわちデジタル直交ベースバンド帰還信号Ｉｂ、Ｑｂ（例えば電力増幅器からのＲＦ出力信号の一部をＡＤ変換した信号）との比較結果から、電力増幅器やメモリ効果の非線形特性の逆特性を表す歪補償係数を新しく再計算する。そして、制御部３は、再計算した新しい歪補償係数により、カスケード接続した複数の歪補償演算処理部のルックアップテーブル（ＬＵＴ）（例えば第１歪補償演算処理部１の第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）および第２歪補償演算処理部２の第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）のそれぞれ）に格納されている歪補償係数を更新する。 That is, the control unit 3 controls the signals input to the distortion compensation circuit 101, that is, the digital quadrature baseband signals I and Q, and the feedback signals from the subsequent circuit (for example, the power amplifier), that is, the digital quadrature baseband feedback signals Ib and Qb. (For example, a signal obtained by AD-converting a part of the RF output signal from the power amplifier), a new distortion compensation coefficient representing the inverse characteristic of the nonlinear characteristic of the power amplifier and memory effect is recalculated. Then, the control unit 3 uses the recalculated new distortion compensation coefficient to create a lookup table (LUT) of a plurality of cascade-connected distortion compensation calculation processing units ( for example, the first distortion compensation coefficient data of the first distortion compensation calculation processing unit 1). The distortion compensation coefficients stored in the first lookup table (LUT1) of the memory 12 and the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22 of the second distortion compensation arithmetic processing unit 2 are respectively stored in the Update.

なお、図１の送信装置１００には、歪補償回路１０１として第１歪補償演算処理部１と第２歪補償演算処理部２との２個の歪補償回演算処理部をカスケード接続した場合を示しているが、本発明においては、２個以上の歪補償演算処理部をカスケード接続している構成であっても勿論構わない。 In the transmitting apparatus 100 of FIG. 1, two distortion compensation arithmetic processing units, a first distortion compensation arithmetic processing unit 1 and a second distortion compensation arithmetic processing unit 2, are cascade-connected as the distortion compensation circuit 101. Although shown, the present invention may of course have a configuration in which two or more distortion compensation arithmetic processing units are cascade-connected.

例えば、３個の異なる特性を有する歪補償演算処理部をカスケード接続した構成においてルックアップテーブル（ＬＵＴ）適応方式を備えたデジタルプリディストーション（ＤＰＤ）による歪補償を実現しようとする場合には、次の通りである。すなわち、第２歪補償演算処理部２の次段にカスケード接続される第３歪補償演算処理部における第３歪補償係数データメモリの第３ルックアップテーブル（ＬＵＴ３）のアドレス範囲は、前段の第２歪補償演算処理部２の入力信号と歪補償係数とから算出される。言い換えると、第３歪補償係数データメモリの第３ルックアップテーブル（ＬＵＴ３）のアドレス範囲は、一つ前の第２歪補償演算処理部２から出力されると予測されるデジタル直交ベースバンド信号I”、Q”の最大出力値と最小出力値とに基づいて算出される。 For example, when trying to realize distortion compensation by digital predistortion (DPD) with a lookup table (LUT) adaptive method in a configuration in which distortion compensation arithmetic processing units having three different characteristics are cascaded, the following is as follows. That is, the address range of the third lookup table (LUT3) of the third distortion compensation coefficient data memory in the third distortion compensation arithmetic processing section cascade-connected to the next stage of the second distortion compensation arithmetic processing section 2 is the address range of the third lookup table (LUT3) of the preceding stage. 2 It is calculated from the input signal of the distortion compensation arithmetic processing unit 2 and the distortion compensation coefficient. In other words, the address range of the third lookup table (LUT3) of the third distortion compensation coefficient data memory corresponds to the digital quadrature baseband signal I expected to be output from the second distortion compensation arithmetic processing unit 2 immediately before. It is calculated based on the maximum and minimum output values of ", Q".

（本発明の実施形態の動作の説明）
次に、本発明の一実施形態として図１に示した送信装置１００の歪補償動作について、その一例を、図面を参照しながら詳細に説明する。 (Explanation of the operation of the embodiment of the present invention)
Next, an example of the distortion compensation operation of the transmission apparatus 100 shown in FIG. 1 as one embodiment of the present invention will be described in detail with reference to the drawings.

図１の送信装置１００は、前述したように、歪補償回路１０１として特性が異なる歪補償演算処理部を２段にカスケード接続している例を示しており、２段にカスケード接続した第１歪補償演算処理部１および第２歪補償演算処理部２のそれぞれは、ルックアップテーブル（ＬＵＴ）適応アドレス方式を備えたデジタルプリディストーション（ＤＰＤ）機能を有している。 As described above, the transmitting apparatus 100 of FIG. 1 shows an example in which distortion compensation arithmetic processing units having different characteristics are cascaded in two stages as the distortion compensation circuit 101. Each of the compensation arithmetic processing unit 1 and the second distortion compensation arithmetic processing unit 2 has a digital predistortion (DPD) function with lookup table (LUT) adaptive addressing.

次に、図１に示した送信装置１００の歪補償回路１０１におけるアドレス範囲と該アドレス範囲に応じたルックアップテーブル（ＬＵＴ）の歪補償係数の更新手順について、図２のフローチャートを参照しながら詳細に説明する。図２は、本発明の一実施形態として図１に示した送信装置１００の歪補償回路１０１における歪補償動作の一例を説明するためのフローチャートである。図２のフローチャートは、図１に示したように、歪補償演算処理部を２段にカスケード接続した歪補償回路構成において、ルックアップテーブル（ＬＵＴ）方式を適用してデジタルプリディストーション（ＤＰＤ）による歪補償を行う場合のルックアップテーブル（ＬＵＴ）のアドレス範囲と該アドレス範囲に応じたルックアップテーブル（ＬＵＴ）の歪補償係数とを更新する手順について、その一例を示している。 Next, the address range in the distortion compensation circuit 101 of the transmission apparatus 100 shown in FIG. 1 and the update procedure of the distortion compensation coefficient of the lookup table (LUT) corresponding to the address range will be described in detail with reference to the flowchart of FIG. to explain. FIG. 2 is a flowchart for explaining an example of distortion compensation operation in distortion compensation circuit 101 of transmission apparatus 100 shown in FIG. 1 as an embodiment of the present invention. As shown in FIG. 1, the flowchart of FIG. 2 is a distortion compensation circuit configuration in which distortion compensation arithmetic processing units are cascade-connected in two stages. An example of a procedure for updating an address range of a lookup table (LUT) and a distortion compensation coefficient of the lookup table (LUT) according to the address range when performing distortion compensation is shown.

つまり、図２のフローチャートにおいては、第１段階のデータ取得段階と第２段階のアドレス範囲計算段階と第３段階のルックアップテーブル（ＬＵＴ）の拡大または縮小段階との３段階によって歪補償係数の更新処理が実施される。 That is, in the flow chart of FIG. 2, the distortion compensation coefficient is calculated in three stages: the first stage of data acquisition, the second stage of address range calculation, and the third stage of lookup table (LUT) expansion or contraction. Update processing is performed.

まず、第１段階のデータ取得段階においては、アドレス範囲計算部４において、前段の歪補償演算処理部の歪補償係数データメモリにおけるルックアップテーブル（ＬＵＴ）から各アドレスｘとそれぞれに対応する歪補償係数ｙとを、全てのアドレスに関して取得する。次の第２段階のアドレス範囲計算段階においては、アドレス範囲計算部４において、取得した前段のルックアップテーブル（ＬＵＴ）における全てのアドレスｘに関する歪補償係数ｙに基づいて、後段の歪補償演算処理部における歪補償係数データメモリのルックアップテーブル（ＬＵＴ）におけるルックアップテーブル（ＬＵＴ）の新しいアドレス範囲を計算する。 First, in the data acquisition stage of the first stage, the address range calculator 4 extracts each address x and the distortion compensation data corresponding to each address x from a lookup table (LUT) in the distortion compensation coefficient data memory of the distortion compensation calculation processor at the previous stage. coefficients y for all addresses. In the address range calculation stage of the second stage, the address range calculation unit 4 performs the following distortion compensation calculation processing based on the distortion compensation coefficients y for all addresses x in the acquired lookup table (LUT) of the previous stage. Calculate the new address range of the lookup table (LUT) in the distortion compensation coefficient data memory lookup table (LUT) in the section.

そして、第３段階のルックアップテーブル（ＬＵＴ）の拡大または縮小段階においては、計算して得られた新しいアドレス範囲に合わせるように、制御部３において、後段の歪補償演算処理部における歪補償係数データメモリのルックアップテーブル（ＬＵＴ）のサイズを拡大または縮小する。 Then, in the step of expanding or contracting the lookup table (LUT) in the third step, the control unit 3 controls the distortion compensation coefficients in the subsequent distortion compensation arithmetic processing unit so as to match the new address range obtained by the calculation. Increase or decrease the size of the lookup table (LUT) in data memory.

次に、制御部３は、歪補償回路１０１への入力信号（すなわち、送信装置１００から送信しようとする信号）と後続の電力増幅器からフィードバックされてきた帰還信号とに基づいて、新しい歪補償係数を再計算する。再計算した新しい歪補償係数は、各ルックアップテーブル（ＬＵＴ）のアドレス範囲更新後の新しいアドレスに合わせて、各ルックアップテーブル（ＬＵＴ）に更新設定される。ここで、ルックアップテーブル（ＬＵＴ）の新しいアドレス範囲における歪補償係数の設定アドレスを数式によって表現することが可能な場合は、アドレス近似を行う必要はないので、直ちに再計算すれば良いが、数式によって表現することが不可能な場合は、新しいアドレス範囲における歪補償係数の設定アドレスの近似計算を行った後、該当する歪補償係数を再計算する。 Next, the control unit 3 generates a new distortion compensation coefficient based on the input signal to the distortion compensation circuit 101 (that is, the signal to be transmitted from the transmitter 100) and the feedback signal fed back from the subsequent power amplifier. recalculate. The new recalculated distortion compensation coefficients are updated and set in each lookup table (LUT) according to the new address after updating the address range of each lookup table (LUT). Here, if it is possible to express the setting address of the distortion compensation coefficient in the new address range of the lookup table (LUT) by a formula, there is no need to perform address approximation, so the calculation can be performed immediately. If it is impossible to express the distortion compensation coefficient by , then the corresponding distortion compensation coefficient is recalculated after performing an approximate calculation of the setting address of the distortion compensation coefficient in the new address range.

次に、図２のフローチャートに従って歪補償係数の更新処理についてさらに詳細に説明する。アドレス範囲計算部４は、まず、前段の歪補償演算処理部における歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第１歪補償演算処理部１における第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１））の全てのアドレスｘとそれぞれのアドレスｘに対応する歪補償係数ｙの値とを取得する（ステップＳ１）。ここで、アドレスｘは、前述したように、前段の歪補償演算処理部（例えば第１歪補償演算処理部１）への各入力信号レベルに相当する。 Next, the processing for updating the distortion compensation coefficient will be described in more detail according to the flowchart of FIG. The address range calculator 4 first calculates the lookup table (LUT) of the distortion compensation coefficient data memory in the distortion compensation arithmetic processor at the previous stage (for example, the lookup table (LUT) of the first distortion compensation coefficient data memory 12 in the first distortion compensation arithmetic processor 1). 1 lookup table (LUT1)) and the value of the distortion compensation coefficient y corresponding to each address x are obtained (step S1). Here, the address x corresponds to each input signal level to the distortion compensation arithmetic processing section (for example, the first distortion compensation arithmetic processing section 1) in the preceding stage, as described above.

次いで、アドレス範囲計算部４は、取得した全てのアドレスｘとそれぞれのアドレスｘに対応する歪補償係数ｙとを乗算することにより、それぞれのアドレスｘにおいて前段の歪補償回路（例えば第１歪補償演算処理部１）から出力される出力信号ｙ’（ｙ’＝ｙ×ｘ、すなわちデジタル直交ベースバンド信号Ｉ’、Ｑ’）の値を計算する（ステップＳ２）。 Next, the address range calculator 4 multiplies all of the acquired addresses x by the distortion compensation coefficient y corresponding to each address x, thereby obtaining the distortion compensation circuit (for example, the first distortion compensation circuit) at each address x. The value of the output signal y' (y'=yxx, that is, the digital quadrature baseband signals I' and Q') output from the arithmetic processing unit 1) is calculated (step S2).

そして、アドレス範囲計算部４は、計算したそれぞれのアドレスｘにおける出力信号ｙ’（＝ｙ×ｘ）の中から、出力信号ｙ’の最大値Ａと最小値ａとを取得して、取得した最大値Ａと最小値ａとを、後段の歪補償演算処理部における歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償演算処理部２における第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２））の最大アドレスＡ’と最小アドレスａ’とする（ステップＳ３）。 Then, the address range calculation unit 4 acquires the maximum value A and the minimum value a of the output signal y' from the calculated output signal y' (=yxx) at each address x, and acquires The maximum value A and the minimum value a are stored in a lookup table (LUT) of the distortion compensation coefficient data memory in the subsequent distortion compensation calculation processing unit (for example, the second distortion compensation coefficient data memory 22 in the second distortion compensation calculation processing unit 2). The maximum address A' and the minimum address a' of the second lookup table (LUT2) are set (step S3).

しかる後、アドレス範囲計算部４は、求めた後段の歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２））の最大アドレスＡ’と最小アドレスａ’との差（Ｘ２＝Ａ’－ａ’）を計算して、計算した差を第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）の新しいアドレス範囲Ｘ２とする（ステップＳ４）。 After that, the address range calculation unit 4 calculates the maximum address A ' and the minimum address a' (X2=A'-a'), and the calculated difference is used as the new address range X2 of the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22. (step S4).

次いで、制御部３は、後段の歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２））の更新後の新しいアドレスに対応する歪補償係数の設定アドレスを数式で表現することが可能か否かを確認し（ステップＳ５）、数式で表現することが可能な場合には（ステップＳ５のＹＥＳ）、ステップＳ９に移行する。 Next, the control unit 3 corresponds to the updated new address of the lookup table (LUT) of the distortion compensation coefficient data memory in the subsequent stage (for example, the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22). It is checked whether or not the setting address of the distortion compensation coefficient can be expressed by a formula (step S5), and if it can be expressed by a formula (YES in step S5), the process proceeds to step S9.

一方、更新後の新しいアドレスに対応する歪補償係数の設定アドレスを数式では表現することができない場合には（ステップＳ５のＮＯ）、制御部３は、新しいアドレス範囲Ｘ２と今まで用いていた更新前のアドレス範囲Ｘ１とを比較して、変化率Ｙ（＝Ｘ２／Ｘ１）を求める（ステップＳ６）。そして、更新前のアドレスに変化率Ｙを乗算して、近似的に、設定アドレスとする新しいアドレスを求め、今までのアドレスに格納していた歪補償係数を新しいアドレスに格納し直すことにより、歪補償係数を更新する（ステップＳ７）。そして、今まで用いていた更新前のアドレス範囲Ｘ１を、新しいアドレス範囲Ｘ２に更新する（ステップＳ８）。すなわち、後段の歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２））を拡大または縮小する。しかる後、ステップＳ９に移行する。 On the other hand, if the set address of the distortion compensation coefficient corresponding to the new address after updating cannot be expressed by a formula (NO in step S5), the control unit 3 sets the new address range X2 and the update A change rate Y (=X2/X1) is obtained by comparing with the previous address range X1 (step S6). Then, the address before update is multiplied by the rate of change Y to approximately obtain a new address as a setting address, and the distortion compensation coefficient stored in the old address is stored again in the new address. A distortion compensation coefficient is updated (step S7). Then, the pre-update address range X1 used until now is updated to the new address range X2 (step S8). That is, the lookup table (LUT) of the subsequent distortion compensation coefficient data memory (for example, the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22) is enlarged or reduced. After an appropriate time, it transfers to step S9.

つまり、更新後の新しいアドレスに対応する歪補償係数を数式では表現することができない場合は、近似的に設定アドレスとして算出した新しいアドレスに歪補償係数を設定し直してから、ステップＳ９に移行して歪補償係数の再計算を行うが、新しい更新後のアドレスに対応する歪補償係数を数式で表現することが可能な場合は、近似する必要はないので、そのまま、ステップＳ９に移行して歪補償係数を再計算すれば良い。 In other words, if the distortion compensation coefficient corresponding to the new address after updating cannot be expressed by a formula, the distortion compensation coefficient is reset to the new address that was approximately calculated as the set address, and then the process proceeds to step S9. However, if the distortion compensation coefficient corresponding to the new post-update address can be expressed by a formula, there is no need for approximation. The compensation coefficient should be recalculated.

言い換えると、後段の歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償係数データメモリ２２の新しいアドレス範囲Ｘ２の第２ルックアップテーブル（ＬＵＴ２））には、新しいアドレス範囲Ｘ２の適用前後において同じアドレスに同じ歪補償係数の値が格納されるように、第２ルックアップテーブル（ＬＵＴ２）を拡大または縮小させる。この結果、ステップＳ９にて再計算された歪補償係数が拡大または縮小されて変更された新しいアドレスに設定されることになる。而して、再計算された歪補償係数が新しいアドレス範囲Ｘ２に対応するように更新して格納された後段の歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２））の歪補償係数の分解能は、常に、最適値となり、精度が高い歪補償を実現することが可能になる。 In other words, the lookup table (LUT) of the distortion compensation coefficient data memory in the subsequent stage (for example, the second lookup table (LUT2) of the new address range X2 of the second distortion compensation coefficient data memory 22) contains the new address range X2. The second lookup table (LUT2) is enlarged or reduced so that the same distortion compensation coefficient value is stored at the same address before and after application. As a result, the distortion compensation coefficient recalculated in step S9 is set to the new address that has been expanded or reduced. Therefore, the lookup table (LUT) of the distortion compensation coefficient data memory (for example, the second distortion compensation coefficient data memory) in which the recalculated distortion compensation coefficient is updated and stored so as to correspond to the new address range X2. The resolution of the distortion compensation coefficients of the second lookup table (LUT2) of 22) always becomes an optimum value, and it becomes possible to realize highly accurate distortion compensation.

ステップＳ９に移行すると、制御部３は、歪補償回路１０１に入力されてきた入力信号であるデジタル直交ベースバンド信号Ｉ、Ｑと電力増幅器からフィードバックされてきた帰還信号Ｉｂ、Ｑｂ（電力増幅器からのＲＦ出力信号の一部をＡＤ変換した信号）とに基づいて、電力増幅器やメモリ効果などの非線形特性に対する逆歪特性を示す歪補償係数を再計算する。そして、制御部３は、再計算した歪補償係数を用いて、前段の第１歪補償演算処理部１における第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）と後段の第２歪補償演算処理部２における第２歪補償係数データメモリ２２の新しいアドレス範囲Ｘ２の第２ルックアップテーブル（ＬＵＴ２）とのそれぞれに格納されている歪補償係数を更新する（ステップＳ９）。 At step S9, the control unit 3 controls the digital quadrature baseband signals I and Q, which are the input signals input to the distortion compensation circuit 101, and the feedback signals Ib and Qb fed back from the power amplifier ( A signal obtained by AD-converting a part of the RF output signal), a distortion compensation coefficient indicating reverse distortion characteristics with respect to non-linear characteristics such as power amplifier and memory effect is recalculated. Then, using the recalculated distortion compensation coefficient, the control unit 3 uses the first lookup table (LUT1) of the first distortion compensation coefficient data memory 12 in the first distortion compensation calculation processing unit 1 at the front stage and the second lookup table (LUT1) at the rear stage. The distortion compensation coefficients stored in the second lookup table (LUT2) of the new address range X2 of the second distortion compensation coefficient data memory 22 in the distortion compensation calculation processor 2 are updated (step S9).

本実施形態において以上のような更新手順を実施することにより、送信装置１００の電力増幅器の出力信号の非線形性が変化しても、変化に応じて、前段側の歪補償演算処理部のルックアップテーブル（ＬＵＴ）（例えば第１歪補償演算処理部１の第１ルックアップテーブル（ＬＵＴ１））の出力の計算結果に基づいて後段側の歪補償演算処理部のルックアップテーブル（ＬＵＴ）（例えば第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２））のアドレス範囲を常に最適値に適応制御することができる。而して、常に精度の高い歪補償を実現することが可能になる。 By performing the update procedure as described above in the present embodiment, even if the nonlinearity of the output signal of the power amplifier of the transmission device 100 changes, the lookup of the distortion compensation arithmetic processing unit in the preceding stage can be performed according to the change. A lookup table (LUT) (for example, the first lookup table (LUT1) of the first distortion compensation arithmetic processing unit 1) based on the calculation result of the output of the table (LUT) (for example, the first lookup table (LUT1) of the first distortion compensation arithmetic processing unit 1) 2), the address range of the second lookup table (LUT2) of the distortion compensation arithmetic processing unit 2 can be adaptively controlled to always be an optimum value. Therefore, it is possible to always achieve highly accurate distortion compensation.

次に、以上のような前段側の歪補償演算処理部の出力計算結果に基づいて実施される、後段側の歪補償演算処理部における歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償演算処理部２における第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２））のアドレス範囲と該アドレス範囲に応じた歪補償係数の更新動作について、具体例を用いてさらに説明する。 Next, a lookup table (LUT) (for example, a look-up table (LUT)) of the distortion compensation coefficient data memory in the post-stage distortion compensation arithmetic processing unit is executed based on the output calculation result of the pre-stage distortion compensation arithmetic processing unit as described above. 2 The address range of the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22 in the distortion compensation calculation processing unit 2 and the update operation of the distortion compensation coefficient according to the address range will be further described using a specific example. explain.

例えば、前段側の第１歪補償演算処理部１における第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）と後段側の第２歪補償演算処理部２における第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）とのそれぞれに、図３に示すような歪補償係数が格納されている場合について説明する。 For example, the first lookup table (LUT1) of the first distortion compensation coefficient data memory 12 in the first distortion compensation calculation processing unit 1 on the front side and the second distortion compensation coefficient data in the second distortion compensation calculation processing unit 2 on the rear side A case where distortion compensation coefficients as shown in FIG. 3 are stored in each of the second lookup table (LUT2) of the memory 22 will be described.

図３は、図１に示す歪補償回路１０１の前段側の第１歪補償演算処理部１における第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）と後段側の第２歪補償演算処理部２における第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）とのそれぞれに格納されている歪補償係数の一例を示すグラフであり、横軸にそれぞれのルックアップテーブル（ＬＵＴ）のアドレスを示し、縦軸にそれぞれのルックアップテーブル（ＬＵＴ）に格納されている歪補償係数を示している。 FIG. 3 shows the first lookup table (LUT1) of the first distortion compensation coefficient data memory 12 in the first distortion compensation arithmetic processing unit 1 on the front side of the distortion compensation circuit 101 shown in FIG. 1 and the second distortion compensation on the rear side. 3 is a graph showing an example of distortion compensation coefficients stored in the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22 in the arithmetic processing unit 2, and the horizontal axis represents each lookup table (LUT2). The vertical axis indicates the distortion compensation coefficient stored in each lookup table (LUT).

図３において、図３（Ａ）は、前段側の第１歪補償演算処理部１における第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）の歪補償係数を示し、第１ルックアップテーブル（ＬＵＴ１）のアドレスに対して第１ルックアップテーブル（ＬＵＴ１）の歪補償係数が３から０．５へと直線的に漸減している場合を示している。なお、図３（Ａ）に示す例においては、第１ルックアップテーブル（ＬＵＴ１）アドレス範囲が０～５の範囲である。 In FIG. 3, FIG. 3(A) shows the distortion compensation coefficients of the first lookup table (LUT1) of the first distortion compensation coefficient data memory 12 in the first distortion compensation arithmetic processing unit 1 on the preceding stage. A case is shown in which the distortion compensation coefficient of the first lookup table (LUT1) gradually decreases linearly from 3 to 0.5 with respect to the address of the uptable (LUT1). In the example shown in FIG. 3A, the address range of the first lookup table (LUT1) is 0-5.

一方、図３（Ｂ）は、後段側の第２歪補償演算処理部２における第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）の歪補償係数を示し、第２ルックアップテーブル（ＬＵＴ２）のアドレスに対して第２ルックアップテーブル（ＬＵＴ２）の歪補償係数が１から１６へと直線的に漸増している場合を示している。図３（Ｂ）に示す例においては、第２ルックアップテーブル（ＬＵＴ２）アドレス範囲が０～１０の範囲である。 On the other hand, FIG. 3B shows the distortion compensation coefficients of the second lookup table (LUT2) of the second distortion compensation coefficient data memory 22 in the second distortion compensation calculation processing section 2 on the subsequent stage. It shows a case where the distortion compensation coefficient of the second lookup table (LUT2) gradually increases linearly from 1 to 16 with respect to the address of (LUT2). In the example shown in FIG. 3B, the second lookup table (LUT2) address range is 0-10.

図３に示すような歪補償係数が第１ルックアップテーブル（ＬＵＴ１）、第２ルックアップテーブル（ＬＵＴ２）のそれぞれに設定されている場合に、アドレス範囲計算部４は、まず、第１歪補償演算処理部１の第１ルックアップテーブル（ＬＵＴ１）の出力信号すなわち第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２）への入力信号を計算する。つまり、第１歪補償演算処理部１の第１ルックアップテーブル（ＬＵＴ１）の各アドレスｘとそれぞれのアドレスｘに対応する第１ルックアップテーブル（ＬＵＴ１）の値、すなわち歪補償係数の値ｙとを乗算して、第１ルックアップテーブル（ＬＵＴ１）が出力する出力信号ｙ’ 、すなわち第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２）への入力信号ｙ’を、第１ルックアップテーブル（ＬＵＴ１）全てのアドレスｘに対して計算する。 When the distortion compensation coefficients as shown in FIG. 3 are set in the first lookup table (LUT1) and the second lookup table (LUT2), the address range calculator 4 first performs the first distortion compensation The output signal of the first lookup table (LUT1) of the arithmetic processing unit 1, that is, the input signal to the second lookup table (LUT2) of the second distortion compensation arithmetic processing unit 2 is calculated. That is, each address x of the first lookup table (LUT1) of the first distortion compensation arithmetic processing unit 1 and the value of the first lookup table (LUT1) corresponding to each address x, that is, the value y of the distortion compensation coefficient and by multiplying the output signal y' output from the first lookup table (LUT1), that is, the input signal y' to the second lookup table (LUT2) of the second distortion compensation arithmetic processing unit 2, by the first lookup Up table (LUT1) Calculate for all addresses x.

計算した結果として、第２ルックアップテーブル（ＬＵＴ２）への入力信号ｙ’は、図４に示すような放物線形状になる。図４は、図１に示す歪補償回路１０１の前段側の第１歪補償演算処理部１における第１ルックアップテーブル（ＬＵＴ１）が図３に示す状態に設定されている場合において、後段側の第２歪補償演算処理部２における第２ルックアップテーブル（ＬＵＴ２）への入力信号ｙ’を計算して求めた結果の一例を示すグラフである。横軸に第１ルックアップテーブル（ＬＵＴ１）のアドレスｘ、すなわち第１歪補償演算処理部１への入力信号に対応するアドレスを示し、縦軸に第１歪補償演算処理部１からの出力信号ｙ’ 、すなわち第２歪補償演算処理部２への入力信号ｙ’を示している。 As a result of the calculation, the input signal y' to the second lookup table (LUT2) has a parabolic shape as shown in FIG. FIG. 4 shows the post-stage distortion compensation circuit 101 shown in FIG. 7 is a graph showing an example of a result obtained by calculating an input signal y' to a second lookup table (LUT2) in a second distortion compensation arithmetic processing section 2; The horizontal axis indicates the address x of the first lookup table (LUT1), that is, the address corresponding to the input signal to the first distortion compensation arithmetic processing section 1, and the vertical axis indicates the output signal from the first distortion compensation arithmetic processing section 1. y', that is, the input signal y' to the second distortion compensation arithmetic processing section 2 is shown.

図４のグラフに示す例においては、第２歪補償演算処理部２への入力信号ｙ’の最大値Ａは４．５であり、最小値ａは０である。つまり、第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２）の参照アドレスの最大値である最大アドレスＡ’は４．５であり、最小値である最小アドレスａ’は０である。したがって、第２歪補償演算処理部２への入力信号ｙ’に基づいて算出される第２ルックアップテーブル（ＬＵＴ２）の新しいアドレス範囲Ｘ２は、０～４．５となる。 In the example shown in the graph of FIG. 4, the maximum value A of the input signal y' to the second distortion compensation arithmetic processing section 2 is 4.5, and the minimum value a is 0. That is, the maximum value of the reference addresses of the second lookup table (LUT2) of the second distortion compensation arithmetic processing unit 2, the maximum address A', is 4.5, and the minimum value, the minimum address a', is 0. . Therefore, the new address range X2 of the second lookup table (LUT2) calculated based on the input signal y' to the second distortion compensation arithmetic processing section 2 is 0 to 4.5.

その結果、図３（Ｂ）に示した第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲Ｘ１の範囲０～１０は変化して、後段の第２歪補償演算処理部２への入力信号ｙ’に基づいて算出された新しいアドレス範囲Ｘ２として、図５に破線によって示すように、アドレスの使用範囲は０～４．５の範囲に縮小される。図５は、図１に示す歪補償回路１０１の後段側の第２歪補償演算処理部２に対する入力信号ｙ’ 、すなわち前段の第１歪補償演算処理部１からの出力信号ｙ’に基づいて算出された後段側の第２歪補償演算処理部２における第２ルックアップテーブル（ＬＵＴ２）の新しいアドレス範囲の一例を示すグラフである。横軸に第２ルックアップテーブル（ＬＵＴ２）のアドレス、すなわち第２歪補償演算処理部２への入力信号ｙ’に対応するアドレスを示し、縦軸に第２ルックアップテーブル（ＬＵＴ２）の歪補償係数を示している。 As a result, the range 0 to 10 of the address range X1 of the second lookup table (LUT2) shown in FIG. As a new address range X2 calculated based on this, the usable range of addresses is reduced to the range of 0 to 4.5, as indicated by the dashed line in FIG. FIG. 5 is based on the input signal y' to the second distortion compensation arithmetic processing section 2 on the rear side of the distortion compensation circuit 101 shown in FIG. FIG. 11 is a graph showing an example of a calculated new address range of the second lookup table (LUT2) in the second distortion compensation arithmetic processing section 2 on the subsequent stage; FIG. The horizontal axis represents the address of the second lookup table (LUT2), that is, the address corresponding to the input signal y' to the second distortion compensation arithmetic processing unit 2, and the vertical axis represents the distortion compensation of the second lookup table (LUT2). shows the coefficient.

図５のグラフに示すように、第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２）の新しいアドレス範囲Ｘ２は、実際に使用される使用範囲として、０～４．５の範囲に縮小される。つまり、第２ルックアップテーブル（ＬＵＴ２）の実際に使用される歪補償係数の値としては、図３（Ｂ）に示したような１～１６の範囲ではなく、図５に実線のグラフとして示しているように、１～８の範囲（アドレス範囲が０～４．５）に縮小される。したがって、第２ルックアップテーブル（ＬＵＴ２）に格納されている歪補償係数を示す破線のグラフは、実線のグラフと同じ範囲であり、第２歪補償演算処理部２においては、第２ルックアップテーブル（ＬＵＴ２）を無駄なく使用することが可能になっていることを示している。 As shown in the graph of FIG. 5, the new address range X2 of the second lookup table (LUT2) of the second distortion compensation arithmetic processing section 2 is in the range of 0 to 4.5 as the range actually used. reduced. That is, the values of the distortion compensation coefficients actually used in the second lookup table (LUT2) are not in the range of 1 to 16 as shown in FIG. As shown, it is reduced to the range 1-8 (with an address range of 0-4.5). Therefore, the dashed line graph showing the distortion compensation coefficients stored in the second lookup table (LUT2) has the same range as the solid line graph. (LUT2) can be used without waste.

一方、現状の技術のように、前段の第１歪補償演算処理部１の出力信号ｙ’ 、すなわち後段の第２歪補償演算処理部２への入力信号ｙ’に基づいて後段側の第２歪補償演算処理部２における第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新しない場合には、アドレス範囲は、図３（Ｂ）に示した通りであり、図６のグラフに示す状態になる、図６は、図１に示す歪補償回路１０１の後段側の第２歪補償演算処理部２に対する入力信号ｙ’すなわち前段の第１歪補償演算処理部１からの出力信号ｙ’に基づいて後段側の第２歪補償演算処理部２における第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新しない現状の技術におけるアドレス範囲を示すグラフである。図５の場合と同様、横軸に第２ルックアップテーブル（ＬＵＴ２）のアドレス、すなわち第２歪補償演算処理部２への入力信号ｙ’に対応するアドレスを示し、縦軸に第２ルックアップテーブル（ＬＵＴ２）の歪補償係数を示している。 On the other hand, as in the current technology, based on the output signal y' of the first distortion compensation arithmetic processing section 1 in the former stage, that is, the input signal y' to the second distortion compensation arithmetic processing section 2 in the latter stage, the second When the address range of the second lookup table (LUT2) in the distortion compensation calculation processing unit 2 is not updated, the address range is as shown in FIG. 3B and is in the state shown in the graph of FIG. , based on the input signal y' to the second distortion compensation arithmetic processing section 2 on the subsequent stage side of the distortion compensation circuit 101 shown in FIG. 7 is a graph showing the address range in the current technology in which the address range of the second lookup table (LUT2) in the second distortion compensation arithmetic processing section 2 on the subsequent stage is not updated. As in the case of FIG. 5, the horizontal axis indicates the address of the second lookup table (LUT2), that is, the address corresponding to the input signal y' to the second distortion compensation arithmetic processing section 2, and the vertical axis indicates the second lookup table. It shows the distortion compensation coefficient of the table (LUT2).

図６に破線のグラフで示すように、第２ルックアップテーブル（ＬＵＴ２）に格納されている歪補償係数は、図３（Ｂ）に示す第２歪補償係数データメモリ２２に格納されているルックアップテーブル（ＬＵＴ）の場合と全く同じであり、アドレス範囲は０～１０の範囲になる。一方、図６に実線のグラフで示すように、第２ルックアップテーブル（ＬＵＴ２）において実際に使用される歪補償係数は、図４、図５にて例示した場合と同様に、アドレス範囲が０～４．５の範囲である。したがって、図６に示すように、実線のグラフで示す第２ルックアップテーブル（ＬＵＴ２）として実際に使用される歪補償係数と破線で示す第２ルックアップテーブル（ＬＵＴ２）として格納されている歪補償係数とは重なる部分が少なく、作成した第２ルックアップテーブル（ＬＵＴ２）に未使用アドレス範囲（すなわちアドレス４．５～１０）が生じていることが分かる。 As shown by the broken line graph in FIG. 6, the distortion compensation coefficients stored in the second lookup table (LUT2) are the lookup coefficients stored in the second distortion compensation coefficient data memory 22 shown in FIG. It is exactly the same as the up table (LUT), and the address range is 0-10. On the other hand, as shown by the solid line graph in FIG. 6, the distortion compensation coefficients actually used in the second lookup table (LUT2) have an address range of 0, as in the cases illustrated in FIGS. ~4.5. Therefore, as shown in FIG. 6, the distortion compensation coefficients actually used as the second lookup table (LUT2) indicated by the solid line graph and the distortion compensation stored as the second lookup table (LUT2) indicated by the broken line It can be seen that there is little overlap with the coefficient, and an unused address range (that is, addresses 4.5 to 10) is generated in the created second lookup table (LUT2).

また、図７は、図１に示す歪補償回路１０１において後段側の第２歪補償演算処理部２に対する入力信号に基づいて後段側の第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新する場合と更新しない場合とを比較するために後段側の第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２）を拡大してその一例を示した拡大グラフである。横軸には、第２ルックアップテーブル（ＬＵＴ２）のアドレスすなわち第２歪補償演算処理部２への入力信号ｙ’に対応するアドレスに関して、図５、図６の場合とは異なり、０～０．５の範囲を拡大して示している。なお、縦軸には、図５、図６の場合と同様、第２ルックアップテーブル（ＬＵＴ２）の歪補償係数を示している。 FIG. 7 shows a case where the address range of the second lookup table (LUT2) on the rear side is updated based on the input signal to the second distortion compensation arithmetic processing section 2 on the rear side in the distortion compensation circuit 101 shown in FIG. 10 is an enlarged graph showing an example of an enlarged second lookup table (LUT2) of the second distortion compensation arithmetic processing section 2 on the rear stage for comparison with a case of not updating. On the horizontal axis, the address of the second lookup table (LUT2), that is, the address corresponding to the input signal y' to the second distortion compensation arithmetic processing unit 2, is 0 to 0, unlike the cases of FIGS. .5 range is shown enlarged. The vertical axis indicates the distortion compensation coefficient of the second lookup table (LUT2), as in FIGS.

図７の拡大図において、白丸印は、前段側の第１歪補償演算処理部１の出力信号ｙ’すなわち後段側の第２歪補償演算処理部２への入力信号ｙ’に基づいて、第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新する場合を示し、黒の菱形印は、第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新しない場合を示している。 In the enlarged view of FIG. 7 , white circles indicate the first 2 indicates the case where the address range of the second lookup table (LUT2) is updated, and the black rhombus indicates the case where the address range of the second lookup table (LUT2) is not updated.

ここで、第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲の更新の有無に関わらず、歪補償係数が格納されているアドレスの総数は固定である。しかし、第２ルックアップテーブル（ＬＵＴ２）が実際に使用される使用範囲におけるアドレス数を比較すると、図７に示すように、アドレス範囲の更新を行った場合の方が、歪補償係数が格納されているアドレス数が遥かに多く、分解能が遥かに良くなっていることが分かる。 Here, regardless of whether or not the address range of the second lookup table (LUT2) is updated, the total number of addresses storing distortion compensation coefficients is fixed. However, when comparing the number of addresses in the range where the second lookup table (LUT2) is actually used, as shown in FIG. It can be seen that the number of addresses that are stored is much larger and the resolution is much better.

なお、前述した第２ルックアップテーブル（ＬＵＴ２）の拡大または縮小方法に関しては、前述したような方法に限るものではない。例えば、近似式を計算することにより更新したアドレスを用いて第２ルックアップテーブル（ＬＵＴ２）を求めることによって、テーブルを拡大または縮小するという方法を適用しても良い。一般に、ルックアップテーブル（ＬＵＴ）を拡大または縮小する方法は多数知られており、いずれの方法も、当事者にとっては、良く知られている方法であるので、ここでの詳細な説明は省略するが、第２ルックアップテーブル（ＬＵＴ２）の拡大または縮小方法に関しては、如何なる方法を用いても構わない。 Note that the method of enlarging or reducing the second lookup table (LUT2) is not limited to the method described above. For example, a method of expanding or contracting the table by obtaining the second lookup table (LUT2) using the updated address by calculating the approximate expression may be applied. In general, there are many known methods for expanding or contracting a lookup table (LUT), and all of these methods are well known to those involved, so a detailed description thereof will be omitted here. Any method may be used for enlarging or reducing the second lookup table (LUT2).

（本発明の実施形態の効果の説明）
以上に詳細に説明したように、本発明の実施形態は、ルックアップテーブルモデル（ＬＵＴ：Look Up Table model）によるデジタルプリディストーション（ＤＰＤ）方式を適用した歪補償演算処理部を２個以上カスケード接続した構成からなる歪補償回路に関するものであり、以下のような効果が得られる。 (Description of effects of the embodiment of the present invention)
As described in detail above, in the embodiment of the present invention, two or more distortion compensation arithmetic processing units applying a digital predistortion (DPD) method based on a Look Up Table model (LUT) are cascade-connected. The present invention relates to a distortion compensating circuit having such a configuration, and the following effects can be obtained.

すなわち、本実施形態においては、カスケード接続した歪補償演算処理部それぞれは、自歪補償演算処理部に対する前段からの入力信号のレベル範囲に基づいて自歪補償演算処理部のルックアップテーブル（ＬＵＴ）のアドレス範囲を常に最適値に適応制御することができるので、電力増幅器の出力信号等の非線形性が変化しても、精度の高い歪補償を実現することが可能になる。 That is, in the present embodiment, each of the cascade-connected distortion compensation arithmetic processing units uses the lookup table (LUT) of the self-distortion compensation arithmetic processing unit based on the level range of the input signal from the previous stage to the self-distortion compensation arithmetic processing unit. can always be adaptively controlled to an optimum value, it is possible to realize highly accurate distortion compensation even if the nonlinearity of the output signal of the power amplifier or the like changes.

例えば、第１歪補償演算処理部１からの出力が入力される後段側の第２歪補償演算処理部２の場合には、第２歪補償演算処理部２に対する第１歪補償演算処理部１からの入力信号のレベル範囲の計算結果に基づいて第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を常に最適値に適応制御することができるので、精度の高い歪補償を実現することが可能となる。 For example, in the case of the second distortion compensation arithmetic processing unit 2 on the subsequent stage to which the output from the first distortion compensation arithmetic processing unit 1 is input, the first distortion compensation arithmetic processing unit 1 for the second distortion compensation arithmetic processing unit 2 Since the address range of the second lookup table (LUT2) of the second distortion compensation arithmetic processing unit 2 can always be adaptively controlled to the optimum value based on the calculation result of the level range of the input signal from the Compensation can be realized.

以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。 The configuration of the preferred embodiment of the present invention has been described above. However, it should be noted that such embodiments are merely illustrative of the present invention and do not limit the present invention in any way. Those skilled in the art will readily appreciate that various modifications can be made for a particular application without departing from the spirit of the invention.

１ 第１歪補償演算処理部
２ 第２歪補償演算処理部
３ 制御部
４ アドレス範囲計算部
１１ 第１アドレス計算部
１２ 第１歪補償係数データメモリ
１３ 第１歪補償演算部
２１ 第２アドレス計算部
２２ 第２歪補償係数データメモリ
２３ 第２歪補償演算部
１００ 送信装置
１００Ａ 送信装置
１０１ 歪補償回路
１０１Ａ 歪補償回路 1 First distortion compensation arithmetic processor 2 Second distortion compensation arithmetic processor 3 Control unit 4 Address range calculator 11 First address calculator 12 First distortion compensation coefficient data memory 13 First distortion compensation calculator 21 Second address calculator Section 22 Second distortion compensation coefficient data memory 23 Second distortion compensation calculation section 100 Transmitting device 100A Transmitting device 101 Distortion compensation circuit 101A Distortion compensation circuit

Claims (8)

歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成を有し、
前段側の前記歪補償演算処理部の前記ルックアップテーブルの全てのアドレスに対して、それぞれのアドレスと該アドレスに対応する歪補償係数とをそれぞれ乗算して得られた出力信号の範囲の中から、前記出力信号の最大値と最小値とを取得し、
前記出力信号の前記最大値と前記最小値を、後段側の前記歪補償演算処理部の前記ルックアップテーブルの最大アドレスと最小アドレスとして設定することにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする歪補償回路。 Having a configuration in which a plurality of distortion compensation arithmetic processing units that perform distortion compensation based on a lookup table storing distortion compensation coefficients are cascaded,
Out of the range of output signals obtained by multiplying all the addresses of the lookup table of the distortion compensation arithmetic processing unit on the preceding stage by the respective addresses and the distortion compensation coefficients corresponding to the addresses , obtaining the maximum and minimum values of the output signal ;
By setting the maximum value and the minimum value of the output signal as the maximum address and the minimum address of the lookup table of the distortion compensation arithmetic processing section on the subsequent stage ,
respectively updating the address range when referring to the lookup table of the self-distortion compensation calculation processing unit,
and,
respectively resetting the distortion compensation coefficients set in the lookup table of the self-distortion compensation arithmetic processing unit to new addresses in the lookup table after updating the address range;
A distortion compensation circuit characterized by: 前記歪補償演算処理部それぞれにおいて、
自歪補償演算処理部の前記ルックアップテーブルのアドレス範囲更新後の新しいアドレスに歪補償係数を設定し直す際に、
自歪補償演算処理部の前記ルックアップテーブルのアドレス範囲更新後の新しいアドレスに対応する歪補償係数の設定アドレスを数式によって表現することができない場合、
更新後のアドレス範囲の更新前のアドレス範囲からの変化率を算出し、算出した該変化率を、アドレス範囲更新前のアドレスそれぞれに乗算して求めたアドレスそれぞれを、アドレス範囲更新後の新しいアドレスと見做して、該新しいアドレスと見做したアドレスそれぞれにアドレス範囲更新前の前記アドレスそれぞれに設定されている歪補償係数を設定することにより、
アドレス範囲更新後の新しいアドレスに歪補償係数を設定し直す、
ことを特徴とする請求項１に記載の歪補償回路。 In each of the distortion compensation calculation processing units,
When resetting the distortion compensation coefficient to a new address after updating the address range of the lookup table of the self-distortion compensation arithmetic processing unit,
When the setting address of the distortion compensation coefficient corresponding to the new address after updating the address range of the lookup table of the self-distortion compensation arithmetic processing unit cannot be expressed by a formula,
Calculate the rate of change of the address range after updating from the address range before updating, and multiply each address before updating the address range by the calculated rate of change. By setting the distortion compensation coefficient set to each address before updating the address range to each address regarded as the new address,
Reset the distortion compensation coefficient to the new address after updating the address range,
2. The distortion compensation circuit according to claim 1, wherein: 自歪補償回路に入力された入力信号と自歪補償回路の出力側の回路からフィードバックされてきた帰還信号との比較結果に基づいて新しい歪補償係数を再計算し、再計算した該歪補償係数を用いて、カスケード接続された前記歪補償演算処理部それぞれの前記ルックアップテーブルに格納されている歪補償係数を更新する、
ことを特徴とする請求項１または２に記載の歪補償回路。 A new distortion compensation coefficient is recalculated based on a result of comparison between an input signal input to the self-distortion compensation circuit and a feedback signal fed back from a circuit on the output side of the self-distortion compensation circuit, and the re-calculated distortion compensation coefficient using to update the distortion compensation coefficients stored in the lookup tables of the cascaded distortion compensation arithmetic processing units,
3. The distortion compensation circuit according to claim 1, wherein: 前記歪補償演算処理部それぞれは、
入力されてくる入力信号に対応するアドレスに基づいて自歪補償演算処理部の前記ルックアップテーブルを参照して取得した歪補償係数を該入力信号に乗算することにより歪補償を行った結果を、前記出力信号として出力する、
ことを特徴とする請求項１ないし３のいずれか１項に記載の歪補償回路。 Each of the distortion compensation calculation processing units
The result of performing distortion compensation by multiplying the input signal by the distortion compensation coefficient obtained by referring to the lookup table of the self-distortion compensation calculation processing unit based on the address corresponding to the input signal, output as the output signal;
4. The distortion compensating circuit according to claim 1 , wherein: 歪補償を行う歪補償回路を有し、
前記歪補償回路が、
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなり、
前段側の前記歪補償演算処理部の前記ルックアップテーブルの全てのアドレスに対して、それぞれのアドレスと該アドレスに対応する歪補償係数とをそれぞれ乗算して得られた出力信号の範囲の中から、前記出力信号の最大値と最小値とを取得し、
前記出力信号の前記最大値と前記最小値を、後段側の前記歪補償演算処理部の前記ルックアップテーブルの最大アドレスと最小アドレスとして設定することにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする送信装置。 Having a distortion compensation circuit that performs distortion compensation,
The distortion compensation circuit is
It consists of a configuration in which a plurality of distortion compensation arithmetic processing units that perform distortion compensation based on a lookup table that stores distortion compensation coefficients are cascaded,
Out of the range of output signals obtained by multiplying all the addresses of the lookup table of the distortion compensation arithmetic processing unit on the preceding stage by the respective addresses and the distortion compensation coefficients corresponding to the addresses , obtaining the maximum and minimum values of the output signal ;
By setting the maximum value and the minimum value of the output signal as the maximum address and the minimum address of the lookup table of the distortion compensation arithmetic processing section on the subsequent stage ,
respectively updating the address range when referring to the lookup table of the self-distortion compensation calculation processing unit,
and,
respectively resetting the distortion compensation coefficients set in the lookup table of the self-distortion compensation arithmetic processing unit to new addresses in the lookup table after updating the address range;
A transmitting device characterized by: 歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなる歪補償回路において歪補償を行い、
前段側の前記歪補償演算処理部の前記ルックアップテーブルの全てのアドレスに対して、それぞれのアドレスと該アドレスに対応する歪補償係数とをそれぞれ乗算して得られた出力信号の範囲の中から、前記出力信号の最大値と最小値とを取得し、
前記出力信号の前記最大値と前記最小値を、後段側の前記自歪補償演算処理部の前記ルックアップテーブルの最大アドレスと最小アドレスとして設定することにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする歪補償方法。 performing distortion compensation in a distortion compensation circuit having a configuration in which a plurality of distortion compensation arithmetic processing units that perform distortion compensation based on a lookup table storing distortion compensation coefficients are cascaded;
Out of the range of output signals obtained by multiplying all the addresses of the lookup table of the distortion compensation arithmetic processing unit on the preceding stage by the respective addresses and the distortion compensation coefficients corresponding to the addresses , obtaining the maximum and minimum values of the output signal ;
By setting the maximum value and the minimum value of the output signal as the maximum address and the minimum address of the lookup table of the self-distortion compensation arithmetic processing unit on the subsequent stage ,
respectively updating the address range when referring to the lookup table of the self-distortion compensation calculation processing unit,
and,
respectively resetting the distortion compensation coefficients set in the lookup table of the self-distortion compensation arithmetic processing unit to new addresses in the lookup table after updating the address range;
A distortion compensation method characterized by: 前記歪補償演算処理部それぞれにおいて、
自歪補償演算処理部の前記ルックアップテーブルのアドレス範囲更新後の新しいアドレスに歪補償係数を設定し直す際に、
自歪補償演算処理部の前記ルックアップテーブルのアドレス範囲更新後の新しいアドレスに対応する歪補償係数の設定アドレスを数式によって表現することができない場合、
更新後のアドレス範囲の更新前のアドレス範囲からの変化率を算出し、算出した該変化率を、アドレス範囲更新前のアドレスそれぞれに乗算して求めたアドレスそれぞれを、アドレス範囲更新後の新しいアドレスと見做して、該新しいアドレスと見做したアドレスそれぞれにアドレス範囲更新前の前記アドレスそれぞれに設定されている歪補償係数を設定することにより、
アドレス範囲更新後の新しいアドレスに歪補償係数を設定し直す、
ことを特徴とする請求項６に記載の歪補償方法。 In each of the distortion compensation calculation processing units,
When resetting the distortion compensation coefficient to a new address after updating the address range of the lookup table of the self-distortion compensation arithmetic processing unit,
When the setting address of the distortion compensation coefficient corresponding to the new address after updating the address range of the lookup table of the self-distortion compensation arithmetic processing unit cannot be expressed by a formula,
Calculate the rate of change of the address range after updating from the address range before updating, and multiply each address before updating the address range by the calculated rate of change. By setting the distortion compensation coefficient set to each address before updating the address range to each address regarded as the new address,
Reset the distortion compensation coefficient to the new address after updating the address range,
7. The distortion compensation method according to claim 6 , wherein: 前記歪補償回路に入力された入力信号と該歪補償回路の出力側の回路からフィードバックされてきた帰還信号との比較結果に基づいて新しい歪補償係数を再計算し、再計算した該歪補償係数を用いて、カスケード接続された前記歪補償演算処理部それぞれの前記ルックアップテーブルに格納されている歪補償係数を更新する、
ことを特徴とする請求項６または７に記載の歪補償方法。 recalculating a new distortion compensation coefficient based on a comparison result between an input signal input to the distortion compensation circuit and a feedback signal fed back from a circuit on the output side of the distortion compensation circuit, and recalculating the distortion compensation coefficient using to update the distortion compensation coefficients stored in the lookup tables of the cascaded distortion compensation arithmetic processing units,
8. The distortion compensating method according to claim 6 or 7, characterized in that:
JP2018218405A 2018-11-21 2018-11-21 Distortion compensation circuit, transmitter and distortion compensation method Active JP7268335B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018218405A JP7268335B2 (en) 2018-11-21 2018-11-21 Distortion compensation circuit, transmitter and distortion compensation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018218405A JP7268335B2 (en) 2018-11-21 2018-11-21 Distortion compensation circuit, transmitter and distortion compensation method

Publications (2)

Publication Number Publication Date
JP2020088528A JP2020088528A (en) 2020-06-04
JP7268335B2 true JP7268335B2 (en) 2023-05-08

Family

ID=70910142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018218405A Active JP7268335B2 (en) 2018-11-21 2018-11-21 Distortion compensation circuit, transmitter and distortion compensation method

Country Status (1)

Country Link
JP (1) JP7268335B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114421902B (en) * 2022-01-21 2023-06-06 上海物骐微电子有限公司 Predistortion calibration method and application suitable for WiFi memory-free power amplifier

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347944A (en) 2002-05-24 2003-12-05 Fujitsu Ltd Distortion compensation transmission apparatus
JP2005333353A (en) 2004-05-19 2005-12-02 Hitachi Kokusai Electric Inc Predistorter
WO2006087864A1 (en) 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. Predistorter
JP2006352635A (en) 2005-06-17 2006-12-28 Hitachi Kokusai Electric Inc Predistortion type distortion compensation amplifying device
JP2009089118A (en) 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc Distortion compensation apparatus
US20140294120A1 (en) 2013-03-28 2014-10-02 Texas Intsruments Incorporated Dual loop digital predistortion for power amplifiers
JP2018166325A (en) 2017-03-02 2018-10-25 住友電気工業株式会社 Distortion compensation device and distortion compensation method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347944A (en) 2002-05-24 2003-12-05 Fujitsu Ltd Distortion compensation transmission apparatus
JP2005333353A (en) 2004-05-19 2005-12-02 Hitachi Kokusai Electric Inc Predistorter
WO2006087864A1 (en) 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. Predistorter
JP2006352635A (en) 2005-06-17 2006-12-28 Hitachi Kokusai Electric Inc Predistortion type distortion compensation amplifying device
JP2009089118A (en) 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc Distortion compensation apparatus
US20140294120A1 (en) 2013-03-28 2014-10-02 Texas Intsruments Incorporated Dual loop digital predistortion for power amplifiers
JP2018166325A (en) 2017-03-02 2018-10-25 住友電気工業株式会社 Distortion compensation device and distortion compensation method

Also Published As

Publication number Publication date
JP2020088528A (en) 2020-06-04

Similar Documents

Publication Publication Date Title
US20200313631A1 (en) Power amplifier time-delay invariant predistortion methods and apparatus
US6985033B1 (en) Circuits and methods for adjusting power amplifier predistortion, and power amplifiers and other devices including the same
US8283977B2 (en) Dynamic radio frequency amplifier distortion adjustment based on linearly interpolating from a sample of pre-distortion coefficients that are selected based on signal magnitude
JP4786644B2 (en) Distortion compensation device
JP2012129661A (en) Distortion compensation device, distortion compensation method and radio apparatus
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
US9548703B2 (en) Distortion compensation apparatus, transmission apparatus, and distortion compensation method
KR20050006725A (en) Apparatus and method for power amplifying using predistortion and radio communication system having the apparatus
JP7268335B2 (en) Distortion compensation circuit, transmitter and distortion compensation method
JP5482561B2 (en) Distortion compensation amplification apparatus and distortion compensation method
US9172333B2 (en) Distortion compensation device and distortion compensation method
CN103997301B (en) The pre-distortion method and device of power amplifier time-delay invariant
CN114421902B (en) Predistortion calibration method and application suitable for WiFi memory-free power amplifier
JP6235899B2 (en) Transmitting apparatus and distortion compensation method
KR20070106761A (en) Strain compensation device
KR101684176B1 (en) Digital-predistortion method and device based on repeated usage of feedback samples
KR100581078B1 (en) Fast Look Up TableLUT Predistorting Apparatus and Method Thereof
KR20110068603A (en) Apparatus and method for linearizing power amplifier
Abi Hussein et al. Piecewise complex circular approximation of the inverse characteristics of power amplifiers for digital predistortion techniques

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230404

R151 Written notification of patent or utility model registration

Ref document number: 7268335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151