KR20070106761A

KR20070106761A - Strain compensation device

Info

Publication number: KR20070106761A
Application number: KR1020077020564A
Authority: KR
Inventors: 히데하루 샤꼬; 야스히또 훈유; 다께시 오바
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2005-03-09
Filing date: 2005-03-09
Publication date: 2007-11-05
Also published as: KR100939882B1

Abstract

A strain compensation device for avoiding a deterioration in temporary strain characteristics by averaging the number of references to a storage unit. The strain compensation device comprises a pre-distortion unit for subjecting a transmission signal to a strain compensation with a strain compensation coefficient, a strain compensation operation unit for operating the strain compensation coefficient on the basis of a transmission signal before the strain compensation and a feedback signal to be fed back from the output side of a strain device, an address creation circuit for creating an address corresponding to the transmission signal, and the storage unit for updating and storing the operated strain compensation coefficient into the created address. The address creation circuit creates an address corresponding to the transmission signal by multiplying the power of the transmission signal by a predetermined coefficient, and varies the predetermined coefficient.

Description

Distortion Compensation Device {STRAIN COMPENSATION DEVICE}

본 발명은, 증폭 전의 송신 신호에 대하여 미리 왜곡 보상 처리를 실시하는 전치 왜곡 보상 장치에 관한 것이다. The present invention relates to a predistortion compensation device that performs distortion compensation processing on a transmission signal before amplification in advance.

최근, 무선 통신에서, 디지털화에 의한 고능률 전송이 많이 채용되도록 되고 있다. 무선 통신에 다치 위상 변조 방식을 적용하는 경우, 송신측에서 특히 송신용 전력 증폭기의 증폭 특성을 직선화하여 비선형 왜곡을 억제하여, 인접 채널 누설 전력을 저감하는 기술이 중요하다.In recent years, high efficiency transmission by digitalization has been adopted in wireless communication. In the case of applying the multi-valued phase modulation scheme to wireless communication, it is important for the transmitting side to reduce the adjacent channel leakage power by suppressing nonlinear distortion by linearizing the amplification characteristics of the power amplifier for transmission.

또한 선형성이 뒤떨어지는 증폭기를 사용하여 전력 효율의 향상을 도모하는 경우에는, 그 때문에 생기는 비선형 왜곡을 보상하는 기술이 필수적이다.In addition, in the case of improving the power efficiency by using an amplifier having a poor linearity, a technique for compensating for the nonlinear distortion resulting therefrom is essential.

도 1은 종래의 무선기에서의 송신 장치의 일례를 도시하는 블록도이다. 송신 신호 발생 장치(1)는 시리얼의 디지털 데이터 열을 송출하고, 시리얼/패러럴 변환기(S/P 변환기)(2)는 디지털 데이터 열을 1비트씩 교대로 할당하여 동상 성분 신호(I 신호 : In-Phase component)와 직교 성분 신호(Q 신호 : Quadrature component)의 2계열로 변환한다.1 is a block diagram showing an example of a transmission apparatus in a conventional radio. The transmission signal generator 1 transmits a serial digital data string, and the serial / parallel converter (S / P converter) 2 alternately allocates the digital data string by 1 bit so that the in-phase component signal (I signal: In Converts into two series of phase component and quadrature component (Q signal).

D/A 변환기(3)는 I 신호, Q 신호의 각각을 아날로그의 베이스밴드 신호로 변환하여 직교 변조기(4)에 입력한다. 직교 변조기(4)는 입력된 I 신호, Q 신호(송 신 베이스밴드 신호)에, 각각 기준 반송파(8)와 이것을 90° 이상한 반송파를 승산하고, 승산 결과를 가산함으로써 직교 변환을 행하여 출력한다.The D / A converter 3 converts each of the I and Q signals into analog baseband signals and inputs them to the quadrature modulator 4. The quadrature modulator 4 multiplies the input I signal and the Q signal (transmission baseband signal) by the reference carrier 8 and the odd carrier by 90 °, respectively, and performs orthogonal transformation by adding the multiplication result to output.

주파수 변환기(5)는 직교 변조 신호와 국부 발진 신호를 믹싱하여 무선 주파수로 변환하고, 송신용 전력 증폭기(6)는 주파수 변환기(5)로부터 출력된 무선 주파수 신호를 전력 증폭하여 공중선(안테나)(7)으로부터 공중에 방사한다.The frequency converter 5 mixes the orthogonal modulation signal and the local oscillation signal and converts the radio frequency into a radio frequency. The transmission power amplifier 6 power-amplifies the radio frequency signal output from the frequency converter 5 to perform aerial amplification (antenna) ( 7) radiate into the air.

여기서, W-CDMA 등의 이동 통신에서는, 송신 장치의 송신 전력은 10㎽∼수10㎽로 크고, 송신용 전력 증폭기(6)의 입출력 특성(왜곡 함수 f(p)를 가짐)은 도 2의 점선으로 나타내는 바와 같이 비직선성으로 된다. 이 비직선 특성에 의해 비선형 왜곡이 발생하고, 송신 주파수 f₀ 주변의 주파수 스펙트럼은 도 3의 파선 특성 a로부터 실선 b로 나타내는 바와 같이 사이드로브가 솟아올라, 인접 채널에 누설되어, 인접 방해가 생긴다. 즉, 도 2에 도시하는 비선형 왜곡에 의해 도 3에 도시한 바와 같이, 송신파가 인접 주파수 채널에 누설되는 전력이 커지게 된다.Here, in mobile communication such as W-CDMA, the transmission power of the transmission device is large from 10 kHz to 10 kHz, and the input / output characteristic (having the distortion function f (p)) of the transmission power amplifier 6 is shown in FIG. As shown by the dotted line, it becomes nonlinear. Due to this nonlinear characteristic, nonlinear distortion occurs, and the frequency spectrum around the transmission frequency f ₀ rises as shown by the solid line b from the dashed characteristic a in FIG. 3, leaks into the adjacent channel, and causes adjacent interference. . That is, as shown in FIG. 3, the power which the transmission wave leaks to an adjacent frequency channel becomes large by the nonlinear distortion shown in FIG.

누설 전력의 크기를 나타내는 ACPR(Adjacent Channel Power Ratio)은, 도 3의 A-A'선간의 스펙트럼 면적인 주목 채널의 전력과, B-B'선간의 인접 채널에 누설되는 스펙트럼 면적인 인접 누설 전력의 비이다. 이와 같은 누설 전력은, 타채널에 대하여 잡음으로 되어, 그 채널의 통신 품질을 열화시키게 된다. 따라서, 엄격하게 규정되고 있다.ACPR (Adjacent Channel Power Ratio), which represents the magnitude of leakage power, represents the power of the channel of interest in the spectral area between the lines A-A 'of FIG. 3 and the adjacent leakage power of the spectral area that leaks into the adjacent channel between the lines B-B'. Is rain. Such leakage power becomes noise with respect to other channels, and deteriorates the communication quality of that channel. Therefore, it is strictly prescribed.

누설 전력은, 예를 들면 전력 증폭기의 선형 영역(도 2, 선형 영역 I 참조)에서 작고, 비선형 영역 Ⅱ에서 커진다. 따라서, 고출력의 송신용 전력 증폭기로 하기 위해서는, 선형 영역 I를 넓게 할 필요가 있다. 그러나, 이를 위해서는 실제로 필요한 능력 이상의 증폭기가 필요로 되어, 코스트 및 장치 사이즈에서 불리하게 되는 문제가 있다. 따라서, 송신 전력의 왜곡을 보상하는 왜곡 보상 기능을 무선 장치에 부여하는 것이 행해지고 있다.The leakage power is small, for example, in the linear region of the power amplifier (see FIG. 2, linear region I), and large in nonlinear region II. Therefore, in order to obtain a high output transmission power amplifier, it is necessary to widen the linear region I. However, this requires an amplifier that is more than actually needed, which is disadvantageous in cost and device size. Therefore, a wireless device is provided with a distortion compensation function for compensating for distortion of transmission power.

도 4는 디지털 비선형 왜곡 보상 기능을 구비한 송신 장치의 블록도이다. 송신 신호 발생 장치(1)로부터 송출되는 디지털 데이터군(송신 신호)은, S/P 변환기(2)에서 I 신호, Q 신호의 2계열로 변환되고, 바람직한 예로서 DSP(디지털 시그널 프로세서)로 구성되는 왜곡 보상부(9)에 입력된다.4 is a block diagram of a transmission apparatus having a digital nonlinear distortion compensation function. The digital data group (transmission signal) transmitted from the transmission signal generator 1 is converted into two series of I and Q signals by the S / P converter 2, and is preferably composed of a DSP (digital signal processor). Is input to the distortion compensator 9 to be made.

왜곡 보상부(9)는, 도 4의 하부에 확대하여 도시한 바와 같이, 송신 신호 x(t)의 파워 pi(i=0∼1023)에 따른 왜곡 보상 계수 h(pi)를 기억하는 왜곡 보상 계수 기억부(90), 송신 신호의 파워 레벨에 따른 왜곡 보상 계수 h(pi)를 이용하여 송신 신호에 왜곡 보상 처리(프리디스토션)을 실시하는 프리디스토션부(91), 또한 송신 신호 x(t)와 후술하는 직교 검파기에서 복조된 복조 신호(피드백 신호) y(t)를 비교하고, 그 차가 0으로 되도록 왜곡 보상 계수 h(pi)를 연산하고, 왜곡 보상 계수 기억부(90)의 왜곡 보상 계수를 갱신하는 왜곡 보상 계수 연산부(92)를 구비하고 있다. The distortion compensator 9 enlarges the lower portion of FIG. 4 and distorts the distortion compensation for storing the distortion compensation coefficient h (pi) according to the power pi (i = 0 to 1023) of the transmission signal x (t). The coefficient storage unit 90, a predistortion unit 91 which performs distortion compensation processing (predistortion) on the transmission signal using the distortion compensation coefficient h (pi) corresponding to the power level of the transmission signal, and also the transmission signal x (t) ) And the demodulated signal (feedback signal) y (t) demodulated by an orthogonal detector to be described later, the distortion compensation coefficient h (pi) is calculated so that the difference becomes 0, and the distortion compensation of the distortion compensation coefficient storage unit 90 is performed. A distortion compensation coefficient calculating unit 92 for updating the coefficient is provided.

왜곡 보상부(9)에서 디스토션 처리가 실시된 신호는 D/A 변환기(3)에 입력된다. D/A 변환기(3)는 입력된 I 신호와 Q 신호를 아날로그의 베이스밴드 신호로 변환하여 직교 변조기(4)에 입력한다. 직교 변조기(4)는 입력된 I 신호, Q 신호에 각각 기준 반송파(8)와 이것을 90° 이상한 신호를 승산하고, 승산 결과를 가산함 으로써 직교 변조를 행하여 출력한다. The signal subjected to the distortion processing in the distortion compensator 9 is input to the D / A converter 3. The D / A converter 3 converts the input I and Q signals into analog baseband signals and inputs them to the quadrature modulator 4. The quadrature modulator 4 multiplies the input I signal and the Q signal by the reference carrier 8 and the odd signal by 90 degrees, respectively, and adds the multiplication result to perform orthogonal modulation and output it.

주파수 변환기(5)는 직교 변조 신호와 국부 발진 신호를 믹싱하여 주파수 변환하고, 송신용 전력 증폭기(6)는 주파수 변환기(5)로부터 출력된 무선 주파수 신호를 전력 증폭하여 공중선(안테나)(7)으로부터 공중에 방사한다.The frequency converter 5 mixes the orthogonal modulation signal and the local oscillation signal to perform frequency conversion, and the transmission power amplifier 6 power-amplifies the radio frequency signal output from the frequency converter 5 to perform the aerial (antenna) 7. From the air.

송신 신호의 일부는 방향성 결합기(10)를 통하여 주파수 변환기(11)에 입력된다. 이 주파수 변환기(11)에서 주파수 변환되어 직교 검파기(12)에 입력된다. 직교 검파기(12)는 송신 신호에 각각 기준 반송파와 이것을 90° 이상한 신호를 승산하여 직교 검파를 행하여, 송신측에서의 베이스밴드 I, Q 신호를 재현하여 A/D 변환기(13)에 입력한다.Part of the transmission signal is input to the frequency converter 11 via the directional coupler 10. The frequency converter 11 converts the frequency and inputs the quadrature detector 12. The quadrature detector 12 multiplies the transmission signal by a reference carrier and a signal having an odd angle of 90 degrees, and performs orthogonal detection. The quadrature detector 12 reproduces the baseband I and Q signals on the transmission side and inputs them to the A / D converter 13.

A/D 변환기(13)는 입력된 I, Q 신호를 디지털 신호로 변환하여 왜곡 보상부(9)에 입력한다. 왜곡 보상부(9)의 왜곡 보상 계수 연산부(92)에 의해 LMS(Least Mean Square) 알고리즘을 이용한 적응 신호 처리에 의해 왜곡 보상 전의 송신 신호와 직교 검파기(12)에서 복조된 피드백 신호를 비교하고, 그 차가 0으로 되도록 왜곡 보상 계수 h(p1)를 연산하여 왜곡 보상 계수 기억부(90)에 기억된 계수를 갱신한다. 이후, 상기 동작을 반복함으로써, 송신용 전력 증폭기(6)의 비선형 왜곡을 억제하여 인접 채널 누설 전력을 저감한다.The A / D converter 13 converts the input I and Q signals into digital signals and inputs them to the distortion compensator 9. The distortion compensation coefficient calculating unit 92 of the distortion compensator 9 compares the transmission signal before distortion compensation with the feedback signal demodulated by the quadrature detector 12 by adaptive signal processing using a Least Mean Square (LMS) algorithm. The distortion compensation coefficient h (p1) is calculated so that the difference becomes 0, and the coefficient stored in the distortion compensation coefficient storage unit 90 is updated. Thereafter, by repeating the above operation, nonlinear distortion of the transmission power amplifier 6 is suppressed to reduce the adjacent channel leakage power.

도 4에서의 왜곡 보상부(9)의 실시예 구성으로서 도 5에 도시한 바와 같은 적응 LMS에 의한 왜곡 보상 처리를 행하는 경우의 구성예가, 예를 들면 특허 문헌1에 기재되어 있다. As an example structure of the distortion compensation part 9 in FIG. 4, the structural example at the time of performing the distortion compensation process by the adaptive LMS as shown in FIG. 5 is described in patent document 1, for example.

도 5에서, 도 4의 프리디스토션부(91)는, 승산기(15a)가 대응하고, 송신 신 호 x(t)에 왜곡 보상 계수 h_n _-1(p)을 승산한다. 도 4의 송신용 전력 증폭기(6)는, 왜곡 함수 f(p)를 갖는 왜곡 디바이스(15b)로서 대응되어 있다. In FIG. 5, the predistortion section 91 of FIG. 4 corresponds to the multiplier 15a and multiplies the transmission signal x (t) by the distortion compensation coefficient h _n _-1 (p). The transmission power amplifier 6 of FIG. 4 corresponds as a distortion device 15b having a distortion function f (p).

또한, 도 4에서의 송신용 전력 증폭기(15b)로부터의 출력 신호를 귀환하는 주파수 변환기(11), 직교 검파기(12) 및 A/D 변환기(13)를 포함하는 부분은, 도 5에서, 귀환계(15c)로서 도시되어 있다.In addition, the part containing the frequency converter 11, the quadrature detector 12, and the A / D converter 13 which returns the output signal from the transmission power amplifier 15b in FIG. 4 is feedback in FIG. It is shown as system 15c.

또한, 도 5에서는 도 4에서의 왜곡 보상 계수 기억부(90)를 룩업 테이블(LUT)(15e)에 의해 구성하고 있다. 룩업 테이블(15e)에 저장된 왜곡 보상 계수 에 대한 갱신값을 생성하는 도 4의 왜곡 보상 계수 연산부(92)는 왜곡 보상 계수 연산부(16)에 의해 구성된다.In addition, in FIG. 5, the distortion compensation coefficient storage part 90 in FIG. 4 is comprised by the lookup table (LUT) 15e. The distortion compensation coefficient calculating unit 92 of FIG. 4 which generates an update value for the distortion compensation coefficient stored in the lookup table 15e is configured by the distortion compensation coefficient calculating unit 16.

이러한 도 5에 도시하는 구성의 왜곡 보상 장치에서, 룩업 테이블(15e)은, 송신 신호 x(t)의 이산적인 각 파워에 대응하여, 왜곡 디바이스(15b)인 송신용 전력 증폭기(6)의 왜곡을 부정하기 위한 왜곡 보상 계수를 기억하고 있다.In the distortion compensating device having the configuration shown in FIG. 5, the lookup table 15e is a distortion of the power amplifier 6 for transmission, which is the distortion device 15b, corresponding to the discrete powers of the transmission signal x (t). The distortion compensation coefficients for negating are stored.

송신 신호 x(t)가 입력되면, 어드레스 생성 회로(15d)는, 송신 신호 x(t)의 파워 p(=x²(t))를 연산하고, 연산된 송신 신호 x(t)의 파워 p(=x²(t))에 일의로 대응하는 어드레스를 생성하고, 판독 어드레스의 지정 정보(AR)로서 출력한다.When the transmission signal x (t) is input, the address generating circuit 15d calculates the power p (= x ² (t)) of the transmission signal x (t), and the power p of the calculated transmission signal x (t). An address uniquely corresponding to (= x ² (t)) is generated and output as the designated information AR of the read address.

그리고, 이 판독 어드레스에 저장된 왜곡 보상 계수 h_n _-1(p)이 룩업 테이블(15e)로부터 판독되어, 참조 부호 15a에서의 왜곡 보상 처리에 이용된다.The distortion compensation coefficient h _n _-1 (p) stored at this read address is read from the lookup table 15e and used for the distortion compensation process at 15a.

룩업 테이블(15e)에 저장한 왜곡 보상 계수의 갱신을 위한 갱신값은, 왜곡 보상 계수 연산부(16)에 의해 연산된다.The update value for updating the distortion compensation coefficient stored in the lookup table 15e is calculated by the distortion compensation coefficient calculating unit 16.

즉, 왜곡 보상 계수 연산부(16)는, 공액 복소 신호 출력부(15f) 및 승산기(15h∼15j)를 갖고 구성된다. 감산기(15g)에 의해, 송신 신호 x(t)와 귀환 복조 신호 y(t)의 차 e(t)를 출력한다. 승산기(15h)는, 왜곡 보상 계수 h_n _-1(p)과 y*(t)의 승산을 행하여, 출력 u*(t)(=h_n _-1(p)y*(t))를 얻는다. 승산기(15i)는, 감산기(15g)의 차 출력 e(t)와 u*(t)의 승산을 행한다. 승산기(15j)는, 스텝 사이즈 파라미터 μ와 승산기(15i)의 출력을 승산한다.That is, the distortion compensation coefficient calculating part 16 is comprised with the conjugate complex signal output part 15f and the multipliers 15h-15j. The subtractor 15g outputs the difference e (t) between the transmission signal x (t) and the feedback demodulation signal y (t). The multiplier 15h multiplies the distortion compensation coefficient h _n _-1 (p) by y * (t) to obtain an output u * (t) (= h _n _-1 (p) y * (t)). . The multiplier 15i multiplies the difference output e (t) and u * (t) of the subtractor 15g. The multiplier 15j multiplies the step size parameter mu with the output of the multiplier 15i.

계속해서, 가산기(15k)는, 왜곡 보상 계수 h_n _-1(p)과 승산기(15j)의 출력 μe(t)u*(t)를 가산하여, 룩업 테이블(15e)의 갱신값을 얻는다.Subsequently, the adder 15k adds the distortion compensation coefficient h _n _-1 (p) and the output μe (t) u * (t) of the multiplier 15j to obtain an update value of the lookup table 15e.

그리고, 이 갱신값은, 어드레스 생성 회로(15d)가 송신 신호의 파워 p(=x²(t))에 일의로 대응하는 어드레스로서 지정한 기입 어드레스(AW)에 기억된다.This update value is stored in the write address AW designated by the address generation circuit 15d as an address uniquely corresponding to the power p (= x ² (t)) of the transmission signal.

또한, 판독 어드레스와 기입 어드레스는 동일한 어드레스이지만, 갱신값을 얻기까지 연산 시간 등이 필요로 되기 때문에, 지연부(15m)에 의해, 판독 어드레스를 지연시켜 기입 어드레스로서 이용하고 있다.In addition, although the read address and the write address are the same address, the calculation time and the like are required until the update value is obtained. Therefore, the delay unit 15m delays the read address and uses it as the write address.

지연부(15m, 15n, 15p)는, 송신 신호 x(t)가 입력되고 나서 귀환 복조 신호 y(t)가 감산기(15g)에 입력될 때까지의 지연 시간 D를 송신 신호에 부가한다. 지연부(15m, 15n, 15p)에 설정하는 지연 시간 D는, 예를 들면, 송신용 전력 증폭기(15b)에서의 지연 시간을 D0, 귀환계(15c)의 지연 시간을 D1로 하면, D=D0+D1을 만족시키도록 결정한다. The delay units 15m, 15n, 15p add a delay time D from the transmission signal x (t) until the feedback demodulation signal y (t) is input to the subtractor 15g to the transmission signal. The delay time D set in the delay units 15m, 15n, 15p is, for example, D = when the delay time in the transmission power amplifier 15b is D0 and the delay time of the feedback system 15c is D1. Determine to satisfy D0 + D1.

상기 구성에 의해, 이하에 기재하는 연산이 행해진다.By the said structure, the calculation described below is performed.

h_n(p)=h_n _-1(p)+μe(t)u*(t)h _n (p) = h _n _-1 (p) + μe (t) u * (t)

e(t)=x(t)-y(t)e (t) = x (t) -y (t)

y(t)=h_n _-1(p)x(t)f(p)y (t) = h _n _-1 (p) x (t) f (p)

u*(t)=x(t)f(p)=h_n _-1(p)u * (t) = x (t) f (p) = h _n _-1 (p)

y*(t)y * (t)

p=│x(t)│² p = │x (t) │ ²

단, x, y, f, h, u, e는 복소수, *는 공액 복소수이다.However, x, y, f, h, u and e are complex numbers and * is a conjugate complex number.

상기 연산 처리를 행함으로써, 송신 신호 x(t)와 귀환 복조 신호 y(t)의 차신호 e(t)가 최소로 되도록 왜곡 보상 계수 h(p)가 갱신되고, 최종적으로 최적의 왜곡 보상계 수치에 수속하여, 송신용 전력 증폭기(6)의 왜곡이 보상된다.By performing the arithmetic processing, the distortion compensation coefficient h (p) is updated so that the difference signal e (t) between the transmission signal x (t) and the feedback demodulation signal y (t) is minimized, and finally the optimal distortion compensation system In accordance with the numerical value, the distortion of the transmission power amplifier 6 is compensated for.

특허 문헌1 : PCT 국제 공개 WO2003/103163호 공보Patent Document 1: PCT International Publication WO2003 / 103163

<발명의 개시><Start of invention>

<발명이 해결하고자 하는 과제>Problems to be Solved by the Invention

여기서, 왜곡 디바이스인 송신용 전력 증폭기(6)의 특성과, 룩업 테이블(15e)에 기억되는 왜곡 보상 계수에 대해서 고찰한다. 도 6A는 송신용 전력 증폭기(6)의 진폭 대 이득 특성을 도시하는 도면이고, 도 6B는 송신용 전력 증폭기(6)의 진폭 대 위상 특성을 도시하는 도면이다.Here, the characteristic of the transmission power amplifier 6 which is a distortion device, and the distortion compensation coefficient stored in the lookup table 15e are considered. FIG. 6A is a diagram showing the amplitude versus gain characteristics of the transmission power amplifier 6, and FIG. 6B is a diagram showing the amplitude versus phase characteristics of the transmission power amplifier 6.

진폭 대 이득 특성 및 진폭 대 위상 특성 모두 진폭이 커지면, 이득이 감소하고, 위상 회전량이 커진다고 하는 왜곡 특성을 갖는다. 따라서, 이러한 송신 신호의 진폭, 즉 송신 신호 파워에 따른 이득 감소 및 위상 회전량을 부정하는 방향의 왜곡 보상계 수치를 제공하는 것이 필요하다.Both amplitude-to-gain characteristics and amplitude-to-phase characteristics have distortion characteristics such that as the amplitude increases, the gain decreases and the amount of phase rotation increases. Therefore, it is necessary to provide a numerical value of the distortion compensator in the direction of negating the amplitude of the transmission signal, that is, the gain reduction and phase rotation amount according to the transmission signal power.

따라서, 룩업 테이블은, 송신 신호의 레벨에 일의로 대응하는 어드레스에 왜곡 보상 계수를 기억하고, 송신 신호의 레벨에 일의로 대응하는 어드레스로부터 왜곡 보상 계수를 출력하지만, 왜곡 보상 계수는, 앞서 설명한 갱신 처리를 충분히 행함으로써 세련되어, 최적의 왜곡 보상 계수로 된다. Therefore, the lookup table stores the distortion compensation coefficients at an address uniquely corresponding to the level of the transmission signal, and outputs the distortion compensation coefficients from an address uniquely corresponding to the level of the transmission signal. By sufficiently performing the described update processing, it is refined and an optimal distortion compensation coefficient is obtained.

그러나, 송신 신호의 레벨은 일정하게 변화되는 것이 아니라, 치우침을 갖고 있기 때문에, 갱신될 확률이 낮은 왜곡 보상 계수도 존재한다. 이와 같이, 갱신되는 빈도가 적으면, 왜곡 보상 계수로서의 신뢰도도 낮고, 산발적인 갱신에 의해 최적값으로부터 떨어진 값으로 갱신되어 있는 것으로 하면, 송신 주파수의 변화 등에 의해, 갑자기, 빈번하게 왜곡 보상 계수로서 적용하면, 왜곡 보상 처리가 안정될 때까지 시간이 걸리거나, 갱신 처리에 의해 계수의 값이 발산하게 되는 경우도 있다. However, since the level of the transmission signal does not change constantly, but has a bias, there are also distortion compensation coefficients with a low probability of being updated. In this way, if the update frequency is small, the reliability as the distortion compensation coefficient is low, and if it is updated to a value away from the optimum value by sporadic updating, suddenly and frequently as the distortion compensation coefficient due to a change in the transmission frequency, etc. If applied, it may take time until the distortion compensation process is stabilized or the value of the coefficient may diverge by the update process.

따라서, 본 발명의 목적은, 갱신 빈도가 적은 왜곡 보상 계수에 의해 왜곡 보상 처리에 악영향이 생기는 것을 회피하는 것을 목적으로 한다.Accordingly, an object of the present invention is to avoid the adverse effect of the distortion compensation processing due to the distortion compensation coefficient having a low update frequency.

<과제를 해결하기 위한 수단>Means for solving the problem

상기의 본 발명의 목적을 달성하는 왜곡 보상 장치는, 제1 양태로서, 지정된 기입 어드레스에 왜곡 보상 계수를 기억하고, 지정된 판독 어드레스에 기억하고 있는 왜곡 보상 계수를 출력하는 기억부와, 상기 기억부로부터 출력된 왜곡 보상 계수를 이용하여 송신 신호에 왜곡 보상 처리를 실시하는 프리디스토션부와, 상기 왜곡 보상 처리 전의 송신 신호와, 증폭기에 의한 증폭 후의 송신 신호에 기초하여 왜곡 보상 계수를 연산하는 왜곡 보상 연산부와, 상기 왜곡 보상 처리 전의 송신 신호의 레벨에 따라서 기입 어드레스를 지정하는 어드레스 생성부를 구비하고, 상기 어드레스 생성부는, 동일한 레벨이어도 서로 다른 기입 어드레스를 지정 가능한 것을 특징으로 한다.According to a first aspect, a distortion compensation device that achieves the object of the present invention includes a storage unit for storing distortion compensation coefficients at a specified write address and outputting distortion compensation coefficients stored at a specified read address; Distortion compensation that calculates distortion compensation coefficients based on a predistortion section that performs distortion compensation processing on the transmission signal using the distortion compensation coefficients output from the system, a transmission signal before the distortion compensation processing, and a transmission signal after amplification by the amplifier. And an address generator which specifies a write address in accordance with the level of the transmission signal before the distortion compensation process, wherein the address generator is capable of specifying different write addresses even at the same level.

상기의 본 발명의 목적을 달성하는 왜곡 보상 장치는, 제2 양태로서, 제1 양태에서, 상기 어드레스 생성부는, 상기 송신 신호의 파워에 서로 다른 계수를 승산, 또는, 서로 다른 오프셋값을 가산함으로써, 동일한 레벨이어도 서로 다른 기입 어드레스를 지정하는 것을 특징으로 한다.The distortion compensating apparatus which achieves the above object of the present invention is, in a second aspect, in the first aspect, the address generating unit multiplies different coefficients or adds different offset values to the power of the transmission signal. It is characterized by specifying different write addresses even at the same level.

상기의 본 발명의 목적을 달성하는 왜곡 보상 장치는, 제3 양태로서, 제1 양태에서, 상기 계수 또는 상기 오프셋값은, 정기적으로 변경되는 것을 특징으로 한다. 상기의 본 발명의 목적을 달성하는 왜곡 보상 장치는, 제4 양태로서, 상기 어드레스 생성부는, 적어도 2차원의 어드레스를 기입 어드레스로서 지정하고, 제1 차원의 어드레스는, 현재의 송신 신호의 파워에 따른 어드레스를 지정하고, 제2 차원의 어드레스는, 현재의 송신 신호의 파워와 전회의 송신 신호의 파워의 변화량에 따른 어드레스를 지정하는 것을 특징으로 한다.A distortion compensator for achieving the above object of the present invention is the third aspect, and in the first aspect, the coefficient or the offset value is changed periodically. A distortion compensator for achieving the above object of the present invention is the fourth aspect, wherein the address generator specifies at least a two-dimensional address as a write address, and the address in the first dimension corresponds to the power of the current transmission signal. The address according to the second dimension is characterized in that the address according to the change amount of the power of the current transmission signal and the power of the previous transmission signal is specified.

또한, 상기의 본 발명의 목적을 달성하는 왜곡 보상 장치는, 제5 양태로서, 왜곡 보상 처리 전의 상기 송신 신호의 파워를 p로 할 때, 상기 어드레스 생성부는, 상기 제1 차원의 어드레스를, P(t)=G1×log(p)+N1에 의해 구하고, 상기 제2 차원의 어드레스를, ΔP=G2×{P(t)-P(t-1)}+N2에 의해 구하고, 적어도 계수 G1, G2, 오프셋값 N1, N2 중의 어느 하나의 값을 변화시킴으로써, 왜곡 보상 처리 전의 상기 송신 신호의 레벨이 동일하여도 서로 다른 기입 어드레스를 지정하는 것을 특징으로 한다.Further, in the distortion compensating apparatus which achieves the above object of the present invention, in the fifth aspect, when the power of the transmission signal before the distortion compensation processing is p, the address generating unit sets the address of the first dimension to P. obtained by (t) = G1 × log (p) + N1, and the address of the second dimension is obtained by ΔP = G2 × {P (t) -P (t-1)} + N2, and at least the coefficient G1 By changing the value of any one of G2, offset value N1, and N2, different write addresses are designated even if the level of the transmission signal before the distortion compensation process is the same.

<발명의 효과>Effect of the Invention

본 발명에 따르면, 송신 신호의 레벨이 동일하여도, 왜곡 보상 계수를 기억시키기 위한 기입 어드레스가, 변화 가능하게 되므로, 갱신 빈도가 적은 왜곡 보상 계수에 의해 왜곡 보상 처리에 악영향이 생기는 것을 회피할 수 있다.According to the present invention, even if the level of the transmission signal is the same, since the write address for storing the distortion compensation coefficient becomes changeable, it is possible to avoid adversely affecting the distortion compensation process by the distortion compensation coefficient having a low update frequency. have.

또한, 기억부의 유효 이용과, 입력 데이터가 변화되었을 때의 일시적인 왜곡특성의 열화를 회피하는 것이 가능하다.In addition, it is possible to avoid the effective use of the storage unit and to temporarily deteriorate the distortion characteristics when the input data is changed.

도 1은 종래의 무선기에서의 송신 장치의 일례를 도시하는 블록도.1 is a block diagram showing an example of a transmission apparatus in a conventional radio.

도 2는 송신용 전력 증폭기의 입출력 특성(왜곡 함수 f(p)를 가짐)을 도시하는 도면.2 is a diagram showing input and output characteristics (having a distortion function f (p)) of a power amplifier for transmission.

도 3은 비직선 특성에 의해 발생하는 비선형 왜곡을 설명하는 도면.3 is a diagram illustrating nonlinear distortion caused by nonlinear characteristics.

도 4는 DSP(digital Signal Processor)를 이용한 디지털 비선형 왜곡 보상 기능을 구비한 송신 장치의 블록도.4 is a block diagram of a transmission device having a digital nonlinear distortion compensation function using a digital signal processor (DSP).

도 5는 도 4에서의 왜곡 보상부(9)에서 적응 LMS에 의한 왜곡 보상 처리를 행하는 경우의 설명도.FIG. 5 is an explanatory diagram when the distortion compensation unit 9 in FIG. 4 performs distortion compensation processing by an adaptive LMS. FIG.

도 6A는 송신용 전력 증폭기(6)의 진폭 대 이득 특성을 도시하는 도면.Fig. 6A shows the amplitude versus gain characteristics of the power amplifier 6 for transmission.

도 6B는 송신용 전력 증폭기(6)의 진폭 대 위상 특성을 도시하는 도면.6B is a diagram showing the amplitude versus phase characteristics of the power amplifier 6 for transmission.

도 7A는 룩업 테이블(15e)에서의 왜곡 보상계 수치의 참조 횟수의 분포를 도시하는 도면.Fig. 7A is a diagram showing the distribution of reference counts of the values of the distortion compensation system in the lookup table 15e.

도 7B는 도 7A의 단면 A에서의 참조 횟수를 도시하는 도면.FIG. 7B is a diagram showing the reference number in cross section A of FIG. 7A. FIG.

도 8은 본 발명에 따른 디지털 비선형 왜곡 보상 기능을 갖는 왜곡 보상 장치의 실시예 구성을 구비하는 송신 장치의 블록도.Fig. 8 is a block diagram of a transmission apparatus having an embodiment configuration of a distortion compensation apparatus having a digital nonlinear distortion compensation function according to the present invention.

도 9A는 어드레스 생성 회로(15d)의 제1 실시예를 도시하는 도면.Fig. 9A shows a first embodiment of the address generation circuit 15d.

도 9B는 어드레스 생성 회로(15d)의 제2 실시예를 도시하는 도면.9B is a diagram showing a second embodiment of the address generation circuit 15d.

도 10A는 도 7A에 대응하는 본 발명을 적용하였을 때의, 각 어드레스 위치에서의 룩업 테이블의 참조 횟수(갱신 기입)를 도시하는 도면.Fig. 10A is a diagram showing a reference count (update write) of a lookup table at each address position when the present invention corresponding to Fig. 7A is applied.

도 10B는 도 7B에 대응하는 본 발명을 적용하였을 때의, 룩업 테이블의 참조 횟수(갱신 기입)의 평균화를 도시하는 도면.Fig. 10B is a diagram showing the averaging of reference counts (update writes) of a lookup table when the present invention corresponding to Fig. 7B is applied.

<부호의 설명><Description of the code>

1 : 송신 신호 발생 장치1: transmission signal generator

2 : 시리얼/패러럴 변환 회로2: Serial / parallel conversion circuit

9 : 왜곡 보상부9: distortion compensator

3, 52 : D/A 변환기3, 52: D / A converter

4 : 직교 변조기4: quadrature modulator

5 : 주파수 변환기5: frequency converter

6 : 송신용 전력 증폭기6: power amplifier for transmission

13 : A/D 변환기 13: A / D Converter

7 : 안테나7: antenna

6 : 왜곡 보상 계수 생성 회로6: distortion compensation coefficient generating circuit

30 : 제어 블록30: control block

31 : 버스31 bus

32 : CPU32: CPU

33 : 불휘발성 메모리33: nonvolatile memory

<발명을 실시하기 위한 최량의 형태><Best Mode for Carrying Out the Invention>

이하에 도면을 따라 본 발명의 실시 형태예를 설명한다. 또한, 실시 형태예는 본 발명의 이해를 위한 것으로서, 본 발명의 기술적 범위가 이에 한정되는 것은 아니다. EMBODIMENT OF THE INVENTION Below, embodiment example of this invention is described according to drawing. In addition, embodiment is for understanding of this invention, Comprising: The technical scope of this invention is not limited to this.

도 8은, 본 발명에 따른 디지털 비선형 왜곡 보상 기능을 갖는 왜곡 보상 장치의 실시예 구성을 구비하는 송신 장치의 블록도이다.Fig. 8 is a block diagram of a transmission device having an embodiment configuration of a distortion compensation device having a digital nonlinear distortion compensation function according to the present invention.

도 4 및 도 5와 마찬가지의 기능을 갖는 부위에는 동일한 참조 번호를 붙이고 있다. The same reference numerals are attached to the portions having the same functions as those in FIGS. 4 and 5.

도 8에서, 왜곡 보상 장치(9)는, 제어 블록(30)을 갖고, 제어 블록(30)은, 버스(31)에 접속된 CPU(32) 및 불휘발성 메모리(33)를 갖는다. 어드레스 생성 회로(15q)를 갖는다.In FIG. 8, the distortion compensator 9 has a control block 30, and the control block 30 has a CPU 32 and a nonvolatile memory 33 connected to the bus 31. An address generation circuit 15q.

왜곡 보상 계수 생성 회로(16)는, 도 5에서의 회로와 마찬가지로 동작하지 만, 도 8에 도시하는 실시 형태예에서는, 왜곡 보상 계수 생성 회로(16)와 왜곡 보상 계수를 저장하는 룩업 테이블(15e) 사이에 갱신 스위치(21)를 갖고 있다.The distortion compensation coefficient generation circuit 16 operates similarly to the circuit in FIG. 5, but in the embodiment shown in FIG. 8, the lookup table 15e for storing the distortion compensation coefficient generation circuit 16 and the distortion compensation coefficients. ), The update switch 21 is provided.

어드레스 생성 회로(15q)의 예로서, 도 9A에 도시하는 회로를 이용할 수 있다.As an example of the address generation circuit 15q, the circuit shown in FIG. 9A can be used.

여기서, 도 9A를 이용하여, 어드레스 생성 회로의 일례를 설명한다.Here, an example of an address generation circuit is demonstrated using FIG. 9A.

또한, 이하의 예에서는, 어드레스 생성 회로는, 2차원의 어드레스를 지정하지만, 1차원으로 할 수도 있다. 이 경우, 예를 들면, 후술하는 P(t)를 1차원의 어드레스로서 사용하면 된다.In addition, in the following example, although the address generation circuit designates a two-dimensional address, it is also possible to make it one-dimensional. In this case, for example, P (t) described later may be used as the one-dimensional address.

그런데, 송신 신호 발생 장치(1)로부터 입력되는 송신 신호 X(t)는 복소 신호이고, 그 실부를 Xre(t), 허부를 Xim(t)으로 나타낼 때, 어드레스 생성 회로(15q)는, 제곱합 연산부(150)에서 제곱값을 연산하고, 다시 그 합 p(=Xre(t)²+Xim(t)²)를 구하여 출력한다. By the way, when the transmission signal X (t) input from the transmission signal generator 1 is a complex signal, and the real part is represented by Xre (t) and the fictitious part by Xim (t), the address generation circuit 15q sums the squares. The calculation unit 150 calculates a square value, and calculates and outputs the sum p (= Xre (t) ² + Xim (t) ² ).

계속해서, p는 LOG 변환부(151)에서 대수값(=log(p))으로 변환된다. 대수값(=log(p))은, 지연부(152)와 Δp 계산부(153)에 입력된다. 지연부(152)는, 대수값(=log(p))을 Δp 계산부(153)에서의 처리 시간분 지연하여 출력한다.Subsequently, p is converted into a logarithm value (= log (p)) by the LOG conversion unit 151. The logarithm value (= log (p)) is input to the delay unit 152 and the Δp calculation unit 153. The delay unit 152 outputs the logarithm value (= log (p)) by delaying the processing time by the? P calculation unit 153.

Δp 계산부(153)는, 금회의 송신 신호의 파워 P(t)와 전회의 파워 P(t-1)의 차분 {P(t)-P(t-1)}을 계산한다.Δp calculation unit 153 calculates the difference {P (t) -P (t-1)} between power P (t) of the current transmission signal and power P (t-1) of the previous time.

따라서, 지연부(152)로부터의 출력 log(p) 및, Δp 계산부(153)로부터의 출력 {P(t)-P(t-1)}이 동기하여 얻어진다.Therefore, the output log (p) from the delay unit 152 and the output {P (t) -P (t-1)} from the Δp calculation unit 153 are obtained in synchronization.

지연부(152)로부터의 출력 및 Δp 계산부(153)로부터의 출력에 대하여, 다시 승산 회로(154a, 154b)에 의해 각각 승산 계수 G1, G2가 곱하여지고, 가산기(155a, 155b)에서 오프셋값 N1, N2가 가산된다.The multiplication coefficients G1 and G2 are multiplied by the multiplication circuits 154a and 154b, respectively, with respect to the output from the delay unit 152 and the output from the Δp calculator 153, and offset values by the adders 155a and 155b. N1 and N2 are added.

가산기(155a)로부터 출력 P(t)(=G1×log(p)+N1)가, 룩업 테이블(15e)의 X축 방향 어드레스(제1 차원의 어드레스)로서 공급된다.The output P (t) (= G1 × log (p) + N1) is supplied from the adder 155a as the X-axis direction address (address of the first dimension) of the lookup table 15e.

한편, 가산기(155b)로부터 출력 ΔP(=G2×(Pt-Pt-1)+N2P(t))가 룩업 테이블(15e)의 Y축 방향 어드레스(제2 차원의 어드레스)로서 공급된다.On the other hand, output? P (= G2 × (Pt−Pt−1) + N2P (t)) is supplied from the adder 155b as the Y-axis direction address (the second dimension address) of the lookup table 15e.

따라서, 송신 신호 x(t)가 입력되면，P(t)(=G1×log(p)+N1), ΔP(=G2×(Pt-Pt-1)+N2P(t))의 조가 판독 어드레스(AR)로서 어드레스 생성 회로(15q)로부터 출력되고, 그 판독 어드레스에 저장된 왜곡 보상 계수가 판독되어, 참조 부호 15a에서의 왜곡 보상 처리가 행해진다.Therefore, when the transmission signal x (t) is input, the pair of P (t) (= G1 × log (p) + N1) and ΔP (= G2 × (Pt-Pt-1) + N2P (t)) read address The output from the address generation circuit 15q as (AR), the distortion compensation coefficient stored in the read address is read out, and the distortion compensation process at 15a is performed.

그리고, 판독 어드레스를 참조 부호 15m에 의해 지연시킨 기입 어드레스에, 그 송신 신호 x(t)와 귀환한 송신 신호의 차분에 따라서 왜곡 보상 계수 생성 회로로부터 출력된 왜곡 보상 계수의 갱신값을 룩업 테이블(15e)이 기억한다.The update value of the distortion compensation coefficient outputted from the distortion compensation coefficient generating circuit is written to the write address whose delayed reading address is delayed by the reference code 15m in accordance with the difference between the transmission signal x (t) and the returned transmission signal. 15e) Remember this.

단, 이 실시 형태에서는，이러한 승산 계수 G1, G2 및 오프셋값 N1, N2 중의 어느 하나 이상을 변화시킴으로써, 왜곡 보상 처리 전에서의 송신 신호의 파워가 동일한 파워이어도, 서로 다른 어드레스로서 출력 가능하게 한다.In this embodiment, however, by changing any one or more of these multiplication coefficients G1, G2 and offset values N1, N2, even if the power of the transmission signal before the distortion compensation process is the same power, it is possible to output as different addresses. .

·「어드레스 제어의 제1 예」 `` First example of address control ''

즉, CPU(32)는, 승산 계수 G1, G2 및 오프셋값 N1, N2 중의 어느 하나 이상을, 소정의 주기로 변화시키는 제어를 행함으로써, 송신 신호가 동일한 레벨이어 도, 서로 다른 판독(기입) 어드레스를 생성하는 것이다.In other words, the CPU 32 performs control to change one or more of the multiplication coefficients G1, G2 and the offset values N1, N2 at a predetermined period, so that different read (write) addresses may be different even if the transmission signals are at the same level. To generate.

또한, 이 예에서는, 기입 어드레스는 판독 어드레스를 단지 지연시킴으로써 생성하기 때문에, 승산 계수, 오프셋값의 변화는 판독 어드레스, 기입 어드레스 모두에 마찬가지의 변화로 된다.In this example, since the write address is generated by only delaying the read address, the change in the multiplication coefficient and the offset value is the same change for both the read address and the write address.

예를 들면, N의 값을 어드레스 생성마다 +1, 0, -1 사이에서 순서대로 절환하도록 CPU에 의해 제어함으로써, 왜곡 보상 계수의 갱신값의 기입 어드레스를 변화시키는 것이다.For example, by controlling the CPU to switch the value of N in order between +1, 0, and -1 for each address generation, the address of writing the update value of the distortion compensation coefficient is changed.

이에 의해, 인접하는 어드레스를 변화시켜, 출현 빈도가 적은 어드레스로 변환할 수 있어, 갱신 빈도가 적은 왜곡 보상 계수가 발생하는 것을 억제할 수 있다.As a result, the adjacent addresses can be changed to be converted into addresses having a low appearance frequency, and generation of a distortion compensation coefficient with a low update frequency can be suppressed.

또한, 이 때, 인접하는 어드레스를 변화시켜, 출현 빈도가 적은 어드레스로 변환하고 있으므로, 송신 신호의 파워로서도 그다지 차는 없기 때문에, 왜곡 보상 계수의 갱신값으로서도 최적값에 가까운 값으로 된다.At this time, since adjacent addresses are changed and converted to addresses having a low frequency of appearance, there is no difference as to the power of the transmission signal, and thus the value is close to the optimum value as the update value of the distortion compensation coefficient.

물론, X축 방향뿐만 아니라, Y축 방향에 대해서도, 송신 신호의 파워의 변화의 양이 근사하는 인접하는 어드레스를 변화시키고 있으므로, 마찬가지로 왜곡 보상 계수의 갱신값으로서도 최적값에 가까운 값으로 된다.As a matter of course, not only the X-axis direction but also the Y-axis direction change adjacent addresses to which the amount of change in the power of the transmission signal is approximated, so that the value of the distortion compensation coefficient is also close to the optimum value.

승산 계수 G를 변화시킨 경우도, 출현 빈도가 적은 어드레스를 강제적으로 생성할 수 있게 된다. 또한, G를 크게 하면, 파워의 변화에 대한 어드레스의 변화량이 커진다. 또한，G를 작게 하면 파워의 변화에 대한 어드레스의 변화량이 작아진다.Even when the multiplication factor G is changed, it is possible to forcibly generate an address with a low occurrence frequency. In addition, when G is made larger, the amount of change in the address with respect to the change in power is increased. In addition, when G is made smaller, the amount of change in the address with respect to the change in power becomes smaller.

·「어드레스 제어의 제2 예」`` 2nd example of address control ''

이 예에서는, 판독 어드레스의 생성 시에는, 이와 같이, 승산 계수 G1, G2 및 오프셋값 N1, N2를 변화시킬 필요는 없으며, 왜곡 보상 처리 전의 송신 신호의 파워에 의해 일의로 정해지는 어드레스를 출력한다. 즉, G1, G2, N1, N2는 고정의 값으로 한다. In this example, when generating the read address, it is not necessary to change the multiplication coefficients G1, G2 and offset values N1, N2 in this manner, and output an address uniquely determined by the power of the transmission signal before the distortion compensation process. do. That is, G1, G2, N1, and N2 are fixed values.

그리고, 기입 어드레스의 생성 시에는, 승산 계수로서, G1', G2', 오프셋값N1', N2'를 이용하여, 적어도 어느 하나 G1, G2, N1, N2에 대하여 변화시킨 값으로 한다.At the time of generation of the write address, at least one of G1, G2, N1, and N2 is used as a multiplication coefficient using G1 ', G2', offset values N1 ', and N2'.

도 9B는, 제어의 제2 예에 대응하는 어드레스 생성 회로(15q)의 예를 도시하는 도면이다. 동작에 대해서 간단히 설명하면, 판독 어드레스 생성 시에는, CPU는, N1, N2로서 0을 설정하고, 기입 어드레스의 생성 시에는, N1', N2'의 값을 +1, 0, -1 사이에서 절환함으로써, 왜곡 보상 계수의 갱신값의 기입 어드레스를 변화시키는 것이다. 9B is a diagram illustrating an example of the address generation circuit 15q corresponding to the second example of control. The operation will be described briefly, when generating a read address, the CPU sets 0 as N1 and N2, and when generating a write address, the values of N1 'and N2' are switched between +1, 0 and -1. This changes the write address of the update value of the distortion compensation coefficient.

한편, 왜곡 보상 계수 생성 회로(16)에서, 앞서 도 5에서 설명한 바와 같이, 송신 신호(t)와, 왜곡 디바이스인 송신용 전력 증폭기(6)의 피드백 출력에 기초하여, 이들 차를 0에 가깝게 하는 왜곡 보상 계수가 구해진다.On the other hand, in the distortion compensation coefficient generating circuit 16, as described above with reference to FIG. 5, based on the transmission signal t and the feedback output of the transmission power amplifier 6 serving as the distortion device, these differences are made close to zero. The distortion compensation coefficient to be obtained is obtained.

또한, 바람직하게는, 왜곡 보상 계수의 갱신 기간과, 비갱신 기간을 형성하기 위해서, 갱신 스위치(21)를 설치하고, 이 스위치가 ON 상태에 있을 때에, 룩업 테이블(15e)에 갱신값을 보내어 왜곡 보상 계수의 갱신을 행하고, OFF일 때에는 갱신을 삼가는 것이 바람직하다.Preferably, in order to form the update period of the distortion compensation coefficient and the non-update period, the update switch 21 is provided, and when the switch is in the ON state, the update value is sent to the lookup table 15e. It is preferable to update the distortion compensation coefficient and refrain from updating when it is OFF.

따라서, 갱신 처리 OFF의 기간에서는，CPU(32)는, 전술한 어드레스 제어의 제1 예, 제2 예의 동작을 행하지 않고, 승산 계수, 오프셋값을 고정의 소정 값으로 하여 왜곡 보상 계수의 판독 어드레스를 생성하면 된다.Therefore, in the period during which the update processing is OFF, the CPU 32 does not perform the operations of the first and second examples of the above-described address control, but sets the multiplication coefficient and the offset value to a fixed predetermined value, and the read address of the distortion compensation coefficient. Just create

이상과 같이, 어드레스 생성 회로(15q)에 의하면, 왜곡 보상 처리 전의 송신 신호가 동일한 파워이었다고 해도 왜곡 보상 계수 생성 회로(16)에 의해 구해진 갱신용의 왜곡 보상 계수를 복수의 서로 다른 어드레스에 기입할 수 있다.As described above, the address generating circuit 15q writes the update distortion compensation coefficients obtained by the distortion compensation coefficient generating circuit 16 into a plurality of different addresses even if the transmission signal before the distortion compensation processing is the same power. Can be.

도 7A는, 앞에 설명한 바와 같이, 전술한 본 발명에 따르는 어드레스 제어를 행하지 않는 경우의 룩업 테이블에서의 왜곡 보상계 수치의 참조 횟수의 분포를 도시하는 도면이고, 도 7B는, 도 7A의 단면 A에서의 참조 횟수를 도시하는 도면이다.FIG. 7A is a diagram showing a distribution of reference counts of the values of the distortion compensation system in the lookup table when the address control according to the present invention is not performed as described above, and FIG. 7B is a cross-sectional view A of FIG. 7A. It is a figure which shows the reference count in.

이 단면 A에서의 참조 횟수를 보고 이해할 수 있는 바와 같이, 룩업 테이블의 왜곡 보상 계수의 갱신이 적은 부분에서는 왜곡 보상 계수 갱신이 행해지지 않는 어드레스가 존재한다.As can be seen by seeing and understanding the reference number in this cross section A, there is an address where the distortion compensation coefficient update is not performed in the portion where the distortion compensation coefficient is not updated in the lookup table.

이와 같은 상태에서는, 인접하는 어드레스 위치의 왜곡 보상 계수의 갱신 빈도가 극단적으로 서로 다르게 된다. 이에 의해, 입력 데이터에 큰 변화(예를 들면, 파워의 변동이나 캐리어 주파수의 변경)가 발생하였을 때에, 룩업 테이블에서 지금까지 왜곡 보상 계수가 거의 갱신되지 않았던 어드레스 포인트를 높은 확률로 참조할 가능성이 있다. 이와 같은 경우, 일시적으로 왜곡 특성이 열화되게 될 뿐만 아니라 경우에 따라서는 계수가 증대되어 수속하지 않는 상태가 발생하게 된다.In this state, the update frequency of the distortion compensation coefficients of the adjacent address positions is extremely different. As a result, when a large change (for example, a change in power or a change in carrier frequency) occurs in the input data, there is a high probability that the lookup table may refer to an address point whose distortion compensation coefficient has not been updated so far with high probability. have. In such a case, not only the distortion characteristic is temporarily deteriorated, but also in some cases, the coefficient is increased so that a state where no convergence occurs.

한편, 전술한 어드레스 제어를 행함으로써 도 10A, 도 10B에 도시한 바와 같이 룩업 테이블(15e)의 각 어드레스 위치에서의 참조 횟수(갱신 기입)를 평균화시키는 것이 가능하다.On the other hand, by performing the above-described address control, as shown in Figs. 10A and 10B, it is possible to average the reference count (update write) at each address position of the lookup table 15e.

따라서, 본 발명에 의해, 갱신 빈도가 적은 왜곡 보상 계수에 의해 왜곡 보상 처리에 악영향이 생기는 것을 회피할 수 있어, 본 발명의 보상 장치에서의 적용에 의해 고품질의 송신기의 제공이 가능하다.Therefore, according to the present invention, it is possible to avoid adversely affecting the distortion compensation process by the distortion compensation coefficient having a low update frequency, and it is possible to provide a high quality transmitter by application in the compensation device of the present invention.

Claims

A storage unit for storing the distortion compensation coefficients at the designated write address and outputting the distortion compensation coefficients stored at the designated read address;

A predistortion unit which performs a distortion compensation process on the transmission signal using the distortion compensation coefficients output from the storage unit;

A distortion compensation calculation unit for calculating a distortion compensation coefficient based on the transmission signal before the distortion compensation processing and the transmission signal after amplification by an amplifier, and an address generation unit specifying a write address in accordance with the level of the transmission signal before the distortion compensation processing and,

And the address generator is capable of designating different write addresses even at the same level.

The method of claim 1,

And the address generating unit specifies different write addresses even at the same level by multiplying different coefficients or adding different offset values to the power of the transmission signal.

The method of claim 1,

And the coefficient or offset value is changed periodically.

The method of claim 1,

The address generator specifies at least a two-dimensional address as a write address,

The address of the first dimension designates an address according to the power of the current transmission signal,

The address of the second dimension specifies an address according to the change amount of the power of the current transmission signal and the power of the previous transmission signal.

The method of claim 4, wherein

When the power of the transmission signal before distortion compensation processing is p,

The address generator,

The address of the first dimension is obtained by P (t) = G1 x log (p) + N1,

The address of the second dimension is obtained by ΔP = G2 × {P (t) -P (t-1)} + N2,

At least one of the coefficients G1, G2 and offset values N1, N2, so that different write addresses are specified even if the level of the transmission signal before the distortion compensation process is the same.