JP7259527B2 - Semiconductor substrate manufacturing method and semiconductor device manufacturing method - Google Patents

Semiconductor substrate manufacturing method and semiconductor device manufacturing method Download PDF

Info

Publication number
JP7259527B2
JP7259527B2 JP2019086358A JP2019086358A JP7259527B2 JP 7259527 B2 JP7259527 B2 JP 7259527B2 JP 2019086358 A JP2019086358 A JP 2019086358A JP 2019086358 A JP2019086358 A JP 2019086358A JP 7259527 B2 JP7259527 B2 JP 7259527B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
film
carbon film
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019086358A
Other languages
Japanese (ja)
Other versions
JP2020181965A (en
Inventor
泰之 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019086358A priority Critical patent/JP7259527B2/en
Publication of JP2020181965A publication Critical patent/JP2020181965A/en
Application granted granted Critical
Publication of JP7259527B2 publication Critical patent/JP7259527B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

この発明は、半導体基板の製造方法および半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor substrate and a method for manufacturing a semiconductor device.

従来、炭化珪素(SiC)からなる半導体装置を作製(製造)する場合、炭化珪素からなる出発基板上に、半導体装置の設計条件に応じた所定の不純物濃度および所定の厚さで炭化珪素エピタキシャル膜をエピタキシャル成長させたエピタキシャル基板(半導体基板)が必要である。このエピタキシャル基板は、通常、CVD(Chemical Vapor Deposition:化学気相成長)装置内のトレイ上に裏面をトレイ側にして載置された出発基板のおもて面に炭化珪素エピタキシャル膜をエピタキシャル成長させることで作製される。 Conventionally, when fabricating (manufacturing) a semiconductor device made of silicon carbide (SiC), a silicon carbide epitaxial film is formed on a starting substrate made of silicon carbide with a predetermined impurity concentration and a predetermined thickness according to the design conditions of the semiconductor device. An epitaxial substrate (semiconductor substrate) on which is epitaxially grown is required. This epitaxial substrate is usually a starting substrate placed on a tray in a CVD (Chemical Vapor Deposition) apparatus with the back side facing the tray. made in

炭化珪素からなる出発基板上に炭化珪素エピタキシャル膜を成膜してなる半導体基板を用いた半導体装置の製造方法として、出発基板のおもて面に炭化珪素エピタキシャル膜を形成した後に、当該出発基板の裏面に変形制御層として炭化膜を形成する方法が提案されている(例えば、下記特許文献1参照。)。下記特許文献1では、出発基板のおもて面に炭化珪素エピタキシャル膜の成膜した後に、出発基板の裏面に変形制御層を形成することで、半導体基板のおもて面側と裏面側の応力のバランスを調整している。 As a method for manufacturing a semiconductor device using a semiconductor substrate obtained by forming a silicon carbide epitaxial film on a starting substrate made of silicon carbide, a silicon carbide epitaxial film is formed on the front surface of the starting substrate, and then the starting substrate is: A method of forming a carbonized film as a deformation control layer on the back surface of the substrate has been proposed (see, for example, Patent Document 1 below). In Patent Document 1 below, after a silicon carbide epitaxial film is formed on the front surface of a starting substrate, a deformation control layer is formed on the back surface of the starting substrate, so that the front surface side and the back surface side of the semiconductor substrate are separated. It adjusts the stress balance.

また、炭化珪素からなる出発基板上に炭化珪素エピタキシャル膜を成膜してなる半導体基板を用いた半導体装置の製造方法として、活性化熱処理の前に、出発基板の裏面および炭化珪素エピタキシャル膜の表面にそれぞれ炭素膜を成膜する方法が提案されている(例えば、下記特許文献2参照。)。下記特許文献2では、半導体基板の両面に炭素膜を形成することで、活性化熱処理に起因して生じる、出発基板と炭化珪素エピタキシャル膜との界面の界面転位と、半導体基板の反りと、を抑制している。 Further, as a method for manufacturing a semiconductor device using a semiconductor substrate formed by forming a silicon carbide epitaxial film on a starting substrate made of silicon carbide, the back surface of the starting substrate and the front surface of the silicon carbide epitaxial film are subjected to heat treatment for activation. A method has been proposed for forming a carbon film on each of the above (see, for example, Patent Document 2 below). In Patent Document 2 below, by forming carbon films on both surfaces of a semiconductor substrate, interfacial dislocations at the interface between the starting substrate and the silicon carbide epitaxial film and warping of the semiconductor substrate, which are caused by activation heat treatment, are eliminated. suppressed.

特許第6136732号公報Japanese Patent No. 6136732 特開2017-220653号公報JP 2017-220653 A

しかしながら、上述したエピタキシャル基板の従来の製造方法では、出発基板のおもて面に炭化珪素エピタキシャル膜をエピタキシャル成長させる際に、出発基板の、トレイとの接触面である裏面に原料ガスが回り込んで、出発基板の裏面にも原料ガスが供給された箇所に余分な炭化珪素膜が付着してしまう。このため、出発基板の裏面の余分な炭化珪素膜を除去するための処理が必要となる。 However, in the above-described conventional method for manufacturing an epitaxial substrate, when the silicon carbide epitaxial film is epitaxially grown on the front surface of the starting substrate, the raw material gas flows into the rear surface of the starting substrate, which is the contact surface with the tray. Also on the rear surface of the starting substrate, an excessive silicon carbide film adheres to the portion where the raw material gas is supplied. Therefore, a process for removing the excess silicon carbide film on the back surface of the starting substrate is required.

また、出発基板上にエピタキシャル成長させる炭化珪素エピタキシャル膜の厚さが厚いほど、炭化珪素エピタキシャル膜の応力が増大し、これら出発基板および炭化珪素エピタキシャル膜からなるエピタキシャル基板の反りが増大する。エピタキシャル基板の反りが増大すると、炭化珪素エピタキシャル膜に転位が発生して半導体装置の特性や歩留まりに悪影響を与えたり、エピタキシャル基板を各種プロセス装置に搬送することができないことで製造プロセス上の不具合が発生する。 Further, the thicker the silicon carbide epitaxial film epitaxially grown on the starting substrate, the greater the stress in the silicon carbide epitaxial film, and the greater the warpage of the epitaxial substrate formed of the starting substrate and the silicon carbide epitaxial film. When the warp of the epitaxial substrate increases, dislocations occur in the silicon carbide epitaxial film, adversely affecting the characteristics and yield of the semiconductor device, and the epitaxial substrate cannot be transported to various process equipment, causing problems in the manufacturing process. Occur.

この発明は、上述した従来技術による問題点を解消するため、エピタキシャル成長による半導体基板への余分な炭化珪素膜の付着を抑制することができるとともに、半導体基板の反りを低減させることができる半導体基板の製造方法および半導体装置の製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION In order to solve the above-described problems of the prior art, the present invention provides a semiconductor substrate capable of suppressing adhesion of an excess silicon carbide film to a semiconductor substrate due to epitaxial growth and reducing warpage of the semiconductor substrate. An object of the present invention is to provide a manufacturing method and a manufacturing method of a semiconductor device.

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体基板の製造方法は、炭化珪素からなる出発基板の第1主面に炭化珪素エピタキシャル膜をエピタキシャル成長させてなる半導体基板の製造方法であって、次の特徴を有する。まず、前記出発基板の第2主面を炭素膜で覆う第1成膜工程を行う。次に、第2主面が前記炭素膜で覆われた状態の前記出発基板の第1主面に、前記炭化珪素エピタキシャル膜をエピタキシャル成長させる第2成膜工程を行う。次に、前記炭素膜を選択的に除去して、前記出発基板の第2主面の所定箇所に前記炭素膜を残す除去工程を行う。前記出発基板の第1主面は(0001)面である。前記出発基板の第2主面は(000-1)面である。 In order to solve the above-described problems and achieve the objects of the present invention, a method for manufacturing a semiconductor substrate according to the present invention provides a semiconductor substrate obtained by epitaxially growing a silicon carbide epitaxial film on a first main surface of a starting substrate made of silicon carbide. and has the following characteristics. First, a first film forming step is performed to cover the second main surface of the starting substrate with a carbon film. Next, a second film formation step is performed to epitaxially grow the silicon carbide epitaxial film on the first main surface of the starting substrate with the second main surface covered with the carbon film. Next, a removing step is performed to selectively remove the carbon film and leave the carbon film at predetermined locations on the second main surface of the starting substrate. The first major surface of the starting substrate is the (0001) plane. The second main surface of the starting substrate is the (000-1) plane.

また、この発明にかかる半導体基板の製造方法は、上述した発明において、前記第1成膜工程では、前記炭素膜を、前記炭化珪素エピタキシャル膜によって前記出発基板にかかる第1応力と反対の向きでかつ前記出発基板を平坦に近づける第2応力を前記出発基板に生じさせる厚さとすることを特徴とする。 Further, in the method for manufacturing a semiconductor substrate according to the present invention, in the above-described invention, in the first film forming step, the carbon film is formed in a direction opposite to the first stress applied to the starting substrate by the silicon carbide epitaxial film. In addition, the thickness is such that a second stress is generated in the starting substrate to bring the starting substrate closer to flatness.

また、この発明にかかる半導体基板の製造方法は、上述した発明において、前記第1成膜工程では、前記炭素膜を、前記除去工程の後に残る前記炭素膜の残部で前記第2応力を前記出発基板に生じさせる厚さとすることを特徴とする。 Further, in the method for manufacturing a semiconductor substrate according to the present invention, in the above-described invention, in the first film forming step, the second stress is applied to the carbon film by the remainder of the carbon film remaining after the removing step. It is characterized by being the thickness to be generated on the substrate.

また、この発明にかかる半導体基板の製造方法は、上述した発明において、前記第1成膜工程では、前記炭素膜を、50nm以上200nm以下の厚さとすることを特徴とする。 Further, in the method of manufacturing a semiconductor substrate according to the present invention, in the above-described invention, the carbon film is made to have a thickness of 50 nm or more and 200 nm or less in the first film forming step.

また、この発明にかかる半導体基板の製造方法は、上述した発明において、前記除去工程では、半導体チップとなる部分を除く部分に前記炭素膜を残すことを特徴とする。 Further, in the method of manufacturing a semiconductor substrate according to the present invention, in the above-described invention, the carbon film is left in the portion other than the portion to be the semiconductor chip in the removing step.

また、この発明にかかる半導体基板の製造方法は、上述した発明において、前記除去工程では、前記出発基板の外周に沿ったリング状に前記炭素膜を残すことを特徴とする。 Further, in the method of manufacturing a semiconductor substrate according to the present invention, in the above-described invention, the carbon film is left in a ring shape along the outer circumference of the starting substrate in the removing step.

また、この発明にかかる半導体基板の製造方法は、上述した発明において、前記除去工程では、半導体チップとなる部分の周囲を囲むダイシングラインに沿った格子状に前記炭素膜を残すことを特徴とする。 Further, in the method of manufacturing a semiconductor substrate according to the present invention, in the above-described invention, in the removing step, the carbon film is left in a grid shape along dicing lines surrounding a portion to be the semiconductor chip. .

また、この発明にかかる半導体基板の製造方法は、上述した発明において、前記除去工程では、半導体チップとなる部分の周囲を囲むダイシングラインのうち最も外側の前記ダイシングラインと、前記出発基板の外周と、の間に前記炭素膜を残すことを特徴とする。 Further, in the method for manufacturing a semiconductor substrate according to the present invention, in the above-described invention, in the removing step, the outermost dicing line among the dicing lines surrounding the periphery of the semiconductor chip and the outer periphery of the starting substrate are removed. , and the carbon film is left between.

また、この発明にかかる半導体基板の製造方法は、上述した発明において、前記除去工程では、前記第1応力によって前記出発基板の反りが大きくなる箇所に前記炭素膜を残すことを特徴とする。 Further, in the method of manufacturing a semiconductor substrate according to the present invention, in the above-described invention, the carbon film is left at a portion where the warp of the starting substrate becomes large due to the first stress in the removing step.

また、この発明にかかる半導体基板の製造方法は、上述した発明において、前記第2成膜工程の後、前記除去工程の前に、保護工程および被覆工程を行う。前記保護工程では、前記炭化珪素エピタキシャル膜を保護膜で保護する。前記被覆工程では、前記炭素膜の前記所定箇所をメタルマスクで覆う。前記除去工程では、前記メタルマスクを用いて前記炭素膜をエッチングして、前記出発基板の第2主面の前記所定箇所に前記炭素膜を残すことを特徴とする。 Further, in the method for manufacturing a semiconductor substrate according to the present invention, in the invention described above, a protecting step and a covering step are performed after the second film forming step and before the removing step. In the protecting step, the silicon carbide epitaxial film is protected with a protective film. In the covering step, the predetermined portion of the carbon film is covered with a metal mask. In the removing step, the carbon film is etched using the metal mask to leave the carbon film at the predetermined location on the second main surface of the starting substrate.

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、炭化珪素からなる出発基板の第1主面に炭化珪素エピタキシャル膜をエピタキシャル成長させてなる半導体基板を用いた半導体装置の製造方法であって、次の特徴を有する。まず、前記出発基板の第2主面を炭素膜で覆う第1成膜工程を行う。次に、第2主面が前記炭素膜で覆われた状態の前記出発基板の第1主面に、前記炭化珪素エピタキシャル膜をエピタキシャル成長させて前記半導体基板を作製する第2成膜工程を行う。次に、前記炭素膜を選択的に除去して、前記半導体基板の第2主面の所定箇所に前記炭素膜を残す除去工程を行う。次に、第2主面に前記炭素膜の残部を残した状態で前記半導体基板の第1主面に所定の素子構造を形成する第1形成工程を行う。次に、前記半導体基板の第2主面の、前記炭素膜の残部以外の部分に接する電極部を形成する第2形成工程を行う。次に、前記半導体基板を切断して、前記素子構造および前記電極部を有する個々のチップ状にする切断工程を行う。前記出発基板の第1主面は(0001)面である。前記出発基板の第2主面は(000-1)面である。 Further, in order to solve the above-described problems and achieve the object of the present invention, a method of manufacturing a semiconductor device according to the present invention comprises epitaxially growing a silicon carbide epitaxial film on a first main surface of a starting substrate made of silicon carbide. A method of manufacturing a semiconductor device using a semiconductor substrate has the following features. First, a first film forming step is performed to cover the second main surface of the starting substrate with a carbon film. Next, a second film formation step is performed to fabricate the semiconductor substrate by epitaxially growing the silicon carbide epitaxial film on the first main surface of the starting substrate with the second main surface covered with the carbon film. Next, a removing step is performed to selectively remove the carbon film and leave the carbon film at predetermined locations on the second main surface of the semiconductor substrate. Next, a first formation step is performed to form a predetermined device structure on the first main surface of the semiconductor substrate while leaving the remainder of the carbon film on the second main surface. Next, a second forming step is performed to form an electrode portion in contact with a portion other than the remaining portion of the carbon film on the second main surface of the semiconductor substrate. Next, a cutting step is performed to cut the semiconductor substrate into individual chips each having the element structure and the electrode portion. The first major surface of the starting substrate is the (0001) plane. The second main surface of the starting substrate is the (000-1) plane.

本発明にかかる半導体基板の製造方法および半導体装置の製造方法によれば、出発基板のおもて面に炭化珪素エピタキシャル膜をエピタキシャル成長させてなる半導体基板を作製するにあたって、炭化珪素エピタキシャル膜のエピタキシャル成長時、出発基板の裏面は炭素膜で覆われている。このため、エピタキシャル成長による半導体基板への余分な炭化珪素膜の付着を抑制することができる。かつ、おもて面側の炭化珪素エピタキシャル膜によって出発基板にかかる応力と反対の向きの応力を、裏面の炭素膜によって出発基板に生じさせることができるため、半導体基板の反りを低減させることができるという効果を奏する。 According to the method for manufacturing a semiconductor substrate and the method for manufacturing a semiconductor device according to the present invention, in manufacturing a semiconductor substrate in which a silicon carbide epitaxial film is epitaxially grown on the front surface of a starting substrate, during the epitaxial growth of the silicon carbide epitaxial film , the back surface of the starting substrate is covered with a carbon film. Therefore, adhesion of an extra silicon carbide film to the semiconductor substrate due to epitaxial growth can be suppressed. Moreover, since the stress applied to the starting substrate by the silicon carbide epitaxial film on the front surface side is opposite to the stress applied to the starting substrate by the carbon film on the back surface side, the warping of the semiconductor substrate can be reduced. It has the effect of being able to

実施の形態1にかかる半導体装置の製造方法の概要を示すフローチャートである。4 is a flow chart showing an overview of a method for manufacturing a semiconductor device according to the first embodiment; 実施の形態1にかかる半導体基板の製造途中の状態を示す平面図である。FIG. 4 is a plan view showing a state in the middle of manufacturing the semiconductor substrate according to the first embodiment; 実施の形態1にかかる半導体基板の製造途中の状態を示す断面図である。FIG. 4 is a cross-sectional view showing a state in the middle of manufacturing the semiconductor substrate according to the first embodiment; 実施の形態1にかかる半導体基板の製造途中の状態を示す断面図である。FIG. 4 is a cross-sectional view showing a state in the middle of manufacturing the semiconductor substrate according to the first embodiment; 実施の形態1にかかる半導体基板の製造途中の状態を示す平面図である。FIG. 4 is a plan view showing a state in the middle of manufacturing the semiconductor substrate according to the first embodiment; 実施の形態1にかかる半導体基板の製造途中の状態を示す平面図である。FIG. 4 is a plan view showing a state in the middle of manufacturing the semiconductor substrate according to the first embodiment; 実施の形態1にかかる半導体装置の製造方法によって製造される半導体装置の構造の一例を示す断面図である。1 is a cross-sectional view showing an example of the structure of a semiconductor device manufactured by the method for manufacturing a semiconductor device according to the first embodiment; FIG. 実施の形態2にかかる半導体基板の製造途中の状態の一例を示す平面図である。FIG. 10 is a plan view showing an example of a state in the middle of manufacturing the semiconductor substrate according to the second embodiment; 実施の形態2にかかる半導体基板の製造途中の状態の一例を示す平面図である。FIG. 10 is a plan view showing an example of a state in the middle of manufacturing the semiconductor substrate according to the second embodiment; 実施の形態2にかかる半導体基板の製造途中の状態の一例を示す平面図である。FIG. 10 is a plan view showing an example of a state in the middle of manufacturing the semiconductor substrate according to the second embodiment; 実施例にかかる半導体基板の製造途中における反り量を示す図表である。5 is a chart showing the amount of warp during the manufacture of the semiconductor substrate according to the example. エピタキシャル膜を成膜した後の一般的な半導体基板の反りの一例を示す断面図である。FIG. 4 is a cross-sectional view showing an example of warping of a general semiconductor substrate after forming an epitaxial film;

以下に添付図面を参照して、この発明にかかる半導体基板の製造方法および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および-は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、本明細書では、ミラー指数の表記において、“-”はその直後の指数につくバーを意味しており、指数の前に“-”を付けることで負の指数を表している。 Preferred embodiments of a method for manufacturing a semiconductor substrate and a method for manufacturing a semiconductor device according to the present invention will be described in detail below with reference to the accompanying drawings. In this specification and the accompanying drawings, layers and regions prefixed with n or p mean that electrons or holes are majority carriers, respectively. Also, + and - attached to n and p mean that the impurity concentration is higher and lower than that of the layer or region not attached, respectively. In the following description of the embodiments and the accompanying drawings, the same configurations are denoted by the same reference numerals, and overlapping descriptions are omitted. In this specification, in the notation of the Miller index, "-" means a bar attached to the index immediately after it, and adding "-" before the index indicates a negative index.

(実施の形態1)
実施の形態1にかかる半導体基板の製造方法、および、この半導体基板を用いて作製(製造)される実施の形態1にかかる半導体装置の製造方法について説明する。図1は、実施の形態1にかかる半導体装置の製造方法の概要を示すフローチャートである。図1のステップS1~S7は、実施の形態1にかかる半導体基板11の製造方法の概要を示すフローチャートである。図2,5,6は、実施の形態1にかかる半導体基板の製造途中の状態を示す平面図である。図3,4は、実施の形態1にかかる半導体基板の製造途中の状態を示す断面図である。図7は、実施の形態1にかかる半導体装置の製造方法によって製造される半導体装置の構造の一例を示す断面図である。
(Embodiment 1)
A method of manufacturing a semiconductor substrate according to the first embodiment and a method of manufacturing a semiconductor device according to the first embodiment which is manufactured (manufactured) using this semiconductor substrate will be described. FIG. 1 is a flow chart showing an outline of a method for manufacturing a semiconductor device according to a first embodiment. Steps S1 to S7 in FIG. 1 are a flow chart showing an overview of the method for manufacturing the semiconductor substrate 11 according to the first embodiment. 2, 5, and 6 are plan views showing states in the middle of manufacturing the semiconductor substrate according to the first embodiment. 3 and 4 are cross-sectional views showing states in the middle of manufacturing the semiconductor substrate according to the first embodiment. FIG. 7 is a cross-sectional view showing an example of the structure of a semiconductor device manufactured by the semiconductor device manufacturing method according to the first embodiment.

図2には、図1のステップS1の処理前の出発基板1をおもて面1a側から見た状態を示す。図3には、図1のステップS1の処理後の出発基板1の状態を示す。図4には、図1のステップS2の処理後の半導体基板11の状態を示す。図5,6には、それぞれ、図1のステップS5,S6の処理後の半導体基板11を裏面11b側から見た状態を示す。図7には、図1のステップS8の処理後の半導体基板11を用いて作製された半導体装置の断面構造を示す。また、図7には、半導体基板11の有効領域に形成された半導体装置の一例として、MOSFETの隣接する2つの単位セル(素子の機能単位)を示す。有効領域とは、半導体チップとして用いられる領域である。 FIG. 2 shows the state of the starting substrate 1 before the processing of step S1 in FIG. 1 as viewed from the front surface 1a side. FIG. 3 shows the state of the starting substrate 1 after the processing of step S1 in FIG. FIG. 4 shows the state of the semiconductor substrate 11 after the processing in step S2 of FIG. 5 and 6 respectively show the state of the semiconductor substrate 11 after the processing in steps S5 and S6 of FIG. 1 as seen from the back surface 11b side. FIG. 7 shows a cross-sectional structure of a semiconductor device manufactured using the semiconductor substrate 11 after the processing in step S8 of FIG. FIG. 7 also shows two adjacent unit cells (element functional units) of MOSFETs as an example of a semiconductor device formed in the effective region of the semiconductor substrate 11 . An effective area is an area used as a semiconductor chip.

まず、実施の形態1にかかる半導体基板11の製造方法について説明する。図2に示すように、炭化珪素(SiC)からなる例えば4インチの出発基板(半導体ウエハ)1を用意する。出発基板1は後述する半導体基板(半導体ウエハ)11の例えば裏面11b(図4参照)を構成し、その導電型は当該半導体基板11に作製される半導体装置(デバイス)の裏面素子構造によって決定される。出発基板1は、例えば炭化珪素の四層周期六方晶(4H-SiC)の単結晶基板であってもよい。出発基板1のおもて面1aを(0001)面、いわゆるSi面とし、裏面1b(図3参照)を(000-1)面、いわゆるC面とする。 First, a method for manufacturing the semiconductor substrate 11 according to the first embodiment will be described. As shown in FIG. 2, a starting substrate (semiconductor wafer) 1 of, for example, 4 inches made of silicon carbide (SiC) is prepared. The starting substrate 1 constitutes, for example, a back surface 11b (see FIG. 4) of a semiconductor substrate (semiconductor wafer) 11, which will be described later. be. The starting substrate 1 may be, for example, a four-layer periodic hexagonal (4H—SiC) single crystal substrate of silicon carbide. The front surface 1a of the starting substrate 1 is the (0001) plane, the so-called Si plane, and the back surface 1b (see FIG. 3) is the (000-1) plane, the so-called C plane.

出発基板1は、出発基板1の面方位を示す例えばオリエンテーションフラット2a,2bを有する。図2には、出発基板1の端部に、出発基板1のおもて面に平行でかつ互いに直交する方向X,Yに直線状をなす2つのオリエンテーションフラット(直線状の切り欠け)2a,2bが形成されている場合を示す。出発基板1の面方位を検出したり、製造装置への搬送時に出発基板1の位置を合わせることができればよく、オリエンテーションフラットの個数は増減可能である。また、オリエンテーションフラット2a,2bに代えてノッチ(V字状の平面形状の切り欠け)が形成されていてもよい。 The starting substrate 1 has, for example, orientation flats 2 a and 2 b that indicate the plane orientation of the starting substrate 1 . In FIG. 2, two orientation flats (linear cutouts) 2a, which are linear in directions X and Y parallel to the front surface of the starting substrate 1 and perpendicular to each other, are provided at the end of the starting substrate 1. 2b is formed. The number of orientation flats can be increased or decreased as long as the plane orientation of the starting substrate 1 can be detected and the position of the starting substrate 1 can be adjusted when transported to the manufacturing apparatus. Notches (V-shaped planar cutouts) may be formed instead of the orientation flats 2a and 2b.

次に、一般的な半導体基板の洗浄法(例えば有機洗浄法やRCA洗浄法)により出発基板1を洗浄する。次に、スパッタリング法により、出発基板1の裏面1b(すなわちC面)に炭素(C)膜3を成膜して、出発基板1の裏面1bの全面を炭素膜3で覆う(ステップS1)。ステップS1の処理においては、スパッタリング装置(不図示)のチャンバー内において、炭素からなるターゲット(不図示)と、出発基板1の裏面1bと、が対向するように配置されていればよい。例えば、ステップS1の処理は、出発基板1の上方にターゲットを配置したスパッタダウン式で行ってもよい。ターゲットは、例えば炭素の純度を99.9%以上程度とし、出発基板1よりも外形の大きい例えば6インチ程度の円盤状をなす。 Next, the starting substrate 1 is cleaned by a general semiconductor substrate cleaning method (for example, an organic cleaning method or an RCA cleaning method). Next, a carbon (C) film 3 is formed on the rear surface 1b (that is, the C surface) of the starting substrate 1 by sputtering to cover the entire rear surface 1b of the starting substrate 1 with the carbon film 3 (step S1). In the process of step S1, it is sufficient that a target (not shown) made of carbon and the back surface 1b of the starting substrate 1 are arranged to face each other in a chamber of a sputtering device (not shown). For example, the process of step S1 may be performed by a sputtering-down method in which a target is arranged above the starting substrate 1 . The target, for example, has a carbon purity of about 99.9% or more, and has a disk shape larger than the starting substrate 1 and having an outer shape of about 6 inches, for example.

具体的には、スパッタリング装置のチャンバー内に導入した例えば2Paのガス圧力のアルゴン(Ar)ガスを、ターゲットと出発基板1の裏面1bとの間に加えた高電界によりプラズマ状態にする。ターゲットと出発基板1との間に加えるDC(Direct Current:直流)電力を例えば600W程度としてもよい。ターゲットと出発基板1の裏面1bとの間の高電界によって加速したアルゴンイオンがターゲットに衝突(スパッタ)し、ターゲットから飛び出したターゲット材料である炭素原子が出発基板1の裏面1bに被着されることで、炭素膜3が形成される。炭素膜3は、厚さt1に依らず、出発基板1の裏面1bを保護するカーボンキャップとして機能する。 Specifically, argon (Ar) gas having a gas pressure of 2 Pa, for example, introduced into the chamber of the sputtering apparatus is brought into a plasma state by a high electric field applied between the target and the rear surface 1b of the starting substrate 1. FIG. A DC (Direct Current) power applied between the target and the starting substrate 1 may be about 600 W, for example. Argon ions accelerated by the high electric field between the target and the back surface 1 b of the starting substrate 1 collide (sputter) with the target, and carbon atoms, which are the target material sputtered from the target, are deposited on the back surface 1 b of the starting substrate 1 . Thus, the carbon film 3 is formed. The carbon film 3 functions as a carbon cap that protects the rear surface 1b of the starting substrate 1 regardless of the thickness t1.

また、炭素膜3の成膜後、図3に示すように、出発基板1は、裏面1b側へ凸になるように反った状態となる。出発基板1の反り量h1は、例えば10μm以上200μm以下程度の範囲内となる。出発基板1の反り量h1は、炭素膜3の厚さt1によって制御される。炭素膜3の厚さt1が薄いと出発基板1の反り量h1は小さく、炭素膜3の厚さt1を厚くしすぎると出発基板1が割れる虞がある。具体的には、炭素膜3の厚さt1は、例えば50nm以上200nm以下程度が適している。例えば、出発基板1を加熱せずに、25分間程度の成膜時間で130nm程度の厚さt1の炭素膜3が形成される。出発基板1の反り量h1とは、出発基板1の厚さ方向Zにおいて裏面1b側へ最も凸となった部分の頂点と、出発基板1の裏面1bの端部と、の高低差である。 Further, after the carbon film 3 is formed, the starting substrate 1 is in a warped state so as to protrude toward the rear surface 1b side, as shown in FIG. The warp amount h1 of the starting substrate 1 is, for example, within a range of approximately 10 μm to 200 μm. The warp amount h1 of the starting substrate 1 is controlled by the thickness t1 of the carbon film 3. FIG. If the thickness t1 of the carbon film 3 is thin, the warp amount h1 of the starting substrate 1 is small, and if the thickness t1 of the carbon film 3 is too thick, the starting substrate 1 may crack. Specifically, the thickness t1 of the carbon film 3 is suitably, for example, about 50 nm or more and 200 nm or less. For example, without heating the starting substrate 1, the carbon film 3 having a thickness t1 of about 130 nm is formed in a film forming time of about 25 minutes. The amount of warp h1 of the starting substrate 1 is the height difference between the apex of the most convex portion toward the back surface 1b side in the thickness direction Z of the starting substrate 1 and the edge of the back surface 1b of the starting substrate 1 .

次に、裏面1bに炭素膜3が成膜された出発基板1を、一般的な半導体基板の洗浄法により洗浄する。次に、エピタキシャル成長装置(不図示)のチャンバー内に出発基板1を挿入し、出発基板1のおもて面1aに炭化珪素エピタキシャル膜4を成膜する(ステップS2)。エピタキシャル成長装置は、例えばCVD(Chemical Vapor Deposition:化学気相成長)装置であってもよい。エピタキシャル成長装置のチャンバー内に出発基板1を固定する際に出発基板1を載置するトレイは、例えば出発基板1を載置する面に、出発基板1の裏面1b側の凸形状(図3参照)に沿うように凹部(ザグリ)を有していてもよい。 Next, the starting substrate 1 with the carbon film 3 formed on the rear surface 1b is cleaned by a general semiconductor substrate cleaning method. Next, starting substrate 1 is inserted into a chamber of an epitaxial growth apparatus (not shown), and silicon carbide epitaxial film 4 is formed on front surface 1a of starting substrate 1 (step S2). The epitaxial growth apparatus may be, for example, a CVD (Chemical Vapor Deposition) apparatus. The tray on which the starting substrate 1 is placed when the starting substrate 1 is fixed in the chamber of the epitaxial growth apparatus has, for example, a convex shape on the back surface 1b side of the starting substrate 1 on the surface on which the starting substrate 1 is placed (see FIG. 3). You may have a recessed part (counterbore) so that it may meet.

ここまでの工程により、図4に示すように、出発基板1のおもて面1aに炭化珪素エピタキシャル膜4を積層してなるエピタキシャル基板である半導体基板11が作製される。炭化珪素エピタキシャル膜4は半導体基板11のおもて面11a(すなわちSi面)を構成し、その導電型および厚さt2は当該半導体基板11に作製される半導体装置の素子構造によって決定される。炭化珪素エピタキシャル膜4の厚さt2は例えば耐圧に応じて設定され、具体的には、耐圧3.3kVであれば35μm程度であり、耐圧6.5kVであれば65μm程度であり、耐圧26kVであれば270μm程度である。耐圧とは、リーク電流が過度に増大せず、素子が誤動作や破壊を起こさない限界の電圧である。 Through the steps up to this point, as shown in FIG. 4, semiconductor substrate 11, which is an epitaxial substrate in which silicon carbide epitaxial film 4 is laminated on front surface 1a of starting substrate 1, is fabricated. Silicon carbide epitaxial film 4 forms front surface 11 a (that is, Si surface) of semiconductor substrate 11 , and its conductivity type and thickness t 2 are determined by the element structure of the semiconductor device fabricated on semiconductor substrate 11 . The thickness t2 of the silicon carbide epitaxial film 4 is set according to, for example, the breakdown voltage. If there is, it is about 270 μm. The breakdown voltage is the limit voltage at which the leakage current does not increase excessively and the device does not malfunction or break down.

出発基板1のおもて面1aの炭化珪素エピタキシャル膜4は、出発基板1の裏面1bの炭素膜3と反対の方向へ出発基板1を反らせるように出発基板1に応力を生じさせる。すなわち、炭化珪素エピタキシャル膜4は、裏面1bに炭素膜3が成膜された出発基板1の反り量h1(図3参照)を小さくする方向へ出発基板1に応力を生じさせる。このため、炭化珪素エピタキシャル膜4の成膜後の出発基板1の反り量h1’は、炭化珪素エピタキシャル膜4の成膜前の出発基板1の反り量h1よりも小さくなる。炭化珪素エピタキシャル膜4の成膜後の出発基板1の反り量h1’は、例えば0μm以上100μm以下程度の範囲内にすることが好ましい。炭化珪素エピタキシャル膜4の成膜後の出発基板1の反り量h1’は、裏面11bに炭素膜3が成膜された状態の半導体基板11の反り量h11である。 Silicon carbide epitaxial film 4 on front surface 1a of starting substrate 1 causes starting substrate 1 to warp in a direction opposite to carbon film 3 on rear surface 1b of starting substrate 1 . That is, silicon carbide epitaxial film 4 causes stress in starting substrate 1 in the direction of reducing warp amount h1 (see FIG. 3) of starting substrate 1 having carbon film 3 formed on rear surface 1b. Therefore, the warp amount h1' of the starting substrate 1 after the silicon carbide epitaxial film 4 is formed is smaller than the warp amount h1 of the starting substrate 1 before the silicon carbide epitaxial film 4 is formed. A warp amount h1' of starting substrate 1 after deposition of silicon carbide epitaxial film 4 is preferably within a range of, for example, about 0 μm or more and 100 μm or less. A warp amount h1' of starting substrate 1 after deposition of silicon carbide epitaxial film 4 is a warp amount h11 of semiconductor substrate 11 with carbon film 3 deposited on back surface 11b.

次に、半導体基板11をエピタキシャル成長装置から取り出し、一般的な半導体基板の洗浄法により洗浄する。次に、塗布機(コーター)および現像機(デベロッパー)を用いて半導体基板11のおもて面11a(すなわち炭化珪素エピタキシャル膜4の表面)にレジストを塗布して感光することで、半導体基板11のおもて面11aを例えば2μm程度の厚さのレジスト膜で保護する(ステップS3)。次に、レジスト膜でおもて面11aを保護した半導体基板11をドライエッチング装置のチャンバー内に挿入してドライエッチングし、半導体基板11の裏面11bに付着した余分な炭化珪素膜を除去して、炭素膜3の全面を露出させる(ステップS4)。 Next, the semiconductor substrate 11 is taken out from the epitaxial growth apparatus and cleaned by a general semiconductor substrate cleaning method. Next, a resist is applied to the front surface 11a of the semiconductor substrate 11 (that is, the surface of the silicon carbide epitaxial film 4) using a coater and a developer, and the semiconductor substrate 11 is exposed to light. The front surface 11a of is protected with a resist film having a thickness of about 2 μm, for example (step S3). Next, the semiconductor substrate 11 whose front surface 11a is protected with a resist film is inserted into a chamber of a dry etching apparatus and dry-etched to remove an excess silicon carbide film adhering to the back surface 11b of the semiconductor substrate 11. , the entire surface of the carbon film 3 is exposed (step S4).

ステップS4の処理は、例えば、ドライエッチング装置のチャンバー内にエッチングガスとして導入した六フッ化硫黄(SF6)ガスを、チャンバー内で発生させたプラズマによりイオン化またはラジカル化し、この反応性イオン種を用いてエッチングを行う反応性イオンエッチングであってもよい。ステップS4の処理において、ドライエッチング装置のチャンバー内に半導体基板11を固定する際に半導体基板11を載置するトレイは、半導体基板11を載置する面が平坦面であってもよい。炭素膜3の、後述するステップS6の処理で残す部分の表面に余分な炭化珪素膜が付着していない場合には、ステップS4の処理を省略してもよい。 In the process of step S4, for example, sulfur hexafluoride (SF 6 ) gas introduced as an etching gas into the chamber of the dry etching apparatus is ionized or radicalized by plasma generated in the chamber, and this reactive ion species is converted into Reactive ion etching in which etching is performed using a ions may also be used. In the process of step S4, the tray on which the semiconductor substrate 11 is placed when fixing the semiconductor substrate 11 in the chamber of the dry etching apparatus may have a flat surface on which the semiconductor substrate 11 is placed. If no excess silicon carbide film adheres to the surface of the portion of carbon film 3 to be left after the process of step S6, which will be described later, the process of step S4 may be omitted.

次に、半導体基板11をドライエッチング装置から取り出し、図5に示すように、炭素膜3の所定部分をメタルマスク21で覆う(ステップS5)。炭素膜3の所定部分とは、炭素膜3の、後述するステップS6の処理で残す部分である。具体的には、炭素膜3の所定部分は、例えば炭素膜3の、半導体基板11の外周に沿った部分である。メタルマスク21は、半導体基板11よりも外形の大きい円盤状かつリング状をなす。すなわち、炭素膜3の、半導体基板11の外周に沿った部分をリング状にメタルマスク21で覆い、中央の部分をメタルマスク21の開口部に露出させる。図5には、半導体基板11の外周を破線で示す。符号12a,12bは半導体基板11のオリエンテーションフラットであり、出発基板1のオリエンテーションフラット2a,2bに対応する位置に形成される。 Next, the semiconductor substrate 11 is removed from the dry etching apparatus, and as shown in FIG. 5, a predetermined portion of the carbon film 3 is covered with a metal mask 21 (step S5). The predetermined portion of the carbon film 3 is the portion of the carbon film 3 that remains after the process of step S6, which will be described later. Specifically, the predetermined portion of the carbon film 3 is, for example, the portion of the carbon film 3 along the outer circumference of the semiconductor substrate 11 . The metal mask 21 is disk-shaped and ring-shaped and has an outer shape larger than that of the semiconductor substrate 11 . That is, the portion of the carbon film 3 along the outer periphery of the semiconductor substrate 11 is covered with a ring-shaped metal mask 21 , and the central portion is exposed through the opening of the metal mask 21 . In FIG. 5, the outer circumference of the semiconductor substrate 11 is indicated by a dashed line. Orientation flats 12 a and 12 b of the semiconductor substrate 11 are formed at positions corresponding to the orientation flats 2 a and 2 b of the starting substrate 1 .

より具体的には、ステップS5の処理において、ドライエッチング装置のチャンバー内に半導体基板11を固定する際に半導体基板11を載置するトレイに、炭素膜3が形成された主面(すなわち裏面11b)を上にして半導体基板11を載置する。そして、炭素膜3に対向するように当該トレイにメタルマスク21を固定して、炭素膜3の、半導体基板11の外周に沿った部分をメタルマスク21で覆う。メタルマスク21は、半導体基板11を載置するトレイに当該メタルマスク21をねじ(不図示)で固定するためのねじ穴22を有する。ステップS5の処理において半導体基板11を載置するトレイは、例えば半導体基板11を載置する面に、半導体基板11の厚さに合わせた凹部(ザグリ)を有していてもよい。 More specifically, in the process of step S5, the main surface on which the carbon film 3 is formed (that is, the back surface 11b) is placed on a tray on which the semiconductor substrate 11 is placed when the semiconductor substrate 11 is fixed in the chamber of the dry etching apparatus. ) facing up, the semiconductor substrate 11 is placed. A metal mask 21 is fixed to the tray so as to face the carbon film 3 , and the portion of the carbon film 3 along the outer periphery of the semiconductor substrate 11 is covered with the metal mask 21 . The metal mask 21 has screw holes 22 for fixing the metal mask 21 to a tray on which the semiconductor substrate 11 is placed with screws (not shown). The tray on which the semiconductor substrate 11 is placed in the process of step S5 may have, for example, a concave portion (counterbore) corresponding to the thickness of the semiconductor substrate 11 on the surface on which the semiconductor substrate 11 is placed.

次に、炭素膜3の所定部分をメタルマスク21で覆った半導体基板11をドライエッチング装置のチャンバー内に挿入してドライエッチングし、炭素膜3の、メタルマスク21で覆われていない部分を除去する(ステップS6)。ステップS6の処理により、図6に示すように、炭素膜3の、メタルマスク21で覆われた、半導体基板11の外周に沿った部分3a(ハッチング部分)のみがリング状に残る。ステップS6の処理は、例えば、ドライエッチング装置のチャンバー内にエッチングガスとして導入した酸素(O2)ガスを、チャンバー内で発生させたプラズマによりイオン化またはラジカル化し、この反応性イオン種を用いてエッチングを行う反応性イオンエッチングであってもよい。 Next, the semiconductor substrate 11 with a predetermined portion of the carbon film 3 covered with the metal mask 21 is inserted into a chamber of a dry etching apparatus and dry etched to remove the portion of the carbon film 3 not covered with the metal mask 21 . (step S6). As a result of the processing in step S6, as shown in FIG. 6, only the portion 3a (hatched portion) of the carbon film 3 along the outer periphery of the semiconductor substrate 11 covered with the metal mask 21 remains in a ring shape. In the process of step S6, for example, oxygen (O 2 ) gas introduced as an etching gas into the chamber of the dry etching apparatus is ionized or radicalized by plasma generated in the chamber, and etching is performed using this reactive ion species. may be reactive ion etching.

ステップS6の処理により、炭素膜3の、半導体基板11の外周に沿ってリング状に残した部分(以下、残部とする)3aは、例えば半導体基板11の、半導体チップとして用いない無効領域を覆う部分である。この炭素膜3の残部3aの幅w1は例えば2mm以上3mm以下程度であってもよい。また、半導体基板11は、おもて面11a側の炭化珪素エピタキシャル膜4と、裏面11bの炭素膜3と、からそれぞれ相反する方向に応力を受けて、所定の反り量h11(図4参照)で反っている状態にある。 A portion 3a of the carbon film 3 left in a ring shape along the outer circumference of the semiconductor substrate 11 (hereinafter referred to as a remainder) 3a covers an ineffective region of the semiconductor substrate 11, which is not used as a semiconductor chip, for example. part. The width w1 of the remaining portion 3a of the carbon film 3 may be, for example, about 2 mm or more and 3 mm or less. Further, the semiconductor substrate 11 receives stress in opposite directions from the silicon carbide epitaxial film 4 on the front surface 11a side and the carbon film 3 on the back surface 11b, and is warped by a predetermined amount h11 (see FIG. 4). It is in a warped state.

ステップS6の処理後、炭素膜3の表面積が小さくなることで、炭素膜3によって半導体基板11に生じる応力は若干小さくなるが、炭素膜3の残部3aにより半導体基板11の反り量が小さい状態が維持される。具体的には、炭素膜3の残部3aは、半導体基板11を裏面1b側が凸になるように小さく反った状態、または半導体基板11に反りがない状態、もしくは半導体基板11をおもて面1a側が凸となるように小さく反った状態で維持する。 After the process in step S6, the surface area of the carbon film 3 is reduced, so that the stress generated in the semiconductor substrate 11 by the carbon film 3 is slightly reduced. maintained. Specifically, the remaining portion 3a of the carbon film 3 is in a state in which the semiconductor substrate 11 is slightly warped so that the back surface 1b side is convex, in a state in which the semiconductor substrate 11 is not warped, or in a state in which the semiconductor substrate 11 is located on the front surface 1a. Keep it in a slightly warped state so that the side is convex.

ステップS6以降の処理は、炭素膜3の残部3aを半導体基板11の裏面11bに残したまま行われる。ステップS6の処理後の半導体基板11の反り量は、おもて面11a側の炭化珪素エピタキシャル膜4と、裏面11bの炭素膜3と、の応力バランスで実現可能な限り小さくなっていることが好ましい。したがって、ステップS6の処理後に炭素膜3の残部3aにより半導体基板11の反り量h11が可能な限り小さくなるように、炭素膜3の厚さt1(図3参照)を設定することが好ましい。 The processing after step S6 is performed with the remaining portion 3a of the carbon film 3 left on the back surface 11b of the semiconductor substrate 11. As shown in FIG. The warp amount of the semiconductor substrate 11 after the processing in step S6 is as small as possible due to the stress balance between the silicon carbide epitaxial film 4 on the front surface 11a side and the carbon film 3 on the back surface 11b. preferable. Therefore, it is preferable to set the thickness t1 (see FIG. 3) of the carbon film 3 so that the warp amount h11 of the semiconductor substrate 11 due to the remaining portion 3a of the carbon film 3 after the process of step S6 is as small as possible.

また、ステップS6以降の処理において、炭素膜3の残部3aは、半導体基板11の強度を保つための補強材として機能する。また、半導体基板11の裏面11bの、ステップS6の処理後に露出される部分には、炭素膜3で保護されていたことでステップS2の処理において余分な炭化珪素膜が付着していない。このため、ステップS6の処理後に半導体基板11の裏面11bを研磨する工程を省略することができる。 Further, in the processing after step S6, the remaining portion 3a of the carbon film 3 functions as a reinforcing material for maintaining the strength of the semiconductor substrate 11. As shown in FIG. Further, since the portion of the rear surface 11b of the semiconductor substrate 11 exposed after the process of step S6 was protected by the carbon film 3, no extra silicon carbide film adhered in the process of step S2. Therefore, the process of polishing the back surface 11b of the semiconductor substrate 11 after the process of step S6 can be omitted.

次に、半導体基板11をドライエッチング装置から取り出して、一般的な方法により半導体基板11のおもて面11aのレジスト膜を除去する(ステップS7)。レジスト膜に代えて、レジスト膜よりもプラズマから受ける悪影響が小さい酸化シリコン(SiO2)膜で半導体基板11のおもて面11aを保護してもよい。次に、一般的な半導体基板の洗浄法により洗浄する。このようにして実施の形態1にかかる半導体基板11が完成する。 Next, the semiconductor substrate 11 is taken out from the dry etching apparatus, and the resist film on the front surface 11a of the semiconductor substrate 11 is removed by a general method (step S7). Instead of the resist film, the front surface 11a of the semiconductor substrate 11 may be protected with a silicon oxide (SiO 2 ) film which is less adversely affected by plasma than the resist film. Next, it is cleaned by a common semiconductor substrate cleaning method. Thus, the semiconductor substrate 11 according to the first embodiment is completed.

次に、この半導体基板11に所定の素子構造を形成する(ステップS8)。例えば、実施の形態1にかかる半導体装置として、nチャネル型MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金属-酸化膜-半導体の3層構造からなる絶縁ゲートを備えたMOS型電界効果トランジスタ)を作製する場合、図7に示すように、n+型ドレイン領域31となるn+型の出発基板1を用意する。 Next, a predetermined element structure is formed on this semiconductor substrate 11 (step S8). For example, as the semiconductor device according to the first embodiment, an n-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor: MOS field effect transistor having an insulated gate with a three-layer structure of metal-oxide-semiconductor) is manufactured. In this case, as shown in FIG. 7, an n + -type starting substrate 1 to be the n + -type drain region 31 is prepared.

かつ、ステップS2の処理において、n+型の出発基板1のおもて面1aに、炭化珪素エピタキシャル膜4として、n-型ドリフト領域32およびp型ベース領域33となる各炭化珪素エピタキシャル膜41,42を順にエピタキシャル成長させて半導体基板11を作製する。この半導体基板11に、ステップS8の処理において、MOSゲート、ソース電極39およびドレイン電極40を形成すればよい。 In addition, in the process of step S2, each silicon carbide epitaxial film 41 that becomes the n -type drift region 32 and the p-type base region 33 as the silicon carbide epitaxial film 4 on the front surface 1a of the n + -type starting substrate 1. , 42 are sequentially epitaxially grown to fabricate the semiconductor substrate 11 . A MOS gate, a source electrode 39 and a drain electrode 40 may be formed on this semiconductor substrate 11 in the process of step S8.

具体的には、ステップS8の処理において、フォトリソグラフィおよびイオン注入を1組とする工程を異なる条件で繰り返し行い、p型ベース領域33となるp型炭化珪素エピタキシャル膜42にn+型ソース領域34、p+型コンタクト領域35およびn型JFET(Junction FET)領域32aをそれぞれ選択的に形成する。n+型ソース領域34およびp+型コンタクト領域35は、それぞれp型炭化珪素エピタキシャル膜42の内部に選択的に形成する。 Specifically, in the process of step S8, a set of photolithography and ion implantation is repeatedly performed under different conditions, and the n + -type source region 34 is formed in the p-type silicon carbide epitaxial film 42 that becomes the p-type base region 33. , p + -type contact regions 35 and n-type JFET (Junction FET) regions 32a are selectively formed. The n + -type source region 34 and the p + -type contact region 35 are each selectively formed inside the p-type silicon carbide epitaxial film 42 .

n型JFET領域32aは、p型炭化珪素エピタキシャル膜42を厚さ方向Zに貫通してn-型炭化珪素エピタキシャル膜41に達する。p型炭化珪素エピタキシャル膜42の、n+型ソース領域34、p+型コンタクト領域35およびn型JFET領域32aを除く部分がp型ベース領域33である。次に、p型ベース領域33の、n+型ソース領域34とn型JFET領域32aとの挟まれた部分の表面上に、ゲート絶縁膜36を介してゲート電極37を形成する。ゲート電極37は、ゲート絶縁膜36を介してn型JFET領域32aの表面上にまで延在していてもよい。 N-type JFET region 32 a penetrates p-type silicon carbide epitaxial film 42 in thickness direction Z to reach n -type silicon carbide epitaxial film 41 . A portion of p-type silicon carbide epitaxial film 42 excluding n + -type source region 34 , p + -type contact region 35 and n-type JFET region 32 a is p-type base region 33 . Next, a gate electrode 37 is formed on the surface of the portion of the p-type base region 33 sandwiched between the n + -type source region 34 and the n-type JFET region 32a with a gate insulating film 36 interposed therebetween. The gate electrode 37 may extend onto the surface of the n-type JFET region 32a through the gate insulating film 36. As shown in FIG.

プレーナゲート構造に代えてトレンチゲート構造を形成する場合、n型JFET領域32aに代えて、n+型ソース領域34およびp型ベース領域33を厚さ方向Zに貫通してn-型ドリフト領域32に達するトレンチを形成し、当該トレンチの内部にゲート絶縁膜36を介してゲート電極37を形成すればよい。次に、ゲート電極37を覆うように、半導体基板11のおもて面11a上に層間絶縁膜38を形成する。次に、層間絶縁膜38を厚さ方向Zに貫通して、n+型ソース領域34およびp+型コンタクト領域35を露出するコンタクトホール38aを形成する。 When a trench gate structure is formed instead of the planar gate structure, instead of the n-type JFET region 32a , the n − -type drift region 32 penetrates the n + -type source region 34 and the p-type base region 33 in the thickness direction Z. , and the gate electrode 37 is formed inside the trench with the gate insulating film 36 interposed therebetween. Next, an interlayer insulating film 38 is formed on the front surface 11 a of the semiconductor substrate 11 so as to cover the gate electrode 37 . Next, a contact hole 38 a is formed through the interlayer insulating film 38 in the thickness direction Z to expose the n + -type source region 34 and the p + -type contact region 35 .

次に、熱処理(リフロー)により、層間絶縁膜38を平坦化する。次に、一般的な方法により、コンタクトホール38aを埋め込むように、半導体基板11のおもて面11aに、n+型ソース領域34およびp+型コンタクト領域35にオーミック接触するソース電極39を形成する。半導体基板11の裏面11bに、n+型ドレイン領域31にオーミック接触するドレイン電極40を形成する。上述したように半導体基板11の裏面11bの炭素膜3は無効領域に形成されているため、半導体基板11の裏面11bに炭素膜3を残したままドレイン電極40を形成してもよい。 Next, the interlayer insulating film 38 is flattened by heat treatment (reflow). Next, by a general method, a source electrode 39 is formed on the front surface 11a of the semiconductor substrate 11 so as to be in ohmic contact with the n + -type source region 34 and the p + -type contact region 35 so as to fill the contact hole 38a. do. A drain electrode 40 is formed on the back surface 11 b of the semiconductor substrate 11 so as to be in ohmic contact with the n + -type drain region 31 . As described above, the carbon film 3 on the back surface 11b of the semiconductor substrate 11 is formed in the ineffective region, so the drain electrode 40 may be formed while leaving the carbon film 3 on the back surface 11b of the semiconductor substrate 11. FIG.

次に、半導体基板11をダイシングライン(不図示)に沿ってダイシング(切断)して個々のチップ状に個片化することで(ステップS9)、図7に示すMOSFETが完成する。 Next, by dicing (cutting) the semiconductor substrate 11 along dicing lines (not shown) into individual chips (step S9), the MOSFET shown in FIG. 7 is completed.

以上、説明したように、実施の形態1によれば、出発基板のおもて面に炭化珪素エピタキシャル膜をエピタキシャル成長させてなる半導体基板を作製するにあたって、出発基板のおもて面に炭化珪素エピタキシャル膜をエピタキシャル成長させる前に、出発基板の裏面の全面に炭素膜を成膜する。炭素膜は、炭化珪素エピタキシャル膜によって出発基板にかかる応力と反対の向きの応力を出発基板に生じさせる。このため、炭素膜の厚さを調整することで、出発基板の反り量を小さくすることができる。したがって、出発基板のおもて面に炭化珪素エピタキシャル膜をエピタキシャル成長させてなる半導体基板の反り量を小さくすることができ、半導体基板を平坦に近づけることができる。 As described above, according to the first embodiment, in manufacturing a semiconductor substrate in which a silicon carbide epitaxial film is epitaxially grown on the front surface of the starting substrate, silicon carbide epitaxial film is formed on the front surface of the starting substrate. A carbon film is deposited on the entire back surface of the starting substrate before the film is epitaxially grown. The carbon film induces a stress in the starting substrate that opposes the stress exerted on the starting substrate by the silicon carbide epitaxial film. Therefore, by adjusting the thickness of the carbon film, the amount of warpage of the starting substrate can be reduced. Therefore, it is possible to reduce the warp amount of the semiconductor substrate obtained by epitaxially growing the silicon carbide epitaxial film on the front surface of the starting substrate, and to make the semiconductor substrate nearly flat.

また、半導体基板の反り量が小さくなることで、製造工程の途中で半導体基板が割れることを抑制することができる。また、半導体基板の反り量が小さくなることで、フォトリソグラフィの精度が向上したり、各種プロセス装置に搬送することができないことで生じる製造プロセス上の不具合等を回避することができる。また、半導体基板の反り量が小さくなることで、炭化珪素エピタキシャル膜内の転位の発生を低減させることができるため、歩留りを向上させることができる。 Moreover, since the amount of warpage of the semiconductor substrate is reduced, cracking of the semiconductor substrate during the manufacturing process can be suppressed. In addition, since the amount of warpage of the semiconductor substrate is reduced, it is possible to improve the accuracy of photolithography and avoid defects in the manufacturing process caused by the inability to transfer the semiconductor substrate to various process apparatuses. Further, since the amount of warpage of the semiconductor substrate is reduced, the generation of dislocations in the silicon carbide epitaxial film can be reduced, so that the yield can be improved.

また、実施の形態1によれば、炭化珪素エピタキシャル膜のエピタキシャル成長時、出発基板の裏面は炭素膜で覆われているため、出発基板の裏面に余分な炭化珪素膜が付着することを防止することができる。炭素膜に付着した炭化珪素エピタキシャル膜は、その後の工程で炭素膜とともに除去することができる。したがって、出発基板のおもて面に炭化珪素エピタキシャル膜をエピタキシャル成長させてなる半導体基板に素子構造を形成する際に、半導体基板の裏面を研磨する工程を省略することができる。 Further, according to the first embodiment, during the epitaxial growth of the silicon carbide epitaxial film, the back surface of the starting substrate is covered with the carbon film, so that an extra silicon carbide film can be prevented from adhering to the back surface of the starting substrate. can be done. The silicon carbide epitaxial film adhering to the carbon film can be removed together with the carbon film in subsequent steps. Therefore, when forming an element structure on a semiconductor substrate obtained by epitaxially growing a silicon carbide epitaxial film on the front surface of a starting substrate, the step of polishing the back surface of the semiconductor substrate can be omitted.

(実施の形態2)
次に、実施の形態2にかかる半導体装置の製造方法について説明する。図8~10は、実施の形態2にかかる半導体基板の製造途中の状態の一例を示す平面図である。図8~10には、図1のステップS6の処理後の半導体基板11を裏面11b側から見た状態の一例を示す。実施の形態2にかかる半導体装置の製造方法は、炭素膜3の、ステップS6の処理後に半導体基板11の裏面11bに残す部分(残部)3b~3d(ハッチング部分)のレイアウトが実施の形態1にかかる半導体装置の製造方法と異なる。
(Embodiment 2)
Next, a method for manufacturing the semiconductor device according to the second embodiment will be described. 8 to 10 are plan views showing an example of a state in the middle of manufacturing the semiconductor substrate according to the second embodiment. 8 to 10 show an example of the state of the semiconductor substrate 11 after the processing in step S6 of FIG. 1, viewed from the back surface 11b side. In the manufacturing method of the semiconductor device according to the second embodiment, the layout of the portions (residual portions) 3b to 3d (hatched portions) of the carbon film 3 left on the rear surface 11b of the semiconductor substrate 11 after the processing of step S6 is the same as that of the first embodiment. It is different from the manufacturing method of such a semiconductor device.

具体的には、図8に示すように、ステップS6の処理により、炭素膜3の残部3bを、半導体基板11のダイシングライン13上に当該ダイシングライン13に沿って格子状に残してもよい。図8には、半導体基板11のダイシングライン13を破線で示す(図10においても同様)。半導体基板11の、炭素膜3の残部3bに周囲を囲まれた部分がステップS9の処理においてダイシングされたときに半導体チップとなる部分である。半導体基板11の半導体チップとなる部分は、それぞれ略矩形状に露出され、マトリクス状に配置されている。 Specifically, as shown in FIG. 8, the remaining portion 3b of the carbon film 3 may be left in a grid pattern on the dicing lines 13 of the semiconductor substrate 11 along the dicing lines 13 by the process of step S6. In FIG. 8, the dicing lines 13 of the semiconductor substrate 11 are indicated by dashed lines (the same applies to FIG. 10). A portion of the semiconductor substrate 11 surrounded by the remaining portion 3b of the carbon film 3 is a portion that becomes a semiconductor chip when diced in the process of step S9. The portions of the semiconductor substrate 11 that will become the semiconductor chips are exposed in a substantially rectangular shape and arranged in a matrix.

また、図9に示すように、ステップS6の処理により、炭素膜3の残部3cを、半導体基板11の裏面11bに平行な1方向(例えば方向Xや方向Y)に延在する直線状に残してもよい。例えば、炭化珪素エピタキシャル膜によって半導体基板11に生じる反り量が大きくなる箇所と、半導体基板11の略中央部分と、を通る直線状に炭素膜3の残部3cを残して、半導体基板11を補強する。この場合、例えば、半導体基板11の裏面11bの全面に形成した炭素膜3を、直線状の残部3cが残るように略矩形状に除去すればよい。図9には、炭素膜3の、残部3cとして残す直線状の部分を挟んで隣り合う2つ領域を、半導体基板11の略半分の表面積を有する2つの略矩形状に除去した状態を示す。 Further, as shown in FIG. 9, the process of step S6 leaves the remaining portion 3c of the carbon film 3 in a straight line extending in one direction (for example, the direction X or the direction Y) parallel to the back surface 11b of the semiconductor substrate 11. may For example, the semiconductor substrate 11 is reinforced by leaving the remaining portion 3c of the carbon film 3 in a straight line passing through a portion where the silicon carbide epitaxial film causes the semiconductor substrate 11 to warp greatly and a substantially central portion of the semiconductor substrate 11. . In this case, for example, the carbon film 3 formed on the entire surface of the back surface 11b of the semiconductor substrate 11 may be removed in a substantially rectangular shape so as to leave a linear residual portion 3c. FIG. 9 shows a state in which two regions of the carbon film 3 adjacent to each other across the linear portion left as the remaining portion 3c are removed into two substantially rectangular regions each having a surface area approximately half the surface area of the semiconductor substrate 11. FIG.

半導体基板11の反り量h11(図4参照)は、半導体基板11の裏面11bに平行な任意の方向でそれぞれ異なる。このため、半導体基板11の反り量の大きくなる方向(図9では方向Y)に延在するように炭素膜3の残部3cを残すことで、半導体基板11の反り量h11を、半導体基板11の裏面11bに平行な任意の方向でそれぞれが略同じになるように調整することができる。炭素膜3の残部3cが延在する方向や本数、線幅およびその間隔は種々変更可能である。また、炭素膜3の残部3cを複数の直線状に残し、これら炭素膜3の直線状の残部3c同士が任意の角度で交差するように配置してもよい。 The warp amount h11 (see FIG. 4) of the semiconductor substrate 11 differs in any direction parallel to the back surface 11b of the semiconductor substrate 11. As shown in FIG. Therefore, by leaving the remaining portion 3c of the carbon film 3 so as to extend in the direction in which the amount of warp of the semiconductor substrate 11 increases (the direction Y in FIG. 9), the amount of warp h11 of the semiconductor substrate 11 is reduced to They can be adjusted to be substantially the same in any direction parallel to the back surface 11b. The direction in which the remaining portion 3c of the carbon film 3 extends, the number of lines, the line width and the interval between them can be changed variously. Alternatively, a plurality of linear residual portions 3c of the carbon film 3 may be left, and the linear residual portions 3c of the carbon film 3 may be arranged so as to cross each other at an arbitrary angle.

また、図10に示すように、ステップS6の処理により、炭素膜3の残部3dを、半導体基板11の外周と、半導体基板11の最も外側のダイシングライン13aと、の間に残してもよい。半導体基板11の外周と、半導体基板11の最も外側のダイシングライン13aと、の間は、半導体基板11の無効領域である。炭素膜3の残部3aをリング状に残す場合(図6)と比べて、炭素膜3の残部3dの表面積が増えるため、半導体基板11の反り量h11を調整しやすく、かつ半導体基板11の補強材としての効果がより高くなる。 Further, as shown in FIG. 10, the remaining portion 3d of the carbon film 3 may be left between the outer periphery of the semiconductor substrate 11 and the outermost dicing line 13a of the semiconductor substrate 11 by the processing of step S6. A space between the outer periphery of the semiconductor substrate 11 and the outermost dicing line 13 a of the semiconductor substrate 11 is an invalid region of the semiconductor substrate 11 . Compared to the case where the remaining portion 3a of the carbon film 3 is left in a ring shape (FIG. 6), the surface area of the remaining portion 3d of the carbon film 3 is increased. More effective as a material.

以上、説明したように、実施の形態2によれば、出発基板の裏面に形成した炭素膜を、出発基板のおもて面に炭化珪素エピタキシャル膜を成膜した後に部分的に残す際に、炭素膜の残部のレイアウトを代えたとしても、実施の形態1と同様の効果を得ることができる。 As described above, according to the second embodiment, when partially leaving the carbon film formed on the back surface of the starting substrate after forming the silicon carbide epitaxial film on the front surface of the starting substrate, Even if the layout of the remainder of the carbon film is changed, the same effect as in the first embodiment can be obtained.

(実施例)
次に、出発基板1の反り量h1,h1’および半導体基板11の反り量h11(図3,4参照)について検証した。図11は、実施例にかかる半導体基板の製造途中における反り量を示す図表である。図11において、実施例の「反りの向き」および「反り量」を検証した半導体基板は、出発基板1または半導体基板11である。「反りの向き」の凹または凸は、おもて面(Si面)を上面とし、裏面(C面)を下面としたときの半導体基板の断面形状を示している。
(Example)
Next, the warp amounts h1 and h1' of the starting substrate 1 and the warp amount h11 of the semiconductor substrate 11 (see FIGS. 3 and 4) were verified. FIG. 11 is a chart showing the amount of warp during the manufacture of the semiconductor substrate according to the example. In FIG. 11 , the starting substrate 1 or the semiconductor substrate 11 is the semiconductor substrate for which the “direction of warpage” and the “amount of warpage” of the example are verified. Concave or convex in the "direction of warpage" indicates the cross-sectional shape of the semiconductor substrate when the front surface (Si surface) is the upper surface and the back surface (C surface) is the lower surface.

具体的には、図11において、「反りの向きが凹」とは、半導体基板のおもて面が下方へ凹み、かつ裏面が下方へ突出した状態、すなわち半導体基板が裏面側へ凸になるように反った状態である。「反りの向きが凸」とは、半導体基板のおもて面が上方へ突出し、かつ裏面が凹んだ状態、すなわち半導体基板がおもて面側へ凸になるように反った状態である。図12は、エピタキシャル膜を成膜した後の一般的な半導体基板の反りの一例を示す断面図である。 Specifically, in FIG. 11, "the direction of the warp is concave" means that the front surface of the semiconductor substrate is concave downward and the back surface is protruding downward, that is, the semiconductor substrate is convex toward the back surface. It is in a warped state. "The direction of warp is convex" means a state in which the front surface of the semiconductor substrate protrudes upward and the back surface is recessed, that is, the semiconductor substrate is warped so as to protrude toward the front surface. FIG. 12 is a cross-sectional view showing an example of general warp of a semiconductor substrate after forming an epitaxial film.

一般的に、炭化珪素エピタキシャル膜104を成膜する前の出発基板101は、裏面101b側が凸になるように反った状態、または反りがない状態である(不図示)。この出発基板101のおもて面101aに炭化珪素エピタキシャル膜104を成膜して得られた半導体基板111は、図12に示すように、おもて面111a側が凸になるように大きく反った状態になる(以下、従来例とする)。 In general, the starting substrate 101 before forming the silicon carbide epitaxial film 104 is in a state of being warped so that the back surface 101b side is convex, or in a state of not being warped (not shown). As shown in FIG. 12, semiconductor substrate 111 obtained by forming silicon carbide epitaxial film 104 on front surface 101a of starting substrate 101 is greatly warped so that front surface 111a is convex. state (hereinafter referred to as a conventional example).

従来例において、半導体基板111の面内で曲がる箇所は主に中央部分121であり、中央部分121の周囲を囲む外側部分122は、厚さ方向Zと平行な断面においてはほぼ平面になる。すなわち、半導体基板111の中央部分121が曲がることで、半導体基板111は、おもて面111a側へ凸になるように大きく反った状態となる(図11に「C膜なし」として示す)。このため、炭化珪素エピタキシャル膜104の成膜後に半導体基板111の中央部分121にかかる応力を相殺させる方向に応力を生じさせることができれば、半導体基板111の反りを低減させることができると推測される。 In the conventional example, the portion where the semiconductor substrate 111 bends in the plane is mainly the central portion 121, and the outer portion 122 surrounding the central portion 121 is almost flat in a cross section parallel to the thickness direction Z. That is, by bending the central portion 121 of the semiconductor substrate 111, the semiconductor substrate 111 is greatly warped so as to protrude toward the front surface 111a (shown as "no C film" in FIG. 11). Therefore, it is presumed that warping of semiconductor substrate 111 can be reduced if stress can be generated in a direction that cancels the stress applied to central portion 121 of semiconductor substrate 111 after silicon carbide epitaxial film 104 is formed. .

実施例においては、上述した実施の形態1にかかる半導体装置の製造方法にしたがって、上記諸条件で半導体基板11を作製した。プロセス投入前の出発基板1は、一般的な出発基板101と同様に、裏面1b側へ凸になるように反った状態、または反りがない状態であり、その反り量は小さい(図11に「プロセス投入前」として示す)。また、ステップS1の処理により裏面1bに130nmの厚さt1の炭素膜3を成膜した出発基板1は、プロセス投入前よりも、裏面1b側へ凸になるように反った状態が大きくなることが確認された(図11に「C面にC膜を成膜後」として示す)。 In the example, the semiconductor substrate 11 was manufactured under the above conditions according to the method of manufacturing the semiconductor device according to the first embodiment. Like the general starting substrate 101, the starting substrate 1 before the process is in a state of being warped so as to protrude toward the back surface 1b side, or in a state of no warping, and the amount of warping is small (see FIG. 11 " shown as "Before Process Input"). In addition, the starting substrate 1 on which the carbon film 3 having a thickness t1 of 130 nm was formed on the back surface 1b by the processing in step S1 was warped to be convex toward the back surface 1b side more than before the process was started. was confirmed (indicated in FIG. 11 as “after forming a C film on the C surface”).

また、ステップS2の処理により出発基板1のおもて面1aに65μmの厚さt2の炭化珪素エピタキシャル膜4を成膜してなる半導体基板11は、炭化珪素エピタキシャル膜4の成膜前の出発基板1よりも、裏面11b側へ凸になるように反った状態が小さくなることが確認された(図11に「エピタキシャル成長後」として示す)。また、ステップS6の処理により炭素膜3を半導体基板11の外周に沿ってリング状に残した半導体基板11は、おもて面11a側へ凸になるように反った状態となったが、その反り量は小さいことが確認された(図11に「C膜の選択除去後」として示す)。 Further, the semiconductor substrate 11 formed by forming the silicon carbide epitaxial film 4 with a thickness t2 of 65 μm on the front surface 1a of the starting substrate 1 by the processing of step S2 is the starting film before the silicon carbide epitaxial film 4 is formed. It was confirmed that the warped state to be convex toward the back surface 11b side was smaller than that of the substrate 1 (shown as "after epitaxial growth" in FIG. 11). In addition, the semiconductor substrate 11 in which the ring-shaped carbon film 3 was left along the outer circumference of the semiconductor substrate 11 by the processing in step S6 was in a state of being warped so as to protrude toward the front surface 11a. It was confirmed that the amount of warpage was small (shown as "after selective removal of C film" in FIG. 11).

これらの結果から、実施例においては、半導体基板11のおもて面11a側の炭化珪素エピタキシャル膜4によって半導体基板11にかかる応力を、半導体基板11の裏面1bに形成した炭素膜3の残部3aによって半導体基板11にかかる応力でほぼ相殺可能であることが確認された。これによって、半導体基板11を裏面11b側またはおもて面1a側へ凸になるように小さく反った状態を維持して、ステップS8の処理(素子構造を形成)を行うことができることが確認された。 From these results, in the example, the stress applied to the semiconductor substrate 11 by the silicon carbide epitaxial film 4 on the front surface 11a side of the semiconductor substrate 11 was reduced to the remaining portion 3a of the carbon film 3 formed on the back surface 1b of the semiconductor substrate 11. It has been confirmed that the stress applied to the semiconductor substrate 11 can be substantially canceled by the above. As a result, it has been confirmed that the processing of step S8 (formation of the element structure) can be performed while maintaining the state of the semiconductor substrate 11 slightly warped so as to protrude toward the back surface 11b side or the front surface 1a side. rice field.

以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態において、半導体基板の裏面に残す炭素膜の残部の面積および平面形状は種々変更可能である。また、上述した実施の形態では、MOSFETを例に説明しているが、本発明はSBD(Schottky Barrier Diode:ショットキーバリアダイオード)やIGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)にも適用可能である。また、本発明は、導電型(n型、p型)を反転させても同様に成り立つ。 As described above, the present invention is not limited to the above-described embodiment, and can be variously modified without departing from the scope of the present invention. For example, in each of the above-described embodiments, the area and planar shape of the remaining portion of the carbon film left on the back surface of the semiconductor substrate can be variously changed. In the above-described embodiments, MOSFETs are described as examples, but the present invention is also applicable to SBDs (Schottky Barrier Diodes) and IGBTs (Insulated Gate Bipolar Transistors). It is possible. Moreover, the present invention is similarly established even if the conductivity type (n-type, p-type) is reversed.

以上のように、本発明にかかる半導体基板の製造方法および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。 INDUSTRIAL APPLICABILITY As described above, the method for manufacturing a semiconductor substrate and the method for manufacturing a semiconductor device according to the present invention are useful for power semiconductor devices used in power converters and power supply devices for various industrial machines.

1 出発基板
1a 出発基板のおもて面
1b 出発基板の裏面
2a,2b,12a,12b オリエンテーションフラット
3 炭素膜
3a~3d 炭素膜の残部
4 炭化珪素エピタキシャル膜
11 半導体基板
11a 半導体基板のおもて面
11b 半導体基板の裏面
13 ダイシングライン
13a 最も外側のダイシングライン
21 メタルマスク
22 メタルマスクのねじ穴
31 n+型ドレイン領域
32 n-型ドリフト領域
32a n型JFET領域
33 p型ベース領域
34 n+型ソース領域
35 p+型コンタクト領域
36 ゲート絶縁膜
37 ゲート電極
38 層間絶縁膜
38a コンタクトホール
39 ソース電極
40 ドレイン電極
41 n-型炭化珪素エピタキシャル膜
42 p型炭化珪素エピタキシャル膜
h1,h1’ 出発基板の反り量
h11 半導体基板の反り量
t1 炭素膜の厚さ
t2 半導体基板の厚さ
w1 炭素膜の残部の幅
X,Y 半導体基板の主面に平行な方向
Z 厚さ方向
REFERENCE SIGNS LIST 1 starting substrate 1a front surface of starting substrate 1b rear surface of starting substrate 2a, 2b, 12a, 12b orientation flat 3 carbon film 3a to 3d remainder of carbon film 4 silicon carbide epitaxial film 11 semiconductor substrate 11a front surface of semiconductor substrate surface 11b back surface of semiconductor substrate 13 dicing line 13a outermost dicing line 21 metal mask 22 screw hole in metal mask 31 n + type drain region 32 n type drift region 32a n type JFET region 33 p type base region 34 n + type source region 35 p + -type contact region 36 gate insulating film 37 gate electrode 38 interlayer insulating film 38a contact hole 39 source electrode 40 drain electrode 41 n - -type silicon carbide epitaxial film 42 p-type silicon carbide epitaxial film h1, h1' Amount of warp h11 Amount of warp of semiconductor substrate t1 Thickness of carbon film t2 Thickness of semiconductor substrate w1 Width of remainder of carbon film X, Y Direction parallel to main surface of semiconductor substrate Z Thickness direction

Claims (11)

炭化珪素からなる出発基板の第1主面に炭化珪素エピタキシャル膜をエピタキシャル成長させてなる半導体基板の製造方法であって、
前記出発基板の第2主面を炭素膜で覆う第1成膜工程と、
第2主面が前記炭素膜で覆われた状態の前記出発基板の第1主面に、前記炭化珪素エピタキシャル膜をエピタキシャル成長させる第2成膜工程と、
前記炭素膜を選択的に除去して、前記出発基板の第2主面の所定箇所に前記炭素膜を残す除去工程と、
を含み、
前記出発基板の第1主面は(0001)面であり、
前記出発基板の第2主面は(000-1)面であることを特徴とする半導体基板の製造方法。
A method for manufacturing a semiconductor substrate by epitaxially growing a silicon carbide epitaxial film on a first main surface of a starting substrate made of silicon carbide,
a first film forming step of covering the second main surface of the starting substrate with a carbon film;
a second film forming step of epitaxially growing the silicon carbide epitaxial film on the first main surface of the starting substrate with the second main surface covered with the carbon film;
a removing step of selectively removing the carbon film to leave the carbon film on a predetermined portion of the second main surface of the starting substrate;
including
The first main surface of the starting substrate is the (0001) plane,
A method of manufacturing a semiconductor substrate , wherein the second main surface of the starting substrate is a (000-1) plane .
前記第1成膜工程では、前記炭素膜を、前記炭化珪素エピタキシャル膜によって前記出発基板にかかる第1応力と反対の向きでかつ前記出発基板を平坦に近づける第2応力を前記出発基板に生じさせる厚さとすることを特徴とする請求項1に記載の半導体基板の製造方法。 In the first film forming step, the carbon film is caused to generate a second stress on the starting substrate in a direction opposite to the first stress applied to the starting substrate by the silicon carbide epitaxial film and for making the starting substrate flattened. 2. The method of manufacturing a semiconductor substrate according to claim 1, wherein the thickness is 前記第1成膜工程では、前記炭素膜を、前記除去工程の後に残る前記炭素膜の残部で前記第2応力を前記出発基板に生じさせる厚さとすることを特徴とする請求項2に記載の半導体基板の製造方法。 3. The method according to claim 2, wherein in the first film forming step, the carbon film has a thickness such that a remainder of the carbon film remaining after the removing step causes the second stress in the starting substrate. A method for manufacturing a semiconductor substrate. 前記第1成膜工程では、前記炭素膜を、50nm以上200nm以下の厚さとすることを特徴とする請求項1~3のいずれか一つに記載の半導体基板の製造方法。 4. The method of manufacturing a semiconductor substrate according to claim 1, wherein in the first film forming step, the carbon film is formed to have a thickness of 50 nm or more and 200 nm or less. 前記除去工程では、半導体チップとなる部分を除く部分に前記炭素膜を残すことを特徴とする請求項1~4のいずれか一つに記載の半導体基板の製造方法。 5. The method of manufacturing a semiconductor substrate according to claim 1, wherein in said removing step, said carbon film is left on a portion other than a portion to be a semiconductor chip. 前記除去工程では、前記出発基板の外周に沿ったリング状に前記炭素膜を残すことを特徴とする請求項1~5のいずれか一つに記載の半導体基板の製造方法。 6. The method of manufacturing a semiconductor substrate according to claim 1, wherein in said removing step, said carbon film is left in a ring shape along the outer periphery of said starting substrate. 前記除去工程では、半導体チップとなる部分の周囲を囲むダイシングラインに沿った格子状に前記炭素膜を残すことを特徴とする請求項1~5のいずれか一つに記載の半導体基板の製造方法。 6. The method of manufacturing a semiconductor substrate according to claim 1, wherein in the removing step, the carbon film is left in a grid shape along dicing lines surrounding the portion to be the semiconductor chip. . 前記除去工程では、半導体チップとなる部分の周囲を囲むダイシングラインのうち最も外側の前記ダイシングラインと、前記出発基板の外周と、の間に前記炭素膜を残すことを特徴とする請求項1~5のいずれか一つに記載の半導体基板の製造方法。 1-, wherein in the removing step, the carbon film is left between the outermost dicing line among the dicing lines surrounding the periphery of the portion to be the semiconductor chip and the outer periphery of the starting substrate. 6. The method for manufacturing a semiconductor substrate according to any one of 5. 前記除去工程では、前記第1応力によって前記出発基板の反りが大きくなる箇所に前記炭素膜を残すことを特徴とする請求項2または3に記載の半導体基板の製造方法。 4. The method of manufacturing a semiconductor substrate according to claim 2, wherein, in said removing step, said carbon film is left at a portion where warping of said starting substrate increases due to said first stress. 前記第2成膜工程の後、前記除去工程の前に、
前記炭化珪素エピタキシャル膜を保護膜で保護する保護工程と、
前記炭素膜の前記所定箇所をメタルマスクで覆う被覆工程と、を含み、
前記除去工程では、前記メタルマスクを用いて前記炭素膜をエッチングして、前記出発基板の第2主面の前記所定箇所に前記炭素膜を残すことを特徴とする請求項1~9のいずれか一つに記載の半導体基板の製造方法。
After the second film formation step and before the removal step,
a protective step of protecting the silicon carbide epitaxial film with a protective film;
a covering step of covering the predetermined portion of the carbon film with a metal mask;
10. The removing step includes etching the carbon film using the metal mask to leave the carbon film at the predetermined location on the second main surface of the starting substrate. 1. A method of manufacturing a semiconductor substrate according to claim 1.
炭化珪素からなる出発基板の第1主面に炭化珪素エピタキシャル膜をエピタキシャル成長させてなる半導体基板を用いた半導体装置の製造方法であって、
前記出発基板の第2主面を炭素膜で覆う第1成膜工程と、
第2主面が前記炭素膜で覆われた状態の前記出発基板の第1主面に、前記炭化珪素エピタキシャル膜をエピタキシャル成長させて前記半導体基板を作製する第2成膜工程と、
前記炭素膜を選択的に除去して、前記半導体基板の第2主面の所定箇所に前記炭素膜を残す除去工程と、
第2主面に前記炭素膜の残部を残した状態で前記半導体基板の第1主面に所定の素子構造を形成する第1形成工程と、
前記半導体基板の第2主面の、前記炭素膜の残部以外の部分に接する電極部を形成する第2形成工程と、
前記半導体基板を切断して、前記素子構造および前記電極部を有する個々のチップ状にする切断工程と、
を含み、
前記出発基板の第1主面は(0001)面であり、
前記出発基板の第2主面は(000-1)面であることを特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device using a semiconductor substrate obtained by epitaxially growing a silicon carbide epitaxial film on a first main surface of a starting substrate made of silicon carbide,
a first film forming step of covering the second main surface of the starting substrate with a carbon film;
a second film forming step of epitaxially growing the silicon carbide epitaxial film on the first main surface of the starting substrate with the second main surface covered with the carbon film to fabricate the semiconductor substrate;
a removing step of selectively removing the carbon film to leave the carbon film on a predetermined portion of the second main surface of the semiconductor substrate;
a first forming step of forming a predetermined element structure on the first main surface of the semiconductor substrate while leaving the remainder of the carbon film on the second main surface;
a second forming step of forming an electrode portion in contact with a portion of the second main surface of the semiconductor substrate other than the remaining portion of the carbon film;
a cutting step of cutting the semiconductor substrate into individual chips having the element structure and the electrode portion;
including
The first main surface of the starting substrate is the (0001) plane,
A method of manufacturing a semiconductor device , wherein the second main surface of the starting substrate is a (000-1) plane .
JP2019086358A 2019-04-26 2019-04-26 Semiconductor substrate manufacturing method and semiconductor device manufacturing method Active JP7259527B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019086358A JP7259527B2 (en) 2019-04-26 2019-04-26 Semiconductor substrate manufacturing method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019086358A JP7259527B2 (en) 2019-04-26 2019-04-26 Semiconductor substrate manufacturing method and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2020181965A JP2020181965A (en) 2020-11-05
JP7259527B2 true JP7259527B2 (en) 2023-04-18

Family

ID=73024402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019086358A Active JP7259527B2 (en) 2019-04-26 2019-04-26 Semiconductor substrate manufacturing method and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP7259527B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033068A (en) 2012-08-03 2014-02-20 Sumitomo Electric Ind Ltd Method for manufacturing silicon carbide semiconductor device and silicon carbide substrate
JP2015032788A (en) 2013-08-06 2015-02-16 住友電気工業株式会社 Silicon carbide semiconductor substrate, method for manufacturing the same, and method for manufacturing silicon carbide semiconductor device
JP2015129066A (en) 2014-01-08 2015-07-16 住友電気工業株式会社 Method of manufacturing silicon carbide epitaxial substrate and silicon carbide epitaxial substrate
JP2015160750A (en) 2014-02-26 2015-09-07 三菱電機株式会社 Method for manufacturing silicon carbide epitaxial wafer
WO2016017215A1 (en) 2014-07-30 2016-02-04 三菱電機株式会社 Semiconductor device manufacturing method and semiconductor device
JP2019504490A (en) 2015-12-16 2019-02-14 オステンド・テクノロジーズ・インコーポレーテッド Method for improving wafer flatness and bonded wafer assembly made by the method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02220431A (en) * 1989-02-21 1990-09-03 Nippon Telegr & Teleph Corp <Ntt> Formation of semiconductor substrate
JP2728097B2 (en) * 1989-02-21 1998-03-18 富士通株式会社 Semiconductor substrate and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033068A (en) 2012-08-03 2014-02-20 Sumitomo Electric Ind Ltd Method for manufacturing silicon carbide semiconductor device and silicon carbide substrate
JP2015032788A (en) 2013-08-06 2015-02-16 住友電気工業株式会社 Silicon carbide semiconductor substrate, method for manufacturing the same, and method for manufacturing silicon carbide semiconductor device
JP2015129066A (en) 2014-01-08 2015-07-16 住友電気工業株式会社 Method of manufacturing silicon carbide epitaxial substrate and silicon carbide epitaxial substrate
JP2015160750A (en) 2014-02-26 2015-09-07 三菱電機株式会社 Method for manufacturing silicon carbide epitaxial wafer
WO2016017215A1 (en) 2014-07-30 2016-02-04 三菱電機株式会社 Semiconductor device manufacturing method and semiconductor device
JP2019504490A (en) 2015-12-16 2019-02-14 オステンド・テクノロジーズ・インコーポレーテッド Method for improving wafer flatness and bonded wafer assembly made by the method

Also Published As

Publication number Publication date
JP2020181965A (en) 2020-11-05

Similar Documents

Publication Publication Date Title
JP5430677B2 (en) Epitaxial wafer and semiconductor device
US9024330B2 (en) Semiconductor device and manufacturing method thereof
JP5996671B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP6277623B2 (en) Wide band gap semiconductor device
WO2015015934A1 (en) Wide-bandgap semiconductor element
JP2016136579A (en) Semiconductor device and manufacturing method of the same
US20170263745A1 (en) Semiconductor device and method of manufacturing the same
JPWO2012098759A1 (en) Method for manufacturing silicon carbide semiconductor device
WO2011030661A1 (en) Semiconductor device and process for production of semiconductor device
US10177219B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7090530B2 (en) Semiconductor devices and their manufacturing methods
WO2015045628A1 (en) Method for manufacturing silicon-carbide semiconductor device
JP2015198131A (en) Method of manufacturing silicon carbide semiconductor device
WO2019198168A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP7259527B2 (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
US8551864B2 (en) Method of manufacturing semiconductor device
US7547586B2 (en) Method of making a self aligned ion implanted gate and guard ring structure for use in a sit
JP2019201205A (en) Method for processing wide band gap semiconductor wafer, method for forming plurality of thin film wide band gap semiconductor wafers, and wide band gap semiconductor wafer
JP6294208B2 (en) Method for manufacturing insulated gate switching element having trench gate electrode
JP6623772B2 (en) Method for manufacturing silicon carbide semiconductor device
JP7388216B2 (en) nitride semiconductor device
JP7380236B2 (en) semiconductor equipment
JP7513565B2 (en) Method for manufacturing switching element
JP7396914B2 (en) Nitride semiconductor device and its manufacturing method
JP7204454B2 (en) semiconductor equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230320

R150 Certificate of patent or registration of utility model

Ref document number: 7259527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150