JP7243175B2 - Apparatus for Determining Quality of Multilayer Ceramic Capacitor and Method for Determining Quality Thereof - Google Patents

Apparatus for Determining Quality of Multilayer Ceramic Capacitor and Method for Determining Quality Thereof Download PDF

Info

Publication number
JP7243175B2
JP7243175B2 JP2018238121A JP2018238121A JP7243175B2 JP 7243175 B2 JP7243175 B2 JP 7243175B2 JP 2018238121 A JP2018238121 A JP 2018238121A JP 2018238121 A JP2018238121 A JP 2018238121A JP 7243175 B2 JP7243175 B2 JP 7243175B2
Authority
JP
Japan
Prior art keywords
ceramic capacitor
multilayer ceramic
layer
charging
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018238121A
Other languages
Japanese (ja)
Other versions
JP2020102483A (en
Inventor
圭吾 稻田
透 白根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018238121A priority Critical patent/JP7243175B2/en
Publication of JP2020102483A publication Critical patent/JP2020102483A/en
Application granted granted Critical
Publication of JP7243175B2 publication Critical patent/JP7243175B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサの良否判定装置およびその良否判定方法に関し、特に、積層セラミックコンデンサの絶縁抵抗の測定結果に基づいて、その電気的特性の良否を判定する、積層セラミックコンデンサの良否判定装置およびその良否判定方法に関する。 BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for judging the quality of a multilayer ceramic capacitor and a method for judging the same, and more particularly, to a device for judging the quality of a multilayer ceramic capacitor for judging whether the electrical characteristics of the multilayer ceramic capacitor are good or bad based on the result of measuring the insulation resistance of the multilayer ceramic capacitor. and its quality judgment method.

一般的に、電子機器などに使用される積層セラミックコンデンサは、市場に出荷される前の検査工程において、通常、静電容量および絶縁抵抗のような電気的特性が測定される。そして、その測定結果に基づいて積層セラミックコンデンサの良品、不良品の選別が行なわれている。
特に、積層セラミックコンデンサの絶縁抵抗を測定する測定方法では、先ず、たとえばターンテーブルの保持部にそれぞれ保持された積層セラミックコンデンサに充電端子を接触させ、直流電圧を断続的に充電しながら積層セラミックコンデンサがターンテーブルで間欠的に搬送される。この場合、ターンテーブルが停止されている間だけ充電端子が積層セラミックコンデンサに接触し、ターンテーブルが回転し次の充電端子に接触するまでの間では積層セラミックコンデンサには何らの充電端子も接触しないので、充電領域における積層セラミックコンデンサに対する充電は断続的なものとなっている。
次に、充電が完了した積層セラミックコンデンサに対して測定端子を当てて絶縁抵抗の測定が行われる。そして、この絶縁抵抗の測定結果に基づいて、積層セラミックコンデンサの良品、不良品の選別が行われる(たとえば、特許文献1の図2を参照。)。
In general, multilayer ceramic capacitors used in electronic devices and the like are usually measured for electrical characteristics such as capacitance and insulation resistance in an inspection process before being shipped to the market. Then, based on the measurement results, the laminated ceramic capacitors are sorted into non-defective products and defective products.
In particular, in a method for measuring the insulation resistance of a multilayer ceramic capacitor, first, charging terminals are brought into contact with the multilayer ceramic capacitors held, for example, in the holding portions of the turntable, and the multilayer ceramic capacitor is intermittently charged with a DC voltage. is transported intermittently on the turntable. In this case, the charging terminal contacts the multilayer ceramic capacitor only while the turntable is stopped, and no charging terminal contacts the multilayer ceramic capacitor until the turntable rotates and contacts the next charging terminal. Therefore, the charging of the multilayer ceramic capacitor in the charging region is intermittent.
Next, the insulation resistance is measured by applying a measuring terminal to the laminated ceramic capacitor that has been fully charged. Then, based on the measurement results of the insulation resistance, the laminated ceramic capacitors are sorted into non-defective products and defective products (see FIG. 2 of Patent Document 1, for example).

特開平4-254769号公報(第1頁の第2欄の第5行目~第2頁の第3欄の第21行目の記載、図2)Japanese Patent Application Laid-Open No. 4-254769 (page 1, column 2, line 5 to page 2, column 3, line 21, FIG. 2)

しかしながら、このような従来の積層セラミックコンデンサの良否判定では、積層セラミックコンデンサの使用される電圧領域が、例えば、DC:750V以上の中高圧領域になると、不具合が生じる場合があった。
具体的に言うと、上記の従来の絶縁抵抗を測定する工程では、充電領域における積層セラミックコンデンサに対する充電が断続的なものとなっているため、積層セラミックコンデンサは、電荷が充電されたまま次の絶縁抵抗の測定位置に搬送され、絶縁抵抗が測定されるものとなっている。
一方で、放電位置における放電側(マイナス側)の測定端子は、実装基板のGND電極に短絡しており、電位的には0V(ゼロボルト)となるため、印加側(プラス側)の測定端子、積層セラミックコンデンサ間の電位差がたとえば3KV/mmを超えると、一般的にスパーク(絶縁破壊)が生じる恐れがあった。
この場合、積層セラミックコンデンサが使用される電圧領域が、例えば、DC:750V以上の中高圧領域になると、積層セラミックコンデンサの外部電極と、積層セラミックコンデンサの外部電極に接して絶縁抵抗を測定する端子(測定端子)と、の間の電位差が大きくなるため、より大きなスパークが発生してしまうことがあった。
本発明の発明者の鋭意研究の結果、この大きなスパークによって発生したノイズが原因となり、例えば、測定設備の制御用パソコンとIRメータ間の通信トラブルを発生させ、絶縁抵抗の測定ができなくなり、設備が停止してしまうという不具合を生じることがわかった。
However, in such a conventional quality judgment of laminated ceramic capacitors, if the voltage range in which the laminated ceramic capacitor is used is, for example, DC: 750 V or higher, a problem may occur.
Specifically, in the conventional process of measuring the insulation resistance described above, since the charging of the multilayer ceramic capacitor in the charging region is intermittent, the multilayer ceramic capacitor remains charged until the next step. It is transported to the insulation resistance measurement position and the insulation resistance is measured.
On the other hand, the discharge side (negative side) measurement terminal at the discharge position is short-circuited to the GND electrode of the mounting substrate, and the potential is 0 V (zero volt). When the potential difference between laminated ceramic capacitors exceeded, for example, 3 KV/mm, sparks (dielectric breakdown) were generally likely to occur.
In this case, when the voltage range in which the multilayer ceramic capacitor is used is, for example, DC: 750 V or higher, the external electrodes of the multilayer ceramic capacitor and the terminals for measuring the insulation resistance in contact with the external electrodes of the multilayer ceramic capacitor are used. Since the potential difference between (the measurement terminal) and , becomes large, a larger spark may occur.
As a result of intensive research by the inventor of the present invention, the noise generated by this large spark can cause, for example, communication troubles between the control personal computer of the measuring equipment and the IR meter, making it impossible to measure the insulation resistance, and It was found that there was a problem that the

それゆえに、本発明の主たる目的は、上記の不具合を解消することができる、積層セラミックコンデンサの良否判定装置およびその良否判定方法を提供することである。
すなわち、積層セラミックコンデンサの絶縁抵抗を測定する際に、測定端子および積層セラミックコンデンサ間で発生するスパークのエネルギーを抑えることができ、このスパークによって発生するノイズの抑制が可能な積層セラミックコンデンサの良否判定装置およびその良否判定方法を提供することを目的とする。
SUMMARY OF THE INVENTION Therefore, it is a primary object of the present invention to provide a device for judging quality of a multilayer ceramic capacitor and a method for judging quality thereof, which can solve the above problems.
In other words, when measuring the insulation resistance of a multilayer ceramic capacitor, the energy of the spark generated between the measurement terminals and the multilayer ceramic capacitor can be suppressed, and the noise generated by this spark can be suppressed. An object of the present invention is to provide an apparatus and a method for judging whether the apparatus is good or bad.

請求項1に係る本発明は、積層された複数の誘電体層および積層された複数の内部電極層を有する積層体と、複数の内部電極に接続される外部電極と、を有する複数の積層セラミックコンデンサを保持して搬送する搬送手段と、複数の積層セラミックコンデンサに対し、積層セラミックコンデンサの定格電圧以上の直流電圧を継続的に充電する印加回路および充電端子と、充電後の前記積層セラミックコンデンサの電荷を、印加電圧に対して所定の範囲で電荷を放電させる放電用回路と、放電後の前記積層セラミックコンデンサの絶縁抵抗を測定する測定端子と、を有する、積層セラミックコンデンサの良否判定装置であって、印加回路によって、複数の積層セラミックコンデンサに対して積層セラミックコンデンサの定格電圧以上の直流電圧を継続的に一定時間充電し、放電回路によって、充電後の積層セラミックコンデンサの電荷を一旦、印加電圧に対して所定の範囲で電荷を放電させ、放電後の前記積層セラミックコンデンサに対し、測定端子を外部電極に接触させ、測定端子を外部電極に接触させた後に、再度、印加回路によって積層セラミックコンデンサに対して積層セラミックコンデンサの定格電圧以上の直流電圧を充電した後、絶縁抵抗を測定して積層セラミックコンデンサの良否を判定する積層セラミックコンデンサの良否判定装置である。
請求項2に係る本発明は、請求項1に係る積層セラミックコンデンサの良否判定装置に従属する発明であって、搬送手段は搬送ローターを含む、積層セラミックコンデンサの良否判定装置である。
請求項3に係る本発明は、請求項1または請求項2に係る積層セラミックコンデンサの良否判定装置に従属する発明であって、放電用回路は抵抗を含む、積層セラミックコンデンサの良否判定装置である。
請求項4に係る本発明は、請求項1に係る積層セラミックコンデンサの良否判定装置に従属する発明であって、印加電圧に対して所定の範囲で電荷を放電させる放電用の抵抗は、印加電圧に対して50%以上70%以下の範囲で電荷を放電させる、積層セラミックコンデンサの良否判定装置である
The present invention according to claim 1 provides a plurality of laminated ceramics having a laminate having a plurality of laminated dielectric layers and a plurality of laminated internal electrode layers, and an external electrode connected to the plurality of internal electrodes A conveying means for holding and conveying capacitors, an applying circuit and charging terminals for continuously charging a plurality of laminated ceramic capacitors with a DC voltage equal to or higher than the rated voltage of the laminated ceramic capacitors, and the charged laminated ceramic capacitors. A device for judging quality of a laminated ceramic capacitor, comprising: a discharge circuit for discharging electric charge within a predetermined range with respect to an applied voltage; and a measuring terminal for measuring insulation resistance of the laminated ceramic capacitor after discharging. Then, an application circuit continuously charges a plurality of multilayer ceramic capacitors with a DC voltage higher than the rated voltage of the multilayer ceramic capacitors for a certain period of time, and a discharge circuit temporarily discharges the charged multilayer ceramic capacitors with the applied voltage. is discharged in a predetermined range, the measurement terminal is brought into contact with the external electrode for the laminated ceramic capacitor after discharge, and the measurement terminal is brought into contact with the external electrode, and then the application circuit is applied again to the laminated ceramic capacitor. is charged with a DC voltage equal to or higher than the rated voltage of the multilayer ceramic capacitor, and then the insulation resistance is measured to determine the quality of the multilayer ceramic capacitor.
The present invention according to claim 2 is an invention dependent on the device for judging quality of laminated ceramic capacitors according to claim 1, wherein the conveying means includes a conveying rotor.
The present invention according to claim 3 is an invention dependent on the device for judging quality of a laminated ceramic capacitor according to claim 1 or claim 2, wherein the discharge circuit includes a resistor. .
The present invention according to claim 4 is an invention dependent on the device for judging quality of a multilayer ceramic capacitor according to claim 1, wherein the discharge resistor for discharging electric charge within a predetermined range with respect to the applied voltage It is a device for judging quality of a multilayer ceramic capacitor that discharges electric charge in the range of 50% or more and 70% or less with respect to

本発明の積層セラミックコンデンサの良否判定装置およびその良否判定方法によれば、積層セラミックコンデンサの絶縁抵抗を測定する際に、測定端子および積層セラミックコンデンサ間で発生するスパークのエネルギーを抑えることができ、このスパークによって発生するノイズの抑制が可能な積層セラミックコンデンサの良否判定装置およびその良否判定方法が得られる、という効果がある。 According to the device for judging quality of a laminated ceramic capacitor and the method for judging quality thereof of the present invention, it is possible to suppress the energy of sparks generated between the measuring terminals and the laminated ceramic capacitor when measuring the insulation resistance of the laminated ceramic capacitor. There is an effect that it is possible to obtain a device for judging quality of a laminated ceramic capacitor and a method for judging quality thereof, which can suppress noise generated by the spark.

本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。 The above object, other objects, features and advantages of the present invention will become more apparent from the following description of the mode for carrying out the invention with reference to the drawings.

本発明に係る積層セラミックコンデンサの一例を示す外観斜視図である。1 is an external perspective view showing an example of a laminated ceramic capacitor according to the present invention; FIG. 本発明に係る積層セラミックコンデンサを示す図1のII-II線における断面図である。FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1, showing the multilayer ceramic capacitor according to the present invention; 本発明に係る積層セラミックコンデンサを示す図1のIII-III線における断面図である。FIG. 2 is a cross-sectional view taken along line III-III of FIG. 1, showing a multilayer ceramic capacitor according to the present invention; (a)本発明に係る積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が2つに分割された構造を示す図である。(b)本発明に係る積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が3つに分割された構造を示す図である。(c)本発明に係る積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が4つに分割された構造を示す図である。(a) is a diagram showing a structure in which a counter electrode portion of an internal electrode layer of a laminate in a multilayer ceramic capacitor according to the present invention is divided into two. (b) is a diagram showing a structure in which the counter electrode portion of the internal electrode layer of the laminate in the multilayer ceramic capacitor according to the present invention is divided into three. (c) is a diagram showing a structure in which the counter electrode portion of the internal electrode layer of the laminate in the multilayer ceramic capacitor according to the present invention is divided into four. 本発明に係る積層セラミックコンデンサの良否判定装置の一例を図解的に示す平面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view schematically showing an example of a device for judging quality of a laminated ceramic capacitor according to the present invention; 図5に示す積層セラミックコンデンサの搬送手段の構造を示すために、その要部(特に、図5の一点鎖線で囲まれたA部分に示される箇所)を断面視的に図解した説明図である。FIG. 6 is an explanatory diagram illustrating a cross-sectional view of a main portion (especially, a portion indicated by a portion A surrounded by a dashed line in FIG. 5) to show the structure of a conveying means for the laminated ceramic capacitor shown in FIG. 5; . 図5に示す積層セラミックコンデンサの良否判定装置の絶縁抵抗の測定方法による積層セラミックコンデンサの両端の電圧の時間変化図であって、且つ、その良否判定装置の作用・効果を示す要部説明図である。FIG. 6 is a time variation diagram of the voltage across the laminated ceramic capacitor according to the insulation resistance measuring method of the device for judging quality of the laminated ceramic capacitor shown in FIG. be. 図5,図6,図8等で示された本発明に係る積層セラミックコンデンサの良否判定装置の構造を具体的に説明するための要部説明図である。FIG. 9 is an explanatory diagram of a main part for specifically explaining the structure of the device for judging quality of a laminated ceramic capacitor according to the present invention shown in FIGS. 5, 6, 8, etc.; 絶縁抵抗測定前の充電ステーションと充電/測定ステーションでの積層セラミックコンデンサの両端の電圧の時間変化図であって、且つ、図5,図6,図8等で示された本発明に係る積層セラミックコンデンサの良否判定装置の作用・効果を示す要部説明図である。FIG. 5 is a time variation diagram of the voltage across the multilayer ceramic capacitor at the charging station and the charging/measuring station before insulation resistance measurement, and the multilayer ceramic according to the present invention shown in FIGS. 5, 6, 8, etc. FIG. 4 is an explanatory diagram of a main part showing the action and effect of the capacitor quality determination device; 本発明に係る積層セラミックコンデンサの良否判定装置に用いられる積層セラミックコンデンサの等価回路を示すモデル図である。1 is a model diagram showing an equivalent circuit of a laminated ceramic capacitor used in a device for judging quality of a laminated ceramic capacitor according to the present invention; FIG. 本発明に係る積層セラミックコンデンサの良否判定装置の作用・効果を説明するための比較例の良否判定装置の一例を示す要部説明図である。FIG. 2 is an explanatory diagram of a principal part showing an example of a pass/fail judgment device of a comparative example for explaining the function and effect of the pass/fail judgment device for laminated ceramic capacitors according to the present invention; 図11で示された比較例の良否判定装置の絶縁抵抗の測定方法による積層セラミックコンデンサの両端の電圧の時間変化図である。FIG. 12 is a time change diagram of the voltage across the multilayer ceramic capacitor according to the insulation resistance measuring method of the pass/fail judgment device of the comparative example shown in FIG. 11;

この発明を実施するための形態では、先ず、本発明を適応することが可能な積層セラミックコンデンサの一例について、以下、詳細に説明する。
図1は、本発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図2は、本発明にかかる積層セラミックコンデンサを示す図1のII-II線における断面図である。図3は、本発明にかかる積層セラミックコンデンサを示す図1のIII-III線における断面図である。図4(a)は、本発明にかかる積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が2つに分割された構造を示す図である。図4(b)本発明にかかる積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が3つに分割された構造を示す図である。図4(c)本発明にかかる積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が4つに分割された構造を示す図である。
In the mode for carrying out the present invention, first, an example of a laminated ceramic capacitor to which the present invention can be applied will be described in detail below.
FIG. 1 is an external perspective view showing an example of a laminated ceramic capacitor according to the present invention. FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1, showing the multilayer ceramic capacitor according to the present invention. FIG. 3 is a cross-sectional view taken along line III-III of FIG. 1, showing a multilayer ceramic capacitor according to the present invention. FIG. 4(a) is a diagram showing a structure in which the counter electrode portion of the internal electrode layer of the laminate in the multilayer ceramic capacitor according to the present invention is divided into two. FIG. 4(b) is a diagram showing a structure in which the counter electrode portion of the internal electrode layer of the laminate in the multilayer ceramic capacitor according to the present invention is divided into three. FIG. 4(c) is a diagram showing a structure in which the counter electrode portion of the internal electrode layer of the laminate in the multilayer ceramic capacitor according to the present invention is divided into four.

図1ないし図4に示すように、積層セラミックコンデンサ10は、直方体状形状を有する積層体12を含む。 As shown in FIGS. 1 to 4, a multilayer ceramic capacitor 10 includes a laminate 12 having a rectangular parallelepiped shape.

(積層体12)
積層体12は、積層された複数の誘電体層14と複数の内部電極層16とを含み、積層方向xに相対する第1の主面12aおよび第2の主面12bと、積層方向xに直交する幅方向yに相対する第1の側面12cおよび第2の側面12dと、積層方向xおよび幅方向yに直交する長さ方向zに相対する第1の端面12eおよび第2の端面12fと、を含む。また、積層体12は、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体12の隣接する3面が交わる部分のことであり、稜線部とは、積層体12の隣接する2面が交わる部分のことである。さらに、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d、ならびに第1の端面12eおよび第2の端面12fの一部または全体に凹凸などが形成されていてもよい。
(Laminate 12)
The laminate 12 includes a plurality of laminated dielectric layers 14 and a plurality of internal electrode layers 16, and has a first main surface 12a and a second main surface 12b facing in the lamination direction x, and a main surface 12b facing in the lamination direction x. A first side face 12c and a second side face 12d facing each other in the orthogonal width direction y, and a first end face 12e and a second end face 12f facing each other in the length direction z orthogonal to the stacking direction x and the width direction y. ,including. Further, it is preferable that the laminate 12 has rounded corners and ridges. A corner portion is a portion where three adjacent surfaces of the laminate 12 intersect, and a ridge portion is a portion where two adjacent surfaces of the laminate 12 intersect. Furthermore, unevenness or the like is formed on a part or the whole of the first main surface 12a and the second main surface 12b, the first side surface 12c and the second side surface 12d, and the first end surface 12e and the second end surface 12f. may have been

積層体12の寸法は、第1の端面12eと第2の端面12fとを結ぶ長さ方向zの寸法Lが0.6mm以上3.2mm以下、第1の側面12cと第2の側面12dとを結ぶ幅方向yの寸法Wが、0.3mm以上2.5mm以下、第1の主面12aと第2の主面12bとを結ぶ積層方向xの寸法Tが0.5mm以上2.5mm以下であることが好ましい。 The dimensions of the laminate 12 are such that the dimension L in the length direction z connecting the first end face 12e and the second end face 12f is 0.6 mm or more and 3.2 mm or less, and the first side face 12c and the second side face 12d is 0.3 mm or more and 2.5 mm or less in the width direction y, and the dimension T in the stacking direction x connecting the first main surface 12a and the second main surface 12b is 0.5 mm or more and 2.5 mm or less. is preferably

(誘電体層14)
積層体12は、複数の誘電体層14からなる外層部14aと複数の誘電体層14と複数の内部電極層16とからなる内層部14bとを含む。外層部14aは、積層体12の第1の主面12aおよび第2の主面12b側に位置し、第1の主面12aおよび第2の主面12bと最も第1の主面12aまたは第2の主面12bに近い内部電極層16との間に位置する誘電体層14である。また、両外層部14aに挟まれた領域が内層部14bである。
(Dielectric layer 14)
The laminate 12 includes an outer layer portion 14 a made up of a plurality of dielectric layers 14 and an inner layer portion 14 b made up of a plurality of dielectric layers 14 and a plurality of internal electrode layers 16 . The outer layer portion 14a is located on the side of the first main surface 12a and the second main surface 12b of the laminate 12, and is located between the first main surface 12a and the second main surface 12b and the first main surface 12a or the first main surface 12a. 2 is a dielectric layer 14 located between the internal electrode layer 16 close to the main surface 12b of the second substrate. A region sandwiched between the two outer layer portions 14a is the inner layer portion 14b.

積層体12の誘電体層14のセラミック材料としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものを用いてもよい。 As the ceramic material of the dielectric layer 14 of the laminate 12, for example, a dielectric ceramic composed mainly of BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 or the like can be used. In addition, subcomponents such as Mn compounds, Fe compounds, Cr compounds, Co compounds, and Ni compounds may be added to these main components.

誘電体層14の厚みは、0.7μm以上4.0μm以下であることが好ましい。誘電体層の枚数は、外層部14aも含め300枚以上1200枚以下であることが好ましい。外層部14aの厚みは、50μm以上200μm以下であることが好ましい。 The thickness of the dielectric layer 14 is preferably 0.7 μm or more and 4.0 μm or less. The number of dielectric layers is preferably 300 or more and 1200 or less including the outer layer portion 14a. The thickness of the outer layer portion 14a is preferably 50 μm or more and 200 μm or less.

(内部電極層16)
内部電極層16は、複数の誘電体層14と交互に積層され、第1の端面12eに露出する複数の第1の内部電極層16aと、複数の誘電体層14と交互に積層され、第2の端面12fに露出する複数の第2の内部電極層16bとを有する。
(Internal electrode layer 16)
The internal electrode layers 16 are alternately laminated with a plurality of dielectric layers 14, and are alternately laminated with a plurality of first internal electrode layers 16a exposed on the first end surface 12e and with a plurality of dielectric layers 14. and a plurality of second internal electrode layers 16b exposed at two end faces 12f.

第1の内部電極層16aは、第2の内部電極層16bと互いに対向する第1の対向電極部18aと、第1の対向電極部18aから積層体12の第1の端面12eに引き出される第1の引出電極部20aとを備えている。第1の内部電極層16aの第1の引出電極部20aは、端部が積層体12の第1の端面12eの表面に引き出されており、露出部を形成している。 The first internal electrode layer 16a includes a first counter electrode portion 18a facing the second internal electrode layer 16b and a first electrode portion 18a extending from the first counter electrode portion 18a to the first end surface 12e of the laminate 12. 1 lead electrode portion 20a. The first lead-out electrode portion 20a of the first internal electrode layer 16a has an end portion led out to the surface of the first end surface 12e of the laminate 12 to form an exposed portion.

第2の内部電極層16bは、第1の内部電極層16aと互いに対向する第2の対向電極部18bと、第2の対向電極部18bから積層体12の第2の端面12fに引き出される第2の引出電極部20bとを備えている。第2の内部電極層16bの第2の引出電極部20bは、端部が積層体12の第2の端面12fの表面に引き出されており、露出部を形成している。 The second internal electrode layer 16b includes a second counter electrode portion 18b facing the first internal electrode layer 16a and a second electrode portion 18b extending from the second counter electrode portion 18b to the second end face 12f of the laminate 12. 2 lead-out electrode portions 20b. The second lead-out electrode portion 20b of the second internal electrode layer 16b has an end portion led out to the surface of the second end face 12f of the laminate 12 to form an exposed portion.

対向電極部18は、第1の内部電極層16aの第1の対向電極部18aおよび第2の内部電極層16bの第2の対向電極部18bによって構成される。第1の対向電極部18aおよび第2の対向電極部18bの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、第1の対向電極部18aおよび第2の対向電極部18bのコーナー部は、丸められていても、例えばテーパー状に斜めに形成されていてもよい。 The counter electrode portion 18 is composed of a first counter electrode portion 18a of the first internal electrode layer 16a and a second counter electrode portion 18b of the second internal electrode layer 16b. Although the shapes of the first counter electrode portion 18a and the second counter electrode portion 18b are not particularly limited, they are preferably rectangular. However, the corner portions of the first counter electrode portion 18a and the second counter electrode portion 18b may be rounded or formed obliquely in a tapered shape, for example.

引出電極部20は、第1の内部電極層16aの第1の引出電極部20aおよび第2の内部電極層16bの第2の引出電極部20bによって構成される。第1の引出電極部20aおよび第2の引出電極部20bの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、第1の引出電極部20aおよび第2の引出電極部20bのコーナー部は、丸められていても、例えばテーパー状に斜めに形成されていてもよい。 The extraction electrode portion 20 is composed of a first extraction electrode portion 20a of the first internal electrode layer 16a and a second extraction electrode portion 20b of the second internal electrode layer 16b. Although the shape of the first extraction electrode portion 20a and the second extraction electrode portion 20b is not particularly limited, it is preferably rectangular. However, the corners of the first extraction electrode portion 20a and the second extraction electrode portion 20b may be rounded or may be tapered and obliquely formed, for example.

第1の内部電極層16aの第1の対向電極部18aおよび第2の内部電極層16bの第2の対向電極部18bの幅と、第1の内部電極層16aの第1の引出電極部20aおよび第2の内部電極層16bの第2の引出電極部20bの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。 The width of the first counter electrode portion 18a of the first internal electrode layer 16a and the second counter electrode portion 18b of the second internal electrode layer 16b, and the width of the first lead electrode portion 20a of the first internal electrode layer 16a The width of the second extraction electrode portion 20b of the second internal electrode layer 16b and the second lead electrode portion 20b may be the same, or one of them may be formed to have a narrower width.

また、積層体12は、第1の内部電極層16aおよび第2の内部電極層16bと、第1の内部電極層16aおよび第2の内部電極層16bが対向する第1の対向電極部18aおよび第2の対向電極部18bと、第1の対向電極部18aおよび第2の対向電極部18bと第1の側面12cおよび第2の側面12dとの間に位置する積層体12の側部22a(Wギャップ)と、第1の対向電極部18aおよび第2の対向電極部18bと第1の端面12eおよび第2の端面12fとの間に位置し、第1の内部電極層16aおよび第2の内部電極層16bのいずれか一方の第1の引出電極部20aおよび第2の引出電極部20bを含む積層体12の端部22b(Lギャップ)とを含む。 In addition, the laminate 12 includes the first internal electrode layers 16a and the second internal electrode layers 16b, and the first counter electrode portions 18a and 18a where the first internal electrode layers 16a and the second internal electrode layers 16b face each other. The second counter electrode portion 18b, the side portion 22a ( W gap) and between the first and second counter electrode portions 18a and 18b and the first end face 12e and second end face 12f, and the first internal electrode layer 16a and the second internal electrode layer 16a and an end portion 22b (L gap) of the laminate 12 including the first lead-out electrode portion 20a and the second lead-out electrode portion 20b of either one of the internal electrode layers 16b.

また、図4に示すように、内部電極層16には、第1の端面12eおよび第2の端面12fのどちらにも引き出されない浮き内部電極層16cが設けられており、浮き内部電極層16cによって、対向電極部18が複数に分割された構造としてもよい。例えば、2連構造(図4(a)参照)、3連構造(図4(b)参照)、4連構造(図4(c)参照)である。4連以上の構造でもよいことは言うまでもない。このように、対向電極部18を複数個に分割した構造とすることによって、対向する内部電極層16間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ10の高耐圧化を図ることができる。 Further, as shown in FIG. 4, the internal electrode layer 16 is provided with a floating internal electrode layer 16c that is not led out to either the first end surface 12e or the second end surface 12f. A structure in which the counter electrode portion 18 is divided into a plurality of parts may be employed. For example, there are a double structure (see FIG. 4(a)), a triple structure (see FIG. 4(b)), and a quadruple structure (see FIG. 4(c)). Needless to say, a structure of four or more units may be used. In this way, by dividing the counter electrode portion 18 into a plurality of pieces, a plurality of capacitor components are formed between the opposing internal electrode layers 16, and these capacitor components are connected in series. Therefore, the voltage applied to each capacitor component is lowered, and the multilayer ceramic capacitor 10 can be made to have a high withstand voltage.

第1の内部電極層16aおよび第2の内部電極層16bは、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、Ag-Pd合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。 The first internal electrode layers 16a and the second internal electrode layers 16b are made of, for example, metals such as Ni, Cu, Ag, Pd, and Au, and alloys containing at least one of these metals, such as Ag—Pd alloys. suitable conductive material.

本実施の形態では、第1の対向電極部18aおよび第2の対向電極部18b同士が誘電体層14を介して対向することにより静電容量が形成され、コンデンサの特性が発現する。 In the present embodiment, the first counter electrode portion 18a and the second counter electrode portion 18b are opposed to each other with the dielectric layer 14 interposed therebetween, thereby forming a capacitance and exhibiting capacitor characteristics.

第1の内部電極層16aおよび第2の内部電極層16bのそれぞれの厚みは、例えば、0.2μm以上2.0μm以下であることが好ましい。内部電極層16の枚数は、15枚以上200枚以下であることが好ましい。 The thickness of each of the first internal electrode layers 16a and the second internal electrode layers 16b is preferably, for example, 0.2 μm or more and 2.0 μm or less. The number of internal electrode layers 16 is preferably 15 or more and 200 or less.

(外部電極24)
外部電極24は、第1の内部電極層16aに接続され、第1の端面12e上に配置される第1の外部電極24aと、第2の内部電極層16bに接続され、第2の端面12f上に配置される第2の外部電極24bとを有する。なお、第1の外部電極24aおよび第2の外部電極24bは、第1の主面12a上の一部および第2の主面12b上の一部、第1の側面12c上の一部および第2の側面12d上の一部にまで延びて配置されていることが好ましい。第1の外部電極24aおよび第2の外部電極24bは、少なくとも実装面側に位置する第2の主面12b上の一部にまで延びて形成されていることが好ましい。
(External electrode 24)
The external electrode 24 is connected to the first internal electrode layer 16a, is connected to the first external electrode 24a arranged on the first end face 12e, and is connected to the second internal electrode layer 16b, is connected to the second end face 12f. and a second external electrode 24b disposed thereon. In addition, the first external electrode 24a and the second external electrode 24b are partially formed on the first main surface 12a and on the second main surface 12b, on the first side surface 12c and on the second main surface 12b. It is preferable that it is arranged so as to extend to a part of the second side surface 12d. It is preferable that the first external electrode 24a and the second external electrode 24b are formed to extend to at least a portion of the second main surface 12b located on the mounting surface side.

第1の外部電極24aおよび第2の外部電極24bは、下地電極層26とめっき層28とを有していることが好ましい。 It is preferable that the first external electrode 24a and the second external electrode 24b have a base electrode layer 26 and a plating layer 28 .

下地電極層26は、第1の下地電極層26aおよび第2の下地電極層26bを有する。下地電極層26は、焼付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも1つを含む。 The base electrode layer 26 has a first base electrode layer 26a and a second base electrode layer 26b. The underlying electrode layer 26 includes at least one selected from a baking layer, a conductive resin layer, a thin film layer, and the like.

焼付け層は、ガラス成分と金属とを含む。焼付け層のガラス成分は、B、Si、Ba、Mg、Al、Li等から選ばれる少なくとも1つを含む。焼付け層の金属は、例えば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au等から選ばれる少なくとも1つを含む。焼
付け層は、複数層であってもよい。
The baking layer contains a glass component and a metal. The glass component of the baking layer contains at least one selected from B, Si, Ba, Mg, Al, Li and the like. The metal of the baking layer includes, for example, at least one selected from Cu, Ni, Ag, Pd, Ag--Pd alloy, Au and the like. The baking layer may be multiple layers.

焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体12に塗布して焼付けたものであり、内部電極層16と同時焼成したものでもよく、内部電極層16を焼成した後に焼付けてもよい。 The baking layer is obtained by applying a conductive paste containing glass and metal to the laminated body 12 and baking it. .

第1の端面12eおよび第2の端面12fに位置する第1の下地電極層26aおよび第2の下地電極層26bの積層方向xの中央部における第1の焼付け層および第2の焼付け層の厚みは、例えば、15μm以上160μm以下であることが好ましい。また、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d上に下地電極層26を設ける場合には、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d上に位置する第1の下地電極層26aおよび第2の下地電極層26bである長さ方向zの中央部における第1の焼付け層および第2の焼付け層の厚みは、例えば、5μm以上40μm以下であることが好ましい。 Thicknesses of the first baking layer and the second baking layer at the central portion in the stacking direction x of the first base electrode layer 26a and the second base electrode layer 26b located on the first end face 12e and the second end face 12f is, for example, preferably 15 μm or more and 160 μm or less. Further, when the base electrode layer 26 is provided on the first main surface 12a and the second main surface 12b, the first side surface 12c and the second side surface 12d, the first main surface 12a and the second main surface 12d are formed. The first baking layer and the second baking layer at the center in the length direction z, which are the first base electrode layer 26a and the second base electrode layer 26b located on the surface 12b, the first side surface 12c and the second side surface 12d. The thickness of the baked layer 2 is preferably, for example, 5 μm or more and 40 μm or less.

導電性樹脂層は、熱硬化性樹脂および金属を含む。導電性樹脂層は、複数層であってもよい。導電性樹脂層は、焼付け層上に焼付け層を覆うように配置されるか、積層体12上に直接配置されてもよい。 The conductive resin layer contains thermosetting resin and metal. The conductive resin layer may be multiple layers. The conductive resin layer may be arranged on the baking layer so as to cover the baking layer, or may be arranged directly on the laminate 12 .

導電性樹脂層の熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。 As the thermosetting resin for the conductive resin layer, various known thermosetting resins such as epoxy resin, phenol resin, urethane resin, silicone resin, and polyimide resin can be used. Among them, epoxy resin is one of the most suitable resins because of its excellent heat resistance, moisture resistance, adhesion, and the like.

導電性樹脂層に含まれる熱硬化性樹脂は、導電性樹脂全体の体積に対して、25vol%以上65vol%以下で含まれていることが好ましい。 The thermosetting resin contained in the conductive resin layer is preferably contained at 25 vol % or more and 65 vol % or less with respect to the volume of the entire conductive resin.

また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。 Moreover, it is preferable that the conductive resin layer contains a curing agent together with the thermosetting resin. When an epoxy resin is used as the base resin, various known compounds such as phenol-based, amine-based, acid anhydride-based, and imidazole-based curing agents can be used as curing agents for the epoxy resin.

導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性樹脂層に含まれる金属どうしが接触することにより、導電性樹脂層の内部に通電経路が形成される。 The metal contained in the conductive resin layer is mainly responsible for the electrical conductivity of the conductive resin layer. Specifically, contact between metals contained in the conductive resin layer forms an electric path inside the conductive resin layer.

導電性樹脂層に含まれる金属の形状は、特に限定されない。導電性樹脂層に含まれる金属は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。また、導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。導電性樹脂層に含まれる金属の平均粒径は、例えば、0.3μm以上10μm以下であってもよい。 The shape of the metal contained in the conductive resin layer is not particularly limited. The metal contained in the conductive resin layer may have a spherical shape or a flat shape, but it is preferable to use a mixture of spherical metal powder and flat metal powder. Moreover, the average particle size of the metal contained in the conductive resin layer is not particularly limited. The average particle size of the metal contained in the conductive resin layer may be, for example, 0.3 μm or more and 10 μm or less.

導電性樹脂層に含まれる金属としては、Ag、Cu、またはそれらの合金を使用することができる。また、金属粉の表面にAgコーティングされたものを使用することができる。金属粉の表面にAgコーティングされたものを使用する際には金属粉としてCuやNiを用いることが好ましい。また、Cuに酸化防止処理を施したものを使用することもできる。 Ag, Cu, or alloys thereof can be used as the metal contained in the conductive resin layer. Also, metal powder whose surface is coated with Ag can be used. When using a metal powder whose surface is coated with Ag, it is preferable to use Cu or Ni as the metal powder. In addition, it is also possible to use Cu that has undergone an anti-oxidation treatment.

導電性樹脂層の金属にAgの導電性金属粉を用いる理由としては、Agは金属の中でもっとも比抵抗が低いため電極材料に適しており、Agは貴金属であるため酸化せず耐候性が高いためである。なお、Agコーティングされた金属を用いる理由としては、上記のAgの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。 The reason why Ag conductive metal powder is used as the metal of the conductive resin layer is that Ag has the lowest specific resistance among metals and is therefore suitable as an electrode material. Because it is expensive. The reason for using the Ag-coated metal is that the base metal can be made inexpensive while maintaining the above characteristics of Ag.

導電性樹脂層に含まれる金属は、導電性樹脂全体の体積に対して、35vol%以上75vol%以下で含まれていることが好ましい。 The metal contained in the conductive resin layer is preferably contained in an amount of 35 vol % or more and 75 vol % or less with respect to the volume of the entire conductive resin.

第1の端面12eおよび第2の端面12fに位置する第1の下地電極層26aおよび第2の下地電極層26bの積層方向xの中央部における第1の導電性樹脂層および第2の導電性樹脂層の厚みは、例えば、10μm以上120μm以下であることが好ましい。また、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d上に下地電極層26を設ける場合には、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d上に位置する第1の下地電極層26aおよび第2の下地電極層26bである長さ方向zの中央部における第1の導電性樹脂層および第2の導電性樹脂層の厚みは、例えば、5μm以上40μm以下であることが好ましい。 The first conductive resin layer and the second conductive resin layer at the central portion in the stacking direction x of the first base electrode layer 26a and the second base electrode layer 26b located on the first end face 12e and the second end face 12f. The thickness of the resin layer is preferably, for example, 10 μm or more and 120 μm or less. Further, when the base electrode layer 26 is provided on the first main surface 12a and the second main surface 12b, the first side surface 12c and the second side surface 12d, the first main surface 12a and the second main surface 12d are formed. The first conductive resin layer at the center in the length direction z, which is the first base electrode layer 26a and the second base electrode layer 26b located on the surface 12b, the first side surface 12c and the second side surface 12d and the thickness of the second conductive resin layer is preferably, for example, 5 μm or more and 40 μm or less.

導電性樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる下地電極層26よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ10に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ10へのクラックを防止することができる。 Since the conductive resin layer contains a thermosetting resin, it is more flexible than the base electrode layer 26 made of, for example, a plated film or a baked product of a conductive paste. Therefore, even if the multilayer ceramic capacitor 10 is subjected to physical impact or impact due to thermal cycles, the conductive resin layer functions as a buffer layer to prevent the multilayer ceramic capacitor 10 from cracking. can be done.

薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された1μm以下の層である。 The thin film layer is formed by a thin film forming method such as a sputtering method or a vapor deposition method, and is a layer with a thickness of 1 μm or less on which metal particles are deposited.

(めっき層28)
めっき層28は、第1のめっき層28aと第2のめっき層28bとを有する。第1のめっき層28aは、第1の下地電極層26aを覆うように配置されている。第2のめっき層28bは、第2の下地電極層26bを覆うように配置されている。
(Plating layer 28)
The plating layer 28 has a first plating layer 28a and a second plating layer 28b. The first plating layer 28a is arranged to cover the first base electrode layer 26a. The second plating layer 28b is arranged to cover the second base electrode layer 26b.

めっき層28としては、例えば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au等から選ばれる少なくとも1つを含む。 The plated layer 28 contains, for example, at least one selected from Cu, Ni, Ag, Pd, Ag--Pd alloy, Au, and the like.

めっき層28は複数層により形成されていてもよい。好ましくは、Niめっき層、Snめっき層の2層構造である。Niめっき層は、下地電極層26が積層セラミックコンデンサ10を実装する際のはんだによって侵食されることを防止することができ、Snめっき層は、積層セラミックコンデンサ10を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。 The plating layer 28 may be formed of multiple layers. A two-layer structure of a Ni-plated layer and a Sn-plated layer is preferred. The Ni plating layer can prevent the base electrode layer 26 from being eroded by solder when mounting the multilayer ceramic capacitor 10, and the Sn plating layer improves the wettability of the solder when mounting the multilayer ceramic capacitor 10. can be improved and easily implemented.

めっき層28の1層あたりの厚みは、2μm以上15μm以下であることが好ましい。 The thickness of each plated layer 28 is preferably 2 μm or more and 15 μm or less.

なお、下地電極層26を設けずにめっき層28だけで外部電極24を形成してもよい。
以下、下地電極層26を設けずにめっき層28を設ける構造について説明する。
The external electrodes 24 may be formed only by the plating layer 28 without providing the base electrode layer 26 .
A structure in which the plating layer 28 is provided without providing the base electrode layer 26 will be described below.

第1の外部電極24aおよび第2の外部電極24bのそれぞれは、下地電極層26が設けられず、めっき層28が積層体12の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ10は、第1の内部電極層16aまたは第2の内部電極層16bに電気的に接続されるめっき層28を含む構造であってもよい。このような場合、前処理として積層体12の表面に触媒を配設した後で、めっき層28が形成されてもよい。 Each of the first external electrode 24 a and the second external electrode 24 b may not be provided with the base electrode layer 26 and the plated layer 28 may be directly formed on the surface of the laminate 12 . That is, the laminated ceramic capacitor 10 may have a structure including the plated layers 28 electrically connected to the first internal electrode layers 16a or the second internal electrode layers 16b. In such a case, the plating layer 28 may be formed after disposing a catalyst on the surface of the laminate 12 as a pretreatment.

めっき層28は、積層体12の表面に形成される下層めっき層と、下層めっき層の表面に形成される上層めっき層とを含むことが好ましい。 The plating layer 28 preferably includes a lower plating layer formed on the surface of the laminate 12 and an upper plating layer formed on the surface of the lower plating layer.

下層めっき層および上層めっき層はそれぞれ、例えば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiまたはZnなどから選ばれる少なくとも1種の金属または当該金属を含む合金を含むことが好ましい。 Each of the lower plated layer and the upper plated layer preferably contains at least one metal selected from, for example, Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi or Zn, or an alloy containing the metal.

下層めっき層は、はんだバリア性能を有するNiを用いて形成されることが好ましく、上層めっき層は、はんだ濡れ性が良好なSnやAuを用いて形成されることが好ましい。 The lower plated layer is preferably formed using Ni, which has solder barrier properties, and the upper plated layer is preferably formed using Sn or Au, which has good solder wettability.

また、例えば、第1の内部電極層16aおよび第2の内部電極層16bがNiを用いて形成される場合、下層めっき層は、Niと接合性のよいCuを用いて形成されることが好ましい。なお、上層めっき層は必要に応じて形成されればよく、第1の外部電極24aおよび第2の外部電極24bはそれぞれ、下層めっき層のみで構成されてもよい。 Further, for example, when the first internal electrode layers 16a and the second internal electrode layers 16b are formed using Ni, the lower plated layers are preferably formed using Cu, which has good bonding properties with Ni. . The upper plated layer may be formed as necessary, and each of the first external electrode 24a and the second external electrode 24b may be composed of only the lower plated layer.

めっき層28は、上層めっき層を最外層としてもよいし、上層めっき層の表面にさらに他のめっき層を形成してもよい。 The plating layer 28 may have an upper plating layer as the outermost layer, or may have another plating layer formed on the surface of the upper plating layer.

下地電極層26を設けずにめっき層28を設ける構造におけるめっき層28の1層あたりの厚みは、1μm以上15μm以下であることが好ましい。 In the structure in which the plating layer 28 is provided without providing the base electrode layer 26, the thickness of each plating layer 28 is preferably 1 μm or more and 15 μm or less.

めっき層28は、ガラスを含まないことが好ましい。めっき層28の単位体積あたりの金属割合は、99体積%以上であることが好ましい。 Plating layer 28 preferably does not contain glass. It is preferable that the metal ratio per unit volume of the plating layer 28 is 99% by volume or more.

積層体12と外部電極24とを含む積層セラミックコンデンサ10の長さ方向zの寸法をLM寸法とする。LM寸法は、0.6mm以上3.2mm以下であることが好ましい。積層体12と外部電極24とを含む積層セラミックコンデンサ10の幅方向yの寸法をWM寸法とする。WM寸法は、0.3mm以上2.5mm以下であることが好ましい。積層体12と外部電極24とを含む積層セラミックコンデンサ10の積層方向xの寸法をTM寸法とする。TM寸法は、0.5mm以上2.5mm以下であることが好ましい。 The dimension in the length direction z of the multilayer ceramic capacitor 10 including the laminate 12 and the external electrodes 24 is defined as LM dimension. The L M dimension is preferably 0.6 mm or more and 3.2 mm or less. The dimension in the width direction y of the multilayer ceramic capacitor 10 including the laminate 12 and the external electrodes 24 is defined as WM dimension. The W M dimension is preferably 0.3 mm or more and 2.5 mm or less. The dimension in the stacking direction x of the multilayer ceramic capacitor 10 including the multilayer body 12 and the external electrodes 24 is defined as the T M dimension. The T M dimension is preferably 0.5 mm or more and 2.5 mm or less.

次に、本発明にかかる積層セラミックコンデンサの良否判定装置の一例について、以下、説明する。
図5は、本発明に係る積層セラミックコンデンサの良否判定装置の一例を図解的に示す平面図である。図6は、図5に示す積層セラミックコンデンサの搬送手段の構造を示すために、その要部(特に、図5の一点鎖線で囲まれたA部分に示される箇所)を断面視的に図解した説明図である。
この積層セラミックコンデンサの良否判定装置(以下、単に、「良否判定装置」という。)30は、図5に示すように、搬送案内手段としてのたとえば搬送案内テーブル32を含む。搬送案内テーブル32は、たとえば平面視円形のローター34を含み、ローター34は、その中心軸36の周りを図示のたとえばA方向に間欠的に回転可能に設けられている。ローター34の形状は、特に限定されないが、平面視円形であることが好ましい。また、ここでは、搬送案内手段の一例として、ローター34を図示したが、ローター以外にも、たとえば無端ベルト、搬送パレットなど他のいかなる搬送手段を用いてもよい。さらに、搬送案内手段の駆動形態は、間欠駆動あるいは連続駆動のいずれでもよい。
Next, an example of a device for judging quality of a laminated ceramic capacitor according to the present invention will be described below.
FIG. 5 is a plan view schematically showing an example of a device for judging quality of a laminated ceramic capacitor according to the present invention. FIG. 6 shows a cross-sectional view of the main part (particularly, the part indicated by the dashed-dotted line in FIG. 5) in order to show the structure of the conveying means for the laminated ceramic capacitor shown in FIG. It is an explanatory diagram.
As shown in FIG. 5, this laminated ceramic capacitor pass/fail determination apparatus (hereinafter simply referred to as "pass/fail determination apparatus") 30 includes, for example, a transport guide table 32 as transport guide means. The transport guide table 32 includes, for example, a circular rotor 34 in a plan view, and the rotor 34 is intermittently rotatable about its central axis 36 in, for example, the A direction shown in the drawing. Although the shape of the rotor 34 is not particularly limited, it is preferably circular in plan view. Further, although the rotor 34 is illustrated here as an example of the conveying guide means, any conveying means other than the rotor, such as an endless belt or a conveying pallet, may be used. Further, the driving form of the conveying guide means may be either intermittent driving or continuous driving.

ローター34には、当該ローター34の円周方向に沿って、たとえば3つの保持部群38A,38Bおよび38Cが配列されている。3つの保持部群38A,38Bおよび38Cは、ローター34の半径方向に同じ間隔を隔てて配列されている。
1つの保持部群38Aは、ローター34の円周方向に沿って等間隔に配列された、たとえば24個の保持部38a,38a,38a,・・・,38aを備えている。同様にして、保持部群38Bは、ローター34の円周方向に沿って等間隔に配列された24個の保持部38b,38b,38b,・・・,38bを備え、保持部群38Cは、ローター34の円周方向に沿って等間隔に配列された24個の保持部38c,38c,38c,・・・,38cを備えている。
また、保持部群38Aの各保持部38aと、保持部群38Bの各保持部38bと、保持部群38Cの各保持部38cとは、それぞれ、ローター34の同一の半径上に同じ間隔を隔てて配列されている。
The rotor 34 has, for example, three holding portion groups 38A, 38B and 38C arranged along the circumferential direction of the rotor 34 . The three holding portion groups 38A, 38B and 38C are arranged at equal intervals in the radial direction of the rotor 34. As shown in FIG.
One holding portion group 38A includes, for example, 24 holding portions 38a, 38a, 38a, . Similarly, the holding portion group 38B includes 24 holding portions 38b, 38b, 38b, . , 38c arranged at equal intervals along the circumferential direction of the rotor 34. As shown in FIG.
Each holding portion 38a of the holding portion group 38A, each holding portion 38b of the holding portion group 38B, and each holding portion 38c of the holding portion group 38C are arranged on the same radius of the rotor 34 at the same intervals. are arranged as follows.

さらに、保持部群38Aの各保持部38a、保持部群38Bの各保持部38bおよび保持部群38Cの各保持部38cは、それぞれ、たとえば平面視矩形状で断面長方形状の保持穴40(以下、単に、「キャビティ40」という。)を含む。このキャビティ40は、ローター34の上面(一方主面)および下面(他方主面)を貫通する貫通穴であり、キャビティ40の形状や大きさは、積層セラミックコンデンサ10の形状や大きさに応じて、適宜、任意に変更することができる。 Further, each of the holding portions 38a of the holding portion group 38A, each of the holding portions 38b of the holding portion group 38B, and each of the holding portions 38c of the holding portion group 38C has, for example, a holding hole 40 having a rectangular shape in plan view and a rectangular cross section (hereinafter referred to as , simply referred to as "cavity 40"). The cavity 40 is a through hole penetrating the upper surface (one main surface) and the lower surface (the other main surface) of the rotor 34, and the shape and size of the cavity 40 are determined according to the shape and size of the multilayer ceramic capacitor 10. , can be arbitrarily changed as appropriate.

一方、ローター34の裏面には、たとえば吸引溝加工が施してあり、ローター34の下に配置された特性選別機(図示せず)からエアー吸引することで、たとえば図1~図3に示す積層セラミックコンデンサ10をキャビティ40内に1つずつ吸着保持されるものとなっている。この場合、積層セラミックコンデンサ10の外部電極24が、ローター34の上面および下面(両主面)に向くように収納される。つまり、積層セラミックコンデンサ10は、その一方の外部電極24aおよび他方の外部電極24bが、それぞれ、ローター34の上面および下面に露出するように、ローター34のキャビティ40内に配置される。
ローター34の中心軸36には、たとえば1軸モータ(図示せず)が取付けられている。ローター34は、1ステップずつ、1つのキャビティ40毎に回転し、図5に示すように、A方向に積層セラミックコンデンサ10を間欠的に搬送するものとなっている。
On the other hand, on the back surface of the rotor 34, for example, suction grooves are processed, and air is sucked from a characteristic selector (not shown) arranged under the rotor 34, for example, the lamination shown in FIGS. The ceramic capacitors 10 are held one by one in the cavity 40 by suction. In this case, the external electrodes 24 of the multilayer ceramic capacitor 10 are accommodated so as to face the upper surface and the lower surface (both main surfaces) of the rotor 34 . That is, the multilayer ceramic capacitor 10 is arranged in the cavity 40 of the rotor 34 so that the one external electrode 24a and the other external electrode 24b are exposed to the upper surface and the lower surface of the rotor 34, respectively.
A uniaxial motor (not shown), for example, is attached to the central shaft 36 of the rotor 34 . The rotor 34 rotates one step at a time for each cavity 40, and intermittently conveys the multilayer ceramic capacitor 10 in the direction A as shown in FIG.

ローター34には、図5に示すように、当該ローター34の円周方向に沿って、複数の充電ステーション50および52と、充電/測定ステーション60と、が間隔を隔てて配設されている。充電ステーション50および52では、積層セラミックコンデンサ10(以下、単に、「ワーク10」ともいう。)に対して充電が行われ、充電/測定ステーション60では、充電と測定が行われる。 The rotor 34 has a plurality of charging stations 50 and 52 and a charging/measuring station 60 spaced apart along the circumference of the rotor 34, as shown in FIG. At charging stations 50 and 52, multilayer ceramic capacitors 10 (hereinafter also simply referred to as "workpieces 10") are charged, and at charging/measuring station 60, charging and measurement are performed.

複数の充電ステーション50および52には、図6および図7に示すように、それぞれ、たとえば2つのプローブ70a,70b(図5では不図示)がワーク10の外部電極24aおよび24bに対し上下に移動可能に設けられている。ローター34の回転に伴って、ワーク10を保持しているキャビティ40が充電ステーション50に搬送されて来てワーク10が停止したところに、2つのプローブ70a,70bがワーク10の外部電極24aおよび24bに当接させてワーク10に対して充電が行われる。2つのプローブ70a,70bは、充填用の端子として用いられている。
なお、プローブ70a,70bの形状は、特に限定されるものではないが、例えば、ローラー形状のもの、円柱形状で外側にスプリングを使用したものなどを適宜用いることができる。また、プローブ70a,70bの材質は、充電が可能なものであれば特に限定はされるものではない。
As shown in FIGS. 6 and 7, each of the plurality of charging stations 50 and 52 has, for example, two probes 70a and 70b (not shown in FIG. 5) that move up and down with respect to the external electrodes 24a and 24b of the workpiece 10. provided as possible. As the rotor 34 rotates, the cavity 40 holding the workpiece 10 is conveyed to the charging station 50, and when the workpiece 10 stops, the two probes 70a and 70b are connected to the external electrodes 24a and 24b of the workpiece 10. is brought into contact with the work 10 to charge the work 10 . Two probes 70a, 70b are used as charging terminals.
Although the shape of the probes 70a and 70b is not particularly limited, for example, a roller shape, a cylindrical shape using a spring on the outside, or the like can be used as appropriate. Also, the material of the probes 70a and 70b is not particularly limited as long as it is chargeable.

この良否判定装置30では、たとえば図8に示すように、印加回路80によって、複数の積層セラミックコンデンサ10に対し、積層セラミックコンデンサ10の定格電圧以上の直流電圧を継続的に充填することが可能となっている。直流電圧としては、特に、限定されるものではないが、積層セラミックコンデンサ10の定格電圧の数倍以上であることが好ましい。この印加回路80は、電源(E)82の正極側と、充電ステーション52に搬送されて来たワーク10の外部電極24bおよび充電/測定ステーション60に搬送されて来たワーク10の外部電極24bに当接されるプローブ70bおよび72bとの間に接続され、電圧印加のON/OFFを行うものであり、また、電流値を制御し、一定量の電流(例えば、50mA以下)を積層セラミックコンデンサ10に印加するものである。 For example, as shown in FIG. 8, the pass/fail determination device 30 can continuously charge a plurality of laminated ceramic capacitors 10 with a DC voltage equal to or higher than the rated voltage of the laminated ceramic capacitors 10 by means of an application circuit 80. It's becoming Although the DC voltage is not particularly limited, it is preferably several times or more the rated voltage of the laminated ceramic capacitor 10 . This application circuit 80 is connected to the positive electrode side of a power supply (E) 82, the external electrode 24b of the workpiece 10 conveyed to the charging station 52, and the external electrode 24b of the workpiece 10 conveyed to the charging/measuring station 60. It is connected between the probes 70b and 72b that are in contact with each other to turn ON/OFF the voltage application, and also controls the current value to supply a certain amount of current (for example, 50 mA or less) to the multilayer ceramic capacitor 10. is applied to

また、この良否判定装置30では、電源(E)82の負極側と、充電ステーション52に搬送されて来たワーク10の外部電極24aおよび充電/測定ステーション60に搬送されて来たワーク10の外部電極24aに当接されるプローブ70aおよび72aとが、接続されている。さらに、電源(E)82の負極側と、充電/測定ステーション60に搬送されて来たワーク10の外部電極24aに当接されるプローブ72aとの間には、絶縁抵抗を測定するためのIRメータ84が接続されている。 Further, in this pass/fail judgment apparatus 30, the negative electrode of the power supply (E) 82, the external electrode 24a of the work 10 conveyed to the charging station 52, and the outside of the work 10 conveyed to the charging/measuring station 60 are connected. Probes 70a and 72a that contact electrode 24a are connected. Further, between the negative electrode side of the power supply (E) 82 and the probe 72a that contacts the external electrode 24a of the workpiece 10 conveyed to the charging/measuring station 60, an IR electrode for measuring insulation resistance is provided. A meter 84 is connected.

さらに、この良否判定装置30では、図8に示すように、印加回路80に、たとえば抵抗86(R)に接続されている。抵抗86(R)は、その一端が印加回路80に接続に接続され、その他端が接地点GNDに接地されている。この抵抗86(R)を含む回路は、たとえば図9に示すように、充電ステーション52に搬送されて来たワーク10に対して充電が行われた後、ワーク10の電荷を印加電圧に対して所定の範囲で電荷を放電させる放電用回路として、一旦、充電したワーク10の電荷を放電させる機能を有するものとなっている。
この放電用回路では、充電後の積層セラミックコンデンサ10の電荷を印加電圧に対して50%以上70%以下の範囲で電荷を放電させることが好ましい。なお、このときの放電量は、抵抗86(R)の値で適宜制御されるものとなっている。
Further, in this pass/fail judgment device 30, as shown in FIG. 8, it is connected to an application circuit 80, for example, a resistor 86 (R). The resistor 86 (R) has one end connected to the application circuit 80 and the other end grounded to the ground point GND. For example, as shown in FIG. 9, the circuit including this resistor 86 (R) changes the charge of the work 10 to the applied voltage after the work 10 conveyed to the charging station 52 is charged. As a discharge circuit that discharges electric charge within a predetermined range, it has a function of discharging the electric charge of the workpiece 10 once charged.
In this discharging circuit, it is preferable to discharge the charge of the laminated ceramic capacitor 10 after charging within a range of 50% or more and 70% or less of the applied voltage. The amount of discharge at this time is appropriately controlled by the value of the resistor 86 (R).

また、この良否判定装置30は、図8に示すように、充電/測定ステーション60に搬送されて来たワーク10に対して、当該ワーク10に充電するときの充電用の端子として用いられると共に、当該ワーク10の絶縁抵抗(たとえば図10に示す絶縁抵抗IR)を測定する測定用の端子として用いられるプローブ72aおよび72bが配設されている。このプローブ72aおよび72bは、たとえば上記した充電ステーション50および52で用いられる充填用の端子として用いられプローブ70aおよび70bと同様の形状および材質で形成されているものが用いられる。 Further, as shown in FIG. 8, the pass/fail determination device 30 is used as a charging terminal for charging the work 10 transported to the charging/measuring station 60, and Probes 72a and 72b used as terminals for measuring the insulation resistance of the workpiece 10 (for example, the insulation resistance IR shown in FIG. 10) are provided. These probes 72a and 72b are used, for example, as charging terminals used in the charging stations 50 and 52 described above, and are formed of the same shape and material as the probes 70a and 70b.

また、充電/測定ステーション60に搬送されて来た積層セラミックコンデンサ10の外部電極24bに当接されるプローブ72bと、接地点GNDとの間には、スイッチ88(SW)が接続されている。充電/測定ステーション60に搬送されて来たワーク10の絶縁抵抗を測定した後、当該スイッチ88(SW)がONとなり、当該ワーク10の外部電極24bは、スイッチ88(SW)を介して接地点GNDに接地される。そのため、ワーク10に蓄積された電荷が放電される。 A switch 88 (SW) is connected between the probe 72b, which contacts the external electrode 24b of the multilayer ceramic capacitor 10 conveyed to the charging/measuring station 60, and the ground point GND. After measuring the insulation resistance of the workpiece 10 conveyed to the charging/measuring station 60, the switch 88 (SW) is turned on, and the external electrode 24b of the workpiece 10 is grounded via the switch 88 (SW). Grounded to GND. Therefore, the charges accumulated in the work 10 are discharged.

次に、上記した積層セラミックコンデンサの良否判定装置30を用いた積層セラミックコンデンサの良否判定方法の一例について、以下、説明する。
先ず、たとえば図1~図3に示す積層セラミックコンデンサ10が、ローター34の下に配置された特性選別機(図示せず)からエアー吸引されることで、当該ローター34の複数のキャビティ40内に1つずつ吸着保持される。
次に、ローター34を回転駆動させることによって、当該ローター34は、1つのキャビティ40毎に回転し、図5に示すように、ワーク10がA方向に間欠的に搬送される。
そして、複数のワーク10が充電ステーション50に搬送されて来てワーク10が停止したとき、2つのプローブ70a,70bがワーク10の外部電極24aおよび24bに当接させた状態で、ワーク10に対して充電が行われる。この場合、積層セラミックコンデンサ10の定格電圧の数倍の直流電圧が継続的に一定時間充電される。
さらに、ワーク10は、次の充電ステーション52に搬送され、同様の方法で、ワーク10に対して充電が行われる。
Next, an example of a method for judging the quality of a laminated ceramic capacitor using the apparatus 30 for judging the quality of a laminated ceramic capacitor will be described below.
First, for example, the multilayer ceramic capacitor 10 shown in FIGS. They are sucked and held one by one.
Next, by rotating the rotor 34, the rotor 34 rotates for each cavity 40, and the work 10 is intermittently conveyed in the A direction as shown in FIG.
Then, when a plurality of works 10 are conveyed to the charging station 50 and the works 10 stop, the two probes 70a and 70b contact the external electrodes 24a and 24b of the work 10, and the work 10 is charging. In this case, a DC voltage several times the rated voltage of the multilayer ceramic capacitor 10 is continuously charged for a certain period of time.
Furthermore, the work 10 is transported to the next charging station 52, and the work 10 is charged in the same manner.

この良否判定装置30では、特に、図7および図9に示すように、充電/測定ステーション60の直前の充電ステーション52において、充電後のワーク10の電荷を一旦、印加電圧に対して所定の範囲で放電させてから、当該ワーク10に定格電圧以上の直流電圧を充電した後、絶縁抵抗を測定することに特徴を有するものとなっている。
すなわち、充電/測定ステーション60の直前の充電ステーション52においては、その前の充電ステーション50とは違い、図8に示すように、プローブ70bを抵抗86(R)と接地点GNDに短絡させておくことで、ワーク10を充電/測定ステーション60に搬送する直前に所定の量の放電が行われる。この場合、放電の量は、印加電圧に対して50%以上70%以下の範囲で電荷を放電させることが好ましい。
これにより、ワーク10内の電荷を少量放電することで、たとえば図7および図9に示すように、充電/測定ステーション60において、プローブ72bに接触するときの測定用の端子70bと積層セラミックコンデンサ10との間の電位差(PD)を下げることが可能となっている。
In this pass/fail judgment apparatus 30, as shown in FIGS. 7 and 9, in the charging station 52 immediately before the charging/measuring station 60, the charge of the workpiece 10 after being charged is temporarily reduced to a predetermined range with respect to the applied voltage. , and then charge the workpiece 10 with a DC voltage equal to or higher than the rated voltage, and then measure the insulation resistance.
That is, in charging station 52 immediately before charging/measuring station 60, probe 70b is short-circuited to resistor 86(R) and ground point GND as shown in FIG. Thus, a predetermined amount of discharge is performed immediately before the workpiece 10 is transported to the charging/measuring station 60 . In this case, the amount of discharge is preferably in the range of 50% or more and 70% or less of the applied voltage.
As a result, by discharging a small amount of electric charge in the workpiece 10, for example, as shown in FIG. 7 and FIG. It is possible to lower the potential difference (PD) between

この良否判定装置30において、抵抗86(R)が設けられていない場合、たとえば図11および図12に示すように、積層セラミックコンデンサ10の外部電極24a,24bと、当該積層セラミックコンデンサ10に接して絶縁抵抗を測定する端子としてのプローブ72aおよび72bと、の間の電位差が大きくなるため、大きなスパークが発生してしまうのに対して、この良否判定装置30およびそれを用いた良否藩邸方法では、図7および図9に示すように、電位差(PD)をより小さくして、そのようなスパークを抑制することができる。 In this pass/fail judgment device 30, if the resistor 86 (R) is not provided, for example, as shown in FIGS. Since the potential difference between the probes 72a and 72b as terminals for measuring the insulation resistance increases, a large spark is generated. As shown in FIGS. 7 and 9, a smaller potential difference (PD) can be used to suppress such sparks.

充電ステーション52において、所定の量の放電が行われたワーク10は、さらに、充電/測定ステーション60に搬送される。充電/測定ステーション60に搬送さて来たワーク10においては、図8に示すように、プローブ72aおよび72bを、それぞれ、ワーク10の外部電極24aおよび24bに当接させた後に、再度、ワーク10に対して、定格電圧の数倍の直流電圧が充電される。それから、ワーク10の絶縁抵抗が測定される。この場合、ワーク10からの漏れ電流をIRメータ84で検出し、絶縁抵抗IRが測定される。その後、ワーク10の電圧は、ゼロVにまで放電される。そして、絶縁抵抗IRが加工条件の閾値の下限を上回った場合を良品とし、閾値の下限に収まっていた場合には不良品とする。 The workpiece 10 discharged by a predetermined amount at the charging station 52 is further transported to the charging/measuring station 60 . In the workpiece 10 transported to the charging/measuring station 60, the probes 72a and 72b are brought into contact with the external electrodes 24a and 24b of the workpiece 10, respectively, as shown in FIG. On the other hand, a DC voltage several times the rated voltage is charged. The insulation resistance of the workpiece 10 is then measured. In this case, the leakage current from the workpiece 10 is detected by the IR meter 84, and the insulation resistance IR is measured. After that, the voltage of the workpiece 10 is discharged to zero volts. If the insulation resistance IR exceeds the lower limit of the threshold of the processing conditions, it is determined as a non-defective product, and if it is within the lower limit of the threshold, it is determined as a defective product.

上述した本発明に係る積層セラミックコンデンサの良否判定装置およびそれを用いた積層セラミックコンデンサにおいて、放電用回路は、例えば、抵抗86(R)以外にも、半導体素子を用いることも可能である。また、抵抗や半導体素子が用いられた電子負荷装置を放電用回路として用いることも可能である。 In the device for judging quality of a laminated ceramic capacitor according to the present invention and the laminated ceramic capacitor using the same, the circuit for discharge can also use a semiconductor element, for example, in addition to the resistor 86 (R). It is also possible to use an electronic load device using resistors and semiconductor elements as the discharge circuit.

以上の構成とすることにより、本発明に係る積層セラミックコンデンサの良否判定装置およびそれを用いた積層セラミックコンデンサのでは、充電/測定ステーション60の直前の充電ステーション52にて、積層セラミックコンデンサ10内の電荷を少量放電することで、充電用および測定用の端子であるプローブ72aおよび72bを当接させたときのプローブ72aおよび72bと積層セラミックコンデンサ10との間の電位差(PD)を下げることができる。したがって、この良否判定装置30を用いた積層セラミックコンデンサの良否判定では、積層セラミックコンデンサの絶縁抵抗を測定する際に、測定端子および積層セラミックコンデンサ間で発生するスパークのエネルギーを抑えることができ、このスパークによって発生するノイズを抑制することができる。
すなわち、プローブ72aおよび72bと積層セラミックコンデンサ10との間で発生するスパークのエネルギーを抑えることができる。それゆえ、スパークによって発生したノイズが原因となり、例えば、測定設備の制御用パソコンとIRメータ間の通信トラブルを発生させ、絶縁抵抗の測定ができなくなり、設備が停止してしまうという不具合を解消することが可能となる。
With the above configuration, in the device for judging quality of a multilayer ceramic capacitor according to the present invention and the multilayer ceramic capacitor using the same, the charging station 52 immediately before the charging/measuring station 60 controls the inside of the multilayer ceramic capacitor 10. By discharging a small amount of electric charge, it is possible to reduce the potential difference (PD) between the probes 72a and 72b, which are terminals for charging and measuring, and the multilayer ceramic capacitor 10 when the probes 72a and 72b are brought into contact with each other. . Therefore, in the pass/fail judgment of a laminated ceramic capacitor using this pass/fail judging device 30, when measuring the insulation resistance of the laminated ceramic capacitor, the energy of the spark generated between the measurement terminals and the laminated ceramic capacitor can be suppressed. Noise generated by sparks can be suppressed.
That is, the energy of sparks generated between the probes 72a and 72b and the multilayer ceramic capacitor 10 can be suppressed. Therefore, noise generated by sparks can cause, for example, communication troubles between the control computer of the measuring equipment and the IR meter, making it impossible to measure the insulation resistance and stopping the equipment. becomes possible.

なお、充電した積層セラミックコンデンサ内の電荷を少量放電することで定時の絶縁抵抗の低下が起こり、正しい絶縁抵抗の値(IR値)の測定ができないことが考えられるが、言い換えると、真の容量成分の電荷が放電されるが、たとえば図10に示すように、誘電吸収因子Dにおいては電荷が残っているため、充電/測定ステーション60での充電で必要な絶縁抵抗の値(IR値)までは到達しているものと考える。発明者により、実際に計測したデータからもIR値に大きな差異はないものと考える。 In addition, it is possible that a small amount of electric charge in the charged multilayer ceramic capacitor is discharged, which causes a decrease in insulation resistance at regular intervals, making it impossible to measure the correct insulation resistance value (IR value). Although the charge on the component is discharged, the charge remains in the dielectric absorption factor D, as shown for example in FIG. is considered to have been reached. The inventor believes that there is no significant difference in the IR values from the actually measured data.

10 積層セラミックコンデンサ
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第1の端面
12f 第2の端面
14 誘電体層
14a 外層部
14b 内層部
16 内部電極層
16a 第1の内部電極層
16b 第2の内部電極層
16c 浮き内部電極層
18 対向電極部
18a 第1の対向電極部
18b 第2の対向電極部
20 引出電極部
20a 第1の引出電極部
20b 第2の引出電極部
22a 側部(Wギャップ)
22b 端部(Lギャップ)
24 外部電極
24a 第1の外部電極
24b 第2の外部電極
26 下地電極層
26a 第1の下地電極層
26b 第2の下地電極層
28 めっき層
28a 第1のめっき層
28b 第2のめっき層

30 積層セラミックコンデンサの良否判定装置
32 搬送案内テーブル(搬送案内手段)
34 ローター
36 ローターの中心軸
38A,38B,38C 保持部群
38a,38b,38c 保持部
40 収納穴(キャビティ)
50,52 充電ステーション
60 充電/測定ステーション
70a,70b プローブ(充電用の端子)
72a,72b 他のプローブ(充電/測定用の端子)
80 印加回路
82 電源(E)
84 IRメータ
86 抵抗(R)
88 スイッチ(SW)

C 主容量
ESR 等価直列抵抗
ESL 等価直列インダクタンス
IR 絶縁抵抗
D 誘電吸収因子
0 誘電分極容量
0 内部抵抗
SW スイッチ
GND 接地点
PD 電位差

x 積層方向
y 幅方向
z 長さ方向
L 積層体の長さ方向の長さ
W 積層体の幅方向の長さ
T 積層体の積層方向の長さ
M 積層セラミック電子部品の長さ方向の長さ
M 積層セラミック電子部品の幅方向の長さ
M 積層セラミック電子部品の積層方向の長さ
REFERENCE SIGNS LIST 10 multilayer ceramic capacitor 12 laminate 12a first main surface 12b second main surface 12c first side surface 12d second side surface 12e first end surface 12f second end surface 14 dielectric layer 14a outer layer portion 14b inner layer portion 16 Internal electrode layer 16a First internal electrode layer 16b Second internal electrode layer 16c Floating internal electrode layer 18 Counter electrode portion 18a First counter electrode portion 18b Second counter electrode portion 20 Extraction electrode portion 20a First extraction electrode Part 20b Second extraction electrode part 22a Side part (W gap)
22b end (L gap)
24 external electrode 24a first external electrode 24b second external electrode 26 base electrode layer 26a first base electrode layer 26b second base electrode layer 28 plating layer 28a first plating layer 28b second plating layer

30 Apparatus for judging quality of laminated ceramic capacitor 32 Transfer guide table (transfer guide means)
34 Rotor 36 Central axis of rotor 38A, 38B, 38C Holding portion group 38a, 38b, 38c Holding portion 40 Storage hole (cavity)
50, 52 charging station 60 charging/measuring station 70a, 70b probes (terminals for charging)
72a, 72b other probes (terminals for charging/measurement)
80 application circuit 82 power supply (E)
84 IR meter 86 Resistance (R)
88 switch (SW)

C Main capacitance ESR Equivalent series resistance ESL Equivalent series inductance IR Insulation resistance D Dielectric absorption factor C0 Dielectric polarization capacity R0 Internal resistance SW Switch GND Ground point PD Potential difference

x Lamination direction y Width direction z Length direction L Length in the length direction of the laminate W Length in the width direction of the laminate T Length in the lamination direction of the laminate L M Length in the length direction of the multilayer ceramic electronic component WM Length in the width direction of the multilayer ceramic electronic component T M Length in the lamination direction of the multilayer ceramic electronic component

Claims (4)

積層された複数の誘電体層および積層された複数の内部電極層を有する積層体と、前記複数の内部電極に接続される外部電極と、を有する複数の積層セラミックコンデンサを保持して搬送する搬送手段と、
複数の前記積層セラミックコンデンサに対し、前記積層セラミックコンデンサの定格電圧以上の直流電圧を継続的に充電する印加回路および充電端子と、
充電後の前記積層セラミックコンデンサの電荷を、印加電圧に対して所定の範囲で電荷を放電させる放電用回路と、
放電後の前記積層セラミックコンデンサの絶縁抵抗を測定する測定端子と、
を有する、積層セラミックコンデンサの良否判定装置であって、
前記印加回路によって、複数の前記積層セラミックコンデンサに対して前記積層セラミックコンデンサの定格電圧以上の直流電圧を継続的に一定時間充電し、
前記放電用回路によって、充電後の前記積層セラミックコンデンサの電荷を一旦、印加電圧に対して所定の範囲で電荷を放電させ、
放電後の前記積層セラミックコンデンサに対し、前記測定端子を前記外部電極に接触させ、
前記測定端子を前記外部電極に接触させた後に、再度前記印加回路によって前記積層セラミックコンデンサに対して前記積層セラミックコンデンサの定格電圧以上の直流電圧を充電した後、絶縁抵抗を測定して積層セラミックコンデンサの良否を判定する積層セラミックコンデンサの良否判定装置。
A transport for holding and transporting a plurality of multilayer ceramic capacitors having a laminate having a plurality of laminated dielectric layers and a plurality of laminated internal electrode layers, and external electrodes connected to the plurality of internal electrodes. means and
an applying circuit and a charging terminal for continuously charging a DC voltage equal to or higher than the rated voltage of the multilayer ceramic capacitors to the plurality of multilayer ceramic capacitors;
a discharging circuit for discharging the charge of the laminated ceramic capacitor after charging within a predetermined range with respect to the applied voltage;
a measuring terminal for measuring the insulation resistance of the laminated ceramic capacitor after discharging;
A device for determining the quality of a multilayer ceramic capacitor,
The application circuit continuously charges the plurality of laminated ceramic capacitors with a DC voltage equal to or higher than the rated voltage of the laminated ceramic capacitors for a certain period of time,
By the discharging circuit, the charge of the laminated ceramic capacitor after charging is once discharged within a predetermined range with respect to the applied voltage,
contacting the measuring terminal with the external electrode for the laminated ceramic capacitor after discharging;
After the measurement terminal is brought into contact with the external electrode, the multilayer ceramic capacitor is again charged with a DC voltage equal to or higher than the rated voltage of the multilayer ceramic capacitor by the application circuit, and then the insulation resistance is measured to measure the multilayer ceramic capacitor. A multi-layer ceramic capacitor pass/fail judgment device for judging pass/fail.
前記搬送手段はローターを含む、請求項1に記載の積層セラミックコンデンサの良否判定装置。 2. The device for judging quality of a laminated ceramic capacitor according to claim 1, wherein said conveying means includes a rotor. 前記放電用回路は抵抗を含む、請求項1または請求項2に記載の積層セラミックコンデンサの良否判定装置。 3. The device for judging quality of a laminated ceramic capacitor according to claim 1, wherein said discharge circuit includes a resistor. 前記印加電圧に対して所定の範囲で電荷を放電させる放電用の抵抗は、印加電圧に対して50%以上70%以下の範囲で電荷を放電させる、請求項1に記載の積層セラミックコンデンサの良否判定装置。 2. The quality of the multilayer ceramic capacitor according to claim 1, wherein the discharge resistor that discharges the charge within a predetermined range with respect to the applied voltage discharges the charge within a range of 50% or more and 70% or less with respect to the applied voltage. judgment device.
JP2018238121A 2018-12-20 2018-12-20 Apparatus for Determining Quality of Multilayer Ceramic Capacitor and Method for Determining Quality Thereof Active JP7243175B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018238121A JP7243175B2 (en) 2018-12-20 2018-12-20 Apparatus for Determining Quality of Multilayer Ceramic Capacitor and Method for Determining Quality Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018238121A JP7243175B2 (en) 2018-12-20 2018-12-20 Apparatus for Determining Quality of Multilayer Ceramic Capacitor and Method for Determining Quality Thereof

Publications (2)

Publication Number Publication Date
JP2020102483A JP2020102483A (en) 2020-07-02
JP7243175B2 true JP7243175B2 (en) 2023-03-22

Family

ID=71139851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018238121A Active JP7243175B2 (en) 2018-12-20 2018-12-20 Apparatus for Determining Quality of Multilayer Ceramic Capacitor and Method for Determining Quality Thereof

Country Status (1)

Country Link
JP (1) JP7243175B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309720A (en) * 2020-11-24 2021-02-02 大连达利凯普科技股份公司 Multi-layer chip ceramic capacitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059784A (en) 2001-08-09 2003-02-28 Murata Mfg Co Ltd Method for sorting multilayer ceramic capacitor
JP2009244116A (en) 2008-03-31 2009-10-22 Tokyo Weld Co Ltd Leak current measuring method and leak current measuring device for capacitor
JP2010109299A (en) 2008-10-31 2010-05-13 Murata Mfg Co Ltd Method of selecting multilayer ceramic capacitor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156658B2 (en) * 1997-01-06 2001-04-16 株式会社村田製作所 How to charge a capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059784A (en) 2001-08-09 2003-02-28 Murata Mfg Co Ltd Method for sorting multilayer ceramic capacitor
JP2009244116A (en) 2008-03-31 2009-10-22 Tokyo Weld Co Ltd Leak current measuring method and leak current measuring device for capacitor
JP2010109299A (en) 2008-10-31 2010-05-13 Murata Mfg Co Ltd Method of selecting multilayer ceramic capacitor

Also Published As

Publication number Publication date
JP2020102483A (en) 2020-07-02

Similar Documents

Publication Publication Date Title
JP6720660B2 (en) Monolithic ceramic capacitors
US9330842B2 (en) Monolithic ceramic electronic component
KR100939987B1 (en) Multilayer electronic component
US20170222117A1 (en) Monolithic ceramic electronic component
US8797708B2 (en) Monolithic ceramic electronic component including outer-layer dummy electrode groups
US8599532B2 (en) Monolithic ceramic electronic component
US11735366B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
CN110729127A (en) Multilayer ceramic capacitor and board having the same
US8472160B2 (en) Electronic component
JP6841267B2 (en) Mounting structure of multilayer ceramic capacitors and multilayer ceramic capacitors
JP7243175B2 (en) Apparatus for Determining Quality of Multilayer Ceramic Capacitor and Method for Determining Quality Thereof
CN103871738A (en) Multilayer ceramic electronic component
US11101070B2 (en) Printing plate for gravure printing and method for manufacturing multilayer ceramic electronic component using the same
JP2021034458A (en) Layered ceramic electronic component
US10269497B2 (en) Electronic component
US10395836B2 (en) Multilayer ceramic electronic component
JP2021089924A (en) Multilayer ceramic electronic component
JP7196817B2 (en) How to use multilayer ceramic capacitors and how to mount multilayer ceramic capacitors
JP2021125673A (en) Multilayer ceramic capacitor
JP2020174073A (en) Multilayer ceramic capacitor
JP7468498B2 (en) Multilayer Ceramic Capacitors
WO2024004304A1 (en) Feedthrough multilayer ceramic capacitor
JP2020057705A (en) Manufacturing device and manufacturing method for multilayer ceramic electronic component
WO2023243186A1 (en) Three-terminal multilayer ceramic capacitor
US11495404B2 (en) Multilayer ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230220

R150 Certificate of patent or registration of utility model

Ref document number: 7243175

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150