JP7232160B2 - IMAGE QUALITY CIRCUIT, VIDEO PROCESSING DEVICE, AND SIGNAL FEATURE DETECTION METHOD - Google Patents

IMAGE QUALITY CIRCUIT, VIDEO PROCESSING DEVICE, AND SIGNAL FEATURE DETECTION METHOD Download PDF

Info

Publication number
JP7232160B2
JP7232160B2 JP2019170854A JP2019170854A JP7232160B2 JP 7232160 B2 JP7232160 B2 JP 7232160B2 JP 2019170854 A JP2019170854 A JP 2019170854A JP 2019170854 A JP2019170854 A JP 2019170854A JP 7232160 B2 JP7232160 B2 JP 7232160B2
Authority
JP
Japan
Prior art keywords
signal
image quality
feature detection
quality circuit
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019170854A
Other languages
Japanese (ja)
Other versions
JP2021048534A (en
Inventor
裕俊 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TVS Regza Corp
Original Assignee
TVS Regza Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TVS Regza Corp filed Critical TVS Regza Corp
Priority to JP2019170854A priority Critical patent/JP7232160B2/en
Priority to PCT/CN2020/111831 priority patent/WO2021052138A1/en
Priority to CN202080004669.1A priority patent/CN112673643B/en
Publication of JP2021048534A publication Critical patent/JP2021048534A/en
Application granted granted Critical
Publication of JP7232160B2 publication Critical patent/JP7232160B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Astronomy & Astrophysics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Picture Signal Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Television Systems (AREA)
  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Description

本発明の実施形態は、画質回路、映像処理装置および信号特徴検出方法に関する。 Embodiments of the present invention relate to an image quality circuit, an image processing device and a signal feature detection method.

従来、映像信号の特徴検出を行い、当該特徴検出結果を用いて各種処理を実行する技術が開示されている。例えば、映像信号の画素の輝度レベルに基づくヒストグラムを検出し、当該ヒストグラムを表示することでコンテンツの実際のダイナミックレンジを確認させる技術が知られている。 2. Description of the Related Art Conventionally, techniques have been disclosed that perform feature detection of a video signal and perform various types of processing using the feature detection results. For example, a technique is known in which a histogram based on the luminance level of pixels of a video signal is detected and the actual dynamic range of content is confirmed by displaying the histogram.

特開平８－２３４６０号公報JP-A-8-23460

ところで、近年、新帯域（左旋）での４Ｋ８Ｋ衛星放送が開始されている。しかしながら、このような４Ｋ８Ｋ衛星放送において、８Ｋ放送信号（７６８０×４３２０）の特徴検出（例えば、ヒストグラムの検出）を実行するためには、４Ｋ放送信号（３８４０×２１６０）に比べて、４倍のデータを格納するＲＡＭ（Random Access Memory）が必要となる、という課題がある。 By the way, in recent years, 4K8K satellite broadcasting in a new band (left-handed) has been started. However, in such 4K8K satellite broadcasting, in order to perform feature detection (for example, histogram detection) of the 8K broadcast signal (7680×4320), compared to the 4K broadcast signal (3840×2160), four times the There is a problem that a RAM (Random Access Memory) for storing data is required.

本発明は、上記に鑑みてなされたものであって、回路規模を維持しつつ、より高精細な画素数の多い信号の特徴検出を可能とする画質回路、映像処理装置および信号特徴検出方法を提供することを目的とする。 The present invention has been made in view of the above, and provides an image quality circuit, an image processing apparatus, and a signal feature detection method that enable feature detection of signals with higher definition and a large number of pixels while maintaining the circuit scale. intended to provide

実施形態の画質回路は、入力された８Ｋ放送信号を当該８Ｋ放送信号よりも低解像度である４Ｋ信号にダウンコンバートするダウンコンバート部と、前記８Ｋ放送信号とは別系統で入力された当該８Ｋ放送信号よりも低解像度である４Ｋ放送信号の特徴検出として、信号の画素の色の分布を表すヒストグラムの検出を行う特徴検出部と、を備え、前記特徴検出部は、前記ダウンコンバート部によりダウンコンバートされた前記４Ｋ信号の特徴検出として、信号の画素の色の分布を表すヒストグラムの検出を行う。 The image quality circuit of the embodiment includes a down-converting unit that down-converts an input 8K broadcast signal to a 4K signal having a lower resolution than the 8K broadcast signal , and the 8K broadcast that is input in a system different from the 8K broadcast signal. A feature detection unit that detects a histogram representing the color distribution of pixels of the signal as feature detection of a 4K broadcast signal having a lower resolution than the signal , wherein the feature detection unit is down-converted by the down-converter. As the feature detection of the 4K signal thus obtained , detection of a histogram representing the color distribution of the pixels of the signal is performed.

図１は、第１の実施形態にかかる映像処理装置の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of a video processing device according to the first embodiment. 図２は、映像復号器および信号処理部の構成例を示す図である。FIG. 2 is a diagram showing a configuration example of a video decoder and a signal processing section. 図３は、第２の実施形態にかかる映像復号器および信号処理部の構成例を示す図である。FIG. 3 is a diagram illustrating a configuration example of a video decoder and a signal processing unit according to the second embodiment;

（第１の実施形態）
図１は、第１の実施形態にかかる映像処理装置の構成を示すブロック図である。本実施形態においては、映像処理装置の一例としてのデジタルテレビジョン受信機１１を適用して説明する。なお、本実施形態においては、映像処理装置の一例としてデジタルテレビジョン受信機１１を適用したが、これに限るものではなく、セットトップボックス、ＨＤＤレコーダなどであってもよい。 (First embodiment)
FIG. 1 is a block diagram showing the configuration of a video processing device according to the first embodiment. In this embodiment, a digital television receiver 11 is applied as an example of a video processing device. In this embodiment, the digital television receiver 11 is used as an example of a video processing device, but the present invention is not limited to this, and a set-top box, HDD recorder, or the like may be used.

図１に示すように、デジタルテレビジョン受信機１１は、映像表示部１４、スピーカ１５、操作部１６、受光部１８、放送信号入力端子４８，５３、出力端子６３，６４、チューナ４９，５４、ＰＳＫ復調器５０、ＯＦＤＭ復調器５５、映像復号器７０、画質回路である信号処理部５１、音声処理部５９、グラフィック処理部５８、映像処理部６２、ＯＳＤ信号生成部６１、制御部６５等を備える。 As shown in FIG. 1, the digital television receiver 11 includes a video display unit 14, a speaker 15, an operation unit 16, a light receiving unit 18, broadcast signal input terminals 48 and 53, output terminals 63 and 64, tuners 49 and 54, PSK demodulator 50, OFDM demodulator 55, video decoder 70, signal processing section 51 which is an image quality circuit, audio processing section 59, graphics processing section 58, video processing section 62, OSD signal generation section 61, control section 65, etc. Prepare.

また、放送信号入力端子４８及び放送信号入力端子５３には、それぞれＢＳ／ＣＳデジタル放送受信用アンテナ４７及び地上波放送受信用アンテナ５２が接続される。受光部１８は、リモートコントローラ１７から出力される信号を受信する。 A BS/CS digital broadcast reception antenna 47 and a terrestrial broadcast reception antenna 52 are connected to the broadcast signal input terminal 48 and the broadcast signal input terminal 53, respectively. The light receiving unit 18 receives signals output from the remote controller 17 .

制御部６５は、デジタルテレビジョン受信機１１内の各部の動作を制御する。制御部６５は、ＣＰＵ（Central Processing Unit）６９、ＲＯＭ（Read Only Memory）６６、ＲＡＭ（Random Access Memory）６７、及び不揮発性メモリ６８を備える。ＲＯＭ６６は、ＣＰＵ６９によって実行される制御プログラムを格納する。不揮発性メモリ６８は、各種の設定情報及び制御情報を格納する。ＣＰＵ６９は、処理に必要な命令群及びデータをＲＡＭ６７にロードし、処理を実行する。 The control section 65 controls the operation of each section within the digital television receiver 11 . The control unit 65 includes a CPU (Central Processing Unit) 69 , a ROM (Read Only Memory) 66 , a RAM (Random Access Memory) 67 and a nonvolatile memory 68 . The ROM 66 stores control programs executed by the CPU 69 . The nonvolatile memory 68 stores various setting information and control information. The CPU 69 loads a group of instructions and data necessary for processing into the RAM 67 and executes the processing.

制御部６５には、操作部１６による操作情報、もしくは受光部１８で受信されるリモートコントローラ１７による操作情報が入力される。制御部６５は、この操作内容を反映した各部の制御を行う。 Operation information from the operation unit 16 or operation information from the remote controller 17 received by the light receiving unit 18 is input to the control unit 65 . The control unit 65 controls each unit reflecting this operation content.

ＢＳ／ＣＳデジタル放送受信用アンテナ４７は、衛星デジタルテレビジョン放送信号（４Ｋ８Ｋ衛星放送を含む）を受信する。ＢＳ／ＣＳデジタル放送受信用アンテナ４７は、受信した衛星デジタルテレビジョン放送信号（４Ｋ８Ｋ衛星放送を含む）を、入力端子４８を介して衛星デジタル放送用のチューナ４９に出力する。チューナ４９は、この放送信号からユーザが選択しているチャンネルの放送信号を選局する。チューナ４９は、選局した放送信号をＰＳＫ復調器５０に出力する。ＰＳＫ（Phase Shift Keying）復調器５０は、チューナ４９により選局された放送信号をデジタルの映像信号及び音声信号に復調する。ＰＳＫ復調器５０は、復調したデジタルの映像信号及び音声信号を映像復号器７０に出力する。 The BS/CS digital broadcasting receiving antenna 47 receives satellite digital television broadcasting signals (including 4K8K satellite broadcasting). BS/CS digital broadcast reception antenna 47 outputs the received satellite digital television broadcast signal (including 4K8K satellite broadcast) to tuner 49 for satellite digital broadcast via input terminal 48 . The tuner 49 selects the broadcast signal of the channel selected by the user from this broadcast signal. The tuner 49 outputs the selected broadcasting signal to the PSK demodulator 50 . A PSK (Phase Shift Keying) demodulator 50 demodulates the broadcast signal selected by the tuner 49 into digital video and audio signals. The PSK demodulator 50 outputs demodulated digital video and audio signals to the video decoder 70 .

地上波放送受信用アンテナ５２は、地上デジタルテレビジョン放送信号を受信する。地上波放送受信用アンテナ５２は、地上デジタルテレビジョン放送信号を、入力端子５３を介してチューナ５４に出力する。チューナ５４は、この放送信号からユーザが選択しているチャンネルの放送信号を選局する。チューナ５４は、選局した放送信号をＯＦＤＭ復調器５５に出力する。ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）復調器５５は、チューナ５４により選局された放送信号をデジタルの映像信号及び音声信号に復調する。ＯＦＤＭ復調器５５は復調したデジタルの映像信号及び音声信号を映像復号器７０に出力する。 A terrestrial broadcasting receiving antenna 52 receives terrestrial digital television broadcasting signals. The terrestrial broadcast reception antenna 52 outputs terrestrial digital television broadcast signals to the tuner 54 via the input terminal 53 . The tuner 54 selects the broadcast signal of the channel selected by the user from this broadcast signal. The tuner 54 outputs the selected broadcast signal to the OFDM demodulator 55 . An OFDM (Orthogonal Frequency Division Multiplexing) demodulator 55 demodulates the broadcast signal selected by the tuner 54 into digital video and audio signals. OFDM demodulator 55 outputs demodulated digital video and audio signals to video decoder 70 .

映像復号器７０は、ＭＰＥＧ２、Ｈ．２６４／ＭＰＥＧ-４ ＡＶＣ、Ｈ．２６５（ＩＳＯ/ＩＥＣ ２３００８-２ ＨＥＶＣ）などといった動画圧縮規格によって映像符号化がされた映像信号を復号し、信号処理部５１に出力する。 The video decoder 70 supports MPEG2, H.264, and MPEG2. 264/MPEG-4 AVC, H.264/MPEG-4 AVC; 265 (ISO/IEC 23008-2 HEVC) or other moving picture compression standard, and decodes the video signal, and outputs the decoded video signal to the signal processing unit 51 .

信号処理部５１は、映像復号器７０で復号されたデジタルの映像信号及び音声信号に対して所定のデジタル信号処理を施す。信号処理部５１は、所定のデジタル信号処理を施した映像信号及び音声信号を、グラフィック処理部５８及び音声処理部５９に出力する。 The signal processing unit 51 performs predetermined digital signal processing on the digital video signal and audio signal decoded by the video decoder 70 . The signal processing unit 51 outputs the video signal and audio signal that have undergone predetermined digital signal processing to the graphics processing unit 58 and the audio processing unit 59 .

グラフィック処理部５８は、信号処理部５１から出力されるデジタル映像信号に、ＯＳＤ（On Screen Display）信号生成部６１で生成されるメニュー等のＯＳＤ信号を重畳する。グラフィック処理部５８は、ＯＳＤ信号が重畳された映像信号を映像処理部６２に出力する。また、グラフィック処理部５８は、信号処理部５１の出力である映像信号と、ＯＳＤ信号生成部６１の出力であるＯＳＤ信号とを選択的に出力してもよい。 The graphic processing unit 58 superimposes an OSD signal such as a menu generated by an OSD (On Screen Display) signal generation unit 61 on the digital video signal output from the signal processing unit 51 . The graphics processing unit 58 outputs the video signal superimposed with the OSD signal to the video processing unit 62 . Further, the graphics processing section 58 may selectively output the video signal output from the signal processing section 51 and the OSD signal output from the OSD signal generation section 61 .

映像処理部６２は、入力されたデジタル映像信号を、映像表示部１４で表示可能なアナログ映像信号に変換する。映像処理部６２は、このアナログ映像信号を映像表示部１４に出力する。映像表示部１４は、入力されたアナログ映像信号に基づいて映像を表示する。映像処理部６２はさらに、出力端子６３を介してアナログ映像信号を外部に導出してもよい。 The video processing unit 62 converts the input digital video signal into an analog video signal that can be displayed on the video display unit 14 . The video processing section 62 outputs this analog video signal to the video display section 14 . The video display unit 14 displays video based on the input analog video signal. The video processing unit 62 may further lead out the analog video signal to the outside via the output terminal 63 .

音声処理部５９は、入力されたデジタル音声信号を、スピーカ１５で再生可能なアナログ音声信号に変換する。音声処理部５９は、このアナログ音声信号をスピーカ１５に出力する。スピーカ１５は、入力されたアナログ音声信号に基づいて音声を再生する。音声処理部５９はさらに、出力端子６４を介してアナログ音声信号を外部に導出してもよい。 The audio processing unit 59 converts the input digital audio signal into an analog audio signal that can be reproduced by the speaker 15 . The audio processor 59 outputs this analog audio signal to the speaker 15 . The speaker 15 reproduces sound based on the input analog audio signal. The audio processing section 59 may further lead out the analog audio signal to the outside via the output terminal 64 .

信号処理部５１は、信号の特徴検出を行う特徴検出部であるヒストグラム検出部６０を備える。信号処理部５１では、処理対象の映像信号のうち、例えば画素の輝度レベルに基づく輝度信号（Ｙ）がヒストグラム検出部６０に入力される。ヒストグラム検出部６０は、輝度信号（Ｙ）からヒストグラムを生成する。映像処理部６２では、ヒストグラム検出部６０により生成されたヒストグラムに基づいて、映像信号を表示する。 The signal processing unit 51 includes a histogram detection unit 60 that is a feature detection unit that detects features of a signal. In the signal processing unit 51 , a luminance signal (Y) based on, for example, the luminance level of a pixel among the video signals to be processed is input to the histogram detection unit 60 . A histogram detector 60 generates a histogram from the luminance signal (Y). The image processor 62 displays the image signal based on the histogram generated by the histogram detector 60 .

ここで、映像復号器７０および信号処理部５１について詳述する。 Here, the video decoder 70 and the signal processing section 51 will be described in detail.

図２は、映像復号器７０および信号処理部５１の構成例を示す図である。図２に示すように、映像復号器７０は、８Ｋデコーダ５６と、４Ｋデコーダ５７と、を備える。 FIG. 2 is a diagram showing a configuration example of the video decoder 70 and the signal processing section 51. As shown in FIG. As shown in FIG. 2, video decoder 70 includes 8K decoder 56 and 4K decoder 57 .

また、信号処理部５１は、８Ｋ画質回路７１と、４Ｋ画質回路７２と、８Ｋ→４Ｋダウンコンバータ７３、４Ｋ→８Ｋアップコンバータ７４、切替スイッチ（ＳＷ）７５，７６，７７を備えている。 The signal processing unit 51 also includes an 8K image quality circuit 71 , a 4K image quality circuit 72 , an 8K→4K downconverter 73 , a 4K→8K upconverter 74 , and switches (SW) 75 , 76 , 77 .

８Ｋ画質回路７１は、第１画質回路７１１と、画質制御回路７１２と、第２画質回路７１３と、を備え、８Ｋ信号に対する各種画質処理を実行する。 The 8K image quality circuit 71 includes a first image quality circuit 711, an image quality control circuit 712, and a second image quality circuit 713, and performs various image quality processes on the 8K signal.

４Ｋ画質回路７２は、第１画質回路７２１と、画質制御回路７２２と、第２画質回路７２３と、ヒストグラム検出部６０と、を備え、４Ｋ信号に対する各種画質処理を実行する。第１画質回路７２１は、信号の特徴検出には影響のない動作を行う。信号の特徴検出の１つとして、ヒストグラム検出部６０における信号の画素の輝度レベルに基づく輝度分布を表すヒストグラム検出がある。 The 4K image quality circuit 72 includes a first image quality circuit 721, an image quality control circuit 722, a second image quality circuit 723, and a histogram detector 60, and performs various image quality processes on the 4K signal. The first image quality circuit 721 operates without affecting signal feature detection. As one of the feature detections of the signal, there is histogram detection representing the luminance distribution based on the luminance level of the pixels of the signal in the histogram detector 60 .

なお、信号の特徴検出は、輝度分布を表すヒストグラム検出に限るものではなく、色の分布を表すヒストグラム検出などでもよい。 The feature detection of the signal is not limited to the histogram detection representing the luminance distribution, and may be the histogram detection representing the color distribution.

第１の信号である８Ｋ放送信号（７６８０×４３２０）は、８Ｋデコーダ５６によりコンポーネント信号（８Ｋ信号）に変換される。このコンポーネント信号は、外部入力端子（図示せず）からの８Ｋ信号と切替ＳＷ７５で切り替えられて、切替ＳＷ７７を経由して８Ｋ画質回路７１に入力される。 An 8K broadcast signal (7680×4320), which is the first signal, is converted into a component signal (8K signal) by the 8K decoder 56 . This component signal is switched with an 8K signal from an external input terminal (not shown) by a switching switch 75 and is input to the 8K image quality circuit 71 via a switching switch 77 .

また、８Ｋ放送信号や外部入力端子からの８Ｋ信号は、切替ＳＷ７５で切り替えられて８Ｋ→４Ｋダウンコンバータ７３に入力される。 Also, the 8K broadcast signal and the 8K signal from the external input terminal are switched by the switching SW 75 and input to the 8K→4K down converter 73 .

８Ｋ→４Ｋダウンコンバータ７３は、８Ｋ放送信号や外部入力端子からの８Ｋ信号を４Ｋ信号（第２の信号）にダウンコンバートして、ダウンコンバートした信号を切替ＳＷ７６に出力する。ダウンコンバートした信号とは、原信号の画素数の多い信号を画素数の少ない信号に変換した後の信号を意味する。 The 8K→4K downconverter 73 downconverts the 8K broadcast signal or the 8K signal from the external input terminal into a 4K signal (second signal) and outputs the downconverted signal to the switch SW 76 . A down-converted signal means a signal after converting a signal with a large number of pixels of the original signal into a signal with a small number of pixels.

一方、第３の信号である４Ｋ放送信号（３８４０×２１６０）は、４Ｋデコーダ５７によりコンポーネント信号（４Ｋ信号）に変換される。このコンポーネント信号は、外部入力端子（図示せず）からの４Ｋ信号および８Ｋ→４Ｋダウンコンバータ７３からの４Ｋ信号と切替ＳＷ７６で切り替えられて４Ｋ画質回路７２に入力される。 On the other hand, the 4K broadcast signal (3840×2160), which is the third signal, is converted into a component signal (4K signal) by the 4K decoder 57 . This component signal is switched between a 4K signal from an external input terminal (not shown) and a 4K signal from an 8K→4K downconverter 73 by a switch SW 76 and input to the 4K image quality circuit 72 .

４Ｋ画質回路７２に入力された４Ｋ放送信号は、４Ｋ画質回路７２で各種画質処理を実行した後、４Ｋ→８Ｋアップコンバータ７４で８Ｋ信号にアップコンバートされる。アップコンバートされた８Ｋ信号は、切替ＳＷ７７を介して８Ｋ画質回路７１で各種画質処理を実行されて映像表示部１４に表示される。 The 4K broadcast signal input to the 4K image quality circuit 72 is subjected to various image quality processing by the 4K image quality circuit 72 and then upconverted to an 8K signal by the 4K→8K upconverter 74 . The up-converted 8K signal is subjected to various image quality processing by the 8K image quality circuit 71 via the switching SW 77 and displayed on the image display unit 14 .

加えて、８Ｋ→４Ｋダウンコンバータ７３でダウンコンバートした４Ｋ信号は、切替ＳＷ７６で切り替えられて４Ｋ画質回路７２に入力される。４Ｋ画質回路７２に入力されたダウンコンバートした４Ｋ信号は、４Ｋ画質回路７２の第１画質回路７２１を通り、ヒストグラム検出部６０にてヒストグラム検出を実行される。 In addition, the 4K signal down-converted by the 8K→4K down converter 73 is switched by the switching SW 76 and input to the 4K image quality circuit 72 . The down-converted 4K signal input to the 4K image quality circuit 72 passes through the first image quality circuit 721 of the 4K image quality circuit 72 and is subjected to histogram detection by the histogram detector 60 .

８Ｋ信号のヒストグラムの特徴は、ダウンコンバートした４Ｋ信号のヒストグラムの特徴と変わらないため、本実施形態においては、ダウンコンバートした４Ｋ信号のヒストグラムの特徴を８Ｋ信号のヒストグラムの特徴の代用として用いるようにしたものである。 Since the features of the histogram of the 8K signal are the same as the features of the histogram of the down-converted 4K signal, in this embodiment, the features of the histogram of the down-converted 4K signal are used as substitutes for the features of the histogram of the 8K signal. It is what I did.

ヒストグラム検出部６０は、ヒストグラム検出結果を制御部６５に渡す。制御部６５は、ＯＳＤ信号生成部６１を制御してヒストグラム検出結果に基づくデータを生成し、生成したデータをグラフィック処理部５８に渡す。グラフィック処理部５８は、信号処理部５１から出力されるデジタル映像信号に、ＯＳＤ信号生成部６１で生成されたヒストグラム検出結果に基づくデータであるＯＳＤ信号を重畳するなどした映像信号を映像処理部６２に出力する。映像処理部６２は、映像信号を映像表示部１４に出力する。映像表示部１４は、入力された映像信号に基づいて映像を表示する。ユーザは、映像表示部１４にグラフィック表示されたコンテンツのヒストグラム表示を見ることで、コンテンツの実際のダイナミックレンジを確認することができる。 The histogram detection section 60 passes the histogram detection result to the control section 65 . The control unit 65 controls the OSD signal generation unit 61 to generate data based on the histogram detection result, and transfers the generated data to the graphics processing unit 58 . The graphic processing unit 58 superimposes an OSD signal, which is data based on the histogram detection result generated by the OSD signal generating unit 61, on the digital video signal output from the signal processing unit 51, and outputs the video signal to the video processing unit 62. output to The video processing unit 62 outputs the video signal to the video display unit 14 . The video display unit 14 displays video based on the input video signal. The user can confirm the actual dynamic range of the content by viewing the histogram display of the content graphically displayed on the video display unit 14 .

また、制御部６５は、ヒストグラム検出結果に応じた８Ｋ画質回路７１の８Ｋ信号の画質制御に対するフィードバック信号を８Ｋ画質回路７１の画質制御回路に出力する。このフィードバック信号は、ヒストグラム検出結果に応じた４Ｋ画質回路７２の４Ｋ信号の画質制御に対するフィードバック信号と同じである。 Further, the control unit 65 outputs a feedback signal for image quality control of the 8K signal of the 8K image quality circuit 71 according to the histogram detection result to the image quality control circuit of the 8K image quality circuit 71 . This feedback signal is the same as the feedback signal for image quality control of the 4K signal of the 4K image quality circuit 72 according to the histogram detection result.

このように、第１の実施形態の画質回路および映像処理装置によれば、８Ｋ信号について８Ｋから４Ｋへのダウンコンバートを行い、４Ｋ信号として４Ｋ画質回路７２に入力する。これにより、８Ｋ信号からの特徴検出（例えば、ヒストグラム検出）を不要とし、４Ｋ信号における特徴検出（例えば、ヒストグラム検出）の回路規模を維持しつつ、８Ｋ信号についての特徴検出（例えば、ヒストグラム検出）が可能になる。 As described above, according to the image quality circuit and image processing device of the first embodiment, the 8K signal is down-converted from 8K to 4K and input to the 4K image quality circuit 72 as a 4K signal. This eliminates the need for feature detection (e.g., histogram detection) from the 8K signal, and maintains the circuit scale of feature detection (e.g., histogram detection) in the 4K signal, while maintaining feature detection (e.g., histogram detection) for the 8K signal. becomes possible.

また、第１の実施形態の映像処理装置によれば、８Ｋ信号についての特徴検出（例えば、ヒストグラム検出）の結果を、８Ｋ信号についての特徴検出（例えば、ヒストグラム検出）の結果と同様に報知（表示）することができる。 Further, according to the video processing device of the first embodiment, the result of feature detection (for example, histogram detection) for the 8K signal is reported (for example, the result of feature detection (for example, histogram detection) for the 8K signal in the same manner as display).

さらに、第１の実施形態の映像処理装置によれば、特徴検出結果（例えば、ヒストグラム検出結果）に応じた８Ｋ画質回路７１の８Ｋ信号の画質制御に対するフィードバック信号は、４Ｋ画質回路７２の４Ｋ信号の画質制御に対するフィードバック信号と同じである。 Furthermore, according to the video processing device of the first embodiment, the feedback signal for the image quality control of the 8K signal of the 8K image quality circuit 71 according to the feature detection result (for example, the histogram detection result) is the 4K signal of the 4K image quality circuit 72. is the same as the feedback signal for image quality control in

なお、８Ｋ→４Ｋダウンコンバータ７３でダウンコンバートした４Ｋ信号は、変換後、一般的なテレビのインターフェースで用いられるフォーマットに変換して、外部へ出力できる形にしたものも含まれる。また、８Ｋ→４Ｋダウンコンバータ７３でダウンコンバートした４Ｋ信号は、ＨＤＤ（Hard Disk Drive）に記録するなと他の用途にも用いるためのフォーマットに変換するものも含まれる。 Note that the 4K signal down-converted by the 8K→4K down-converter 73 also includes a form that can be output to the outside after being converted into a format used in a general television interface. Also, the 4K signal down-converted by the 8K→4K down-converter 73 may be converted into a format for other uses such as not to be recorded on an HDD (Hard Disk Drive).

なお、第１の実施形態の構成において、８Ｋ画質回路７１と４Ｋ画質回路７２との位置、４Ｋ→８Ｋアップコンバータ７４の位置は、図２で示した位置に限るものではない。 In the configuration of the first embodiment, the positions of the 8K image quality circuit 71 and the 4K image quality circuit 72 and the position of the 4K→8K upconverter 74 are not limited to those shown in FIG.

（第２の実施形態）
次に、第２の実施の形態について説明する。 (Second embodiment)
Next, a second embodiment will be described.

第２の実施の形態は、コンテンツがメタ情報を記録したDynamicＨＤＲに非対応である場合に、８Ｋ信号について８Ｋから４Ｋへのダウンコンバートを行い、４Ｋ信号として４Ｋ画質回路７２に入力する点が、第１の実施の形態と異なる。以下、第２の実施の形態の説明では、第１の実施の形態と同一部分の説明については省略し、第１の実施の形態と異なる箇所について説明する。 In the second embodiment, when the content is not compatible with DynamicHDR in which meta information is recorded, the 8K signal is down-converted from 8K to 4K and input to the 4K image quality circuit 72 as a 4K signal. It differs from the first embodiment. Hereinafter, in the description of the second embodiment, the description of the same portions as those of the first embodiment will be omitted, and the portions different from those of the first embodiment will be described.

図３は、第２の実施形態にかかる映像復号器７０および信号処理部５１の構成例を示す図である。 FIG. 3 is a diagram showing a configuration example of the video decoder 70 and the signal processing section 51 according to the second embodiment.

近年、シーン毎あるいはフレーム毎の輝度範囲などのメタ情報を記録したDynamicＨＤＲ対応のコンテンツが開発されている。このようなメタ情報は、ＨＤＭＩ（登録商標）の情報領域（AVInfo）、デコードのＳＥＩ信号などの形で付加される。また、このようなDynamicＨＤＲ対応のコンテンツを受信する映像処理装置も開発されている。 In recent years, Dynamic HDR-compatible content has been developed in which meta information such as luminance range for each scene or frame is recorded. Such meta information is added in the form of an HDMI (registered trademark) information area (AVInfo), a decoding SEI signal, or the like. A video processing device for receiving such Dynamic HDR-compatible content has also been developed.

図３に示すように、デジタルテレビジョン受信機１１の信号処理部５１は、メタ情報抽出部８０を備える。メタ情報抽出部８０は、受信したコンテンツ（４Ｋ放送信号）を４Ｋデコーダ５７で変換したコンポーネント信号からメタ情報（シーン毎あるいはフレーム毎の輝度範囲など）を抽出する。また、メタ情報抽出部８０は、外部入力端子（図示せず）からの４Ｋ信号および８Ｋ→４Ｋダウンコンバータ７３からの４Ｋ信号からメタ情報（シーン毎あるいはフレーム毎の輝度範囲など）を抽出する。 As shown in FIG. 3, the signal processing section 51 of the digital television receiver 11 includes a meta-information extraction section 80 . The meta-information extraction unit 80 extracts meta-information (luminance range for each scene or frame, etc.) from the component signal obtained by converting the received content (4K broadcast signal) by the 4K decoder 57 . Also, the meta-information extraction unit 80 extracts meta-information (luminance range for each scene or frame, etc.) from the 4K signal from the external input terminal (not shown) and the 4K signal from the 8K→4K downconverter 73 .

デジタルテレビジョン受信機１１の制御部６５は、メタ情報抽出部８０で抽出したメタ情報に基づくデータを８Ｋ画質回路７１の画質制御回路７１２および４Ｋ画質回路７２の画質制御回路７２２にフィードバックして、画質制御を実施する。 The control unit 65 of the digital television receiver 11 feeds back data based on the meta information extracted by the meta information extraction unit 80 to the image quality control circuit 712 of the 8K image quality circuit 71 and the image quality control circuit 722 of the 4K image quality circuit 72, Perform image quality control.

ところで、コンテンツ（８Ｋ放送信号）がDynamicＨＤＲに非対応であり、上述のようなメタ情報（シーン毎あるいはフレーム毎の輝度範囲など）を取得することができない場合がある。 By the way, there are cases where the content (8K broadcast signal) is not compatible with Dynamic HDR, and the above-described meta information (luminance range for each scene or frame, etc.) cannot be acquired.

そこで、本実施形態のデジタルテレビジョン受信機１１は、コンテンツ（８Ｋ放送信号）がDynamicＨＤＲに非対応である場合、８Ｋ→４Ｋダウンコンバータ７３でダウンコンバートした４Ｋ信号について、４Ｋ画質回路７２のヒストグラム検出部６０にてヒストグラム検出を実行する。 Therefore, when the content (8K broadcast signal) is not compatible with DynamicHDR, the digital television receiver 11 of the present embodiment detects the histogram of the 4K image quality circuit 72 for the 4K signal downconverted by the 8K→4K downconverter 73. Histogram detection is performed in section 60 .

ヒストグラム検出部６０は、ヒストグラム検出結果を制御部６５に渡す。制御部６５は、ヒストグラム検出結果をDynamicＨＤＲ対応で使用しているメタ情報の形に変換し、当該メタ情報に基づくデータを８Ｋ画質回路７１の画質制御回路７１２および４Ｋ画質回路７２の画質制御回路７２２にフィードバックして、画質制御を実施する。 The histogram detection section 60 passes the histogram detection result to the control section 65 . The control unit 65 converts the histogram detection result into the form of meta information used for DynamicHDR, and sends data based on the meta information to the image quality control circuit 712 of the 8K image quality circuit 71 and the image quality control circuit 722 of the 4K image quality circuit 72. to control image quality.

このように、第２の実施形態の画質回路および映像処理装置によれば、コンテンツがメタ情報を記録したDynamicＨＤＲに非対応である場合に、８Ｋ信号について８Ｋから４Ｋへのダウンコンバートを行い、４Ｋ信号として４Ｋ画質回路７２に入力する。これにより、コンテンツがメタ情報を記録したDynamicＨＤＲに非対応である場合であっても、８Ｋ信号からの特徴検出（例えば、ヒストグラム検出）を不要とし、４Ｋ信号における特徴検出（例えば、ヒストグラム検出）の回路規模を維持しつつ、８Ｋ信号についての特徴検出（例えば、ヒストグラム検出）が可能になる。 As described above, according to the image quality circuit and the video processing device of the second embodiment, when the content is not compatible with DynamicHDR in which meta information is recorded, the 8K signal is down-converted from 8K to 4K, and the 4K signal is converted to 4K. It is input to the 4K image quality circuit 72 as a signal. As a result, even if the content does not support DynamicHDR in which meta information is recorded, feature detection (for example, histogram detection) from the 8K signal is unnecessary, and feature detection (for example, histogram detection) for the 4K signal is not required. Feature detection (for example, histogram detection) for 8K signals becomes possible while maintaining circuit scale.

また、第２の実施形態の映像処理装置によれば、制御部６５は、特徴検出（例えば、ヒストグラム検出）結果をDynamicＨＤＲ対応で使用しているメタ情報の形に変換することにより、より容易に、高画質が実現できる。 Further, according to the video processing device of the second embodiment, the control unit 65 converts the result of feature detection (for example, histogram detection) into the form of meta information used for DynamicHDR, making it easier to , high image quality can be achieved.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and equivalents thereof.

１１ 映像処理装置
５１ 画質回路
６０ 特徴検出部
６５ 制御部
７３ ダウンコンバート部 11 video processing device 51 image quality circuit 60 feature detection unit 65 control unit 73 down conversion unit

Claims (3)

入力された８Ｋ放送信号を当該８Ｋ放送信号よりも低解像度である４Ｋ信号にダウンコンバートするダウンコンバート部と、
前記８Ｋ放送信号とは別系統で入力された当該８Ｋ放送信号よりも低解像度である４Ｋ放送信号の特徴検出として、信号の画素の色の分布を表すヒストグラムの検出を行う特徴検出部と、
を備え、
前記特徴検出部は、前記ダウンコンバート部によりダウンコンバートされた前記４Ｋ信号の特徴検出として、信号の画素の色の分布を表すヒストグラムの検出を行う、
ことを特徴とする画質回路。 A down-converting unit that down-converts an input 8K broadcast signal to a 4K signal having a lower resolution than the 8K broadcast signal;
A feature detection unit that detects a histogram representing the color distribution of pixels of the signal as feature detection of a 4K broadcast signal that is lower in resolution than the 8K broadcast signal that is input in a system different from the 8K broadcast signal;
with
The feature detection unit detects a histogram representing the color distribution of pixels of the signal as feature detection of the 4K signal down-converted by the down-conversion unit.
An image quality circuit characterized by: 請求項１に記載の画質回路と、
前記画質回路を制御する制御部と、
を備え、
前記制御部は、前記画質回路の特徴検出部による特徴検出結果を報知する、
ことを特徴とする映像処理装置。 An image quality circuit according to claim 1 ;
a control unit that controls the image quality circuit;
with
The control unit notifies the result of feature detection by the feature detection unit of the image quality circuit.
A video processing device characterized by: 画質回路における信号特徴検出方法であって、
入力された８Ｋ放送信号を当該８Ｋ放送信号よりも低解像度である４Ｋ信号にダウンコンバートするダウンコンバートステップと、
前記８Ｋ放送信号とは別系統で入力された当該８Ｋ放送信号よりも低解像度である４Ｋ放送信号の特徴検出として、信号の画素の色の分布を表すヒストグラムの検出を行う特徴検出ステップと、
を含み、
前記特徴検出ステップは、前記ダウンコンバートステップにおいてダウンコンバートされた前記４Ｋ信号の特徴検出として、信号の画素の色の分布を表すヒストグラムの検出を行う、
ことを特徴とする信号特徴検出方法。 A signal feature detection method in an image quality circuit, comprising:
A down-converting step of down-converting the input 8K broadcast signal to a 4K signal having a lower resolution than the 8K broadcast signal ;
A feature detection step of detecting a histogram representing the color distribution of the pixels of the signal as feature detection of the 4K broadcast signal, which has a lower resolution than the 8K broadcast signal input through a system different from the 8K broadcast signal;
including
The feature detection step performs feature detection of the 4K signal down-converted in the down-conversion step , detecting a histogram representing the color distribution of pixels of the signal .
A signal feature detection method characterized by:
JP2019170854A 2019-09-19 2019-09-19 IMAGE QUALITY CIRCUIT, VIDEO PROCESSING DEVICE, AND SIGNAL FEATURE DETECTION METHOD Active JP7232160B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019170854A JP7232160B2 (en) 2019-09-19 2019-09-19 IMAGE QUALITY CIRCUIT, VIDEO PROCESSING DEVICE, AND SIGNAL FEATURE DETECTION METHOD
PCT/CN2020/111831 WO2021052138A1 (en) 2019-09-19 2020-08-27 Image quality circuit, image processing apparatus, and signal feature detection method
CN202080004669.1A CN112673643B (en) 2019-09-19 2020-08-27 Image quality circuit, image processing apparatus, and signal feature detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019170854A JP7232160B2 (en) 2019-09-19 2019-09-19 IMAGE QUALITY CIRCUIT, VIDEO PROCESSING DEVICE, AND SIGNAL FEATURE DETECTION METHOD

Publications (2)

Publication Number Publication Date
JP2021048534A JP2021048534A (en) 2021-03-25
JP7232160B2 true JP7232160B2 (en) 2023-03-02

Family

ID=74878822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019170854A Active JP7232160B2 (en) 2019-09-19 2019-09-19 IMAGE QUALITY CIRCUIT, VIDEO PROCESSING DEVICE, AND SIGNAL FEATURE DETECTION METHOD

Country Status (3)

Country Link
JP (1) JP7232160B2 (en)
CN (1) CN112673643B (en)
WO (1) WO2021052138A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157221A1 (en) 2008-06-27 2009-12-30 シャープ株式会社 Device for controlling liquid crystal display device, liquid crystal display device, method for controlling liquid crystal display device, program, and recording medium for program
WO2014115449A1 (en) 2013-01-22 2014-07-31 シャープ株式会社 Liquid crystal display device
JP2015026879A (en) 2013-07-24 2015-02-05 日本電信電話株式会社 Video quality estimation device, video quality estimation method, and program
JP2017003756A (en) 2015-06-10 2017-01-05 シャープ株式会社 Liquid crystal display and television apparatus

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4594201B2 (en) * 2005-09-28 2010-12-08 パナソニック株式会社 Image coding method, image coding apparatus, program, and integrated circuit
JP4181592B2 (en) * 2006-09-20 2008-11-19 シャープ株式会社 Image display apparatus and method, image processing apparatus and method
JP2009069185A (en) * 2007-09-10 2009-04-02 Toshiba Corp Video processing apparatus and method
JP5248159B2 (en) * 2008-03-27 2013-07-31 株式会社東芝 Video display device and video display control method
WO2010092740A1 (en) * 2009-02-10 2010-08-19 パナソニック株式会社 Image processing apparatus, image processing method, program and integrated circuit
JP5341010B2 (en) * 2010-04-15 2013-11-13 オリンパス株式会社 Image processing apparatus, imaging apparatus, program, and image processing method
GB2501535A (en) * 2012-04-26 2013-10-30 Sony Corp Chrominance Processing in High Efficiency Video Codecs
DE112013005138T5 (en) * 2012-10-24 2015-07-16 Mitsubishi Electric Corporation Image rendering device, image rendering process, and navigation device
US9147279B1 (en) * 2013-03-15 2015-09-29 Google Inc. Systems and methods for merging textures
US20140320592A1 (en) * 2013-04-30 2014-10-30 Microsoft Corporation Virtual Video Camera
JP2014230176A (en) * 2013-05-23 2014-12-08 ソニー株式会社 Image signal processing apparatus, image signal processing method, imaging apparatus, and image display method
CN103957397B (en) * 2014-04-02 2015-11-25 宁波大学 A kind of low resolution depth image top sampling method based on characteristics of image
WO2018042388A1 (en) * 2016-09-02 2018-03-08 Artomatix Ltd. Systems and methods for providing convolutional neural network based image synthesis using stable and controllable parametric models, a multiscale synthesis framework and novel network architectures
JP6309070B2 (en) * 2016-11-14 2018-04-11 シャープ株式会社 Image processing device
US9986128B1 (en) * 2017-03-10 2018-05-29 Kabushiki Kaisha Toshiba Image forming apparatus and image forming method facilitating processing color
US11010630B2 (en) * 2017-04-27 2021-05-18 Washington University Systems and methods for detecting landmark pairs in images
KR101990491B1 (en) * 2017-08-03 2019-06-20 (주)아이피티브이코리아 Method and system for stiching ultra high resolution image
CN107493444B (en) * 2017-08-21 2019-11-08 康佳集团股份有限公司 A kind of 8K TV that supporting double-channel signal and its implementation
CN108924621B (en) * 2018-07-12 2019-10-29 深圳创维－Rgb电子有限公司 Display methods, device and television set, storage medium
CN110166798B (en) * 2019-05-31 2021-08-10 成都东方盛行电子有限责任公司 Down-conversion method and device based on 4K HDR editing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157221A1 (en) 2008-06-27 2009-12-30 シャープ株式会社 Device for controlling liquid crystal display device, liquid crystal display device, method for controlling liquid crystal display device, program, and recording medium for program
WO2014115449A1 (en) 2013-01-22 2014-07-31 シャープ株式会社 Liquid crystal display device
JP2015026879A (en) 2013-07-24 2015-02-05 日本電信電話株式会社 Video quality estimation device, video quality estimation method, and program
JP2017003756A (en) 2015-06-10 2017-01-05 シャープ株式会社 Liquid crystal display and television apparatus

Also Published As

Publication number Publication date
CN112673643B (en) 2023-05-05
CN112673643A (en) 2021-04-16
JP2021048534A (en) 2021-03-25
WO2021052138A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US9088686B2 (en) Video signal switching
US7975285B2 (en) Broadcast receiver and output control method thereof
US8072544B2 (en) Video output apparatus and control method thereof
US7898597B2 (en) Video processing apparatus and control method for the video processing apparatus
JP6373179B2 (en) Digital broadcast receiving apparatus, digital broadcast receiving method, and program
US8750386B2 (en) Content reproduction device
US20060033838A1 (en) Video converting device and method for digital TV
US7787051B2 (en) Video display apparatus and video display method
US20120155552A1 (en) Concealed metadata transmission system
US20090256847A1 (en) Picture display device
US20190027077A1 (en) Electronic device and method
US20090190027A1 (en) Method and system for aspect ratio control
JP2001320744A (en) Receiver and method for setting the direction of reception antenna
JP7232160B2 (en) IMAGE QUALITY CIRCUIT, VIDEO PROCESSING DEVICE, AND SIGNAL FEATURE DETECTION METHOD
JP7417444B2 (en) Video processing device, television receiver, and program
US7697074B2 (en) System and method for video processing demonstration
JPH11168679A (en) Digital broadcasting receiver
JP2009118166A (en) Television receiver
JP7185656B2 (en) VIDEO SIGNAL PROCESSING DEVICE AND VIDEO SIGNAL PROCESSING METHOD
JP7397730B2 (en) Video processing device, television receiver, and program
JP2009116421A (en) Video playback device
JP2011223128A (en) Broadcast receiver
JP2004064463A (en) Digital broadcast receiving apparatus
JP2019161404A (en) Broadcast reception apparatus and broadcast reception metho
JP2006191345A (en) Digital broadcasting receiver

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230217

R150 Certificate of patent or registration of utility model

Ref document number: 7232160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150