JP7230215B2 - 伝送線路の差動保護 - Google Patents

Description

本明細書で提示される実施形態は、伝送システムの伝送線路の差動保護のための方法、構成、コンピュータプログラム、およびコンピュータプログラム製品に関する。

背景
電力伝送システムにおいて、長い伝送線路は、非常に高い容量性充電電流を有し得る。したがって、特に、高い故障インピーダンスを有する内部故障の間、超高電圧（ＵＨＶ）線路差動保護の依存性を増加させるために、容量性電流の実時間補償が必要となり得る。

線路差動保護のための既存の機構は、通常、正常動作条件の間に測定または計算された差動電流を差し引いて、高インピーダンス地絡に対してより敏感ではない内部故障期間中でも差動電流の補償を続けることに基づいている。これは、短い伝送線路適用条件に関して許容され、なぜならば、容量性充電電流は、短い伝送線路条件では、低インピーダンス内部故障に対しては、それほど高くないからである。伝送線路が、特にＵＨＶ線路の場合、より長くなると、対応する容量性充電電流は、正常動作条件の間は、かなりより大きくなる。

容量性充電電流の連続補償の既存の機構は、内部故障期間中でも、線路差動保護の依存性を低減するだけでなく、内部故障条件中の補償された充電電流も正確ではない可能性がある。この理由の１つは、内部故障期間中の伝送線路に沿った実際の電圧が、正常動作条件中の場合と同じではない可能性があることである。

したがって、改善された線路差動保護機構が依然として必要とされる。

国際公開第２０１６／０７４１９８号

概要
本明細書における実施形態の目的は、上述の問題のない、または少なくともこれらの問題が低減もしくは緩和される、伝送システムの伝送線路の効率的な線路差動保護を提供することである。

第１の態様によれば、伝送システムの伝送線路の差動保護のための方法が提供される。この方法は、伝送線路から抑制電流および差動電流を得ることを含む。この方法は、差動電流について補償電流を判断することを含む。この方法は、補償電流によって補償された差動電流および抑制電流を、トリップ判定を行うための差動保護構成に供給することを含む。この方法は、伝送システムについて内部故障を検出することを含む。この方法は、結果として、補償電流によって補償されない差動電流および抑制電流を、トリップ判定を行うための差動保護構成に与えることを含む。

第２の態様によれば、伝送システムの伝送線路の差動保護のための構成が提供される。構成は処理回路を備える。処理回路は、構成に、伝送線路から抑制電流および差動電流を得させるように構成される。処理回路は、構成に、差動電流の補償電流を判断させるように構成される。処理回路は、構成に、補償電流によって補償された差動電流および抑制電流を、トリップ判定を行うための差動保護構成に供給させるように構成される。処理回路は、構成に、伝送システムの内部故障を検出させるように構成される。処理回路は、構成に、結果として、補償電流によって補償されない差動電流および抑制電流を、トリップ判定を行うための差動保護構成に与えさせるように構成される。

有利なことに、これは、上述の問題を被らない伝送線路の効率的な差動保護を提供する。

有利なことに、適応補償を用いることによって、差動電流は、線路差動保護のための最良の依存性および安全性を得るために、内部故障条件の間は元の差動電流を維持しながら、正常動作条件（および外部故障条件）の間は非常に低いレベルに補償される。

第３の態様によれば、伝送システムの伝送線路の差動保護のためのコンピュータプログラムが提供され、コンピュータプログラムは、構成上で実行されると、構成に第１の態様による方法を実行させるコンピュータプログラムコードを含む。

第４の態様によれば、第３の態様によるコンピュータプログラムと、コンピュータプログラムが記憶されるコンピュータ可読記憶媒体とを備える、コンピュータプログラム製品が提示される。コンピュータ可読記憶媒体は、非一時的コンピュータ可読記憶媒体であり得る。

開示された実施形態の他の目的、特徴、および利点は、以下の詳細な説明、従属請求項、および図面から明らかとなるであろう。

概して、特許請求の範囲で用いられるすべての用語は、本明細書中で特に明示的にそうではないと定義されない限り、技術分野におけるそれらの通常の意味に従って解釈されるべきである。「ある／その要素、装置、構成要素、手段、モジュール、ステップなど」へのすべての言及は、特にそうではないと明記しない限り、その要素、装置、構成要素、手段、モジュール、ステップなどのうちの少なくとも１つの例に言及するものとして広義に解釈されるべきである。本明細書に開示される任意の方法のステップは、明示的に述べられない限り、開示される順序どおりに実施される必要はない。

ここで、添付の図面を参照して、本発明の概念を例示的に説明する。

実施形態による伝送システムを示す概略図である。 実施形態による伝送システムを示す概略図である。 実施形態による伝送システムを示す概略図である。 実施形態による電流値を示す。 実施形態による電流値を示す。 実施形態による電流値を示す。 実施形態による電流値を示す。 実施形態による電流値を示す。 実施形態による差動保護構成またはその一部を示す概略図である。 実施形態による電流値を示す。 実施形態による差動保護構成またはその一部を示す概略図である。 実施形態による差動保護構成またはその一部を示す概略図である。 実施形態による方法のフローチャートである。 実施形態による構成の機能ユニットを示す概略図である。 一実施形態による構成の機能モジュールを示す概略図である。 一実施形態によるコンピュータ可読記憶媒体を備えるコンピュータプログラム製品の一例を示す。

詳細な説明
本発明の概念は、本発明の概念の特定の実施形態が示される添付の図面を参照して以下により充分に説明される。しかしながら、本発明の概念は、多くの異なる形態で具現化することができ、本明細書に記載される実施形態に限定されると解釈されるべきではなく、むしろ、これらの実施形態は、本開示が充分かつ完全であり、本発明の概念の範囲を当業者に充分に伝えるように、例として提供される。記載全体を通して、同様の番号は同様の要素を指す。破線によって示される任意のステップまたは特徴は、任意選択と見なされるべきである。

図１は、本明細書で開示される実施形態が適用される配電システムの伝送システム２５を概略的に示す。伝送システム２５は、伝送システム２５の伝送線路２０の差動保護のための少なくとも１つの構成１０ａ、１０ｂを備える。２つ以上の構成１０ａ、１０ｂは、通信リンク２３を介して作動的に接続されてもよい。さらに、２つ以上の構成１０ａ、１０ｂは、伝送線路２０の差動保護のための共通構成１０ｃの一部であってもよい。構成１０ａ、１０ｂは、リレーとして動作するインテリジェント電子装置（ＩＥＤ）の一部であるか、またはそれを備えてもよい。伝送システム２５は、電源２１ａ、２１ｂ、電流電圧変換器２２ａ、２２ｂ、および回路遮断器２３ａ、２３ｂをさらに含む。Ｆ１およびＦ２は、それぞれ伝送線路２０に沿った外部故障および内部故障を示す。伝送線路２０は、超高圧（ＵＨＶ）伝送線路２０である場合がある。伝送線路２０は、配電システムの一部である場合がある。

本明細書に開示される実施形態は、伝送システム２５の伝送線路２０の差動保護のための機構に関する。そのような機構を得るために、構成１０ａ、１０ｂ、１０ｃ、構成１０ａ、１０ｂ、１０ｃによって実行される方法、および構成１０ａ、１０ｂ、１０ｃ上で実行されると構成１０ａ、１０ｂ、１０ｃに該方法を実行させる、例えばコンピュータプログラムの形態のコードを含むコンピュータプログラム製品が提供される。

本明細書で開示される機構は、伝送線路差動保護のために適応的容量性充電電流補償を提供することによって、差動線路保護のための現在の機構の上述の問題を克服する。容量性電流の補償は、内部故障を検出すると、最終差動電流が元々決定された差動電流に等しくなるように無効化される。

ここで、２端子伝送線路の態様を開示する。
図２は、伝送線路が典型的な２端子伝送システムとして表される、図１の伝送システムの簡略化を示す。

図２の関連するベクトルは、伝送線路に沿った関連する正相ベクトルをそれぞれ示し：Ｖｓ１は送電端正相電圧、Ｖｒ１は受電端正相電圧、Ｖｍ１は中点正相電圧、およびＩ_{Ｃｈａｒｇ}は正常負荷条件中の容量性充電電流である。Ｖｓ１とＶｒ１との間の負荷角度をδとすると、中点正相電圧Ｖｍ１は、δの半分だけベクトルＶｓ１から遅れる。Ｉ_{Ｃｈａｒｇ}は、図２の中央に示されるように、Ｖｍ１から常に９０度前方にある。図２の下部には、所与の伝送システムついての等価な正相網が示される。Ｃ１は総線路における正相漏洩キャパシタンスであり、Ｚ１は総線路正相インピーダンスである。

正常動作条件中の各位相における容量性充電電流は、図２の下に示されるように正相網に基づいて計算することができ、ここで、Ｃ１は、三相システム内の開始相として位相Ａを考慮することによる正相キャパシタンスである：

ここで、ａ＝－０．５＋ｊ０．８６６であり、これは、三相送電システムの回転係数である。

フェーザー領域においては、中点電圧Ｖｍ１は、式（２）で与えられるようなＴ型集中等価回路に基づいて、図２の下部に与えられるような正相網に基づいて計算することができる。ここで、Ｉｓ１は、送電端において測定される正相電流である。

三相伝送線路の場合、各位相容量性充電電流は、式（１）、（２）に基づいて計算することができ、または代替的に、最初に位相Ａの容量性電流を計算し、次いで位相Ａの容量性電流を、式（１）で与えられるような三相系信号関係に基づいて、位相Ｃについては回転係数「ａ」を乗算することによって＋１２０度で回転させ、位相Ｂについては「ａ^２」を乗算することによって－１２０度回転させることによって、計算することができる。

式（１）、（２）に基づく各位相についての計算された容量性電流(I_{charge_a}, I_{charg_b}, I_{charg_c})は、正常負荷条件中の各位相における実際の差動電流(I_{d_a}, I_{d_b}, I_{d_c})
と完全に一致する。各位相の差動電流および抑制電流(I_{res_a}, I_{res_b}, I_{res_c})は、送電端電流(I_{s_a}, I_{s_b}, I_{s_c})および受電端電流(I_{r_a}, I_{r_b}, I_{r_c})の両方からの同期された信号としての瞬間電流に基づいて計算され、それは以下の式（３）から（８）を用いて得ることができる。位相Ａを例にとって、差動保護機能の一般的な基準は、式（９）によって与えられ得る。

ここで、ｋ１は抑制係数であり、それは１未満であり、一般に０．２～０．６の範囲の値をとる。Threshold1は、通常、公称負荷電流の約２０％である正の値である。I_{d_a_rms}(t)は、位相Ａ差動電流I_{d_a}(t)の二乗平均平方根（ＲＭＳ）値であり、I_{res_a_rms}(t)は、
位相Ａ抑制電流I_{res_a}(t)の二乗平均平方根（ＲＭＳ）値である。

ここで多端子伝送線路の態様を開示する。
多端子伝送線路の場合、同じ原理を適用することができる。次いで、正相キャパシタンスＣ１は、Ｃ_１Σで示される接続線路正相キャパシタンスの総和によって置き換えられることになる。正相網における中点電圧は、等価な正相網に基づいて計算されることになる。中点は、多端子伝送線路システム内の最も離れた２つの端子間の伝送線路に沿うことになる。総等価静電容量は、差動ゾーン内に「Ｍ」個の端子が接続されると仮定すると、以下の式（１０）で計算することができる：

総充電電流（位相Ａを例とする）は、以下の式（１１）のように算出することができる。

ここで、Ｖｍ１（ｔ）は、多端子伝送線路システム内の最も離れた２つの端子間の伝送線路に沿った正相網における中点電圧である。位相Ｂおよび位相Ｃに対する容量性電流も、式（１）に示されるものと同じ回転係数を用いることによって得ることができる。

３端子接続網の一例を図３に示す。３つの電源が３端子システムとして接続される。ここで、２つの端子間の最長線路は、電源Ｓと電源Ｒとの間の伝送線路である。この最長伝送線路において中点は２５０ｋｍである。Ｖｓ１、Ｖｒ１、Ｖｔ１、Ｉｓ１、およびＩｔ１は、計算のための関連する正相電圧および正相電流である。Ｚ１は、５００ｋｍオーバーヘッド線路に対する正相インピーダンスである。多端子線路システムにおいて異なるタイプの伝送線路が用いられる場合、正相網インピーダンス値の対応する修正を修正する必要がある。

正相網に基づいて、中点電圧Ｖｍ１は、以下の式（１２）のように計算することができ、最終容量性充電電流は、式（１０）および式（１１）に基づいて計算することができる。

ここで、線路差動保護用途のための実時間容量性電流補償の態様が、位相Ａループを一例として考慮することによって開示される。

実時間容量性電流計算および補償は、線路差動保護のために用いることができ、それは、線路差動保護のための安全性を向上させることができ、なぜならば、補償は、正常負荷条件の間、差動電流をほぼゼロレベルに補償することができるからである。補償は、各位相についてそれぞれ以下の式（１３）を用いることによって得ることができる：

一方、補償は、内部故障によって生成される外乱の場合には差動電流が実際の差動電流に等しくなるようにオフに切り換えられるか、または外部故障条件の場合には制御され得る。

図４は、一例として位相Ａループを考慮することによって、位相Ａからの地絡（ソリッド地絡）を伴う内部故障条件を示す。ここで、信号final_IDは、位相Ａにおける補償された差動電流である。Ida1 (Ida1=Ida(t))は、位相Ａにおける元の差動電流（補償されない差動電流）である。補償された差動電流final_IDは、正常条件の間、ほぼゼロであり、次いで、内部故障が検出されると、元の差動電流Ida1に切り換えられて戻ることが示される。Ida1rms (Ida1rms=Id_a_rms(t))は、位相Ａにおける差動電流の平方自乗平均値（ＲＭＳ）である。Iresrms (Iresrms=Ires_a_rms(t))は、位相Ａに対する抑制電流のＲＭＳ値である。Final_IDrmsは、位相Ａにおける補償された差動電流のＲＭＳ値である。信号Diff_Trip は、内部故障条件に対する最終トリップ信号である。この場合、トリップ信号は、一般的な差動保護抑制特性に基づいて５ｍｓ後に値１にセットされる。補償は、正常条件中の線路差動保護の安全性に対して肯定的な効果をもたらし、内部ソリッド故障条件中の保護の依存性に影響を及ぼさないことは明らかである。

高インピーダンス故障条件を伴う内部故障の場合、補償された差動電流は大幅に低減されることになり、なぜならば、高インピーダンス故障は電圧および電流の両方について明白な変化を生じさせないからである。したがって、各位相における差動電流および抑制電流は、変化が限られることになる。図５は、１０００オームの故障インピーダンスを有する位相Ａにおける高インピーダンス故障を示す。トリップ信号Diff_Tripは１０ｍｓ後に値１にセットされる。図５に見られるように、位相Ａにおける元の差動電流Ida1 (Ida1=Ida(t)) は、高インピーダンス地絡の場合の内部故障期間中においてはあまり変化しない。一方、所与の伝送線路の容量性漏洩電流は、１０００アンペアのピーク値にほぼ近い。差動電流に対する補償Id_comp (Id_comp=Id_comp_a(t))が維持される場合、それは故障期間中の差動保護の依存性を低減する。関連するＲＭＳ値は、Id_com_rmsである。差動保護の依存性は影響を受けることになる。この条件では、内部故障が図５に示されるように信号final_ID および final_IDrmsで検出されると、元の差動電流に切り換えて戻ることが
有利である。これにより、より良好な依存性が得られる。

位相Ａにおける内部故障中のこの高インピーダンス故障条件が、図６を参照してさらに例示される。図６（ａ）のベクトル図は、故障期間差動電流(IA_diff)および関連する容量性充電電流(IA_diff_C)および故障抵抗電流(IA_diff_R)を示す。図６（ｂ）は、瞬間信号およびそれらの信号のＲＭＳ値を示す。図６（ｂ）の中間窓から、補償された差動電流ＲＭＳ値(Id_comp_rms)は、補償されない差動電流ＲＭＳ値ida1rms (ida1rms=Id_a_rms(t))よりもはるかに低いことがわかる。図６の例示的な例では、Ia_diff_R＝４２５Ａ、Ia_diff_C＝９００Ａ、Ia_diff＝９９５Ａ、および Id_comp_rms＝４２５Ａである。また、補償されない差動電流角度は、中点正相電圧ベクトル角度の９０度前であり、図６（ａ）に沿った故障期間中は、中点正相電圧の６１度前であることもわかる。図６（ｃ）は、高インピーダンスＲｆを伴う位相Ａから地絡への等価回路を示す。ここでＣｅｑは位相Ａにおける等価正相容量である。Ｖａｆは、位相Ａ対接地電圧であり、それは、高インピーダンス故障に対する測定されたＶｍ１に近い。

外部故障の場合、理論的には、差動電流は、送電端および受電端の電流方向性に基づいてゼロとなることになる。実際には、特に、長い伝送線路条件の場合、図７においてIda1として見られるような最終差動電流は、電流変換器の飽和、測定誤差などによって生じる可能性のある誤差に起因してソリッド地絡を伴う外部故障期間中はゼロではない。安全性の観点から、差動電流をゼロに保つことが有利であり得る。したがって、外部故障が検出されると、外部故障検出スイッチを用いて、差動電流をゼロに切り替えるかもしれない。別の方法は、外部故障が検出された場合に、差動電流をIda1として元の差動電流として保つことである。

内部故障および外部故障検出の態様を開示する。
内部故障検出には、位相Ａを例にとって、以下の式（１４）、（１５）、（１６）に示すような基準を用いることができる。ここで、ｔは時間であり、Ｔは関連する電力システムの１基本サイクル時間である。

ここで、式（１４）は、位相Ａにおける差動電流の変化に関する計算であり、式（１５）は、位相Ａにおける抑制電流の変化に関する計算であり、式（１６）は、位相Ａにおける差動電流における角度変化の計算である。

内部故障は、関連する故障相において、差動電流、または抑制電流、の突然の増加を生じさせる可能性がある。並行して、差動電流角度は、図６（ａ）に示されるように、総容量性電流条件から、容量性電流と抵抗電流の両方の組み合わせへと減少することになる。差動電流角度の減少は、故障抵抗レベルに依存することになる。式（１４）～（１６）は、位相Ａを例とする一般的な式であり、差動電流、抑制電流、および差動電流の角度の急変についての各位相計算に適用できるものであり、上記の急変値を求めるのに、１サイクルデータの代わりに２サイクルデータを用いるなど、他の方法を用いることもできる。

図８および図９は、内部故障検出スイッチが内部故障例にうまく用いられ得ることを示し、論理がソリッド故障および高インピーダンス故障の両方に対して機能することを示す。以下で説明する図１２に関して、図９は、位相Ａを例として考慮することによる内部故障検出スイッチのスキーム９００を示す。内部故障の場合、補償が無効化されるように内部故障スイッチは１にセットされ、実際の差動電流が差動保護に用いられる。これにより、差動保護の感度が向上する。

外部故障の場合、故障相の対応する差動電流は、外部故障における電流方向変化に起因して直ちに減少することになる。抑制電流は、故障点に供給される高い故障電流のため、故障発生の直後に増加する。故障相における差動電流および抑制電流の変化を用いて、外部故障を検出することができる。基本的な概念は、外部故障の効率的な識別を与える、差動電流の減少および抑制電流の突然の増加を検出することである。電流変換器（ＣＴ）飽和条件の場合、各ゼロ交差点後１～２ｍｓ以内にＣＴが飽和しない場合には、外部故障を検出することは依然として可能である。線路保護スキームの大部分に対するこの条件は、線路ＣＴが大きな比差を有さないため、満たされることになる。図１０および図１１は、図２に示される受電端変電所のバスバーにおける外部故障についての例を示す。以下に説明する図１２に関して、図１１は、位相Ａを例にとって、外部故障検出スイッチのスキーム１１００を示す。外部故障が検出されると、外部故障スイッチは、差動電流がゼロにセットされるように、１にセットされる。

構成１０ａにおいて適応的容量性電流補償を伴う全体的な差動保護スキーム１２００が、一例として位相Ａを用いることによって図１２に示される。図１２において、Ｓｅｔ１は、差動保護構成１２１０において実行される瞬間差動保護基準のための閾値であり、Ｓｅｔ２は、ＲＭＳに基づく差動保護基準のための閾値である。Ｋ１は比の値であり、通常０．５に設定される。構成１０ａは、（図１１により詳細に示されるように）外部故障検出スイッチおよび（図９により詳細に示されるように）内部故障検出スイッチを備える。外部故障検出スイッチについてＣｔｒｌ＝１の場合、外部故障検出スイッチは位置Ａにセットされ、そうでなければ位置Ｂにセットされる。内部故障検出スイッチについてＣｔｒｌ＝１の場合、内部故障検出スイッチは位置Ａにセットされ、そうでなければ位置Ｂにセットされる。したがって、２つの信号Ｃｔｒｌを用いて、外部故障検出スイッチの位置および内部故障検出スイッチの位置を制御することができる。

I_{d_comp_a}(t)は式（１３）に従って、I_{d_a}(t)およびI_{charg_a}(t)から決定される。
さらに、Final_Ida(t)は、位相Ａの実時間差動電流であり、Final_Ida(t)のＲＭＳ値は、Final_lda_rms(t)と示され、以下の式（１７）で与えられるように、基本電力周波数サイクル時間Ｔに基づいて継続的に計算される。

図１３は、伝送システム２５の伝送線路２０の差動保護のための方法の実施形態を示すフローチャートである。これらの方法は、構成１０ａ、１０ｂ、１０ｃによって実行される。本方法は、コンピュータプログラム１６２０として有利に提供される。

Ｓ１０２：伝送線路２０から抑制電流Ｉ_ｒｅｓおよび差動電流Ｉｄが得られる。
各位相Ａ，Ｂ，Ｃの抑制電流Ｉ_ｒｅｓおよび差動電流Ｉ_ｄは、式（３）～（８）のように算出することができる。正常条件の間、すなわち、故障が発生していないとき、差動電流は、伝送システム２５の伝送線路漏洩電流を表す。

Ｓ１０４：差動電流に対して、補償電流が判断される。一実施形態によれば、補償電流は容量性補償電流である。

Ｓ１０６：補償電流によって補償された差動電流および抑制電流は、トリップ判定を行うための差動保護構成１２１０に供給される。図１２を参照すると、内部故障検出スイッチはしたがって位置Ａにセットされ、外部故障検出スイッチは位置Ｂにセットされる。

Ｓ１０８：伝送システム２５について内部故障Ｆ２が検出される。
Ｓ１１０：（ステップＳ１０８のように）内部故障が検出された結果として、補償電流によって補償されない差動電流および抑制電流が、トリップ判定を行うための差動保護構成１２１０に供給される。図１２を参照すると、内部故障検出スイッチは位置Ｂにセットされ、外部故障検出スイッチは位置Ｂにセットされる。

この点、三相ＡＣ伝送システムでは、差動電流および抑制電流は相分離しており、３つの差動電流および抑制電流が存在する。各位相は、１つの差動電流および１つの抑制電流を有し、したがって、位相当たり１つの差動保護スキームがある。これらの３つの差動保護スキーム（各位相において１つ）は、全体的な差動保護スキームを定義するために並列に実行される。一例として、位相Ａに故障がある場合、位相Ａの差動保護機能は故障を検出し、位相Ａをトリップすることになる。さらなる例として、位相Ａおよび位相Ｂに関与する故障が存在する場合、位相Ａおよび位相Ｂのための差動保護スキームの両方が故障を検出し、故障を隔離するために位相Ａおよび位相Ｂのための回路遮断器にトリップを送るなどする。

ここで、構成１０ａ、１０ｂ、１０ｃによって実行される伝送システム２５の伝送線路２００の差動保護のさらなる詳細に関する実施形態を開示する。

補償電流は、正常動作の間、補償された差動電流がゼロとなるように、決定されてもよい。図１２を参照すると、外部故障検出スイッチはしたがって位置Ａにセットされる。

上記で開示されるように、例えば、図２を参照して、伝送システム２５は、正相網として表現可能である。抑制電流Ｉ_ｒｅｓおよび差動電流Ｉ_ｄは、正相網のパラメータから計算することによって取得されるかもしれない。

いくつかの態様では、外部故障Ｆ１が検出され、したがって、ステップＳ１１２およびＳ１１４が実行される。

Ｓ１１２：伝送システム２５について外部故障Ｆ１が検出される。
Ｓ１１４：外部故障が検出された結果として、差動保護構成１２１０は、トリップ判定を行うことができなくされる。いくつかの実施形態では、差動保護構成１２１０は、ゼロにセットされる差動電流および抑制電流をトリップ判定を行うための差動保護構成１２１０に与えることによってトリップ判定を行うことができなくされる。図１２を参照すると、外部故障検出スイッチはしたがって位置Ａにセットされる。

ここで、故障が発生した場合、その故障は内部故障Ｆ２または外部故障Ｆ１のいずれかである、と仮定されるかもしれない。これは、２つ以上の故障が時間的に次々と発生する可能性があることを排除するものではなく、時間的に第１に発生する故障は内部故障Ｆ２または外部故障Ｆ１のいずれかであり、時間的に第２に発生する故障は内部故障Ｆ２または外部故障Ｆ１のいずれかである、などとなる。したがって、どのアクションまたはステップを実行するかは、どのタイプの故障が検出されるかに依存する。

したがって、本発明を構築する代替方法は、制限電流Ｉ_ｒｅｓおよび差動電流Ｉ_ｄを得ると、補償電流を、故障が検出されなかったかどうか、内部故障が検出されたかどうか、または外部故障が検出されたかどうかに応じて、（トリップ判定を行うための差動保護構成１２１０に与えられる前に、）印加するかどうかを判断することである。補償電流は、内部故障が検出された場合には印加されない。差動保護構成１２１０は、外部故障が検出された場合、トリップ判定を行うことができないようにされる。差動電流は、外部故障が検出された場合、ゼロにセットされるかもしれない。補償電流は、故障が検出されない場合に印加される。これは、外部故障検出スイッチの位置および内部故障検出スイッチの位置を上記のようにセットすることにより達成できる。

したがって、本発明の代替的な構成によると、抑制電流Ｉ_ｒｅｓおよび差動電流Ｉ_ｄが得られる。そして、故障が検出されなかったか、内部故障が検出されたか、外部故障が検出されたかをチェックする。故障が検出されなかった場合、補償電流を決定し、補償電流によって補償された差動電流および抑制電流を、トリップ判定を行うための差動保護構成１２１０に与える。内部故障が検出されると、補償電流によって補償されない差動電流および抑制電流が、トリップ判定を行うための差動保護構成１２１０に供給される。外部故障が検出されると、差動電流はゼロにセットされ、抑制電流は、トリップ判定を行うための差動保護構成１２１０に供給される。この点、外部故障中、全ての端子電流の平均値の絶対値の総和である抑制電流は、より高くなることになる。差動電流はゼロであるので、式（９）に基づく差動保護、すなわち、条件

は満たされないことになり、したがって差動保護の安全性を保証する。再び、これは、外部故障検出スイッチの位置および内部故障検出スイッチの位置を上記のようにセットすることによって達成され得る。

時間ｔにおけるＭ端子伝送システム２５の抑制電流は、I_res,x(t)と示され、

として定義され、式中、I_s,m,x(t)は、位相ｘについての、伝送線路（２０）に沿った端子ｍ（ｍは、１≦ｍ≦Ｍの整数）からの時間ｔにおける瞬間的な送られる電流を表し、位相Ａ、Ｂ、Ｃを有する三相伝送システム（２５）についてｘ∈｛Ａ，Ｂ，Ｃ｝である。

図１４は、ある実施形態による、伝送システム２５の伝送線路２０の差動保護のための構成１０ａ、１０ｂ、１０ｃの構成要素を、いくつかの機能ユニットに関して概略的に示す。処理回路１４１０は、例えば記憶媒体１４３０の形態で（図１６に示すような）コンピュータプログラム製品１６１０に格納されたソフトウェア命令を実行することが可能な、好適な中央処理ユニット（ＣＰＵ）、マルチプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）などのうちの１つまたは複数の任意の組み合わせを用いて提供される。処理回路１４１０はさらに、少なくとも１つの特定用途向け集積回路（ＡＳＩＣ）、またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）として提供され得る。

特に、処理回路１４１０は、上記で開示したように、構成１０ａ、１０ｂ、１０ｃに動作またはステップのセットを実行させるように構成される。例えば、記憶媒体１４３０は、動作のセットを記憶することができ、処理回路１４１０は、構成１０ａ、１０ｂ、１０ｃに動作のセットを実行させるために、記憶媒体１４３０から動作のセットを取り出すように構成することができる。動作のセットは、実行可能な命令のセットとして提供されてもよい。

したがって、処理回路１４１０は、それによって、本明細書に開示される方法を実行するように構成される。記憶媒体１４３０はまた、例えば、磁気メモリ、光メモリ、ソリッドステートメモリ、もしくはさらには遠隔装着型メモリのいずれか１つまたは組み合わせであり得る永続的記憶装置も含み得る。構成１０ａ、１０ｂ、１０ｃは、伝送システム２５から電流値を取得し、差動保護構成１２１０に電流値を提供し、および別の構成１０ａ、１０ｂ、１０ｃとの通信のために少なくとも構成された通信インターフェース１４２０をさらに含むことができる。したがって、通信インターフェース１４２０は、アナログ構成要素およびデジタル構成要素を含む１つまたは複数の送信機ならびに受信機を含み得る。処理回路１４１０は、例えば、通信インターフェース１４２０および記憶媒体１４３０にデータおよび制御信号を送ること、通信インターフェース１４２０からデータおよび報告を受信すること、ならびに記憶媒体１４３０からデータおよび命令を取り出すことによって、構成１０ａ、１０ｂ、１０ｃの一般的な動作を制御する。構成１０ａ、１０ｂ、１０ｃの他の構成要素および関連する機能は、本明細書で提示される概念を不明瞭にしないよう省略される。

図１５は、ある実施形態による、伝送システム２５の伝送線路２０の差動保護のための構成１０ａ、１０ｂ、１０ｃの構成要素を、いくつかの機能モジュールに関して概略的に示している。図１５の構成１０ａ、１０ｂ、１０ｃは、いくつかの機能モジュール、すなわち、ステップＳ１０２を実行するように構成された取得モジュール１５１０ａ、ステップＳ１０４を実行するように構成された判断モジュール１５１０ｂ、ステップＳ１０６を実行するように構成された提供モジュール１５１０ｃ、ステップＳ１０８を実行するように構成された検出モジュール１５１０ｄ、およびステップＳ１１０を実行するように構成された提供モジュール１５１０ｅを備える。

図１５の構成１０ａ、１０ｂ、１０ｃは、さらに、ステップＳ１１２を実行するように構成された検出モジュール１５１０ｆ、およびステップＳ１１４を実行するように構成された無効化モジュール１５１０ｇのいずれかなど、いくつかの任意選択的機能モジュールを含むことができる。概して、各機能モジュール１５１０ａ～１５１０ｇは、一実施形態では、ハードウェアでのみ実現されてもよく、別の実施形態では、ソフトウェアの支援を得て実現されてもよく、すなわち、後者の実施形態は、記憶媒体１４３０に記憶されたコンピュータプログラム命令を有し、コンピュータプログラム命令は、処理回路上で実行されると、構成１０ａ、１０ｂ、１０ｃに、図１５に関連して上述した対応するステップを実行させる。モジュールはコンピュータプログラムの部分に対応するが、モジュールは、その中で別個のモジュールである必要はなく、それらがソフトウェアにおいて実現される態様は、用いられるプログラミング言語に依存することも、言及されるべきである。好ましくは、１つ以上またはすべての機能モジュール１５１０ａ～１５１０ｇは、場合によっては通信インターフェース１４２０および／または記憶媒体１４３０と協働して、処理回路１４１０により実現され得る。したがって、処理回路１４１０は、記憶媒体１４３０から、機能モジュール１５１０ａ～１５１０ｇによって提供される命令をフェッチし、これらの命令を実行し、それによって、本明細書で開示される任意のステップを実行するように構成されてもよい。

図１６は、コンピュータ可読記憶媒体１６３０を備えるコンピュータプログラム製品１６１０の一例を示す。このコンピュータ可読記憶媒体１６３０には、コンピュータプログラム１６２０を記憶することができ、コンピュータプログラム１６２０は、処理回路１４１０ならびに通信インターフェース１４２０および記憶媒体１４３０などの処理回路１４１０に作動的に結合されたエンティティおよびデバイスに、本明細書に記載の実施形態による方法を実行させることができる。したがって、コンピュータプログラム１６２０および／またはコンピュータプログラム製品１６１０は、本明細書で開示する任意のステップを実行するための手段を提供することができる。

図１６の例では、コンピュータプログラム製品１６１０は、ＣＤ（コンパクトディスク）またはＤＶＤ（デジタル多用途ディスク）またはブルーレイディスクなどの光ディスクとして示される。コンピュータプログラム製品１６１０はまた、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、消去可能プログラム可能読取専用メモリ（ＥＰＲＯＭ）または電気的に消去可能なプログラム可能読取専用メモリ（ＥＥＰＲＯＭ）などのメモリとして、およびより特には、ＵＳＢ（ユニバーサルシリアルバス）メモリまたはコンパクトフラッシュ（登録商標）メモリなどのフラッシュメモリなどの外部メモリにおけるデバイスの不揮発性記憶媒体として具現化され得る。したがって、コンピュータプログラム１６２０は、ここでは、示される光ディスク上でトラックとして概略的に示されるが、コンピュータプログラム１６２０は、コンピュータプログラム製品１６１０に好適な任意の方法で格納することができる。

以上、いくつかの実施形態を参照しながら、本発明の概念を主に説明した。しかしながら、当業者によって容易に理解されるように、上記で開示されたもの以外の他の実施形態が、特許請求の範囲によって定義される本発明の概念の範囲内で等しく可能である。

Claims (16)

1. 伝送システム（２５）の伝送線路（２０）の差動保護のための方法であって、
   前記伝送線路（２０）から抑制電流Ｉ_ｒｅｓと差動電流Ｉ_ｄとを取得すること（Ｓ１０２）と、
   前記差動電流について補償電流を判断すること（Ｓ１０４）と、
   前記補償電流によって補償された前記差動電流および前記抑制電流を、トリップ判定を行うための差動保護構成（１２１０）に提供すること（Ｓ１０６）と、
   前記伝送システム（２５）について内部故障（Ｆ２）を検出すること（Ｓ１０８）と、その結果、
   前記補償電流によって補償されない前記差動電流および前記抑制電流を、前記トリップ判定を行うための前記差動保護構成（１２１０）に提供すること（Ｓ１１０）とを含む、方法。
2. さらに、
   前記伝送システム（２５）について外部故障（Ｆ１）を検出すること（Ｓ１１２）と、その結果、
   前記差動保護構成（１２１０）を、トリップ判定を行えないようにすること（Ｓ１１４）とを含む、請求項１に記載の方法。
3. 前記差動保護構成（１２１０）は、ゼロにセットされた前記差動電流および前記抑制電流を前記トリップ判定を行うための前記差動保護構成（１２１０）に供給することによって、トリップ判定を行えないようにされる、請求項２に記載の方法。
4. 前記伝送システム（２５）は、正相網として表現可能であり、前記抑制電流Ｉ_ｒｅｓおよび前記差動電流Ｉ_ｄは、前記正相網のパラメータから算出されることにより得られる、請求項１に記載の方法。
5. 前記補償電流は、容量性補償電流である、請求項１に記載の方法。
6. Ｍ端子伝送システム（２５）に対する時間ｔにおける前記抑制電流は、Ｉ_ｒｅｓ，_ｘ（ｔ）で示され、
   

   

   
   として定義され、式中、I_{ｓ，ｍ，ｘ}（ｔ）は、位相ｘについての、伝送線路（２０）に沿った端子ｍからの時間ｔにおける瞬間的な送られる電流を表し、ｍは、１≦ｍ≦Ｍの整数であり、位相Ａ、Ｂ、Ｃを有する三相伝送システム（２５）についてｘ∈｛Ａ，Ｂ，Ｃ｝である、請求項１に記載の方法。
7. 前記補償電流は、正常動作の間、それにより補償された差動電流がゼロとなるように決定される、請求項１に記載の方法。
8. 前記伝送線路（２０）は超高電圧（ＵＨＶ）伝送線路（２０）である、請求項１に記載の方法。
9. 前記伝送線路（２０）は、配電システムの一部である、請求項１に記載の方法。
10. 伝送システム（２５）の伝送線路（２０）の差動保護のための構成（１０ａ、１０ｂ、１０ｃ）であって、処理回路（１４１０）を備え、前記処理回路（１４１０）は、前記構成（１０ａ、１０ｂ、１０ｃ）に、
    前記伝送線路（２０）から抑制電流Ｉ_ｒｅｓと差動電流Ｉ_ｄとを得させ、
    前記差動電流について補償電流を判断させ、
    前記補償電流によって補償された前記差動電流および前記抑制電流を、トリップ判定を行うための差動保護構成（１２１０）に提供させ、
    前記伝送システム（２５）について内部故障（Ｆ２）を検出させ、その結果、
    前記補償電流によって補償されない前記差動電流および前記抑制電流を、前記トリップ判定を行うための前記差動保護構成（１２１０）に提供させるように構成される、構成（１０ａ、１０ｂ、１０ｃ）。
11. 前記処理回路（１４１０）は、さらに、前記構成（１０ａ、１０ｂ、１０ｃ）に、
    前記伝送システム（２５）について外部故障（Ｆ１）を検出させ、その結果、
    前記差動保護構成（１２１０）を、トリップ判定を行えないようにするよう構成される、請求項１０に記載の構成（１０ａ、１０ｂ、１０ｃ）。
12. 前記処理回路（１４１０）は、さらに、ゼロにセットされた前記差動電流および前記抑制電流を前記トリップ判定を行うための前記差動保護構成（１２１０）に供給することによって、前記差動保護構成（１２１０）がトリップ判定を行えないようにするように構成される、請求項１１に記載の構成（１０ａ、１０ｂ、１０ｃ）。
13. 請求項４～９のいずれかによる方法を実行するようにさらに構成される、請求項１０～１２のいずれか１項に記載の構成（１０ａ、１０ｂ、１０ｃ）。
14. 前記処理ユニットは、前記構成（１０ａ、１０ｂ、１０ｃ）に含まれる、保護リレーなどのインテリジェント電子装置（ＩＥＤ）の一部である、請求項１０～１３のいずれか１項に記載の構成（１０ａ、１０ｂ、１０ｃ）。
15. 伝送システム（２５）の伝送線路（２０）の差動保護のためのコンピュータプログラム（１６２０）であって、前記コンピュータプログラム（１６２０）はコンピュータコードを含み、構成（１０ａ、１０ｂ、１０ｃ）の処理回路（１４１０）上で実行されると、前記構成（１０ａ、１０ｂ、１０ｃ）に、
    前記伝送線路（２０）から抑制電流Ｉ_ｒｅｓと差動電流Ｉ_ｄとを取得させ（Ｓ１０２）、
    前記差動電流について補償電流を判断させ（Ｓ１０４）、
    前記補償電流によって補償された前記差動電流および前記抑制電流を、トリップ判定を行うための差動保護構成（１２１０）に提供させ（Ｓ１０６）、
    前記伝送システム（２５）について内部故障（Ｆ２）を検出させ、（Ｓ１０８）、その結果、
    前記補償電流によって補償されない前記差動電流および前記抑制電流を、前記トリップ判定を行うための前記差動保護構成（１２１０）に提供させる（Ｓ１１０）、コンピュータプログラム（１６２０）。
16. 請求項１５に記載のコンピュータプログラム（１６２０）と、前記コンピュータプログラム（１６２０）が記憶されたコンピュータ可読記憶媒体（１６３０）とを備える、コンピュータプログラム製品（１６１０）。

Images