JP7227019B2 - Electronic device mounting board, electronic device, and electronic module - Google Patents
Electronic device mounting board, electronic device, and electronic module Download PDFInfo
- Publication number
- JP7227019B2 JP7227019B2 JP2019014381A JP2019014381A JP7227019B2 JP 7227019 B2 JP7227019 B2 JP 7227019B2 JP 2019014381 A JP2019014381 A JP 2019014381A JP 2019014381 A JP2019014381 A JP 2019014381A JP 7227019 B2 JP7227019 B2 JP 7227019B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- substrate
- mounting
- holes
- electronic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
本発明は、電子素子等が実装される電子素子実装用基板、電子装置および電子モジュールに関するものである。 The present invention relates to an electronic element mounting substrate, an electronic device, and an electronic module on which an electronic element or the like is mounted.
絶縁層と配線層を含み、凹部を有する基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板を使用した電子装置は凹部からの上面に蓋体を実装する構造が知られている。(特許文献1参照)。 2. Description of the Related Art An electronic device mounting board is known which includes a substrate having a concave portion and including an insulating layer and a wiring layer. Also, an electronic device using such an electronic element mounting substrate is known to have a structure in which a cover is mounted on the upper surface of the concave portion. (See Patent Document 1).
近年、電子装置は高機能化が要求されている。そのため、電子装置に使用される電子素子実装用基板は、その凹部の上面に実装する蓋体の実装精度(位置/平衡度)の向上が要求されている。この要求にこたえるため、電子素子実装用基板の上面を研磨加工することが考えらえるが、研磨加工を行うと上面に位置合わせマークを設けることができず、蓋体の実装精度(位置)の向上が難しくなることが懸念されていた。 In recent years, electronic devices are required to have higher functionality. Therefore, electronic element mounting substrates used in electronic devices are required to improve the mounting accuracy (position/balance) of the lid mounted on the upper surface of the recess. In order to meet this demand, it is conceivable to polish the top surface of the substrate for mounting electronic devices, but if the polishing process is performed, alignment marks cannot be provided on the top surface, and the mounting accuracy (position) of the lid cannot be provided. There was concern that improvement would become difficult.
本発明の1つの態様に係る電子素子実装用基板は、上面に電子素子が実装される第1実装領域を有する基板と、上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有していることを特徴としている。 An electronic device mounting substrate according to one aspect of the present invention has a substrate having a first mounting region on which an electronic device is mounted, and a second mounting region on which a cover is joined. and a frame positioned surrounding the first mounting area on an upper surface of the frame, the upper surface of the frame being polished, and a plurality of It is characterized by having a hole of
本発明の1つの態様に係る電子装置は、電子素子実装用基板と、前記第1実装領域に実装された電子素子と、前記電子素子を覆って、前記第2実装領域に実装された蓋体とを有していることを特徴とする。 An electronic device according to one aspect of the present invention includes: an electronic element mounting substrate; an electronic element mounted in the first mounting area; and a lid covering the electronic element and mounted in the second mounting area. It is characterized by having
本発明の1つの態様に係る電子素子実装用基板は、研磨された枠体の上面に複数の穴が位置している。これにより、この複数の穴を位置合わせ用のマークとして使用することが可能となる。よって、枠体の表面を研磨し平衡度を向上させつつ、蓋体の実装精度(位置精度)を向上させることが可能となる。これらのことにより、電子装置の蓋体の実装精度を向上させることが可能となり、電子装置の高機能が可能となる。 An electronic device mounting substrate according to one aspect of the present invention has a plurality of holes positioned on the polished upper surface of the frame. This allows the holes to be used as alignment marks. Therefore, it is possible to improve the mounting accuracy (positional accuracy) of the lid while improving the balance by polishing the surface of the frame. As a result, it is possible to improve the mounting accuracy of the lid of the electronic device, and to achieve high functionality of the electronic device.
<電子素子実装用基板および電子装置の構成>
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方とする。
<Structure of Electronic Device Mounting Board and Electronic Device>
Several exemplary embodiments of the invention will now be described with reference to the drawings. In the following description, an electronic device is defined as a structure in which an electronic element is mounted on an electronic element mounting board. Further, an electronic module is defined as a structure having a housing or member provided so as to be located on the upper surface side of the electronic device mounting substrate or to surround the electronic device. The electronic element mounting board, the electronic device, and the electronic module may be oriented upward or downward, but for the sake of convenience, an orthogonal coordinate system xyz is defined, and the positive side in the z direction is oriented upward.
(第1の実施形態)
図1~図4を参照して本発明の第1の実施形態に係る電子素子実装用基板1、並びにそれを備えた電子装置21について説明する。なお、図1、図2および図4には電子装置21の上面図および断面図を示しており、図3には電子素子実装用基板1の上面図を示している。
(First embodiment)
An electronic
電子素子実装用基板1は、基板2aと枠体2bを有する。基板2aは、 上面に電子素
子10が実装される第1実装領域4を有する。枠体2bは、上面に蓋体12が接合される第2実装領域5を有するとともに、基板2aの上面に、第1実装領域4を囲んで位置している。枠体2bは、上面が研磨された状態である。枠体2bは、平面視において枠体2bの上面に位置した複数の穴6を有している。
The electronic
電子素子実装用基板1は、基板2aと枠体2bを有する。基板2aは、 上面に電子素
子10が実装される第1実装領域4を有する。枠体2bは、上面に蓋体12が接合される第2実装領域5を有するとともに、基板2aの上面に、第1実装領域4を囲んで位置している。
The electronic
第1実装領域4とは、少なくとも1つ以上の電子素子10が実装される領域であり、例えば後述する電極パッド3の最外周の内側またはそれ以上等、適宜定めることが可能である。また、第1実装領域4に実装される部品は電子素子10に限らず、例えば電子部品であってもよく、電子素子10または/および電子部品の個数は指定されない。
The
第2実装領域5とは、上面視において電子素子10の上面に位置する蓋体12が実装される領域であり、上面視で電子素子10と同程度またはそれ以上の領域を有していればよい。蓋体12は後述する蓋体接合部材14で接合されるが、蓋体接合部材14は第2実装領域5の内側または第2実装領域の外側に位置していてもよい。
The
以下、基板2a、枠体2bを合わせたものを基体2と称する。
A combination of the
図1に示す例では、基板2a、枠体2bからなる基体2は複数の絶縁層で構成されているが、例えばモールドで形成された構成、金型等の押圧で形成された構成またはその他、1層のみの構成等であってもよい。基体2を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が含まれる。
In the example shown in FIG. 1, the
基体2を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板2を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。
Examples of electrically insulating ceramics used as materials for the insulating layer forming the
基体2は、図1に示すように7層の絶縁層から形成されていてもよいし、6層以下または8層以上の絶縁層から形成されていてもよい。絶縁層が6層以下の場合には、電子素子実装用基板1の薄型化を図ることができる。また、絶縁層が8層以上の場合には、電子素子実装用基板1の剛性を高めることができる。
The
電子素子実装用基板1は例えば、最外周の1辺の大きさは0.3mm~10cmであり、平面視において電子素子実装用基板1が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板1の厚みは0.2mm以上である。
For example, the size of one side of the outermost circumference of the electronic
枠体2bは、基板2aの上面に、第1実装領域4を囲んで位置している。ここで、第1実装領域4を囲んでいるとは、例えば枠体2bの内壁は第1実装領域4と同程度であってもよいし、枠体2bの内壁は上面視で第1実装領域4よりも大きくてもよい。
The
電子素子実装用基板1の基体2は、電極パッド3を有していてもよい。ここで、電極パッド3は、例えば電子素子10または/および電子部品と電気的に接続されるパッドをさしている。
The
また、電子素子実装用基板1の基体2の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基体2と外部回路基板、あるいは電子装置21と外部回路基板とを電気的に接続していてもよい。
External circuit connection electrodes may be provided on the upper surface, side surface, or lower surface of the
さらに基体2の上面または下面には、電極パッド3または/および外部回路接続用電極以外に、絶縁層間に形成される電極、内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら電極、内部配線導体または貫通導体は、基板2の表面に露出していてもよい。この電極、内部配線導体または貫通導体によって、電極パッド3または/および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。
In addition to the
電極パッド3、外部回路接続用電極、電極、内部配線導体または/および貫通導体は、基体2が電気絶縁性セラミックスから成る場合には、タングステン(W)、モリブデン(Mo)、マンガン(Mn)、パラジウム(Pd)、銀(Ag)若しくは銅(Cu)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。また、銅(Cu)のみからなっていてもよい。また、電極パッド3、外部回路接続用電極、内部配線導体または/および貫通導体は、基体2が樹脂から成る場合には、銅(Cu)、金(Au)、アルミニウム(Al)、ニッケル(Ni)、モリブデン(Mo)、パラジウム(Pd)若しくはチタン(Ti)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。
When the
電極パッド3、外部回路接続用電極、電極、内部配線導体または/および貫通導体の露出表面に、さらにめっき層を有していてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を低減することができる。また、この構成によれば、電極パッド3と電子素子10と、をワイヤボンディング等の電子素子接続部材13を介して良好に電気的接続することができる。めっき層は、例えば、厚さ0.5μm~10μmのNiめっき層を被着させるか、またはこのNiめっき層および厚さ0.5μm~3μmの金(Au)めっき層を順次被着させてもよい。
The exposed surfaces of the
電子素子実装用基板1の枠体2bは、上面が研磨された状態である。ここで、研磨された状態とは、例えば走査電子顕微鏡等を用いて表面を観察した場合、その一部または全体が粒内破壊されている領域を有している状態であってもよい。また、研磨された状態とは、例えば枠 体2bの上面は、基板2aの下面よりも表面粗さが大きい場合であってもよい。また、研磨された状態とは、例えば 枠体の上面は、基板2aの上面よりも表面粗さが大きい場合であってもよい。いずれの場合においても、枠体2bは研磨された状態であるため、枠体2bの上面の平坦度を向上させることが可能となり、蓋体12の実装精度を向上させることが可能となる。
The upper surface of the
なお、表面粗さは、算術平均粗さのことである。算術平均粗さは、算術平均粗さRaとして1994年度JIS規格B0601(2001年度一部改訂)による算術平均粗さを採用し、針がついた接触式あるいはレーザー等の非接触式の表面粗さ測定機を 使用して
、測定される。このとき、算術平均粗さを、算術平均高さから算出してもよい。算術平均高さについては、定義域の表面積が、定義域の面積に対してどれだけ増大しているかから算出することができる。つまり、定義域の面積は、JIS規格に基づくとSdr=0であるのに対して、定義域に凹凸があると、Sdrが増大することになる。これらの方法によって、算出することができる。
In addition, surface roughness is arithmetic mean roughness. For the arithmetic mean roughness Ra, the arithmetic mean roughness according to the 1994 JIS standard B0601 (partially revised in 2001) is adopted, and the surface roughness of a contact type with a needle or a non-contact type such as a laser is used. Measured using a measuring instrument. At this time, the arithmetic mean roughness may be calculated from the arithmetic mean height. The arithmetic mean height can be calculated from how much the surface area of the domain increases with respect to the area of the domain. In other words, while the area of the defined domain is Sdr=0 based on the JIS standard, if the defined domain has irregularities, Sdr increases. It can be calculated by these methods.
電子素子実装用基板1の枠体2bは、平面視において枠体2bの上面に位置した複数の穴6を有している。
The
近年、電子装置は高機能化が要求されている。そのため、電子装置に使用される電子素子実装用基板は、その凹部の上面に実装する蓋体の実装精度(位置/平衡度)の向上も要求されている。この要求に答えるため、電子素子実装用基板の上面を研磨加工し、平衡度を向上させることが考えられているが、電子素子実装用基板の表面の研磨加工をおこなう
と上面に位置合わせマークを設けることができず、蓋体の実装精度(位置)の向上が難しくなることが懸念されていた。
In recent years, electronic devices are required to have higher functionality. Therefore, electronic element mounting substrates used in electronic devices are required to improve the mounting accuracy (position/balance) of the lid mounted on the upper surface of the recess. In order to meet this demand, polishing the upper surface of the electronic device mounting substrate to improve the degree of balance has been considered. Therefore, there was a concern that it would be difficult to improve the mounting accuracy (position) of the lid.
これに対して本実施形態では、電子素子実装用基板1の枠体2bは平面視において枠体2bの上面に位置した複数の穴6を有している。この複数の穴6を有することで、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となる。よって、電子素子実装用基板1の上面を研磨し平坦度を向上させつつ、蓋体12の実装の位置精度も向上させることが可能となる。よって、電子装置21の高機能化が可能となる。
On the other hand, in the present embodiment, the
電子素子実装用基板1は、図1に示す例のように枠 体2bの内壁は、断面視において
階段状になっていてもよい。またこの時、図1に示す例のように電極パッド3は階段状となっている枠体2bの階段状の部分に位置していてもよい。これにより、電極パッド3が枠体2bの階段状の部分に位置していることで、実装領域4に実装される電子素子10の上面と電極パッド3との断面視における位置が同程度の高さ位置とすることが可能となる。よって、電子素子接続部材13の長さを短くすることが可能となる。これにより、電気特性の向上が可能となる。また、電子素子10のパッドと電極パッド3との間の電子素子接続部材13の長さを短くすることが可能となることで、電子素子接続部材13の位置精度を向上させることが可能となる。よって、電子装置21の高機能化が可能となる。
In the electronic
電子素子実装用基板1の 枠体2bは、セラミック材料を含んでいてもよい。枠体2b
がセラミック材料を含んでいることで、枠体2bと基板2aとは積層し、また焼結することで接合することが可能となる。これにより枠体2bと基板2aとの接合強度をより向上させることが可能となる。また、枠体2bがセラミック材料であることで複数の穴6を金型等の打ち抜きで、一括形成することが可能となる。よって、複数の穴6同士の位置精度を向上させることが可能となり、より蓋体12を実装する位置精度を向上させることが可能となる。よって本実施形態の効果をより向上させることが可能となる。
The
contains a ceramic material, the
電子素子実装用基板1の 枠体2bは、樹脂を含んでいるとともに、基板2aおよび枠
体2bは接合材16で接合されていてもよい。枠体2が樹脂を含んでおり、基板2aと接合材16で接合されていることで、枠体2bと基板2aとの材料を適宜異ならせることが可能となる。このことで、例えば枠体2bは熱等で変形し辛い樹脂材料を選択し基板2aは電子素子10と熱膨張率が近い材料を選択することが可能となる。これにより、電子装置21を作製する工程において枠体2bの熱による変形を小さくしつつ基板2aと電子素子10との熱膨張率の違いによる電子素子10への負荷を低減させることが可能となり、蓋体12の実装における位置精度を向上させつつ電子素子10の不良の発生を低減させることが可能となる。よって、本実施形態の効果を向上させることが可能となる。また、枠体2bが樹脂を含んでいることで複数の穴6をレーザー等で作製することが可能となる。よって、複数の穴6の大きさをより小さくすることが可能となり、複数の穴6にダストまたは水分をトラップし、実際に使用する場合にそのダストまたは水分が複数の穴6から排出されノイズになることを低減させることが可能となる。また、複数の穴6にダストまたは水分がトラップされることによる電子素子実装用基板1の劣化を低減させることが可能となる。
The
電子素子実装用基板1の複数の穴6は、図2に示す例のように 、第2実装領域5の外
側に位置していてもよいし、図1に示す例のように、第2実装領域5の内側に位置していてもよい。図2に示す例のように、電子素子実装用基板1の複数の穴6が第2実装領域5の外側に位置していることで、蓋体12を実装する工程において蓋体12の影または蓋体接合部材14が複数の穴6と重なることを低減させることが可能となる。よって、蓋体12の実装位置の精度を向上させることが可能となり、また工程歩留まりの向上が可能となる。また、図1に示す例のように電子素子実装用基板1の複数の穴6は第2実装領域5の内側に位置していてもよい。この場合、複数の穴6は蓋体12を実装後には蓋体12でその開口部を覆うことが可能となる。よって、蓋体12を実装後の電子装置21を例えば外部機器などに搭載した場合において、複数の穴6にダストまたは水分をトラップし、実際に使用する場合にそのダストまたは水分が複数の穴6から排出されノイズになることを低減させることが可能となる。また、複数の穴6にダストまたは水分がトラップされることによる電子素子実装用基板1の劣化を低減させることが可能となる。
The plurality of
電子素子実装用基板1の 複数の穴6の深さは、平面視において枠体2bおよび基板2
aで囲まれた凹部の深さよりも浅くてもよい。これにより、複数の穴6の深さを基板2aで囲まれた凹部の底面の深さと異ならせることで、上面から光を投射した場合の複数の穴6の色調と基板2aで囲まれた凹部の底面の色調とを異ならせることが可能となる。よって、複数の穴6を画像機等で認識する場合において画像機の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度も向上させることが可能となり、本実施形態の効果をより向上させることが可能となる。また、複数の穴6の深さが平面視において枠体2bおよび基板2aで囲まれた凹部の深さよりも浅いことで、電子素子実装用基板1の上面から光を投射した場合に影が発生し辛くなる。よって、複数の穴6を画像機等で認識する場合において画像機の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度も向上させることが可能となり、本実施形態の効果をより向上させることが可能となる。
The depth of the plurality of
It may be shallower than the depth of the concave portion surrounded by a. As a result, by making the depth of the plurality of
電子素子実装用基板1の 複数の穴6は、平面視において円形状であってもよい。複数
の穴6が平面視で円形状であることで、画像機などで電子素子実装用基板1の上面から光を投射した場合に均等に光がはいる。これにより、複数の穴6内部にいびつに影等が発生することを低減させることが可能となる。そのため、複数の穴6を画像機等で認識する場合において画像機の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度も向上させることが可能となり、本実施形態の効果をより向上させることが可能となる。
The plurality of
電子素子実装用基板1の複数の穴6は、枠体2bが複数の絶縁層からなるとき図1に示す例のように断面視において少なくとも1層以上の深さであってもよいし、図4に示す例のように複数の絶縁層のうち最上面の1層の途中までの深さであってもよい。図1に示す例のように断面視において少なくとも1層以上の深さであることで、枠体2bを研磨した場合において、その研磨量に誤差が生じたとしても、複数の穴6が浅くなりすぎて画像認識が不可能になることを低減させることが可能となる。また図4に示す例の様に、複数の絶縁層のうち最上面の1層の途中までの深さであることで、複数の穴6を設けた層の直下にも配線を設けることが可能となる。よって、電子素子実装用基板1の配線設計の自由度を向上させることが可能となる。また、図4に示す例の様に複数の穴6の底面は円弧状であってもよい。これにより複数の穴6にダストまたは水分がトラップされづらくなる。図4に示す例のような複数の穴6を作製する方法としては例えば金型等で打痕を付けることで作製することが可能となる。
When the
図3に示す例のように、複数の穴6は少なくとも3つあればよく、蓋体12が矩形状であるとき、その3つの複数の穴6は蓋体12の各角部近傍に位置していてもよい。複数の穴6が少なくとも3つあることで、蓋体12の実装においてX方向、Y方向および回転方向における位置合わせが可能となる。よって、よって、蓋体12の実装の位置精度も向上させることが可能となり、本実施形態の効果をより向上させることが可能となる。また、電子素子実装用基板1は複数の穴6が3つ以上あることで、電子素子実装用基板1事態の方向性も表すことが可能となる。よって、方向性が異なる状態で蓋体12を接合する不具合などを低減させることが可能となり、蓋体12の実装工程負荷を低減させることが可能
となる。
As in the example shown in FIG. 3, at least three
<電子装置の構成>
図1に電子装置21の例を示す。電子装置21は、電子素子実装用基板1と、電子素子実装用基板1の上面に実装された電子素子10を備えている。
<Structure of Electronic Device>
An example of an
電子装置21は、電子素子実装用基板1と、電子素子実装用基板1の基板2aの実装領域4に実装された電子素子10を有している。電子素子10の一例としては、例えばCCD(Charge Coupled Device)型またはCMOS(Complementary Metal Oxide Semiconductor)型等の撮像素子、LED(Light Emitting Diode)等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等である。なお、電子素子10は、接着材を介して、基板2aの上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
An
電子素子10と電子素子実装用基板1とは例えば電子素子接続部材13で電気的に接続されていてもよい。
The
電子装置21は、電子素子10を覆うとともに、電子素子実装用基板1の上面に接合された蓋体12を有していてもよい。
The
蓋体は、例えば電子素子10がCMOS、CCD等の撮像素子、またはLEDなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体は例えば、電子素子10が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。
For example, when the
蓋体は、蓋体接続部材14を介して電子素子実装用基板1と接合していてもよい。蓋体接続部材14を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分からなるろう材等がある。
The lid may be joined to the electronic
電子装置21が図1~図4に示すような電子素子実装用基板1を有することで、蓋体12の実装における平衡度の精度および位置の精度を向上させることが可能となる。よって、電子装置21の高機能化が可能となる。
Since the
<電子モジュールの構成>
本実施形態の電子素子実装用基板1および電子装置21は、電子装置21と電子装置21の上面または電子装置21上に位置した筐体32とを有した電子モジュール31を構成していてもよい。なお、以下に示す例では説明のため撮像モジュールを例に説明する。ここで、電子装置21の上面に位置した筐体32とは、例えば電子装置21自体が筐体32で覆われている場合なども、筐体32の一部が電子装置21上に位置しているため、本構成に含まれる。
<Structure of electronic module>
The electronic
電子モジュール31は筐体32(レンズホルダー等)を有していてもよい。筐体32を有することでより気密性の向上または外部からの応力が直接電子装置21に加えられることを低減することが可能となる。筐体32は、例えば樹脂または金属材料等から成る。また、筐体32がレンズホルダーであるとき筐体32は、樹脂、液体、ガラスまたは水晶等からなるレンズが1個以上組み込まれていてもよい。また、筐体32は、上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板1の表面に位置するパッド等と半田などの接合材を介して電気的に接続されていてもよい。
The electronic module 31 may have a housing 32 (such as a lens holder). Having the housing 32 makes it possible to improve the airtightness or reduce the direct application of external stress to the
なお、筐体32は上面視において4方向または下面側の少なくとも一つの辺において開
口部が設けられていてもよい。そして、筐体32の開口部から外部回路基板が挿入され電子素子実装用基板1と電気的に接続していてもよい。また筐体32の開口部は、外部回路基板が電子素子実装用基板1と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール31の内部が気密されていてもよい。
The housing 32 may have openings in four directions or at least one side on the bottom side when viewed from above. An external circuit board may be inserted through the opening of the housing 32 and electrically connected to the electronic
<電子素子実装用基板および電子装置の製造方法>
次に、本実施形態の電子素子実装用基板1および電子装置21の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基体2の製造方法である。
<Electronic device mounting board and manufacturing method for electronic device>
Next, an example of a method for manufacturing the electronic
(1)まず、基体2(基板2a、枠体2b)を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム(Al2O3)質焼結体である基体2を得る場合には、Al2O3の粉末に焼結助材としてシリカ(SiO2)、マグネシア(MgO)またはカルシア(CaO)等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
(1) First, a ceramic green sheet constituting the base 2 (
なお、基体2が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法、インジェクションモールド法または金型等での押圧等で成形することによって基体2を形成することができる。また、基体2は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基体2を形成できる。
When the
(2)次に、前述のグリーンシートを金型等によって加工する。ここで枠体2bに開口部を形成する。また、基体2がノッチ等を有する場合、基体2となるグリーンシートの所定の箇所に、ノッチ等を同様に形成してもよい。また、この工程において、枠体2bとなるグリーンシートに金型またはレーザー等を用いて複数の穴6となる貫通孔を形成してもよい。
(2) Next, the aforementioned green sheet is processed with a mold or the like. Here, an opening is formed in the
(3)次に、基体2の各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基体2(電子素子実装用基板1)となるセラミックグリーンシート積層体を作製する。なお、この時適宜切欠き部等となる部分を金型などで作製してもよい。
(3) Next, the ceramic green sheets to be each insulating layer of the
(4)次に、スクリーン印刷法等によって、セラミックグリーンシートまたセラミックグリーンシート積層体に電極パッド3、外部回路接続用電極、内部配線導体および内部貫通導体となる部分に、金属ペーストを塗布または充填する。なお、セラミックグリーンシートを積層する工程の前に金属ペーストを塗布または充填してもよい。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基体2との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
(4) Next, a metal paste is applied or filled on the ceramic green sheets or ceramic green sheet laminate by screen printing or the like on the portions to be the
また、基体2が樹脂から成る場合には、電極パッド3、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
Further, when the
(5)次にグリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて分割溝を設ける。なお、分割溝は、焼成後にスライシング装置により多数個取り配線
基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。なお、この工程において複数の穴6を例えば金型等で押圧することで作製してもよい。また、この工程において複数の穴6を例えばレーザー等で開口させてもよい。
(5) Next, dividing grooves are provided at predetermined positions of the green sheet using a die, punching, laser, or the like. Incidentally, the dividing grooves can be formed by cutting with a slicing apparatus after firing to a size smaller than the thickness of the multi-cavity wiring board. It may be formed by cutting the ceramic green sheet laminate to a size smaller than the thickness thereof using a slicing machine. In this step, the plurality of
(6)次に、このセラミックグリーンシート積層体を約1500℃~1800℃の温度で焼成して、基体2(電子素子実装用基板1)が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基体2(電子素子実装用基板1)となるセラミックグリーンシートと同時に焼成され、電極パッド3、外部回路接続用電極、内部配線導体および貫通導体となる。
(6) Next, this ceramic green sheet laminate is fired at a temperature of about 1500° C. to 1800° C. to obtain a multi-piece wiring board on which a plurality of substrates 2 (electronic element mounting substrates 1) are arranged. In this step, the metal paste described above is fired at the same time as the ceramic green sheet serving as the substrate 2 (electronic device mounting substrate 1), and becomes the
(7)次に、焼成して得られた多数個取り配線基板を複数の基体2(電子素子実装用基板1)に分断する。この分断においては、基体2(電子素子実装用基板1)の外縁となる箇所に沿って多数個取り配線基板に(5)の工程で分割溝を形成しておき、この分割溝に沿って破断させて分割する方法がある。また、(5)の工程を行わずスライシング法等により基体2(電子素子実装用基板1)の外縁となる箇所に沿って切断する方法もある。なお、上述した多数個取り配線基板を複数の基体2(電子素子実装用基板1)に分割する前もしくは分割した後に、それぞれ電解または無電解めっき法を用いて、電極パッド3、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。
(7) Next, the multi-cavity wiring board obtained by firing is divided into a plurality of substrates 2 (electronic element mounting substrates 1). In this division, division grooves are formed in the multi-cavity wiring board in step (5) along the outer edge of the substrate 2 (electronic device mounting substrate 1), and the substrate is broken along the division grooves. There is a way to divide There is also a method of cutting along the outer edge of the substrate 2 (electronic device mounting substrate 1) by a slicing method or the like without performing the step (5). Before or after dividing the multi-cavity wiring board described above into a plurality of substrates 2 (electronic element mounting substrates 1), the
(8)次に、電子素子実装用基板1に電子素子10を実装する。電子素子10は電子素子接続部材13で電子素子実装用基板1と電気的に接合させる。またこのとき、電子素子10または電子素子実装用基板1に接着材等を設け、電子素子実装用基板1に固定しても構わない。
(8) Next, the
以上(1)~(7)の工程のようにして電子素子実装用基板1を作製し、電子素子10を実装することで、電子装置21を作製することができる。なお、上記(1)~(8)の工程順番は加工可能な順番であれば指定されない。また上記した工程以外でも例えば3Dプリンター等を用いることでも作製することが可能となる。
The
(第2の実施形態)
次に、本発明の第2の実施形態による電子素子実装用基板1について、図5を参照しつつ説明する。
(Second embodiment)
Next, an electronic
本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の穴6が枠体2bを貫通している点である。
The electronic
図5に示す例では、電子素子実装用基板1の複数の穴6は断面視において枠部2bを貫通している。このような場合においても、複数の穴6を蓋体12の実装の工程における位置合わせマークとして使用することは可能であり枠体2bの表面を研磨した場合であっても、枠体2bの表面の平坦度を向上させつつ蓋体12の実装の位置精度を向上させることが可能となる。よって、本発明の効果を奏することが可能となる。また、複数の穴6が枠体2bを貫通していることで、複数の穴6の深さをより大きくすることが可能となる。よって、例えば複数の穴6ダスト等がトラップした場合においてもトラップしたダストが表面へ出づらくなる。これにより、蓋体12を実装する工程においてトラップされたダスト等が表面へ露出し、蓋体12を実装するための画像認識の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度を向上させることが可能となるとともに蓋体12を実装する工程の工程歩留まりを向上させることが可能となる。
In the example shown in FIG. 5, the plurality of
本実施形態の電子素子実装用基板1を作製する方法としては、第1の実施形態で複数の穴6を金型等で形成する工程においてその深さを深く形成することで作製することが可能となる。
As a method of manufacturing the electronic
(第3の実施形態)
次に、本発明の第3の実施形態による電子素子実装用基板1について、図6を参照しつつ説明する。
(Third embodiment)
Next, an electronic
本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の穴6の底面に金属層6aを有している点である。
The electronic
図6に示す例では、電子素子実装用基板1の複数の穴6は底面に金属層6aを有している。これにより、複数の穴6の底面の色調と基板2aで囲まれた凹部の底面の色調とを異ならせることが可能となる。よって、複数の穴6を画像機等で認識する場合において画像機の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度も向上させることが可能となり、本実施形態の効果をより向上させることが可能となる。
In the example shown in FIG. 6, the plurality of
金属層6aは上面視において穴6の底面の全面を覆っていてもよいし、穴6の底面の一部にのみ設けられていてもよい。どちらの場合にも本実施形態の効果を奏することが可能となる。また、金属層6aが穴6の底面の全面を覆っていることで画像認識においてより認識の精度を向上させることが可能となる。また、平面透視において金属層6aが穴6の底面よりも大きいことで枠体2bを作製する工程における工程誤差があった場合においても金属層6aが穴6の底面に露出しないことを低減させることが可能となる。
The
電子素子実装用基板1が複数の穴6を有している時、金属層6aはそのうちの一部にのみ設けられていてもよい。金属層6aを有している穴の位置などで、電子素子実装用基板1の方向性を確認することができ、また電子素子実装用基板1の回転を検知することが可能となる。
When the electronic
金属層6aは電子素子実装用基板1の内部配線等と電気的に導通していてもよいし、絶縁していてもよい。また、金属層6aは電子素子実装用基板1の内部配線が複数の穴6により露出したものであってもよい。
The
金属層6aは、基体2が電気絶縁性セラミックスから成る場合には、タングステン(W)、モリブデン(Mo)、マンガン(Mn)、パラジウム(Pd)、銀(Ag)若しくは銅(Cu)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。また、金属層6aは、基体2が樹脂から成る場合には、銅(Cu)、金(Au)、アルミニウム(Al)、ニッケル(Ni)、モリブデン(Mo)、パラジウム(Pd)若しくはチタン(Ti)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。
The
金属層6aの露出表面に、さらにめっき層を有していてもよい。この構成によれば、金属層6aの露出表面を保護して酸化を低減することができる。めっき層は、例えば、厚さ0.5μm~10μmのNiめっき層を被着させるか、またはこのNiめっき層および厚さ0.5μm~3μmの金(Au)めっき層を順次被着させてもよい。
A plated layer may be further provided on the exposed surface of the
本実施形態の電子素子実装用基板1を作製する方法としては、第1の実施形態と基本的には同じである。第1の実施形態の製造方法において複数の穴6の底面となる位置にスクリーン印刷等をもちいて金属ペーストを塗布することで本実施形態の電子素子実装用基板
1を作製することが可能となる。
The method of manufacturing the electronic
(第4の実施形態)
次に、本発明の第4の実施形態による電子素子実装用基板1について、図7を参照しつつ説明する。
(Fourth embodiment)
Next, an electronic
本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の穴6に蓋体接合部材14が入り込んでいる点である。
The electronic
図7示す例では、電子装置21は蓋体12と重なる位置に複数の穴6を有しており、複数の穴6に蓋体12と枠体2bとを接合する蓋体接合部材14が入り込んでいる。このような場合においても本発明の効果を奏することが可能となる。また、複数の穴6に蓋体12と枠体2bとを接合する蓋体接合部材14が入り込んでいることで、蓋体12と枠体2bとの接合面積を大きくすることが可能となる。よって、電子装置21が小型化した場合においても蓋体12と枠体2bとの接合強度を向上させることが可能となる。
In the example shown in FIG. 7, the
また、電子装置21は蓋体12と重なる位置に複数の穴6を有している。これにより、蓋体接合部材14を塗布する工程においてその塗布量に工程誤差が生じた場合または第2領域5の範囲内で蓋体接合部材14の量にバラツキが生じたにおいても、蓋体接合部材14が複数の穴に入り込むことでその誤差の量またはバラツキの量を吸収することが可能となる。よって、蓋体12の実装における平衡度をより向上させることが可能となり、本発明の効果をより向上させることが可能となる。
Further, the
(第5の実施形態)
次に、本発明の第5の実施形態による電子素子実装用基板1について、図8および図9を参照しつつ説明する。
(Fifth embodiment)
Next, an electronic
本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の穴6の形状が異なる点である。
The electronic
図8に示す例では、電子素子実装用基板1の複数の穴6は平面視においてL字形状となっている。このような場合であっても、複数の穴6を有することで、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となる。よって、電子素子実装用基板1の上面を研磨し平坦度を向上させつつ、蓋体12の実装の位置精度を向上させることが可能となる。よって、電子装置21の高機能化が可能となる。また、複数の穴6が平面視においてL字形状であることで、複数の穴6に直角となる角部を設けることが可能となる。また、L字形状の直線部分を画像認識し、その交点を角部として使用し位置合わせを行うことも可能である。これらの角部があることで、蓋体12の角部とで位置合わせが可能となる。これにより、蓋体12の回転も容易に検出ができるとともに画像認識も容易となる。よって、蓋体12の実装における位置の精度を向上させることが可能になるとともに、蓋体12を実装する工程の工程負荷を低減させることが可能となる。
In the example shown in FIG. 8, the plurality of
図9に示す例では、電子素子実装用基板1の複数の穴6は平面視において十字形状となっている。このような場合であっても、複数の穴6を有することで、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となる。よって、電子素子実装用基板1の上面を研磨し平坦度を向上させつつ、蓋体12の実装の位置精度を向上させることが可能となる。よって、電子装置21の高機能化が可能となる。また、複数の穴6が平面視において十字形状であることで、複数の穴6に直角となる角部を設けることが可能となる。また、十字形状の直線部分を画像認識し、その交点を角部として使用し位置合わせを行うことも可能である。よって上述したL字形状である場合と同様の効果も奏することが可能となる。さらに、複数の穴6が十字形状であることで、複数の穴6の中心部分を特定しやすくなる。これにより、蓋体12を実装する工程の工程負荷を低減させることが可能となる。
In the example shown in FIG. 9, the plurality of
なお、複数の穴6の形状は全て同一である必要はなく、上述した円形状、L字形状または十字形状のそれぞれを組み合わせてもうけていてもよい。複数の穴6の形状がそれぞれ異なる場合においてもこれら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となる。よって、電子素子実装用基板1の上面を研磨し平坦度を向上させつつ、蓋体12の実装の位置精度を向上させることが可能となる。
Note that the plurality of
また、複数の穴6の形状が異なることでそれぞれ異なる用途または意味合いで位置合わせマークとして用いることができる。これにより、それぞれの工程における画像認識で判別しやすくなり、誤った位置合わせがされることを低減させることが可能となるとともに、工程負荷を低減させることが可能となる。
Moreover, since the plurality of
本実施形態の電子素子実装用基板1を作製する方法としては、第1の実施形態と基本的には同じである。第1の実施形態の製造方法において複数の穴6を形成する工程において、それぞれに適した金型などを用いて打ち抜くまたはレーザーで打ち抜くなどすることで本実施形態の電子素子実装用基板1を作製することが可能となる。
The method of manufacturing the electronic
(第6の実施形態)
次に、本発明の第6の実施形態による電子素子実装用基板1について、図10および図11を参照しつつ説明する。
(Sixth embodiment)
Next, an electronic
本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の穴6の断面視における形状が異なる点である。
The electronic
図10に示す例では、電子素子実装用基板1の複数の穴6は断面視において基板2a側よりも枠体2bの上面側のほうが開口が広くなっている。このような構成であっても、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となり、本発明の効果を奏することが可能となる。また、複数の穴6が断面視において基板2a側よりも枠体2bの上面側が広くなっていることで、電子素子実装用基板1の上面から光を投射した場合に影が発生し辛くなる。よって、複数の穴6を画像機等で認識する場合において画像機の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度も向上させることが可能となり、本実施形態の効果をより向上させることが可能となる。
In the example shown in FIG. 10, the openings of the plurality of
図10に示す例では複数の穴6は断面視において基板2a側よりも枠体2bの上面側へ開口は連続して広くなっているが、枠体2bが複数の絶縁層からなるとき、上側の絶縁層の開口が広くなっており、その下側の絶縁層の開口部が狭くなっていてもよい。(連続して変化していなくてもよい)このような場合においても、本発明の効果を奏することが可能となり、図10に示す例と同様の効果を奏することが可能となる。
In the example shown in FIG. 10, the openings of the plurality of
図11に示す例では、電子素子実装用基板1の複数の穴6は断面視において基板2a側よりも枠体2bの上面側のほうが開口が狭くなっている。このような構成であっても、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となり、本発明の効果を奏することが可能となる。また、複数の穴6は断面視において基板2a側よりも枠体2bの上面側のほうの開口が狭くなっていることで、例えば複数の穴6にダスト等がトラップした場合においてもトラップしたダストが表面へ出づら
くなる。これにより、蓋体12を実装する工程においてトラップされたダスト等が表面へ露出し、蓋体12を実装するための画像認識の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度を向上させることが可能となるとともに蓋体12を実装する工程の工程歩留まりを向上させることが可能となる。また、電子装置21を外部機器などに実装した後、使用時の振動などで複数の穴6にトラップされたダスト等が表面へ出づらくなるため、例えば電子装置21が撮像装置である場合は画像ノイズの発生を低減させることが可能となる。
In the example shown in FIG. 11, the openings of the plurality of
図11に示す例では複数の穴6は断面視において基板2a側よりも枠体2bの上面側へ開口は連続して狭くなっているが、枠体2bが複数の絶縁層からなるとき、上側の絶縁層の開口が狭くなっており、その下側の絶縁層の開口部が広くなっていてもよい。このような場合においても、本発明の効果を奏することが可能となり、図11に示す例と同様の効果を奏することが可能となる。また、このような構造であることで、複数の穴6にダスト等がトラップした場合においても、絶縁層の段差部でそのダスト等を引っ掛けることが可能となる。よって、トラップしたダストが表面へより出づらくなる。これにより、蓋体12を実装する工程においてトラップされたダスト等が表面へ露出し、蓋体12を実装するための画像認識の誤作動をより低減させることが可能となる。
In the example shown in FIG. 11, the openings of the plurality of
また、図11に示す例のように複数の穴6は断面視において基板2a側よりも枠体2bの上面側へ開口は連続して狭くなっていることで、画像認識を行う工程において穴6の開口の縁を検出し位置合わせに使用することができる。よって、画像機の光源が十分でない場合においても、画像認識がしやすくなり、工程負荷を低減させることが可能となる。
Further, as in the example shown in FIG. 11, the openings of the plurality of
本実施形態の電子素子実装用基板1を作製する方法としては、第1の実施形態と基本的には同じである。第1の実施形態の製造方法において複数の穴6を形成する工程において、絶縁層毎に開口径を異ならせた金型などで打ち抜くことで作製することが可能となる。または、それぞれの形状となるようにレーザーで削る、3Dプリンターを用いて作製することで本実施形態の電子素子実装用基板1を作製することが可能となる。
The method of manufacturing the electronic
(第7の実施形態)
次に、本発明の第7の実施形態による電子素子実装用基板1について、図12を参照しつつ説明する。ここで、中心点Pは複数の穴6の中心を指している。また、2つの穴6の中心点P同士を結んだ第1仮想直線αを2点鎖線で示している。また、第1仮想線αの中心と垂直に交わる第2仮想線βを2点鎖線で示している。
(Seventh embodiment)
Next, an electronic
本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の穴6の位置が異なる点である。
The electronic
図12に示す例では、 電子素子実装用基板1の枠体2bの内壁は、平面視において矩
形状であり、複数の穴6は、平面視において枠体2bの内壁の角部を挟んで位置している。このような構成であっても、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となり、本発明の効果を奏することが可能となる。また、複数の穴6が平面視において枠体2bの内壁の角部を挟んでいることで、蓋体12の位置合わせを容易とすることが可能となる。例えば、複数の穴6の中点同士を結んだ仮想線上に蓋体12を位置合わせるなど、画像認識での位置合わせを容易とすることが可能となる。
In the example shown in FIG. 12, the inner wall of the
また、複数の穴6が平面視において枠体2bの内壁の角部を挟んで位置しているということは、言い換えると、複数の穴6は平面視で枠体2bの角部の延長線上に位置していないといえる。近年、電子素子実装用基板は薄型化しており、枠体にクラックなどが入る場
合が有。このとき、枠体2の内壁の角部を起点としてクラックが発生する場合が有る。このクラックが複数の穴に到達すると、蓋体を実装する工程の圧力などで枠体の内壁から複数の穴にかけてのエリアで割れが発生してしまう懸念が考えられる。これに対し、本実施形態であることで複数の穴6は平面視で枠体2bの角部の延長線上に位置していないといえるため、枠体2bの内壁の角部を起点としてクラックが発生した場合においても、そのクラックが複数の貫通孔6に到達することを低減させることが可能となる。よって、蓋体12を実装する工程の圧力などで枠体2bの内壁から複数の穴6にかけてのエリアで割れが発生してしまうことを低減させることが可能となり、蓋体12を実装する工程の工程負荷を低減し、工程歩留まりを向上させることが可能となる。
In addition, the fact that the plurality of
図12に示す例では、 複数の穴6は、平面視において円形状であり、平面視において
、枠体2bの内壁の角部を挟んだ2つの穴6の中心P同士を結んだ第1仮想直線αの中心と垂直に交わる第2仮想直線βは、枠体2bの内壁の角部と交わっている。このような構成であっても、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となり、本発明の効果を奏することが可能となる。また、第2仮想直線β上に蓋体12の角部が来るように位置合わせを行うことで、枠体2bの内壁と蓋体12との位置合わせが容易となる。よって、蓋体12を実装する工程の工程負荷を低減し、工程歩留まりを向上させることが可能となる。
In the example shown in FIG. 12 , the plurality of
また、このような構成であることで2つの穴6と枠体2bの内壁の角部との距離は等間隔とすることが可能となる。よって、枠体2bの内壁の角部を起点にクラックが発生したとしても、そのクラックが複数の貫通孔6に到達することを低減させることが可能となる。さらに、蓋体12を実装する工程の圧力を枠体2bの角部近傍で偏りなくすることが可能となりクラックがどちらか一方の穴6に進行することを低減させることが可能となる。よって、蓋体12を実装する工程の圧力などで枠体2bの内壁から複数の穴6にかけてのエリアで割れが発生してしまうことを低減させることが可能となり、蓋体12を実装する工程の工程負荷を低減し、工程歩留まりを向上させることが可能となる。
Also, with such a configuration, the distance between the two
(第8の実施形態)
次に、本発明の第8の実施形態による電子素子実装用基板1について、図13を参照しつつ説明する。ここで、中心点Pは複数の穴6の中心を指している。また、2つの穴6の中心点P同士を結んだ第1仮想直線αを2点鎖線で示している。また、第1仮想線αの中心と垂直に交わる第2仮想線βを2点鎖線で示している。
(Eighth embodiment)
Next, an electronic
本実施形態における電子素子実装用基板1において、第7の実施形態の電子素子実装用基板1と異なる点は、第1実装領域4上にアライメントマーク7を有している点である。
The electronic
図13に示す例では、基板2aは第1実装領域4にアライメントマーク7を有しており、複数の穴6は、平面視において円形状であり、平面視において、枠体2bの内壁の角部を挟んだ2つの穴6の中心P同士を結んだ第1仮想直線αの中心と垂直に交わる第2仮想直線βは、枠体2bの内壁の角部およびアライメントマーク7の角部(中心)と交わっている。ここで、アライメントマーク7とは第1実装領域4に設けられており、電子素子10を搭載する際に用いられる位置合わせマークである。このような構成であっても、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となり、本発明の効果を奏することが可能となる。
In the example shown in FIG. 13, the
また、このような構成であることで電子素子10と枠体2bの内壁との位置合わせ、枠体2bの内壁と蓋体12との位置合わせ、および電子素子10と蓋体12との位置合わせが可能となる。よって、電子素子10がCCDまたはCMOSなどの撮像素子であるとき、電子素子10と蓋体12との位置合わせを高精度とすることができ、光軸ずれなどが発生することを低減させることが可能となる。よって、電子装置21の機能をより向上させることが可能となる。
In addition, with such a configuration, alignment between the
図13に示す例では2つの穴6は円形状であるが、2つの穴6の形状は上述したL字形状または十字形状などの他の形状であってもよい。2つの穴6が円形状でない場合は、中点Pは例えば対角線の交わる場所、各辺の中点を通る仮想線の交わる場所など適宜定めることが可能となる。
Although the two
(第9の実施形態)
次に、本発明の第9の実施形態による電子素子実装用基板1について、図14を参照しつつ説明する。ここで、中心点Pは複数の穴6の中心を指している。また、2つの穴6の中心点P同士を結んだ第1仮想直線αを2点鎖線で示している。また、第1仮想線αの中心と垂直に交わる第2仮想線βを2点鎖線で示している。
(Ninth embodiment)
Next, an electronic
本実施形態における電子素子実装用基板1において、第7の実施形態の電子素子実装用基板1と異なる点は、複数の穴6の位置が異なる点である。
The electronic
図14に示す例では、複数の穴6は、平面視において円形状であり、平面視において、枠体2bの内壁の角部を挟んだ2つの穴6の中心P同士を結んだ第1仮想直線αの中心と垂直に交わる第2仮想直線βは、枠体2bの外縁の角部からずれている。このような構成であっても、複数の穴6を有することで、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となる。よって、電子素子実装用基板1の上面を研磨し平坦度を向上させつつ、蓋体12の実装の位置精度も向上させることが可能となる。よって、電子装置21の高機能化が可能となる。また、このような構造であることで、例えば蓋体12と基体2とが相似の関係になかった場合においても、複数の穴6で蓋体12の位置合わせを行うことが可能となる。
In the example shown in FIG. 14, the plurality of
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、各図に示す例では、電極パッド3の形状は上面視において矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電極パッド3の配置、数、形状および電子素子の実装方法などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものでない。また、各実施形態同士の組み合わせも可能である。
The present invention is not limited to the examples of the embodiments described above, and various modifications such as numerical values are possible. Further, for example, in the examples shown in the drawings, the shape of the
1・・・・電子素子実装用基板
2・・・・基体
2a・・・基板
2b・・・枠体
3・・・・電極パッド
4・・・・第1実装領域
5・・・・第2実装領域
6・・・・穴
6a・・・金属層
7・・・・アライメントマーク
10・・・電子素子
12・・・蓋体
13・・・電子素子接続部材
14・・・蓋体接続部材
16・・・接合材
21・・・電子装置
31・・・電子モジュール
32・・・筐体
α・・・・第1仮想線
β・・・・第2仮想線
P・・・・中心点(中心)
REFERENCE SIGNS
Claims (13)
上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、
前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有しており、
前記枠体の上面は、前記基板の下面よりも表面粗さが大きいことを特徴とする電子素子実装用基板。 a substrate having a first mounting region on which an electronic element is mounted;
a frame having a second mounting area to which a lid is joined on the upper surface, and a frame positioned on the upper surface of the substrate so as to surround the first mounting area;
The frame has a polished upper surface and has a plurality of holes positioned on the upper surface of the frame in plan view,
An electronic element mounting substrate, wherein the upper surface of the frame has a surface roughness larger than that of the lower surface of the substrate.
上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、
前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有しており、
前記枠体の上面は、前記基板の上面よりも表面粗さが大きいことを特徴とする電子素子実装用基板。 a substrate having a first mounting region on which an electronic element is mounted;
a frame having a second mounting area to which a lid is joined on the upper surface, and a frame positioned on the upper surface of the substrate so as to surround the first mounting area;
The frame has a polished upper surface and has a plurality of holes positioned on the upper surface of the frame in plan view,
An electronic element mounting board, wherein the upper surface of the frame has a surface roughness larger than that of the upper surface of the substrate.
上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、
前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有しており、
前記複数の穴の深さは、前記枠体および前記基板で囲まれた凹部の深さよりも浅いことを特徴とする電子素子実装用基板。 a substrate having a first mounting region on which an electronic element is mounted;
a frame having a second mounting area to which a lid is joined on the upper surface, and a frame positioned on the upper surface of the substrate so as to surround the first mounting area;
The frame has a polished upper surface and has a plurality of holes positioned on the upper surface of the frame in plan view,
An electronic element mounting substrate, wherein the depth of the plurality of holes is shallower than the depth of the recess surrounded by the frame and the substrate.
上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、
前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有しており、
前記枠体の内壁は、平面視において矩形状であり、
前記複数の穴は、平面視において前記枠体の内壁の角部を挟んで位置することを特徴とする電子素子実装用基板。 a substrate having a first mounting region on which an electronic element is mounted;
a frame having a second mounting area to which a lid is joined on the upper surface, and a frame positioned on the upper surface of the substrate so as to surround the first mounting area;
The frame has a polished upper surface and has a plurality of holes positioned on the upper surface of the frame in plan view,
The inner wall of the frame is rectangular in plan view,
An electronic element mounting substrate, wherein the plurality of holes are located across corners of the inner wall of the frame in a plan view.
上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、
前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有しており、
前記複数の穴は、平面視において円形状であり、
平面視において、前記枠体の内壁の角部を挟んだ2つの穴の中心同士を結んだ第1仮想直線の中心と垂直に交わる第2仮想直線は、前記角部と交わることを特徴とする電子素子実装用基板。 a substrate having a first mounting region on which an electronic element is mounted;
a frame having a second mounting area to which a lid is joined on the upper surface, and a frame positioned on the upper surface of the substrate so as to surround the first mounting area;
The frame has a polished upper surface and has a plurality of holes positioned on the upper surface of the frame in plan view,
The plurality of holes are circular in plan view,
A second imaginary straight line that perpendicularly intersects the center of a first imaginary straight line that connects the centers of two holes sandwiching the corners of the inner wall of the frame in plan view intersects the corners. board for mounting electronic devices.
上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、
前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有しており、
前記複数の穴は、平面視において円形状であり、
平面視において、前記枠体の内壁の角部を挟んだ2つの穴の中心同士を結んだ第1仮想直線の中心と垂直に交わる第2仮想直線は、前記枠体の外縁の角部からずれていることを特徴とする電子素子実装用基板。 a substrate having a first mounting region on which an electronic element is mounted;
a frame having a second mounting area to which a lid is joined on the upper surface, and a frame positioned on the upper surface of the substrate so as to surround the first mounting area;
The frame has a polished upper surface and has a plurality of holes positioned on the upper surface of the frame in plan view,
The plurality of holes are circular in plan view,
In a plan view, a second imaginary straight line perpendicular to the center of the first imaginary straight line connecting the centers of the two holes sandwiching the corners of the inner wall of the frame is displaced from the corners of the outer edge of the frame. An electronic device mounting substrate, characterized in that:
子実装用基板。 The electronic device according to any one of claims 1 to 10 , wherein the substrate and the frame contain resin, and the substrate and the frame are bonded with a bonding material. Board for mounting.
前記第1実装領域に実装された電子素子と、
前記電子素子を覆って、前記第2実装領域に実装された蓋体と、を備えたことを特徴とする電子装置。 An electronic device mounting substrate according to any one of claims 1 to 12 ;
an electronic element mounted in the first mounting region;
and a lid that covers the electronic element and is mounted in the second mounting area.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019014381A JP7227019B2 (en) | 2019-01-30 | 2019-01-30 | Electronic device mounting board, electronic device, and electronic module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019014381A JP7227019B2 (en) | 2019-01-30 | 2019-01-30 | Electronic device mounting board, electronic device, and electronic module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020123661A JP2020123661A (en) | 2020-08-13 |
JP7227019B2 true JP7227019B2 (en) | 2023-02-21 |
Family
ID=71993661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019014381A Active JP7227019B2 (en) | 2019-01-30 | 2019-01-30 | Electronic device mounting board, electronic device, and electronic module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7227019B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101341A (en) | 2003-08-27 | 2005-04-14 | Kyocera Corp | Solid state imaging device |
JP2017228724A (en) | 2016-06-24 | 2017-12-28 | イビデン株式会社 | Method for manufacturing printed-wiring board, method for manufacturing electronic device, printed-wiring board, and electronic device |
JP2018186173A (en) | 2017-04-25 | 2018-11-22 | 京セラ株式会社 | Substrate for mounting electronic element, electronic apparatus, and electronic module |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07245335A (en) * | 1994-03-07 | 1995-09-19 | Sumitomo Kinzoku Ceramics:Kk | Ceramic substrate and method for recognizing its position |
-
2019
- 2019-01-30 JP JP2019014381A patent/JP7227019B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101341A (en) | 2003-08-27 | 2005-04-14 | Kyocera Corp | Solid state imaging device |
JP2017228724A (en) | 2016-06-24 | 2017-12-28 | イビデン株式会社 | Method for manufacturing printed-wiring board, method for manufacturing electronic device, printed-wiring board, and electronic device |
JP2018186173A (en) | 2017-04-25 | 2018-11-22 | 京セラ株式会社 | Substrate for mounting electronic element, electronic apparatus, and electronic module |
Also Published As
Publication number | Publication date |
---|---|
JP2020123661A (en) | 2020-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6496026B2 (en) | Wiring board and electronic device | |
JP7072644B2 (en) | Electronic element mounting boards, electronic devices, and electronic modules | |
WO2019082923A1 (en) | Imaging-element mounting substrate, imaging device, and imaging module | |
US20170351069A1 (en) | Electronic component mounting package and electronic device | |
JP7011395B2 (en) | Substrate for mounting electronic devices, electronic devices and electronic modules | |
CN108735706B (en) | Substrate for mounting electronic component, electronic device, and electronic module | |
JP2018032704A (en) | Substrate for electronic element mounting, electronic device and electronic module | |
JP2023091083A (en) | Substrate for mounting electronic element, electronic device, and electronic module | |
JP7227019B2 (en) | Electronic device mounting board, electronic device, and electronic module | |
JP7176103B2 (en) | ELECTRONIC DEVICE MOUNTING SUBSTRATE AND ELECTRONIC DEVICE | |
CN107615477B (en) | Substrate for mounting electronic component and electronic device | |
JP6408341B2 (en) | Imaging device mounting substrate, imaging device, and imaging module | |
JP7210191B2 (en) | Electronic device mounting board, electronic device, and electronic module | |
JP7163409B2 (en) | Substrate for mounting electronic device and electronic device | |
JP7237990B2 (en) | Substrate for mounting electronic device and electronic device | |
JP6121860B2 (en) | Wiring board and electronic device | |
JP7391494B2 (en) | Motherboards for mounting electronic devices, substrates for mounting electronic devices, and electronic devices | |
WO2020137878A1 (en) | Substrate for mounting electronic component, and electronic device | |
JP7307161B2 (en) | Electronic device mounting board, electronic device, and electronic module | |
JP7242870B2 (en) | Mounting boards and electronic devices | |
WO2021020447A1 (en) | Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate | |
JP7273179B2 (en) | Mounting substrates, electronic devices, and electronic modules | |
JP2019009375A (en) | Electronic element mounting board, electronic equipment and electronic module | |
JP2018107181A (en) | Electronic device and electronic module | |
JP2021158322A (en) | Mounting board, electronic device, and electronic module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7227019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |