JP7227019B2 - Electronic device mounting board, electronic device, and electronic module - Google Patents

Electronic device mounting board, electronic device, and electronic module Download PDF

Info

Publication number
JP7227019B2
JP7227019B2 JP2019014381A JP2019014381A JP7227019B2 JP 7227019 B2 JP7227019 B2 JP 7227019B2 JP 2019014381 A JP2019014381 A JP 2019014381A JP 2019014381 A JP2019014381 A JP 2019014381A JP 7227019 B2 JP7227019 B2 JP 7227019B2
Authority
JP
Japan
Prior art keywords
frame
substrate
mounting
holes
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019014381A
Other languages
Japanese (ja)
Other versions
JP2020123661A (en
Inventor
健一 浦
俊思 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2019014381A priority Critical patent/JP7227019B2/en
Publication of JP2020123661A publication Critical patent/JP2020123661A/en
Application granted granted Critical
Publication of JP7227019B2 publication Critical patent/JP7227019B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子素子等が実装される電子素子実装用基板、電子装置および電子モジュールに関するものである。 The present invention relates to an electronic element mounting substrate, an electronic device, and an electronic module on which an electronic element or the like is mounted.

絶縁層と配線層を含み、凹部を有する基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板を使用した電子装置は凹部からの上面に蓋体を実装する構造が知られている。(特許文献1参照)。 2. Description of the Related Art An electronic device mounting board is known which includes a substrate having a concave portion and including an insulating layer and a wiring layer. Also, an electronic device using such an electronic element mounting substrate is known to have a structure in which a cover is mounted on the upper surface of the concave portion. (See Patent Document 1).

特開2002-111148号公報Japanese Unexamined Patent Application Publication No. 2002-111148

近年、電子装置は高機能化が要求されている。そのため、電子装置に使用される電子素子実装用基板は、その凹部の上面に実装する蓋体の実装精度(位置/平衡度)の向上が要求されている。この要求にこたえるため、電子素子実装用基板の上面を研磨加工することが考えらえるが、研磨加工を行うと上面に位置合わせマークを設けることができず、蓋体の実装精度(位置)の向上が難しくなることが懸念されていた。 In recent years, electronic devices are required to have higher functionality. Therefore, electronic element mounting substrates used in electronic devices are required to improve the mounting accuracy (position/balance) of the lid mounted on the upper surface of the recess. In order to meet this demand, it is conceivable to polish the top surface of the substrate for mounting electronic devices, but if the polishing process is performed, alignment marks cannot be provided on the top surface, and the mounting accuracy (position) of the lid cannot be provided. There was concern that improvement would become difficult.

本発明の1つの態様に係る電子素子実装用基板は、上面に電子素子が実装される第1実装領域を有する基板と、上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有していることを特徴としている。 An electronic device mounting substrate according to one aspect of the present invention has a substrate having a first mounting region on which an electronic device is mounted, and a second mounting region on which a cover is joined. and a frame positioned surrounding the first mounting area on an upper surface of the frame, the upper surface of the frame being polished, and a plurality of It is characterized by having a hole of

本発明の1つの態様に係る電子装置は、電子素子実装用基板と、前記第1実装領域に実装された電子素子と、前記電子素子を覆って、前記第2実装領域に実装された蓋体とを有していることを特徴とする。 An electronic device according to one aspect of the present invention includes: an electronic element mounting substrate; an electronic element mounted in the first mounting area; and a lid covering the electronic element and mounted in the second mounting area. It is characterized by having

本発明の1つの態様に係る電子素子実装用基板は、研磨された枠体の上面に複数の穴が位置している。これにより、この複数の穴を位置合わせ用のマークとして使用することが可能となる。よって、枠体の表面を研磨し平衡度を向上させつつ、蓋体の実装精度(位置精度)を向上させることが可能となる。これらのことにより、電子装置の蓋体の実装精度を向上させることが可能となり、電子装置の高機能が可能となる。 An electronic device mounting substrate according to one aspect of the present invention has a plurality of holes positioned on the polished upper surface of the frame. This allows the holes to be used as alignment marks. Therefore, it is possible to improve the mounting accuracy (positional accuracy) of the lid while improving the balance by polishing the surface of the frame. As a result, it is possible to improve the mounting accuracy of the lid of the electronic device, and to achieve high functionality of the electronic device.

図1(a)は本発明の第1の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図1(b)は図1(a)のX1-X1線に対応する縦断面図である。FIG. 1(a) is a top view showing the appearance of an electronic device mounting substrate and an electronic device according to the first embodiment of the present invention, and FIG. 1(b) is taken along line X1-X1 of FIG. 1(a). Fig. 4 is a corresponding longitudinal sectional view; 図2(a)は本発明の第1の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図2(b)は図2(a)のX2-X2線に対応する縦断面図である。FIG. 2(a) is a top view showing the appearance of an electronic element mounting substrate and an electronic device according to another aspect of the first embodiment of the present invention, and FIG. 2(b) is X2 in FIG. 2(a). It is a vertical cross-sectional view corresponding to the -X2 line. 図3(a)は本発明の第1の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図である。FIG. 3(a) is a top view showing the appearance of an electronic element mounting substrate and an electronic device according to another aspect of the first embodiment of the present invention. 図4(a)は本発明の第1の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図4(b)は図4(a)のX4-X4線に対応する縦断面図である。FIG. 4(a) is a top view showing the appearance of an electronic device mounting substrate and an electronic device according to another aspect of the first embodiment of the present invention, and FIG. 4(b) is X4 in FIG. 4(a). - It is a longitudinal cross-sectional view corresponding to X4 line. 図5(a)は本発明の第2の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図5(b)は図5(a)のX5-X5線に対応する縦断面図である。FIG. 5(a) is a top view showing the appearance of an electronic device mounting substrate and an electronic device according to a second embodiment of the present invention, and FIG. 5(b) is taken along line X5-X5 of FIG. 5(a). Fig. 4 is a corresponding longitudinal sectional view; 図6(a)は本発明の第3の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図6(b)は図6(a)のX6-X6線に対応する縦断面図である。FIG. 6(a) is a top view showing the appearance of an electronic element mounting board and an electronic device according to a third embodiment of the present invention, and FIG. 6(b) is taken along line X6-X6 of FIG. 6(a). Fig. 4 is a corresponding longitudinal sectional view; 図7(a)は本発明の第4の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図7(b)は図7(a)のX7-X7線に対応する縦断面図である。FIG. 7(a) is a top view showing the appearance of an electronic device mounting substrate and an electronic device according to a fourth embodiment of the present invention, and FIG. 7(b) is taken along line X7-X7 of FIG. 7(a). Fig. 4 is a corresponding longitudinal sectional view; 図8は本発明の第5の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図である。FIG. 8 is a top view showing the appearance of an electronic device mounting board and an electronic device according to a fifth embodiment of the present invention. 図9は本発明の第5の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図である。FIG. 9 is a top view showing the appearance of an electronic device mounting substrate and an electronic device according to another aspect of the fifth embodiment of the present invention. 図10は本発明の第6の実施形態に係る電子素子実装用基板および電子装置の縦断面図である。FIG. 10 is a longitudinal sectional view of an electronic device mounting board and an electronic device according to a sixth embodiment of the present invention. 図11は本発明の第6の実施形態のその他の態様に係る電子素子実装用基板および電子装置の縦断面図である。FIG. 11 is a vertical cross-sectional view of an electronic device mounting board and an electronic device according to another aspect of the sixth embodiment of the present invention. 図12は本発明の第7の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図12(b)は図12(a)の要部Aの拡大図である。FIG. 12 is a top view showing the appearance of an electronic device mounting substrate and an electronic device according to a seventh embodiment of the present invention, and FIG. 12(b) is an enlarged view of the main part A of FIG. 12(a). . 図13は本発明の第8の実施形態に係る電子素子実装用基板の外観を示す上面図であり、図13(b)は図13(a)の要部Bの拡大図である。FIG. 13 is a top view showing the appearance of an electronic device mounting substrate according to the eighth embodiment of the present invention, and FIG. 13(b) is an enlarged view of the main part B of FIG. 13(a). 図14は本発明の第9の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図14(b)は図14(a)の要部Cの拡大図である。FIG. 14 is a top view showing the appearance of an electronic element mounting substrate and an electronic device according to the ninth embodiment of the present invention, and FIG. 14(b) is an enlarged view of the main part C of FIG. .

<電子素子実装用基板および電子装置の構成>
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方とする。
<Structure of Electronic Device Mounting Board and Electronic Device>
Several exemplary embodiments of the invention will now be described with reference to the drawings. In the following description, an electronic device is defined as a structure in which an electronic element is mounted on an electronic element mounting board. Further, an electronic module is defined as a structure having a housing or member provided so as to be located on the upper surface side of the electronic device mounting substrate or to surround the electronic device. The electronic element mounting board, the electronic device, and the electronic module may be oriented upward or downward, but for the sake of convenience, an orthogonal coordinate system xyz is defined, and the positive side in the z direction is oriented upward.

(第1の実施形態)
図1~図4を参照して本発明の第1の実施形態に係る電子素子実装用基板1、並びにそれを備えた電子装置21について説明する。なお、図1、図2および図4には電子装置21の上面図および断面図を示しており、図3には電子素子実装用基板1の上面図を示している。
(First embodiment)
An electronic device mounting board 1 according to a first embodiment of the present invention and an electronic device 21 having the same will be described with reference to FIGS. 1 to 4. FIG. 1, 2 and 4 show a top view and a cross-sectional view of the electronic device 21, and FIG. 3 shows a top view of the electronic device mounting substrate 1. As shown in FIG.

電子素子実装用基板1は、基板2aと枠体2bを有する。基板2aは、 上面に電子素
子10が実装される第1実装領域4を有する。枠体2bは、上面に蓋体12が接合される第2実装領域5を有するとともに、基板2aの上面に、第1実装領域4を囲んで位置している。枠体2bは、上面が研磨された状態である。枠体2bは、平面視において枠体2bの上面に位置した複数の穴6を有している。
The electronic device mounting substrate 1 has a substrate 2a and a frame 2b. The substrate 2a has a first mounting area 4 on which the electronic element 10 is mounted. The frame 2b has a second mounting area 5 to which the lid 12 is joined on its upper surface, and is located on the upper surface of the substrate 2a so as to surround the first mounting area 4. As shown in FIG. The frame 2b has its upper surface polished. The frame 2b has a plurality of holes 6 located on the upper surface of the frame 2b in plan view.

電子素子実装用基板1は、基板2aと枠体2bを有する。基板2aは、 上面に電子素
子10が実装される第1実装領域4を有する。枠体2bは、上面に蓋体12が接合される第2実装領域5を有するとともに、基板2aの上面に、第1実装領域4を囲んで位置している。
The electronic device mounting substrate 1 has a substrate 2a and a frame 2b. The substrate 2a has a first mounting area 4 on which the electronic element 10 is mounted. The frame 2b has a second mounting area 5 to which the lid 12 is joined on its upper surface, and is located on the upper surface of the substrate 2a so as to surround the first mounting area 4. As shown in FIG.

第1実装領域4とは、少なくとも1つ以上の電子素子10が実装される領域であり、例えば後述する電極パッド3の最外周の内側またはそれ以上等、適宜定めることが可能である。また、第1実装領域4に実装される部品は電子素子10に限らず、例えば電子部品であってもよく、電子素子10または/および電子部品の個数は指定されない。 The first mounting area 4 is an area in which at least one or more electronic elements 10 are mounted, and can be appropriately determined, for example, inside or above the outermost periphery of the electrode pads 3 to be described later. Further, the component to be mounted on the first mounting area 4 is not limited to the electronic element 10, and may be, for example, an electronic component, and the number of electronic elements 10 and/or electronic components is not specified.

第2実装領域5とは、上面視において電子素子10の上面に位置する蓋体12が実装される領域であり、上面視で電子素子10と同程度またはそれ以上の領域を有していればよい。蓋体12は後述する蓋体接合部材14で接合されるが、蓋体接合部材14は第2実装領域5の内側または第2実装領域の外側に位置していてもよい。 The second mounting area 5 is an area where the lid 12 located on the upper surface of the electronic element 10 is mounted when viewed from the top. good. The lid body 12 is joined by a lid body joining member 14, which will be described later, and the lid body joining member 14 may be positioned inside the second mounting area 5 or outside the second mounting area.

以下、基板2a、枠体2bを合わせたものを基体2と称する。 A combination of the substrate 2a and the frame 2b is hereinafter referred to as a base 2. As shown in FIG.

図1に示す例では、基板2a、枠体2bからなる基体2は複数の絶縁層で構成されているが、例えばモールドで形成された構成、金型等の押圧で形成された構成またはその他、1層のみの構成等であってもよい。基体2を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が含まれる。 In the example shown in FIG. 1, the base 2 consisting of the substrate 2a and the frame 2b is composed of a plurality of insulating layers. A configuration of only one layer or the like may also be used. The material of the insulating layer forming the base 2 includes, for example, electrically insulating ceramics or resin.

基体2を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板2を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。 Examples of electrically insulating ceramics used as materials for the insulating layer forming the substrate 2 include aluminum oxide sintered bodies, mullite sintered bodies, silicon carbide sintered bodies, aluminum nitride sintered bodies, and silicon nitride. sintered bodies or glass-ceramic sintered bodies; Examples of resins used as materials for the insulating layer forming the substrate 2 include thermoplastic resins, epoxy resins, polyimide resins, acrylic resins, phenolic resins, fluorine-based resins, and the like. The fluororesin includes, for example, tetrafluoroethylene resin.

基体2は、図1に示すように7層の絶縁層から形成されていてもよいし、6層以下または8層以上の絶縁層から形成されていてもよい。絶縁層が6層以下の場合には、電子素子実装用基板1の薄型化を図ることができる。また、絶縁層が8層以上の場合には、電子素子実装用基板1の剛性を高めることができる。 The substrate 2 may be formed of 7 insulating layers as shown in FIG. 1, or may be formed of 6 or less or 8 or more insulating layers. When the number of insulating layers is six or less, the thickness of the electronic element mounting substrate 1 can be reduced. Further, when the number of insulating layers is eight or more, the rigidity of the electronic element mounting substrate 1 can be increased.

電子素子実装用基板1は例えば、最外周の1辺の大きさは0.3mm~10cmであり、平面視において電子素子実装用基板1が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板1の厚みは0.2mm以上である。 For example, the size of one side of the outermost circumference of the electronic device mounting substrate 1 is 0.3 mm to 10 cm. There may be. Further, for example, the thickness of the electronic element mounting board 1 is 0.2 mm or more.

枠体2bは、基板2aの上面に、第1実装領域4を囲んで位置している。ここで、第1実装領域4を囲んでいるとは、例えば枠体2bの内壁は第1実装領域4と同程度であってもよいし、枠体2bの内壁は上面視で第1実装領域4よりも大きくてもよい。 The frame 2b is located on the upper surface of the substrate 2a so as to surround the first mounting area 4. As shown in FIG. Here, "surrounding the first mounting area 4" means that, for example, the inner wall of the frame 2b may be approximately the same as the first mounting area 4, and the inner wall of the frame 2b may be the same as the first mounting area when viewed from above. It may be greater than 4.

電子素子実装用基板1の基体2は、電極パッド3を有していてもよい。ここで、電極パッド3は、例えば電子素子10または/および電子部品と電気的に接続されるパッドをさしている。 The substrate 2 of the electronic device mounting substrate 1 may have electrode pads 3 . Here, the electrode pads 3 refer to pads electrically connected to, for example, the electronic element 10 and/or electronic components.

また、電子素子実装用基板1の基体2の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基体2と外部回路基板、あるいは電子装置21と外部回路基板とを電気的に接続していてもよい。 External circuit connection electrodes may be provided on the upper surface, side surface, or lower surface of the substrate 2 of the electronic element mounting board 1 . The external circuit connection electrodes may electrically connect the substrate 2 and the external circuit board, or the electronic device 21 and the external circuit board.

さらに基体2の上面または下面には、電極パッド3または/および外部回路接続用電極以外に、絶縁層間に形成される電極、内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら電極、内部配線導体または貫通導体は、基板2の表面に露出していてもよい。この電極、内部配線導体または貫通導体によって、電極パッド3または/および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。 In addition to the electrode pads 3 and/or external circuit connection electrodes, the upper or lower surface of the substrate 2 is provided with electrodes formed between insulating layers, internal wiring conductors, and through conductors for vertically connecting the internal wiring conductors. may be These electrodes, internal wiring conductors or through conductors may be exposed on the surface of the substrate 2 . The electrode pads 3 and/or the external circuit connection electrodes may be electrically connected by the electrodes, internal wiring conductors, or through conductors.

電極パッド3、外部回路接続用電極、電極、内部配線導体または/および貫通導体は、基体2が電気絶縁性セラミックスから成る場合には、タングステン(W)、モリブデン(Mo)、マンガン(Mn)、パラジウム(Pd)、銀(Ag)若しくは銅(Cu)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。また、銅(Cu)のみからなっていてもよい。また、電極パッド3、外部回路接続用電極、内部配線導体または/および貫通導体は、基体2が樹脂から成る場合には、銅(Cu)、金(Au)、アルミニウム(Al)、ニッケル(Ni)、モリブデン(Mo)、パラジウム(Pd)若しくはチタン(Ti)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。 When the substrate 2 is made of electrically insulating ceramics, the electrode pads 3, external circuit connection electrodes, electrodes, internal wiring conductors and/or through conductors are made of tungsten (W), molybdenum (Mo), manganese (Mn), Palladium (Pd), silver (Ag), copper (Cu), or alloys containing at least one metal material selected from these are included. Moreover, it may consist only of copper (Cu). When the base 2 is made of resin, the electrode pads 3, external circuit connection electrodes, internal wiring conductors and/or penetrating conductors may be copper (Cu), gold (Au), aluminum (Al), nickel (Ni ), molybdenum (Mo), palladium (Pd), titanium (Ti), or alloys containing at least one metal material selected from these.

電極パッド3、外部回路接続用電極、電極、内部配線導体または/および貫通導体の露出表面に、さらにめっき層を有していてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を低減することができる。また、この構成によれば、電極パッド3と電子素子10と、をワイヤボンディング等の電子素子接続部材13を介して良好に電気的接続することができる。めっき層は、例えば、厚さ0.5μm~10μmのNiめっき層を被着させるか、またはこのNiめっき層および厚さ0.5μm~3μmの金(Au)めっき層を順次被着させてもよい。 The exposed surfaces of the electrode pads 3, external circuit connection electrodes, electrodes, internal wiring conductors and/or through conductors may further have a plating layer. According to this configuration, it is possible to protect the exposed surfaces of the electrode for external circuit connection, the conductor layer, and the through conductor and reduce oxidation. Moreover, according to this configuration, the electrode pads 3 and the electronic element 10 can be electrically connected well through the electronic element connection member 13 such as wire bonding. The plating layer is, for example, a Ni plating layer with a thickness of 0.5 μm to 10 μm, or a Ni plating layer and a gold (Au) plating layer with a thickness of 0.5 μm to 3 μm. good.

電子素子実装用基板1の枠体2bは、上面が研磨された状態である。ここで、研磨された状態とは、例えば走査電子顕微鏡等を用いて表面を観察した場合、その一部または全体が粒内破壊されている領域を有している状態であってもよい。また、研磨された状態とは、例えば枠 体2bの上面は、基板2aの下面よりも表面粗さが大きい場合であってもよい。また、研磨された状態とは、例えば 枠体の上面は、基板2aの上面よりも表面粗さが大きい場合であってもよい。いずれの場合においても、枠体2bは研磨された状態であるため、枠体2bの上面の平坦度を向上させることが可能となり、蓋体12の実装精度を向上させることが可能となる。 The upper surface of the frame 2b of the electronic device mounting board 1 is polished. Here, the polished state may be a state in which, when the surface is observed with a scanning electron microscope or the like, a part or the whole of the surface has an intragranular fracture region. The polished state may be, for example, the case where the upper surface of the frame 2b has a larger surface roughness than the lower surface of the substrate 2a. The polished state may be, for example, a case where the upper surface of the frame has a larger surface roughness than the upper surface of the substrate 2a. In either case, since the frame 2b is in a polished state, the flatness of the top surface of the frame 2b can be improved, and the mounting accuracy of the lid 12 can be improved.

なお、表面粗さは、算術平均粗さのことである。算術平均粗さは、算術平均粗さRaとして1994年度JIS規格B0601(2001年度一部改訂)による算術平均粗さを採用し、針がついた接触式あるいはレーザー等の非接触式の表面粗さ測定機を 使用して
、測定される。このとき、算術平均粗さを、算術平均高さから算出してもよい。算術平均高さについては、定義域の表面積が、定義域の面積に対してどれだけ増大しているかから算出することができる。つまり、定義域の面積は、JIS規格に基づくとSdr=0であるのに対して、定義域に凹凸があると、Sdrが増大することになる。これらの方法によって、算出することができる。
In addition, surface roughness is arithmetic mean roughness. For the arithmetic mean roughness Ra, the arithmetic mean roughness according to the 1994 JIS standard B0601 (partially revised in 2001) is adopted, and the surface roughness of a contact type with a needle or a non-contact type such as a laser is used. Measured using a measuring instrument. At this time, the arithmetic mean roughness may be calculated from the arithmetic mean height. The arithmetic mean height can be calculated from how much the surface area of the domain increases with respect to the area of the domain. In other words, while the area of the defined domain is Sdr=0 based on the JIS standard, if the defined domain has irregularities, Sdr increases. It can be calculated by these methods.

電子素子実装用基板1の枠体2bは、平面視において枠体2bの上面に位置した複数の穴6を有している。 The frame 2b of the electronic device mounting substrate 1 has a plurality of holes 6 positioned on the upper surface of the frame 2b in plan view.

近年、電子装置は高機能化が要求されている。そのため、電子装置に使用される電子素子実装用基板は、その凹部の上面に実装する蓋体の実装精度(位置/平衡度)の向上も要求されている。この要求に答えるため、電子素子実装用基板の上面を研磨加工し、平衡度を向上させることが考えられているが、電子素子実装用基板の表面の研磨加工をおこなう
と上面に位置合わせマークを設けることができず、蓋体の実装精度(位置)の向上が難しくなることが懸念されていた。
In recent years, electronic devices are required to have higher functionality. Therefore, electronic element mounting substrates used in electronic devices are required to improve the mounting accuracy (position/balance) of the lid mounted on the upper surface of the recess. In order to meet this demand, polishing the upper surface of the electronic device mounting substrate to improve the degree of balance has been considered. Therefore, there was a concern that it would be difficult to improve the mounting accuracy (position) of the lid.

これに対して本実施形態では、電子素子実装用基板1の枠体2bは平面視において枠体2bの上面に位置した複数の穴6を有している。この複数の穴6を有することで、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となる。よって、電子素子実装用基板1の上面を研磨し平坦度を向上させつつ、蓋体12の実装の位置精度も向上させることが可能となる。よって、電子装置21の高機能化が可能となる。 On the other hand, in the present embodiment, the frame 2b of the electronic device mounting substrate 1 has a plurality of holes 6 positioned on the upper surface of the frame 2b in plan view. Having the plurality of holes 6 makes it possible to use the plurality of holes 6 as alignment marks in the process of mounting the lid 12 . Therefore, it is possible to improve the mounting position accuracy of the lid 12 while improving the flatness of the upper surface of the electronic element mounting substrate 1 by polishing. Therefore, it is possible to enhance the functionality of the electronic device 21 .

電子素子実装用基板1は、図1に示す例のように枠 体2bの内壁は、断面視において
階段状になっていてもよい。またこの時、図1に示す例のように電極パッド3は階段状となっている枠体2bの階段状の部分に位置していてもよい。これにより、電極パッド3が枠体2bの階段状の部分に位置していることで、実装領域4に実装される電子素子10の上面と電極パッド3との断面視における位置が同程度の高さ位置とすることが可能となる。よって、電子素子接続部材13の長さを短くすることが可能となる。これにより、電気特性の向上が可能となる。また、電子素子10のパッドと電極パッド3との間の電子素子接続部材13の長さを短くすることが可能となることで、電子素子接続部材13の位置精度を向上させることが可能となる。よって、電子装置21の高機能化が可能となる。
In the electronic device mounting substrate 1, the inner wall of the frame 2b may be stepped in a cross-sectional view as in the example shown in FIG. At this time, as in the example shown in FIG. 1, the electrode pads 3 may be positioned in the stepped portions of the frame body 2b having a stepped shape. Accordingly, since the electrode pads 3 are positioned in the stepped portion of the frame 2b, the upper surface of the electronic element 10 mounted in the mounting area 4 and the electrode pads 3 are positioned at approximately the same height in a cross-sectional view. position. Therefore, it is possible to shorten the length of the electronic element connection member 13 . This makes it possible to improve electrical characteristics. Further, since the length of the electronic element connecting member 13 between the pad of the electronic element 10 and the electrode pad 3 can be shortened, the positional accuracy of the electronic element connecting member 13 can be improved. . Therefore, it is possible to enhance the functionality of the electronic device 21 .

電子素子実装用基板1の 枠体2bは、セラミック材料を含んでいてもよい。枠体2b
がセラミック材料を含んでいることで、枠体2bと基板2aとは積層し、また焼結することで接合することが可能となる。これにより枠体2bと基板2aとの接合強度をより向上させることが可能となる。また、枠体2bがセラミック材料であることで複数の穴6を金型等の打ち抜きで、一括形成することが可能となる。よって、複数の穴6同士の位置精度を向上させることが可能となり、より蓋体12を実装する位置精度を向上させることが可能となる。よって本実施形態の効果をより向上させることが可能となる。
The frame 2b of the electronic device mounting board 1 may contain a ceramic material. Frame body 2b
contains a ceramic material, the frame 2b and the substrate 2a can be laminated and joined together by sintering. This makes it possible to further improve the bonding strength between the frame 2b and the substrate 2a. Further, since the frame body 2b is made of a ceramic material, it becomes possible to collectively form a plurality of holes 6 by punching with a mold or the like. Therefore, it is possible to improve the positional accuracy of the plurality of holes 6, and it is possible to further improve the positional accuracy of mounting the lid body 12. FIG. Therefore, it is possible to further improve the effect of the present embodiment.

電子素子実装用基板1の 枠体2bは、樹脂を含んでいるとともに、基板2aおよび枠
体2bは接合材16で接合されていてもよい。枠体2が樹脂を含んでおり、基板2aと接合材16で接合されていることで、枠体2bと基板2aとの材料を適宜異ならせることが可能となる。このことで、例えば枠体2bは熱等で変形し辛い樹脂材料を選択し基板2aは電子素子10と熱膨張率が近い材料を選択することが可能となる。これにより、電子装置21を作製する工程において枠体2bの熱による変形を小さくしつつ基板2aと電子素子10との熱膨張率の違いによる電子素子10への負荷を低減させることが可能となり、蓋体12の実装における位置精度を向上させつつ電子素子10の不良の発生を低減させることが可能となる。よって、本実施形態の効果を向上させることが可能となる。また、枠体2bが樹脂を含んでいることで複数の穴6をレーザー等で作製することが可能となる。よって、複数の穴6の大きさをより小さくすることが可能となり、複数の穴6にダストまたは水分をトラップし、実際に使用する場合にそのダストまたは水分が複数の穴6から排出されノイズになることを低減させることが可能となる。また、複数の穴6にダストまたは水分がトラップされることによる電子素子実装用基板1の劣化を低減させることが可能となる。
The frame 2b of the electronic element mounting substrate 1 may contain a resin, and the substrate 2a and the frame 2b may be joined with a joining material 16. FIG. Since the frame 2 contains resin and is bonded to the substrate 2a with the bonding material 16, the materials of the frame 2b and the substrate 2a can be appropriately changed. This makes it possible, for example, to select a resin material that is not easily deformed by heat or the like for the frame 2b, and select a material having a coefficient of thermal expansion close to that of the electronic element 10 for the substrate 2a. This makes it possible to reduce the load on the electronic element 10 due to the difference in thermal expansion coefficient between the substrate 2a and the electronic element 10 while reducing the thermal deformation of the frame 2b in the process of manufacturing the electronic device 21. It is possible to reduce the occurrence of defects in the electronic element 10 while improving the positional accuracy in mounting the lid 12 . Therefore, it becomes possible to improve the effect of this embodiment. Further, since the frame body 2b contains resin, it becomes possible to produce a plurality of holes 6 by laser or the like. Therefore, the size of the plurality of holes 6 can be made smaller, dust or water is trapped in the plurality of holes 6, and the dust or water is discharged from the plurality of holes 6 in actual use, resulting in noise. It is possible to reduce the Further, deterioration of the electronic element mounting board 1 due to dust or moisture being trapped in the plurality of holes 6 can be reduced.

電子素子実装用基板1の複数の穴6は、図2に示す例のように 、第2実装領域5の外
側に位置していてもよいし、図1に示す例のように、第2実装領域5の内側に位置していてもよい。図2に示す例のように、電子素子実装用基板1の複数の穴6が第2実装領域5の外側に位置していることで、蓋体12を実装する工程において蓋体12の影または蓋体接合部材14が複数の穴6と重なることを低減させることが可能となる。よって、蓋体12の実装位置の精度を向上させることが可能となり、また工程歩留まりの向上が可能となる。また、図1に示す例のように電子素子実装用基板1の複数の穴6は第2実装領域5の内側に位置していてもよい。この場合、複数の穴6は蓋体12を実装後には蓋体12でその開口部を覆うことが可能となる。よって、蓋体12を実装後の電子装置21を例えば外部機器などに搭載した場合において、複数の穴6にダストまたは水分をトラップし、実際に使用する場合にそのダストまたは水分が複数の穴6から排出されノイズになることを低減させることが可能となる。また、複数の穴6にダストまたは水分がトラップされることによる電子素子実装用基板1の劣化を低減させることが可能となる。
The plurality of holes 6 in the electronic device mounting board 1 may be located outside the second mounting area 5 as in the example shown in FIG. It may be located inside the region 5 . As in the example shown in FIG. 2, since the plurality of holes 6 of the electronic element mounting substrate 1 are located outside the second mounting region 5, the shadow or It is possible to reduce the overlapping of the lid body joining member 14 with the plurality of holes 6 . Therefore, it is possible to improve the accuracy of the mounting position of the lid 12, and to improve the process yield. Further, the plurality of holes 6 of the electronic element mounting board 1 may be positioned inside the second mounting area 5 as in the example shown in FIG. In this case, the openings of the plurality of holes 6 can be covered with the lid 12 after the lid 12 is mounted. Therefore, when the electronic device 21 after mounting the lid 12 is mounted on, for example, an external device, dust or moisture is trapped in the plurality of holes 6, and the dust or moisture is trapped in the plurality of holes 6 when actually used. It is possible to reduce the noise emitted from the Further, deterioration of the electronic element mounting board 1 due to dust or moisture being trapped in the plurality of holes 6 can be reduced.

電子素子実装用基板1の 複数の穴6の深さは、平面視において枠体2bおよび基板2
aで囲まれた凹部の深さよりも浅くてもよい。これにより、複数の穴6の深さを基板2aで囲まれた凹部の底面の深さと異ならせることで、上面から光を投射した場合の複数の穴6の色調と基板2aで囲まれた凹部の底面の色調とを異ならせることが可能となる。よって、複数の穴6を画像機等で認識する場合において画像機の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度も向上させることが可能となり、本実施形態の効果をより向上させることが可能となる。また、複数の穴6の深さが平面視において枠体2bおよび基板2aで囲まれた凹部の深さよりも浅いことで、電子素子実装用基板1の上面から光を投射した場合に影が発生し辛くなる。よって、複数の穴6を画像機等で認識する場合において画像機の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度も向上させることが可能となり、本実施形態の効果をより向上させることが可能となる。
The depth of the plurality of holes 6 in the electronic device mounting substrate 1 is the same as that of the frame 2b and the substrate 2 in plan view.
It may be shallower than the depth of the concave portion surrounded by a. As a result, by making the depth of the plurality of holes 6 different from the depth of the bottom surface of the recesses surrounded by the substrate 2a, the color tone of the plurality of holes 6 and the depth of the recesses surrounded by the substrate 2a when light is projected from the upper surface can be changed. It is possible to make the color tone different from that of the bottom surface of the . Therefore, when a plurality of holes 6 are recognized by an imaging device or the like, malfunction of the imaging device can be reduced. Therefore, it is possible to improve the mounting positional accuracy of the lid body 12, and it is possible to further improve the effect of the present embodiment. Further, since the depth of the plurality of holes 6 is shallower than the depth of the recesses surrounded by the frame 2b and the substrate 2a in plan view, shadows are generated when light is projected from the upper surface of the electronic element mounting substrate 1. It gets tough. Therefore, when a plurality of holes 6 are recognized by an imaging device or the like, malfunction of the imaging device can be reduced. Therefore, it is possible to improve the mounting positional accuracy of the lid body 12, and it is possible to further improve the effect of the present embodiment.

電子素子実装用基板1の 複数の穴6は、平面視において円形状であってもよい。複数
の穴6が平面視で円形状であることで、画像機などで電子素子実装用基板1の上面から光を投射した場合に均等に光がはいる。これにより、複数の穴6内部にいびつに影等が発生することを低減させることが可能となる。そのため、複数の穴6を画像機等で認識する場合において画像機の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度も向上させることが可能となり、本実施形態の効果をより向上させることが可能となる。
The plurality of holes 6 in the electronic device mounting substrate 1 may be circular in plan view. Since the plurality of holes 6 are circular in plan view, when light is projected from the upper surface of the electronic element mounting board 1 by an image machine or the like, the light enters evenly. This makes it possible to reduce the occurrence of distorted shadows or the like inside the plurality of holes 6 . Therefore, when a plurality of holes 6 are recognized by an imaging device or the like, malfunction of the imaging device can be reduced. Therefore, it is possible to improve the mounting positional accuracy of the lid body 12, and it is possible to further improve the effect of the present embodiment.

電子素子実装用基板1の複数の穴6は、枠体2bが複数の絶縁層からなるとき図1に示す例のように断面視において少なくとも1層以上の深さであってもよいし、図4に示す例のように複数の絶縁層のうち最上面の1層の途中までの深さであってもよい。図1に示す例のように断面視において少なくとも1層以上の深さであることで、枠体2bを研磨した場合において、その研磨量に誤差が生じたとしても、複数の穴6が浅くなりすぎて画像認識が不可能になることを低減させることが可能となる。また図4に示す例の様に、複数の絶縁層のうち最上面の1層の途中までの深さであることで、複数の穴6を設けた層の直下にも配線を設けることが可能となる。よって、電子素子実装用基板1の配線設計の自由度を向上させることが可能となる。また、図4に示す例の様に複数の穴6の底面は円弧状であってもよい。これにより複数の穴6にダストまたは水分がトラップされづらくなる。図4に示す例のような複数の穴6を作製する方法としては例えば金型等で打痕を付けることで作製することが可能となる。 When the frame 2b is made of a plurality of insulating layers, the plurality of holes 6 in the electronic device mounting board 1 may be at least one layer deep in a cross-sectional view as in the example shown in FIG. 4, the depth may be halfway through one of the uppermost insulating layers. As in the example shown in FIG. 1, since the depth is at least one layer or more in a cross-sectional view, even if an error occurs in the amount of polishing when the frame 2b is polished, the plurality of holes 6 become shallow. It is possible to reduce the possibility that the image recognition becomes impossible due to too much. In addition, as in the example shown in FIG. 4, by setting the depth to the middle of the uppermost one layer among the plurality of insulating layers, it is possible to provide wiring directly under the layer in which the plurality of holes 6 are provided. becomes. Therefore, it is possible to improve the degree of freedom in wiring design of the electronic element mounting board 1 . Further, the bottom surfaces of the plurality of holes 6 may be arc-shaped as in the example shown in FIG. This makes it difficult for dust or moisture to become trapped in the plurality of holes 6 . As a method for producing a plurality of holes 6 as in the example shown in FIG.

図3に示す例のように、複数の穴6は少なくとも3つあればよく、蓋体12が矩形状であるとき、その3つの複数の穴6は蓋体12の各角部近傍に位置していてもよい。複数の穴6が少なくとも3つあることで、蓋体12の実装においてX方向、Y方向および回転方向における位置合わせが可能となる。よって、よって、蓋体12の実装の位置精度も向上させることが可能となり、本実施形態の効果をより向上させることが可能となる。また、電子素子実装用基板1は複数の穴6が3つ以上あることで、電子素子実装用基板1事態の方向性も表すことが可能となる。よって、方向性が異なる状態で蓋体12を接合する不具合などを低減させることが可能となり、蓋体12の実装工程負荷を低減させることが可能
となる。
As in the example shown in FIG. 3, at least three holes 6 are sufficient, and when the cover 12 is rectangular, the three holes 6 are positioned near each corner of the cover 12. may be The presence of at least three holes 6 enables alignment in the X direction, the Y direction, and the rotational direction in mounting the lid 12 . Accordingly, it is possible to improve the mounting positional accuracy of the lid body 12, and to further improve the effect of the present embodiment. In addition, since the electronic element mounting substrate 1 has three or more holes 6, it is possible to express the directionality of the electronic element mounting substrate 1 as well. Therefore, it is possible to reduce the problem of joining the lids 12 with different orientations, and to reduce the load of the mounting process of the lids 12 .

<電子装置の構成>
図1に電子装置21の例を示す。電子装置21は、電子素子実装用基板1と、電子素子実装用基板1の上面に実装された電子素子10を備えている。
<Structure of Electronic Device>
An example of an electronic device 21 is shown in FIG. The electronic device 21 includes an electronic element mounting board 1 and an electronic element 10 mounted on the upper surface of the electronic element mounting board 1 .

電子装置21は、電子素子実装用基板1と、電子素子実装用基板1の基板2aの実装領域4に実装された電子素子10を有している。電子素子10の一例としては、例えばCCD(Charge Coupled Device)型またはCMOS(Complementary Metal Oxide Semiconductor)型等の撮像素子、LED(Light Emitting Diode)等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等である。なお、電子素子10は、接着材を介して、基板2aの上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。 An electronic device 21 has an electronic element mounting substrate 1 and an electronic element 10 mounted on a mounting area 4 of a substrate 2 a of the electronic element mounting substrate 1 . Examples of the electronic device 10 include an imaging device such as a CCD (Charge Coupled Device) type or a CMOS (Complementary Metal Oxide Semiconductor) type, a light emitting device such as an LED (Light Emitting Diode), pressure, air pressure, acceleration, gyro, and the like. An element having a sensor function, an integrated circuit, or the like. Note that the electronic element 10 may be arranged on the upper surface of the substrate 2a via an adhesive. For this adhesive, for example, silver epoxy or thermosetting resin is used.

電子素子10と電子素子実装用基板1とは例えば電子素子接続部材13で電気的に接続されていてもよい。 The electronic element 10 and the electronic element mounting substrate 1 may be electrically connected by an electronic element connecting member 13, for example.

電子装置21は、電子素子10を覆うとともに、電子素子実装用基板1の上面に接合された蓋体12を有していてもよい。 The electronic device 21 may have a lid 12 that covers the electronic element 10 and is joined to the upper surface of the electronic element mounting board 1 .

蓋体は、例えば電子素子10がCMOS、CCD等の撮像素子、またはLEDなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体は例えば、電子素子10が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。 For example, when the electronic device 10 is an imaging device such as a CMOS or CCD, or a light emitting device such as an LED, a highly transparent member such as a glass material is used for the lid. Further, for example, when the electronic element 10 is an integrated circuit or the like, the lid body may be made of a metallic material, a ceramic material, or an organic material.

蓋体は、蓋体接続部材14を介して電子素子実装用基板1と接合していてもよい。蓋体接続部材14を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分からなるろう材等がある。 The lid may be joined to the electronic element mounting substrate 1 via the lid connecting member 14 . Examples of the material forming the lid connecting member 14 include thermosetting resin, low-melting-point glass, brazing material made of metal components, and the like.

電子装置21が図1~図4に示すような電子素子実装用基板1を有することで、蓋体12の実装における平衡度の精度および位置の精度を向上させることが可能となる。よって、電子装置21の高機能化が可能となる。 Since the electronic device 21 has the electronic element mounting substrate 1 as shown in FIGS. 1 to 4, it is possible to improve the accuracy of balance and the accuracy of the position in mounting the lid 12. FIG. Therefore, it is possible to enhance the functionality of the electronic device 21 .

<電子モジュールの構成>
本実施形態の電子素子実装用基板1および電子装置21は、電子装置21と電子装置21の上面または電子装置21上に位置した筐体32とを有した電子モジュール31を構成していてもよい。なお、以下に示す例では説明のため撮像モジュールを例に説明する。ここで、電子装置21の上面に位置した筐体32とは、例えば電子装置21自体が筐体32で覆われている場合なども、筐体32の一部が電子装置21上に位置しているため、本構成に含まれる。
<Structure of electronic module>
The electronic device mounting substrate 1 and the electronic device 21 of the present embodiment may constitute an electronic module 31 having the electronic device 21 and a housing 32 positioned on the upper surface of the electronic device 21 or on the electronic device 21. . For the sake of explanation, the following example will be described using an imaging module as an example. Here, the housing 32 positioned on the upper surface of the electronic device 21 means that a part of the housing 32 is positioned on the electronic device 21 even when the electronic device 21 itself is covered with the housing 32, for example. Therefore, it is included in this configuration.

電子モジュール31は筐体32(レンズホルダー等)を有していてもよい。筐体32を有することでより気密性の向上または外部からの応力が直接電子装置21に加えられることを低減することが可能となる。筐体32は、例えば樹脂または金属材料等から成る。また、筐体32がレンズホルダーであるとき筐体32は、樹脂、液体、ガラスまたは水晶等からなるレンズが1個以上組み込まれていてもよい。また、筐体32は、上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板1の表面に位置するパッド等と半田などの接合材を介して電気的に接続されていてもよい。 The electronic module 31 may have a housing 32 (such as a lens holder). Having the housing 32 makes it possible to improve the airtightness or reduce the direct application of external stress to the electronic device 21 . The housing 32 is made of, for example, resin or metal material. Further, when the housing 32 is a lens holder, the housing 32 may incorporate one or more lenses made of resin, liquid, glass, crystal, or the like. Further, the housing 32 is equipped with a driving device or the like for driving up, down, left, or right, and is electrically connected to pads or the like located on the surface of the electronic element mounting substrate 1 via a bonding material such as solder. good too.

なお、筐体32は上面視において4方向または下面側の少なくとも一つの辺において開
口部が設けられていてもよい。そして、筐体32の開口部から外部回路基板が挿入され電子素子実装用基板1と電気的に接続していてもよい。また筐体32の開口部は、外部回路基板が電子素子実装用基板1と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール31の内部が気密されていてもよい。
The housing 32 may have openings in four directions or at least one side on the bottom side when viewed from above. An external circuit board may be inserted through the opening of the housing 32 and electrically connected to the electronic element mounting board 1 . After the external circuit board is electrically connected to the electronic element mounting board 1, the opening of the housing 32 is closed with a sealing material such as resin to keep the inside of the electronic module 31 airtight. may have been

<電子素子実装用基板および電子装置の製造方法>
次に、本実施形態の電子素子実装用基板1および電子装置21の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基体2の製造方法である。
<Electronic device mounting board and manufacturing method for electronic device>
Next, an example of a method for manufacturing the electronic element mounting substrate 1 and the electronic device 21 of this embodiment will be described. An example of the manufacturing method described below is a manufacturing method of the substrate 2 using a multi-piece wiring board.

(1)まず、基体2(基板2a、枠体2b)を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム(Al)質焼結体である基体2を得る場合には、Alの粉末に焼結助材としてシリカ(SiO)、マグネシア(MgO)またはカルシア(CaO)等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。 (1) First, a ceramic green sheet constituting the base 2 (substrate 2a, frame 2b) is formed. For example, when obtaining the substrate 2 which is an aluminum oxide (Al 2 O 3 ) based sintered body, silica (SiO 2 ), magnesia (MgO) or calcia (CaO) is added to Al 2 O 3 powder as a sintering aid. ) are added, followed by the addition of suitable binders, solvents and plasticizers, and then the mixture is kneaded to form a slurry. After that, a molding method such as a doctor blade method or a calender roll method is used to obtain a ceramic green sheet for multi-piece production.

なお、基体2が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法、インジェクションモールド法または金型等での押圧等で成形することによって基体2を形成することができる。また、基体2は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基体2を形成できる。 When the substrate 2 is made of, for example, a resin, the substrate 2 is molded by a transfer molding method, an injection molding method, or by pressing with a mold or the like using a mold that can be molded into a predetermined shape. can be formed. Further, the substrate 2 may be a substrate made of glass fiber impregnated with a resin such as a glass epoxy resin. In this case, the substrate 2 can be formed by impregnating a substrate made of glass fiber with an epoxy resin precursor and thermally curing the epoxy resin precursor at a predetermined temperature.

(2)次に、前述のグリーンシートを金型等によって加工する。ここで枠体2bに開口部を形成する。また、基体2がノッチ等を有する場合、基体2となるグリーンシートの所定の箇所に、ノッチ等を同様に形成してもよい。また、この工程において、枠体2bとなるグリーンシートに金型またはレーザー等を用いて複数の穴6となる貫通孔を形成してもよい。 (2) Next, the aforementioned green sheet is processed with a mold or the like. Here, an opening is formed in the frame 2b. Moreover, when the substrate 2 has a notch or the like, the notch or the like may be similarly formed at a predetermined portion of the green sheet that becomes the substrate 2 . Further, in this step, a plurality of through-holes to be the holes 6 may be formed in the green sheet to be the frame 2b by using a mold, a laser, or the like.

(3)次に、基体2の各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基体2(電子素子実装用基板1)となるセラミックグリーンシート積層体を作製する。なお、この時適宜切欠き部等となる部分を金型などで作製してもよい。 (3) Next, the ceramic green sheets to be each insulating layer of the substrate 2 are stacked and pressed. As a result, the green sheets to be the insulating layers are laminated to form a ceramic green sheet laminate to be the base 2 (substrate 1 for mounting electronic elements). At this time, a portion to be a notch portion or the like may be appropriately formed by using a mold or the like.

(4)次に、スクリーン印刷法等によって、セラミックグリーンシートまたセラミックグリーンシート積層体に電極パッド3、外部回路接続用電極、内部配線導体および内部貫通導体となる部分に、金属ペーストを塗布または充填する。なお、セラミックグリーンシートを積層する工程の前に金属ペーストを塗布または充填してもよい。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基体2との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。 (4) Next, a metal paste is applied or filled on the ceramic green sheets or ceramic green sheet laminate by screen printing or the like on the portions to be the electrode pads 3, the electrodes for external circuit connection, the internal wiring conductors and the internal penetrating conductors. do. Note that the metal paste may be applied or filled before the step of laminating the ceramic green sheets. This metal paste is prepared by adjusting the viscosity to an appropriate level by adding a suitable solvent and binder to the metal powder made of the metal material described above and kneading the mixture. In addition, the metal paste may contain glass or ceramics in order to increase the bonding strength with the substrate 2 .

また、基体2が樹脂から成る場合には、電極パッド3、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。 Further, when the substrate 2 is made of resin, the electrode pads 3, external circuit connection electrodes, internal wiring conductors, and through conductors can be produced by a sputtering method, a vapor deposition method, or the like. Moreover, after providing a metal film on the surface, you may manufacture using the plating method.

(5)次にグリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて分割溝を設ける。なお、分割溝は、焼成後にスライシング装置により多数個取り配線
基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。なお、この工程において複数の穴6を例えば金型等で押圧することで作製してもよい。また、この工程において複数の穴6を例えばレーザー等で開口させてもよい。
(5) Next, dividing grooves are provided at predetermined positions of the green sheet using a die, punching, laser, or the like. Incidentally, the dividing grooves can be formed by cutting with a slicing apparatus after firing to a size smaller than the thickness of the multi-cavity wiring board. It may be formed by cutting the ceramic green sheet laminate to a size smaller than the thickness thereof using a slicing machine. In this step, the plurality of holes 6 may be formed by pressing with a mold or the like. Also, in this step, a plurality of holes 6 may be opened by, for example, a laser.

(6)次に、このセラミックグリーンシート積層体を約1500℃~1800℃の温度で焼成して、基体2(電子素子実装用基板1)が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基体2(電子素子実装用基板1)となるセラミックグリーンシートと同時に焼成され、電極パッド3、外部回路接続用電極、内部配線導体および貫通導体となる。 (6) Next, this ceramic green sheet laminate is fired at a temperature of about 1500° C. to 1800° C. to obtain a multi-piece wiring board on which a plurality of substrates 2 (electronic element mounting substrates 1) are arranged. In this step, the metal paste described above is fired at the same time as the ceramic green sheet serving as the substrate 2 (electronic device mounting substrate 1), and becomes the electrode pads 3, external circuit connection electrodes, internal wiring conductors, and through conductors. .

(7)次に、焼成して得られた多数個取り配線基板を複数の基体2(電子素子実装用基板1)に分断する。この分断においては、基体2(電子素子実装用基板1)の外縁となる箇所に沿って多数個取り配線基板に(5)の工程で分割溝を形成しておき、この分割溝に沿って破断させて分割する方法がある。また、(5)の工程を行わずスライシング法等により基体2(電子素子実装用基板1)の外縁となる箇所に沿って切断する方法もある。なお、上述した多数個取り配線基板を複数の基体2(電子素子実装用基板1)に分割する前もしくは分割した後に、それぞれ電解または無電解めっき法を用いて、電極パッド3、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。 (7) Next, the multi-cavity wiring board obtained by firing is divided into a plurality of substrates 2 (electronic element mounting substrates 1). In this division, division grooves are formed in the multi-cavity wiring board in step (5) along the outer edge of the substrate 2 (electronic device mounting substrate 1), and the substrate is broken along the division grooves. There is a way to divide There is also a method of cutting along the outer edge of the substrate 2 (electronic device mounting substrate 1) by a slicing method or the like without performing the step (5). Before or after dividing the multi-cavity wiring board described above into a plurality of substrates 2 (electronic element mounting substrates 1), the electrode pads 3 and the external connection pads are formed by electrolytic or electroless plating, respectively. and exposed wiring conductors may be plated.

(8)次に、電子素子実装用基板1に電子素子10を実装する。電子素子10は電子素子接続部材13で電子素子実装用基板1と電気的に接合させる。またこのとき、電子素子10または電子素子実装用基板1に接着材等を設け、電子素子実装用基板1に固定しても構わない。 (8) Next, the electronic device 10 is mounted on the electronic device mounting board 1 . The electronic element 10 is electrically connected to the electronic element mounting board 1 by the electronic element connecting member 13 . At this time, the electronic element 10 or the electronic element mounting substrate 1 may be fixed to the electronic element mounting substrate 1 by providing an adhesive or the like.

以上(1)~(7)の工程のようにして電子素子実装用基板1を作製し、電子素子10を実装することで、電子装置21を作製することができる。なお、上記(1)~(8)の工程順番は加工可能な順番であれば指定されない。また上記した工程以外でも例えば3Dプリンター等を用いることでも作製することが可能となる。 The electronic device 21 can be manufactured by manufacturing the electronic device mounting board 1 and mounting the electronic device 10 in the steps (1) to (7) described above. Note that the order of steps (1) to (8) above is not specified as long as it is a workable order. In addition to the processes described above, it is also possible to manufacture by using, for example, a 3D printer.

(第2の実施形態)
次に、本発明の第2の実施形態による電子素子実装用基板1について、図5を参照しつつ説明する。
(Second embodiment)
Next, an electronic device mounting board 1 according to a second embodiment of the present invention will be described with reference to FIG.

本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の穴6が枠体2bを貫通している点である。 The electronic device mounting substrate 1 of this embodiment differs from the electronic device mounting substrate 1 of the first embodiment in that a plurality of holes 6 pass through the frame 2b.

図5に示す例では、電子素子実装用基板1の複数の穴6は断面視において枠部2bを貫通している。このような場合においても、複数の穴6を蓋体12の実装の工程における位置合わせマークとして使用することは可能であり枠体2bの表面を研磨した場合であっても、枠体2bの表面の平坦度を向上させつつ蓋体12の実装の位置精度を向上させることが可能となる。よって、本発明の効果を奏することが可能となる。また、複数の穴6が枠体2bを貫通していることで、複数の穴6の深さをより大きくすることが可能となる。よって、例えば複数の穴6ダスト等がトラップした場合においてもトラップしたダストが表面へ出づらくなる。これにより、蓋体12を実装する工程においてトラップされたダスト等が表面へ露出し、蓋体12を実装するための画像認識の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度を向上させることが可能となるとともに蓋体12を実装する工程の工程歩留まりを向上させることが可能となる。 In the example shown in FIG. 5, the plurality of holes 6 of the electronic device mounting board 1 penetrate the frame portion 2b in a cross-sectional view. Even in such a case, it is possible to use the plurality of holes 6 as alignment marks in the process of mounting the lid 12, and even if the surface of the frame 2b is polished, It is possible to improve the mounting positional accuracy of the lid body 12 while improving the flatness of the lid 12 . Therefore, it is possible to obtain the effects of the present invention. Moreover, since the plurality of holes 6 pass through the frame 2b, the depth of the plurality of holes 6 can be increased. Therefore, even if dust or the like is trapped in a plurality of holes 6, the trapped dust is less likely to come out to the surface. As a result, dust or the like trapped in the process of mounting the lid 12 is exposed to the surface, and image recognition errors for mounting the lid 12 can be reduced. Therefore, it is possible to improve the mounting position accuracy of the lid 12 and to improve the process yield of the process of mounting the lid 12 .

本実施形態の電子素子実装用基板1を作製する方法としては、第1の実施形態で複数の穴6を金型等で形成する工程においてその深さを深く形成することで作製することが可能となる。 As a method of manufacturing the electronic element mounting board 1 of the present embodiment, it is possible to manufacture by making the holes 6 deeper in the step of forming the plurality of holes 6 with a mold or the like in the first embodiment. becomes.

(第3の実施形態)
次に、本発明の第3の実施形態による電子素子実装用基板1について、図6を参照しつつ説明する。
(Third embodiment)
Next, an electronic device mounting board 1 according to a third embodiment of the present invention will be described with reference to FIG.

本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の穴6の底面に金属層6aを有している点である。 The electronic element mounting substrate 1 of this embodiment differs from the electronic element mounting substrate 1 of the first embodiment in that the bottom surfaces of the plurality of holes 6 have a metal layer 6a.

図6に示す例では、電子素子実装用基板1の複数の穴6は底面に金属層6aを有している。これにより、複数の穴6の底面の色調と基板2aで囲まれた凹部の底面の色調とを異ならせることが可能となる。よって、複数の穴6を画像機等で認識する場合において画像機の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度も向上させることが可能となり、本実施形態の効果をより向上させることが可能となる。 In the example shown in FIG. 6, the plurality of holes 6 of the electronic device mounting substrate 1 have metal layers 6a on the bottom surfaces. This makes it possible to make the color tone of the bottom surfaces of the plurality of holes 6 and the color tone of the bottom surfaces of the recesses surrounded by the substrate 2a different. Therefore, when a plurality of holes 6 are recognized by an imaging device or the like, malfunction of the imaging device can be reduced. Therefore, it is possible to improve the mounting positional accuracy of the lid body 12, and it is possible to further improve the effect of the present embodiment.

金属層6aは上面視において穴6の底面の全面を覆っていてもよいし、穴6の底面の一部にのみ設けられていてもよい。どちらの場合にも本実施形態の効果を奏することが可能となる。また、金属層6aが穴6の底面の全面を覆っていることで画像認識においてより認識の精度を向上させることが可能となる。また、平面透視において金属層6aが穴6の底面よりも大きいことで枠体2bを作製する工程における工程誤差があった場合においても金属層6aが穴6の底面に露出しないことを低減させることが可能となる。 The metal layer 6 a may cover the entire bottom surface of the hole 6 when viewed from above, or may be provided only on a part of the bottom surface of the hole 6 . In either case, the effect of this embodiment can be obtained. Further, since the metal layer 6a covers the entire bottom surface of the hole 6, it is possible to improve the accuracy of image recognition. In addition, even if there is a process error in the process of manufacturing the frame 2b because the metal layer 6a is larger than the bottom surface of the hole 6 in planar see-through, the metal layer 6a is prevented from being exposed at the bottom surface of the hole 6. becomes possible.

電子素子実装用基板1が複数の穴6を有している時、金属層6aはそのうちの一部にのみ設けられていてもよい。金属層6aを有している穴の位置などで、電子素子実装用基板1の方向性を確認することができ、また電子素子実装用基板1の回転を検知することが可能となる。 When the electronic device mounting substrate 1 has a plurality of holes 6, the metal layer 6a may be provided only in some of them. The orientation of the electronic element mounting board 1 can be confirmed by the position of the hole having the metal layer 6a, and the rotation of the electronic element mounting board 1 can be detected.

金属層6aは電子素子実装用基板1の内部配線等と電気的に導通していてもよいし、絶縁していてもよい。また、金属層6aは電子素子実装用基板1の内部配線が複数の穴6により露出したものであってもよい。 The metal layer 6a may be electrically connected to the internal wiring of the electronic device mounting substrate 1 or the like, or may be insulated. Moreover, the metal layer 6 a may be formed by exposing the internal wiring of the electronic element mounting substrate 1 through a plurality of holes 6 .

金属層6aは、基体2が電気絶縁性セラミックスから成る場合には、タングステン(W)、モリブデン(Mo)、マンガン(Mn)、パラジウム(Pd)、銀(Ag)若しくは銅(Cu)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。また、金属層6aは、基体2が樹脂から成る場合には、銅(Cu)、金(Au)、アルミニウム(Al)、ニッケル(Ni)、モリブデン(Mo)、パラジウム(Pd)若しくはチタン(Ti)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。 The metal layer 6a is made of tungsten (W), molybdenum (Mo), manganese (Mn), palladium (Pd), silver (Ag), copper (Cu), or a mixture thereof when the substrate 2 is made of electrically insulating ceramics. Alloys and the like containing at least one selected metal material are included. When the substrate 2 is made of resin, the metal layer 6a may be copper (Cu), gold (Au), aluminum (Al), nickel (Ni), molybdenum (Mo), palladium (Pd) or titanium (Ti). ) or alloys containing at least one metal material selected from these.

金属層6aの露出表面に、さらにめっき層を有していてもよい。この構成によれば、金属層6aの露出表面を保護して酸化を低減することができる。めっき層は、例えば、厚さ0.5μm~10μmのNiめっき層を被着させるか、またはこのNiめっき層および厚さ0.5μm~3μmの金(Au)めっき層を順次被着させてもよい。 A plated layer may be further provided on the exposed surface of the metal layer 6a. With this configuration, the exposed surface of the metal layer 6a can be protected to reduce oxidation. The plating layer is, for example, a Ni plating layer with a thickness of 0.5 μm to 10 μm, or a Ni plating layer and a gold (Au) plating layer with a thickness of 0.5 μm to 3 μm. good.

本実施形態の電子素子実装用基板1を作製する方法としては、第1の実施形態と基本的には同じである。第1の実施形態の製造方法において複数の穴6の底面となる位置にスクリーン印刷等をもちいて金属ペーストを塗布することで本実施形態の電子素子実装用基板
1を作製することが可能となる。
The method of manufacturing the electronic device mounting substrate 1 of this embodiment is basically the same as that of the first embodiment. In the manufacturing method of the first embodiment, the electronic element mounting substrate 1 of the present embodiment can be manufactured by applying a metal paste to the bottom surfaces of the plurality of holes 6 by screen printing or the like. .

(第4の実施形態)
次に、本発明の第4の実施形態による電子素子実装用基板1について、図7を参照しつつ説明する。
(Fourth embodiment)
Next, an electronic device mounting board 1 according to a fourth embodiment of the present invention will be described with reference to FIG.

本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の穴6に蓋体接合部材14が入り込んでいる点である。 The electronic device mounting substrate 1 of the present embodiment differs from the electronic device mounting substrate 1 of the first embodiment in that the lid bonding member 14 is inserted into the plurality of holes 6 .

図7示す例では、電子装置21は蓋体12と重なる位置に複数の穴6を有しており、複数の穴6に蓋体12と枠体2bとを接合する蓋体接合部材14が入り込んでいる。このような場合においても本発明の効果を奏することが可能となる。また、複数の穴6に蓋体12と枠体2bとを接合する蓋体接合部材14が入り込んでいることで、蓋体12と枠体2bとの接合面積を大きくすることが可能となる。よって、電子装置21が小型化した場合においても蓋体12と枠体2bとの接合強度を向上させることが可能となる。 In the example shown in FIG. 7, the electronic device 21 has a plurality of holes 6 at positions overlapping the lid 12, and the lid bonding member 14 for bonding the lid 12 and the frame 2b enters the plurality of holes 6. I'm in. Even in such a case, the effects of the present invention can be obtained. In addition, since the lid joining member 14 for joining the lid 12 and the frame 2b is inserted into the plurality of holes 6, the joining area between the lid 12 and the frame 2b can be increased. Therefore, even when the electronic device 21 is miniaturized, it is possible to improve the bonding strength between the lid 12 and the frame 2b.

また、電子装置21は蓋体12と重なる位置に複数の穴6を有している。これにより、蓋体接合部材14を塗布する工程においてその塗布量に工程誤差が生じた場合または第2領域5の範囲内で蓋体接合部材14の量にバラツキが生じたにおいても、蓋体接合部材14が複数の穴に入り込むことでその誤差の量またはバラツキの量を吸収することが可能となる。よって、蓋体12の実装における平衡度をより向上させることが可能となり、本発明の効果をより向上させることが可能となる。 Further, the electronic device 21 has a plurality of holes 6 at positions overlapping the lid 12 . As a result, even if there is a process error in the application amount of the lid bonding member 14 in the process of applying the lid bonding member 14 or if there is variation in the amount of the lid bonding member 14 within the range of the second region 5, the lid bonding can be prevented. The amount of error or variation can be absorbed by the member 14 entering the plurality of holes. Therefore, it is possible to further improve the degree of balance in mounting the lid 12, and to further improve the effects of the present invention.

(第5の実施形態)
次に、本発明の第5の実施形態による電子素子実装用基板1について、図8および図9を参照しつつ説明する。
(Fifth embodiment)
Next, an electronic device mounting substrate 1 according to a fifth embodiment of the present invention will be described with reference to FIGS. 8 and 9. FIG.

本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の穴6の形状が異なる点である。 The electronic element mounting substrate 1 of the present embodiment differs from the electronic element mounting substrate 1 of the first embodiment in that the shapes of the plurality of holes 6 are different.

図8に示す例では、電子素子実装用基板1の複数の穴6は平面視においてL字形状となっている。このような場合であっても、複数の穴6を有することで、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となる。よって、電子素子実装用基板1の上面を研磨し平坦度を向上させつつ、蓋体12の実装の位置精度を向上させることが可能となる。よって、電子装置21の高機能化が可能となる。また、複数の穴6が平面視においてL字形状であることで、複数の穴6に直角となる角部を設けることが可能となる。また、L字形状の直線部分を画像認識し、その交点を角部として使用し位置合わせを行うことも可能である。これらの角部があることで、蓋体12の角部とで位置合わせが可能となる。これにより、蓋体12の回転も容易に検出ができるとともに画像認識も容易となる。よって、蓋体12の実装における位置の精度を向上させることが可能になるとともに、蓋体12を実装する工程の工程負荷を低減させることが可能となる。 In the example shown in FIG. 8, the plurality of holes 6 of the electronic device mounting substrate 1 are L-shaped in plan view. Even in such a case, having a plurality of holes 6 makes it possible to use these plurality of holes 6 as alignment marks in the process of mounting the lid body 12 . Therefore, it is possible to improve the mounting position accuracy of the lid 12 while improving the flatness by polishing the upper surface of the electronic element mounting substrate 1 . Therefore, it is possible to enhance the functionality of the electronic device 21 . In addition, since the plurality of holes 6 are L-shaped in plan view, it is possible to provide the plurality of holes 6 with corners that are perpendicular to each other. It is also possible to perform image recognition of L-shaped straight line portions and use their intersections as corners for alignment. The presence of these corners enables alignment with the corners of the lid body 12 . As a result, the rotation of the lid body 12 can be easily detected, and image recognition is also facilitated. Therefore, it is possible to improve the positional accuracy in mounting the lid 12 and to reduce the process load of the process of mounting the lid 12 .

図9に示す例では、電子素子実装用基板1の複数の穴6は平面視において十字形状となっている。このような場合であっても、複数の穴6を有することで、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となる。よって、電子素子実装用基板1の上面を研磨し平坦度を向上させつつ、蓋体12の実装の位置精度を向上させることが可能となる。よって、電子装置21の高機能化が可能となる。また、複数の穴6が平面視において十字形状であることで、複数の穴6に直角となる角部を設けることが可能となる。また、十字形状の直線部分を画像認識し、その交点を角部として使用し位置合わせを行うことも可能である。よって上述したL字形状である場合と同様の効果も奏することが可能となる。さらに、複数の穴6が十字形状であることで、複数の穴6の中心部分を特定しやすくなる。これにより、蓋体12を実装する工程の工程負荷を低減させることが可能となる。 In the example shown in FIG. 9, the plurality of holes 6 of the electronic device mounting substrate 1 are cross-shaped in plan view. Even in such a case, having a plurality of holes 6 makes it possible to use these plurality of holes 6 as alignment marks in the process of mounting the lid 12 . Therefore, it is possible to improve the mounting position accuracy of the lid 12 while improving the flatness by polishing the upper surface of the electronic element mounting substrate 1 . Therefore, it is possible to enhance the functionality of the electronic device 21 . In addition, since the plurality of holes 6 are cross-shaped in plan view, it is possible to provide the plurality of holes 6 with corners that are perpendicular to each other. It is also possible to perform image recognition of a cross-shaped linear portion and use the intersection point as a corner portion to perform alignment. Therefore, it is possible to achieve the same effect as in the case of the L-shape described above. Furthermore, since the plurality of holes 6 are cross-shaped, it becomes easier to specify the central portions of the plurality of holes 6 . This makes it possible to reduce the process load of the process of mounting the lid 12 .

なお、複数の穴6の形状は全て同一である必要はなく、上述した円形状、L字形状または十字形状のそれぞれを組み合わせてもうけていてもよい。複数の穴6の形状がそれぞれ異なる場合においてもこれら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となる。よって、電子素子実装用基板1の上面を研磨し平坦度を向上させつつ、蓋体12の実装の位置精度を向上させることが可能となる。 Note that the plurality of holes 6 need not all have the same shape, and may be provided by combining the above-described circular, L-shaped, or cross-shaped shapes. Even when the plurality of holes 6 have different shapes, the plurality of holes 6 can be used as alignment marks in the step of mounting the lid 12 . Therefore, it is possible to improve the mounting position accuracy of the lid 12 while improving the flatness by polishing the upper surface of the electronic element mounting substrate 1 .

また、複数の穴6の形状が異なることでそれぞれ異なる用途または意味合いで位置合わせマークとして用いることができる。これにより、それぞれの工程における画像認識で判別しやすくなり、誤った位置合わせがされることを低減させることが可能となるとともに、工程負荷を低減させることが可能となる。 Moreover, since the plurality of holes 6 have different shapes, they can be used as alignment marks for different purposes or meanings. As a result, image recognition in each process facilitates determination, making it possible to reduce erroneous alignment and reduce the process load.

本実施形態の電子素子実装用基板1を作製する方法としては、第1の実施形態と基本的には同じである。第1の実施形態の製造方法において複数の穴6を形成する工程において、それぞれに適した金型などを用いて打ち抜くまたはレーザーで打ち抜くなどすることで本実施形態の電子素子実装用基板1を作製することが可能となる。 The method of manufacturing the electronic device mounting substrate 1 of this embodiment is basically the same as that of the first embodiment. In the step of forming a plurality of holes 6 in the manufacturing method of the first embodiment, the electronic element mounting substrate 1 of the present embodiment is produced by punching using a mold suitable for each hole or punching with a laser. It becomes possible to

(第6の実施形態)
次に、本発明の第6の実施形態による電子素子実装用基板1について、図10および図11を参照しつつ説明する。
(Sixth embodiment)
Next, an electronic device mounting substrate 1 according to a sixth embodiment of the present invention will be described with reference to FIGS. 10 and 11. FIG.

本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の穴6の断面視における形状が異なる点である。 The electronic element mounting substrate 1 of the present embodiment differs from the electronic element mounting substrate 1 of the first embodiment in that the shapes of the plurality of holes 6 in a cross-sectional view are different.

図10に示す例では、電子素子実装用基板1の複数の穴6は断面視において基板2a側よりも枠体2bの上面側のほうが開口が広くなっている。このような構成であっても、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となり、本発明の効果を奏することが可能となる。また、複数の穴6が断面視において基板2a側よりも枠体2bの上面側が広くなっていることで、電子素子実装用基板1の上面から光を投射した場合に影が発生し辛くなる。よって、複数の穴6を画像機等で認識する場合において画像機の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度も向上させることが可能となり、本実施形態の効果をより向上させることが可能となる。 In the example shown in FIG. 10, the openings of the plurality of holes 6 of the electronic element mounting substrate 1 are wider on the upper surface side of the frame body 2b than on the substrate 2a side in a cross-sectional view. Even with such a configuration, the plurality of holes 6 can be used as alignment marks in the process of mounting the lid 12, and the effects of the present invention can be achieved. Further, since the plurality of holes 6 are wider on the upper surface side of the frame body 2b than on the substrate 2a side in a cross-sectional view, when light is projected from the upper surface of the electronic element mounting substrate 1, shadows are less likely to occur. Therefore, when a plurality of holes 6 are recognized by an imaging device or the like, malfunction of the imaging device can be reduced. Therefore, it is possible to improve the mounting positional accuracy of the lid body 12, and it is possible to further improve the effect of the present embodiment.

図10に示す例では複数の穴6は断面視において基板2a側よりも枠体2bの上面側へ開口は連続して広くなっているが、枠体2bが複数の絶縁層からなるとき、上側の絶縁層の開口が広くなっており、その下側の絶縁層の開口部が狭くなっていてもよい。(連続して変化していなくてもよい)このような場合においても、本発明の効果を奏することが可能となり、図10に示す例と同様の効果を奏することが可能となる。 In the example shown in FIG. 10, the openings of the plurality of holes 6 are continuously wider toward the upper surface side of the frame 2b than toward the substrate 2a side in a cross-sectional view. The opening of the insulating layer may be widened, and the opening of the insulating layer below it may be narrowed. (It does not have to change continuously.) Even in such a case, the effects of the present invention can be obtained, and the same effects as in the example shown in FIG. 10 can be obtained.

図11に示す例では、電子素子実装用基板1の複数の穴6は断面視において基板2a側よりも枠体2bの上面側のほうが開口が狭くなっている。このような構成であっても、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となり、本発明の効果を奏することが可能となる。また、複数の穴6は断面視において基板2a側よりも枠体2bの上面側のほうの開口が狭くなっていることで、例えば複数の穴6にダスト等がトラップした場合においてもトラップしたダストが表面へ出づら
くなる。これにより、蓋体12を実装する工程においてトラップされたダスト等が表面へ露出し、蓋体12を実装するための画像認識の誤作動を低減させることが可能となる。よって、蓋体12の実装の位置精度を向上させることが可能となるとともに蓋体12を実装する工程の工程歩留まりを向上させることが可能となる。また、電子装置21を外部機器などに実装した後、使用時の振動などで複数の穴6にトラップされたダスト等が表面へ出づらくなるため、例えば電子装置21が撮像装置である場合は画像ノイズの発生を低減させることが可能となる。
In the example shown in FIG. 11, the openings of the plurality of holes 6 in the electronic element mounting substrate 1 are narrower on the upper surface side of the frame 2b than on the substrate 2a side in a cross-sectional view. Even with such a configuration, the plurality of holes 6 can be used as alignment marks in the process of mounting the lid 12, and the effects of the present invention can be achieved. In addition, since the openings of the plurality of holes 6 are narrower on the upper surface side of the frame body 2b than on the substrate 2a side in a cross-sectional view, even if dust or the like is trapped in the plurality of holes 6, the trapped dust becomes difficult to come out to the surface. As a result, dust or the like trapped in the process of mounting the lid 12 is exposed to the surface, and image recognition errors for mounting the lid 12 can be reduced. Therefore, it is possible to improve the mounting position accuracy of the lid 12 and to improve the process yield of the process of mounting the lid 12 . Also, after the electronic device 21 is mounted on an external device or the like, it becomes difficult for dust or the like trapped in the plurality of holes 6 to come out to the surface due to vibration during use. It is possible to reduce noise generation.

図11に示す例では複数の穴6は断面視において基板2a側よりも枠体2bの上面側へ開口は連続して狭くなっているが、枠体2bが複数の絶縁層からなるとき、上側の絶縁層の開口が狭くなっており、その下側の絶縁層の開口部が広くなっていてもよい。このような場合においても、本発明の効果を奏することが可能となり、図11に示す例と同様の効果を奏することが可能となる。また、このような構造であることで、複数の穴6にダスト等がトラップした場合においても、絶縁層の段差部でそのダスト等を引っ掛けることが可能となる。よって、トラップしたダストが表面へより出づらくなる。これにより、蓋体12を実装する工程においてトラップされたダスト等が表面へ露出し、蓋体12を実装するための画像認識の誤作動をより低減させることが可能となる。 In the example shown in FIG. 11, the openings of the plurality of holes 6 are continuous and narrower toward the upper surface side of the frame 2b than toward the substrate 2a side in a cross-sectional view. The opening of the insulating layer may be narrow, and the opening of the insulating layer below it may be wide. Even in such a case, the effect of the present invention can be obtained, and the same effect as the example shown in FIG. 11 can be obtained. Further, with such a structure, even if dust or the like is trapped in the plurality of holes 6, the dust or the like can be caught by the stepped portion of the insulating layer. Therefore, it becomes more difficult for the trapped dust to come out to the surface. As a result, dust or the like trapped in the process of mounting the lid 12 is exposed to the surface, and it is possible to further reduce malfunctions of image recognition for mounting the lid 12 .

また、図11に示す例のように複数の穴6は断面視において基板2a側よりも枠体2bの上面側へ開口は連続して狭くなっていることで、画像認識を行う工程において穴6の開口の縁を検出し位置合わせに使用することができる。よって、画像機の光源が十分でない場合においても、画像認識がしやすくなり、工程負荷を低減させることが可能となる。 Further, as in the example shown in FIG. 11, the openings of the plurality of holes 6 are continuous and narrower toward the upper surface side of the frame body 2b than toward the substrate 2a side in a cross-sectional view. can be detected and used for alignment. Therefore, even when the light source of the image machine is insufficient, the image can be easily recognized, and the process load can be reduced.

本実施形態の電子素子実装用基板1を作製する方法としては、第1の実施形態と基本的には同じである。第1の実施形態の製造方法において複数の穴6を形成する工程において、絶縁層毎に開口径を異ならせた金型などで打ち抜くことで作製することが可能となる。または、それぞれの形状となるようにレーザーで削る、3Dプリンターを用いて作製することで本実施形態の電子素子実装用基板1を作製することが可能となる。 The method of manufacturing the electronic device mounting substrate 1 of this embodiment is basically the same as that of the first embodiment. In the step of forming the plurality of holes 6 in the manufacturing method of the first embodiment, it is possible to manufacture by punching with a die or the like having a different opening diameter for each insulating layer. Alternatively, it is possible to manufacture the electronic element mounting substrate 1 of the present embodiment by using a 3D printer to shave the respective shapes with a laser.

(第7の実施形態)
次に、本発明の第7の実施形態による電子素子実装用基板1について、図12を参照しつつ説明する。ここで、中心点Pは複数の穴6の中心を指している。また、2つの穴6の中心点P同士を結んだ第1仮想直線αを2点鎖線で示している。また、第1仮想線αの中心と垂直に交わる第2仮想線βを2点鎖線で示している。
(Seventh embodiment)
Next, an electronic device mounting board 1 according to a seventh embodiment of the present invention will be described with reference to FIG. Here, the center point P indicates the centers of the multiple holes 6 . A first imaginary straight line α connecting the center points P of the two holes 6 is indicated by a chain double-dashed line. Also, the second virtual line β perpendicularly crossing the center of the first virtual line α is indicated by a chain double-dashed line.

本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の穴6の位置が異なる点である。 The electronic device mounting substrate 1 of this embodiment differs from the electronic device mounting substrate 1 of the first embodiment in that the positions of the plurality of holes 6 are different.

図12に示す例では、 電子素子実装用基板1の枠体2bの内壁は、平面視において矩
形状であり、複数の穴6は、平面視において枠体2bの内壁の角部を挟んで位置している。このような構成であっても、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となり、本発明の効果を奏することが可能となる。また、複数の穴6が平面視において枠体2bの内壁の角部を挟んでいることで、蓋体12の位置合わせを容易とすることが可能となる。例えば、複数の穴6の中点同士を結んだ仮想線上に蓋体12を位置合わせるなど、画像認識での位置合わせを容易とすることが可能となる。
In the example shown in FIG. 12, the inner wall of the frame 2b of the electronic device mounting substrate 1 is rectangular in plan view, and the plurality of holes 6 are positioned across the corners of the inner wall of the frame 2b in plan view. are doing. Even with such a configuration, the plurality of holes 6 can be used as alignment marks in the process of mounting the lid 12, and the effects of the present invention can be achieved. Further, since the plurality of holes 6 sandwich the corners of the inner wall of the frame 2b in a plan view, it is possible to easily align the lid 12. As shown in FIG. For example, it is possible to facilitate alignment in image recognition, such as by aligning the cover 12 on a virtual line connecting the midpoints of the plurality of holes 6 .

また、複数の穴6が平面視において枠体2bの内壁の角部を挟んで位置しているということは、言い換えると、複数の穴6は平面視で枠体2bの角部の延長線上に位置していないといえる。近年、電子素子実装用基板は薄型化しており、枠体にクラックなどが入る場
合が有。このとき、枠体2の内壁の角部を起点としてクラックが発生する場合が有る。このクラックが複数の穴に到達すると、蓋体を実装する工程の圧力などで枠体の内壁から複数の穴にかけてのエリアで割れが発生してしまう懸念が考えられる。これに対し、本実施形態であることで複数の穴6は平面視で枠体2bの角部の延長線上に位置していないといえるため、枠体2bの内壁の角部を起点としてクラックが発生した場合においても、そのクラックが複数の貫通孔6に到達することを低減させることが可能となる。よって、蓋体12を実装する工程の圧力などで枠体2bの内壁から複数の穴6にかけてのエリアで割れが発生してしまうことを低減させることが可能となり、蓋体12を実装する工程の工程負荷を低減し、工程歩留まりを向上させることが可能となる。
In addition, the fact that the plurality of holes 6 are located across the corners of the inner wall of the frame 2b in plan view means that the plurality of holes 6 are located on extension lines of the corners of the frame 2b in plan view. It can be said that it is not located. In recent years, substrates for mounting electronic devices have become thinner, and there are cases where cracks occur in the frame. At this time, cracks may occur starting from the corners of the inner wall of the frame 2 . If these cracks reach a plurality of holes, there is a concern that cracks may occur in the area from the inner wall of the frame to the plurality of holes due to the pressure in the process of mounting the lid. On the other hand, in the present embodiment, it can be said that the plurality of holes 6 are not positioned on the extended lines of the corners of the frame 2b in a plan view, so cracks start from the corners of the inner wall of the frame 2b. Even when cracks occur, it is possible to reduce the number of cracks reaching the plurality of through holes 6 . Therefore, it is possible to reduce the occurrence of cracks in the area from the inner wall of the frame 2b to the plurality of holes 6 due to the pressure in the process of mounting the lid 12, and the process of mounting the lid 12 can be reduced. It is possible to reduce the process load and improve the process yield.

図12に示す例では、 複数の穴6は、平面視において円形状であり、平面視において
、枠体2bの内壁の角部を挟んだ2つの穴6の中心P同士を結んだ第1仮想直線αの中心と垂直に交わる第2仮想直線βは、枠体2bの内壁の角部と交わっている。このような構成であっても、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となり、本発明の効果を奏することが可能となる。また、第2仮想直線β上に蓋体12の角部が来るように位置合わせを行うことで、枠体2bの内壁と蓋体12との位置合わせが容易となる。よって、蓋体12を実装する工程の工程負荷を低減し、工程歩留まりを向上させることが可能となる。
In the example shown in FIG. 12 , the plurality of holes 6 are circular in plan view, and in plan view, a first imaginary center P connecting the centers P of the two holes 6 sandwiching the corners of the inner wall of the frame 2b. A second imaginary straight line β that perpendicularly intersects the center of the straight line α intersects corners of the inner wall of the frame 2b. Even with such a configuration, the plurality of holes 6 can be used as alignment marks in the process of mounting the lid 12, and the effects of the present invention can be achieved. Further, by aligning so that the corners of the lid 12 are on the second imaginary straight line β, alignment of the inner wall of the frame 2b and the lid 12 becomes easy. Therefore, the process load of the process of mounting the lid 12 can be reduced, and the process yield can be improved.

また、このような構成であることで2つの穴6と枠体2bの内壁の角部との距離は等間隔とすることが可能となる。よって、枠体2bの内壁の角部を起点にクラックが発生したとしても、そのクラックが複数の貫通孔6に到達することを低減させることが可能となる。さらに、蓋体12を実装する工程の圧力を枠体2bの角部近傍で偏りなくすることが可能となりクラックがどちらか一方の穴6に進行することを低減させることが可能となる。よって、蓋体12を実装する工程の圧力などで枠体2bの内壁から複数の穴6にかけてのエリアで割れが発生してしまうことを低減させることが可能となり、蓋体12を実装する工程の工程負荷を低減し、工程歩留まりを向上させることが可能となる。 Also, with such a configuration, the distance between the two holes 6 and the corners of the inner wall of the frame 2b can be made equal. Therefore, even if a crack occurs starting from the corner of the inner wall of the frame 2b, it is possible to reduce the crack reaching the plurality of through holes 6. FIG. Furthermore, the pressure in the process of mounting the lid 12 can be evenly distributed near the corners of the frame 2b, and cracks can be prevented from progressing to either one of the holes 6. FIG. Therefore, it is possible to reduce the occurrence of cracks in the area from the inner wall of the frame 2b to the plurality of holes 6 due to the pressure in the process of mounting the lid 12, and the process of mounting the lid 12 can be reduced. It is possible to reduce the process load and improve the process yield.

(第8の実施形態)
次に、本発明の第8の実施形態による電子素子実装用基板1について、図13を参照しつつ説明する。ここで、中心点Pは複数の穴6の中心を指している。また、2つの穴6の中心点P同士を結んだ第1仮想直線αを2点鎖線で示している。また、第1仮想線αの中心と垂直に交わる第2仮想線βを2点鎖線で示している。
(Eighth embodiment)
Next, an electronic element mounting board 1 according to an eighth embodiment of the present invention will be described with reference to FIG. Here, the center point P indicates the centers of the multiple holes 6 . A first imaginary straight line α connecting the center points P of the two holes 6 is indicated by a chain double-dashed line. Also, the second virtual line β perpendicularly crossing the center of the first virtual line α is indicated by a chain double-dashed line.

本実施形態における電子素子実装用基板1において、第7の実施形態の電子素子実装用基板1と異なる点は、第1実装領域4上にアライメントマーク7を有している点である。 The electronic device mounting substrate 1 of this embodiment differs from the electronic device mounting substrate 1 of the seventh embodiment in that it has an alignment mark 7 on the first mounting region 4 .

図13に示す例では、基板2aは第1実装領域4にアライメントマーク7を有しており、複数の穴6は、平面視において円形状であり、平面視において、枠体2bの内壁の角部を挟んだ2つの穴6の中心P同士を結んだ第1仮想直線αの中心と垂直に交わる第2仮想直線βは、枠体2bの内壁の角部およびアライメントマーク7の角部(中心)と交わっている。ここで、アライメントマーク7とは第1実装領域4に設けられており、電子素子10を搭載する際に用いられる位置合わせマークである。このような構成であっても、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となり、本発明の効果を奏することが可能となる。 In the example shown in FIG. 13, the substrate 2a has the alignment marks 7 in the first mounting area 4, the plurality of holes 6 are circular in plan view, and the corners of the inner wall of the frame 2b in plan view. A second imaginary straight line β that perpendicularly intersects the center of the first imaginary straight line α that connects the centers P of the two holes 6 sandwiching the two holes 6 is the corner of the inner wall of the frame 2b and the corner of the alignment mark 7 (center ). Here, the alignment marks 7 are alignment marks provided in the first mounting area 4 and used when the electronic element 10 is mounted. Even with such a configuration, the plurality of holes 6 can be used as alignment marks in the process of mounting the lid 12, and the effects of the present invention can be achieved.

また、このような構成であることで電子素子10と枠体2bの内壁との位置合わせ、枠体2bの内壁と蓋体12との位置合わせ、および電子素子10と蓋体12との位置合わせが可能となる。よって、電子素子10がCCDまたはCMOSなどの撮像素子であるとき、電子素子10と蓋体12との位置合わせを高精度とすることができ、光軸ずれなどが発生することを低減させることが可能となる。よって、電子装置21の機能をより向上させることが可能となる。 In addition, with such a configuration, alignment between the electronic element 10 and the inner wall of the frame 2b, alignment between the inner wall of the frame 2b and the lid 12, and alignment between the electronic element 10 and the lid 12 can be achieved. becomes possible. Therefore, when the electronic device 10 is an imaging device such as a CCD or a CMOS, the electronic device 10 and the lid 12 can be aligned with high accuracy, and the occurrence of optical axis misalignment can be reduced. It becomes possible. Therefore, it is possible to further improve the function of the electronic device 21 .

図13に示す例では2つの穴6は円形状であるが、2つの穴6の形状は上述したL字形状または十字形状などの他の形状であってもよい。2つの穴6が円形状でない場合は、中点Pは例えば対角線の交わる場所、各辺の中点を通る仮想線の交わる場所など適宜定めることが可能となる。 Although the two holes 6 are circular in the example shown in FIG. 13, the shape of the two holes 6 may be other shapes such as the aforementioned L-shape or cross-shape. If the two holes 6 are not circular, the midpoint P can be appropriately determined, for example, at the intersection of diagonal lines or at the intersection of imaginary lines passing through the midpoints of the sides.

(第9の実施形態)
次に、本発明の第9の実施形態による電子素子実装用基板1について、図14を参照しつつ説明する。ここで、中心点Pは複数の穴6の中心を指している。また、2つの穴6の中心点P同士を結んだ第1仮想直線αを2点鎖線で示している。また、第1仮想線αの中心と垂直に交わる第2仮想線βを2点鎖線で示している。
(Ninth embodiment)
Next, an electronic element mounting substrate 1 according to a ninth embodiment of the present invention will be described with reference to FIG. Here, the center point P indicates the centers of the multiple holes 6 . A first imaginary straight line α connecting the center points P of the two holes 6 is indicated by a chain double-dashed line. Also, the second virtual line β perpendicularly crossing the center of the first virtual line α is indicated by a chain double-dashed line.

本実施形態における電子素子実装用基板1において、第7の実施形態の電子素子実装用基板1と異なる点は、複数の穴6の位置が異なる点である。 The electronic element mounting substrate 1 of this embodiment differs from the electronic element mounting substrate 1 of the seventh embodiment in that the positions of the plurality of holes 6 are different.

図14に示す例では、複数の穴6は、平面視において円形状であり、平面視において、枠体2bの内壁の角部を挟んだ2つの穴6の中心P同士を結んだ第1仮想直線αの中心と垂直に交わる第2仮想直線βは、枠体2bの外縁の角部からずれている。このような構成であっても、複数の穴6を有することで、これら複数の穴6を、蓋体12を実装する工程における位置合わせマークとして使用することが可能となる。よって、電子素子実装用基板1の上面を研磨し平坦度を向上させつつ、蓋体12の実装の位置精度も向上させることが可能となる。よって、電子装置21の高機能化が可能となる。また、このような構造であることで、例えば蓋体12と基体2とが相似の関係になかった場合においても、複数の穴6で蓋体12の位置合わせを行うことが可能となる。 In the example shown in FIG. 14, the plurality of holes 6 are circular in plan view, and in plan view, a first imaginary center P connecting the centers P of the two holes 6 sandwiching the corners of the inner wall of the frame 2b. A second imaginary straight line β that perpendicularly intersects the center of the straight line α is shifted from the corners of the outer edge of the frame 2b. Even with such a configuration, having a plurality of holes 6 makes it possible to use these plurality of holes 6 as alignment marks in the process of mounting the lid body 12 . Therefore, it is possible to improve the mounting position accuracy of the lid 12 while improving the flatness of the upper surface of the electronic element mounting substrate 1 by polishing. Therefore, it is possible to enhance the functionality of the electronic device 21 . Moreover, with such a structure, even if the lid 12 and the base 2 are not in a similar relationship, the lid 12 can be aligned with the plurality of holes 6 .

なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、各図に示す例では、電極パッド3の形状は上面視において矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電極パッド3の配置、数、形状および電子素子の実装方法などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものでない。また、各実施形態同士の組み合わせも可能である。 The present invention is not limited to the examples of the embodiments described above, and various modifications such as numerical values are possible. Further, for example, in the examples shown in the drawings, the shape of the electrode pad 3 is rectangular when viewed from above, but it may be circular or other polygonal shapes. In addition, the arrangement, number, and shape of the electrode pads 3, the mounting method of the electronic elements, and the like in this embodiment are not specified. Various combinations of characteristic portions in this embodiment are not limited to the examples of the above embodiments. Combinations of the respective embodiments are also possible.

1・・・・電子素子実装用基板
2・・・・基体
2a・・・基板
2b・・・枠体
3・・・・電極パッド
4・・・・第1実装領域
5・・・・第2実装領域
6・・・・穴
6a・・・金属層
7・・・・アライメントマーク
10・・・電子素子
12・・・蓋体
13・・・電子素子接続部材
14・・・蓋体接続部材
16・・・接合材
21・・・電子装置
31・・・電子モジュール
32・・・筐体
α・・・・第1仮想線
β・・・・第2仮想線
P・・・・中心点(中心)
REFERENCE SIGNS LIST 1 Electronic element mounting substrate 2 Substrate 2a Substrate 2b Frame 3 Electrode pad 4 First mounting area 5 Second Mounting area 6 Hole 6a Metal layer 7 Alignment mark 10 Electronic element 12 Lid 13 Electronic element connecting member 14 Lid connecting member 16 ... bonding material 21 ... electronic device 31 ... electronic module 32 ... housing α ... first virtual line β ... second virtual line P ... center point (center )

Claims (13)

上面に電子素子が実装される第1実装領域を有する基板と、
上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、
前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有しており、
前記枠体の上面は、前記基板の下面よりも表面粗さが大きいことを特徴とす電子素子実装用基板。
a substrate having a first mounting region on which an electronic element is mounted;
a frame having a second mounting area to which a lid is joined on the upper surface, and a frame positioned on the upper surface of the substrate so as to surround the first mounting area;
The frame has a polished upper surface and has a plurality of holes positioned on the upper surface of the frame in plan view,
An electronic element mounting substrate, wherein the upper surface of the frame has a surface roughness larger than that of the lower surface of the substrate.
上面に電子素子が実装される第1実装領域を有する基板と、
上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、
前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有しており、
前記枠体の上面は、前記基板の上面よりも表面粗さが大きいことを特徴とす電子素子実装用基板。
a substrate having a first mounting region on which an electronic element is mounted;
a frame having a second mounting area to which a lid is joined on the upper surface, and a frame positioned on the upper surface of the substrate so as to surround the first mounting area;
The frame has a polished upper surface and has a plurality of holes positioned on the upper surface of the frame in plan view,
An electronic element mounting board, wherein the upper surface of the frame has a surface roughness larger than that of the upper surface of the substrate.
記複数の穴は、前記第2実装領域の外側に位置していることを特徴とする請求項1又は2に記載の電子素子実装用基板。 3. The electronic element mounting board according to claim 1 , wherein the plurality of holes are positioned outside the second mounting area. 上面に電子素子が実装される第1実装領域を有する基板と、
上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、
前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有しており、
前記複数の穴の深さは、前記枠体および前記基板で囲まれた凹部の深さよりも浅いことを特徴とす電子素子実装用基板。
a substrate having a first mounting region on which an electronic element is mounted;
a frame having a second mounting area to which a lid is joined on the upper surface, and a frame positioned on the upper surface of the substrate so as to surround the first mounting area;
The frame has a polished upper surface and has a plurality of holes positioned on the upper surface of the frame in plan view,
An electronic element mounting substrate, wherein the depth of the plurality of holes is shallower than the depth of the recess surrounded by the frame and the substrate.
前記複数の穴は、平面視において円形状であることを特徴とする請求項1~のいずれか1に記載の電子素子実装用基板。 5. The electronic element mounting board according to claim 1 , wherein the plurality of holes are circular in plan view. 上面に電子素子が実装される第1実装領域を有する基板と、
上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、
前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有しており、
前記枠体の内壁は、平面視において矩形状であり、
前記複数の穴は、平面視において前記枠体の内壁の角部を挟んで位置することを特徴とす電子素子実装用基板。
a substrate having a first mounting region on which an electronic element is mounted;
a frame having a second mounting area to which a lid is joined on the upper surface, and a frame positioned on the upper surface of the substrate so as to surround the first mounting area;
The frame has a polished upper surface and has a plurality of holes positioned on the upper surface of the frame in plan view,
The inner wall of the frame is rectangular in plan view,
An electronic element mounting substrate, wherein the plurality of holes are located across corners of the inner wall of the frame in a plan view.
上面に電子素子が実装される第1実装領域を有する基板と、
上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、
前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有しており、
前記複数の穴は、平面視において円形状であり、
平面視において、前記枠体の内壁の角部を挟んだ2つの穴の中心同士を結んだ第1仮想直線の中心と垂直に交わる第2仮想直線は、前記角部と交わることを特徴とす電子素子実装用基板。
a substrate having a first mounting region on which an electronic element is mounted;
a frame having a second mounting area to which a lid is joined on the upper surface, and a frame positioned on the upper surface of the substrate so as to surround the first mounting area;
The frame has a polished upper surface and has a plurality of holes positioned on the upper surface of the frame in plan view,
The plurality of holes are circular in plan view,
A second imaginary straight line that perpendicularly intersects the center of a first imaginary straight line that connects the centers of two holes sandwiching the corners of the inner wall of the frame in plan view intersects the corners. board for mounting electronic devices.
面視において、前記枠体の内壁の角部を挟んだ2つの穴の中心同士を結んだ前記第1仮想直線の中心と垂直に交わる前記第2仮想直線は、前記枠体の外縁の角部からずれていることを特徴とする請求項に記載の電子素子実装用基板。 In a plan view, the second imaginary straight line that perpendicularly intersects the center of the first imaginary straight line that connects the centers of the two holes sandwiching the corners of the inner wall of the frame is the corner of the outer edge of the frame. 8. The substrate for mounting an electronic element according to claim 7 , wherein the substrate is offset from the part. 上面に電子素子が実装される第1実装領域を有する基板と、
上面に蓋体が接合される第2実装領域を有するとともに、前記基板の上面に、前記第1実装領域を囲んで位置した枠体と、を備えており、
前記枠体は、上面が研磨された状態であるとともに、平面視において前記枠体の上面に位置した複数の穴を有しており、
前記複数の穴は、平面視において円形状であり、
平面視において、前記枠体の内壁の角部を挟んだ2つの穴の中心同士を結んだ第1仮想直線の中心と垂直に交わる第2仮想直線は、前記枠体の外縁の角部からずれていることを特徴とす電子素子実装用基板。
a substrate having a first mounting region on which an electronic element is mounted;
a frame having a second mounting area to which a lid is joined on the upper surface, and a frame positioned on the upper surface of the substrate so as to surround the first mounting area;
The frame has a polished upper surface and has a plurality of holes positioned on the upper surface of the frame in plan view,
The plurality of holes are circular in plan view,
In a plan view, a second imaginary straight line perpendicular to the center of the first imaginary straight line connecting the centers of the two holes sandwiching the corners of the inner wall of the frame is displaced from the corners of the outer edge of the frame. An electronic device mounting substrate, characterized in that:
前記枠体の内壁は、断面視において階段状になっていることを特徴とする請求項1~のいずれか1に記載の電子素子実装用基板。 The substrate for mounting an electronic element according to any one of claims 1 to 9 , wherein the inner wall of the frame has a stepped shape when viewed in cross section. 前記基板および前記枠体は、セラミック材料を含んでいることを特徴とする請求項1~10のいずれか1に記載の電子素子実装用基板。 The substrate for mounting an electronic element according to any one of claims 1 to 10 , wherein the substrate and the frame contain a ceramic material. 前記基板および前記枠体は、樹脂を含んでいるとともに、前記基板および前記枠体は、接合材で接合されていることを特徴とする請求項1~10のいずれか1に記載の電子素
子実装用基板。
The electronic device according to any one of claims 1 to 10 , wherein the substrate and the frame contain resin, and the substrate and the frame are bonded with a bonding material. Board for mounting.
請求項1~12のいずれか1に記載の電子素子実装用基板と、
前記第1実装領域に実装された電子素子と、
前記電子素子を覆って、前記第2実装領域に実装された蓋体とを備えたことを特徴とする電子装置。
An electronic device mounting substrate according to any one of claims 1 to 12 ;
an electronic element mounted in the first mounting region;
and a lid that covers the electronic element and is mounted in the second mounting area.
JP2019014381A 2019-01-30 2019-01-30 Electronic device mounting board, electronic device, and electronic module Active JP7227019B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019014381A JP7227019B2 (en) 2019-01-30 2019-01-30 Electronic device mounting board, electronic device, and electronic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019014381A JP7227019B2 (en) 2019-01-30 2019-01-30 Electronic device mounting board, electronic device, and electronic module

Publications (2)

Publication Number Publication Date
JP2020123661A JP2020123661A (en) 2020-08-13
JP7227019B2 true JP7227019B2 (en) 2023-02-21

Family

ID=71993661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019014381A Active JP7227019B2 (en) 2019-01-30 2019-01-30 Electronic device mounting board, electronic device, and electronic module

Country Status (1)

Country Link
JP (1) JP7227019B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101341A (en) 2003-08-27 2005-04-14 Kyocera Corp Solid state imaging device
JP2017228724A (en) 2016-06-24 2017-12-28 イビデン株式会社 Method for manufacturing printed-wiring board, method for manufacturing electronic device, printed-wiring board, and electronic device
JP2018186173A (en) 2017-04-25 2018-11-22 京セラ株式会社 Substrate for mounting electronic element, electronic apparatus, and electronic module

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245335A (en) * 1994-03-07 1995-09-19 Sumitomo Kinzoku Ceramics:Kk Ceramic substrate and method for recognizing its position

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101341A (en) 2003-08-27 2005-04-14 Kyocera Corp Solid state imaging device
JP2017228724A (en) 2016-06-24 2017-12-28 イビデン株式会社 Method for manufacturing printed-wiring board, method for manufacturing electronic device, printed-wiring board, and electronic device
JP2018186173A (en) 2017-04-25 2018-11-22 京セラ株式会社 Substrate for mounting electronic element, electronic apparatus, and electronic module

Also Published As

Publication number Publication date
JP2020123661A (en) 2020-08-13

Similar Documents

Publication Publication Date Title
JP6496026B2 (en) Wiring board and electronic device
JP7072644B2 (en) Electronic element mounting boards, electronic devices, and electronic modules
WO2019082923A1 (en) Imaging-element mounting substrate, imaging device, and imaging module
US20170351069A1 (en) Electronic component mounting package and electronic device
JP7011395B2 (en) Substrate for mounting electronic devices, electronic devices and electronic modules
CN108735706B (en) Substrate for mounting electronic component, electronic device, and electronic module
JP2018032704A (en) Substrate for electronic element mounting, electronic device and electronic module
JP2023091083A (en) Substrate for mounting electronic element, electronic device, and electronic module
JP7227019B2 (en) Electronic device mounting board, electronic device, and electronic module
JP7176103B2 (en) ELECTRONIC DEVICE MOUNTING SUBSTRATE AND ELECTRONIC DEVICE
CN107615477B (en) Substrate for mounting electronic component and electronic device
JP6408341B2 (en) Imaging device mounting substrate, imaging device, and imaging module
JP7210191B2 (en) Electronic device mounting board, electronic device, and electronic module
JP7163409B2 (en) Substrate for mounting electronic device and electronic device
JP7237990B2 (en) Substrate for mounting electronic device and electronic device
JP6121860B2 (en) Wiring board and electronic device
JP7391494B2 (en) Motherboards for mounting electronic devices, substrates for mounting electronic devices, and electronic devices
WO2020137878A1 (en) Substrate for mounting electronic component, and electronic device
JP7307161B2 (en) Electronic device mounting board, electronic device, and electronic module
JP7242870B2 (en) Mounting boards and electronic devices
WO2021020447A1 (en) Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate
JP7273179B2 (en) Mounting substrates, electronic devices, and electronic modules
JP2019009375A (en) Electronic element mounting board, electronic equipment and electronic module
JP2018107181A (en) Electronic device and electronic module
JP2021158322A (en) Mounting board, electronic device, and electronic module

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230209

R150 Certificate of patent or registration of utility model

Ref document number: 7227019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150