JP7226120B2

JP7226120B2 - 電源回路及び電子装置

Info

Publication number: JP7226120B2
Application number: JP2019111366A
Authority: JP
Inventors: 大樹若山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2019-06-14
Filing date: 2019-06-14
Publication date: 2023-02-21
Anticipated expiration: 2039-06-14
Also published as: JP2020205672A

Description

本発明は、電源回路及び電子装置に関する。

従来、電源電圧値及び所定電圧値を用いて理論式によりデューティ比を演算する演算手段と、演算手段が演算したデューティ比によりスイッチング素子をＰＷＭ（Pulse Width Modulation）制御するデューティ出力部とを備える電源制御装置が知られている。この電源制御装置は、スイッチング素子によりＰＷＭ制御された電源電圧のデューティ比を算出する算出部と、算出部が算出したデューティ比を演算手段が演算したデューティ比と比較し、その比較結果をデューティ比補正手段に与える比較手段とを備える。デューティ出力部は、デューティ比補正手段がその比較結果に基づき求めた補正値を用いて、演算手段が演算したデューティ比を補正し、補正したデューティ比により、スイッチング素子をＰＷＭ制御する（例えば、特許文献１参照）。

特開２０１３－２５５３９９号公報

ＰＷＭ制御で動作する電源回路として、ＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路と、そのスイッチング回路の出力波形が入力されるインダクタとを備える電源回路がある。しかしながら、従来の技術では、スイッチング回路とインダクタとの間の接続不良（例えば、インダクタの半田の浮きなど）が生じても、当該接続不良を検出することが難しい。

そこで、本開示は、ＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路とそのスイッチング回路の出力波形が入力されるインダクタとの間の接続不良を検出可能な電源回路及び電子装置を提供する。

本開示は、
複数のＰＷＭ信号を出力するコントローラと、
複数のコンバータと、
エラー出力回路とを備え、
前記複数のコンバータは、それぞれ、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路と、前記スイッチング回路の出力波形が入力されるインダクタとを有し、
前記エラー出力回路は、前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とを比較し、前記複数のコンバータのうち両出力波形のデューティ比が一致しないコンバータがある場合、エラーを出力する、電源回路を提供する。

また、本開示は、
ＰＷＭ信号を出力するコントローラと、
前記ＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路と、
前記スイッチング回路の出力波形が入力されるインダクタと、
前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とを比較し、両出力波形のデューティ比が一致しない場合、エラーを出力するエラー出力回路とを備える、電源回路を提供する。

また、本開示は、
負荷と、
複数のＰＷＭ信号を出力するコントローラと、
前記負荷に電力を供給する複数のコンバータと、
エラー出力回路とを備え、
前記複数のコンバータは、それぞれ、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路と、前記スイッチング回路の出力波形が入力されるインダクタとを有し、
前記エラー出力回路は、前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とを比較し、前記複数のコンバータのうち両出力波形のデューティ比が一致しないコンバータがある場合、エラーを出力する、電子装置を提供する。

本開示の技術によれば、ＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路とそのスイッチング回路の出力波形が入力されるインダクタとの間の接続不良を検出可能な電源回路及び電子装置を提供できる。

一比較形態における電源回路の構成例を示す図である。電源回路の動作例を示すタイミングチャートである。一実施形態における電源回路を備える電子装置の構成例を示す図である。スイッチング回路の構成例を示す図である。ＰＷＭ信号の出力波形の一例を示すタイミングチャートである。通常時の動作波形を示すタイミングチャートである。異常時の動作波形を示すタイミングチャートである。一実施形態における電源回路を備える電子装置の具体例を示す図である。異常検出時の動作例を示す図である。

最初に、本開示に係る一実施形態における電源回路と比較するため、一比較形態における電源回路について説明する。

図１は、一比較形態における電源回路の構成例を示す図である。図１に示す電源回路１００は、複数のＰＷＭ信号を出力するコントローラ１７０と、負荷１６０に出力電圧Ｖｏｕｔの電力を供給する複数のコンバータ１５１～１５４とを備える。複数のコンバータ１５１～１５４は、それぞれ、複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路と、そのスイッチング回路の出力波形が入力されるインダクタとを有する。

コンバータ１５１は、複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形ＰＷＭ１に従ってスイッチングするスイッチング回路１１１と、そのスイッチング回路１１１の出力波形が入力されるインダクタ１２１とを有する。コンバータ１５２は、複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形ＰＷＭ２に従ってスイッチングするスイッチング回路１１２と、そのスイッチング回路１１２の出力波形が入力されるインダクタ１２２とを有する。コンバータ１５３は、複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形ＰＷＭ３に従ってスイッチングするスイッチング回路１１３と、そのスイッチング回路１１３の出力波形が入力されるインダクタ１２３とを有する。コンバータ１５４は、複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形ＰＷＭ４に従ってスイッチングするスイッチング回路１１４と、そのスイッチング回路１１４の出力波形が入力されるインダクタ１２４とを有する。

インダクタ１２１～１２４の各出力端が互いに接続される電源ラインに、出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは、コンデンサ１６１により平滑化される。

電源回路１００は、並列に接続された複数のコンバータ１５１～１５４を備え、複数のコンバータ１５１～１５４の各出力位相を互いにずらすことによって、出力電圧Ｖｏｕｔのリップルを抑制可能なマルチフェースコンバータである。

図２は、電源回路の動作例を示すタイミングチャートである。図２に示すように、コントローラ１７０は、コンバータ１５１～１５４の各出力位相が互いにずれるように、スイッチング周期（＝１／Ｆｓｗ）でスイッチング回路１１１～１１４を順番に動作させる。出力電圧Ｖｏｕｔのリップル周期は、４フェーズの場合、１／（Ｆｓｗ×４）となる。

ここで、図１において、例えばスイッチング回路１１１とインダクタ１２１との間の接続不良（例えば、インダクタ１２１の半田の浮きなど）が生じると、スイッチング回路１１１の出力波形はインダクタ１２１に入力されなくなる。しかしながら、４つのＰＷＭ信号は、コントローラ１７０から出力され続けるため、残りの３つのスイッチング回路１１２～１１４のスイッチング動作によって出力電圧Ｖｏｕｔを生成する異常な動作が継続してしまう。

そこで、図３に示すように、本開示に係る一実施形態における電源回路１０１は、スイッチング回路１１～１４とインダクタ２１～２４との間の各箇所の接続不良を検出可能なエラー出力回路８０を備える。エラー出力回路８０は、コンバータ５１～５４のそれぞれにおいて、ＰＷＭ信号の出力波形とスイッチング回路の出力波形とを比較し、複数のコンバータ５１～５４のうち両出力波形のデューティ比が一致しないコンバータがある場合、エラー信号ＥＲを出力する。

このようなエラー出力回路８０を備えることで、スイッチング回路１１～１４とインダクタ２１～２４との間の各箇所のいずれかに接続不良が発生しても、当該接続不良の発生を検出できる。例えばスイッチング回路１１とインダクタ２１との間の接続不良（例えば、インダクタ２１の半田の浮きなど）が生じると、４つのＰＷＭ信号はコントローラ７０から出力され続けるが、スイッチング回路１１の出力波形はインダクタ２１に入力されなくなる。その結果、ＰＷＭ信号の出力波形ＰＷＭ１とスイッチング回路１１の出力波形ＳＷ１とのデューティ比は、不一致となる。エラー出力回路８０は、ＰＷＭ信号の出力波形ＰＷＭ１とスイッチング回路１１の出力波形ＳＷ１とのデューティ比の不一致を検出すると、スイッチング回路１１とインダクタ２１との間の接続不良を検出したことを表すエラー信号ＥＲを出力する。つまり、スイッチング回路１１とインダクタ２１との間の接続不良の発生を検出できる。

なお、上掲の特許文献１では、算出部により得られるデューティ比の算出値と演算手段により得られるデューティ比の演算値とを比較するので、算出値と演算値を得るために、高価な演算装置が必要になると考えられる。これに対し、本開示に係る実施形態では、出力波形同士を比較するため、カウンタ等の簡易な回路構成で検出できる。

次に、本開示に係る一実施形態における電子装置について、より詳細に説明する。

図３に示す電子装置２０１は、負荷６０と、電源回路１０１とを備える。電子装置２０１の具体例として、スーパーコンピュータ、サーバ、パーソナルコンピュータ、携帯端末装置などが挙げられるが、電子装置２０１は、これらの装置に限られない。

負荷６０は、電源回路１０１により生成される直流の出力電圧Ｖｏｕｔを電源電圧として動作する。負荷６０は、単一の素子でもよいし、複数の素子を含む回路ブロックでもよい。図３は、負荷６０がＣＰＵ（Central Processing Unit）の場合を例示する。

電源回路１０１は、出力電圧Ｖｏｕｔの直流電力を生成し、負荷６０に供給する。電源回路１０１は、電子装置２０１に内蔵されてもよいし外付けされてもよい。電源回路１０１は、並列に接続された複数のコンバータ５１～５４を備え、上述の図２のように、複数のコンバータ５１～５４の各出力位相を互いにずらすことによって、出力電圧Ｖｏｕｔのリップルを抑制可能なマルチフェースコンバータである。

電源回路１０１は、複数のＰＷＭ信号を出力するコントローラ７０と、負荷６０に出力電圧Ｖｏｕｔの直流電力を供給する複数のコンバータ５１～５４と、エラー信号ＥＲを出力するエラー出力回路８０と、電源電圧ＶＢを遮断する遮断回路９０とを備える。

コントローラ７０は、例えば、出力電圧Ｖｏｕｔの設定とスイッチング回路１１～１４の保護動作の設定とを、ＰＷＭ信号により指令するデジタルコントローラである。コントローラ７０は、ドループの設定、フェーズ数の設定及びスイッチング周波数Ｆｓｗの設定をＰＷＭ信号により指令してもよい。複数のコンバータ５１～５４の各々のスイッチング回路１１～１４は、出力電流、出力電圧、温度、異常有無等の各フェーズの動作情報を、ＰＷＭ信号により、コントローラ７０にフィードバックする。

複数のコンバータ５１～５４は、それぞれ、電源電圧ＶＢを出力電圧Ｖｏｕｔに降圧するＤＣ－ＤＣコンバータである（ＤＣ：Direct Current）。複数のコンバータ５１～５４は、それぞれ、複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路と、そのスイッチング回路の出力波形が入力されるインダクタとを有する。コンバータ５１～５４は、スイッチングレギュレータとも称する。

コンバータ５１は、複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形ＰＷＭ１に従ってスイッチングするスイッチング回路１１と、そのスイッチング回路１１の出力波形が入力されるインダクタ２１とを有する。コンバータ５２は、複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形ＰＷＭ２に従ってスイッチングするスイッチング回路１２と、そのスイッチング回路１２の出力波形が入力されるインダクタ２２とを有する。コンバータ５３は、複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形ＰＷＭ３に従ってスイッチングするスイッチング回路１３と、そのスイッチング回路１３の出力波形が入力されるインダクタ２３とを有する。コンバータ５４は、複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形ＰＷＭ４に従ってスイッチングするスイッチング回路１４と、そのスイッチング回路１４の出力波形が入力されるインダクタ２４とを有する。

インダクタ２１～２４の各出力端が互いに接続される電源ラインに、出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは、コンデンサ６１により平滑化される。インダクタ２１～２４は、例えば、基板に実装される素子であり、その構造の具体例として、カップルドインダクタが挙げられる。インダクタ２１～２４の各両端は、半田によって基板に取り付けられる。

エラー出力回路８０は、コントローラ７０とスイッチング回路１１～１４との間の信号配線３１～３４と、スイッチング回路１１～１４とインダクタ２１～２４との間の電流配線４１～４４とをモニタする。信号配線３１～３４には、それぞれには、コントローラ７０から出力されるＰＷＭ信号の出力波形ＰＷＭ１，ＰＷＭ２，ＰＷＭ３，ＰＷＭ４が通る。電流配線４１～４４には、それぞれには、スイッチング回路１１～１４から出力される出力波形ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４が通る。

エラー出力回路８０は、出力波形ＰＷＭ１が通る信号配線３１と出力波形ＳＷ１が通る電流配線４１とをモニタすることによって、出力波形ＰＷＭ１と出力波形ＳＷ１とを比較し、両出力波形のデューティ比が不一致と判定した場合、エラー信号ＥＲを出力する。エラー出力回路８０は、出力波形ＰＷＭ２が通る信号配線３２と出力波形ＳＷ２が通る電流配線４２とをモニタすることによって、出力波形ＰＷＭ２と出力波形ＳＷ２とを比較し、両出力波形のデューティ比が不一致と判定した場合、エラー信号ＥＲを出力する。エラー出力回路８０は、出力波形ＰＷＭ３が通る信号配線３３と出力波形ＳＷ３が通る電流配線４３とをモニタすることによって、出力波形ＰＷＭ３と出力波形ＳＷ３とを比較し、両出力波形のデューティ比が不一致と判定した場合、エラー信号ＥＲを出力する。エラー出力回路８０は、出力波形ＰＷＭ４が通る信号配線３４と出力波形ＳＷ４が通る電流配線４４とをモニタすることによって、出力波形ＰＷＭ４と出力波形ＳＷ４とを比較し、両出力波形のデューティ比が不一致と判定した場合、エラー信号ＥＲを出力する。

このようなエラー出力回路８０を備えることで、スイッチング回路１１～１４とインダクタ２１～２４との間の各箇所のいずれかに接続不良が発生しても、当該接続不良の発生を検出できる。エラー出力回路８０により検出可能な接続不良の例として、電流配線４１～４４の断線、インダクタ２１～２４自体の断線、電流配線４１～４４に接続されるランドとインダクタ２１～２４の一方の端部との接続不良（半田の浮き）などがある。

電源回路１０１は、エラー信号ＥＲがエラー出力回路８０から出力された場合、複数のスイッチング回路１１～１４の動作を停止させることが好ましい。これにより、デューティ比の不一致が検出されていない残りのスイッチング回路のスイッチング動作によって出力電圧Ｖｏｕｔを生成する異常な動作が継続することを防止できる。

例えば、電源回路１０１は、エラー信号ＥＲがエラー出力回路８０から出力された場合、複数のスイッチング回路１１～１４の電源電圧ＶＢを遮断する遮断回路９０を備える。遮断回路９０のイネーブル端子ＥＮにエラー信号ＥＲが入力されると、遮断回路９０は、電源電圧ＶＢがスイッチング回路１１～１４の全てに供給されることを遮断する。これにより、スイッチング回路１１～１４の動作が停止するので、デューティ比の不一致が検出されていない残りのスイッチング回路のスイッチング動作によって出力電圧Ｖｏｕｔを生成する異常な動作が継続することを防止できる。遮断回路９０は、例えば、電子ヒューズである。

なお、エラー信号ＥＲは、コントローラ７０に入力されてもよい。コントローラ７０は、例えば、エラー信号ＥＲを入力された場合、複数のスイッチング回路１１～１４の動作を停止させるため、４つ全てのＰＷＭ信号の出力を停止してもよい。

スイッチング回路１１～１４は、それぞれ、例えば図４に示す構成を有する。図４は、スイッチング回路の構成例を示す図である。図４には、ＰＷＭ信号の出力波形ＰＷＭに従ってスイッチングするスイッチング回路１０と、そのスイッチング回路の出力波形が入力されるインダクタ２０とが示されている。

スイッチング回路１０は、ハイサイドのトランジスタ１５とローサイドのトランジスタ１６とが直列に接続される構成と、トランジスタ１５，１６をスイッチングさせるプリドライバ１７とを有する。トランジスタ１５，１６は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。トランジスタ１５は、高電源電位部Ｖｉｎに接続されるドレインと、トランジスタ１６のドレインに接続されるソースと、プリドライバ１７に接続されるゲートとを有する。トランジスタ１６は、低電源電位部ＧＮＤに接続されるソースと、トランジスタ１５のソースに接続されるドレインと、プリドライバ１７に接続されるゲートとを有する。トランジスタ１５のソースとトランジスタ１６のドレインとが接続される接続点には、インダクタ２０の一端が接続される。インダクタ２０の他端には、コンデンサ６１の一端と負荷６０の電源入力部が接続される。コンデンサ６１の他端は、低電源電位部ＧＮＤに接続される。高電源電位部Ｖｉｎと低電源電位部ＧＮＤとの間に電源電圧ＶＢが印加される。

プリドライバ１７は、コントローラ７０から出力されるＰＷＭ信号の出力波形ＰＷＭに従って、トランジスタ１５をスイッチングさせるスイッチング信号ＨＳＯＮと、トランジスタ１５をスイッチングさせるスイッチング信号ＬＳＯＮとを生成する。トランジスタ１５は、スイッチング信号ＨＳＯＮによって印加されるゲート電圧ＨＳＧに従ってスイッチングし、トランジスタ１６は、スイッチング信号ＬＳＯＮによって印加されるゲート電圧ＬＳＧに従ってスイッチングする。

トランジスタ１５のソースとトランジスタ１６のドレインとが接続される接続点から、スイッチング回路１０の出力波形ＳＷが出力される。正常時（通常時）、出力波形ＳＷの周期及びデューティ比は、ＰＷＭ信号の出力波形ＰＷＭの周期及びデューティ比と同じである。

なお、コントローラ７０は、スイッチング信号ＨＳＯＮ及びスイッチング信号ＬＳＯＮをＰＷＭ信号としてスイッチング回路１１～１４の各々に対して出力してもよい。つまり、スイッチング信号ＨＳＯＮ及びスイッチング信号ＬＳＯＮは、コントローラ７０により生成されてもよい。この場合、エラー出力回路８０は、コントローラ７０から出力されるスイッチング信号ＨＳＯＮ及びスイッチング信号ＬＳＯＮの少なくとも一方の出力波形と、スイッチング回路１０の出力波形ＳＷとを比較し、両出力波形のデューティ比の不一致を検出してもよい。

図５は、ＰＷＭ信号の出力波形の一例を示すタイミングチャートである。出力波形ＰＷＭは、周期的に電圧がハイレベルとローレベルの状態になる。一周期に対するハイレベルの時間の比率をデューティ比という。図５は、デューティ比が１０％の場合を示す。

図６は、通常時の動作波形を示すタイミングチャートである。コントローラ７０は、ＰＷＭ信号による指令値を送信し、スイッチング回路１１～１４は、それぞれ、ＰＷＭ信号の出力波形ＰＷＭに従って、出力波形ＳＷのデューティ比が出力波形ＰＷＭと同じデューティ比になるように、スイッチング動作する。デューティ比Ａは、（出力電圧Ｖｏｕｔ／電源電圧ＶＢ）×１００［％］で表される。

スイッチング回路１１～１４の各々のプリドライバ１７（図４参照）は、出力波形ＰＷＭが入力されると、デッドタイムＤＴ＿ＯＮ，ＤＴ＿ＯＦＦが生じるようにスイッチング信号ＨＳＯＮ，ＬＳＯＮを生成する。プリドライバ１７は、ハイサイドのトランジスタ１５とローサイドのトランジスタ１６を交互にオン／オフさせる。

ハイサイドのトランジスタ１５は、スイッチング信号ＨＳＯＮの立ち上がりに対して遅延時間ｔｄＴ後にゲート電圧ＨＳＧが立ち上がることによってターンオンする。その後、トランジスタ１５は、スイッチング信号ＨＳＯＮの立ち下がりに対して遅延時間ｔｄＴ後にゲート電圧ＨＳＧが立ち下がることによってターンオフする。一方、ローサイドのトランジスタ１６は、スイッチング信号ＬＳＯＮの立ち下がりに対して遅延時間ｔｄＴ後にゲート電圧ＬＳＧが立ち下がることによってターンオフする。その後、トランジスタ１６は、スイッチング信号ＬＳＯＮの立ち上がりに対して遅延時間ｔｄＴ後にゲート電圧ＬＳＧが立ち上がることによってターンオンする。

スイッチング回路１１～１４の各々がこのようにスイッチング動作することによって、デューティ比Ａの出力波形ＳＷがスイッチング回路１１～１４の各々から出力される。

図７は、異常時の動作波形を示すタイミングチャートである。スイッチング回路１１～１４とインダクタ２１～２４との間の各箇所のいずれかに接続不良が生じると、接続不良箇所における出力波形ＳＷのデューティ比が零になる。これにより、エラー出力回路８０は、出力波形ＰＷＭと出力波形ＳＷとのデューティ比の不一致を検出するので、エラー信号ＥＲを出力する。エラー信号ＥＲが遮断回路９０のイネーブル端子ＥＮに入力されると、スイッチング回路１１～１４に対する電源電圧ＶＢの印加が遮断回路９０により遮断される。

図８は、一実施形態における電源回路を備える電子装置の具体例を示す図である。図８において、電子装置２０１Ａ及び電源回路１０１Ａは、それぞれ、上述の電子装置２０１及び電源回路１０１のより具体的な例である。コントローラ７０は、ＰＭＢＵＳ（Power Management Bus）及びＳＶＩＤ（Serial Voltage Identification）に接続されるデジタルコントローラである。

電源回路１０１Ａは、上述の構成の他に、ＰＳＵ（Power Supply Unit）９１及びマイコン９２とを有する。

ＰＳＵ９１は、例えば、外部から入力される交流又は直流の入力電圧を直流の電源電圧ＶＢに変換する装置である。マイコン９２は、通常時、遮断回路９０のイネーブル端子ＥＮに対して、ハイレベル（Ｈ）のアクティブ信号を出力する汎用端子ＧＰＩＯを有する。マイコン９２の汎用端子ＧＰＩＯから遮断回路９０のイネーブル端子ＥＮにアクティブ信号が入力されることで、ＰＳＵ９１により生成される電源電圧ＶＢがスイッチング回路１１～１４に供給されることが許可される。マイコン９２は、電源回路１０１Ａの外部回路でもよい。

エラー出力回路８０は、カウンタ８１～８４を有する。カウンタ８１には、出力波形ＰＷＭ１及び出力波形ＳＷ１が入力される。カウンタ８２には、出力波形ＰＷＭ２及び出力波形ＳＷ２が入力される。カウンタ８３には、出力波形ＰＷＭ３及び出力波形ＳＷ３が入力される。カウンタ８４には、出力波形ＰＷＭ４及び出力波形ＳＷ４が入力される。カウンタ８１～８４の各出力信号の論理和が、エラー信号ＥＲとして出力される。

例えば、スイッチング回路１１とインダクタ２１との間の接続不良が発生すると、出力波形ＰＷＭ１と出力波形ＳＷ１との間でデューティ比の不一致がカウンタ８１により検出されるので、カウンタ８１から出力される信号がハイレベルＨからローレベルＬになる。これにより、エラー出力回路８０から出力されるローレベルのエラー信号ＥＲがイネーブル端子ＥＮに入力される。その結果、マイコン９２の汎用端子ＧＰＩＯからアクティブ信号が出力されているか否かにかかわらず、スイッチング回路１１～１４に対する電源電圧ＶＢの供給を遮断回路９０によって遮断できる。

図９は、異常検出時の動作例を示す図である。カウンタ８１～８４として、例えば、２進４ビット同期式カウンタが使用される。カウンタ８１には、ＰＷＭ信号の出力波形ＰＷＭ１がクロック信号ＣＬＫとしてインバータ８１ａを介して入力されるとともに、スイッチング回路１１の出力波形ＳＷ１が入力信号Ａとして入力される。カウンタ８１は、出力波形ＰＷＭ１と出力波形ＳＷ１との間でデューティ比が異なると、ローレベルの出力信号Ｑ_Ａをエラー信号ＥＲとして出力する。

他のカウンタ８２～８４も、カウンタ８１と同じ入出力構成を有する。カウンタ８２には、ＰＷＭ信号の出力波形ＰＷＭ２がクロック信号ＣＬＫとしてインバータ８２ａを介して入力されるとともに、スイッチング回路１２の出力波形ＳＷ２が入力信号Ａとして入力される。カウンタ８３には、ＰＷＭ信号の出力波形ＰＷＭ３がクロック信号ＣＬＫとしてインバータ８３ａを介して入力されるとともに、スイッチング回路１３の出力波形ＳＷ３が入力信号Ａとして入力される。カウンタ８４には、ＰＷＭ信号の出力波形ＰＷＭ４がクロック信号ＣＬＫとしてインバータ８４ａを介して入力されるとともに、スイッチング回路１４の出力波形ＳＷ４が入力信号Ａとして入力される。

以上、電源回路及び電子装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、コンバータの個数は、４以外の数でもよい。例えば、図３の構成において、並列接続されたコンバータの個数は、２以上の数でもよい。また、コンバータの個数は、１でもよい。

以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
複数のＰＷＭ信号を出力するコントローラと、
複数のコンバータと、
エラー出力回路とを備え、
前記複数のコンバータは、それぞれ、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路と、前記スイッチング回路の出力波形が入力されるインダクタとを有し、
前記エラー出力回路は、前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とを比較し、前記複数のコンバータのうち両出力波形のデューティ比が一致しないコンバータがある場合、エラーを出力する、電源回路。
（付記２）
前記エラー出力回路は、前記コントローラと前記スイッチング回路との間の信号配線と、前記スイッチング回路と前記インダクタとの間の電流配線とをモニタすることによって、前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とを比較する、付記１に記載の電源回路。
（付記３）
前記エラー出力回路は、前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とが入力されるカウンタを有し、前記エラーを前記カウンタから出力する、付記１又は２に記載の電源回路。
（付記４）
前記エラーが出力された場合、複数の前記スイッチング回路の動作を停止させる、付記１から３のいずれか一項に記載の電源回路。
（付記５）
前記エラーが出力された場合、複数の前記スイッチング回路の電源電圧を遮断する、付記１から４のいずれか一項に記載の電源回路。
（付記６）
前記エラーの入力によって、前記電源電圧を遮断する電子ヒューズを備える、付記５に記載の電源回路。
（付記７）
ＰＷＭ信号を出力するコントローラと、
前記ＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路と、
前記スイッチング回路の出力波形が入力されるインダクタと、
前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とを比較し、両出力波形のデューティ比が一致しない場合、エラーを出力するエラー出力回路とを備える、電源回路。
（付記８）
負荷と、
複数のＰＷＭ信号を出力するコントローラと、
複数のコンバータと、
エラー出力回路とを備え、
前記複数のコンバータは、それぞれ、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路と、前記スイッチング回路の出力波形が入力されるインダクタとを有し、
前記エラー出力回路は、前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とを比較し、前記複数のコンバータのうち両出力波形のデューティ比が一致しないコンバータがある場合、エラーを出力する、電子装置。

１０～１４スイッチング回路
１５，１６トランジスタ
２０～２４インダクタ
３１～３４信号配線
４１～４４電流配線
５１～５４コンバータ
６０負荷
７０コントローラ
８０エラー出力回路
８１～８４カウンタ
９０遮断回路
９１ＰＳＵ
９２マイコン
１００，１０１，１０１Ａ電源回路
２０１，２０１Ａ電子装置

Claims

複数のＰＷＭ信号を出力するコントローラと、
複数のコンバータと、
エラー出力回路とを備え、
前記複数のコンバータは、それぞれ、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路と、前記スイッチング回路の出力波形が入力されるインダクタとを有し、
前記エラー出力回路は、前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とを比較し、前記複数のコンバータのうち両出力波形のデューティ比が一致しないコンバータがある場合、エラーを出力する、電源回路。
前記エラー出力回路は、前記コントローラと前記スイッチング回路との間の信号配線と、前記スイッチング回路と前記インダクタとの間の電流配線とをモニタすることによって、前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とを比較する、請求項１に記載の電源回路。
前記エラー出力回路は、前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とが入力されるカウンタを有し、前記エラーを前記カウンタから出力する、請求項１又は２に記載の電源回路。
前記エラーが出力された場合、複数の前記スイッチング回路の動作を停止させる、請求項１から３のいずれか一項に記載の電源回路。
前記エラーが出力された場合、複数の前記スイッチング回路の電源電圧を遮断する、請求項１から４のいずれか一項に記載の電源回路。
ＰＷＭ信号を出力するコントローラと、
前記ＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路と、
前記スイッチング回路の出力波形が入力されるインダクタと、
前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とを比較し、両出力波形のデューティ比が一致しない場合、エラーを出力するエラー出力回路とを備える、電源回路。
負荷と、
複数のＰＷＭ信号を出力するコントローラと、
前記負荷に電力を供給する複数のコンバータと、
エラー出力回路とを備え、
前記複数のコンバータは、それぞれ、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号の出力波形に従ってスイッチングするスイッチング回路と、前記スイッチング回路の出力波形が入力されるインダクタとを有し、
前記エラー出力回路は、前記ＰＷＭ信号の出力波形と前記スイッチング回路の出力波形とを比較し、前記複数のコンバータのうち両出力波形のデューティ比が一致しないコンバータがある場合、エラーを出力する、電子装置。