JP7216781B2 - データ記憶方法、データ記憶装置、データ読み取り方法及びデータ読み取り装置 - Google Patents
データ記憶方法、データ記憶装置、データ読み取り方法及びデータ読み取り装置 Download PDFInfo
- Publication number
- JP7216781B2 JP7216781B2 JP2021147028A JP2021147028A JP7216781B2 JP 7216781 B2 JP7216781 B2 JP 7216781B2 JP 2021147028 A JP2021147028 A JP 2021147028A JP 2021147028 A JP2021147028 A JP 2021147028A JP 7216781 B2 JP7216781 B2 JP 7216781B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage
- starting
- column
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Description
前記ストレージアレイにおける第3インターフェースを制御して、前記行アドレス、列アドレス及びストレージユニット識別子から始めて、前記ストレージアレイ内の各列のストレージブロックから、前記ストレージユニット識別子に対応する各ストレージユニット内のデータを同時に読み取り、読み取った前記ターゲットデータを前記ニューラルネットワークプロセッサに送信するステップと、を含むデータ読み取り方法が提供される。
本願の第10態様では、コンピュータに、上記のいずれかの態様に記載のデータ記憶方法を実行させ、又は上記のいずれかの態様に記載のデータ読み取り方法を実行させるためのコンピュータ命令を記憶している、非一時的なコンピュータ読み取可能な記憶媒体が提供される。
本願の第11態様では、コンピュータに、上記のいずれかの態様に記載のデータ記憶方法を実行させ、又は、上記のいずれかの態様に記載のデータ読み取り方法を実行させるコンピュータプログラムが提供される。
本願に係るデータ記憶方法及びデータ読み取り方法は、N行及びM列のストレージブロックを含むストレージアレイに適用され、各ストレージブロックが複数のストレージユニットを含み、N及びMが正の整数である。本願に係るデータ記憶方法及びデータ読み取り方法を明瞭に説明するために、以下では、まず、本願に係るストレージアレイの構成について説明する。
データチャネルを介して、開始行の開始列よりも後の各列内の、開始ユニット識別子に対応する各ストレージユニット内の最初のデータを読み取るステップと、開始ユニット識別子がLより小さい場合、各列内の、開始ユニット識別子に隣接する次のストレージユニットに位置決めするように識別子を更新するステップと、ターゲットデータの読み取りが全部完了するまで、データチャネルを介して開始行の各列内の次のストレージユニットからデータを読み取り続けるステップと、を含み得る。
開始ユニット識別子がLである場合、開始行に隣接する次の行に位置決めするように行アドレスを更新するステップと、ターゲットデータの読み取りが全部完了するまで、データチャネルを介して次の行の各列内の1つ目のストレージユニットからデータを読み取り続けるステップと、をさらに含む。
Claims (40)
- N行及びM列のストレージブロックを含むストレージアレイに適用されるデータ記憶方法であって、各ストレージブロックが複数のストレージユニットを含み、N及びMが正の整数であり、前記データ記憶方法は、
記憶すべきデータと、ストレージアレイ内の現在使用可能なストレージユニットの開始アドレスとを取得し、前記開始アドレスが開始行、開始列及び開始ユニット識別子を含むステップと、
前記開始アドレス及び前記記憶すべきデータに基づいて、現在実行すべきデータ記憶動作を決定するステップと、
前記ストレージアレイにおける第1インターフェースを制御して前記データ記憶動作を実行させて、前記記憶すべきデータを、同じ前記開始ユニット識別子を持つ各ストレージブロック内の各ストレージユニットにストレージブロックの同じ行でストレージブロックごとに書き込むステップと、を含む、データ記憶方法。 - 記憶すべきデータと、ストレージアレイ内の現在使用可能なストレージユニットの開始アドレスとを取得するステップは、
記憶すべきデータを取得するステップと、
前記記憶すべきデータのタイプに基づいて、前記ストレージアレイ内のターゲットストレージブロックを決定するステップと、
前記ターゲットストレージブロックに記憶されているデータの終了アドレスに基づいて、現在使用可能なストレージユニットの開始アドレスを決定するステップと、を含む、請求項1に記載のデータ記憶方法。 - 前記ターゲットストレージブロックに記憶されているデータの終了アドレスは、終了行、終了列及び終了ユニットを含み、前記ターゲットストレージブロックに記憶されているデータの終了アドレスに基づいて、現在使用可能なストレージユニットの開始アドレスを決定するステップは、
前記終了ユニットが前記終了列の最後のストレージユニットであり、かつ、前記終了列が第M列である場合、前記開始行が前記終了行の次の行であり、前記開始列が第1列であり、かつ前記開始ユニット識別子が前記次の行の第1列内の1つ目のストレージユニットを示していることと決定するステップを含む、請求項2に記載のデータ記憶方法。 - 前記ターゲットストレージブロックに記憶されているデータの終了アドレスに基づいて、現在使用可能なストレージユニットの開始アドレスを決定するステップは、
前記終了列が第M列でない場合、前記開始列が前記終了列の次の列であり、前記開始行が前記終了行であり、かつ、前記開始ユニット識別子が前記終了ユニットのアドレスと同じであると決定するステップを含む、請求項3に記載のデータ記憶方法。 - 前記ストレージアレイは複数のインターフェースを含み、前記データ記憶方法は、
前記複数のインターフェースのそれぞれに記憶すべきデータがある場合、前記複数のインターフェースのそれぞれに対応する記憶すべきデータのタイプに基づいて、各インターフェースの優先度を設定することにより、優先度の高いインターフェースが先に、対応する記憶すべきデータを前記ストレージアレイに書き込むステップをさらに含む、請求項1~請求項4のいずれか一項に記載のデータ記憶方法。 - N行及びM列のストレージブロックを含むストレージアレイに適用されるデータ記憶方法であって、各ストレージブロックが複数のストレージユニットを含み、N及びMが正の整数であり、前記データ記憶方法は、
記憶すべきデータと、前記記憶すべきデータに対応する開始行、開始列及び開始ユニット識別子とを含むデータ記憶動作を取得するステップと、
前記記憶すべきデータを前記開始行の各列内の最初のストレージユニットに1ビットずつ書き込み、前記各列内の最初のストレージユニットの識別子のそれぞれが前記開始ユニット識別子と同じであるステップと、
前記記憶すべきデータが前記ストレージアレイに全部書き込まれておらず、かつ、前記開始行の第M列内の最初のストレージユニットにデータが書き込まれている場合には、各列内の、前記最初のストレージユニットに隣接する次のストレージユニットに位置決めするように識別子を更新するステップと、
前記記憶すべきデータが前記ストレージアレイに全部書き込まれるまで、前記記憶すべきデータの残りのデータを前記開始行の各列内の次のストレージユニットに1ビットずつ書き込むステップと、を含む、データ記憶方法。 - 前記記憶すべきデータの残りのデータを前記開始行の各列内の次のストレージユニットに1ビットずつ書き込むステップの後に、
前記記憶すべきデータが前記ストレージアレイに全部書き込まれておらず、かつ、前記開始行の各列内の全てのストレージユニットにデータが書き込まれている場合、前記ストレージアレイ内の、前記開始行に隣接する次の行に位置決めするように行アドレスを更新するステップと、
前記記憶すべきデータの残りのデータを前記次の行の各列内の1つ目のストレージユニットに1ビットずつ書き込み続けるステップと、をさらに含む、請求項6に記載のデータ記憶方法。 - 前記ストレージアレイ内のいずれかのストレージユニットがデータ読み取り状態にある場合、前記いずれかのストレージユニットへの新しいデータの書き込みを禁止するステップをさらに含む、請求項6に記載のデータ記憶方法。
- 前記記憶すべきデータが前記ストレージアレイに全部書き込まれるステップの後に、
書き込みインターフェースは、前記記憶すべきデータの前記ストレージアレイにおける終了アドレスに戻り、前記終了アドレスが終了行、終了列及び終了ユニット識別子を含むステップをさらに含む、請求項6~請求項8のいずれか一項に記載のデータ記憶方法。 - N行及びM列のストレージブロックを含むストレージアレイに適用されるデータ読み取り方法であって、各ストレージブロックが複数のストレージユニットを含み、N及びMが正の整数であり、前記データ読み取り方法は、
ニューラルネットワークプロセッサから送信されたデータ処理終了メッセージが取得された場合、前記ニューラルネットワークプロセッサの現在取得すべきターゲットデータと、前記ターゲットデータのストレージアレイにおける行アドレス、列アドレス及びストレージユニット識別子とを決定するステップと、
前記ターゲットデータのストレージアレイにおける行アドレス、列アドレス及びストレージユニット識別子に基づいて、現在実行すべきデータ読み取り動作を決定するステップと、
前記ストレージアレイにおける第3インターフェースを制御して、前記行アドレス、列アドレス及びストレージユニット識別子から始めて、前記ストレージアレイ内の各列のストレージブロックから、前記ストレージユニット識別子に対応する各ストレージユニット内のデータを同時に読み取り、読み取った前記ターゲットデータを前記ニューラルネットワークプロセッサに送信するステップと、を含む、データ読み取り方法。 - 前記ニューラルネットワークプロセッサによって現在処理されているシーケンスデータは、Kフレームのデータを含み、Kが正の整数であり、前記ニューラルネットワークプロセッサの現在取得すべきターゲットデータと、前記ターゲットデータのストレージアレイにおける行アドレス、列アドレス及びストレージユニット識別子とを決定するステップは、
前記データ処理終了メッセージに対応する処理済データ及び第1ネットワーク層を決定するステップと、
前記処理済データが前記シーケンスデータ内のK番目のフレームの関連データである場合、前記ターゲットデータが、前記第1ネットワーク層に隣接する次の層に対応するネットワークパラメータと、前記シーケンスデータ内の1番目のフレームの関連データとを含むことを決定し、前記関連データは、対応するフレームの生データ、又は前記生データがネットワーク層によって処理された後に生成されたデータであるステップと、を含む、請求項10に記載のデータ読み取り方法。 - 前記データ処理終了メッセージに対応する処理済データ及び第1ネットワーク層を決定するステップの後に、
前記処理済データがシーケンスデータのi番目のフレームの関連データである場合、前記ターゲットデータとして、前記i番目のフレームのデータに隣接するi+1番目のフレームの関連データを決定し、iがKより小さい正の整数であるステップをさらに含む、請求項11に記載のデータ読み取り方法。 - N行及びM列のストレージブロックを含むストレージアレイに適用されるデータ読み取り方法であって、各ストレージブロックが複数のストレージユニットを含み、N及びMが正の整数であり、前記データ読み取り方法は、
読み取るべきターゲットデータと、前記ターゲットデータのストレージアレイにおける開始行、開始列及び開始ユニット識別子とを含むデータ読み取り動作を取得するステップと、
前記開始行、開始列及び開始ユニット識別子に基づいて、イネーブルされるデータチャネルを決定するステップと、
前記データチャネルをイネーブルし、前記開始行の開始列内の開始ユニット識別子から始めて、前記ストレージアレイ内の各列のストレージブロックから、ストレージユニット識別子に対応する各ストレージユニット内のターゲットデータを同時に読み取り、読み取った前記ターゲットデータをニューラルネットワークプロセッサに送信するステップと、を含む、データ読み取り方法。 - 前記開始行、開始列及び開始ユニット識別子に基づいて、イネーブルされるデータチャネルを決定するステップは、
前記開始列が第1列であり、かつ、前記ターゲットデータによって占有されるストレージユニットがMより大きい場合、イネーブルされるデータチャネルとして各列に対応するデータチャネルを決定するステップを含む、請求項13に記載のデータ読み取り方法。 - 前記開始行、開始列及び開始ユニット識別子に基づいて、イネーブルされるデータチャネルを決定するステップは、
前記開始列が第j列であり、かつ、前記ターゲットデータに対応するストレージユニットがM-jより大きい場合、イネーブルされる初期データチャネルとしてj番目のチャネルからM番目のチャネルを決定し、補足データチャネルとして1番目のチャネルルからj-1番目のチャネルを決定し、jが1より大きい整数であり、前記補足データチャネルは、前記j番目のチャネルからM番目のチャネルで前記開始行の第j列から第M列の前記開始ユニット識別子からデータが読み取られた後、引き続きイネーブルされたデータチャネルであるステップを含む、請求項13に記載のデータ読み取り方法。 - 各ストレージブロックはL個のストレージユニットを含み、Lが1より大きい正の整数であり、前記ターゲットデータによって占有されるストレージユニットがMより大きく、前記開始行の開始列内の開始ユニット識別子から始めて、前記ストレージアレイ内の各列のストレージブロックから、前記ストレージユニット識別子に対応する各ストレージユニット内のターゲットデータを同時に読み取るステップは、
前記データチャネルを介して、前記開始行の開始列より後の各列内の、前記開始ユニット識別子に対応する各ストレージユニット内の最初のデータを読み取るステップと、
前記開始ユニット識別子がLより小さい場合、各列内の、前記開始ユニット識別子に隣接する次のストレージユニットに位置決めするように識別子を更新するステップと、
前記ターゲットデータの読み取りが全部完了するまで、前記データチャネルを介して前記開始行の各列内の次のストレージユニットからデータを読み取り続けるステップと、を含む、請求項13~請求項15のいずれか一項に記載のデータ読み取り方法。 - 前記開始行の開始列よりも後の各列内の、前記開始ユニット識別子に対応する各ストレージユニット内の最初のデータを読み取るステップの後に、
前記開始ユニット識別子がLである場合、前記開始行に隣接する次の行に位置決めするように行アドレスを更新するステップと、
前記ターゲットデータの読み取りが全部完了するまで、前記データチャネルを介して前記次の行の各列内の1つ目のストレージユニットからデータを読み取り続けるステップと、をさらに含む、請求項16に記載のデータ読み取り方法。 - N行及びM列のストレージブロックを含むストレージアレイに適用されるデータ記憶装置であって、各ストレージブロックが複数のストレージユニットを含み、N及びMが正の整数であり、前記データ記憶装置は、
記憶すべきデータと、ストレージアレイ内の現在使用可能なストレージユニットの開始アドレスとを取得するように構成される第1取得モジュールであって、前記開始アドレスが開始行、開始列及び開始ユニット識別子を含む第1取得モジュールと、
前記開始アドレス及び前記記憶すべきデータに基づいて、現在実行すべきデータ記憶動作を決定するように構成される第1決定モジュールと、
前記ストレージアレイにおける第1インターフェースを制御して前記データ記憶動作を実行させて、前記記憶すべきデータを、同じ前記開始ユニット識別子を持つ各ストレージブロック内の各ストレージユニットにストレージブロックの同じ行でストレージブロックごとに書き込むように構成される第1制御モジュールと、を含む、データ記憶装置。 - 前記第1取得モジュールは、具体的には、
記憶すべきデータを取得し、
前記記憶すべきデータのタイプに基づいて、前記ストレージアレイ内のターゲットストレージブロックを決定し、
前記ターゲットストレージブロックに記憶されているデータの終了アドレスに基づいて、現在使用可能なストレージユニットの開始アドレスを決定するように構成される、請求項18に記載のデータ記憶装置。 - 前記ターゲットストレージブロックに記憶されているデータの終了アドレスは、終了行、終了列及び終了ユニットを含み、前記第1取得モジュールは、具体的には、
前記終了ユニットが前記終了列の最後のストレージユニットであり、かつ、前記終了列が第M列である場合、前記開始行が前記終了行の次の行であり、前記開始列が第1列であり、かつ前記開始ユニット識別子が前記次の行の第1列内の1つ目のストレージユニットを示していることを決定するように構成される、請求項19に記載のデータ記憶装置。 - 前記第1取得モジュールは、具体的には、
前記終了列が第M列でない場合、前記開始列が前記終了列の次の列であり、前記開始行が前記終了行であり、かつ、前記開始ユニット識別子が前記終了ユニットのアドレスと同じであると決定するように構成される、請求項20に記載のデータ記憶装置。 - 前記ストレージアレイは複数のインターフェースを含み、前記データ記憶装置は、
前記複数のインターフェースのそれぞれに記憶すべきデータがある場合、前記複数のインターフェースのそれぞれに対応する記憶すべきデータのタイプに基づいて前記インターフェースの優先度を設定することにより、優先度の高いインターフェースが先に、対応する記憶すべきデータを前記ストレージアレイに書き込むように構成される設定モジュールをさらに含む、請求項18~請求項21のいずれか一項に記載のデータ記憶装置。 - N行及びM列のストレージブロックを含むストレージアレイに適用されるデータ記憶装置であって、各ストレージブロックが複数のストレージユニットを含み、N及びMが正の整数であり、前記データ記憶装置は、
記憶すべきデータと、前記記憶すべきデータに対応する開始行、開始列及び開始ユニット識別子とを含むデータ記憶動作を取得するように構成される第2取得モジュールと、
前記記憶すべきデータを前記開始行の各列内の最初のストレージユニットに1ビットずつ書き込むように構成される第1書き込みモジュールであって、前記各列内の最初のストレージユニットの識別子のそれぞれが前記開始ユニット識別子と同じである第1書き込みモジュールと、
前記記憶すべきデータが前記ストレージアレイに全部書き込まれておらず、かつ、前記開始行の第M列内の最初のストレージユニットにデータが書き込まれている場合には、各列内の、前記最初のストレージユニットに隣接する次のストレージユニットに位置決めするように識別子を更新するように構成される第1更新モジュールと、
前記記憶すべきデータが前記ストレージアレイに全部書き込まれるまで、前記記憶すべきデータの残りのデータを前記開始行の各列内の次のストレージユニットに1ビットずつ書き込むように構成される第2書き込みモジュールと、を含む、データ記憶装置。 - 前記記憶すべきデータが前記ストレージアレイに全部書き込まれておらず、かつ、前記開始行の各列内の全てのストレージユニットにデータが書き込まれている場合、前記ストレージアレイ内の前記開始行に隣接する次の行に位置決めするように行アドレスを更新するように構成される第2更新モジュールと、
前記記憶すべきデータの残りのデータを前記次の行の各列内の1つ目のストレージユニットに1ビットずつ書き込み続けるように構成される第3書き込みモジュールと、をさらに含む、請求項23に記載のデータ記憶装置。 - 前記ストレージアレイ内のいずれかのストレージユニットがデータ読み取り状態にある場合、前記いずれかのストレージユニットへの新しいデータの書き込みを禁止するように構成される禁止モジュールをさらに含む、請求項23に記載のデータ記憶装置。
- 書き込みインターフェースが記憶すべきデータのストレージアレイにおける終了アドレスに戻るように構成される戻りモジュールであって、前記終了アドレスが終了行、終了列及び終了ユニットを含む戻りモジュールをさらに含む、請求項23~請求項25のいずれか一項に記載のデータ記憶装置。
- N行及びM列のストレージブロックを含むストレージアレイに適用されるデータ読み取り装置であって、各ストレージブロックが複数のストレージユニットを含み、N及びMが正の整数であり、前記データ読み取り装置は、
ニューラルネットワークプロセッサから送信されたデータ処理終了メッセージを取得した場合、前記ニューラルネットワークプロセッサの現在取得すべきターゲットデータと、前記ターゲットデータのストレージアレイにおける行アドレス、列アドレス及びストレージユニット識別子とを決定するように構成される第2決定モジュールと、
前記ターゲットデータのストレージアレイにおける行アドレス、列アドレス及びストレージユニット識別子に基づいて、現在実行すべきデータ読み取り動作を決定するように構成される第3決定モジュールと、
前記ストレージアレイにおける第3インターフェースを制御して、前記行アドレス、列アドレス及びストレージユニット識別子から始めて、前記ストレージアレイ内の各列のストレージブロックから、同じストレージユニット識別子に対応するストレージユニット内のデータを同時に読み取り、読み取った前記ターゲットデータを前記ニューラルネットワークプロセッサに送信するように構成される第2制御モジュールと、を含む、データ読み取り装置。 - 前記ニューラルネットワークプロセッサによって現在処理されているシーケンスデータは、Kフレームのデータを含み、Kが正の整数であり、前記第2決定モジュールは、具体的には、
前記データ処理終了メッセージに対応する処理済データ及び第1ネットワーク層を決定し、
前記処理済データが前記シーケンスデータ内のK番目のフレームの関連データである場合、前記ターゲットデータが、前記第1ネットワーク層に隣接する次の層に対応するネットワークパラメータと、前記シーケンスデータ内の1番目のフレームの関連データとを含むことを決定するように構成され、前記関連データは、対応するフレームの生データ、又は前記生データがネットワーク層によって処理された後に生成されたデータである、請求項27に記載のデータ読み取り装置。 - 前記処理済データがシーケンスデータのi番目のフレームの関連データである場合、前記ターゲットデータとして、前記i番目のフレームのデータに隣接するi+1番目のフレームの関連データを決定するように構成される第4決定モジュールであって、iがKより小さい正の整数である第4決定モジュールをさらに含む、請求項28に記載のデータ読み取り装置。
- N行及びM列のストレージブロックを含むストレージアレイに適用されるデータ読み取り装置であって、各ストレージブロックが複数のストレージユニットを含み、N及びMが正の整数であり、前記データ読み取り装置は、
読み取るべきターゲットデータと、前記ターゲットデータのストレージアレイにおける開始行、開始列及び開始ユニット識別子とを含むデータ読み取り動作を取得するように構成される第3取得モジュールと、
前記開始行、開始列及び開始ユニット識別子に基づいて、イネーブルされるデータチャネルを決定するように構成される第5決定モジュールと、
前記データチャネルをイネーブルし、前記開始行の開始列内の開始ユニット識別子から始めて、前記ストレージアレイ内の各列のストレージブロックから、ストレージユニット識別子に対応する各ストレージユニット内のターゲットデータを同時に読み取り、読み取った前記ターゲットデータをニューラルネットワークプロセッサに送信するように構成される第1読み取りモジュールと、を含む、データ読み取り装置。 - 前記第5決定モジュールは、具体的には、
前記開始列が第1列であり、かつ、前記ターゲットデータによって占有されるストレージユニットがMより大きい場合、イネーブルされるデータチャネルとして各列に対応するデータチャネルを決定するように構成される、請求項30に記載のデータ読み取り装置。 - 前記第5決定モジュールは、具体的には、
前記開始列が第j列であり、かつ、前記ターゲットデータに対応するストレージユニットがM-jより大きい場合、イネーブルされる初期データチャネルとしてj番目のチャネルからM番目のチャネルを決定し、補足データチャネルとして1番目のチャネルルからj-1番目のチャネルを決定するように構成され、jが1より大きい整数であり、前記補足データチャネルは、前記j番目のチャネルからM番目のチャネルで前記開始行の第j列から第M列の前記開始ユニット識別子からデータが読み取られた後、引き続きイネーブルされたデータチャネルである、請求項30に記載のデータ読み取り装置。 - 各ストレージブロックはL個のストレージユニットを含み、Lが1より大きい正の整数であり、前記ターゲットデータによって占有されるストレージユニットがMより大きく、前記第1読み取りモジュールは、具体的には、
前記データチャネルを介して、前記開始行の開始列より後の各列内の、前記開始ユニット識別子に対応する各ストレージユニット内の最初のデータを読み取り、
前記開始ユニット識別子がLより小さい場合、各列内の、前記開始ユニット識別子に隣接する次のストレージユニットに位置決めするように識別子を更新し、
前記ターゲットデータの読み取りが全部完了するまで、前記データチャネルを介して前記開始行の各列内の次のストレージユニットからデータを読み取り続けるように構成される、請求項30~請求項32のいずれか一項に記載のデータ読み取り装置。 - 前記開始ユニット識別子がLである場合、前記開始行に隣接する次の行に位置決めするように行アドレスを更新するように構成される第3更新モジュールと、
前記ターゲットデータの読み取りが全部完了するまで、前記データチャネルを介して前記次の行の各列内の1つ目のストレージユニットからデータを読み取り続けるように構成される第2読み取りモジュールと、をさらに含む、請求項33に記載のデータ読み取り装置。 - 少なくとも1つのプロセッサと、
前記少なくとも1つのプロセッサに通信可能に接続されるメモリと、を含み、
前記メモリには、前記少なくとも1つのプロセッサによって実行可能な命令が記憶されており、前記命令が前記少なくとも1つのプロセッサによって実行される場合、前記少なくとも1つのプロセッサは、請求項1~9のいずれの一項に記載のデータ記憶方法を実行できる電子機器。 - 少なくとも1つのプロセッサと、
前記少なくとも1つのプロセッサに通信可能に接続されるメモリと、を含み、
前記メモリには、前記少なくとも1つのプロセッサによって実行可能な命令が記憶されており、前記命令が前記少なくとも1つのプロセッサによって実行される場合、前記少なくとも1つのプロセッサは、請求項10~17のいずれの一項に記載のデータ読み取り方法を実行できる、電子機器。 - コンピュータに、請求項1~9のいずれか一項に記載のデータ記憶方法を実行させるためのコンピュータ命令を記憶している、非一時的なコンピュータ読み取可能な記憶媒体。
- コンピュータに、請求項10~17のいずれか一項に記載のデータ読み取り方法を実行させるためのコンピュータ命令を記憶している、非一時的なコンピュータ読み取可能な記憶媒体。
- コンピュータに、請求項1~9のいずれか一項に記載のデータ記憶方法を実行させるコンピュータプログラム。
- コンピュータに、請求項10~17のいずれか一項に記載のデータ読み取り方法を実行させる、コンピュータプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011165682.3 | 2020-10-27 | ||
CN202011165682.3A CN112328172B (zh) | 2020-10-27 | 2020-10-27 | 数据存储方法、装置及数据读取方法、装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021193591A JP2021193591A (ja) | 2021-12-23 |
JP7216781B2 true JP7216781B2 (ja) | 2023-02-01 |
Family
ID=74296596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021147028A Active JP7216781B2 (ja) | 2020-10-27 | 2021-09-09 | データ記憶方法、データ記憶装置、データ読み取り方法及びデータ読み取り装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20210373799A1 (ja) |
JP (1) | JP7216781B2 (ja) |
CN (1) | CN112328172B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112596684B (zh) * | 2021-03-08 | 2021-06-22 | 成都启英泰伦科技有限公司 | 一种用于语音深度神经网络运算的数据存储方法 |
CN113031865B (zh) * | 2021-03-23 | 2023-12-22 | 北京和利时系统集成有限公司 | 一种实现数据存储的方法、装置、计算机存储介质及终端 |
CN113487020B (zh) * | 2021-07-08 | 2023-10-17 | 中国科学院半导体研究所 | 用于神经网络计算的参差存储结构及神经网络计算方法 |
CN114356793B (zh) * | 2021-11-25 | 2024-02-27 | 苏州浪潮智能科技有限公司 | 数据处理方法、装置、电子设备及存储介质 |
CN116069260B (zh) * | 2023-02-23 | 2024-03-22 | 摩尔线程智能科技(北京)有限责任公司 | 数据处理装置、方法、计算机设备以及存储介质 |
CN115951842A (zh) * | 2023-02-23 | 2023-04-11 | 摩尔线程智能科技(北京)有限责任公司 | 基于单路输入的数据处理装置、方法和计算机设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148656A (ja) | 1998-11-09 | 2000-05-30 | Mitsubishi Electric Corp | メモリシステム |
WO2015087424A1 (ja) | 2013-12-12 | 2015-06-18 | 株式会社日立製作所 | ストレージ装置及びストレージ装置の制御方法 |
JP2018073040A (ja) | 2016-10-27 | 2018-05-10 | 東芝メモリ株式会社 | メモリシステム |
JP2018163434A (ja) | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | メモリシステム |
JP2019082813A (ja) | 2017-10-30 | 2019-05-30 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10240453A (ja) * | 1997-02-28 | 1998-09-11 | Nec Corp | ディスクアレイ装置 |
US8266367B2 (en) * | 2003-12-02 | 2012-09-11 | Super Talent Electronics, Inc. | Multi-level striping and truncation channel-equalization for flash-memory system |
US10089017B2 (en) * | 2011-07-20 | 2018-10-02 | Futurewei Technologies, Inc. | Method and apparatus for SSD storage access |
CN102541774B (zh) * | 2011-12-31 | 2015-02-04 | 中国科学院自动化研究所 | 多粒度并行存储系统与存储器 |
US20160283864A1 (en) * | 2015-03-27 | 2016-09-29 | Qualcomm Incorporated | Sequential image sampling and storage of fine-tuned features |
CN111368250B (zh) * | 2018-12-26 | 2023-08-15 | 北京欣奕华科技有限公司 | 基于傅里叶变换/逆变换的数据处理系统、方法及设备 |
-
2020
- 2020-10-27 CN CN202011165682.3A patent/CN112328172B/zh active Active
-
2021
- 2021-06-24 US US17/357,579 patent/US20210373799A1/en not_active Abandoned
- 2021-09-09 JP JP2021147028A patent/JP7216781B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148656A (ja) | 1998-11-09 | 2000-05-30 | Mitsubishi Electric Corp | メモリシステム |
WO2015087424A1 (ja) | 2013-12-12 | 2015-06-18 | 株式会社日立製作所 | ストレージ装置及びストレージ装置の制御方法 |
JP2018073040A (ja) | 2016-10-27 | 2018-05-10 | 東芝メモリ株式会社 | メモリシステム |
JP2018163434A (ja) | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | メモリシステム |
JP2019082813A (ja) | 2017-10-30 | 2019-05-30 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021193591A (ja) | 2021-12-23 |
US20210373799A1 (en) | 2021-12-02 |
CN112328172B (zh) | 2022-04-19 |
CN112328172A (zh) | 2021-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7216781B2 (ja) | データ記憶方法、データ記憶装置、データ読み取り方法及びデータ読み取り装置 | |
JP7074832B2 (ja) | ネットワークオンチップによるデータ処理方法及び装置 | |
KR20200066953A (ko) | Pim을 채용하는 반도체 메모리 장치 및 그 동작 방법 | |
US10990524B2 (en) | Memory with processing in memory architecture and operating method thereof | |
CN107305534A (zh) | 对使用NVMe接口的装置同时进行的内核模式和用户模式访问 | |
TWI743627B (zh) | 存取張量資料的方法和裝置 | |
CN107391400A (zh) | 一种支持复杂访存指令的内存扩展方法和系统 | |
JP2021506032A (ja) | オンチップの計算ネットワーク | |
KR20200108774A (ko) | 순환 큐 기반의 명령어 메모리를 포함하는 메모리 장치 및 그 동작방법 | |
CN111105023A (zh) | 数据流重构方法及可重构数据流处理器 | |
US20200073702A1 (en) | Method and system for performing parallel computation | |
CN105094691A (zh) | 一种数据操作的方法、设备和系统 | |
EP3846036A1 (en) | Matrix storage method, matrix access method, apparatus and electronic device | |
JP5885481B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
CN114840339A (zh) | Gpu服务器、数据计算方法及电子设备 | |
CN105874431A (zh) | 减少数据交换负载的计算系统以及相关的数据交换方法 | |
CN105404591B (zh) | 处理器系统及其存储器控制方法 | |
CN116431562A (zh) | 一种基于加速处理器的多头注意力机制融合计算分配方法 | |
CN115599719A (zh) | 一种基于fpga的fifo接口多通道dma控制器 | |
CN105718421B (zh) | 一种面向多个粗粒度动态可重构阵列的数据缓存更新系统 | |
WO2021139733A1 (zh) | 一种对内存进行分配的方法、设备及计算机可读存储介质 | |
KR20230169684A (ko) | 프로세싱-인-메모리 컴퓨팅 시스템 및 그의 pim 연산 오프로딩 방법 | |
KR102471553B1 (ko) | 컴퓨팅 기기에 의해 수행되는 방법, 장치, 기기 및 컴퓨터 판독가능 저장 매체 | |
CN117015767A (zh) | 存储器信道控制器的芯片上互连 | |
CN111047029B (zh) | 具有存储器内运算架构的存储器及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7216781 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |