JP7208560B2 - 制御システム及び制御方法 - Google Patents

Description

本発明は、制御システム及び制御方法に関する。

ネットワークで生じる通信の遅延（以下「ネットワーク遅延」という。）は、ネットワークを介したＩｏＴ（Internet of Things；モノのインターネット）端末のリアルタイム制御における制御性能に対して、悪影響を及ぼすことがある。例えば、制御性能が低下することにより制御系が安定するまでの時間が長くなったり、ＩｏＴ端末が制御不能になったりすることがある。

一般に、制御対象のＩｏＴ端末（以下「制御対象装置」という。）と制御対象装置を制御する制御装置との間の距離がより長くなるほど、及び、制御対象装置と制御装置との間の通信において経由される通信装置の個数がより多くなるほど、ネットワーク遅延の大きさはより大きくなる。

近年、制御対象装置の近傍にサーバを設置してエッジ処理を行うことによってネットワーク遅延の大きさを縮小させるエッジコンピューティングに関する技術が提案されている。しかしながら、ＩｏＴ端末のリアルタイム制御においては、ネットワーク遅延の大きさだけでなく、ネットワーク遅延の揺らぎ（ジッタ）も制御性能に対して悪影響を及ぼす。例えば、通信帯域、ノード数、及び通信プロトコル等の変化に基づくネットワークの状況変化に応じて、局舎側の通信装置が行う通信処理の処理時間が変化することによって、ジッタが生じる。特にリアルタイム制御においては、このジッタの影響を低減させることが必要になる。

これに対し、従来、遅延時間を逐次的に計測し、計測された遅延時間に基づいて制御対象装置をリアルタイム制御することによって、ジッタの影響を低減させる技術が提案されている。このような従来技術においては、制御装置と制御対象装置との間の通信の遅延量を、ＲＴＴ（Round Trip Time；往復遅延時間）の計測値を用いて算出する方法が一般的である（例えば、非特許文献１）。

以下、従来の制御システムについて簡単に説明する。図１２は、従来の制御システムの構成の一例を示す概略図である。図１２に示すように、制御対象装置はセンサノード及びアクチュエータノードを備え、制御装置は制御器を備える。まず、制御周期内の冒頭の時点において、制御対象装置のセンサノードから制御装置の制御器へ、データが送信される。これにより、制御装置は、制御対象装置から制御装置への方向の通信におけるネットワーク遅延の大きさを示す遅延量ｔ_１の値を得ることができる。次に、制御装置の制御器から制御対象装置のアクチュエータノードへ、データが送信される。これにより、制御装置は、制御装置から制御対象装置への方向の通信におけるネットワーク遅延の大きさを示す遅延量ｔ_２の値を得ることができる。

このとき、ＲＴＴは、ｔ_１＋ｔ_２によって表される。そして、制御装置は、このＲＴＴの値に基づく遅延情報を、制御器によって実行される制御アルゴリズムに組み込む。この制御アルゴリズムは、制御対象装置の制御を行うためのアルゴリズムである。制御装置は、上記のＲＴＴの計測を制御周期ごとに行うことによって、制御アルゴリズムに組み込まれた遅延情報を逐次的に更新する。これにより、制御システムは、ネットワークにおけるジッタの影響を低減させることができる。

Chien-Liang Lai et al., "Design the Remote Control System With the Time-Delay Estimator and the Adaptive Smith Predictor", IEEE TRANSACTIONS ON INDUSTRIAL INFORMATICS, VOL.6, NO.1, pp.73-80, IEEE, February 2010

しかしながら、上記のような従来の制御システムでは、制御装置と制御対象装置との間に存在する通信装置の存在は考慮されていない。その一方で、ネットワーク遅延の多くは、一般的に、通信装置において発生することが少なくない。ネットワーク状況によっては、この通信装置における処理時間が長くなることによって、ネットワーク遅延の大きさが大きくなる。ネットワーク遅延の増大によって、制御周期内にＲＴＴの計測を行うことができなくなった場合には、制御装置は、例えば、過去に計測されたＲＴＴの計測値に基づいて推定される遅延情報を制御アルゴリズムに組み込む必要がある。この場合、推定された遅延情報と実際のネットワーク遅延の大きさに基づく遅延情報との間にはずれが生じ易く、制御対象装置の制御におけるジッタの影響を低減させることが難しくなるという課題がある。

上記事情に鑑み、本発明は、制御対象装置の制御におけるジッタの影響を低減させることができる技術の提供を目的としている。

本発明の一態様は、制御対象装置を制御する制御部と、前記制御対象装置と前記制御部との間の通信における通信処理を行う少なくとも１つの通信処理部と、を有する制御システムであって、前記制御部は、受信した通信パケットを解析して学習することによって、前記通信処理部における通信処理の処理時間を逐次的に推定し、推定された前記処理時間を示す遅延情報によって、前記制御対象装置を制御する制御アルゴリズムに組み込まれた遅延情報を逐次的に更新する制御システムである。

また、本発明の一態様は、制御対象装置を制御する制御部と、前記制御対象装置と前記制御部との間の通信における通信処理を行う少なくとも１つの通信処理部と、を有する制御システムによる制御方法であって、受信した通信パケットを解析して学習することによって、前記通信処理部における通信処理の処理時間を逐次的に推定し、推定された前記処理時間を示す遅延情報によって、前記制御対象装置を制御する制御アルゴリズムに組み込まれた遅延情報を逐次的に更新するステップを有する制御方法である。

本発明により、制御対象装置の制御におけるジッタの影響を低減させることができる。

本発明の第１に実施形態に係る制御システムの基本的な構成を説明するための模式図である。 本発明の第１の実施形態に係る制御システム１の構成を示すブロック図である。 本発明の第１の実施形態に係る制御システム１の通信サーバ３１による遅延情報の送信動作を示すフローチャートである。 本発明の第１の実施形態に係る制御システム１の制御サーバ２１による遅延情報の更新動作を示すフローチャートである。 適応スミス予測器を用いた場合の構成を示すブロック線図である。 本発明の第２の実施形態に係る制御システム２の構成を示すブロック図である。 本発明の第３の実施形態に係る制御システム３の構成を示すブロック図である。 本発明の第４の実施形態に係る制御システム４の構成を示すブロック図である。 本発明の第４の実施形態に係る制御システム４の制御サーバ２５による遅延情報の更新動作を示すフローチャートである。 本発明の第５の実施形態に係る制御システム５の構成を示すブロック図である。 本発明の第６の実施形態に係る制御システム６の構成を示すブロック図である。 従来の制御システムの構成の一例を示す概略図である。

＜第１の実施形態＞
以下、本発明の第１の実施形態について、図面を参照しながら説明する。
図１は、本発明の第１に実施形態に係る制御システムの基本的な構成を説明するための模式図である。図１に示すように、制御システムは、制御対象装置１０と、制御装置２０（制御部）と、複数の通信装置３０（３０－１～３０－ｎ）（通信処理部）と、を含んで構成される。

制御対象装置１０は、例えば、センサやアクチュエータ等のＩｏＴ端末である。また、制御装置２０は、制御対象装置１０をリアルタイム制御するサーバ装置である。なお、図１においては、説明を簡単にするため、１つの制御装置２０及び１つの制御対象装置１０のみを図示している。しかしながら、この構成に限られるものではなく、１つの制御装置２０が複数の制御対象装置１０をリアルタイム制御する構成であっても構わない。

図１に示すように、制御対象装置１０と、制御装置２０と、複数の通信装置３０（３０－１～３０－ｎ）とは、直列に接続される。制御対象装置１０と制御装置２０とは、複数の通信装置３０（３０－１～３０－ｎ）を経由して通信を行う。なお、制御対象装置１０と制御装置２０との間の通信において経由される通信装置３０は、１つであっても構わない。

複数の通信装置３０（３０－１～３０－ｎ）のそれぞれは、自己の通信装置３０（３０－１～３０－ｎ）によって実行される通信処理の処理時間を逐次的に計測する。そして、複数の通信装置３０（３０－１～３０－ｎ）のそれぞれは、計測した処理時間を示す情報を、制御装置２０へ送信する。これにより、制御装置２０は、全ての通信装置３０（３０－１～３０－ｎ）から、それぞれの通信装置３０（３０－１～３０－ｎ）によって実行される通信処理の処理時間を示す情報を、逐次的に取得することができる。

なお、この通信装置３０（３０－１～３０－ｎ）によって実行される通信処理の処理時間の変化は、上述したように、ネットワークにおけるジッタを生じさせる要因になるものである。
なお、制御対象装置１０と制御装置２０との間の通信において発生するネットワーク遅延は、必ずしも通信装置３０（３０－１～３０－ｎ）によって実行される通信処理のみに起因して発生する遅延に限られるものではない。しかしながら、ここでは説明を簡単にするため、制御対象装置１０と制御装置２０との間の通信において生じるネットワーク遅延の遅延時間は、全ての通信装置３０（３０－１～３０－ｎ）によってそれぞれ実行される通信処理の処理時間を積算したものであるものとする。

制御装置２０は、全ての通信装置３０（３０－１～３０－ｎ）から処理時間を示す情報（以下「遅延情報」という。）を取得するごとに、自己の制御装置２０が実行する制御アルゴリズムの設定を行う。すなわち、制御装置２０は、制御アルゴリズムに組み込まれた遅延情報を、逐次的に取得される遅延情報によってその都度更新する。なお、ここでいう制御アルゴリズムとは、制御対象装置１０をリアルタイム制御するために制御装置２０によって実行されるアルゴリズムである。
以上の構成により、制御装置２０は、逐次的に更新される遅延情報に基づいて制御対象装置１０を制御することによって、ネットワークにおけるジッタの影響を低減させることができる。

［制御システムの構成］
以下、第１の実施形態に係る制御システムの構成について、更に詳しく説明する。
図２は、本発明の第１の実施形態に係る制御システム１の構成を示すブロック図である。
図２に示すように、制御システム１は、制御対象装置１０と、制御サーバ２１と、通信サーバ３１と、ホワイトボックススイッチ３２と、を含んで構成される。

制御対象装置１０は、ＩｏＴ端末であり、ユーザ側で管理される装置である。制御サーバ２１、通信サーバ３１、及びホワイトボックススイッチ３２は、局舎側で管理される装置である。
制御システム１は、局舎側によるエッジコンピューティングによって、制御対象装置１０をリアルタイム制御するためのシステムである。

図２に示すように、制御サーバ２１は、遅延情報受信部２１１と、更新部２１２と、を含んで構成される。また、通信サーバ３１は、処理時間計測部３１１と、監視部３１２と、遅延情報送信部３１３と、を含んで構成される。また、ホワイトボックススイッチ３２は、処理時間計測部３２１と、監視部３２２と、遅延情報送信部３２３と、を含んで構成される。

なお、制御サーバ２１は、図１に示した制御システムの制御装置２０に相当する装置である。また、通信サーバ３１及びホワイトボックススイッチ３２は、図１に示した制御システムの通信装置３０に相当する装置である。

制御サーバ２１は、制御対象装置１０をリアルタイム制御するサーバ装置である。なお、図１では、説明を簡単にするため、１つの制御サーバ２１及び１つの制御対象装置１０のみを制御する構成としている。しかしながら、この構成に限られるものではなく、１つの制御サーバ２１が複数の制御対象装置１０をリアルタイム制御する構成であっても構わない。

図２に示すように、制御対象装置１０と、通信サーバ３１と、ホワイトボックススイッチ３２と、制御サーバ２１とは、直列に接続される。制御対象装置１０と制御サーバ２１とは、通信サーバ３１とホワイトボックススイッチ３２とを経由して通信を行う。

通信サーバ３１の処理時間計測部３１１は、自己の通信サーバ３１によって実行される通信処理の処理時間を逐次的に計測する。
通信サーバ３１の監視部３１２は、処理時間計測部３１１によって計測された処理時間と、処理時間計測部３１１による計測の周期と、に基づいて、当該処理時間を示す遅延情報を制御サーバ２１へ送信するか否かを判定する。この判定処理の詳細については後述する。
通信サーバ３１の遅延情報送信部３１３は、監視部３１２によって遅延情報を送信すると判定された場合、制御サーバ２１へ遅延情報を送信する。

ホワイトボックススイッチ３２の、処理時間計測部３２１、監視部３２２、及び遅延情報送信部３２３の構成は、通信サーバ３１の、処理時間計測部３１１、監視部３１２、及び遅延情報送信部３１３の構成とそれぞれ同じである。
ホワイトボックススイッチ３２の処理時間計測部３２１は、自己のホワイトボックススイッチ３２によって実行される通信処理の処理時間を逐次的に計測する。
ホワイトボックススイッチ３２の監視部３２２は、処理時間計測部３２１によって計測された処理時間と、処理時間計測部３２１による計測の周期と、に基づいて、当該処理時間を示す遅延情報を制御サーバ２１へ送信するか否かを判定する。
ホワイトボックススイッチ３２の遅延情報送信部３２３は、監視部３２２によって遅延情報を送信すると判定された場合、制御サーバ２１へ遅延情報を送信する。

制御サーバ２１の遅延情報受信部２１１は、通信サーバ３１及びホワイトボックススイッチ３２のそれぞれから送信された遅延情報を受信する。
制御サーバ２１の更新部２１２は、制御サーバ２１が実行する制御アルゴリズムに組み込まれた遅延情報を、遅延情報受信部２１１によって逐次的に取得される遅延情報によって、逐次的に更新する。
そして、制御サーバ２１が備える制御器（図示せず）は、遅延情報が更新された制御アルゴリズムによって、制御対象装置１０をリアルタイム制御する。

［制御システムの動作］
以下、制御システム１の動作の一例ついて説明する。
図３は、本発明の第１の実施形態に係る制御システム１の通信サーバ３１による遅延情報の送信動作を示すフローチャートである。

制御サーバ２１による制御対象装置１０に対するリアルタイム制御が終了になる場合（ステップＳ００１・Ｙｅｓ）、通信サーバ３１は、図３のフローチャートによって示される、遅延情報の送信動作を終了する。
制御サーバ２１による制御対象装置１０に対するリアルタイム制御が継続される場合（ステップＳ００１・Ｎｏ）、処理時間計測部３１１は、通信処理の開始時刻を測定する（ステップＳ００２）。

通信サーバ３１は、通信処理を実行する（ステップＳ００３）。通信処理が終了すると、処理時間計測部３１１は、通信処理の終了時刻を測定する（ステップＳ００４）。
処理時間計測部３１１は、計測された開始時刻と終了時刻とに基づいて、処理時間を計測する（ステップＳ００５）。
監視部３１２は、処理時間計測部３１１によって計測された処理時間と、処理時間計測部３１１による計測の周期と、に基づいて、所定の送信条件を満たすか否かを判定する。なお、所定の送信条件については後述する。

監視部３１２によって所定の送信条件を満たすと判定された場合（ステップＳ００６・Ｙｅｓ）、遅延情報送信部３１３は、処理時間計測部３１１によって計測された処理時間を示す遅延情報を、制御サーバ２１へ送信する（ステップＳ００７）。監視部３１２によって所定の送信条件を満たしていないと判定された場合（ステップＳ００６・Ｎｏ）、遅延情報送信部３１３は、処理時間計測部３１１によって計測された処理時間を示す遅延情報の送信を行わない。

制御サーバ２１による制御対象装置１０に対するリアルタイム制御が終了するまで、上記ステップＳ００２以降の処理が繰り返し実行される。
なお、ホワイトボックススイッチ３２による遅延情報の送信動作は、上記の通信サーバ３１による遅延情報の送信動作と同じであるため、説明を省略する。

図４は、本発明の第１の実施形態に係る制御システム１の制御サーバ２１による遅延情報の更新動作を示すフローチャートである。

制御サーバ２１による制御対象装置１０に対するリアルタイム制御が終了になる場合（ステップＳ１０１・Ｙｅｓ）、制御サーバ２１は、図４のフローチャートによって示される、遅延情報の更新動作を終了する。
制御サーバ２１による制御対象装置１０に対するリアルタイム制御が継続される場合（ステップＳ１０１・Ｎｏ）、遅延情報受信部２１１は、通信サーバ３１及びホワイトボックススイッチ３２から送信される遅延情報の受信を待ち受ける。

遅延情報受信部２１１が遅延情報を受信した場合（ステップＳ１０２・Ｙｅｓ）、更新部２１２は、制御アルゴリズムに組み込まれた遅延情報を、受信された遅延情報によって更新する（ステップＳ１０３）。遅延情報受信部２１１が遅延情報を受信していない場合（ステップＳ１０２・Ｎｏ）、更新部２１２は、制御アルゴリズムに組み込まれた遅延情報を更新しない。
制御サーバ２１による制御対象装置１０に対するリアルタイム制御が終了するまで、上記ステップＳ１０２以降の処理が繰り返し実行される。

［送信判定処理］
以下、通信サーバ３１による遅延情報の送信判定処理の一例について説明する。なお、ホワイトボックススイッチ３２による遅延情報の送信判定処理についても、以下に説明する処理と同様であるため、説明を省略する。

通信サーバ３１の処理時間計測部３１１は、制御周期ごとに、又は制御周期よりも短い周期ごとに、自己の通信サーバ３１が実行する通信処理の処理時間を計測する。通信サーバ３１の監視部３１２は、処理時間計測部３１１によって計測された処理時間を用いて、以下の式（１）によって示される所定の条件を満たすか否かの判定を行う。

Ｄ（ｔ）－Ｄ（ｔ－１）＞ｄｔ ・・・（１）

ここで、Ｄ（ｔ）は、今回の計測において計測された処理時間を示す。また、Ｄ（ｔ－１）は、前回の計測において計測された処理時間を示す。また、ｄｔは、制御サーバ２１の制御周期を示す。

監視部３１２によって、上記の式（１）によって示される所定の条件を満たすと判定された場合、遅延情報送信部３１３は、今回の計測において計測された処理時間を示す遅延情報を、制御サーバ２１へ送信する。なお、監視部３１２によって、上記の式（１）によって示される所定の条件を満たさないと判定された場合、遅延情報送信部３１３は、遅延情報の送信を行わない。

すなわち、今回の計測において計測された測定された処理時間から、前回の計測において計測された処理時間を差し引いた時間が所定の長さ（制御周期）より長い場合に、制御サーバ２１へ遅延情報が送信され、制御サーバ２１において制御アルゴリズムの設定（遅延情報の更新）が行われる。

以下に、一例として適応スミス予測器（非特許文献１参照）を用いた場合について説明する。
図５は、適応スミス予測器を用いた場合の構成を示すブロック線図である。図５において、Ｇ_Ｃ（ｓ）は制御装置を示す。また、Ｇ_Ｐ（ｓ）は制御対象装置を示す。ｔ_１ｓ及びｔ_２ｓは、制御装置と制御対象装置との間の、下り方向の通信の遅延及び上り方向の通信の遅延をそれぞれ示す。また、Ｒ（ｓ）は、目標値を示す。また、Ｕ（ｓ）は、制御入力値を示す。また、Ｙ（ｓ）は、制御量を示す。また、サーカムフレックス（circumflex）付きのＧ_Ｐ（ｓ）ブロックは、適応スミス予測器を示す。
上記適応スミス予測器に対し、ネットワークにおいて発生する遅延値をｔ_ｍとして逐次的に受け渡し制御系に反映させることにより、遅延影響を低減させることができる。

＜第２の実施形態＞
以下、本発明の第２の実施形態について、図面を参照しながら説明する。

［制御システムの構成］
図６は、本発明の第２の実施形態に係る制御システム２の構成を示すブロック図である。図６に示すように、制御システム２は、制御対象装置１０と、サーバ２３と、を含んで構成される。サーバ２３は、通信機能２３１（通信処理部）と、仮想スイッチ２３２と、制御器２３３（制御部）と、を有する。

第２の実施形態に係る制御システム２は、第１の実施形態に係る制御システム１における通信装置がソフトウェア化されたものである。すなわち、通信機能２３１は、第１の実施形態に係る制御システム１の通信サーバ３１の機能をソフトウェア化されたものであり、仮想スイッチ２３２は、制御システム１のホワイトボックススイッチ３２の機能をソフトウェア化されたものである。

制御対象装置１０は、通信機能２３１と仮想スイッチ２３２と制御器２３３とを有するサーバ２３と通信を行う。エッジコンピューティングを想定した場合、制御対象装置１０はユーザ側の装置であり、サーバ２３は局舎側の装置である。

制御システム１の通信サーバ３１と同様に、通信機能２３１は、通信処理の処理時間を計測する機能、計測された処理時間に基づいて遅延情報を制御器２３３へ出力するか否かを判定する機能、及び遅延情報を制御器２３３へ出力する機能を有する。また、制御システム１のホワイトボックススイッチ３２と同様に、仮想スイッチ２３２は、通信処理の処理時間を計測する機能、計測された処理時間に基づいて遅延情報を制御器２３３へ出力するか否かを判定する機能、及び遅延情報を制御器２３３へ出力する機能を有する。また、制御システム１の制御サーバ２１と同様に、制御器２３３は、遅延情報の入力を受け付ける機能、及び制御アルゴリズムに組み込まれた遅延情報を入力された遅延情報によって更新する機能を有する。

＜第３の実施形態＞
以下、本発明の第３の実施形態について、図面を参照しながら説明する。

［制御システムの構成］
図７は、本発明の第３の実施形態に係る制御システム３の構成を示すブロック図である。図７に示すように、制御システム３は、制御対象装置１０と、制御サーバ２４と、ホワイトボックススイッチ３２と、メディアコンバータ３３と、を含んで構成される。

第３の実施形態に係る制御システム３は、第１の実施形態に係る制御システム１の通信サーバ３１を、専用装置（メディアコンバータ３３）に置き換えたものである。
制御対象装置１０は、メディアコンバータ３３及びホワイトボックススイッチ３２を介して制御サーバ２４と通信を行う。

第１の実施形態に係る制御システム１の通信サーバ３１と同様に、メディアコンバータ３３は、通信処理の処理時間を計測する機能部、計測された処理時間に基づいて遅延情報を制御器２３３へ出力するか否かを判定する機能部、及び遅延情報を制御器２３３へ出力する機能部を有する。すなわち、メディアコンバータ３３は、第１の実施形態に係る制御システム１の通信サーバ３１の処理時間計測部３１１、監視部３１２、及び遅延情報送信部３１３に相当する機能部（図示せず）を備える。

＜第４の実施形態＞
以下、本発明の第４の実施形態について、図面を参照しながら説明する。

［制御システムの構成］
図８は、本発明の第４の実施形態に係る制御システム４の構成を示すブロック図である。図８に示すように、制御システム４は、制御対象装置１０と、制御サーバ２５と、通信サーバ３１と、ホワイトボックススイッチ３２と、を含んで構成される。また、制御サーバ２５は、遅延エミュレート部２５１と、制御器２５２と、を有する。

第４の実施形態に係る制御システム４は、第１の実施形態に係る制御システム１の制御サーバ２１の代わりに制御サーバ２５を有している点で、第１の実施形態に係る制御システム１とは異なる。制御サーバ２５は、制御サーバ２１が備える機能部に加えて、ネットワーク状況をエミュレートする機能部である遅延エミュレート部２５１をさらに備えている。

遅延エミュレート部２５１は、制御サーバ２５へ送信された通信パケットを解析し、学習することによって、ネットワークの遅延モデルを作成及び更新する。
例えば、ＤＮＮ（Deep Neural Network）が用いられる場合、遅延エミュレート部２５１は、データサイズ、受信頻度、及び受信間隔等を入力として特徴量抽出を行う。学習においては、遅延エミュレート部２５１は、ＲＴＴ及び処理時間等の測定を予め行い、取得される遅延情報を教師データとして、バックプロパゲーションによりＤＮＮの入力層から出力層に渡るパラメータを決定する。

遅延エミュレート部２５１は、上記の学習によって得られたネットワークの遅延モデルを用いて制御周期ごとに遅延情報を推定し、推定された遅延情報を制御器２５２へ出力する。
また、第１の実施形態に係る制御システム１の制御サーバ２１と同様に、制御器２５２は、遅延情報の入力を受け付ける機能、及び制御アルゴリズムに組み込まれた遅延情報を入力された遅延情報によって更新する機能を有する。すなわち、制御器２５２は、第１の実施形態に係る制御システム１の制御サーバ２１の遅延情報受信部２１１及び更新部２１２に相当する機能部（図示せず）を備える。
これにより、制御器２３３は、得られた遅延情報からネットワークの状況を認識し、認識されたネットワークの状況が考慮された制御入力を算出することができる。

［制御システムの動作］
以下、制御システム４の動作の一例ついて説明する。
図９は、本発明の第４の実施形態に係る制御システム４の制御サーバ２５による遅延情報の更新動作を示すフローチャートである。

制御サーバ２５による制御対象装置１０に対するリアルタイム制御が終了になる場合（ステップＳ２０１・Ｙｅｓ）、制御サーバ２５は、図９のフローチャートによって示される、遅延情報の更新動作を終了する。
制御サーバ２５による制御対象装置１０に対するリアルタイム制御が継続される場合（ステップＳ２０１・Ｎｏ）、制御サーバ２５は、通信パケットの受信を待ち受けて、通信パケットを受信する（ステップＳ２０２）。

遅延エミュレート部２５１は、受信された通信パケットを解析し（ステップＳ２０３）、学習する（ステップＳ２０４）ことによって、ネットワークの遅延モデルを作成及び更新する（ステップＳ２０５）。
制御器２５２は、遅延エミュレート部２５１によって得られたネットワークの遅延モデルを用いて遅延情報を推定し、制御アルゴリズムに組み込まれた遅延情報を、推定された遅延情報によって更新する（ステップＳ２０６）。

＜第５の実施形態＞
以下、本発明の第５の実施形態について、図面を参照しながら説明する。

［制御システムの構成］
図１０は、本発明の第５の実施形態に係る制御システム５の構成を示すブロック図である。図１０に示すように、制御システム５は、制御対象装置１０と、サーバ２６と、を含んで構成される。サーバ２６は、通信機能２６１と、仮想スイッチ２６２と、遅延エミュレート機能２６３と、制御器２６４と、を有する。

第５の実施形態に係る制御システム５は、第４の実施形態に係る制御システム４における通信装置がソフトウェア化されたものである。すなわち、通信機能２６１は、制御システム４の通信サーバ３１の機能がソフトウェア化されたものであり、仮想スイッチ２６２は、制御システム４のホワイトボックススイッチ３２の機能がソフトウェア化されたものである。

制御対象装置１０は、通信機能２３１と仮想スイッチ２３２と制御器２３３とを有するサーバ２３と通信を行う。
第５の実施形態に係る制御システム５は、第４の実施形態に係る制御システム４の制御サーバ２５の代わりにサーバ２６を有している点で、第４の実施形態に係る制御システム４とは異なる。サーバ２６は、第４の実施形態に係る制御システム４の制御サーバ２５が備える機能部に加えて、ネットワーク状況をエミュレートする機能部である遅延エミュレート機能２６３をさらに備えている。

＜第６の実施形態＞
以下、本発明の第６の実施形態について、図面を参照しながら説明する。

［制御システムの構成］
図１１は、本発明の第６の実施形態に係る制御システム６の構成を示すブロック図である。図１１に示すように、制御システム６は、制御対象装置１０と、制御サーバ２７と、ホワイトボックススイッチ３２と、メディアコンバータ３３と、を含んで構成される。また、制御サーバ２７は、遅延エミュレート部２７１と、制御器２７２と、を備える。

第６の実施形態に係る制御システム６は、第４の実施形態に係る制御システム４の通信サーバ３１を、専用装置（メディアコンバータ３３）に置き換えたものである。
制御対象装置１０は、メディアコンバータ３３及びホワイトボックススイッチ３２を介して制御サーバ２７と通信を行う。

第４の実施形態に係る制御システム４の通信サーバ３１と同様に、メディアコンバータ３３は、通信処理の処理時間を計測する機能部、計測された処理時間に基づいて遅延情報を制御器２６４へ出力するか否かを判定する機能部、及び遅延情報を制御器２６４へ出力する機能部を有する。すなわち、メディアコンバータ３３は、第４の実施形態に係る制御システム４の通信サーバ３１が備える機能部（図示せず。すなわち、第１の実施形態に係る制御システム１の通信サーバ３１の処理時間計測部３１１、監視部３１２、及び遅延情報送信部３１３に相当する機能部）を備える。

以上説明したように、上述した各実施形態に係る制御システムでは、ネットワークを介したＩｏＴ端末（制御対象装置）のリアルタイム制御において、少なくとも１つの通信装置のそれぞれが、自己の通信装置の通信処理によって発生する処理時間を逐次的に計測し、当該処理時間に基づく遅延情報を制御装置へ送信する。制御装置は、制御器によって実行される制御アルゴリズムに対し、それぞれの通信装置から逐次的に取得される遅延情報を組み込むことによって、制御対象装置に対するリアルタイム制御を行う。

以上の構成を備えることにより、上述した各実施形態に係る制御システムは、ネットワーク遅延及びジッタの影響を逐次的に考慮して、制御対象装置の制御を行うことができる。これにより、各実施形態に係る制御システムは、制御系が安定するまでの時間を短縮させ、ネットワーク遅延及びジッタの影響を低減させることができる。

また、上述したように、従来技術においては、ＲＴＴを計測することによってネットワーク遅延の評価が行われる。そのため、ネットワーク遅延は、介入することできない値として処理される。また、ＲＴＴの計測には時間がかかることがある。そのため、ＲＴＴの計測結果に基づくネットワーク遅延への対応は、ネットワーク状況の変化に対して受動的な対応となる。

一方、上述した各実施形態に係る制御システムでは、通信装置において発生する処理時間の積算値に基づいてネットワーク遅延が評価される。すなわち、上述した各実施形態に係る制御システムは、各通信装置において発生する処理時間を個々に取得することでネットワーク遅延の値を確定させることができる。これにより、上述した各実施形態に係る制御システムは、例えば、ネットワーク状況の変化（例えば、通信装置に対する処理命令の急激な増大等）というイベントに基づくネットワーク遅延の変動に対しても、イベントドリブンで能動的に対応することができる。

以上、図面を参照して本発明の実施の形態を説明してきたが、上記実施の形態は本発明の例示に過ぎず、本発明が上記実施の形態に限定されるものではないことは明らかである。したがって、本発明の技術思想及び範囲を逸脱しない範囲で構成要素の追加、省略、置換、その他の変更を行ってもよい。

なお、本発明の実施形態に係る各装置はコンピュータとプログラムによって実現することも可能である。また、このプログラムを記録媒体に記録することも、ネットワークを通して提供することも可能である。

上述した実施形態における通信装置及び制御装置の一部又は全部をコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、ＦＰＧＡ（Field Programmable Gate Array）等のプログラマブルロジックデバイスを用いて実現されるものであってもよい。

１～６…制御システム、１０…制御対象装置、２０…制御装置、２１・２４・２５・２７…制御サーバ、２３・２６…サーバ、３０（３０－１～３０－ｎ）…通信装置、３１…通信サーバ、３２…ホワイトボックススイッチ、３３…メディアコンバータ、２１１…遅延情報受信部、２１２…更新部、２３１・２６１…通信機能、２３２・２６２…仮想スイッチ、２３３・２５２・２６４・２７２…制御器、２５１・２７１…遅延エミュレート部、２５３・２６３…遅延エミュレート機能、３１１・３２１…処理時間計測部、３１２・３２２…監視部、３１３・３２３…遅延情報送信部

Claims (2)

1. 制御対象装置を制御する制御部と、前記制御対象装置と前記制御部との間の通信における通信処理を行う少なくとも１つの通信処理部と、を有する制御システムであって、
   前記制御部は、受信した通信パケットを解析して学習を行うことによって、前記通信処理部における通信処理の処理時間を逐次的に推定し、推定された前記処理時間を示す遅延情報によって、前記制御対象装置を制御する制御アルゴリズムに組み込まれた遅延情報を逐次的に更新し、
   前記学習における教師データは、前記通信パケットのデータサイズ、受信頻度、及び受信間隔のうち少なくとも１つの測定結果に基づく特徴量と前記遅延情報とを含む
   制御システム。
2. 制御対象装置を制御する制御部と、前記制御対象装置と前記制御部との間の通信における通信処理を行う少なくとも１つの通信処理部と、を有する制御システムによる制御方法であって、
   受信した通信パケットを解析して学習を行うことによって、前記通信処理部における通信処理の処理時間を逐次的に推定し、推定された前記処理時間を示す遅延情報によって、前記制御対象装置を制御する制御アルゴリズムに組み込まれた遅延情報を逐次的に更新するステップを有し、
   前記学習における教師データは、前記通信パケットのデータサイズ、受信頻度、及び受信間隔のうち少なくとも１つの測定結果に基づく特徴量と前記遅延情報とを含む
   制御方法。

Images