JP7190403B2 - ビデオイメージ処理パイプラインのピーク電力消費を減らすコントローラ及び方法 - Google Patents

ビデオイメージ処理パイプラインのピーク電力消費を減らすコントローラ及び方法 Download PDF

Info

Publication number
JP7190403B2
JP7190403B2 JP2019139344A JP2019139344A JP7190403B2 JP 7190403 B2 JP7190403 B2 JP 7190403B2 JP 2019139344 A JP2019139344 A JP 2019139344A JP 2019139344 A JP2019139344 A JP 2019139344A JP 7190403 B2 JP7190403 B2 JP 7190403B2
Authority
JP
Japan
Prior art keywords
video image
image processing
frame rate
bandwidth
processing pipeline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019139344A
Other languages
English (en)
Other versions
JP2020061728A5 (ja
JP2020061728A (ja
Inventor
エリク ダールベック,
Original Assignee
アクシス アーベー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アクシス アーベー filed Critical アクシス アーベー
Publication of JP2020061728A publication Critical patent/JP2020061728A/ja
Publication of JP2020061728A5 publication Critical patent/JP2020061728A5/ja
Application granted granted Critical
Publication of JP7190403B2 publication Critical patent/JP7190403B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/65Control of camera operation in relation to power supply
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • H04N23/81Camera processing pipelines; Components thereof for suppressing or minimising disturbance in the image signal generation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/95Computational photography systems, e.g. light-field imaging systems
    • H04N23/951Computational photography systems, e.g. light-field imaging systems by using two or more images to influence resolution, frame rate or aspect ratio
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00Indexing scheme for image data processing or generation, in general
    • G06T2200/28Indexing scheme for image data processing or generation, in general involving image processing hardware
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00Solving problems of bandwidth in display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Studio Devices (AREA)
  • Image Processing (AREA)
  • Memory System (AREA)
  • Television Receiver Circuits (AREA)

Description

本発明は、ビデオイメージ処理パイプラインにおけるピーク電力消費の低減に関する。本発明はまた、ビデオイメージ処理パイプラインコントローラ、及び、そのようなコントローラを含むビデオイメージ処理システムに関する。本発明はさらに、ビデオイメージ処理パイプラインにおけるピーク電力消費を減らす方法に関する。
通常、ビデオストリームは、イメージセンサを使用して一連のイメージを取得することにより生成される。代替的に、一連のイメージは、イメージ描画エンジンにより描画されてよい。
一連のイメージからの1つのイメージがビデオイメージ処理パイプライン内に転送されると、ビデオフレームを生成するために複数の処理が開始され、その1つのイメージを処理する。一般に、これらの処理は、一連のイメージ内の後続のイメージがビデオイメージ処理パイプライン内に転送される前に完了する。そのように生成されたビデオフレームは、ビデオストリームを形成する。
これは、ビデオイメージ処理パイプラインがすべて作動する前に、、そのビデオイメージ処理パイプラインが作動しない期間を生じさせる。これは、不均一な電力消費を引き起こすこととなる。したがって、ビデオイメージ処理パイプラインの電力消費は、1つのビデオフレームの生成中に変動する。ビデオイメージ処理パイプラインの電力消費の変動の一例を図1に示す。ここに見られるように、ビデオイメージ処理パイプラインの電力消費の特徴は、フレームレートと同じ周波数での正弦波に類似している。図1では、ビデオフレームのタイムスパンが、FT、つまり、フレーム時間(frame time)として示されている。ビデオイメージ処理パイプラインの電力消費における変動は、ビデオイメージ処理パイプラインの個別の処理の異なる電力消費に起因する。図1に示す電力消費を構成する、ビデオイメージ処理パイプラインの4つの異なる個別の処理の電力消費を、消費の図a)~d)として、図1の上部に挿入した楕円内に示す。
ビデオイメージ処理パイプラインの電力消費の変動は、様々な欠点を有し得る。例えば、ビデオイメージ処理パイプラインに電力を供給する電力供給ユニットは、ピーク電力消費にしたがう規模でなければならない。したがって、ビデオイメージ処理パイプラインの電力消費を均一にする必要がある。
第1の態様によると、ビデオイメージ処理パイプラインコントローラが提供される。ビデオイメージ処理パイプラインコントローラは、ビデオイメージ処理パイプラインの処理機能が1つ又はそれ以上のメモリアクセスチャンネルを介してシステムメモリと通信する帯域幅を制御するよう構成されている。ビデオイメージ処理パイプラインコントローラは、ビデオイメージ処理パイプラインがビデオストリームを生成する現在のフレームレートと、ビデオイメージ処理パイプラインのターゲットフレームレートと、に基づいて、帯域幅を狭くしつつ、現在のフレームレートがターゲットフレームレート未満に下がらないことを確実にすることで、ビデオイメージ処理パイプラインのピーク電力消費を減らすよう構成されている。
したがって、システムメモリとの通信に利用可能な帯域幅が調整される。システムメモリと通信するビデオイメージ処理パイプラインの処理機能の一部又はすべてが制限される。これは、これらの処理機能のタイミングがシフトしたり、又は延長されたりすることとなる。ビデオイメージ処理パイプラインの処理機能の一部又はすべての有効時間がやがてシフトしたり、及び/又は、延長されたりすることにより、電力消費が安定レベルに維持され得る。したがって、ピーク電力消費が下がり得る。帯域幅が過剰に狭くなると、ビデオ処理パイプラインは、ターゲットフレームレートにてビデオストリームを生成できなくなる。したがって、帯域幅を狭くすることは、現在のフレームレートがターゲットフレームレート未満に下がらないように制御する必要がある。換言すると、コントローラは、帯域幅をできる限り狭くしつつ、一定のフレームレートを維持するよう構成されている。1つ又はそれ以上のメモリアクセスチャンネルの帯域幅を正しく制御することにより、上記が達成できる。制御アルゴリズムは、ターゲットフレームレートと、ビデオ処理パイプラインがビデオストリームを生成する現在のフレームレートと、の2つの変数を使用する。ビデオイメージ処理パイプラインのピーク電力消費を減らすために帯域幅を制御することは、バックグラウンドにて継続的に行われてよい。
ビデオイメージ処理パイプラインのピーク電力消費を減らすことにより、ビデオイメージ処理パイプラインに電力を供給する電力供給ユニットは、少ない電力を分配するような規模とされてよい。ビデオイメージ処理パイプラインを含むカメラに電力を供給するための、イーサネット(登録商標)経由の電力供給(power over Ethernet又はPoE)を使用する例について、PoEインストレーションは、現在の、ピーク電力を減らすことを有することなく、少ない電力を分配するような規模とされ得る。したがって、ピーク電力が減少すると、PoEの集合体により分配される必要のある電力もまた減少し得る。代替的に、PoEの集合体は、複数のカメラに電力を供給するために使用され得る。
電力供給ユニットの小規模化に代わり、余剰電力が、ビデオイメージ処理パイプラインを含むデバイスにおける他の処理により使用されてよい。
ビデオイメージ処理パイプラインコントローラは、帯域幅を次第に狭くするようさらに構成されてよい。帯域幅を次第に狭くすることは、現在のフレームレートがターゲットフレームレート未満に下がるまで行われてよい。ビデオイメージ処理パイプラインコントローラは、現在のフレームレートがターゲットフレームレート未満に下がることに応えて、現在のフレームレートがターゲットフレームレート未満に下がらない帯域幅まで、帯域幅を広げるようさらに構成されてよい。
ビデオイメージ処理パイプラインコントローラは、現在のフレームレートがターゲットフレームレート未満に下がることに応えて、現在のフレームレートがターゲットフレームレート未満に下がらなかった以前の最小の帯域幅まで、帯域幅を広げるようさらに構成されてよい。
ターゲットフレームレートは、オリジナルのフレームレートであってよい。オリジナルのフレームレートは、ビデオイメージパイプライン用のビデオイメージデータを生成するビデオソースから読み出されてよい。オリジナルのフレームレートは、帯域幅の制限の前に読み出されてよい。
ビデオイメージ処理パイプラインコントローラは、複数のメモリアクセスチャンネルの帯域幅をグローバルに制御するようさらに構成されてよい。
ビデオイメージ処理パイプラインコントローラは、複数のメモリアクセスチャンネルのそれぞれにおける帯域幅を個別に制御するようさらに構成されてよい。ビデオイメージパイプラインの電力消費のできる限り良好かつ均一な制御を達成するために、様々なメモリアクセスチャンネルを別々に制御することが好適となり得る。これは、実際に測定又は推定した電力消費をフィードバックとして使用可能であってよい。
第2の態様によると、ビデオイメージ処理システムが提供される。ビデオイメージ処理システムは、ビデオイメージデータを提供するよう構成されているビデオソースと、複数の処理機能を含むビデオイメージ処理パイプラインであって、当該処理機能のそれぞれが、ビデオイメージデータを処理するよう構成されている、ビデオイメージ処理パイプラインと、ビデオイメージ処理パイプラインの処理機能が、1つ又はそれ以上のメモリアクセスチャンネルを介してアクセスするよう構成されているシステムメモリと、第1の態様に係るビデオイメージ処理パイプラインコントローラと、を含む。
ビデオイメージ処理パイプラインコントローラの上記の特徴は、適用可能であれば、この第2の態様にも適用する。不必要な繰り返しを避けるために、上記を参照されたい。
ビデオイメージ処理パイプラインは、次の処理機能の2つ又はそれ以上を含んでよい:イメージセンサ補正機能、ノイズ低減機能、イメージスケーリング機能、ガンマ補正機能、イメージ改善機能、色空間変換機能、彩度サブサンプリング機能、圧縮機能、データ保存機能、及びデータ転送機能。
ビデオイメージ処理パイプラインの処理機能は、汎用プロセッサ上、又は、グラフィクス処理ユニット、フィールドプログラマブルゲートアレイ、固定機能アプリケーション特有集積回路、若しくはアナログ回路上で作動するコンピュータソフトウェア部分として実装されてよい。
イメージソースは、イメージセンサであってよい。イメージソースは、イメージ描画エンジンであってよい。
ビデオイメージ処理システムは、電力消費ユニットと、イメージ処理パイプラインがシステムメモリと通信する帯域幅を制御することにより節約された電力を監視し、節約された電力の少なくとも一部を電力消費ユニットに分配するよう構成されている電力管理ユニットと、をさらに含んでよい。
イメージ処理システムは、カメラ内に実装されてよい。カメラは、モニタリングカメラであってよい。
第3の態様によると、ビデオイメージ処理パイプラインにおけるピーク電力消費を減らす方法が提供される。ビデオイメージ処理パイプラインは、ビデオイメージデータをビデオストリームに処理するよう構成されている。ビデオイメージ処理パイプラインは、複数の処理機能を含む。各処理機能は、ビデオイメージデータを処理するよう構成されている。ビデオイメージデータの処理中に、処理機能は、1つ又はそれ以上のメモリアクセスチャンネルを介してシステムメモリにアクセスするよう構成されている。この方法は、ビデオイメージ処理パイプラインのターゲットフレームレートを保存することと、ビデオイメージ処理パイプラインがビデオストリームを生成する現在のフレームレートと、ターゲットフレームレートと、に基づいて、処理機能が1つ又はそれ以上のメモリアクセスチャンネルを介してシステムメモリと通信する帯域幅を、ビデオイメージ処理パイプラインコントローラにより狭くしつつ、現在のフレームレートがターゲットフレームレート未満に下がらないことを確実にすることと、を含む。ビデオイメージ処理パイプラインのターゲットフレームレートは、メモリに保存されてよい。
帯域幅を狭くする作動は、現在のフレームレートがターゲットフレームレート未満に下がるまで、帯域幅を次第に狭くすることと、現在のフレームレートがターゲットフレームレート未満に下がることに応えて、現在のフレームレートがターゲットフレームレート未満に下がらない帯域幅まで、帯域幅を広げることと、を含んでよい。
帯域幅を狭くする作動は、現在のフレームレートがターゲットフレームレート未満に下がることに応えて、現在のフレームレートがターゲットフレームレート未満に下がらなかった以前の最小の帯域幅まで、帯域幅を広げることをさらに含んでよい。
コントローラ及びシステムの上記の特徴は、適用可能であれば、この第3の態様にも適用する。不必要な繰り返しを避けるために、上記を参照されたい。
第4の態様によると、処理能力を有するデバイスにて実行されると、第3の態様に係る方法を行うよう構成されているプログラムコードが記録されている、非一時的なコンピュータ可読記録媒体が提供される。
本発明の適用性のさらなる範囲が、以下の詳細説明より明らかとなるであろう。しかし、本発明の好適な実施形態を示す一方で、詳細説明及び具体例は、説明のみの目的に提供されていることが理解されるべきである。なぜなら、本発明の範囲内での種々の変更及び改修が、本詳細説明から当業者に明らかとなるからである。
したがって、本発明は、記載するデバイスの特定の構成部品、又は、記載する方法の特定の作動に限定されず、そのようなデバイス及び方法は異なる場合があることが理解されよう。ここに使用する用語は、特定の実施形態を説明することのみを目的としており、限定を意図していないこともまた理解されよう。なお、本明細書及び添付の特許請求の範囲に使用されるように、冠詞「a」、「an」、「the」、及び「said」は、他の例が文脈により明確に決定づけられない限り、要素が1つ又はそれ以上あることを意味するよう意図していることに注意されたい。したがって、例えば、「1つのユニット(a unit)」又は「当該ユニット(the unit)」という引用は、いくつかのデバイスなどを含む場合がある。さらに、「含む(comprising)」、「含む(including)」、「含む(containing)」などという語は、他の要素又はステップを排除しない。
以下、本発明の実施形態を示す添付の図面を参照して、本発明の上記態様及び他の態様をより詳細に説明する。これらの図面は、本発明をこれらの具体的な実施形態に限定するものとみなすべきではない。これらはその代わりに、本発明の説明及び理解のために使用される。
これらの図面に示すように、各層及び各領域のサイズは、図示の目的のために誇張されている場合があり、したがって、本発明の実施形態の一般的構造を示すために提供されている。類似の参照記号は、これらの図面を通して、同様の要素を示す。
図1は、従来技術のビデオイメージ処理パイプラインの、複数のフレーム時間にわたる電力消費と、従来技術のビデオイメージ処理パイプラインの4つの異なる個別の処理の電力消費と、を模式的に示す。 図2は、ビデオイメージ処理システムを模式的に示す。 図3は、ビデオイメージ処理パイプラインの、複数のフレーム時間にわたる電力消費と、ビデオイメージ処理パイプラインの4つの異なる個別の処理の電力消費と、を模式的に示す。 図4は、ビデオイメージ処理パイプラインにおけるピーク電力消費を減らす方法のブロックスキームである。 図5は、図2のビデオイメージ処理システムを含むカメラを模式的に示す。
本発明を、添付図面を参照して以下に更に詳細に説明する。ここでは、本発明の現在の好適な実施形態を示す。本発明はしかし、多くの異なる形態にて体現されてよく、以下に示す実施形態に限定されるものとして理解すべきでない。むしろこれらの実施形態は、完璧性及び完全性のために、そして、本発明の範囲を当業者に十分に伝えるために提供される。
図2は、ビデオイメージ処理システム1を示す。ビデオイメージ処理システム1は、ビデオソース10と、ビデオイメージ処理パイプライン20と、システムメモリ30と、1つ又はそれ以上のメモリアクセスチャンネル40と、ビデオイメージ処理パイプラインコントローラ50と、を含む。
ビデオソース10は、ビデオイメージデータを提供するよう構成されている。ビデオイメージデータは、一連のイメージであってよい。ビデオソース10は、イメージセンサであってよい。イメージセンサは、ビデオイメージデータを取得するよう構成されている。イメージセンサは、ビデオカメラの一部を形成してよい。代替的に、又は組み合わせにて、ビデオソース10は、イメージ描画エンジンであってよい。イメージ描画エンジンは、ビデオイメージデータを描画するよう構成されている。イメージ描画エンジンは、コンピュータプログラムを用いた2D又は3Dモデルから、写実的又は非写実的イメージを描画するよう構成されてよい。ビデオソース10は、ビデオイメージデータをビデオイメージ処理パイプライン20に転送するよう構成されている。
ビデオイメージ処理パイプライン20は、ビデオイメージデータをビデオフレームに処理するよう構成されている。ビデオイメージ処理パイプライン20は、複数の処理機能25を含む。各処理機能25は、ビデオイメージデータを処理するよう構成されている。複数の処理機能25のいくつかは、互いに依存し合ってよい。したがって、これらは順次実行される必要がある。複数の処理機能25のいくつかは、互いに独立していてよい。したがって、これらは並行して実行されてよい。複数の処理機能25の処理は通常、一連のイメージ内の後続のイメージが、ビデオイメージ処理パイプライン20に転送される前に完了する。
ビデオイメージ処理パイプライン20は、次の処理機能25の2つ又はそれ以上を含む:イメージセンサ補正機能、ノイズ低減機能、イメージスケーリング機能、ガンマ補正機能、イメージ改善機能、色空間変換機能、彩度サブサンプリング機能、圧縮機能、データ保存機能、及びデータ転送機能。イメージセンサ補正機能は、ベイヤーフィルタを含んでよい。色空間変換機能は、RGB、YUV、及びYCbCrなどの異なるフォーマット間の変換を含んでよい。
ビデオイメージ処理パイプライン20の特定の処理機能25は、汎用プロセッサ上、又は、グラフィクス処理ユニット、フィールドプログラマブルゲートアレイ、固定機能アプリケーション特有集積回路、若しくはアナログ回路上で作動するコンピュータソフトウェア部分として実装されてよい。複数の処理機能25はすべて、同じ種類の実装形態を使用して実装されてよい。複数の処理機能25はそれぞれ、処理機能25の異なる実装形態を使用して実装されてよい。複数の処理機能25のサブセットは、同じ種類の実装形態を使用して実装されてよい。したがって、ビデオイメージ処理パイプライン20の処理機能25は、ソフトウェア、専用ハードウェア若しくはファームウェア、又は、専用ハードウェア、ファームウェア、並びに/若しくはソフトウェアのいくつかの組み合わせとして実装されてよい。
システムメモリ30は、ビデオイメージデータをビデオフレームに処理する間に処理機能25により使用されるメモリである。システムメモリ30は、ランダムアクセスメモリ(random-access memory又はRAM)などの揮発性メモリであってよい。
イメージ処理パイプライン20の処理機能25は、1つ又はそれ以上のメモリアクセスチャンネル40を介してシステムメモリ30にアクセスするよう構成されている。1つ又はそれ以上のメモリアクセスチャンネルは、ダイレクトメモリアクセス(direct memory access又はDMA)チャンネルであってよい。イメージ処理パイプライン20の処理機能25は、単一のメモリアクセスチャンネル40を介してシステムメモリ30にアクセスするよう構成されてよい。イメージ処理パイプライン20の処理機能25は、複数のメモリアクセスチャンネル40を介してシステムメモリ30にアクセスするよう構成されてよい。
ビデオイメージ処理パイプラインコントローラ50は、1つ又はそれ以上のメモリアクセスチャンネル40の帯域幅を制御するよう構成されている。複数のメモリアクセスチャンネル40の場合、ビデオイメージ処理パイプラインコントローラ50は、各メモリアクセスチャンネル40の帯域幅を個別に制御するよう構成されてよい。したがって、各メモリアクセスチャンネル40における帯域幅は、他のメモリアクセスチャンネル40における帯域幅から独立して制御されてよい。ビデオイメージパイプライン20の電力消費のできる限り良好かつ均一な制御を達成するために、様々なメモリアクセスチャンネルを別々に制御することが好適となり得る。これは、実際に測定又は推定した電力消費をフィードバックとして使用可能であってよい。実際の電力消費は、電力管理ユニット70により与えられてよい。代替的に、複数のメモリアクセスチャンネル40の場合、ビデオイメージ処理パイプラインコントローラ50は、メモリアクセスチャンネル40の帯域幅をグローバルに制御するよう構成されてよい。したがって、複数のメモリアクセスチャンネルの各帯域幅は、1つ又はそれ以上のメモリアクセスチャンネル40のトータルの帯域幅を制御することと共に制御されてよい。したがって、ビデオイメージ処理パイプラインコントローラ50は、ビデオイメージ処理パイプライン20の処理機能25が1つ又はそれ以上のメモリアクセスチャンネル40を介してシステムメモリ30と通信する帯域幅を制御するよう構成されている。ビデオイメージ処理パイプラインコントローラ50は、帯域幅を狭くするように、帯域幅を制御するよう構成されている。帯域幅を制御することは、ビデオイメージ処理パイプライン20がビデオストリームを生成する現在のフレームレートと、ビデオイメージ処理パイプライン20のターゲットフレームレートと、に基づいて行われる。ターゲットフレームレートは、ビデオイメージ処理システム1のメモリ55に保存されてよい。ターゲットフレームレートは、ビデオストリームのオリジナルのフレームレートであってよい。オリジナルのフレームレートは、ビデオソースが一連のイメージを生成しているフレームレートであってよい。帯域幅を狭くすることは、現在のフレームレートがターゲットフレームレート未満に下がらないことを確実にするよう制御される。したがって、帯域幅は、ターゲットとしてのオリジナルのフレームレートと共に、現在のフレームレートに基づいて制御されてよい。
1つ又はそれ以上のメモリアクセスチャンネル40の帯域幅を、このスキームにしたがって制御することにより、ビデオイメージ処理パイプライン20のピーク電力消費を減らすことが達成されてよい。これは、帯域幅を狭くすることが、フレーム時間内にて、処理機能25の有効時間がシフトすること、及び/又は、延長されることを引き起こすからである。有効時間がシフトすること、及び/又は、延長されることにより、電力消費を安定レベルに維持できる。したがって、ピーク電力消費が下がり得る。これを、図3と関連して模式的に示す。上記スキームにしたがって帯域幅を狭くした後の、図1に示すような電力消費を構成する、ビデオイメージ処理パイプライン20の4つの異なる個別の処理の電力消費を、図3の上部に挿入した楕円内に模式的に示す。帯域幅を狭くすることは、特定の処理機能25の実行がやがて発生することとなり得る。これは、その特定の処理機能25に対する電力消費がまた、やがて発生することを暗示し得る。これを、図3の上部に挿入した楕円内に示す。ここでは、異なる処理機能25に関する異なる処理a)~d)の電力消費が、帯域幅を狭くすることなく実行されるビデオイメージ処理システムと比較して、やがて発生する。後者を、図1に模式的に示す。代替的に、又は組み合わせにて、帯域幅を狭くすることは、特定の処理機能25の実行が、やがてシフトすることとなり得る。これをまた、図3の上部に挿入した楕円内に示す。ここでは、処理a)及びb)の電力消費が、帯域幅を狭くすることなく実行されるビデオイメージ処理システムと比較して、やがてシフトする。後者を、図1に模式的に示す。
上述するように、複数の処理機能25のいくつかは、互いに依存し合ってよい。図1及び図3に示す例では、処理a)及びc)が、互いに依存し合っており、処理b)及びd)が、互いに依存し合っている。したがって、これらは順次実行される。さらに、上述するように、複数の処理機能25のいくつかはまた、互いに独立していてよい。例えば、図1及び図3に示す例では、処理a)が、処理b)及びd)から独立している。したがって、処理a)は、処理b)及び/又はd)と並行して実行されてよい。
ビデオイメージ処理パイプラインコントローラ50は、イメージ処理パイプライン20の処理機能25が1つ又はそれ以上のメモリアクセスチャンネル40を介してシステムメモリ30と通信する帯域幅を、ピーク電力が最小となるまで調整するよう構成されてよい。
ビデオイメージ処理パイプラインコントローラ50は、イメージ処理パイプライン20の処理機能25が1つ又はそれ以上のメモリアクセスチャンネル40を介してシステムメモリ30と通信する帯域幅を次第に狭くするようさらに構成されてよい。帯域幅は、現在のフレームレートがターゲットフレームレート未満に下がるまで、次第に狭くされてよい。現在のフレームレートがターゲットフレームレート未満に下がることに応えて、ビデオイメージ処理パイプラインコントローラ50は、現在のフレームレートがターゲットフレームレート未満に下がらない帯域幅まで、帯域幅を広げるよう構成されてよい。これは、例えば、現在のフレームレートがターゲットフレームレート未満に下がらなかった以前の最小の帯域幅まで帯域幅を広げることにより行われてよい。
ビデオイメージ処理システム1は、電力消費ユニット60と、電力管理ユニット70と、をさらに含んでよい。
電力消費ユニット60は、ビデオソース10から見たシーンを明るくするよう構成されている照明デバイス、ビデオソース10をパン/チルトするよう構成されているパン/チルトモータ、及び、システム1の1つ又はそれ以上のコンポーネントを冷却するよう構成されている冷却構成の1つ又はそれ以上であってよい。
電力管理ユニット70は、イメージ処理パイプライン20が1つ又はそれ以上のメモリアクセスチャンネル40を介してシステムメモリ30と通信する帯域幅を制御することにより節約された電力を監視するよう構成されている。電力管理ユニット70は、節約された電力の少なくとも一部を電力消費ユニット60に分配するようさらに構成されてよい。
図4と関連して、ビデオイメージ処理パイプライン20におけるピーク電力消費を減らす方法を説明する。この方法は、以下の作動を含む。ビデオイメージ処理パイプライン20のターゲットフレームレートを保存することS402。ターゲットフレームレートは、ビデオイメージ処理システム1のメモリ55に保存されてよい。ビデオイメージ処理パイプライン20がビデオストリームを生成する現在のフレームレートと、ターゲットフレームレートと、に基づいて、処理機能25が1つ又はそれ以上のメモリアクセスチャンネル40を介してシステムメモリ30と通信する帯域幅を狭くすることS404。狭くすることS404は、現在のフレームレートがターゲットフレームレート未満に下がらないことを確実にするよう行われる。狭くすることS404の作動は、ビデオイメージ処理パイプラインコントローラ50により行われてよい。帯域幅を狭くすることS404の作動は、現在のフレームレートがターゲットフレームレート未満に下がるまで、帯域幅を次第に狭くすることと、現在のフレームレートがターゲットフレームレート未満に下がることに応えて、現在のフレームレートがターゲットフレームレート未満に下がらない帯域幅まで、帯域幅を広げることと、を含んでよい。帯域幅を狭くすることS404の作動は、現在のフレームレートがターゲットフレームレート未満に下がることに応えて、現在のフレームレートがターゲットフレームレート未満に下がらなかった以前の最小の帯域幅まで、帯域幅を広げることをさらに含んでよい。
本発明は決して、上記の好適な実施形態に限定されないことを当業者は理解する。それどころか、特許請求の範囲内での多くの変形及びバリエーションが可能である。
例えば、ビデオイメージ処理システムは、カメラ100内に実装されてよい。これを、図5と関連して示す。カメラ100は、モニタリングカメラであってよい。システムがカメラ100内に実装されている場合、電力消費ユニット60は、カメラ100から見たシーンを明るくするよう構成されている照明デバイス、カメラ100をパン/チルトするよう構成されているパン/チルトモータ、及び、カメラ100を冷却するよう構成されている冷却構成の1つ又はそれ以上であってよい。
さらに、開示する実施形態に対するバリエーションが、特許権を主張する本発明の実施において、本図面、本開示、及び添付の本特許請求の範囲の検討により、当業者により理解され、達成され得る。

Claims (15)

  1. 回路を備えるビデオイメージ処理パイプラインコントローラであって、当該回路が、
    ビデオイメージ処理パイプラインの処理機能と、1つ又はそれ以上のメモリアクセスチャンネルを介したシステムメモリとの通信に利用可能な帯域幅を制御し、
    前記ビデオイメージ処理パイプラインがビデオストリームを生成する一定のフレームレートを維持することにより、前記ビデオイメージ処理パイプラインのピーク電力消費が低減されるように、フレーム時間内にて前記処理機能の有効時間のシフトを引き起こす、且つ/又は当該有効時間を延長させる、
    よう構成されている、ビデオイメージ処理パイプラインコントローラ。
  2. 一定のフレームレートを維持することは、
    現在のフレームレートがターゲットフレームレート未満に下がるまで、前記帯域幅を次第に狭めること、及び
    前記現在のフレームレートが前記ターゲットフレームレート未満に減少したことに応えて、前記現在のフレームレートが前記ターゲットフレームレートと等しくなる帯域幅まで前記帯域幅を広げること
    を含む、請求項1に記載のビデオイメージ処理パイプラインコントローラ。
  3. 前記現在のフレームレートが前記ターゲットフレームレートと等しくなる帯域幅まで前記帯域幅を広げることは、前記現在のフレームレートが前記ターゲットフレームレート未満に下がらなかった以前の最小の帯域幅まで、前記帯域幅を広げることを含む、請求項2に記載のビデオイメージ処理パイプラインコントローラ。
  4. 前記ターゲットフレームレートはオリジナルのフレームレートである、請求項2または3に記載のビデオイメージ処理パイプラインコントローラ。
  5. 前記回路が、複数のメモリアクセスチャンネルの前記帯域幅をグローバルに制御するようさらに構成されている、請求項1から4のいずれか一項に記載のビデオイメージ処理パイプラインコントローラ。
  6. 前記回路が、複数のメモリアクセスチャンネルのそれぞれにおける前記帯域幅を個別に制御するようさらに構成されている、請求項1から4のいずれか一項に記載のビデオイメージ処理パイプラインコントローラ。
  7. ビデオイメージデータを提供するよう構成されているビデオソースと、
    複数の処理機能を含むビデオイメージ処理パイプラインであって、当該処理機能のそれぞれが、前記ビデオイメージデータを処理するよう構成されている、ビデオイメージ処理パイプラインと、
    前記イメージ処理パイプラインの前記処理機能が、1つ又はそれ以上のメモリアクセスチャンネルを介してアクセスするよう構成されているシステムメモリと、
    請求項1から6のいずれか一項に記載のビデオイメージ処理パイプラインコントローラと
    を含む、ビデオイメージ処理システム。
  8. 前記ビデオイメージ処理パイプラインの前記処理機能は、汎用プロセッサ上、又は、グラフィクス処理ユニット、フィールドプログラマブルゲートアレイ、固定機能アプリケーション特有集積回路、若しくはアナログ回路上で作動するコンピュータソフトウェア部分として実装されている、請求項7に記載のビデオイメージ処理システム。
  9. 前記ビデオソースは、イメージセンサ又はイメージ描画エンジンである、請求項7または8に記載のビデオイメージ処理システム。
  10. 電力消費ユニットと、
    前記イメージ処理パイプラインが前記システムメモリと通信する前記帯域幅を制御することにより節約された電力を監視し、前記節約された電力の少なくとも一部を前記電力消費ユニットに分配するよう構成されている電力管理ユニットと
    をさらに含む、請求項7から9のいずれか一項に記載のビデオイメージ処理システム。
  11. 前記ビデオイメージ処理システムは、モニタリングカメラなどのカメラ内に実装されている、請求項7から10のいずれか一項に記載のビデオイメージ処理システム。
  12. ビデオイメージデータをビデオストリームに処理するよう構成されている、複数の処理機能を含むビデオイメージ処理パイプラインにおけるピーク電力消費を減らす方法であって、各処理機能はビデオイメージデータを処理するよう構成されており、ビデオイメージデータの処理中に、前記処理機能は1つ又はそれ以上のメモリアクセスチャンネルを介してシステムメモリにアクセスするよう構成されており、当該方法は、
    ビデオイメージ処理パイプラインコントローラにより、前記1つ又はそれ以上のメモリアクセスチャンネルを介した前記ビデオイメージ処理パイプラインの処理機能と前記システムメモリとの通信に利用可能な帯域幅を狭くしつつ、前記ビデオイメージ処理パイプラインがビデオストリームを生成する一定のフレームレートを維持することにより、前記ビデオイメージ処理パイプラインのピーク電力消費が低減されるように、フレーム時間内にて前記処理機能の有効時間のシフトを引き起こすこと、且つ/又は当該有効時間を延長させること、
    を含む、方法。
  13. 前記帯域幅を狭くしつつ前記一定のフレームレートを維持することは、
    現在のフレームレートがターゲットフレームレート未満に下がるまで、前記帯域幅を次第に狭めること、及び
    前記現在のフレームレートが前記ターゲットフレームレート未満に減少したことに応えて、前記現在のフレームレートが前記ターゲットフレームレートと等しくなる帯域幅まで、前記帯域幅を広げること、
    を含む、請求項12に記載の方法。
  14. 前記現在のフレームレートが前記ターゲットフレームレートと等しくなる帯域幅まで前記帯域幅を広げることは、前記現在のフレームレートが前記ターゲットフレームレート未満に下がらなかった以前の最小の帯域幅まで、前記帯域幅を広げることを含む、請求項13に記載の方法。
  15. 処理能力を有するデバイスにて実行されると、請求項12から14のいずれか一項に記載の方法を行うよう構成されているプログラムコードが記録されている、非一時的なコンピュータ可読記録媒体。
JP2019139344A 2018-08-13 2019-07-30 ビデオイメージ処理パイプラインのピーク電力消費を減らすコントローラ及び方法 Active JP7190403B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18188672.2 2018-08-13
EP18188672.2A EP3611722A1 (en) 2018-08-13 2018-08-13 Controller and method for reducing a peak power consumption of a video image processing pipeline

Publications (3)

Publication Number Publication Date
JP2020061728A JP2020061728A (ja) 2020-04-16
JP2020061728A5 JP2020061728A5 (ja) 2022-01-17
JP7190403B2 true JP7190403B2 (ja) 2022-12-15

Family

ID=63442385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019139344A Active JP7190403B2 (ja) 2018-08-13 2019-07-30 ビデオイメージ処理パイプラインのピーク電力消費を減らすコントローラ及び方法

Country Status (6)

Country Link
US (1) US11200635B2 (ja)
EP (1) EP3611722A1 (ja)
JP (1) JP7190403B2 (ja)
KR (1) KR102391869B1 (ja)
CN (1) CN110876017B (ja)
TW (1) TWI771607B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7491006B2 (ja) 2020-03-23 2024-05-28 富士フイルムビジネスイノベーション株式会社 情報処理装置、及びプログラム
CN115562469B (zh) * 2022-12-07 2023-03-07 深流微智能科技(深圳)有限公司 一种功耗管理方法、装置、图像处理器及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010043177A1 (en) 2000-04-14 2001-11-22 Huston James R. System and method for color and grayscale drive methods for graphical displays utilizing analog controlled waveforms
JP2006236325A (ja) 2005-01-25 2006-09-07 Matsushita Electric Ind Co Ltd データ処理装置
JP2010541088A (ja) 2007-10-06 2010-12-24 アクシス セミコンダクター インコーポレイテッド リアルタイム信号処理のための方法及び装置
JP2011525008A (ja) 2008-05-29 2011-09-08 アクシス・セミコンダクター・インコーポレーテッド リアルタイムデータ処理のための方法&装置
WO2013105913A2 (en) 2011-11-30 2013-07-18 Intel Corporation Adaptive frame rate control for a graphics subsystem

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115420A (en) * 1997-03-14 2000-09-05 Microsoft Corporation Digital video signal encoder and encoding method
JP3825615B2 (ja) * 2000-08-11 2006-09-27 株式会社東芝 動画像符号化装置および動画像符号化方法およびプログラムを記録した媒体
US6950105B2 (en) * 2002-06-03 2005-09-27 Ati Technologies Inc. Power consumption management in a video graphics accelerator
JP4228271B2 (ja) * 2002-07-09 2009-02-25 日本電気株式会社 動画データ圧縮装置,及び動画データ圧縮方法
TWI326428B (en) * 2005-03-18 2010-06-21 Marvell World Trade Ltd Real-time control apparatus having a multi-thread processor
JP2008026761A (ja) * 2006-07-25 2008-02-07 Sony Corp 消費電力制御装置、画像処理装置、自発光表示装置、電子機器、消費電力制御方法及びコンピュータプログラム
US20080055318A1 (en) * 2006-08-31 2008-03-06 Glen David I J Dynamic frame rate adjustment
US7903871B2 (en) * 2007-04-05 2011-03-08 Arecont Vision, Llc. System and method for image processing of multi-sensor network cameras
US8381215B2 (en) * 2007-09-27 2013-02-19 Oracle America, Inc. Method and system for power-management aware dispatcher
US8775839B2 (en) 2008-02-08 2014-07-08 Texas Instruments Incorporated Global hardware supervised power transition management circuits, processes and systems
US8831090B2 (en) * 2008-11-18 2014-09-09 Avigilon Corporation Method, system and apparatus for image capture, analysis and transmission
US9313463B2 (en) * 2009-06-09 2016-04-12 Wayne State University Automated video surveillance systems
WO2013074649A1 (en) * 2011-11-15 2013-05-23 Marvell World Trade Ltd. Systems and methods for reducing peak power consumption in a solid state drive controller
WO2013100923A1 (en) 2011-12-28 2013-07-04 Intel Corporation Pipelined image processing sequencer
US9430242B2 (en) 2012-04-02 2016-08-30 Nvidia Corporation Throttling instruction issue rate based on updated moving average to avoid surges in DI/DT
US9800781B2 (en) * 2013-03-15 2017-10-24 Intel Corporation Method, apparatus, system, and computer readable medium for image processing software module configuration
JP6225446B2 (ja) * 2013-03-26 2017-11-08 富士通株式会社 動画像データ配信装置、方法、プログラム、及びシステム
KR102145420B1 (ko) 2013-07-25 2020-08-18 삼성전자주식회사 데이터 전송 속도를 변경하는 스토리지 시스템 및 그것의 데이터 전송 속도 변경 방법
US9606916B2 (en) * 2013-09-13 2017-03-28 Samsung Electronics Co., Ltd. Semiconductor devices including application processor connected to high-bandwidth memory and low-bandwidth memory, and channel interleaving method thereof
US9405345B2 (en) 2013-09-27 2016-08-02 Intel Corporation Constraining processor operation based on power envelope information
US20160227235A1 (en) * 2015-02-02 2016-08-04 Yaniv Frishman Wireless bandwidth reduction in an encoder
KR102432804B1 (ko) * 2015-06-02 2022-08-16 한화테크윈 주식회사 Mjpeg 압축방식을 이용하는 영상촬영장치
US9955191B2 (en) * 2015-07-01 2018-04-24 At&T Intellectual Property I, L.P. Method and apparatus for managing bandwidth in providing communication services
US20170244894A1 (en) * 2016-02-22 2017-08-24 Seastar Labs, Inc. Method and Apparatus for Managing Latency of Remote Video Production
KR102519727B1 (ko) * 2016-08-02 2023-04-10 삼성전자주식회사 디스플레이 구동 방법과 이를 지원하는 디스플레이 구동 회로 및 이를 포함하는 전자 장치
US20180137668A1 (en) * 2016-11-12 2018-05-17 Intel Corporation Dynamically selecting optimum graphics frequency and graphics power gating configuration
JP6947010B2 (ja) * 2017-12-22 2021-10-13 富士通株式会社 動画像符号化装置、動画像符号化方法及び動画像符号化用コンピュータプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010043177A1 (en) 2000-04-14 2001-11-22 Huston James R. System and method for color and grayscale drive methods for graphical displays utilizing analog controlled waveforms
JP2006236325A (ja) 2005-01-25 2006-09-07 Matsushita Electric Ind Co Ltd データ処理装置
JP2010541088A (ja) 2007-10-06 2010-12-24 アクシス セミコンダクター インコーポレイテッド リアルタイム信号処理のための方法及び装置
JP2011525008A (ja) 2008-05-29 2011-09-08 アクシス・セミコンダクター・インコーポレーテッド リアルタイムデータ処理のための方法&装置
WO2013105913A2 (en) 2011-11-30 2013-07-18 Intel Corporation Adaptive frame rate control for a graphics subsystem

Also Published As

Publication number Publication date
TW202020801A (zh) 2020-06-01
US20200051204A1 (en) 2020-02-13
TWI771607B (zh) 2022-07-21
CN110876017B (zh) 2022-12-23
KR20200019084A (ko) 2020-02-21
KR102391869B1 (ko) 2022-04-27
JP2020061728A (ja) 2020-04-16
EP3611722A1 (en) 2020-02-19
US11200635B2 (en) 2021-12-14
CN110876017A (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
JP6922066B2 (ja) 関心領域の自動露出制御のための調整方法、端末機器、および非一時的なコンピュータ可読記憶媒体
JP7190403B2 (ja) ビデオイメージ処理パイプラインのピーク電力消費を減らすコントローラ及び方法
US20180233095A1 (en) Display device and control method thereof with brightness and transmittance control
US9691139B2 (en) Adaptive contrast in image processing and display
US20200219238A1 (en) Brightness and contrast enhancement for video
TW201338519A (zh) 電子裝置及其調整方法
CN107633808A (zh) 显示面板的亮度调节方法及亮度调节装置
US20120274844A1 (en) Method and System for Power-Aware Motion Estimation for Video Processing
CN104900188A (zh) Led显示屏均匀性校正方法
CN112788251A (zh) 图像亮度处理方法及装置、图像处理方法及装置
US9304965B2 (en) Scheduling apparatus and method for load balancing when performing multiple transcoding operations
KR102318635B1 (ko) 표시되는 이미지 데이터의 디더링
US9423853B2 (en) System and method for balanced user experience in a multimedia conferencing community
CN107039000B (zh) 显示装置的视频信号调节器及视频信号调节方法
US20150010248A1 (en) Image processing apparatus and image processing method using the same
JPWO2017126309A1 (ja) 表示装置、表示方法、制御プログラム、記録媒体、およびテレビジョン受像機
CN113660425A (zh) 图像处理方法、装置、电子设备及可读存储介质
CN113808045B (zh) 一种图像亮度调节方法及装置
CN106791846B (zh) 一种图像编码质量因子的调整方法和装置
JP2020061728A5 (ja)
JPWO2019138942A1 (ja) 表示装置、表示方法、及び表示制御プログラム
US7760938B1 (en) Algorithm to enhance the contrast of a monochrome image
US20230266811A1 (en) Information processing apparatus and information processing method
US20180137838A1 (en) Image compensation method applied to display and associated control circuit
JP2014239436A (ja) 2次元コンテンツの3次元コンテンツへのリアルタイム変換の方法及び装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220104

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221205

R150 Certificate of patent or registration of utility model

Ref document number: 7190403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150