JP7188331B2 - Switching device driver - Google Patents
Switching device driver Download PDFInfo
- Publication number
- JP7188331B2 JP7188331B2 JP2019167902A JP2019167902A JP7188331B2 JP 7188331 B2 JP7188331 B2 JP 7188331B2 JP 2019167902 A JP2019167902 A JP 2019167902A JP 2019167902 A JP2019167902 A JP 2019167902A JP 7188331 B2 JP7188331 B2 JP 7188331B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- switching elements
- circuit
- mosfets
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体材料としてSiCを用いて形成され、並列に接続される複数の半導体スイッチング素子を駆動するためのスイッチング素子駆動装置に関する。 The present invention relates to a switching element driving device for driving a plurality of semiconductor switching elements which are formed using SiC as a semiconductor material and are connected in parallel.
例えば、特許文献1には、並列に接続された第1IGBTと第2IGBTのためのスイッチング回路について記載されている。この特許文献1のスイッチング回路では、第1IGBT用の駆動回路と、第2IGBT用の駆動回路とが個別に設けられている。そして、例えば、IGBTを介して流すべき電流が閾値よりも大きい場合には、それぞれの駆動回路によって第1IGBTと第2IGBTの両方を同時にオンし、閾値以下の場合には、第1IGBT用の駆動回路によって第1IGBTだけをオンする。
For example,
しかしながら、高耐圧、低損失などを達成するために、スイッチング素子が、シリコンカーバイド(SiC)によって形成される場合、ゲートに正電圧を印加し続けると、ゲート酸化膜界面のトラップに電子が捕獲されることにより、オン閾値電圧が上昇する現象が生じる。並列に接続されるスイッチング素子に、不均一なオン閾値電圧の上昇が生じた場合、これに起因して、複数のスイッチング素子がオンするタイミングがずれて、それぞれのスイッチング素子に流れる電流のアンバランスを助長する虞がある。 However, if the switching element is made of silicon carbide (SiC) in order to achieve high withstand voltage and low loss, if a positive voltage is continuously applied to the gate, electrons are captured in traps at the interface of the gate oxide film. As a result, a phenomenon occurs in which the on-threshold voltage rises. When switching elements connected in parallel have non-uniform increases in on-threshold voltages, this causes a shift in the timing at which a plurality of switching elements turn on, resulting in unbalanced currents flowing through the respective switching elements. There is a risk that it will encourage
本発明は、上述した点に鑑みてなされたものであり、半導体材料としてSiCを用いて形成され、並列接続されたスイッチング素子を同時に駆動する際に、複数のスイッチング素子がオンするタイミングのずれを抑制することができるスイッチング素子駆動装置を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems. It is an object of the present invention to provide a switching element driving device capable of suppressing noise.
上記目的を達成するために、本発明によるスイッチング素子駆動装置は、半導体材料としてSiCを用いて同じオン閾値電圧(Vth)を有するように形成され、並列に接続される複数の半導体スイッチング素子(1、2)を駆動するためのものであって、
複数の半導体スイッチング素子を駆動する駆動回路(Tr1、Tr2、Tr3)と、
半導体スイッチング素子を介して流れる電流の大きさに応じて、複数の半導体スイッチング素子の同時駆動と、複数の半導体スイッチング素子の一部のみの駆動との一方が実施されるように、駆動回路を制御する制御回路(10)と、
複数の半導体スイッチング素子のそれぞれのオン閾値電圧を検出する検出回路(22、24)と、を備え、
制御回路は、駆動回路に複数の半導体スイッチング素子の一部のみの駆動を実施させる際、検出回路により複数の半導体スイッチング素子のオン閾値電圧に差異が生じていることが検出されると、相対的にオン閾値電圧の低い半導体スイッチング素子を駆動し、相対的にオン閾値電圧の高い半導体スイッチング素子を休止させるように、駆動回路を制御するように構成される。
In order to achieve the above object, a switching element driving device according to the present invention uses SiC as a semiconductor material, is formed to have the same ON threshold voltage (Vth), and is connected in parallel with a plurality of semiconductor switching elements (1 , 2) for driving the
a driving circuit (Tr1, Tr2, Tr3) for driving a plurality of semiconductor switching elements;
Controlling the drive circuit so as to simultaneously drive the plurality of semiconductor switching elements or drive only a portion of the plurality of semiconductor switching elements according to the magnitude of the current flowing through the semiconductor switching elements a control circuit (10) for
a detection circuit (22, 24) for detecting the on-threshold voltage of each of the plurality of semiconductor switching elements,
When the control circuit causes the drive circuit to drive only some of the plurality of semiconductor switching elements, the detection circuit detects that there is a difference in the on-threshold voltages of the plurality of semiconductor switching elements. The driving circuit is configured to control the driving circuit so as to drive the semiconductor switching element with a relatively low on-threshold voltage and deactivate the semiconductor switching element with a relatively high on-threshold voltage.
上記のように、本発明によるスイッチング素子駆動装置では、制御回路(10)は、駆動回路を制御することにより、複数の半導体スイッチング素子の同時駆動と、複数の半導体スイッチング素子の一部のみの駆動との一方を実施させることが可能である。 As described above, in the switching element driving device according to the present invention, the control circuit (10) controls the driving circuit to simultaneously drive the plurality of semiconductor switching elements and drive only a part of the plurality of semiconductor switching elements. It is possible to implement one of
複数の半導体スイッチング素子の一部のみの駆動を実施させる際、制御回路は、複数の半導体スイッチング素子のオン閾値電圧に差異が生じていることが検出されると、相対的にオン閾値電圧の低い半導体スイッチング素子を駆動し、相対的にオン閾値電圧の高い半導体スイッチング素子を休止させるように、駆動回路を制御する。これにより、複数の半導体スイッチング素子のオン閾値電圧の差異を縮小することが可能となり、複数の半導体スイッチング素子を同時駆動する際のオンタイミングのずれを抑制することが可能となる。 When driving only a part of the plurality of semiconductor switching elements, the control circuit detects that there is a difference in the on-threshold voltages of the plurality of semiconductor switching elements. The driving circuit is controlled so as to drive the semiconductor switching elements and deactivate the semiconductor switching elements having a relatively high on-threshold voltage. As a result, it is possible to reduce the difference in the ON threshold voltages of the plurality of semiconductor switching elements, and to suppress the deviation of the ON timing when driving the plurality of semiconductor switching elements at the same time.
上記括弧内の参照番号は、本開示の理解を容易にすべく、後述する実施形態における具体的な構成との対応関係の一例を示すものにすぎず、なんら発明の範囲を制限することを意図したものではない。 The reference numbers in parentheses above merely indicate an example of correspondence with specific configurations in the embodiments described later in order to facilitate the understanding of the present disclosure, and are not intended to limit the scope of the invention. It's not what I did.
また、上述した特徴以外の、特許請求の範囲の各請求項に記載した技術的特徴に関しては、後述する実施形態の説明及び添付図面から明らかになる。 In addition, technical features described in each claim of the scope of claims other than the features described above will become apparent from the description of the embodiments and the accompanying drawings, which will be described later.
以下、本発明の実施形態によるスイッチング素子駆動装置について図面を参照して説明する。なお、以下の各実施形態では、並列に接続される半導体スイッチング素子として、シリコンカーバイド(SiC)を用いて同じオン電圧閾値を有するように形成されたSiC-MOSFETを採用した例について説明する。ただし、並列に接続される半導体スイッチング素子はSiC-MOSFETに限定されず、例えば、SiCを用いて形成されるSiC-IGBTとしてもよい。 A switching element driving device according to an embodiment of the present invention will be described below with reference to the drawings. In each of the following embodiments, an example in which SiC-MOSFETs formed to have the same on-voltage threshold using silicon carbide (SiC) are employed as semiconductor switching elements connected in parallel will be described. However, the semiconductor switching elements connected in parallel are not limited to SiC-MOSFETs, and may be, for example, SiC-IGBTs formed using SiC.
各実施形態のスイッチング素子駆動装置によって駆動されるSiC-MOSFET(以下、単にMOSFETと呼ぶ)は、例えば、モータのコイルに交流電流を供給するためのインバータ回路におけるスイッチング素子として用いることができる。それ以外にも、各実施形態のスイッチング素子駆動装置によって駆動されるMOSFETは、特に、高電圧を用いて、コイルやソレノイドなどの誘導性負荷を駆動するためのスイッチング素子として適用されうる。 A SiC-MOSFET (hereinafter simply referred to as a MOSFET) driven by the switching element drive device of each embodiment can be used, for example, as a switching element in an inverter circuit for supplying alternating current to a coil of a motor. In addition, the MOSFET driven by the switching element drive device of each embodiment can be applied as a switching element for driving an inductive load such as a coil or solenoid using a high voltage.
(第1実施形態)
図1は、第1実施形態のスイッチング素子駆動装置100の回路構成を示している。図1に示すように、第1実施形態のスイッチング素子駆動装置100は、並列に接続されたMOSFET1とMOSFET2を駆動するものである。MOSFET1、2は、同じオン閾値電圧Vthを有する。しかしながら、その他の特性(例えば、電流-電圧特性など)は同じであっても良いし、異なっていてもよい。以下の説明では、MOSFET1、2が、すべて同じ特性を有する場合について説明する。
(First embodiment)
FIG. 1 shows the circuit configuration of a switching
スイッチング素子駆動装置100は、MOSFET1、2のゲートに接続され、導通したとき、MOSFET1,2のゲート電位を上昇させて、MOSFET1,2をともにオンさせることが可能なオン用メインスイッチTr1を有する。オン用メインスイッチTr1として、例えば、pチャネルMOSFETが採用されうる。オン用メインスイッチTr1としてのpチャネルMOSFETのソースは、定電流回路14に接続され、ドレインは、各MOSFET1、2のゲートに達する充電側分岐配線に繋がる共通配線に接続される。
The switching
定電流回路14は、オン用メインスイッチTr1としてのpチャネルMOSFETのソースに一定の電流を流すものである。なお、定電流回路14は、pチャネルMOSFETのドレインに接続される共通配線に設けてもよい。
The constant
オン用メインスイッチTr1としてのpチャネルMOSFETのドレインに接続される共通配線から分岐して、各MOSFET1、2のゲートに達する充電側分岐配線には、整流素子としてのダイオードD1、D2と、バランス抵抗R1、R2とが直列に設けられている。 Diodes D1 and D2 as rectifying elements and a balance resistor R1 and R2 are provided in series.
ダイオードD1、D2は、オン用メインスイッチTr1が導通したとき、定電流回路14からの一定電流が、それぞれの充電側分岐配線に分配されて、MOSFET1、2のゲートに向かって流れることを許容する。ダイオードD1、D2は、降下電圧などの特性が同じものである。また、バランス抵抗R1、R2も、抵抗値を含む特性が同じものである。
The diodes D1 and D2 allow the constant current from the constant
このように、本実施形態においては、MOSFET1、2、ダイオードD1、D2、及びバランス抵抗R1、R2として、それぞれ同じ特性を有する素子を用いている。そのため、オン用メインスイッチTr1が導通して、定電流回路14からMOSFET1及びMOSFET2のゲートに電流が通電されるとき、定電流回路14が発生する一定電流は、MOSFET1、2のゲートに同じ電流が流れるように分配される。このため、オン用メインスイッチTr1をオンして、MOSFET1、2を同時駆動する際に、MOSFET1、2のゲート電圧に差が生じることを抑制することができる。
Thus, in this embodiment, elements having the same characteristics are used as the
また、MOSFET1、2のゲートの充電途中で、なんらかの原因によりゲート間に電位差が生じたとしても、それぞれの充電経路に同じ特性のバランス抵抗R1、R2を設けているので、相対的に低電位のゲートに流れる電流が相対的に高電位のゲートに流れる電流よりも多くなるように、それぞれのゲートに流れる電流量が自動的に調整される。従って、MOSFET1、2のゲート電位がほぼ同時にオン閾値電圧Vthに達するようにすることができ、MOSFET1、2がオンするタイミングを揃えることが可能となる。
Also, even if a potential difference occurs between the gates of the
実際の回路では、配線、ダイオードD1、D2、MOSFET1、2のゲートなどにインピーダンス成分が存在する。そのため、上述した電流の自動調整機能は、バランス抵抗R1、R2が省略された場合であっても、発揮されうる。
In an actual circuit, impedance components exist in wiring, diodes D1 and D2, gates of
また、本実施形態に係るスイッチング素子駆動装置100は、図1に示すように、オン用メインスイッチTr1の他に、オン用メインスイッチTr1と並列にMOSFET1のゲートに接続され、導通したとき、MOSFET1のゲート電位を上昇させて、MOSFET1をオンさせることができるオン用サブスイッチTr2を有している。また、スイッチング素子駆動装置100は、オン用メインスイッチTr1と並列にMOSFET2のゲートに接続され、導通したとき、MOSFET2のゲート電位を上昇させて、MOSFET2をオンさせることができるオン用サブスイッチTr3を有している。つまり、オン用サブスイッチTr2、Tr3は、オン用メインスイッチTr1が接続されるよりも少ない数のMOSFETのゲートに接続されており、その接続された一部のMOSFETだけをオンさせることが可能となっている。従って、オン用メインスイッチTr1とオン用サブスイッチTr2、Tr3との使用を適宜切り替えることにより、駆動するMOSFETの数を可変することができる。
Further, as shown in FIG. 1, the switching
オン用サブスイッチTr2、Tr3も、例えば、オン用メインスイッチTr1と同様に、pチャネルMOSFETによって構成することができる。オン用サブスイッチTr2またはオン用サブスイッチTr3が導通したときには、電源12からの高電位がMOSFET1またはMOSFET2のゲートに印加される。
The ON sub-switches Tr2 and Tr3 can also be configured by p-channel MOSFETs, for example, similarly to the ON main switch Tr1. When the ON sub-switch Tr2 or the ON sub-switch Tr3 is turned on, a high potential from the
オン用メインスイッチTr1が非導通となっているときに、オン用サブスイッチTr2が導通した場合、ダイオードD1が、MOSFET1のゲートに繋がる充電側分岐配線から、MOSFET2のゲートに繋がる充電側分岐配線に電流が回り込むことを防止する。従って、オン用サブスイッチTr2が導通したときは、オン用サブスイッチTr2がゲートに接続されたMOSFET1だけを適切に駆動することができる。また、オン用メインスイッチTr1が非導通となっているときに、オン用サブスイッチTr3が導通した場合には、ダイオードD2が、MOSFET2のゲートに繋がる充電側分岐配線から、MOSFET1のゲートに繋がる充電側分岐配線に電流が回り込むことを防止する。従って、オン用サブスイッチTr3が導通したときは、オン用サブスイッチTr3がゲートに接続されたMOSFET2だけを適切に駆動することができる。
When the ON sub-switch Tr2 becomes conductive while the ON main switch Tr1 is non-conductive, the diode D1 is switched from the charging side branch wiring connected to the gate of MOSFET1 to the charging side branch wiring connected to the gate of MOSFET2. Prevents current from circulating. Therefore, when the ON sub-switch Tr2 is turned on, only the
さらに、スイッチング素子駆動装置100は、ダイオードD1、D2の下流側において、MOSFET1,2の各ゲートに接続されたオフ用メインスイッチTr4を有する。このオフ用メインスイッチTr4は、MOSFET1、2がオンからオフに切り替えられるときに導通され、オンしていたMOSFETのゲートに蓄積された電荷を放電させることにより、オンしていたMOSFETがオフする速度を早めるものである。オフ用メインスイッチTr4は、例えば、nチャネルMOSFETによって構成することができる。オフ用メインスイッチTr4としてのnチャネルMOSFETのソースは、定電流回路16に接続され、ドレインは、各MOSFET1、2のゲートに達する放電側分岐配線に繋がる共通配線に接続される。
Further, the switching
定電流回路16は、オフ用メインスイッチTr4としてのnチャネルMOSFETのソースに一定の電流を流すものである。なお、定電流回路16は、nチャネルMOSFETのドレインに接続される共通配線に設けてもよい。
The constant
オフ用メインスイッチTr4としてのnチャネルMOSFETのドレインに接続される共通配線から分岐して、各MOSFET1、2のゲートに達する放電側分岐配線には、それぞれ、整流素子としてのダイオードD3、D4と、バランス抵抗R3、R4とが直列に設けられている。
Diodes D3 and D4 as rectifying elements and diodes D3 and D4 as rectifying elements are provided in the discharge side branch wirings branching from the common wiring connected to the drain of the n-channel MOSFET as the main switch Tr4 for OFF and reaching the gates of the
ダイオードD3、D4は、MOSFET1、2がオンしている状態で、オフ用メインスイッチTr4が導通したとき、MOSFET1、2のゲートから定電流回路16に向かって電流が流れることを許容する。この場合、MOSFET1、2の各ゲートから定電流回路16に向かって流れる電流の合計値が、定電流回路16が定める一定電流となる。ダイオードD3、D4は、降下電圧などの特性が同じものである。また、バランス抵抗R3、R4も、抵抗値を含む特性が同じものである。
Diodes D3 and D4 allow current to flow from the gates of
バランス抵抗R3、R4は、バランス抵抗R1、R2と同様に、オフ用メインスイッチTr4が導通したときに、MOSFET1とMOSFET2のゲート電位に差が生じたとしても、その電位差の減少を促進する作用を有する。これにより、MOSFET1,2がオフするタイミングを揃えることが可能となる。
Similar to the balance resistors R1 and R2, the balance resistors R3 and R4 have the effect of accelerating the reduction of the potential difference even if there is a difference between the gate potentials of the MOSFET1 and the MOSFET2 when the off main switch Tr4 is turned on. have. This makes it possible to match the timings at which the
さらに、ダイオードD3は、オン用サブスイッチTr3によってMOSFET2だけがオンしているときに、MOSFET2のゲートに繋がる放電側分岐配線から、MOSFET2のゲートに繋がる放電側分岐配線に電流が回り込むことを防止する。また、ダイオードD4は、オン用サブスイッチTr2によってMOSFET1だけがオンしているときに、MOSFET1のゲートに繋がる放電側分岐配線から、MOSFET2のゲートに繋がる放電側分岐配線に電流が回り込むことを防止する。 Furthermore, the diode D3 prevents current from flowing from the discharge-side branch wiring connected to the gate of the MOSFET2 to the discharge-side branch wiring connected to the gate of the MOSFET2 when only the MOSFET2 is turned on by the ON sub-switch Tr3. . In addition, the diode D4 prevents current from flowing from the discharge-side branch wiring connected to the gate of MOSFET1 to the discharge-side branch wiring connected to the gate of MOSFET2 when only MOSFET1 is turned on by the ON sub-switch Tr2. .
本実施形態のスイッチング素子駆動装置100では、MOSFET1のゲートは、抵抗R5を介して接地されている。同様に、MOSFET2のゲートは、抵抗R6を介して接地されている。抵抗R5と抵抗R6は、同じ抵抗値を有している。オン用メインスイッチTr1またはオン用サブスイッチTr2、Tr3が導通から非導通に切り替えられたとき、各MOSFET1、2のゲートに蓄積された電荷の少なくとも一部が抵抗R5、抵抗R6を介して放電される。特に、後述するように、MOSFETのオン期間において、例えば、オン用メインスイッチTr1が導通している状態(同時駆動)から、オン用サブスイッチTr2が導通する状態(片側駆動)に切り替えられたときには、オフ用メインスイッチTr4は非導通のままであるため、オン用メインスイッチTr1を通じてMOSFET2のゲートに蓄積された電荷のすべては、抵抗R6を介して放電されることになる。
In the switching
さらに、本実施形態のスイッチング素子駆動装置100は、MOSFET1のオン閾値電圧Vthを検出する第1Vth検出回路22と、MOSFET2のオン閾値電圧Vthを検出する第2Vth検出回路24とを有する。第1及び第2Vth検出回路22、24は、例えば、MOSFETのオン期間の最初にオン用メインスイッチTr1が導通されたときに、それぞれ、MOSFET1およびMOSFET2のオン閾値電圧Vthを検出することができるように構成されている。より具体的には、第1及び第2Vth検出回路22、24は、それぞれ、MOSFET1、2のゲートに印加されるゲート電圧と、ソース-ドレイン間に流れる電流に対応する電圧を取り込む。各MOSFET1、2のドレインには、それぞれ抵抗R7、R8が接続されている。これらの抵抗R7、R8の端子電圧が、各MOSFET1,2のソース-ドレイン間に流れる電流に対応する電圧として、第1及び第2Vth検出回路22、24に取り込まれる。
Further, the switching
なお、MOSFET1、2が、メイン領域とセンス領域とを含むように構成してもよい。この場合、センス領域には、メイン領域を流れる電流の所定割合(例えば、数百分の1)の電流が流れるように、センス領域とメイン領域とのサイズが定められる。そして、第1及び第2Vth検出回路22、24は、各MOSFET1、2のセンス領域を流れる電流に対応する電圧を取り込むように構成してもよい。
Note that the
MOSFETのオン期間の最初にオン用メインスイッチTr1が導通されると、定電流回路14からの一定電流がほぼ均等に分配されて、各MOSFET1、2のゲートに向かって流れる。このため、各MOSFET1、2のゲート電圧は、所定の傾きで上昇する。そして、第1及び第2Vth検出回路22、24は、各MOSFET1、2のソース-ドレイン間に電流が流れ始めたことを検出したときのゲート電圧を、各MOSFET1、2のオン閾値電圧Vthとして検出することができる。
When the ON main switch Tr1 is turned on at the beginning of the ON period of the MOSFETs, the constant current from the constant
本実施形態のスイッチング素子駆動装置100は、各MOSFET1、2のオン閾値電圧Vthに差異が生じているか否かを判定するVth変動判定回路26を有する。Vth変動判定回路26は、第1及び第2Vth検出回路22、24によって検出された各MOSFET1、2のオン閾値電圧Vthに基づいて、MOSFET1、2のオン閾値電圧Vthに所定値以上の差異が生じているか否かを判定する。所定値以上の差異が生じている場合には、所定値以上の差異が発生していることを示す信号、さらに、相対的に高いオン閾値電圧Vthを有するMOSFETを示す信号を制御回路10に出力する。なお、Vth変動判定回路26が有する判定機能は、制御回路10が備えるように構成することもできる。
The switching
さらに、本実施形態のスイッチング素子駆動装置100は、外部の制御装置から入力される駆動信号及び休止指示信号に基づき、オン用メインスイッチTr1、オン用サブスイッチTr2、Tr3及びオフ用メインスイッチTr4の導通、非導通を制御する制御回路10を有する。例えば、駆動信号はPWM信号であり、休止指示信号はHiレベルとLoレベルの2値信号とすることができる。外部の制御装置は、MOSFET1、2を介して流れる電流の大きさを監視しており、その電流値が閾値以上である場合には、MOSFET1、2の同時駆動を指示するため、Loレベルの休止指示信号を制御回路10に入力する。一方、外部の制御装置は、MOSFET1、2を介して流れる電流の大きさが閾値未満である場合には、同時駆動を休止し、一方のMOSFETのみの駆動(片側駆動)への切り替えを指示するため、Hiレベルの休止指示信号を制御回路10に入力する。
Further, the switching
ここで、本実施形態では、各MOSFET1、2は、シリコンカーバイド(SiC)によって形成されているので、ゲートに正電圧を印加し続けると、ゲート酸化膜界面のトラップに電子が捕獲されることにより、オン閾値電圧が上昇する現象が生じる。このため、MOSFET1、2のオン閾値電圧Vthが初期的には一致していても、使用を繰り返すことにより、両MOSFET1、2のオン閾値電圧Vthに差異が生じる可能性がある。並列に接続されるMOSFET1、2のオン閾値電圧に差異が生じた場合、MOSFET1、2を同時駆動すべくオン用メインスイッチTr1がオンされても、MOSFET1、2のオンするタイミングがずれてしまう虞がある。
Here, in the present embodiment, each of the
そこで、制御回路10は、片側駆動を行う際に、Vth変動判定回路26から、MOSFET1、2のオン閾値電圧Vthに差異が生じていることを示す信号が入力されると、相対的にオン閾値電圧Vthの低いMOSFETだけをオンし、相対的にオン閾値電圧Vthの高いMOSFETを休止させるように、オン用サブスイッチTr2、Tr3を制御する。これにより、MOSFET1、2のオン閾値電圧Vthの差異を縮小することが可能となり、MOSFET1、2を同時駆動する際のオンタイミングのずれを抑制することが可能となる。
Therefore, when the
以下、図2のフローチャート及び図3のタイミングチャートを参照して、本実施形態に係るスイッチング素子駆動装置100の動作をより詳しく説明する。なお、図2のフローチャートは、制御回路10において実行される処理の流れを示している。図3のタイミングチャートは、Hiレベルの休止指示信号に応じて、制御回路10が、オン指令区間に、MOSFET1、2の同時駆動から、相対的に低いオン閾値電圧Vthを有するMOSFET1だけの駆動に切り替える場合の各部の信号波形を示している。
Hereinafter, the operation of the switching
図2のフローチャートにおいて、ステップS100では、制御回路10は、外部の制御装置から入力される駆動信号がオフからオンに変化したか否かを判定する。この判定処理において、オフからオンに変化していないと判定すると、制御回路10は、ステップS100の処理を繰り返し実行し、駆動信号がオフからオンに変化するまで待機する。一方、駆動信号がオフからオンに変化したと判定すると、次のステップS110の処理に進む。ステップS110では、制御回路10は、オン用メインスイッチTr1に駆動信号を出力して導通させ、オン用メインスイッチTr1をオンさせる。つまり、図3のタイミングチャートに示すように、制御回路10は、時間T1、T2で始まる駆動信号のオン指令期間の初期に、オン用メインスイッチTr1を導通するように制御して、MOSFET1、2を同時にオンさせる。
In the flowchart of FIG. 2, in step S100, the
外部の制御装置は、MOSFET1、2が同時にオンされている間に、それらMOSFET1、2を介して流れる電流の大きさが閾値以上か否かを判定し、その判定結果に応じた休止指示信号を制御回路10に出力する。さらに、第1及び第2Vth検出回路22、24も、MOSFET1、2が同時にオンされるときに、それぞれのオン閾値電圧Vthを検出して、Vth変動判定回路26に出力する。Vth変動判定回路26は、第1及び第2Vth検出回路22、24から入力された各MOSFET1、2のオン閾値電圧Vthに基づいて、各MOSFET1、2のオン閾値電圧Vthに所定値以上の差異が発生しているか否かを判定し、その判定結果を示す信号を制御回路10に出力する。
An external control device determines whether or not the magnitude of the current flowing through the
ステップS120では、外部の制御装置から入力される休止指示信号が同時駆動と片側駆動とのどちらを指示しているかを判定する。休止指示信号が同時駆動を指示している場合には、ステップS130の処理に進む。一方、休止指示信号が片側駆動を指示している場合には、ステップS140の処理に進む。 In step S120, it is determined whether the pause instruction signal input from an external control device indicates simultaneous driving or single-sided driving. If the pause instruction signal instructs simultaneous driving, the process proceeds to step S130. On the other hand, if the pause instruction signal instructs one-sided drive, the process proceeds to step S140.
ステップS130では、休止指示信号により同時駆動が指示されているので、制御回路10は、駆動信号がHiレベルとなるオン指令期間に渡って、オン用メインスイッチTr1への駆動信号の出力を継続することにより、オン用メインスイッチTr1を導通した状態に維持する。この結果、駆動信号のオン指令期間中、MOSFET1、2がともにオンされたままとなる。
In step S130, since simultaneous driving is instructed by the pause instruction signal, the
一方、ステップS140では、休止指示信号により片側駆動が指示されているので、駆動すべきMOSFETを決定するために、制御回路10は、各MOSFET1、2のオン閾値電圧Vthに所定値以上の差異が発生しているか否かを判定する。この判定処理において、所定値以上の差異が発生していると判定した場合、ステップS150の処理に進む。逆に、所定値以上の差異が発生していないと判定した場合には、ステップS160の処理に進む。
On the other hand, in step S140, since single-side driving is instructed by the pause instruction signal, the
ステップS150では、制御回路10は、オン用メインスイッチTr1への駆動信号を停止してオン用メインスイッチTr1をオフするとともに、相対的にオン閾値電圧Vthの低いMOSFETに対応するオン用サブスイッチに駆動信号を出力して、相対的にオン閾値電圧Vthの低いMOSFETを導通させる。その一方、制御回路10は、相対的にオン閾値電圧Vthの高いMOSFETに対応するオン用サブスイッチには駆動信号を出力せず、相対的にオン閾値電圧Vthの高いMOSFETを休止させる。このように、相対的にオン閾値電圧Vthの高いMOSFETを休止させることで、上昇したオン閾値電圧Vthの低下を図ることができる。従って、MOSFET1、2のオン閾値電圧Vthの差異を縮小することが可能となる。
In step S150, the
なお、図3のタイミングチャートは、外部の制御装置からの休止指示信号により片側駆動が指示され、MOSFET2のオン閾値電圧VthがMOSFET1のオン閾値電圧Vthよりも所定値以上高い場合の各部の信号波形を示している。この場合、制御回路10は、図3に示すように、駆動信号のオン指令期間の初期はオン用メインスイッチTr1を導通するように制御して、MOSFET1、2を同時にオンさせる。しかし、外部の制御装置から、片側駆動を指示する休止指示信号が入力された時点で、オン用メインスイッチTr1をオフするとともに、相対的にオン閾値電圧Vthの低いMOSFET1に対応するオン用サブスイッチTr2だけに駆動信号を出力する。このとき、相対的にオン閾値電圧Vthの高いMOSFET2に対応するオン用サブスイッチTr3はオフされたままである。
Note that the timing chart of FIG. 3 shows the signal waveforms of each part when single-sided driving is instructed by a pause instruction signal from an external control device and the on-threshold voltage Vth of MOSFET2 is higher than the on-threshold voltage Vth of MOSFET1 by a predetermined value or more. is shown. In this case, the
導通するスイッチが、オン用メインスイッチTr1からオン用サブスイッチTr2へ切り替えられると、図3に示すように、MOSFET1はオン状態を維持するが、MOSFET2はオンからオフに切り替えられる。この際、上述したように、ダイオードD1により、MOSFET1のゲートから、MOSFET2のゲートへ電流が回り込むことを防止することができ、MOSFET1だけをオンさせることができる。また、MOSFET2のゲートの電荷は、抵抗R6を介して放電されるので、MOSFET2をオフさせることができる。
When the ON switch is switched from the ON main switch Tr1 to the ON sub switch Tr2, the
なお、制御回路10は、MOSFET1、2の片側駆動を実施する場合、MOSFET1、2のオン閾値電圧Vthの差異が所定値以下となるまで、相対的にオン閾値電圧の高いMOSFETを休止させる。
When the
一方、ステップS160では、各MOSFET1、2のオン閾値電圧Vthに所定値以上の差異が発生していないので、制御回路10は、駆動信号のオン指令期間に、オン用サブスイッチTr2、Tr3によりMOSFET1、2を個別にオンする場合、オン指令ごとに交互にMOSFET1、2がオンされるように、導通するオン用サブスイッチTr2、Tr3を交互に切り替える。このようにMOSFET1、2を駆動することにより、MOSFET1、2の駆動頻度が均等化され、各MOSFET1、2のオン閾値電圧Vthの差異の発生を抑制することができる。なお、ステップS160におけるMOSFET1、2の駆動方式は、上述した駆動方式に制限されるものではない。例えば、所定の複数回のオン指令毎に、導通するオン用サブスイッチTr2、Tr3を交互に切り替えてもよい。
On the other hand, in step S160, since there is no difference of a predetermined value or more between the on-threshold voltages Vth of the
ステップS170では、駆動信号がオンからオフに変化したかどうかを判定する。この判定処理において、駆動信号がオンからオフに変化していないと判定すると、制御回路10は、ステップS170の処理を繰り返し実行し、駆動信号がオンからオフに変化するまで待機する。一方、駆動信号がオンからオフに変化したと判定すると、次のステップS180に進む。
In step S170, it is determined whether the drive signal has changed from on to off. In this determination process, if it is determined that the drive signal has not changed from on to off, the
ステップS180では、駆動信号のオン指令期間が終了し、駆動信号がHiレベルからLoレベルに切り替わったため、制御回路10は、導通しているオン用メインスイッチTr1またはオン用サブスイッチTr2、Tr3を導通から非導通に切り替えるとともに、オフ用メインスイッチTr4を所定時間の間、非導通から導通へ切り替える。これにより、MOSFET1、2のゲートに蓄積された電荷が速やかに放電され、MOSFET1、2は即座にオフする。
In step S180, the ON command period of the drive signal has ended and the drive signal has switched from the Hi level to the Lo level. to non-conducting, and the main switch Tr4 for OFF is switched from non-conducting to conducting for a predetermined time. As a result, the charges accumulated in the gates of
以上、説明したように、本実施形態のスイッチング素子駆動装置100によれば、並列接続されたMOSFET1、2のオン閾値電圧Vthに所定値以上の差異が発生している場合、MOSFET1,2の片側駆動時に、相対的にオン閾値電圧Vthの低いMOSFETが駆動されるように、オン用サブスイッチTr2、Tr3が制御される。これにより、MOSFET1、2のオン閾値電圧の差異を縮小することが可能となり、MOSFET1、2を同時駆動するときのオンタイミングのずれを抑制することが可能となる。
As described above, according to the switching
(第2実施形態)
図4は、第2実施形態に係るスイッチング素子駆動装置200の回路構成を示している。なお、図4においては、図示の便宜のため、オフ用メインスイッチTr4を含む放電のための回路が省略されている。
(Second embodiment)
FIG. 4 shows the circuit configuration of a switching
上述した第1実施形態では、相対的に低いオン閾値電圧Vthを有するMOSFETが駆動される間、相対的に高いオン閾値電圧Vthを有するMOSFETは駆動が休止される例について説明された。MOSFETの駆動を休止するだけでも、上昇したオン閾値電圧Vthの低下を図ることはできるが、その際に、ゲートに負電圧を印加することで、より素早く上昇したオン閾値電圧Vthを低下させることが可能である。 In the first embodiment described above, the example in which the MOSFET having the relatively high on-threshold voltage Vth is stopped from being driven while the MOSFET having the relatively low on-threshold voltage Vth is being driven has been described. Although it is possible to reduce the increased on-threshold voltage Vth simply by pausing the driving of the MOSFET, it is possible to reduce the on-threshold voltage Vth that has increased more quickly by applying a negative voltage to the gate. is possible.
そこで、第2実施形態に係るスイッチング素子駆動装置200は、図4に示すように、負電圧発生回路28と、負電圧発生回路28から各MOSFET1、2のゲートに達する経路の導通、遮断を切り替える切り替えスイッチとしてのトランジスタTr5、Tr6とを備える。制御回路10は、相対的に高いオン閾値電圧Vthを有するMOSFETの駆動を休止している休止期間の少なくとも一部の期間、対応する切り替えスイッチをオンして、負電圧発生回路28が発生する負電圧をMOSFETのゲートに印加する。
Therefore, the switching
本実施形態において、MOSFET1、2のオン閾値電圧Vthに所定値以上の差異が発生している場合、Vth変動判定回路26が、その差異の大きさを示す信号を制御回路10に出力するように構成してもよい。そして、制御回路10は、MOSFET1、2のオン閾値電圧Vthの差異が大きくなるほど、負電圧発生回路28が発生する負電圧の大きさの絶対値が大きくなるように、および/または負電圧の印加時間が長くなるように、負電圧発生回路28および/または切り替えスイッチを制御してもよい。また、負電圧発生回路28を、各MOSFET1、2に対して個別に設けてもよい。
In this embodiment, when there is a difference of a predetermined value or more between the on-threshold voltages Vth of the
(第3実施形態)
上述した第1実施形態に係るスイッチング素子駆動装置100は、MOSFET1、2を一括して駆動するためのオン用メインスイッチTr1を備えていた。しかしながら、複数のMOSFET1、2は、同時駆動のために、必ずしも同じスイッチによって一括して駆動されなくてもよい。つまり、MOSFET1、2は、それぞれ個別のスイッチ(第1実施形態のオン用サブスイッチTr2、Tr3)によって、同時駆動されたり、片側駆動されたりしてもよい。MOSFET1、2のそれぞれのオン閾値電圧Vthに実質的な差が生じていなければ、個別のスイッチによってMOSFET1、2を同時駆動しても、ほぼ同じタイミングでMOSFET1、2をオンさせることができる。このようなスイッチング素子駆動装置300の構成の一例を、第3実施形態として、図5に示す。
(Third Embodiment)
The switching
図5に示すように、第3実施形態に係るスイッチング素子駆動装置300は、ほぼ、第1実施形態に係るスイッチング素子駆動装置100から、オン用メインスイッチTr1、定電流回路14、ダイオードD1、D2、及びバランス抵抗R1、R2を削除した構成となっている。
As shown in FIG. 5, the switching
第3実施形態に係るスイッチング素子駆動装置300は、例えば、上述した第1実施形態と同様に、駆動信号のオン指令期間の初期に、スイッチTr2、Tr3を導通するように制御して、MOSFET1、2を同時にオンさせる。そして、MOSFET1、2が同時にオンしている間に、外部回路において、MOSFET1,2を介して流れる電流の大きさに基づき、MOSFET1、2の同時駆動を継続するか、一方を休止させるかが判定される。さらに、第1及び第2Vth検出回路22、24も、MOSFET1、2が同時にオンされるときに、それぞれのオン閾値電圧Vthを検出して、Vth変動判定回路26に出力する。Vth変動判定回路26は、第1及び第2Vth検出回路22、24から入力された各MOSFET1、2のオン閾値電圧Vthに基づいて、各MOSFET1、2のオン閾値電圧Vthに所定値以上の差異が発生しているか否かを判定し、その判定結果を示す信号を制御回路10に出力する。
The switching
ただし、第3実施形態におけるMOSFET1、2の駆動方法は、上述した駆動方法に限られない。例えば、MOSFET1、2が、モータのインバータ回路におけるスイッチング素子として用いられる場合など、他のスイッチング素子を介して他の相のコイルに通電される電流の大きさに基づいて、事前にMOSFET1、2を同時駆動するか片側駆動するかを判定してもよい。また、今回のオン指令期間ではなく、前回のオン指令期間においてMOSFET1,2の少なくとも一方に流れる電流の大きさに基づき、今回のオン指令期間の駆動の態様(同時駆動または片側駆動)を判定してもよい。そして、MOSFET1、2を片側駆動すると判定したときには、オン指令期間の最初から、駆動すべきMOSFETに対応するスイッチを導通させればよい。
However, the driving method of the
上記のように、オン指令期間の最初から駆動すべきMOSFETに対応するスイッチを導通させて片側駆動を実行する際、片側駆動が所定期間以上連続して実行される場合には、例えば、所定期間毎に、オン指令期間の初期にMOSFET1、2を同時にオンさせ、その同時オンの間に、各MOSFET1、2のオン閾値電圧Vthを検出するようにしてもよい。つまり、毎回、オン指令期間の初期にオン用メインスイッチTr1によってMOSFET1、2を同時にオンさせるのではなく、例えば、オン指令期間の所定回数毎に、オン指令期間の初期にMOSFET1、2を同時にオンさせて、各MOSFET1、2のオン閾値電圧Vthを検出してもよい。あるいは、モータの停止時などに、モータを駆動しない態様で、各MOSFET1、2のゲートに印加する電圧を上昇させ、電流が流れ始めたときの電圧をオン閾値電圧として検出するようにしてもよい。
As described above, when the switch corresponding to the MOSFET to be driven is turned on from the beginning of the ON command period to execute the one-sided drive, if the one-sided drive is continuously executed for a predetermined period or longer, for example, for a
上述した駆動方法の変形例は、第1および第2実施形態のスイッチング素子駆動装置100に適用することも可能である。
The modification of the driving method described above can also be applied to the switching
(第4実施形態)
上述した第3実施形態に係るスイッチング素子駆動装置300は、個別に設けたスイッチTr2、Tr3によってMOSFET1、2をオンするが、MOSFET1、2をオフするためのスイッチとしては、共通のオフ用メインスイッチTr4を備えていた。しかし、MOSFET1、2をオフするためのスイッチも、MOSFET1、2に対して個別に設けてもよい。このようなスイッチング素子駆動装置400の構成の一例を、第4実施形態として、図6に示す。
(Fourth embodiment)
In the switching
図6に示すように、第4実施形態に係るスイッチング素子駆動装置300は、ほぼ、第3実施形態に係るスイッチング素子駆動装置300のオフ用メインスイッチTr4を個別のスイッチTr5、Tr6に置き換えるとともに、抵抗R5と抵抗R6を廃止した構成となっている。
As shown in FIG. 6, the switching
第4実施形態に係るスイッチング素子駆動装置300では、MOSFET1、2がオンからオフに切り替えられるとき、それぞれのゲートに蓄積された電荷が、対応するスイッチTr5、Tr6を介して放電される。従って、同時駆動から片側駆動に切り替える際にも、対応するスイッチTr5、Tr6をオンさせることで、休止されるMOSFET1、2がオフする速度を早めることができる。
In the switching
さらに、図6に示す構成において、スイッチTr5、Tr6のソース側に負電圧発生回路を接続してもよい。この場合、負電圧発生回路は、MOSFET1、2のオン閾値電圧Vthに実質的な差異が生じていなければ、例えば、接地電位を発生し、MOSFET1、2のオン閾値電圧Vthに実質的な差異が生じている場合、相対的にオン閾値電圧Vthの高いMOSFETに対して負電圧を発生するように構成すればよい。
Furthermore, in the configuration shown in FIG. 6, a negative voltage generating circuit may be connected to the source sides of the switches Tr5 and Tr6. In this case, the negative voltage generation circuit generates, for example, a ground potential if there is no substantial difference between the on-threshold voltages Vth of the
以上、本発明の好ましい実施形態について説明したが、本発明は、上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々、変形して実施することができる。 Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention.
例えば、上述した第1実施形態のスイッチング素子駆動装置100のゲート充電回路では、オン用メインスイッチTr1が導通すると、定電流回路14からの一定電流が、各MOSFETのゲートに繋がる充電側分岐配線に分配されるように構成されていた。しかしながら、ゲート充電回路に印加電圧可変回路を設け、各MOSFETのゲートに繋がる充電側分岐配線に、例えば連続的または段階的に上昇する電圧を印加するようにしてもよい。これにより、各MOSFET1、2のゲートに印加する電圧を制御することができ、各MOSFET1、2のオン閾値電圧の検出を精度よく行うことができる。
For example, in the gate charging circuit of the switching
また、上述した第1実施形態では、スイッチング素子駆動装置100が、並列に接続された2個のMOSFET1、2を駆動する例について説明した。しかしながら、スイッチング素子駆動装置が駆動するMOSFETの数は2個に制限されず、例えば、並列接続された3個以上のMOSFETを駆動するものであってもよい。この場合、並列接続されたMOSFETを介して流れる電流の大きさに応じて、駆動するMOSFETの数を、1、2、3、…と切り替えることができる。その際、一部のMOSFETだけを駆動する場合には、複数のMOSFETの中で最も低いオン閾値電圧に対して、所定値以上高いオン閾値電圧を有するMOSFETがあれば、そのMOSFETを休止させる。所定値以上高いオン閾値電圧を有するMOSFETがない場合には、相対的にオン閾値電圧が高いMOSFETを休止させたり、各MOSFETの駆動頻度が均等化するように休止するMOSFETを定期的に交代させたりすればよい。
Further, in the first embodiment described above, an example in which the switching
1、2:IGBT、10:制御回路、12:電源電位、14、16:定電流回路、20:温度依存型電圧レギュレータ、100~600:IGBT駆動装置、AMP1:差動増幅器、D1~D5:ダイオード、R1~R4:バランス抵抗、Tr1:オン用メインスイッチ、Tr2:オン用サブスイッチ、Tr3:オフ用メインスイッチ、Tr4:オフ用サブスイッチ 1, 2: IGBT, 10: control circuit, 12: power supply potential, 14, 16: constant current circuit, 20: temperature dependent voltage regulator, 100 to 600: IGBT driver, AMP1: differential amplifier, D1 to D5: Diodes, R1 to R4: balance resistors, Tr1: ON main switch, Tr2: ON sub-switch, Tr3: OFF main switch, Tr4: OFF sub-switch
Claims (7)
複数の前記半導体スイッチング素子を駆動する駆動回路(Tr1、Tr2、Tr3)と、
前記半導体スイッチング素子を介して流れる電流の大きさに応じて、複数の前記半導体スイッチング素子の同時駆動と、複数の前記半導体スイッチング素子の一部のみの駆動との一方が実施されるように、前記駆動回路を制御する制御回路(10)と、
複数の前記半導体スイッチング素子のそれぞれのオン閾値電圧を検出する検出回路(22、24)と、を備え
前記制御回路は、前記駆動回路に複数の前記半導体スイッチング素子の一部のみの駆動を実施させる際、前記検出回路により複数の前記半導体スイッチング素子のオン閾値電圧に差異が生じていることが検出されると、相対的にオン閾値電圧の低い前記半導体スイッチング素子を駆動し、相対的にオン閾値電圧の高い前記半導体スイッチング素子を休止させるように、前記駆動回路を制御するスイッチング素子駆動装置。 A switching element driving device for driving a plurality of semiconductor switching elements (1, 2) connected in parallel and formed to have the same ON threshold voltage (Vth) using SiC as a semiconductor material,
a drive circuit (Tr1, Tr2, Tr3) for driving the plurality of semiconductor switching elements;
According to the magnitude of the current flowing through the semiconductor switching elements, one of simultaneous driving of the plurality of semiconductor switching elements and driving of only a portion of the plurality of semiconductor switching elements is performed. a control circuit (10) for controlling the drive circuit;
a detection circuit (22, 24) for detecting an on-threshold voltage of each of the plurality of semiconductor switching elements, wherein the control circuit causes the drive circuit to drive only a portion of the plurality of semiconductor switching elements; When the detection circuit detects that there is a difference in the on-threshold voltages of the plurality of semiconductor switching elements, the semiconductor switching elements having relatively low on-threshold voltages are driven, and the on-threshold voltages are relatively low. A switching element driving device for controlling the driving circuit so as to stop the semiconductor switching element having a high voltage.
前記制御回路は、オン閾値電圧の高い前記半導体スイッチング素子の休止期間の少なくとも一部の期間、オン閾値電圧の高い前記半導体スイッチング素子のゲートに、前記負電圧発生回路が発生する負電圧を印加させる請求項1または2に記載のスイッチング素子駆動装置。 further comprising a negative voltage generating circuit (28) for generating a negative voltage;
The control circuit applies a negative voltage generated by the negative voltage generation circuit to the gate of the semiconductor switching element with a high ON threshold voltage during at least a part of the rest period of the semiconductor switching element with a high ON threshold voltage. 3. The switching element drive device according to claim 1 or 2.
前記制御回路は、複数の前記半導体スイッチング素子のオン閾値電圧の差が大きくなるほど、絶対値として高い負電圧が、オン閾値電圧の高い前記半導体スイッチング素子のゲートに印加されるように、前記負電圧発生回路が発生する負電圧を高くする請求項3に記載のスイッチング素子駆動装置。 The negative voltage generation circuit is capable of varying the generated negative voltage,
The control circuit adjusts the negative voltage such that the larger the difference between the on-threshold voltages of the plurality of semiconductor switching elements, the higher the negative voltage as an absolute value is applied to the gate of the semiconductor switching element having a higher on-threshold voltage. 4. A switching element driving device according to claim 3, wherein the negative voltage generated by the generating circuit is increased.
複数の前記半導体スイッチング素子を一括して駆動する主駆動回路(Tr1)と、
複数の前記半導体スイッチング素子を個別に駆動する副駆動回路(Tr2、Tr3)と、を含み、
前記制御回路は、前記主駆動回路を用いて複数の前記半導体スイッチング素子を同時駆動させ、前記副駆動回路を用いて複数の前記半導体スイッチング素子の一部のみを駆動させる請求項1乃至4のいずれかに記載のスイッチング素子駆動装置。 The drive circuit is
a main drive circuit (Tr1) for collectively driving the plurality of semiconductor switching elements;
A sub-drive circuit (Tr2, Tr3) for individually driving the plurality of semiconductor switching elements,
5. The control circuit according to any one of claims 1 to 4, wherein the main drive circuit is used to simultaneously drive the plurality of semiconductor switching elements, and the sub drive circuit is used to drive only a portion of the plurality of semiconductor switching elements. The switching element driving device according to 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019167902A JP7188331B2 (en) | 2019-09-16 | 2019-09-16 | Switching device driver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019167902A JP7188331B2 (en) | 2019-09-16 | 2019-09-16 | Switching device driver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021048655A JP2021048655A (en) | 2021-03-25 |
JP7188331B2 true JP7188331B2 (en) | 2022-12-13 |
Family
ID=74876736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019167902A Active JP7188331B2 (en) | 2019-09-16 | 2019-09-16 | Switching device driver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7188331B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007259655A (en) | 2006-03-24 | 2007-10-04 | Tokyo Electric Power Co Inc:The | Control device for power converter |
JP2016146717A (en) | 2015-02-09 | 2016-08-12 | トヨタ自動車株式会社 | Switching circuit and semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4069022B2 (en) * | 2003-06-12 | 2008-03-26 | 三菱電機株式会社 | Power semiconductor device |
-
2019
- 2019-09-16 JP JP2019167902A patent/JP7188331B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007259655A (en) | 2006-03-24 | 2007-10-04 | Tokyo Electric Power Co Inc:The | Control device for power converter |
JP2016146717A (en) | 2015-02-09 | 2016-08-12 | トヨタ自動車株式会社 | Switching circuit and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2021048655A (en) | 2021-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
JP5616980B2 (en) | Driving device for semiconductor switch element | |
US20050017788A1 (en) | Semiconductor apparatus | |
JP6319276B2 (en) | Switching circuit | |
JP7268507B2 (en) | Gate drive and power converter | |
JPWO2009044602A1 (en) | Gate drive circuit | |
US20100013542A1 (en) | Driving transistor control circuit | |
TWI656734B (en) | Circuit for controlling the rate of change of the high side switching element | |
JP3052792B2 (en) | Inverter device | |
JP2013162568A (en) | Motor drive control system | |
JP4161737B2 (en) | Method and apparatus for driving semiconductor device | |
WO2018230196A1 (en) | Drive device and power conversion device | |
JP7188331B2 (en) | Switching device driver | |
JP5447575B2 (en) | Drive device | |
JP6819525B2 (en) | Power conversion circuit | |
JP2020061857A (en) | Switch drive circuit | |
JP6163981B2 (en) | Drive device and power conversion system | |
US10892741B2 (en) | Power device driving apparatus | |
CN111082791A (en) | Multi-output gate driver system and method of operating the same | |
US10666052B2 (en) | Transistor driver and gate controller | |
JP7210912B2 (en) | Switching device driver | |
JP2017532945A (en) | Adaptive controller for voltage converter | |
JP2018207276A (en) | Gate drive circuit | |
JP5313796B2 (en) | Power semiconductor drive circuit and drive method | |
US20210126449A1 (en) | Electronic circuit and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211217 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221031 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221114 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7188331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |