JP7185587B2 - 制御方法および制御装置 - Google Patents
制御方法および制御装置 Download PDFInfo
- Publication number
- JP7185587B2 JP7185587B2 JP2019076171A JP2019076171A JP7185587B2 JP 7185587 B2 JP7185587 B2 JP 7185587B2 JP 2019076171 A JP2019076171 A JP 2019076171A JP 2019076171 A JP2019076171 A JP 2019076171A JP 7185587 B2 JP7185587 B2 JP 7185587B2
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- unit
- diagnosis
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Computing Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Description
動時に、再構成可能なFPGAに、起動制御部を構成し、起動制御部は、FPGAに、診
断部を構成し、診断部は、記憶部の診断対象アドレスを設定する第一の診断領域レジスタと第二の診断領域レジスタと、を有し、第一の診断領域レジスタと第二の診断領域レジスタとから優先領域を判定する優先領域判定部から判定結果を出力し、優先領域判定部から出力された判定結果に基づいて、診断データ生成部にて診断データを生成し、記憶部へライトする診断ライトデータを診断ライトバッファに格納し、記記憶部からリードした診断リードデータを診断リードバッファに格納し、診断ライトデータと診断リードデータとを比較部にて比較し、診断部が前記記憶部の診断を実行することを特徴とする。
超えていない場合(NO)は、メモリ診断が終了していないと判定し、ステップS09に遷移する。超えている場合(YES)は、メモリ診断が終了していると判定し、ステップS11に遷移する。
図13は、実施例4に係る並列診断部17を説明するブロック図である。
図15は、本実施例に係る制御装置をプラントP2に適用した場合を説明する説明図である。
HMI107とコンピュータ108とが、情報ネットワーク125を介して、監視サーバ109と接続する点が相違する。そして、監視サーバ109が、プラントP2の状態を監視し、異常時や緊急時に指令を発する。
Claims (5)
- 記憶部と、再構成可能なフィールドプログラマブルゲートアレイと、を有し、前記フィールドプログラマブルゲートアレイは、起動時に起動制御部を構成し、前記起動制御部は、前記フィールドプログラマブルゲートアレイに、診断部を構成し、
前記診断部は、前記記憶部の診断対象アドレスを設定する第一の診断領域レジスタと第二の診断領域レジスタと、前記第一の診断領域レジスタと前記第二の診断領域レジスタとから優先領域を判定し、その判定結果を出力する優先領域判定部と、を有し、
前記診断部は、前記優先領域判定部から出力された前記判定結果に基づいて、診断データを生成する診断データ生成部と、前記記憶部へライトする診断ライトデータを格納する診断ライトバッファと、前記記憶部からリードした診断リードデータを格納する診断リードバッファと、前記診断ライトデータと前記診断リードデータとを比較する比較部と、を有し、
前記診断部が前記記憶部の診断を実行することを特徴とする制御装置。 - 前記起動制御部は、前記診断部を生成するためのビットストリームデータを格納するデータバッファと、前記ビットストリームデータの出力を制御する出力制御部と、を有することを特徴とする請求項1に記載する制御装置。
- 前記記憶部は、デュアルポートメモリであり、前記起動制御部は、診断転送部を構成し、前記診断転送部は、前記記憶部の診断を実行することを特徴とする請求項1に記載する制御装置。
- 前記記憶部は、複数の記憶部であり、前記起動制御部は、並列診断部を構成し、前記並列診断部は、前記複数の記憶部の診断を実行することを特徴とする請求項1に記載する制御装置。
- 記憶部の診断を実行する制御方法であって、
起動時に、再構成可能なフィールドプログラマブルゲートアレイに、起動制御部を構成し、前記起動制御部は、前記フィールドプログラマブルゲートアレイに、診断部を構成し、
前記診断部は、前記記憶部の診断対象アドレスを設定する第一の診断領域レジスタと第二の診断領域レジスタと、を有し、
前記第一の診断領域レジスタと前記第二の診断領域レジスタとから優先領域を判定する優先領域判定部から判定結果を出力し、
前記優先領域判定部から出力された前記判定結果に基づいて、診断データ生成部にて診断データを生成し、
前記記憶部へライトする診断ライトデータを診断ライトバッファに格納し、
前記記憶部からリードした診断リードデータを診断リードバッファに格納し、
前記診断ライトデータと前記診断リードデータとを比較部にて比較し、
前記診断部が前記記憶部の診断を実行することを特徴とする制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019076171A JP7185587B2 (ja) | 2019-04-12 | 2019-04-12 | 制御方法および制御装置 |
PCT/JP2020/004129 WO2020208915A1 (ja) | 2019-04-12 | 2020-02-04 | 制御方法および制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019076171A JP7185587B2 (ja) | 2019-04-12 | 2019-04-12 | 制御方法および制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020173692A JP2020173692A (ja) | 2020-10-22 |
JP7185587B2 true JP7185587B2 (ja) | 2022-12-07 |
Family
ID=72751969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019076171A Active JP7185587B2 (ja) | 2019-04-12 | 2019-04-12 | 制御方法および制御装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7185587B2 (ja) |
WO (1) | WO2020208915A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006209623A (ja) | 2005-01-31 | 2006-08-10 | Denso Corp | マイクロコンピュータ |
JP2008097246A (ja) | 2006-10-11 | 2008-04-24 | Fuji Xerox Co Ltd | 情報処理装置、情報処理装置の動作方法およびプログラム |
JP2016181106A (ja) | 2015-03-24 | 2016-10-13 | 富士通株式会社 | 情報処理装置、およびプログラム |
JP2017512350A (ja) | 2014-03-08 | 2017-05-18 | ディアマンティ インコーポレイテッド | 集中型ネットワーキング及びストレージのための方法及びシステム |
-
2019
- 2019-04-12 JP JP2019076171A patent/JP7185587B2/ja active Active
-
2020
- 2020-02-04 WO PCT/JP2020/004129 patent/WO2020208915A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006209623A (ja) | 2005-01-31 | 2006-08-10 | Denso Corp | マイクロコンピュータ |
JP2008097246A (ja) | 2006-10-11 | 2008-04-24 | Fuji Xerox Co Ltd | 情報処理装置、情報処理装置の動作方法およびプログラム |
JP2017512350A (ja) | 2014-03-08 | 2017-05-18 | ディアマンティ インコーポレイテッド | 集中型ネットワーキング及びストレージのための方法及びシステム |
JP2016181106A (ja) | 2015-03-24 | 2016-10-13 | 富士通株式会社 | 情報処理装置、およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2020173692A (ja) | 2020-10-22 |
WO2020208915A1 (ja) | 2020-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1980943B1 (en) | System monitor device control method, program, and computer system | |
US8417774B2 (en) | Apparatus, system, and method for a reconfigurable baseboard management controller | |
JP2008140198A (ja) | フェイルオーバ方法、およびその計算機システム。 | |
JP6282482B2 (ja) | プログラマブル回路装置、コンフィギュレーション情報修復方法 | |
CN111949320B (zh) | 提供系统数据的方法、系统及服务器 | |
JP5158187B2 (ja) | ストレージ装置、ストレージ制御装置およびストレージ制御方法 | |
US20080195836A1 (en) | Method or Apparatus for Storing Data in a Computer System | |
WO2019121516A1 (en) | Seamless and safe upgrade of software intensive systems during operation | |
CN116450244A (zh) | 芯片启动方法、装置、计算机设备和存储介质 | |
CN111124749A (zh) | 紧耦合高性能计算机系统bmc系统自动修复方法及修复系统 | |
JP7185587B2 (ja) | 制御方法および制御装置 | |
WO2024098907A1 (zh) | 固态硬盘访问控制方法、装置、计算机设备和存储介质 | |
US20050149802A1 (en) | Multi nodal computer system and method for handling check stops in the multi nodal computer system | |
JP2014138382A (ja) | 信号処理装置およびプログラマブルロジックデバイスの構成方法 | |
US20200348944A1 (en) | Acceleration Module Supporting Controlled Configuration of a Programmable Logic Device | |
WO2018179739A1 (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP6627366B2 (ja) | 情報処理システム、情報処理方法およびプログラム | |
JP2012003518A (ja) | 制御装置、制御方法およびストレージシステム | |
JP4165423B2 (ja) | コアi/oカードを実装したシステムボード | |
JP4853620B2 (ja) | マルチプロセッサシステムと初期立ち上げ方法およびプログラム | |
US9195554B2 (en) | Information processing apparatus and maintenance method of an information processing apparatus | |
JP2017118450A (ja) | データ処理装置、その制御方法、及びプログラム | |
TWI244031B (en) | Booting switch method for computer system having multiple processors | |
JP6589495B2 (ja) | ストレージ制御装置、ストレージ制御方法及びそのためのプログラム | |
US20150015987A1 (en) | Prioritized Spin-Up of Drives |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7185587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |