JP7177714B2 - power supply - Google Patents
power supply Download PDFInfo
- Publication number
- JP7177714B2 JP7177714B2 JP2019011908A JP2019011908A JP7177714B2 JP 7177714 B2 JP7177714 B2 JP 7177714B2 JP 2019011908 A JP2019011908 A JP 2019011908A JP 2019011908 A JP2019011908 A JP 2019011908A JP 7177714 B2 JP7177714 B2 JP 7177714B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- soft
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、電源装置に関する。 The present invention relates to a power supply device.
入力電圧が加わる端子と出力電圧が加わる端子との間に設けられた出力トランジスタを有し、出力電圧に応じた帰還電圧及び所定の基準電圧に基づいて出力トランジスタを制御する電源装置が一般的に知られており、このような電源装置では、起動時において過大な突入電流の発生や出力電圧のオーバーシュートを低減すべく、ソフトスタート動作が行われることが多い(下記特許文献1参照)。
Generally, a power supply device has an output transistor provided between a terminal to which an input voltage is applied and a terminal to which an output voltage is applied, and controls the output transistor based on a feedback voltage corresponding to the output voltage and a predetermined reference voltage. It is well known that such a power supply device often performs a soft-start operation in order to reduce excessive inrush current and output voltage overshoot at startup (see
電源ICを用いて電源装置を構成する場合には、ソフトスタート時間を設定するための外付けコンデンサの接続用端子が電源ICに設けられることもある。この際、外付けコンデンサが非接続とされる場合であっても最小限のソフトスタート時間を確保すべく、内蔵コンデンサが電源ICに設けられることもある。 When a power supply device is configured using a power supply IC, the power supply IC may be provided with terminals for connecting an external capacitor for setting the soft start time. In this case, a built-in capacitor may be provided in the power supply IC in order to secure a minimum soft start time even when the external capacitor is not connected.
より具体的には、或る種の電源装置は、当該電源装置の起動時において、徐々に上昇するソフトスタート電圧を用いて出力電圧を徐々に上昇させるソフトスタート動作を実行するソフトスタート回路を有していて、ソフトスタート回路は、当該電源装置の起動時において、静電容量値が固定された第1容量(内蔵コンデンサに相当)及び静電容量値が可変の第2容量(外付けコンデンサに相当)を個別に充電用定電流にて充電し、第1容量の端子電圧及び第2容量の端子電圧の内、低い方の端子電圧をソフトスタート電圧として用いてソフトスタート動作を実行する。そうすると、第1容量よりも大きな静電容量値を有する第2容量を設けるようにすれば、第2容量の静電容量値の調整を通じてソフトスタート動作での出力電圧の上昇の傾きを調整することができる。 More specifically, some power supplies have a soft-start circuit that performs a soft-start operation to gradually increase the output voltage using a gradually increasing soft-start voltage when the power supply is started. When the power supply is started, the soft-start circuit has a first capacitor with a fixed capacitance value (equivalent to an internal capacitor) and a second capacitor with a variable capacitance value (equivalent to an external capacitor). equivalent) are individually charged with a constant charging current, and the soft start operation is performed using the lower terminal voltage of the terminal voltage of the first capacitor and the terminal voltage of the second capacitor as the soft start voltage. Then, by providing a second capacitor having a capacitance value larger than that of the first capacitor, it is possible to adjust the slope of the increase in the output voltage during the soft start operation through adjustment of the capacitance value of the second capacitor. can be done.
ソフトスタート動作の終了後、第1又は第2容量の端子電圧を用いて所定動作を行うといったことが考えられるが、この際、何れの容量を用いて所定動作を行うべきかが重要となることもある。尚、所定動作の例として、ソフトストップ動作やヒカップ型保護でのクールダウン動作が考えられるが、それらの動作に関連して、何れの容量を用いるべきであるかの詳細な説明は後述される。 After the soft start operation is completed, it is conceivable to perform a predetermined operation using the terminal voltage of the first or second capacitor. In this case, it is important which capacitor should be used to perform the predetermined operation. There is also Examples of the predetermined operation include a soft stop operation and a cool-down operation with hiccup-type protection, and a detailed explanation of which capacitor should be used in relation to these operations will be given later. .
また、ヒカップ型保護でのクールダウン動作が所定動作として行われ得る電源装置において、如何に有効に装置を保護するかが肝要であり、この際、第1容量及び第2容量を用いた所定動作(クールダウン動作)の適正化が重要である。 In addition, in a power supply device in which a cool-down operation with hiccup type protection can be performed as a predetermined operation, it is important to effectively protect the device. Optimization of (cool-down operation) is important.
本発明は、ソフトスタート動作の終了後に実行可能な、容量を用いた所定動作の適正化に寄与する電源装置を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a power supply device that contributes to optimization of a predetermined operation using a capacitor that can be executed after a soft start operation is completed.
本発明に係る第1の電源装置は、入力電圧から出力電圧を生成するための出力トランジスタと、前記出力電圧に応じた帰還電圧と所定の基準電圧とに基づいて前記出力トランジスタを制御する制御回路と、当該電源装置の起動時において、徐々に上昇するソフトスタート電圧を用いて前記出力電圧を徐々に上昇させるソフトスタート動作を実行するソフトスタート回路と、を備えた電源装置であって、前記ソフトスタート回路は、当該電源装置の起動時において、静電容量値が固定された第1容量及び静電容量値が可変の第2容量を個別に充電用定電流にて充電し、前記第1容量の端子電圧及び前記第2容量の端子電圧の内、低い方の端子電圧を前記ソフトスタート電圧として用いて前記ソフトスタート動作を実行し、当該電源装置は、前記ソフトスタート動作の終了後、所定条件が成立した際に、前記第1容量の端子電圧及び前記第2容量の端子電圧の何れか一方を用いて所定動作を実行する特定回路と、前記ソフトスタート動作における前記低い方の端子電圧に対応した容量を対象容量に設定する対象容量設定回路と、を更に備え、前記特定回路は、前記第1容量及び前記第2容量の内、前記対象容量に設定された容量の端子電圧を用いて前記所定動作を実行することを特徴とする。 A first power supply device according to the present invention comprises an output transistor for generating an output voltage from an input voltage, and a control circuit for controlling the output transistor based on a feedback voltage corresponding to the output voltage and a predetermined reference voltage. and a soft-start circuit for executing a soft-start operation of gradually increasing the output voltage using a gradually increasing soft-start voltage at the time of starting the power supply, wherein the soft The start circuit separately charges a first capacitor having a fixed capacitance value and a second capacitor having a variable capacitance value with a constant charging current at the time of starting the power supply device. and the terminal voltage of the second capacitor, the lower one of the terminal voltage is used as the soft start voltage to execute the soft start operation, and the power supply device performs the soft start operation after the end of the soft start operation under a predetermined condition is established, a specific circuit that performs a predetermined operation using either one of the terminal voltage of the first capacitor and the terminal voltage of the second capacitor, and corresponding to the lower terminal voltage in the soft start operation a target capacitance setting circuit for setting the target capacitance to the target capacitance, wherein the specific circuit uses the terminal voltage of the capacitance set as the target capacitance, out of the first capacitance and the second capacitance, and the It is characterized by executing a predetermined operation.
具体的には例えば、前記第1の電源装置において、前記所定動作は、当該電源装置の動作停止を指示する停止指示信号を受けたときに実行される、徐々に下降するソフトストップ電圧を用いて前記出力電圧を徐々に下降させるソフトストップ動作を含み、前記特定回路は、前記ソフトストップ動作を実行するソフトストップ回路を含み、前記ソフトストップ回路は、前記ソフトストップ動作において、前記ソフトスタート動作により蓄積された前記対象容量の蓄積電荷を放電用定電流にて放電させてゆき、その放電の過程における前記対象容量の端子電圧を前記ソフトストップ電圧として用いると良い。 Specifically, for example, in the first power supply device, the predetermined operation is performed using a gradually falling soft stop voltage when receiving a stop instruction signal instructing to stop the operation of the power supply device. a soft-stop operation for gradually decreasing the output voltage, the specific circuit including a soft-stop circuit for executing the soft-stop operation, and the soft-stop circuit being accumulated by the soft-start operation in the soft-stop operation; It is preferable to discharge the accumulated electric charge of the target capacity with a constant discharge current, and use the terminal voltage of the target capacity in the process of discharging as the soft stop voltage.
この際例えば、前記第1の電源装置において、前記ソフトストップ回路は、前記ソフトストップ動作において、前記第1容量及び前記第2容量の内、前記対象容量に設定された容量のみを前記放電用定電流にて放電させると良い。 At this time, for example, in the first power supply device, the soft stop circuit reduces only the capacity set as the target capacity, out of the first capacity and the second capacity, to the discharge constant in the soft stop operation. It is better to discharge with electric current.
或いは例えば、前記第1の電源装置において、前記ソフトストップ回路は、前記ソフトストップ動作において、前記第1容量及び前記第2容量の双方の蓄積電荷を前記放電用定電流にて個別に放電させるが、前記第1容量及び前記第2容量の内、前記対象容量に設定された容量とは異なる非対象容量の端子電圧に関係なく、その放電の過程における前記対象容量の端子電圧を前記ソフトストップ電圧として用いても良い。 Alternatively, for example, in the first power supply device, the soft stop circuit discharges the accumulated charges of both the first capacitor and the second capacitor individually with the discharge constant current in the soft stop operation. , regardless of the terminal voltage of the non-objective capacity different from the capacity set as the object capacity, among the first capacity and the second capacity, the terminal voltage of the target capacity in the process of discharging is equal to the soft stop voltage. You can use it as
また具体的には例えば、前記第1の電源装置において、前記制御回路は、前記ソフトストップ動作が実行されているときには、前記帰還電圧と前記ソフトストップ電圧とに基づいて前記出力トランジスタを制御し、前記ソフトスタート動作の終了後、前記ソフトストップ動作が実行されていないときには、前記帰還電圧と前記基準電圧とに基づいて前記出力トランジスタを制御すると良い。 Specifically, for example, in the first power supply device, the control circuit controls the output transistor based on the feedback voltage and the soft stop voltage when the soft stop operation is being performed, After the soft start operation is completed, the output transistor may be controlled based on the feedback voltage and the reference voltage when the soft stop operation is not being performed.
また例えば、前記第1の電源装置において、所定の異常の有無を検出するための異常検出回路が更に設けられていても良く、当該電源装置の起動の際に実行された前記ソフトスタート動作の終了後において、前記異常が検出されたとき、前記出力トランジスタがオフに維持されるクールダウン動作が実行され、その後に再度の前記ソフトスタート動作を伴って当該電源装置が再起動され、前記所定動作は、前記クールダウン動作を含み、前記特定回路は、前記クールダウン動作を実行するクールダウン回路を含み、前記クールダウン回路は、前記第1容量に並列接続された第1並列スイッチ、及び、前記第2容量に並列接続された第2並列スイッチを有し、前記クールダウン動作において、単位動作を1回以上の所定回数だけ繰り返し実行し、各単位動作は、前記第1並列スイッチ及び前記第2並列スイッチの内、前記対象容量に並列接続された並列スイッチをオンとすることで前記対象容量の端子電圧が所定の放電完了電圧より低くなるまで前記対象容量の蓄積電荷を放電する放電動作と、該放電動作を経て前記対象容量に並列接続された並列スイッチをオフとしつつ前記対象容量の端子電圧が所定の充電完了電圧より高くなるまで前記対象容量を前記充電用定電流にて充電する充電動作と、から成ると良い。 Further, for example, the first power supply device may further include an abnormality detection circuit for detecting the presence or absence of a predetermined abnormality. Later, when the abnormality is detected, a cool-down operation is performed to keep the output transistor off, and then the power supply device is restarted with the soft-start operation again, and the predetermined operation is , the specific circuit includes a cool-down circuit for performing the cool-down operation, the cool-down circuit includes a first parallel switch connected in parallel to the first capacitor, and the first a second parallel switch connected in parallel to two capacitors, wherein in the cool-down operation, a unit operation is repeatedly performed a predetermined number of times, and each unit operation is performed by the first parallel switch and the second parallel switch; a discharge operation of discharging the charge accumulated in the target capacitor until a terminal voltage of the target capacitor becomes lower than a predetermined discharge completion voltage by turning on a parallel switch among the switches, which is connected in parallel to the target capacitor; a charging operation of charging the target capacity with the constant current for charging until a terminal voltage of the target capacity becomes higher than a predetermined charge completion voltage while turning off a parallel switch connected in parallel to the target capacity through a discharging operation; , preferably consisting of
この際例えば、前記第1の電源装置において、前記クールダウン回路は、前記クールダウン動作中の前記放電動作及び前記充電動作において、前記第1容量及び前記第2容量の内、前記対象容量に設定された容量のみを放電及び充電させると良い。 At this time, for example, in the first power supply device, the cool-down circuit is set to the target capacity of the first capacity and the second capacity in the discharging operation and the charging operation during the cool-down operation. It is better to discharge and charge only the charged capacity.
或いは例えば、前記第1の電源装置において、前記クールダウン回路は、前記クールダウン動作中の前記放電動作において、前記第1並列スイッチ及び前記第2並列スイッチの双方をオンとするが、前記第1容量及び前記第2容量の内、前記対象容量に設定された容量とは異なる非対象容量の端子電圧に関係なく、前記対象容量の端子電圧が前記放電完了電圧より低くなるまで前記対象容量の蓄積電荷を放電しても良い。 Alternatively, for example, in the first power supply device, the cool-down circuit turns on both the first parallel switch and the second parallel switch in the discharge operation during the cool-down operation, but the first parallel switch is turned on. The target capacity is accumulated until the terminal voltage of the target capacity becomes lower than the discharge completion voltage regardless of the terminal voltage of the non-target capacity, which is different from the capacity set as the target capacity, among the capacity and the second capacity. Electric charges may be discharged.
また具体的には例えば、前記第1の電源装置において、前記異常検出回路は、当該電源装置の起動の際に実行された前記ソフトスタート動作の終了後において、前記帰還電圧が所定の保護判定電圧より低い状態が所定時間継続しているとき、前記異常があると検出しても良い。 Further, specifically, for example, in the first power supply device, the abnormality detection circuit causes the feedback voltage to fall to a predetermined protection determination voltage after the soft start operation executed at the time of starting the power supply device ends. The abnormality may be detected when the lower state continues for a predetermined period of time.
また例えば、前記第1の電源装置において、前記制御回路は、前記ソフトスタート動作が実行されているときには、前記帰還電圧と前記ソフトスタート電圧とに基づいて前記出力トランジスタを制御すると良い。 Further, for example, in the first power supply device, the control circuit preferably controls the output transistor based on the feedback voltage and the soft start voltage when the soft start operation is being performed.
この際例えば、前記第1の電源装置において、前記対象容量設定回路は、前記充電用定電流による充電の過程で、前記第1容量の端子電圧及び前記第2容量の端子電圧の内、前記低い方の端子電圧を所定のソフトスタート完了判定電圧と比較し、前記低い方の端子電圧が前記ソフトスタート完了判定電圧より高くなったときの前記第1容量の端子電圧及び前記第2容量の端子電圧の比較結果から前記対象容量を設定すると良い。 At this time, for example, in the first power supply device, the target capacity setting circuit selects the lower of the terminal voltage of the first capacity and the terminal voltage of the second capacity in the process of charging with the charging constant current. one terminal voltage is compared with a predetermined soft-start completion determination voltage, and the terminal voltage of the first capacitor and the terminal voltage of the second capacitor when the lower terminal voltage becomes higher than the soft-start completion determination voltage. It is preferable to set the target capacity based on the comparison result.
本発明に係る第2の電源装置は、入力電圧から出力電圧を生成するための出力トランジスタと、前記出力電圧に応じた帰還電圧と所定の基準電圧とに基づいて前記出力トランジスタを制御する制御回路と、当該電源装置の起動時において、徐々に上昇するソフトスタート電圧を用いて前記出力電圧を徐々に上昇させるソフトスタート動作を実行するソフトスタート回路と、所定の異常の有無を検出するための異常検出回路と、前記異常が検出されたとき、前記出力トランジスタをオフに維持するクールダウン動作を実行するクールダウン回路と、を備え、前記ソフトスタート回路は、当該電源装置の起動時において、静電容量値が固定された第1容量及び静電容量値が可変の第2容量を個別に充電用定電流にて充電し、前記第1容量の端子電圧及び前記第2容量の端子電圧の内、低い方の端子電圧を前記ソフトスタート電圧として用いて前記ソフトスタート動作を実行し、当該電源装置の起動後において、前記異常が検出されたとき、前記クールダウン動作を経た後に再度の前記ソフトスタート動作を伴って当該電源装置が再起動され、前記クールダウン回路は、前記第1容量に並列接続された第1並列スイッチ、及び、前記第2容量に並列接続された第2並列スイッチを有し、前記クールダウン動作において、単位動作を1回以上の所定回数だけ繰り返し実行し、各単位動作は、前記第1並列スイッチ及び前記第2並列スイッチの夫々をオンとすることにより前記第1容量の端子電圧及び前記第2容量の端子電圧の双方が所定の放電完了電圧より低くなるまで前記第1容量及び前記第2容量の蓄積電荷を放電する放電動作と、該放電動作を経て前記第1並列スイッチ及び前記第2並列スイッチの夫々をオフとしつつ前記第1容量の端子電圧及び前記第2容量の端子電圧の双方が所定の充電完了電圧より高くなるまで前記第1容量及び前記第2容量の夫々を前記充電用定電流にて充電する充電動作と、から成ることを特徴とする。 A second power supply device according to the present invention comprises an output transistor for generating an output voltage from an input voltage, and a control circuit for controlling the output transistor based on a feedback voltage corresponding to the output voltage and a predetermined reference voltage. and a soft-start circuit for executing a soft-start operation to gradually increase the output voltage using a gradually increasing soft-start voltage at the time of starting the power supply device, and an abnormality for detecting the presence or absence of a predetermined abnormality. a detection circuit; and a cool-down circuit that performs a cool-down operation to keep the output transistor off when the abnormality is detected, wherein the soft-start circuit prevents electrostatic A first capacitor having a fixed capacitance value and a second capacitor having a variable capacitance value are individually charged with a constant charging current, and the terminal voltage of the first capacitor and the terminal voltage of the second capacitor are: The soft-start operation is performed using the lower terminal voltage as the soft-start voltage, and when the abnormality is detected after starting the power supply device, the soft-start operation is performed again after the cool-down operation. wherein the power supply is restarted with the cool-down circuit having a first parallel switch connected in parallel with the first capacitor and a second parallel switch connected in parallel with the second capacitor; In the cool-down operation, a unit operation is repeatedly performed a predetermined number of times, one or more times, and each unit operation turns on the first parallel switch and the second parallel switch, thereby turning on the terminal of the first capacitor. a discharge operation for discharging the charges accumulated in the first capacitor and the second capacitor until both the voltage and the terminal voltage of the second capacitor become lower than a predetermined discharge completion voltage; and the first parallel switch after the discharge operation. and while turning off each of the second parallel switches, each of the first capacitor and the second capacitor is operated until both the terminal voltage of the first capacitor and the terminal voltage of the second capacitor become higher than a predetermined charging completion voltage. and a charging operation of charging with the constant current for charging.
具体的には例えば、前記第2の電源装置において、前記異常検出回路は、当該電源装置の起動の際に実行された前記ソフトスタート動作の終了後において、前記帰還電圧が所定の保護判定電圧より低い状態が所定時間継続しているとき、前記異常があると検出しても良い。 Specifically, for example, in the second power supply device, the abnormality detection circuit detects that the feedback voltage is lower than a predetermined protection judgment voltage after the soft start operation executed at the time of starting the power supply device ends. The abnormality may be detected when the low state continues for a predetermined time.
また例えば、前記第2の電源装置において、前記制御回路は、前記ソフトスタート動作が実行されているときには、前記帰還電圧と前記ソフトスタート電圧とに基づいて前記出力トランジスタを制御すると良い。 Further, for example, in the second power supply device, the control circuit preferably controls the output transistor based on the feedback voltage and the soft start voltage when the soft start operation is being performed.
また例えば、上記第1又は第2の電源装置は、半導体による集積回路を筐体に封入して形成された電源ICを用いて構成され、前記電源ICは、外付けコンデンサを接続可能な外部端子を備え、前記第1容量は、前記電源ICに内蔵されたコンデンサにより形成され、前記外部端子に前記外付けコンデンサが接続されているとき、前記外付けコンデンサにより前記第2容量が形成されて、前記外付けコンデンサの静電容量値の調整を通じて前記ソフトスタート動作での前記出力電圧の上昇の傾きが調整可能とされると良い。 Further, for example, the first or second power supply device is configured using a power supply IC formed by enclosing a semiconductor integrated circuit in a housing, and the power supply IC has an external terminal to which an external capacitor can be connected. wherein the first capacitor is formed by a capacitor built into the power supply IC, and when the external capacitor is connected to the external terminal, the second capacitor is formed by the external capacitor, It is preferable that the inclination of the rise of the output voltage in the soft start operation can be adjusted by adjusting the capacitance value of the external capacitor.
本発明によれば、ソフトスタート動作の終了後に実行可能な、容量を用いた所定動作の適正化に寄与する電源装置を提供することが可能となる。 According to the present invention, it is possible to provide a power supply device that contributes to optimization of a predetermined operation using a capacitor that can be executed after the soft start operation ends.
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量又は部材等の名称を省略又は略記することがある。例えば、後述の“100”によって参照されるスイッチング電源ICは、スイッチング電源IC100と表記されることもあるし、電源IC100又はIC100と略記されることもあるが、それらは全て同じものを指す。 Hereinafter, examples of embodiments of the present invention will be specifically described with reference to the drawings. In each figure referred to, the same parts are denoted by the same reference numerals, and redundant descriptions of the same parts are omitted in principle. In this specification, for simplification of description, by describing symbols or codes that refer to information, signals, physical quantities, or members, etc., the names of information, signals, physical quantities, or members, etc. corresponding to the symbols or codes are It may be omitted or abbreviated. For example, a switching power supply IC referred to by "100" to be described later may be referred to as switching power supply IC100, or may be abbreviated as power supply IC100 or IC100, all of which refer to the same thing.
図1は、本発明の実施形態に係るスイッチング電源装置AAの全体構成図である。図1のスイッチング電源装置AAは、スイッチング電源IC100と、スイッチング電源IC100に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、コンデンサC1~C3、コンデンサCEXT、抵抗R1、R2及びインダクタL1が含まれる。スイッチング電源装置AAは、所望の入力電圧Vinから所望の出力電圧Voutを生成する降圧型のスイッチング電源装置として構成されている。入力電圧Vin及び出力電圧Voutは正の直流電圧であり、出力電圧Voutは入力電圧Vinよりも低い。スイッチング電源装置AAの出力端子OUTに出力電圧Voutが現れる。ここでは、入力電圧Vinが12Vであるとする。抵抗R1及びR2の抵抗値を調整することで12V未満の所望の正の電圧値(例えば1Vや5V)を出力電圧Voutに持たせることができる。
FIG. 1 is an overall configuration diagram of a switching power supply AA according to an embodiment of the present invention. The switching power supply device AA of FIG. 1 includes a switching
スイッチング電源IC100は、図2に示すような、半導体集積回路を、樹脂にて構成された筐体(パッケージ)内に封入することで形成された電子部品である。IC100の筐体に複数の外部端子が露出して設けられており、その複数の外部端子には、図1に示されるイネーブル端子EN、端子SS、帰還端子FB、ブートストラップ端子BOOT、入力端子VIN、スイッチ端子SW及びグランド端子GNDが含まれる。これら以外の端子も、上記複数の外部端子に含まれうる。尚、図2に示されるIC100の外部端子の数は例示に過ぎない。
The switching
まず、スイッチング電源IC100の外部構成について説明する。IC100の外部より入力電圧Vinが入力端子VINに供給され、また、入力端子VINはコンデンサC1を介してグランドに接続される。スイッチ端子SWはインダクタL1の一端に接続され、インダクタL1の他端はスイッチング電源装置AAの出力端子OUTに接続される。出力端子OUTは抵抗R1の一端に接続され、抵抗R1の他端は抵抗R2を介してグランドに接続される。また、出力端子OUTは出力コンデンサC3を介してグランドに接続される。ブートストラップ端子BOOTはコンデンサC2を介してスイッチ端子SWに接続される。端子SSはコンデンサCEXTを介してグランドに接続され、グランド端子GNDはグランドに直接接続される。抵抗R1及びR2間の接続ノードは帰還端子FBに接続される。グランドは0V(ゼロボルト)の基準電位を有する導電部を指す又は基準電位そのものを指す。本実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。
First, the external configuration of the switching
次に、スイッチング電源IC100の内部構成について説明する。スイッチング電源IC100は、Nチャネル型のMOSFET(Metal Oxide Semiconductor Field effect transistor)として構成されたトランジスタ1a及び1bと、ドライバ2a及び2bと、主制御回路3と、内部電源電圧生成回路4と、ダイオード5と、SS回路6と、基準電圧生成回路7と、エラーアンプ8と、リップル電圧生成回路9と、加算回路10と、メインコンパレータ11と、過電流保護回路12と、短絡保護回路13と、過電圧保護回路14と、低電圧ロックアウト回路15と、サーマルシャットダウン回路16と、イネーブル回路17と、を備える。主制御回路3にはオンタイマ回路21及び駆動ロジック回路22が内包される。
Next, the internal configuration of the switching
トランジスタ1a及び1bは、入力端子VINとグランド端子GND(換言すればグランド)との間に直列接続された一対のスイッチング素子であり、それらがスイッチング駆動されることで入力電圧Vinがスイッチングされてスイッチ端子SWに矩形波状のスイッチ電圧Vswが現れる。トランジスタ1aがハイサイド側に設けられ、トランジスタ1bがローサイド側に設けられる。具体的には、トランジスタ1aのドレインは入力端子VINに接続され、トランジスタ1aのソース及びトランジスタ1bのドレインはスイッチ端子SWに共通接続され、トランジスタ1bのソースはグランドに接続される。
The
トランジスタ1aは出力トランジスタとして機能し、トランジスタ1bは同期整流トランジスタとして機能する。インダクタL1及び出力コンデンサC3は、スイッチ端子SWに現れる矩形波状のスイッチ電圧Vswを整流及び平滑化して出力電圧Voutを生成する整流平滑回路を構成する。抵抗R1及びR2は出力電圧Voutを分圧する分圧回路を構成する。抵抗R1及びR2間の接続ノードが帰還端子FBに接続されることで、抵抗R1及びR2間の接続ノードに現れる分圧された電圧が帰還電圧Vfbとして帰還端子FBに入力される。また、コンデンサC2はIC100に内蔵されるダイオード5と共に、ブートストラップ回路を形成する。尚、スイッチング電源IC100では同期整流方式が採用されているが、ダイオード整流方式が採用されても構わない。この場合、IC100からトランジスタ1b及びドライバ2bを削除し、代わりに、IC100の内部又は外部に整流ダイオード(不図示)を設ければ良い。当該整流ダイオードにおいて、カソードはスイッチ端子SWに接続され且つアノードはグランドに接続されることになる。
ドライバ2aは、主制御回路3から入力される制御信号Cntaに基づいてトランジスタ1aのゲート電圧Gaを制御する。ドライバ2bは、主制御回路3から入力される制御信号Cntbに基づいてトランジスタ1bのゲート電圧Gbを制御する。制御信号Cnta及びCntb並びにゲート電圧Ga及びGbは、各々に、ハイレベル又はローレベルの電位を有する。任意の信号又は電圧に関し、ハイレベルはローレベルよりも高い電位を有する。ドライバ2aは、制御信号Cntaがハイレベル、ローレベルであるとき、ゲート電圧Gaを、夫々、ハイレベル、ローレベルとする。ドライバ2bは、制御信号Cntbがハイレベル、ローレベルであるとき、ゲート電圧Gbを、夫々、ハイレベル、ローレベルとする。トランジスタ1aは、ゲート電圧Gaがハイレベルであるときにオン(即ちドレイン及びソース間が導通状態)となりローレベルであるときにオフ(即ちドレイン及びソース間が非導通状態)となる。同様に、トランジスタ1bは、ゲート電圧Gbがハイレベルであるときにオンとなりローレベルであるときにオフとなる。
The
ドライバ2aの上側電源端には入力電圧Vin(ここでは12V)よりも高い駆動電圧Vboot(例えば17V)が印加され且つドライバ2aの下側電源端はスイッチ端子SWに接続されており、結果、ドライバ2aから出力されるゲート電圧Gaのハイレベル、ローレベルは、夫々、駆動電圧Vboot、スイッチ電圧Vswとなる。ドライバ2a内に設けられたレベルシフタにて制御信号Cntaの電圧レベルを引き上げるレベルシフトが行われ、制御信号Cntaをレベルシフトした電圧よりゲート電圧Gaが生成される。尚、上記レベルシフタはドライバ2aと主制御回路3との間に挿入されていると考えても構わない。ドライバ2bの上側電源端には内部電源電圧Vreg(例えば5V)が印加され且つドライバ2bの下側電源端はグランドに接続されており、結果、ドライバ2bから出力されるゲート電圧Gbのハイレベル、ローレベルは、夫々、内部電源電圧Vreg、グランドの電圧となる。
A drive voltage Vboot (for example, 17 V) higher than the input voltage Vin (here, 12 V) is applied to the upper power supply terminal of the
主制御回路3は、メインコンパレータ11からの比較結果信号CMPに基づき、オンタイマ回路21及び駆動ロジック回路22を用いて、制御信号Cnta及びCntbを生成及び出力する。この際、トランジスタ1aがオンとされる期間(以下出力オン期間と称する)ではトランジスタ1bがオフとなり且つトランジスタ1aがオフとされる期間(以下出力オフ期間と称する)ではトランジスタ1bがオンとなるように、制御信号Cntbは制御信号Cntaの反転信号とされる。但し、トランジスタ1a及び1bが同時にオンとなることを確実に回避するべく、トランジスタ1a及び1bが同時にオフとなるデットタイム期間も適宜挿入される。詳細な動作は後述されるが、IC100ではコンスタントオンタイム制御方式が採用されている。従って、トランジスタ1aがオンとされる固定長の出力オン期間とトランジスタ1aがオフとされる可変長の出力オフ期間とを交互に切り替えてインダクタL1に電流を流すことで、入力電圧Vinから出力電圧Voutが生成されることになる。
Based on the comparison result signal CMP from the
内部電源電圧生成回路4は、入力電圧Vinから直流の正の内部電源電圧Vreg(例えば5V)を生成する。内部電源電圧VregはIC100内の各部位に駆動電圧として供給される。
The internal power supply
ダイオード5のアノードには内部電源電圧Vregが供給され、ダイオード5のカソードはブートストラップ端子BOOTに接続される。ダイオード5とコンデンサC2とでブートストラップ回路が構成され、ダイオード5のカソードから入力電圧Vinよりも高い駆動電圧Vbootが引き出される。
The anode of
SS回路6はソフトスタート回路を内包する。ソフトスタート回路は、スイッチング電源装置AAの起動時(換言すればスイッチング電源IC100の起動時)において、0V(ボルト)から徐々に上昇するスロープ状のソフトスタート電圧を生成し、そのソフトスタート電圧を電圧Vssとしてメインコンパレータ11に出力する。これにより、スイッチング電源装置AAの起動時には、緩やかに上昇する電圧Vssと後述のリップル付き帰還電圧Vfb’との比較による出力帰還制御が行われて、出力電圧Voutが徐々に上昇するようになり、これによって出力電圧Voutのオーバーシュートや突入電流の抑制が図られる。
The
上記ソフトスタート電圧としての電圧Vssを用いて出力電圧Voutを徐々に上昇させる動作をソフトスタート動作と称する。ここでは、主としてソフトスタート回路によってソフトスタート動作が実行されると考えるが、SS回路6内のソフトスタート回路が出力帰還制御を担う他の回路(メインコンパレータ11や主制御回路3を含む)と協働してソフトスタート動作が実現されると考えることもできる。
The operation of gradually increasing the output voltage Vout using the voltage Vss as the soft start voltage is called a soft start operation. Here, it is considered that the soft-start operation is mainly performed by the soft-start circuit, but the soft-start circuit in the
SS回路6は更にソフトストップ回路を内包する。ソフトストップ回路は、スイッチング電源装置AAの動作を停止させる時(換言すればスイッチング電源IC100の動作を停止させる時)において、正の所定電圧から0Vに向けて徐々に下降するスロープ状のソフトストップ電圧を生成し、そのソフトストップ電圧を電圧Vssとしてメインコンパレータ11に出力する。これにより、スイッチング電源装置AAの動作を停止させるときには、緩やかに下降する電圧Vssと後述のリップル付き帰還電圧Vfb’との比較による出力帰還制御が行われて、出力電圧Voutの緩やかな下降(低下)が得られる。出力コンデンサC3の急激な放電を嫌って出力電圧Voutの急峻な低下が望まれないケースや、出力端子OUTに接続される負荷によっては出力電圧Voutの急峻な低下が望まれないケースもあり、そのようなケースにおいてソフトストップ回路が有益に機能する。
The
上記ソフトストップ電圧としての電圧Vssを用いて出力電圧Voutを徐々に下降させる動作をソフトストップ動作と称する。ここでは、主としてソフトストップ回路によってソフトストップ動作が実行されると考えるが、SS回路6内のソフトストップ回路が出力帰還制御を担う他の回路(メインコンパレータ11や主制御回路3を含む)と協働してソフトストップ動作が実現されると考えることもできる。 The operation of gradually lowering the output voltage Vout using the voltage Vss as the soft stop voltage is called a soft stop operation. Here, it is considered that the soft stop operation is mainly performed by the soft stop circuit. It can also be considered that the soft stop operation is realized by working.
ソフトスタート電圧及びソフトストップ電圧は、電源IC100に外付け接続されるコンデンサCEXTの端子電圧から作成されることもあるし、電源IC100に内蔵されたコンデンサ(図1では不図示)の端子電圧から作成されることもあるが、ソフトスタート電圧及びソフトストップ電圧の生成回路及び生成方法については後に詳説される。
The soft start voltage and soft stop voltage may be generated from the terminal voltage of a capacitor C EXT externally connected to the
基準電圧生成回路7は 内部電源電圧Vregを用いて所定の基準電圧Vrefを生成する。基準電圧Vrefは所定電圧値を有する正の直流電圧である。
Reference
エラーアンプ8には、基準電圧Vrefと帰還端子FBに加わる帰還電圧Vfbとが入力される。エラーアンプ8は、帰還電圧Vfb及び基準電圧Vref間の誤差に応じた誤差電圧Verrをメインコンパレータ11に出力する。エラーアンプ8は、帰還電圧Vfbが基準電圧Vrefと一致するように誤差電圧Verrを生成し、基準電圧Vrefに対して帰還電圧Vfbが低下したときには誤差電圧Verrを上昇させる一方で帰還電圧Vfbが増加したときには誤差電圧Verrを低下させるように動作する。
The
リップル電圧生成回路9は、三角波状の脈流電圧であるリップル電圧Vripを生成する。
The ripple
加算回路10は、帰還端子FBに加わる帰還電圧Vfbにリップル電圧Vripを加算し、この加算により得られた電圧(即ち、帰還電圧Vfbとリップル電圧Vripとの和の電圧値を有する合成電圧)を、リップル付き帰還電圧Vfb’としてメインコンパレータ11に出力する。
The
メインコンパレータ11は、第1及び第2の非反転入力端子と反転入力端子を備え、第1の非反転入力端子、第2の非反転入力端子、反転入力端子に、夫々、電圧Vss、誤差電圧Verr、リップル付き帰還電圧Vfb’が入力される。メインコンパレータ11は、第1及び第2の非反転入力端子への入力電圧の内、低い方の電圧を第1比較電圧とし、反転入力端子への入力電圧を第2比較電圧として、第1比較電圧及び第2比較電圧を比較し、比較結果を示す比較結果信号CMPを出力する。比較結果信号CMPは、第1比較電圧が第2比較電圧よりも高いときにハイレベルとなり、第2比較電圧が第1比較電圧より高いときにローレベルとなる。第1及び第2比較電圧がちょうど一致するとき、比較結果信号CMPはローレベル及びハイレベルの何れかとなる。
The
ソフトスタート動作が実行されているときには、電圧Vssが誤差電圧Verrよりも低くなっており、電圧Vssが第1比較電圧となって電圧Vssとリップル付き帰還電圧Vfb’との比較結果が比較結果信号CMPに現れる。
その後、ソフトスタート動作が終了した後の定常状態では、電圧Vssが誤差電圧Verrよりも高い状態が維持されるため(そのようにSS回路6が動作するため)、誤差電圧Verrとリップル付き帰還電圧Vfb’との比較結果が比較結果信号CMPに現れるようになる。定常状態とは、ソフトスタート動作の終了後であって且つソフトストップ動作の開始前の状態であって、出力端子OUTの短絡などを含む異常が発生していない状態を指す。後述のクールダウン動作が行われる状態は定常状態に属さない。定常状態において、エラーアンプ8は、帰還電圧Vfbが基準電圧Vrefと一致するように誤差電圧Verrを調整し、これによって出力電圧Voutは抵抗R1及びR2による分圧比と基準電圧Vrefに応じた一定電圧で安定化することになる。
When the soft start operation is performed, the voltage Vss is lower than the error voltage Verr, the voltage Vss becomes the first comparison voltage, and the comparison result between the voltage Vss and the feedback voltage Vfb' with ripple is the comparison result signal. Appears in CMP.
After that, in a steady state after the soft start operation is finished, the voltage Vss is kept higher than the error voltage Verr (because the
定常状態を経てソフトストップ動作が実行されるとき、電圧Vssが0Vに向けて下降してきて電圧Vssが誤差電圧Verrよりも低くなり、“Vss<Verr”となってからは電圧Vssが第1比較電圧となって電圧Vssとリップル付き帰還電圧Vfb’との比較結果が比較結果信号CMPに現れる。 When the soft stop operation is performed through the steady state, the voltage Vss drops toward 0 V and becomes lower than the error voltage Verr. A comparison result between the voltage Vss and the feedback voltage Vfb' with ripple appears in the comparison result signal CMP.
過電流保護回路12は、トランジスタ1a及び1bに過電流が流れているか否かを検出する。短絡保護回路13は、帰還電圧Vfbの異常な低下の有無を検出する。過電圧保護回路14は、帰還電圧Vfbの異常な上昇の有無を検出する。低電圧ロックアウト回路15は、入力電圧Vinの異常な低下の有無を検出する。サーマルシャットダウン回路16は、IC100内の温度の異常な上昇の有無を検出する。主制御回路3は、回路12~16の各検出結果に基づき、必要に応じて、トランジスタ1a、1bを強制的にオフしたり、IC100をシャットダウンしたりする。イネーブル回路17は、イネーブル端子ENに供給されるイネーブル入力信号ENINのレベルに応じたイネーブル出力信号ENOUTを主制御回路3に出力し、主制御回路3は、イネーブル出力信号ENOUTに基づいてIC100をアクティブとする又はシャットダウンする。IC100がアクティブであるときにのみ、上述したようなトランジスタ1a及び1bのスイッチングが行われて出力電圧Voutが生成される。
The
図3を参照し、コンスタントオンタイム制御方式の動作について説明する。図3は、“Vss>Verr”であって、出力電圧Voutが安定化されている定常状態での各信号波形を示している。この際、帰還電圧Vfbも実質的に一定であり、帰還電圧Vfbに三角波状のリップル電圧Vripを注入して得られるリップル付き帰還電圧Vfb’は脈流電圧となる。 The operation of the constant on-time control method will be described with reference to FIG. FIG. 3 shows each signal waveform in a steady state where "Vss>Verr" and the output voltage Vout is stabilized. At this time, the feedback voltage Vfb is also substantially constant, and the rippled feedback voltage Vfb' obtained by injecting the triangular ripple voltage Vrip into the feedback voltage Vfb is a pulsating voltage.
制御信号Cntaがローレベルであって且つ“Vfb’>Verr”である状態を起点にして考える。当該状態からタイミングt1において“Vfb’<Verr”となると、メインコンパレータ11からの比較結果信号CMPのレベルがローレベルからハイレベルに切り替わる。比較結果信号CMPがローレベルからハイレベルに切り替わると、その切り替わりのタイミングt1において、駆動ロジック回路22は制御信号Cntaのレベルをローレベルからハイレベルに切り替え、一方においてオンタイマ回路21はタイミングt1からの経過時間の計測を開始し、タイミングt1から所定のオン時間Tonが経過したタイミングt2にて、ワンショットパルス信号(単一のパルス信号)を駆動ロジック回路22に対して出力する。駆動ロジック回路22はワンショットパルス信号を受けると、制御信号Cntaのレベルをハイレベルからローレベルに切り替える。以後、同様の動作が繰り返される。オン時間Tonは予め定められた固定時間である。オン時間Tonは、入力電圧Vin及び出力電圧Voutに基づき定められても良い(この場合、出力電圧Voutを受ける外部端子をIC100に設けておくと良い)。
Consider the state where the control signal Cnta is at low level and "Vfb'>Verr" as a starting point. When "Vfb'<Verr" at timing t1 from this state, the level of the comparison result signal CMP from the
タイミングt2の後、次回に、“Vfb’>Verr”である状態から“Vfb’<Verr”に切り替わることで制御信号Cntaがローレベルからハイレベルに切り替わるタイミングをタイミングt3と称した場合、タイミングt1及びt2間が出力オン期間であり、タイミングt2及びt3間が出力オフ期間となる。出力オン期間と出力オフ期間が交互に訪れて、スイッチ端子SWには矩形波状のスイッチング電圧Vswが生じ、当該スイッチング電圧Vswが整流及び平滑化されて出力電圧Voutが得られる。出力オン期間の時間長さであるオン時間Tonと出力オフ期間の時間長さであるオフ時間Toffとの合計時間に対する、オン時間Tonの比は、出力デューティと称される。オン時間Tonは固定された長さを有する一方で、オフ時間Toffは様々に変化する。 After the timing t2, the timing t3 is the timing at which the control signal Cnta switches from the low level to the high level by switching from the state of "Vfb'>Verr" to "Vfb'<Verr" next time. and t2 is an output ON period, and between timings t2 and t3 is an output OFF period. Output-on periods and output-off periods alternately occur, and a rectangular-wave switching voltage Vsw is generated at the switch terminal SW, and the switching voltage Vsw is rectified and smoothed to obtain the output voltage Vout. The ratio of the on-time Ton to the total time of the on-time Ton, which is the length of the output-on period, and the off-time Toff, which is the length of the output-off period, is called the output duty. The on-time Ton has a fixed length, while the off-time Toff varies.
上述のような、リップル電圧の注入を利用したコンスタントオンタイム制御方式によれば、出力電圧Voutのリップル成分がそれほど大きくなくても、安定したスイッチング制御を行うことができるので、出力コンデンサC3として、等価直列抵抗(ESR;Equivalent Series Resistance)の小さい積層セラミックコンデンサなどを用いることが可能となる。 According to the constant on-time control method using the injection of ripple voltage as described above, stable switching control can be performed even if the ripple component of the output voltage Vout is not so large. It is possible to use a multilayer ceramic capacitor with a small equivalent series resistance (ESR).
尚、出力オフ期間の長さには所定の下限長が定められており、タイミングt2の後は、比較結果信号CMPのレベルに関係なく、下限長以上の出力オフ期間が確保される。故に例えば、タイミングt2にて比較結果信号CMPがハイレベルであったとしても、又は、タイミングt2では比較結果信号CMPがローレベルであったがタイミングt2から上記の下限長が経過する前に比較結果信号CMPがハイレベルになったとしても、タイミングt2から上記の下限長が経過するまでは制御信号Cntaはローレベルに維持され、タイミングt2から上記の下限長が経過してから制御信号Cntaがハイレベルとされる。 A predetermined lower limit is set for the length of the output OFF period, and after the timing t2, an output OFF period equal to or longer than the lower limit is ensured regardless of the level of the comparison result signal CMP. Therefore, for example, even if the comparison result signal CMP is high level at the timing t2, or if the comparison result signal CMP is low level at the timing t2, the comparison result is not obtained before the above lower limit length elapses from the timing t2. Even if the signal CMP becomes high level, the control signal Cnta is maintained at low level until the above lower limit length elapses from timing t2, and the control signal Cnta is kept high after the above lower limit length elapses from timing t2. considered to be a level.
図4(a)にリップル電圧生成回路9の一例を示す。図4(a)のリップル電圧生成回路9は、抵抗101~103及びコンデンサ104から成る。抵抗101及び102の直列回路にてスイッチング電圧VSWが分圧され、その分圧が加わるノード105が抵抗103を介してコンデンサ104の一端に接続され、コンデンサ104の他端はグランドに接続される。コンデンサ104及び抵抗103間の接続ノードにおける電圧が三角波状のリップル電圧Vripとなる。図4(b)に、スイッチング電圧VSWの波形と共に、ノード105の電圧及びリップル電圧Vripの波形を示す。
An example of the ripple
図5に、SS回路6の内部構成図を示す。SS回路6は、スロープ電圧生成回路110及び120と、SS制御回路130と、SS選択回路140と、SS設定回路150と、を備える。これらの回路により上述のソフトスタート回路及びソフトストップ回路が実現されることになるが、詳細は後述の説明から明らかとなる。
FIG. 5 shows an internal configuration diagram of the
スロープ電圧生成回路110は、充電用の定電流源111と、放電用の定電流源112と、充電用スイッチであるスイッチ113と、放電用スイッチであるスイッチ114と、強放電用スイッチであるスイッチ115と、コンデンサCINTと、を備える。本実施形態において、任意のスイッチは1以上のFET(電界効果トランジスタ)にて構成されるものとし、或るスイッチがオンのときには当該スイッチの両端子間が導通する一方で或るスイッチがオフのときには当該スイッチの両端子間が非導通となる。
The slope
コンデンサCINTは、電源IC100に内蔵されるコンデンサである。コンデンサCINTの一端は、ノード116においてスイッチ113~115の各一端に共通接続され、スイッチ113、114、115の他端は、夫々、定電流源111、定電流源112、グランドに接続される。コンデンサCINTの他端はグランドに接続される。コンデンサCINTの端子電圧(換言すればコンデンサCINTの両極間電圧)に相当するノード116での電圧は電圧SS_INTと称される。
A capacitor C INT is a capacitor built in the
定電流源111は、内部電源電圧Vregに基づいて動作し、内部電源電圧Vregが加わる端子からノード116に向けて定電流II1を出力する。但し、定電流源111とノード116との間にはスイッチ113が介在しており、スイッチ113がオンであるときに限って定電流源111からの定電流II1がノード116に向けて流れ、スイッチ113がオフであるときには定電流II1は流れない。
Constant
定電流源112は、内部電源電圧Vregに基づいて動作し、ノード116からグランドに向けて定電流II2を出力する。但し、ノード116と定電流源112との間にはスイッチ114が介在しており、スイッチ114がオンであるときに限って定電流源112による定電流II2がノード116からグランドに向けて流れ、スイッチ114がオフであるときには定電流II2は流れない。定電流I11及びII2の値は、互いに一致していて良いし、互いに異なっていても良い。
Constant
スイッチ113~115は、SS制御回路130によりオン、オフが制御される。SS制御回路130は、スイッチ113~115の内の2以上のスイッチを同時にオンとすることは無い。SS制御回路130の制御の下で、SS_INTソフト上昇動作、SS_INTソフト下降動作、SS_INT強下降動作が実現される。
図6(a)に示す如く、SS_INTソフト上昇動作では、スイッチ113がオン且つスイッチ114及び115がオフとされ、定電流源111からの定電流II1が充電用定電流としてスイッチ113及びノード116を介してコンデンサCINTに供給されて電圧SS_INTが徐々に上昇してゆく。但し、電圧SS_INTの上昇は内部基準電圧Vregよりも低い正の所定電圧VULまでに制限され、電圧SS_INTが所定電圧VULを超えて上昇することは無い。
図6(b)に示す如く、SS_INTソフト下降動作では、スイッチ114がオン且つスイッチ113及び115がオフとされ、電圧SS_INTが0Vより高ければ、コンデンサCINTの蓄積電荷が定電流II2にて放電されて電圧SS_INTが徐々に下降してゆく。但し、電圧SS_INTの下降は0V(ゼロボルト)までに制限され、電圧SS_INTが0Vを下回ることは無い。
図6(c)に示す如く、SS_INT強下降動作では、スイッチ115がオン且つスイッチ113及び114がオフとされ、コンデンサCINTの蓄積電荷がスイッチ115を介して急速に放電されて、コンデンサCINTの端子電圧である電圧SS_INTは急速に0Vに向けて下降する。
The
As shown in FIG. 6(a), in the SS_INT soft rise operation, switch 113 is turned on and
As shown in FIG. 6(b), in the SS_INT soft-fall operation, switch 114 is turned on and
As shown in FIG. 6(c), in the SS_INT strong falling operation, the
スロープ電圧生成回路120は、充電用の定電流源121と、放電用の定電流源122と、充電用スイッチであるスイッチ123と、放電用スイッチであるスイッチ124と、強放電用スイッチであるスイッチ125と、コンデンサCEXTと、を備える。
The slope
但し、コンデンサCEXTは、電源IC100に対して外付け接続可能なコンデンサであり、端子SSにコンデンサCEXTが接続されないこともありうる。また、コンデンサCINTの静電容量値は固定されているのに対し、コンデンサCEXTとして様々な静電容量値を有するコンデンサを端子SSに接続することができるので、コンデンサCEXTの静電容量値は可変である。故に、コンデンサCINTは静電容量値が固定された第1容量として機能し、コンデンサCEXTは静電容量値が可変の第2容量として機能すると言え、端子SSにコンデンサCEXTが接続されない場合、第2容量は、端子SSにコンデンサCEXTが接続さていなくても端子SS及びグランド間に存在する固有容量であると解される。その固有容量は、端子SS及びグランド間の寄生容量を含み、電源IC100内部において端子SS及びグランド間に微小な容量が故意に形成されている場合には、その微小な容量を含む。以下では、特に記述無き限り、コンデンサCEXTが端子SSに接続されているものとする。
However, the capacitor C EXT is a capacitor that can be externally connected to the
コンデンサCEXTの一端は、ノード126においてスイッチ123~125の各一端に共通接続され、スイッチ123、124、125の他端は、夫々、定電流源121、定電流源122、グランドに接続される。コンデンサCEXTの他端はグランドに接続される。コンデンサCEXTの端子電圧(換言すればコンデンサCEXTの両極間電圧)に相当するノード126での電圧は電圧SS_EXTと称される。ノード126と端子SSは同じものを指す。
One end of the capacitor C EXT is commonly connected to one end of each of the
定電流源121は、内部電源電圧Vregに基づいて動作し、内部電源電圧Vregが加わる端子からノード126に向けて定電流IE1を出力する。但し、定電流源121とノード126との間にはスイッチ123が介在しており、スイッチ123がオンであるときに限って定電流源121からの定電流IE1がノード126に向けて流れ、スイッチ123がオフであるときには定電流IE1は流れない。
Constant
定電流源122は、内部電源電圧Vregに基づいて動作し、ノード126からグランドに向けて定電流IE2を出力する。但し、ノード126と定電流源122との間にはスイッチ124が介在しており、スイッチ124がオンであるときに限って定電流源122による定電流IE2がノード126からグランドに向けて流れ、スイッチ124がオフであるときには定電流IE2は流れない。定電流IE1及びIE2の値は、互いに一致していて良いし、互いに異なっていても良い。
Constant
スイッチ123~125は、SS制御回路130によりオン、オフが制御される。SS制御回路130は、スイッチ123~125の内の2以上のスイッチを同時にオンとすることは無い。SS制御回路130の制御の下で、SS_EXTソフト上昇動作、SS_EXTソフト下降動作、SS_EXT強下降動作が実現される。
図7(a)に示す如く、SS_EXTソフト上昇動作では、スイッチ123がオン且つスイッチ124及び125がオフとされ、定電流源121からの定電流IE1が充電用定電流としてスイッチ123及びノード126を介してコンデンサCEXTに供給されて電圧SS_EXTが徐々に上昇してゆく。但し、電圧SS_EXTの上昇は内部基準電圧Vregよりも低い正の所定電圧VULまでに制限され、電圧SS_EXTが所定電圧VULを超えて上昇することは無い。
図7(b)に示す如く、SS_EXTソフト下降動作では、スイッチ124がオン且つスイッチ123及び125がオフとされ、電圧SS_EXTが0Vより高ければ、コンデンサCEXTの蓄積電荷が定電流IE2にて放電されて電圧SS_EXTが徐々に下降してゆく。但し、電圧SS_EXTの下降は0V(ゼロボルト)までに制限され、電圧SS_EXTが0Vを下回ることは無い。
図7(c)に示す如く、SS_EXT強下降動作では、スイッチ125がオン且つスイッチ123及び124がオフとされ、コンデンサCEXTの蓄積電荷がスイッチ125を介して急速に放電されて、コンデンサCEXTの端子電圧である電圧SS_EXTは急速に0Vに向けて下降する。
The
As shown in FIG. 7(a), in the SS_EXT soft rise operation, switch 123 is turned on and
As shown in FIG. 7(b), in the SS_EXT soft fall operation, switch 124 is turned on and
As shown in FIG. 7(c), in the SS_EXT strong falling operation, the
定電流I11及びIE1を互いに異ならせることも可能であるが、ここでは、定電流I11及びIE1は互いに一致しているものとする。同様に、定電流I12及びIE2を互いに異ならせることも可能であるが、ここでは、定電流I12及びIE2は互いに一致しているものとする。 The constant currents I11 and IE1 can be different, but here the constant currents I11 and IE1 are assumed to match each other. Similarly, the constant currents I12 and IE2 can be different, but here the constant currents I12 and IE2 are assumed to match each other.
SS制御回路130は、スイッチ113~115及び123~125のオン/オフ制御を通じて、ソフトスタート動作、ソフトストップ動作及びクールダウン動作を含む様々な動作を実現する。この際、信号SS_INT_MASK及びSS_EXT_MASKが参照されうる(詳細は後述)。
The
SS選択回路140は、電圧SS_INT及びSS_EXTを比較する機能を有し、電圧SS_INT及びSS_EXTの内、低い方の電圧を電圧Vssとしてメインコンパレータ11に出力する。
The
SS設定回路150は、コンパレータ151及び152、ワンショットパルス回路153、並びに、保持回路154及び155を備える。コンパレータ151及び152は、後述の信号PROTONがローレベルであるときに有効に動作する。信号PROTONは主制御回路3にて生成され、ハイレベル又はローレベルの電位を有する。上述したように、任意の信号又は電圧に関し、ハイレベルはローレベルよりも高い電位を有する。尚、任意の信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミングと称する。同様に、任意の信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジと称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミングと称する。
The
コンパレータ151は、電圧SS_INT及びSS_EXTを比較して比較結果を示す信号SS_CMPを出力する。この際、電圧SS_INTが電圧SS_EXTよりも高ければハイレベルの信号SS_CMPを出力し、電圧SS_INTが電圧SS_EXTよりも低ければローレベルの信号SS_CMPを出力する。“SS_EXT=SS_INT”であるとき、信号SS_CMPのレベルはハイレベル及びローレベルの何れかとなる。但し、コンパレータ151には後述の信号SS_END_oneshotが制御信号として入力されており、信号SS_END_oneshotのダウンエッジが発生した後には、電圧SS_INT及びSS_EXTに関係なく、信号SS_CMPのレベルをローレベルに維持するものとする。
The
コンパレータ152は、電圧SS_INT及びSS_EXT並びに正の基準電圧SS_REFの入力を受け、電圧SS_INT及びSS_EXTの内、低い方の電圧を非反転側電圧として且つ基準電圧SS_REFを反転側電圧として取り扱い、非反転側電圧が反転側電圧よりも高ければハイレベルの信号SS_ENDを出力し、非反転側電圧が反転側電圧よりも低ければローレベルの信号SS_ENDを出力する。非反転側電圧が反転側電圧と一致するとき、信号SS_ENDのレベルはハイレベル及びローレベルの何れかとなる。
The
基準電圧SS_REFとしては、基準電圧SS_REFH(例えば690mV)と、基準電圧SS_REFHよりも低い基準電圧SS_REFL(例えば50mV)と、がある。基準電圧SS_REFHは、電圧SS_INT及びSS_EXTが上昇する過程において、それらが十分に上昇したか否かを峻別するための閾値として機能する。故に、SS_INTソフト上昇動作及びSS_EXTソフト上昇動作が行われる際には、基準電圧SS_REFとして基準電圧SS_REFHがコンパレータ152に入力される。一方、基準電圧SS_REFLは、電圧SS_INT及びSS_EXTが下降する過程において、それらが十分に下降したか否かを峻別するための閾値として機能する。故に、SS_INTソフト下降動作、SS_EXTソフト下降動作、SS_INT強下降動作及びSS_EXT強下降動作が行われる際には、基準電圧SS_REFとして基準電圧SS_REFLがコンパレータ152に入力される。基準電圧SS_REFH及びSS_REFLの何れを基準電圧SS_REFとしてコンパレータ152に供給するかは、SS制御回路130によって制御されて良い。
The reference voltage SS_REF includes a reference voltage SS_REF H (eg, 690 mV) and a reference voltage SS_REF L (eg, 50 mV) lower than the reference voltage SS_REF H. The reference voltage SS_REF H functions as a threshold for judging whether or not the voltages SS_INT and SS_EXT have sufficiently increased in the process of increasing. Therefore, when the SS_INT soft rise operation and the SS_EXT soft rise operation are performed, the reference voltage SS_REF H is input to the
ワンショットパルス回路153は、信号SS_ENDに応じた信号SS_END_oneshotを出力する。具体的には、原則として、信号SS_END_oneshotはローレベルに維持され、信号SS_ENDにアップエッジが生じたとき、そのアップエッジが生じたタイミングにおいて所定時間だけハイレベルとなる単一のパルス信号を信号SS_END_oneshotに含めて出力する。当該単一のパルス信号の出力後には、信号SS_END_oneshotはローレベルに維持される。
The one-
保持回路154は、セット端子、リセット端子及び出力端子を有するRSフリップフロップ154a(以下、FF154aと称する)と、AND回路154bを備え、FF154aの出力端子からの出力信号が信号SS_INT_MASKとして機能する。FF154aにおいて、信号SS_CMPと信号SS_END_oneshotとの論理積がセット端子に入力され、信号PROTONがリセット端子に入力される。このため、FF154aは、信号PROTONがローレベルである条件下において、信号SS_END_oneshotがハイレベルであるときの信号SS_CMPのレベルをラッチして出力端子から出力する。
The holding
保持回路155は、セット端子、リセット端子及び出力端子を有するRSフリップフロップ155a(以下、FF155aと称する)と、AND回路155bと、インバータ回路155cと、を備え、FF155aの出力端子からの出力信号が信号SS_EXT_MASKとして機能する。FF155aにおいて、信号SS_CMPの反転信号と信号SS_END_oneshotとの論理積がセット端子に入力され、信号PROTONがリセット端子に入力される。このため、FF155aは、信号PROTONがローレベルである条件下において、信号SS_END_oneshotがハイレベルであるときの信号SS_CMPの反転信号のレベルをラッチして出力端子から出力する。
The holding
より具体的には、信号PROTONがローレベルである条件下において、信号SS_END_oneshotがハイレベルとなっているときに信号SS_CMPがハイレベルであれば、FF154aは“1”の論理値を保持する一方でFF155aは“0”の論理値を保持し、信号SS_END_oneshotがハイレベルとなっているときに信号SS_CMPがローレベルであれば、FF154aは“0”の論理値を保持する一方でFF155aは“1”の論理値を保持する。FF154aは、“1”の論理値を保持しているときにはハイレベルの信号SS_INT_MASKを出力し、“0”の論理値を保持しているときにはローレベルの信号SS_INT_MASKを出力する。FF155aは、“1”の論理値を保持しているときにはハイレベルの信号SS_EXT_MASKを出力し、“0”の論理値を保持しているときにはローレベルの信号SS_EXT_MASKを出力する。FF154a及び155aにおける論理値の保持状態は信号PROTONがハイレベルとなるまで維持され、信号PROTONがハイレベルとなると、保持された論理値は破棄されて、信号SS_INT_MASK及びSS_EXT_MASKはローレベルとなる。
More specifically, under the condition that the signal PROTON is at low level, if the signal SS_CMP is at high level while the signal SS_END_oneshot is at high level, the
保持回路154及び155により保持された情報をマスク情報と称する。マスク情報は、信号SS_INT_MASK及びSS_EXT_MASKのレベルにより表される。マスク情報はSS制御回路130に伝達される。信号SS_INT_MASKのハイレベルは、以後の動作においてコンデンサCINTの利用をマスクするといった意味合いを持ち、信号SS_EXT_MASKのハイレベルは、以後の動作においてコンデンサCEXTの利用をマスクするといった意味合いを持つ。
The information held by the holding
図8及び図9を参照して、ソフトスタート動作とマスク情報の生成動作について説明する。図8及び図9は、共に、スイッチング電源装置AAの各信号波形に関するタイミングチャートである。但し、図8では、コンデンサCEXTが端子SSに接続されていないか、或いは、端子SSにコンデンサCEXTが接続されているもののコンデンサCEXTの静電容量値がコンデンサCINTの静電容量値よりも小さいケース(以下ケースCS1と称する)が想定されている。これに対し、図9では、端子SSに接続されたコンデンサCEXTの静電容量値がコンデンサCINTの静電容量値よりも大きいケース(以下ケースCS2と称する)が想定されている。また、図8及び図9はソフトスタート動作とマスク情報の生成動作を説明するためのものであり、図8及び図9ではソフトストップ動作が行われないと仮定している。 The soft start operation and the mask information generation operation will be described with reference to FIGS. 8 and 9. FIG. 8 and 9 are timing charts regarding each signal waveform of the switching power supply AA. However, in FIG. 8, the capacitor C EXT is not connected to the terminal SS, or the capacitance value of the capacitor C EXT is equal to the capacitance value of the capacitor C INT even though the capacitor C EXT is connected to the terminal SS. A smaller case (hereinafter referred to as case CS1) is assumed. In contrast, FIG. 9 assumes a case (hereinafter referred to as case CS2) in which the capacitance value of the capacitor C EXT connected to the terminal SS is larger than the capacitance value of the capacitor C INT . Also, FIGS. 8 and 9 are for explaining the soft start operation and the mask information generation operation, and it is assumed in FIGS. 8 and 9 that the soft stop operation is not performed.
まず、ケースCS1及びCS2間で共通の、信号ENIN、ENOUT及びPROTON並びにタイミングtA1~tA4間の関係を説明する。時間の経過と共に、タイミングtA1、tA2、tA3、tA4が、この順番で訪れるものとする。イネーブル入力信号ENINの電圧値がタイミングtA1の直前より0Vから5Vに向けて上昇し始めて、タイミングtA1にて信号ENINの電圧値が5V未満の所定のイネーブル判定閾値に達し、その後も信号ENINの電圧値が上昇して5Vに達する。以後、信号ENINの電圧値は5Vに維持され、タイミングtA4の直前より5Vから0Vに向けて下降し始めて、タイミングtA4にて信号ENINの電圧値が所定のイネーブル判定閾値を下回り、その後も信号ENINの電圧値が下降して0Vに至る。イネーブル回路17は、信号ENINの電圧値がイネーブル判定閾値より高いとき、ハイレベルのイネーブル出力信号ENOUTを出力し、信号ENINの電圧値がイネーブル判定閾値より低いとき、ローレベルのイネーブル出力信号ENOUTを出力する。
First, the relationship between signals EN IN , EN OUT and PROTON and timings t A1 to t A4 common to cases CS1 and CS2 will be described. Assume that timings t A1 , t A2 , t A3 , and t A4 come in this order as time elapses. The voltage value of the enable input signal EN IN begins to rise from 0 V to 5 V immediately before timing t A1 , and at timing t A1 , the voltage value of signal EN IN reaches a predetermined enable determination threshold value of less than 5 V. The voltage value of signal EN IN rises to reach 5V. After that, the voltage value of the signal EN IN is maintained at 5 V, and starts falling from 5 V to 0 V immediately before the timing t A4 . After that, the voltage value of the signal EN IN also drops to 0V. The enable
そうすると、信号ENINの電圧値がイネーブル判定閾値を上回ったことを受けてタイミングtA1にて信号ENOUTのレベルがローレベルからハイレベルに切り替わり、信号ENINの電圧値がイネーブル判定閾値を下回ったことを受けてタイミングtA4にて信号ENOUTのレベルがハイレベルからローレベルに切り替わる。但し、イネーブル判定閾値に関してヒステリシス特性を持たせると良い。タイミングtA1及びtA4間において信号ENOUTはハイレベルに維持される。 Then, in response to the voltage value of the signal EN IN exceeding the enable determination threshold, the level of the signal EN OUT switches from low level to high level at timing t A1 , and the voltage value of the signal EN IN falls below the enable determination threshold. In response to this, the level of the signal EN OUT is switched from high level to low level at timing t A4 . However, it is preferable to provide a hysteresis characteristic to the enable determination threshold. The signal EN OUT is maintained at a high level between timings t A1 and t A4 .
主制御回路3は、信号ENOUTのアップエッジタイミングtA1から所定の起動猶予時間が経過したタイミングtA2において、信号PROTONのレベルをハイレベルからローレベルに切り替え(タイミングtA2前において信号PROTONはハイレベルに維持されている)、その後、信号ENOUTのダウンエッジタイミングtA4から所定の停止猶予時間が経過すると信号PROTONのレベルをローレベルからハイレベルに切り替える。信号PROTONがローレベルとなっている期間は、IC100内の各種保護機能が有効となっている期間に相当し、主制御回路3は、信号PROTONがローレベルであるときにトランジスタ1a及び1bのスイッチング動作を行い、信号PROTONがハイレベルであるときには、トランジスタ1a及び1bのスイッチング動作を停止する。スイッチング動作とは、トランジスタ1a及び1bを交互にオン、オフする動作を指し、スイッチング動作の停止とは、比較結果信号CMP等に依存せずトランジスタ1a及び1bをオフに維持することを指す。
The
図8のケースCS1における電圧SS_INT及びSS_EXTなどの波形を説明する。図8において、実線による折れ線波形610INT、破線による折れ線波形610EXTは、夫々、ケースCS1における電圧SS_INT、SS_EXTの波形を表している。尚、タイミングtA2において、電圧SS_INT及びSS_EXTは0Vであるとする。図8において、タイミングtA2以前及びtA4以降の波形610INT及び610EXTは重なり合っている。 Waveforms such as voltages SS_INT and SS_EXT in case CS1 of FIG. 8 will be described. In FIG. 8, a polygonal-line waveform 610 INT with a solid line and a polygonal-line waveform 610 EXT with a broken line respectively represent the waveforms of the voltages SS_INT and SS_EXT in case CS1. It is assumed that the voltages SS_INT and SS_EXT are 0V at the timing tA2. In FIG. 8, waveforms 610 INT and 610 EXT before timing t A2 and after t A4 overlap.
ケースCS1において、SS制御回路130は、信号PROTONのダウンエッジを受けてタイミングtA2よりSS_INTソフト上昇動作及びSS_EXTソフト上昇動作を開始する。SS_INTソフト上昇動作は電圧SS_INTが所定電圧VULに達するまで継続され、SS_EXTソフト上昇動作は電圧SS_EXTが所定電圧VULに達するまで継続される。ケースCS1では、電圧SS_EXTに比べて電圧SS_INTの上昇の傾きが小さいため、“SS_INT<SS_EXT”となって、図5のコンパレータ152では、電圧SS_INTが基準電圧SS_REFH(ソフトスタート完了判定電圧)と比較されることになる。そして、ケースCS1では、“SS_INT<SS_REFH”の状態から電圧SS_INTが上昇してタイミングtA3にて電圧SS_INTが基準電圧SS_REFHを上回る。そうすると、タイミングtA3にて信号SS_ENDにアップエッジが生じ、これを受けて所定時間だけハイレベルとなる単一のパルス信号が信号SS_END_oneshotに含められる。このとき、ケースCS1では、“SS_INT<SS_EXT”となっているため信号SS_CMPはローレベルであり、結果、保持回路154は“0”の論理値を保持し且つ保持回路155は“1”の論理値を保持することになる。即ち、タイミングtA3以後は、信号SS_INT_MASK、SS_EXT_MASKが、夫々、ローレベル、ハイレベルとなる。タイミングtA3より前においては、信号SS_INT_MASK及びSS_EXT_MASKは共にローレベルとなっている。タイミングtA2以前における信号PROTONのハイレベルによりFF154a及び155aがリセットされるからである。
In case CS1, the
ケースCS1において、電圧SS_INTが基準電圧SS_REFHに達した後も、スイッチ113がオン且つスイッチ114及び115がオフの状態が継続され、タイミングtA3よりも後であって且つタイミングtA4よりも前のタイミングにおいて、電圧SS_INTが基準電圧SS_REFHよりも高い所定電圧VULにまで達する。尚、ケースCS1では、タイミングtA3よりも前に、電圧SS_EXTが所定電圧VULに達している。
In case CS1, even after the voltage SS_INT reaches the reference voltage SS_REF H , the state of the
SS選択回路140は、電圧SS_INT及びSS_EXTの内、低い方の電圧を電圧Vssとしてメインコンパレータ11に出力するため、ケースCS1では、電圧SS_INTをソフトスタート電圧とするソフトスタート動作が行われることになる。尚、ケースCS1において、タイミングtA2からタイミングtA2及びtA3間の特定タイミングに至るまでは、ソフトスタート電圧としての電圧SS_INTが誤差信号Verrよりも低くなっており、結果、出力電圧Voutがソフトスタート電圧に基づいて徐々に上昇してゆく。但し、特定タイミングを境に出力電圧Voutが目標出力電圧に達し、以後は、電圧SS_INTが基準電圧SS_REFHに達していなくても“Verr<SS_INT”となって、誤差電圧Verrとリップル付き帰還電圧Vfb’の比較結果が信号CMPに現れるようになる。尚、目標出力電圧とは、基準電圧Vrefと抵抗R1及びR2による分圧比とで定まる電圧であって、出力電圧Voutが安定化されるべき電圧である。
Since the
ケースCS1において、タイミングtA4後の信号PROTONのアップエッジを受けて、マスク情報が破棄されて、信号SS_INT_MASK及びSS_EXT_MASKが共にローレベルとなる。また、上述したように、図8ではソフトストップ動作が行われないと仮定されており、信号PROTONのアップエッジを受けて電圧SS_INT及びSS_EXTが急速に0Vにまで低下している。 In case CS1, the rising edge of signal PROTON after timing tA4 is received, mask information is discarded, and signals SS_INT_MASK and SS_EXT_MASK both go low. Also, as described above, it is assumed in FIG. 8 that the soft stop operation is not performed, and the voltages SS_INT and SS_EXT rapidly drop to 0V upon receiving the rising edge of the signal PROTON.
図9のケースCS2における電圧SS_INT及びSS_EXTなどの波形を説明する。図9において、実線による折れ線波形620INT、破線による折れ線波形620EXTは、夫々、ケースCS2における電圧SS_INT、SS_EXTの波形を表している。尚、タイミングtA2において、電圧SS_INT及びSS_EXTは0Vであるとする。図9において、タイミングtA2以前及びtA4以降の波形620INT及び620EXTは重なり合っている。 Waveforms such as voltages SS_INT and SS_EXT in case CS2 of FIG. 9 will be described. In FIG. 9, a polygonal-line waveform 620 INT with a solid line and a polygonal-line waveform 620 EXT with a broken line represent waveforms of voltages SS_INT and SS_EXT in case CS2, respectively. It is assumed that the voltages SS_INT and SS_EXT are 0V at the timing tA2. In FIG. 9, waveforms 620 INT and 620 EXT before timing t A2 and after t A4 overlap.
ケースCS2において、SS制御回路130は、信号PROTONのダウンエッジを受けてタイミングtA2よりSS_INTソフト上昇動作及びSS_EXTソフト上昇動作を開始する。SS_INTソフト上昇動作は電圧SS_INTが所定電圧VULに達するまで継続され、SS_EXTソフト上昇動作は電圧SS_EXTが所定電圧VULに達するまで継続される。ケースCS2では、電圧SS_INTに比べて電圧SS_EXTの上昇の傾きが小さいため、“SS_INT>SS_EXT”となって、図5のコンパレータ152では、電圧SS_EXTが基準電圧SS_REFH(ソフトスタート完了判定電圧)と比較されることになる。そして、ケースCS2では、“SS_EXT<SS_REFH”の状態から電圧SS_EXTが上昇してタイミングtA3にて電圧SS_EXTが基準電圧SS_REFHを上回る。そうすると、タイミングtA3にて信号SS_ENDにアップエッジが生じ、これを受けて所定時間だけハイレベルとなる単一のパルス信号が信号SS_END_oneshotに含められる。このとき、ケースCS2では、“SS_INT>SS_EXT”となっているため信号SS_CMPはハイレベルであり、結果、保持回路154は“1”の論理値を保持し且つ保持回路155は“0”の論理値を保持することになる。即ち、タイミングtA3以後は、信号SS_INT_MASK、SS_EXT_MASKが、夫々、ハイレベル、ローレベルとなる。タイミングtA3より前においては、信号SS_INT_MASK及びSS_EXT_MASKは共にローレベルとなっている。タイミングtA2以前における信号PROTONのハイレベルによりFF154a及び155aがリセットされるからである。尚、上述したように、コンパレータ151は、信号SS_END_oneshotのダウンエッジが発生した後には、電圧SS_INT及びSS_EXTに関係なく、信号SS_CMPのレベルをローレベルに維持する。
In case CS2, the
ケースCS2において、電圧SS_EXTが基準電圧SS_REFHに達した後も、スイッチ123がオン且つスイッチ124及び125がオフの状態が継続され、タイミングtA3よりも後であって且つタイミングtA4よりも前のタイミングにおいて、電圧SS_EXTが基準電圧SS_REFHよりも高い所定電圧VULにまで達する。尚、ケースCS2では、タイミングtA3よりも前に、電圧SS_INTが所定電圧VULに達している。
In case CS2, even after the voltage SS_EXT reaches the reference voltage SS_REF H , the
SS選択回路140は、電圧SS_INT及びSS_EXTの内、低い方の電圧を電圧Vssとしてメインコンパレータ11に出力するため、ケースCS2では、電圧SS_EXTをソフトスタート電圧とするソフトスタート動作が行われることになる。尚、ケースCS2において、タイミングtA2からタイミングtA2及びtA3間の特定タイミングに至るまでは、ソフトスタート電圧としての電圧SS_EXTが誤差信号Verrよりも低くなっており、結果、出力電圧Voutがソフトスタート電圧に基づいて徐々に上昇してゆく。但し、特定タイミングを境に出力電圧Voutが目標出力電圧に達し、以後は、電圧SS_EXTが基準電圧SS_REFHに達していなくても“Verr<SS_EXT”となって、誤差電圧Verrとリップル付き帰還電圧Vfb’の比較結果が信号CMPに現れるようになる。
Since the
ケースCS2において、タイミングtA4後の信号PROTONのアップエッジを受けて、マスク情報が破棄されて、信号SS_INT_MASK及びSS_EXT_MASKが共にローレベルとなる。また、上述したように、図9ではソフトストップ動作が行われないと仮定されており、信号PROTONのアップエッジを受けて電圧SS_INT及びSS_EXTが急速に0Vにまで低下している。 In case CS2, the rising edge of signal PROTON after timing tA4 is received, the mask information is discarded, and both signals SS_INT_MASK and SS_EXT_MASK become low level. Also, as described above, it is assumed in FIG. 9 that the soft stop operation is not performed, and the voltages SS_INT and SS_EXT rapidly drop to 0V in response to the rising edge of signal PROTON.
図5のSS回路6に内包されるソフトスタート回路は、定電流源111、スイッチ113及びコンデンサCINTと、定電流源121、スイッチ123及びコンデンサCEXTと、SS制御回路130と、SS選択回路140と、を有して構成されると考えることができる(但しコンデンサCEXTは設けられないこともある)。
The soft start circuit included in the SS
ソフトスタート回路は、スイッチング電源装置AAの起動時において(出力電圧Voutを0Vから目標出力電圧に向かわせる過程において)、SS_INTソフト上昇動作及びSS_EXTソフト上昇動作によりコンデンサCINT及びCEXTを個別に定電流(II1、IE1)にて充電し、電圧SS_INT及びSS_EXTの内、低い方の電圧をソフトスタート電圧として用いてソフトスタート動作を実行する。但し、ソフトスタート回路が出力帰還制御を担う他の回路(メインコンパレータ11や主制御回路3を含む)と協働してソフトスタート動作が実現されると考えることもできる。ソフトスタート動作が実行されているときには、基準電圧Vrefに依存することなく帰還電圧Vfbとソフトスタート電圧Vssとに基づいてトランジスタ1a及び1bのオン/オフ制御が行われることになる。
The soft start circuit sets the capacitors CINT and CEXT individually by the SS_INT soft rise operation and the SS_EXT soft rise operation at the time of starting the switching power supply AA (in the process of making the output voltage Vout go from 0V to the target output voltage). It is charged with the current (I I1 , I E1 ), and the soft start operation is performed using the lower one of the voltages SS_INT and SS_EXT as the soft start voltage. However, it can also be considered that the soft start circuit cooperates with other circuits (including the
スイッチング電源装置AAの設計者は、端子SSに接続されるコンデンサCEXTの静電容量値の調整を通じて、ソフトスタート動作での出力電圧Voutの上昇の傾きを調整することができる。コンデンサCINTは、コンデンサCEXTが非接続であっても或いはコンデンサCEXTの静電容量値が微小であっても、最低限のソフトスタート時間(スイッチング電源装置AAの起動時において出力電圧Voutが0Vから目標出力電圧に立ち上がるまでの時間)を確保するためにIC100に内蔵される。
A designer of the switching power supply AA can adjust the rising slope of the output voltage Vout during the soft start operation by adjusting the capacitance value of the capacitor CEXT connected to the terminal SS. Capacitor C_INT maintains the minimum soft-start time (when switching power supply AA starts, output voltage Vout is It is built into the
スイッチング電源装置AAの起動時におけるソフトスタート動作の実行開始時点では、コンデンサCEXTの接続有無、コンデンサCINT及びCEXT間の静電容量値の大小関係が不明であるため、S_INTソフト上昇動作及びSS_EXTソフト上昇動作の双方を実行し、電圧SS_INT及びSS_EXTの内、低い方の電圧をソフトスタート電圧として用いるようにしている。但し、ソフトスタート動作を経てマスク情報が得られた後には、コンデンサCEXTの接続有無、コンデンサCINT及びCEXT間の静電容量値の大小関係が判明しているため、マスク情報に基づきコンデンサCINT及びCEXTの何れか一方を対象コンデンサ(対象容量)として取り扱い、対象コンデンサを様々な動作に利用することが可能となる。 At the start of the soft-start operation when the switching power supply AA is started, the presence or absence of connection of the capacitor C EXT and the magnitude relationship between the capacitance values of the capacitors C INT and C EXT are unknown. Both SS_EXT soft rise operations are performed, and the lower voltage of the voltages SS_INT and SS_EXT is used as the soft start voltage. However, after the mask information is obtained through the soft start operation, the presence or absence of connection of the capacitor C EXT and the magnitude relationship between the capacitance values of the capacitors C INT and C EXT are known. Either one of C INT and C EXT can be treated as a target capacitor (target capacitance), and the target capacitor can be used for various operations.
ここで、対象コンデンサとは、タイミングtA2及びtA3間で実行されたソフトスタート動作において、コンデンサCINT及びCEXTの内、端子電圧が低い方のコンデンサである。従って、図8のケースCS1ではコンデンサCINTが対象コンデンサとなり、図9のケースCS2ではコンデンサCEXTが対象コンデンサとなる。コンデンサCINT及びCEXTの内、対象コンデンサではない方を、非対象コンデンサ(非対象容量)と称する。図8のケースCS1の如く、信号SS_INT_MASKがローレベルであって且つ信号SS_EXT_MASKがハイレベルであるマスク情報が得られたとき、SS制御回路130は、コンデンサCINTを対象コンデンサに設定し且つコンデンサCEXTを非対象コンデンサに設定する。逆に、図9にケースCS2の如く、信号SS_INT_MASKがハイレベルであって且つ信号SS_EXT_MASKがローレベルであるマスク情報が得られたとき、SS制御回路130は、コンデンサCINTを非対象コンデンサに設定し且つコンデンサCEXTを対象コンデンサに設定する。
Here, the target capacitor is the capacitor with the lower terminal voltage among the capacitors C INT and C EXT in the soft start operation executed between the timings t A2 and t A3 . Therefore, in case CS1 of FIG. 8, the capacitor C-- INT is the target capacitor, and in case CS2 of FIG. 9, the capacitor C-- EXT is the target capacitor. Of the capacitors C_INT and C_EXT , the one that is not the target capacitor is referred to as the asymmetric capacitor (asymmetric capacitance). As in case CS1 of FIG. 8, when the mask information is obtained that the signal SS_INT_MASK is at a low level and the signal SS_EXT_MASK is at a high level, the
上述の内容を基本とするスイッチング電源装置AAに関する詳細な動作例や応用例、変形例を、以下の第1~第9実施例の中で説明する。特に記述無き限り且つ矛盾無き限り、本実施形態において上述した事項が後述の第1~第9実施例に適用され、第1~第9実施例において上述の内容と矛盾する事項については、第1~第9実施例での記載が優先される。また矛盾無き限り、以下に述べる第1~第9実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる(即ち第1~第9実施例の内の任意の2以上の実施例を組み合わせることも可能である)。 Detailed operation examples, application examples, and modification examples of the switching power supply AA based on the above contents will be described in the following first to ninth embodiments. Unless otherwise stated and inconsistent, the matters described above in this embodiment are applied to the first to ninth embodiments described later. Priority is given to the descriptions in the to ninth embodiments. In addition, as long as there is no contradiction, the matters described in any of the first to ninth embodiments described below can also be applied to any other embodiment (that is, the It is also possible to combine any two or more examples within).
[第1実施例]
第1実施例を説明する。第1実施例では、マスク情報をソフトストップ動作に利用する形態を説明する。
[First embodiment]
A first embodiment will be described. In the first embodiment, a mode in which mask information is used for soft stop operation will be described.
図10及び図11は、ソフトストップ動作に注目した各種信号波形などが示されている。但し、図10では上述のケースCS1が想定されており、図11では上述のケースCS2が想定されている。ケースCS1では、図8のタイミングtA3の時点でコンデンサCINTが対象コンデンサに設定され且つコンデンサCEXTが非対象コンデンサに設定されると言え、ケースCS2では、図9のタイミングtA3の時点でコンデンサCEXTが対象コンデンサに設定され且つコンデンサCINTが非対象コンデンサに設定されると言える。非対象コンデンサは、使用がマスクされるコンデンサに相当する。 10 and 11 show various signal waveforms and the like focusing on the soft stop operation. However, FIG. 10 assumes the above-described case CS1, and FIG. 11 assumes the above-described case CS2. It can be said that in case CS1, the capacitor C_INT is set as the target capacitor and the capacitor C_EXT is set as the non-target capacitor at timing t A3 in FIG. 8, and in case CS2, at timing t A3 in FIG. It can be said that capacitor C - - EXT is set to be the target capacitor and capacitor C - - INT is set to be the non-target capacitor. Asymmetric capacitors correspond to capacitors whose use is masked.
イネーブル入力信号ENINをハイレベルにしてスイッチング電源装置AAを起動した後の、ローレベルのイネーブル入力信号ENINは、スイッチング電源装置AAの動作の停止を指示する停止指示信号として機能する。タイミングtA4では、信号ENINの低下の結果として信号ENOUTにダウンエッジが生じている。スイッチング電源装置AAの動作の停止とは、トランジスタ1a及び1bのスイッチング動作を停止させて、入力電圧Vinから出力電圧Voutを生成する動作を停止させることを意味する。
After the enable input signal EN IN is set to high level to start the switching power supply AA, the low level enable input signal EN IN functions as a stop instruction signal that instructs to stop the operation of the switching power supply AA. At time t A4 , there is a falling edge on signal EN OUT as a result of signal EN IN falling. Stopping the operation of the switching power supply AA means stopping the switching operation of the
図10を参照し、ケースCS1におけるソフトストップ動作を説明する。図10において、実線による折れ線波形630INT、破線による折れ線波形630EXTは、夫々、ケースCS1における電圧SS_INT、SS_EXTの波形を表している。ケースCS1において、タイミングtA4に至るまでの各動作及び各信号状態は、図8を参照して上述した通りである。タイミングtA2から始まるソフトスタート動作を経て電圧SS_INT及びSS_EXTは所定電圧VULに達し(図8参照)、タイミングtA4において電圧SS_INT及びSS_EXTは所定電圧VULと一致しているものとする。
The soft stop operation in case CS1 will be described with reference to FIG. In FIG. 10, a polygonal-
タイミングtA4での信号ENOUTのダウンエッジを受けて、SS制御回路130は、マスク情報に基づき、対象コンデンサ及び非対象コンデンサの内、対象コンデンサの蓄積電荷のみを定電流にて放電させるソフトストップ動作を行う。従って、図10のケースCS1において、SS制御回路130は、タイミングtA4にてSS_INTソフト下降動作を開始し、一方で非対象コンデンサとしてのコンデンサCEXTに繋がるスイッチ123~125を全てオフとする(但しスイッチ123はオンであっても構わない)。
Receiving the falling edge of the signal EN OUT at timing t A4 , the
故に、ケースCS1では、タイミングtA4を起点にして電圧SS_INTが所定電圧VULから徐々に下降してゆき、タイミングtA5を境に電圧SS_INTが基準電圧SS_REFLを下回り、一方、非対象コンデンサとしてのコンデンサCEXTはタイミングtA4及びtA5間で放電されないので電圧SS_EXTは所定電圧VULに維持されている。ケースCS1では、タイミングtA4及びtA5間において“SS_INT<SS_EXT”であるため、SS選択回路140からは、コンデンサCINTの静電容量値に依存する傾きにて徐々に下降してゆく電圧SS_INTがソフトストップ電圧Vssとしてメインコンパレータ11に出力され、この際、“SS_INT=Vss<Verr”となるので出力電圧Voutがソフトストップ電圧Vssの下降に伴って目標出力電圧から0Vに向けて徐々に下降してゆく(但し、タイミングtA4の直後において、未だ“SS_INT=Vss<Verr”が成立していない期間では、出力電圧Voutが目標出力電圧に一致する)。
Therefore, in case CS1, the voltage SS_INT gradually decreases from the predetermined voltage VUL starting at the timing tA4 , and the voltage SS_INT drops below the reference voltage SS_REFL at the timing tA5. is not discharged between timings tA4 and tA5 , the voltage SS_EXT is maintained at the predetermined voltage VUL . In case CS1, since "SS_INT<SS_EXT" between timings tA4 and tA5 , the
ケースCS1のタイミングtA5では、電圧SS_INT及びSS_EXTの内の低い方の電圧である電圧SS_INTが基準電圧SS_REFLを下回るため、信号SS_ENDにダウンエッジが生じる。SS制御回路130は、信号SS_ENDのダウンエッジを受けて出力電圧Voutが十分に低下したと判断して信号PROTONのレベルをローレベルからハイレベルに切り替える。これに連動して、スイッチ115及び125のオンによるSS_INT強下降動作及びSS_EXT強下降動作も実行され、電圧SS_INT及びSS_EXTは速やかに0Vに向かう。信号PROTONのハイレベルを受けて主制御回路3はトランジスタ1a及び1bのスイッチング動作を停止する。
At timing tA5 of case CS1, the voltage SS_INT, which is the lower voltage between the voltages SS_INT and SS_EXT, falls below the reference voltage SS_REFL , so that the signal SS_END has a falling edge. The
図11を参照し、ケースCS2におけるソフトストップ動作を説明する。図11において、実線による折れ線波形640INT、破線による折れ線波形640EXTは、夫々、ケースCS2における電圧SS_INT、SS_EXTの波形を表している。ケースCS2において、タイミングtA4に至るまでの各動作及び各信号状態は、図9を参照して上述した通りである。タイミングtA2から始まるソフトスタート動作を経て電圧SS_INT及びSS_EXTは所定電圧VULに達し(図9参照)、タイミングtA4において電圧SS_INT及びSS_EXTは所定電圧VULと一致しているものとする。
The soft stop operation in case CS2 will be described with reference to FIG. In FIG. 11, a polygonal-
タイミングtA4での信号ENOUTのダウンエッジを受けて、SS制御回路130は、マスク情報に基づき、対象コンデンサ及び非対象コンデンサの内、対象コンデンサの蓄積電荷のみを定電流にて放電させるソフトストップ動作を行う。従って、図11のケースCS2において、SS制御回路130は、タイミングtA4にてSS_EXTソフト下降動作を開始し、一方で非対象コンデンサとしてのコンデンサCINTに繋がるスイッチ113~115を全てオフとする(但しスイッチ113はオンであっても構わない)。
Receiving the falling edge of the signal EN OUT at timing t A4 , the
故に、ケースCS2では、タイミングtA4を起点にして電圧SS_EXTが所定電圧VULから徐々に下降してゆき、タイミングtA5を境に電圧SS_EXTが基準電圧SS_REFLを下回り、一方、非対象コンデンサとしてのコンデンサCINTはタイミングtA4及びtA5間で放電されないので電圧SS_INTは所定電圧VULに維持されている。ケースCS2では、タイミングtA4及びtA5間において“SS_INT>SS_EXT”であるため、SS選択回路140からは、コンデンサCEXTの静電容量値に依存する傾きにて徐々に下降してゆく電圧SS_EXTがソフトストップ電圧Vssとしてメインコンパレータ11に出力され、この際、“SS_EXT=Vss<Verr”となるので出力電圧Voutがソフトストップ電圧Vssの下降に伴って目標出力電圧から0Vに向けて徐々に下降してゆく(但し、タイミングtA4の直後において、未だ“SS_EXT=Vss<Verr”が成立していない期間では、出力電圧Voutが目標出力電圧に一致する)。
Therefore, in case CS2, the voltage SS_EXT gradually decreases from the predetermined voltage VUL starting at the timing tA4 , and the voltage SS_EXT falls below the reference voltage SS_REFL at the timing tA5. is not discharged between timings tA4 and tA5 , the voltage SS_INT is maintained at the predetermined voltage VUL . In case CS2, since “SS_INT>SS_EXT” between timings tA4 and tA5 , the
ケースCS2のタイミングtA5では、電圧SS_INT及びSS_EXTの内の低い方の電圧である電圧SS_EXTが基準電圧SS_REFLを下回るため、信号SS_ENDにダウンエッジが生じる。SS制御回路130は、信号SS_ENDのダウンエッジを受けて出力電圧Voutが十分に低下したと判断して信号PROTONのレベルをローレベルからハイレベルに切り替える。これに連動して、スイッチ115及び125のオンによるSS_INT強下降動作及びSS_EXT強下降動作も実行され、電圧SS_INT及びSS_EXTは速やかに0Vに向かう。信号PROTONのハイレベルを受けて主制御回路3はトランジスタ1a及び1bのスイッチング動作を停止する。
At timing tA5 of case CS2, the voltage SS_EXT, which is the lower voltage between the voltages SS_INT and SS_EXT, falls below the reference voltage SS_REFL , so that the signal SS_END has a falling edge. The
上述の如く、図10のケースCS1では、タイミングtA4及びtA5間において電圧SS_INTをソフトストップ電圧Vssとして用いたソフトストップ動作が実行され、図11のケースCS2では、タイミングtA4及びtA5間において電圧SS_EXTをソフトストップ電圧Vssとして用いたソフトストップ動作が実行される。 As described above, in case CS1 of FIG. 10, the soft stop operation is performed using the voltage SS_INT as the soft stop voltage Vss between timings tA4 and tA5 , and in case CS2 of FIG. , a soft stop operation is performed using the voltage SS_EXT as the soft stop voltage Vss.
図5のSS回路6に内包されるソフトストップ回路は、定電流源112、スイッチ114及びコンデンサCINTと、定電流源122、スイッチ124及びコンデンサCEXTと、SS制御回路130と、SS選択回路140と、を有して構成されると考えることができる(但しコンデンサCEXTは設けられないこともある)。
The soft stop circuits included in the
ソフトストップ回路は、ソフトストップ動作において、ソフトスタート動作により蓄積された対象コンデンサの蓄積電荷を放電用の定電流(II2又はIE2)にて放電させてゆき、非対象コンデンサの端子電圧に関係無く、その放電の過程における対象コンデンサの端子電圧をソフトストップ電圧Vssとして用いる。図10及び図11の方法では、ソフトストップ動作において、対象コンデンサ及び非対象コンデンサの内、対象コンデンサのみを放電用の定電流にて放電させるようにしている。 In the soft-stop operation, the soft-stop circuit discharges the charge accumulated in the target capacitor by the soft-start operation with a constant discharge current ( II2 or IE2 ), and the voltage is related to the terminal voltage of the non-target capacitor. Instead, the terminal voltage of the target capacitor in the discharging process is used as the soft stop voltage Vss. In the method of FIGS. 10 and 11, in the soft stop operation, only the target capacitor among the target capacitor and the non-target capacitor is discharged with a constant discharge current.
ソフトストップ動作が実行されているときには、基準電圧Vrefに依存することなく帰還電圧Vfbとソフトストップ電圧Vssとに基づいてトランジスタ1a及び1bのオン/オフ制御が行われることになる。一方、定常状態においては(即ち、ソフトスタート動作の終了後であって且つソフトストップ動作が実行されていないときには)、帰還電圧Vfbと基準電圧Vrefとに基づいてトランジスタ1a及び1bのオン/オフ制御が行われる。
When the soft stop operation is performed, the
ここで、本実施形態のスイッチング電源装置AAとの対比に供される参考電源装置を考える。参考電源装置は、スイッチング電源装置AAから、マスク情報を取得及び保持する機能を除外した装置である。参考電源装置においてソフトストップ動作を行おうとした場合、コンデンサCINT及びCEXTの静電容量値の大小関係が不明であるため、スイッチ114及び124の双方をオンするしかなく、SS選択回路140の機能により電圧SS_INT及びSS_EXTの内の低い方の電圧がソフトストップ電圧Vssとしてメインコンパレータ11に出力されることになる。そうすると例えば、コンデンサCEXTが端子SSに接続されていない場合においては、タイミングtA4の後、ソフトストップ電圧Vssが急峻に0Vへと下降するため、出力電圧Voutも急峻に0Vに下降することになる。これでは、所望のソフトストップ動作が得られない。
Consider a reference power supply for comparison with the switching power supply AA of the present embodiment. The reference power supply is a switching power supply AA from which the function of acquiring and holding mask information is removed. When attempting to perform a soft stop operation in the reference power supply, since the magnitude relationship between the capacitance values of the capacitors C INT and C EXT is unknown, there is no choice but to turn on both the
本実施形態に係るスイッチング電源装置AAでは、起動時でのソフトスタート動作の段階でマスク情報が取得され、それを利用して対象コンデンサ及び非対象コンデンサを設定することができるので、コンデンサCEXTの有無やコンデンサCEXTの静電容量値の大小に依存せず、所望のソフトストップ動作が得ることができる。 In the switching power supply AA according to the present embodiment, the mask information is acquired at the stage of the soft start operation at startup, and the mask information can be used to set the target capacitor and the non- target capacitor. A desired soft stop operation can be obtained regardless of the presence or absence of the capacitor C_EXT and the magnitude of the capacitance value of the capacitor C_EXT.
[第2実施例]
第2実施例を説明する。第2実施例では第1実施例に対する変形技術を説明する。第1実施例において、ソフトストップ動作中に非対象コンデンサも放電させるようにしても良い。具体的には、第1実施例で述べた事項を基本としつつ、第2実施例では以下のようにする。
[Second embodiment]
A second embodiment will be described. In the second embodiment, a technique modified from the first embodiment will be described. In the first embodiment, the asymmetric capacitor may also be discharged during the soft stop operation. Specifically, based on the matters described in the first embodiment, the second embodiment is as follows.
まず図10のケースCS1について考える。第2実施例に係るケースCS1において、SS制御回路130は、タイミングtA4にてSS_INTソフト下降動作及びSS_EXTソフト下降動作を開始する。そうすると、タイミングtA4を起点にして電圧SS_INT及びSS_EXTが共に所定電圧VULから徐々に下降してゆくことになるが、SS制御回路130は、タイミングtA4から始まるソフトストップ動作において、マスク情報に基づき、非対象コンデンサの端子電圧である電圧SS_EXTに依存することなく対象コンデンサの端子電圧である電圧SS_INTが常にコンパレータ152の非反転側電圧として取り扱われて電圧SS_INTと基準電圧SS_REFLとの比較結果が信号SS_ENDに現れるようにコンパレータ152を制御し又はコンパレータ152への入力電圧を制御し、且つ、マスク情報に基づき、非対象コンデンサの端子電圧である電圧SS_EXTに依存することなく対象コンデンサの端子電圧である電圧SS_INTがソフトストップ電圧VssとしてSS選択回路140から出力されるようにSS選択回路140を制御し又はSS選択回路140への入力電圧を制御する。
First, consider case CS1 in FIG. In case CS1 according to the second embodiment, the
そうすると、コンデンサCINTの静電容量値に依存する傾きにて徐々に下降してゆく電圧SS_INTがソフトストップ電圧Vssとしてメインコンパレータ11に供給され、出力電圧Voutがソフトストップ電圧Vssの下降に伴って目標出力電圧から0Vに向けて徐々に下降してゆく(但し、タイミングtA4の直後において、未だ“SS_INT=Vss<Verr”が成立していない期間では、出力電圧Voutが目標出力電圧に一致する)。第2実施例に係るケースCS1において、タイミングtA5では電圧SS_INTが基準電圧SS_REFLを下回って、信号SS_ENDにダウンエッジが生じる。タイミングtA5を含むタイミングtA5以降の動作は第1実施例と同様である。
Then, the voltage SS_INT gradually decreasing with a slope depending on the capacitance value of the capacitor CINT is supplied to the
次に図11のケースCS2について考える。第2実施例に係るケースCS2において、SS制御回路130は、タイミングtA4にてSS_INTソフト下降動作及びSS_EXTソフト下降動作を開始する。そうすると、タイミングtA4を起点にして電圧SS_INT及びSS_EXTが共に所定電圧VULから徐々に下降してゆくことになるが、SS制御回路130は、タイミングtA4から始まるソフトストップ動作において、マスク情報に基づき、非対象コンデンサの端子電圧である電圧SS_INTに依存することなく対象コンデンサの端子電圧である電圧SS_EXTが常にコンパレータ152の非反転側電圧として取り扱われて電圧SS_EXTと基準電圧SS_REFLとの比較結果が信号SS_ENDに現れるようにコンパレータ152を制御し又はコンパレータ152への入力電圧を制御し、且つ、マスク情報に基づき、非対象コンデンサの端子電圧である電圧SS_INTに依存することなく対象コンデンサの端子電圧である電圧SS_EXTがソフトストップ電圧VssとしてSS選択回路140から出力されるようにSS選択回路140を制御し又はSS選択回路140への入力電圧を制御する。
Next, consider case CS2 in FIG. In case CS2 according to the second embodiment, the
そうすると、コンデンサCEXTの静電容量値に依存する傾きにて徐々に下降してゆく電圧SS_EXTがソフトストップ電圧Vssとしてメインコンパレータ11に供給され、出力電圧Voutがソフトストップ電圧Vssの下降に伴って目標出力電圧から0Vに向けて徐々に下降してゆく(但し、タイミングtA4の直後において、未だ“SS_EXT=Vss<Verr”が成立していない期間では、出力電圧Voutが目標出力電圧に一致する)。第2実施例に係るケースCS2において、タイミングtA5では電圧SS_EXTが基準電圧SS_REFLを下回って、信号SS_ENDにダウンエッジが生じる。タイミングtA5を含むタイミングtA5以降の動作は第1実施例と同様である。
Then, the voltage SS_EXT gradually decreasing with a slope dependent on the capacitance value of the capacitor C EXT is supplied to the
このように、第2実施例に係るソフトストップ回路は、ソフトストップ動作において、対象コンデンサ及び非対象コンデンサの双方の蓄積電荷を放電用の定電流(II2、IE2)にて個別に放電させるが、非対象コンデンサの端子電圧に関係なく、その放電の過程における対象コンデンサの端子電圧をソフトストップ電圧として用いるようにする。この方法によっても第1実施例と同等の作用・効果が得られる。 In this way, the soft stop circuit according to the second embodiment discharges the accumulated charges in both the target capacitor and the non-target capacitor individually with the constant discharge currents (I I2 , I E2 ) in the soft stop operation. However, regardless of the terminal voltage of the non-target capacitor, the terminal voltage of the target capacitor in the discharge process is used as the soft stop voltage. This method can also provide the same functions and effects as those of the first embodiment.
[第3実施例]
第3実施例を説明する。スイッチング電源IC100はヒカップ(Hiccup)型の短絡保護機能を備えている。ヒカップ型の短絡保護機能では、帰還電圧Vfbが所定の保護判定電圧VSCPより低い状態が所定の保護判定時間TSCP以上継続している場合に、スイッチング動作をクールダウン時間と称される時間だけ停止した後、ソフトスタート動作を伴ってスイッチング電源装置AAを再起動する。
[Third embodiment]
A third embodiment will be described. The switching
図12に、ヒカップ型の短絡保護機能に関わるIC100の動作フローチャートを示す。信号ENOUTがハイレベルとなった後、ステップS11にて信号PROTONのレベルが確認され、信号PROTONがローレベルであるとステップS11からステップS12に移行する。後述のステップS21からステップS12に移行することもあるが、初回のステップS12への移行(即ちステップS11からステップS12への移行)のタイミングはタイミングtA2に相当する(図8及び図9参照)。
FIG. 12 shows an operation flow chart of the
ステップS12において、SS制御回路130により上述のソフトスタート動作が開始され、続くステップS13にて信号SS_ENDのレベルが確認される。そして、信号SS_ENDのアップエッジが生じるとステップS14に移行する。ステップS14では、主制御回路3により定常状態でのスイッチング動作が開始される。
At step S12, the
ステップS14の後、スイッチング動作を継続実行しつつ、主制御回路3は、短絡保護回路13と協働してステップS15の短絡検出動作を実行する。ステップS15の短絡検出処理では、帰還電圧Vfbを所定の保護判定電圧VSCPと比較し、帰還電圧Vfbが保護判定電圧VSCPより低い状態が検知された場合に、その状態の継続時間をタイマにより計時する。そして、帰還電圧Vfbが保護判定電圧VSCPより低い状態が所定の保護判定時間TSCP(例えば320マイクロ秒)以上継続していることが検知された場合に限り、ステップS16への移行を生じさせる。帰還電圧Vfbが保護判定電圧VSCPより低い状態が検知されたとしても、保護判定時間TSCPの経過前に当該状態が解消されたならばタイマはリセットされる。保護判定電圧VSCPは、出力端子OUTの短絡等に起因して出力電圧Voutが異常に低下しているか否かを峻別するための閾値電圧であり、基準電圧Vrefよりも小さい正の所定電圧値を有する。
After step S14, while continuing the switching operation, the
ステップS16において、トランジスタ1a及び1bのスイッチング動作が主制御回路3により停止され且つSSカウント値にゼロを代入される。その後、ステップS17に進んで、ステップS17~S20から成るクールダウン動作がSS回路6にて行われる。クールダウン動作が開始されると、後述のステップS21を経てステップS12に戻るまで、スイッチング動作は停止されたままとなる。SSカウント値はSS制御回路130(又は主制御回路3)により管理される変数である
At step S16, the switching operations of the
ステップS17ではSS放電動作が行われる。SS放電動作では、SS_INT強下降動作又はSS_EXT強下降動作が行われ、当該SS放電動作の開始後の信号SS_ENDのダウンエッジを契機にしてステップS18に移行する。ステップS18ではSS充電動作が行われる。SS充電動作では、SS_INTソフト上昇動作又はSS_EXTソフト上昇動作が行われ、当該SS充電動作の開始後の信号SS_ENDのアップエッジを契機にしてステップS19に移行する。ステップS19ではSSカウント値に1が加算され、続くステップS20にて、SSカウント値が所定値nCLに達したか否かが確認される。SSカウント値が所定値nCLに達していない場合にはステップS20からステップS17に戻ってステップS17以降の処理が繰り返されるが、SSカウント値が所定値nCLに達しているとステップS20からステップS21に進む。値nCLは1以上の任意の整数(例えば16)を持つ。 At step S17, an SS discharging operation is performed. In the SS discharge operation, the SS_INT strong fall operation or the SS_EXT strong fall operation is performed, and the down edge of the signal SS_END after the start of the SS discharge operation triggers the shift to step S18. At step S18, the SS charging operation is performed. In the SS charging operation, the SS_INT soft rising operation or the SS_EXT soft rising operation is performed, and the rising edge of the signal SS_END after the start of the SS charging operation triggers a transition to step S19. In step S19, 1 is added to the SS count value, and in subsequent step S20, it is confirmed whether or not the SS count value has reached a predetermined value nCL . If the SS count value has not reached the predetermined value nCL , the process returns from step S20 to step S17, and the processing after step S17 is repeated. Proceed to S21. The value n CL has an arbitrary integer greater than or equal to 1 (eg 16).
ステップS21ではステップS17と同様のSS放電動作が行われ、当該SS放電動作の開始後の信号SS_ENDのダウンエッジを契機にしてステップS12に戻り、上述のステップS12以降の各ステップの処理が実行される。ステップS21を経由してステップS12に戻った場合には、再度のソフトスタート動作を伴ってスイッチング電源装置AAが再起動されることになる。 In step S21, the same SS discharging operation as in step S17 is performed, and with the falling edge of the signal SS_END after the start of the SS discharging operation as a trigger, the process returns to step S12, and the processing of the steps after step S12 described above is executed. be. When the process returns to step S12 via step S21, the switching power supply AA is restarted with another soft start operation.
ステップS17~S20によるクールダウン動作が行われる時間がクールダウン時間である。SS放電動作にかかる時間はSS充電動作にかかる時間よりも十分に短いため、実質的に、SS充電動作にかかる時間のnCL倍がクールダウン時間に相当することになる。出力端子OUTの短絡が生じると、ソフトスタート動作、短絡検出動作及びクールダウン動作が繰り返されることになるが、その繰り返しの中で毎回クールダウン時間が挿入されるので、スイッチング電源装置AAの構成部品を破損に至らせるような温度上昇を抑えることが可能となる。 The time during which the cool-down operation in steps S17 to S20 is performed is the cool-down time. Since the time required for the SS discharging operation is sufficiently shorter than the time required for the SS charging operation, n CL times the time required for the SS charging operation substantially corresponds to the cooldown time. When the output terminal OUT is short-circuited, the soft-start operation, the short-circuit detection operation, and the cool-down operation are repeated. It is possible to suppress a temperature rise that would lead to damage to the .
クールダウン動作を行うクールダウン回路は、定電流源111、スイッチ113、スイッチ115及びコンデンサCINTと、定電流源121、スイッチ123、スイッチ125及びコンデンサCEXTと、SS制御回路130と、を有して構成されると考えることができる(但しコンデンサCEXTは設けられないこともある)。
A cool-down circuit that performs a cool-down operation has a constant
第3実施例では、マスク情報がクールダウン動作に利用される。尚、マスク情報はステップS12のソフトスタート動作に基づく信号SS_ENDのアップエッジタイミングにて取得されて保持されるべきものであり、クールダウン動作中の信号SS_ENDのアップエッジに同期して更新されるべきではない。このため例えば、ワンショットパルス回路153は、信号PROTONのダウンエッジの後、初回の信号SS_ENDのアップエッジにのみに同期してパルス信号を信号SS_END_oneshotに含めて出力し、それ以後は、信号SS_ENDのレベルに関係なく信号SS_END_oneshotをローレベルに維持する回路とされて良い。この他、クールダウン動作中の信号SS_ENDのアップエッジに同期してマスク情報が更新されることの無いようにする任意の構成が採用され得る。何れにせよ、信号PROTONのダウンエッジの後、一度設定された対象コンデンサ及び非対象コンデンサは更新、変更されることは無く、その設定内容(保持されたマスク情報)は信号PROTONのアップエッジによりリセットされる。
In the third embodiment, mask information is used for cooldown operation. The mask information should be acquired and held at the rising edge timing of the signal SS_END based on the soft start operation in step S12, and should be updated in synchronization with the rising edge of the signal SS_END during the cool-down operation. is not. For this reason, for example, the one-
マスク情報のクールダウン動作への利用の詳細を説明するに先立ち、マスク情報を取得及び保持する機能を有さない上述の参考電源装置におけるクールダウン動作について説明する。今、ケースCS2、即ち、コンデンサCEXTの静電容量値の方がコンデンサCINTの静電容量値よりも大きいケースを考える。図13は、この場合における、参考電源装置でのクールダウン動作中の電圧SS_INTの波形660INT(図13の実線による折れ線に対応)及び電圧SS_EXTの波形660EXT(図13の破線による折れ線に対応)を示している。 Before describing the details of the use of the mask information for the cool-down operation, the cool-down operation in the above-described reference power supply that does not have the function of acquiring and holding the mask information will be described. Now consider case CS2, ie, the case where the capacitance value of capacitor C EXT is greater than the capacitance value of capacitor C INT . FIG. 13 shows the waveform 660 INT of the voltage SS_INT (corresponding to the solid line broken line in FIG. 13) and the waveform 660 EXT of the voltage SS_EXT (corresponding to the broken line broken line in FIG. 13) during the cool-down operation in the reference power supply in this case. ).
参考電装装置において、クールダウン動作が開始されると、まずスイッチ115及び125のオンによるSS放電動作が実行されるが、この際、電圧SS_INTの下降の傾きはコンデンサCINTの静電容量値とスイッチ115のオン抵抗値との積に依存し、電圧SS_EXTの下降の傾きはコンデンサCEXTの静電容量値とスイッチ125のオン抵抗値との積に依存する。ここで、スイッチ115及び125は同一構造を有するスイッチであって共通のオン抵抗値を有するものとする。そうすると、コンデンサCEXTの静電容量値の方がコンデンサCINTの静電容量値よりも大きい場合、SS放電動作において、電圧SS_INTの下降の傾きが電圧SS_EXTの下降の傾きよりも大きくなり、電圧SS_EXTが基準電圧SS_REFLよりも高い状態で電圧SS_INTが基準電圧SS_REFLを下回って信号SS_ENDにダウンエッジが生じ、結果、その時点でSS放電動作が終了してSS充電動作が開始される。SS充電動作は、SS放電動作の終了時点における電圧SS_INT及びSS_EXTを基準にして開始され、電圧SS_INT及びSS_EXTの内、低い方の電圧が基準電圧SS_REFHに達するまで行われる。そして、その低い方の電圧が基準電圧SS_REFHに達すると、1回分のSS放電動作と1回分のSS充電動作から成る単位処理が完了し、以後は、SSカウント値が所定値nCLに達するまで単位処理が繰り返されることになる。
In the reference electrical equipment, when the cool-down operation is started, the SS discharge operation is first performed by turning on the
ケースCS2では、コンデンサCEXTの静電容量値の方がコンデンサCINTの静電容量値よりも大きいのであるが、参考電源装置では、図13に示すように、SS充電動作にかかる時間が相対的に容量の小さいコンデンサCINTの静電容量値に基づくものとなる。即ち、相対的に容量の小さいコンデンサCINTの端子電圧がSS_INTソフト上昇動作により基準電圧SS_REFLから基準電圧SS_REFHに上昇するまでの時間が、SS充電動作にかかる時間となる。逆に、特に図示しないが、参考電源装置では、ケースCS1においてSS充電動作にかかる時間が相対的に容量の小さいコンデンサCEXTの静電容量値に基づくものとなる。 In case CS2, the capacitance value of the capacitor C_EXT is larger than the capacitance value of the capacitor C_INT . It is based on the capacitance value of the capacitor C_INT , which has a relatively small capacitance. That is, the time required for the SS charging operation is the time until the terminal voltage of the capacitor CINT , which has a relatively small capacity, rises from the reference voltage SS_REF L to the reference voltage SS_REF H by the SS_INT soft rising operation. Conversely, although not shown, in the reference power supply, the time required for the SS charging operation in the case CS1 is based on the capacitance value of the capacitor C EXT , which has a relatively small capacity.
図14(a)、(b)は、出力端子OUTの短絡条件下におけるケースCS1、CS2でのトランジスタ1aのゲート電圧Gaの波形を示している。参考電源装置においてもスイッチング電源装置AAにおいても、またケースCS1及びCS2の何れにおいても、出力端子OUTが短絡されているときには、ソフトスタート時間と保護判定時間TSCPとの和だけスイッチング動作が行われるスイッチング期間と、クールダウン時間だけスイッチング動作が停止されるクールダウン期間とが交互に訪れることになる。ソフトスタート時間とは、ソフトスタート動作が開始されてから信号SS_ENDのアップエッジが生じるまでの時間(即ちタイミングtA2及びtA3間の時間;図8等参照)を指し、ソフトスタート動作の開始後、信号SS_ENDのアップエッジが生じるまでは短絡検出動作は実行されない。
14(a) and 14(b) show waveforms of the gate voltage Ga of the
ソフトスタート時間は、ケースCS1であればコンデンサCINTの静電容量値に基づくものとなって相対的に短くなり、ケースCS2であればコンデンサCEXTの静電容量値に基づくものとなって相対的に長くなる。これは、参考電源装置にもスイッチング電源装置AAにも当てはまる。一方、出力端子OUTの短絡が生じているとき、ソフトスタート時間と保護判定時間TSCPとの和の時間分だけ大きな発熱が生じるので、ソフトスタート時間が長くなれば、その分、クールダウン時間も長くされた方が好ましい。但し、参考電源装置では、出力端子OUTの短絡条件下において、SS充電動作にかかる時間(従ってクールダウン時間)が相対的に容量の小さいコンデンサの静電容量値に基づくものとなるため、スイッチング電源装置AAの各構成部品の放熱が間に合わず、各構成部品の破損等を招く恐れがある。 In case CS1, the soft start time is based on the capacitance value of the capacitor C_INT and is relatively short, and in case CS2 it is based on the capacitance value of the capacitor C_EXT and is relatively short. significantly longer. This applies both to the reference power supply and to the switching power supply AA. On the other hand, when the output terminal OUT is short-circuited, a large amount of heat is generated by the sum of the soft start time and the protection determination time TSCP . Lengthened is preferred. However, in the reference power supply, when the output terminal OUT is short-circuited, the time required for the SS charging operation (thus the cool-down time) is based on the capacitance value of the relatively small capacitor, so the switching power supply There is a risk that the components of the apparatus AA will not be able to dissipate the heat in time, and that the components will be damaged.
これを考慮し、スイッチング電源装置AAではマスク情報をクールダウン動作に利用する。即ち、SS制御回路130は、ステップS17のSS放電動作において、マスク情報に基づき、対象コンデンサ及び非対象コンデンサの内、対象コンデンサの蓄積電荷のみを対象コンデンサに並列接続されたスイッチを介して放電させ、ステップS18のSS充電動作において、マスク情報に基づき、対象コンデンサ及び非対象コンデンサの内、対象コンデンサのみを定電流にて充電する。
Taking this into consideration, the switching power supply AA uses the mask information for cool-down operation. That is, in the SS discharge operation of step S17, the
従って、ケースCS1ではコンデンサCINTが対象コンデンサに設定されるので、ステップS17のSS放電動作において、SS制御回路130は、SS_INT強下降動作を実行し、一方で非対象コンデンサとしてのコンデンサCEXTに繋がるスイッチ123~125を全てオフとする(但しスイッチ123はオンであっても構わない)。ケースCS1でのステップS18のSS充電動作において、SS制御回路130は、SS_INTソフト上昇動作及びSS_EXTソフト上昇動作の内、SS_INTソフト上昇動作のみを実行する。
Therefore, in case CS1, the capacitor C INT is set as the target capacitor, so in the SS discharge operation of step S17, the
これにより、図15(a)に示す如くケースCS1において、SS放電動作では、SS_INT強下降動作によりコンデンサCINTの端子電圧(SS_INT)が基準電圧SS_REFL(放電完了電圧)を下回るまでコンデンサCINTの蓄積電荷が放電され、続くSS充電動作では、SS_INTソフト上昇動作によりコンデンサCINTの端子電圧(SS_INT)が基準電圧SS_REFH(充電完了電圧)を上回るまでコンデンサCINTが定電流II1にて充電されることになり、SS充電動作に係る時間がコンデンサCINTの静電容量値に基づくものとなる。図15(a)において、実線による波形670INT、破線による波形670EXTは、夫々、スイッチング電源装置AAにおけるケースCS1でのクールダウン動作中の電圧SS_INT、SS_EXTの波形を表している。 As a result, in case CS1 as shown in FIG. 15(a), in the SS discharge operation, the terminal voltage (SS_INT) of the capacitor C INT falls below the reference voltage SS_REF (discharge completion voltage) due to the SS_INT strong fall operation. is discharged, and in the following SS charging operation, the capacitor C INT is charged at a constant current I I1 until the terminal voltage (SS_INT) of the capacitor C INT exceeds the reference voltage SS_REF H (charging completion voltage) due to the SS_INT soft rising operation. will be charged and the time for the SS charge operation will be based on the capacitance value of capacitor C_INT . In FIG. 15A, a waveform 670 INT with a solid line and a waveform 670 EXT with a broken line respectively represent waveforms of voltages SS_INT and SS_EXT during cool-down operation in case CS1 in switching power supply AA.
逆に、ケースCS2ではコンデンサCEXTが対象コンデンサに設定されるので、ステップS17のSS放電動作において、SS制御回路130は、SS_EXT強下降動作を実行し、一方で非対象コンデンサとしてのコンデンサCINTに繋がるスイッチ113~115を全てオフとする(但しスイッチ113はオンであっても構わない)。ケースCS2でのステップS18のSS充電動作において、SS制御回路130は、SS_INTソフト上昇動作及びSS_EXTソフト上昇動作の内、SS_EXTソフト上昇動作のみを実行する。
Conversely, in case CS2, the capacitor C EXT is set as the target capacitor, so in the SS discharge operation of step S17, the
これにより、図15(b)に示す如くケースCS2において、SS放電動作では、SS_EXT強下降動作によりコンデンサCEXTの端子電圧(SS_EXT)が基準電圧SS_REFL(放電完了電圧)を下回るまでコンデンサCEXTの蓄積電荷が放電され、続くSS充電動作では、SS_EXTソフト上昇動作によりコンデンサCEXTの端子電圧(SS_EXT)が基準電圧SS_REFH(充電完了電圧)を上回るまでコンデンサCEXTが定電流IE1にて充電されることになり、SS充電動作に係る時間が、コンデンサCINTの静電容量値に基づくものよりも長い、コンデンサCEXTの静電容量値に基づくものとなる。図15(b)において、実線による波形680INT、破線による波形680EXTは、夫々、スイッチング電源装置AAにおけるケースCS2でのクールダウン動作中の電圧SS_INT、SS_EXTの波形を表している。 As a result, in case CS2 as shown in FIG. 15(b), in the SS discharge operation, the capacitor C EXT is discharged until the terminal voltage (SS_EXT) of the capacitor C EXT falls below the reference voltage SS_REF (discharge completion voltage) due to the SS_EXT strong fall operation. is discharged, and in the subsequent SS charging operation, the capacitor C EXT is charged at a constant current I E1 until the terminal voltage (SS_EXT) of the capacitor C EXT exceeds the reference voltage SS_REF H (charging completion voltage) due to the SS_EXT soft rise operation. will be charged and the time for the SS charge operation will be based on the capacitance value of capacitor C_EXT , which is longer than that based on the capacitance value of capacitor C_INT . In FIG. 15B, a waveform 680 INT with a solid line and a waveform 680 EXT with a broken line respectively represent waveforms of voltages SS_INT and SS_EXT during cool-down operation in case CS2 in switching power supply AA.
ステップS21におけるSS放電動作も、対象コンデンサの端子電圧に基づいて放電の完了是非を判断すべく、また、対象コンデンサを十分に放電させるべく、ステップS17のSS放電動作と同じとされる。 The SS discharge operation in step S21 is the same as the SS discharge operation in step S17 in order to determine whether the discharge is completed based on the terminal voltage of the target capacitor and to sufficiently discharge the target capacitor.
本実施例に係るスイッチング電源装置AAによれば、コンデンサCINTよりも大きな静電容量値を有するコンデンサCEXTが端子SSに接続されたとき、ソフトスタート時間が長くなるが、その分、出力端子OUTの短絡時におけるクールダウン時間も長くなるため、放熱時間を十分に確保することが可能となる。即ち、ケースCS1及びCS2の何れにおいても、信頼性の高いヒカップ型の短絡保護を実現できる。 According to the switching power supply AA according to the present embodiment, when the capacitor C EXT having a larger capacitance value than the capacitor C INT is connected to the terminal SS, the soft start time becomes longer, but the output terminal Since the cool-down time becomes longer when OUT is short-circuited, it is possible to ensure a sufficient heat dissipation time. That is, in both cases CS1 and CS2, highly reliable hiccup-type short-circuit protection can be realized.
[第4実施例]
第4実施例を説明する。第4実施例では第3実施例に対する変形技術を説明する。第3実施例において、SS放電動作中に非対象コンデンサも放電させるようにしても良いし、SS充電動作中に非対象コンデンサも充電させるようにしても良い。具体的には、第3実施例で述べた事項を基本としつつ、第4実施例では以下のようにする。第4実施例によっても第3実施例と同等の作用・効果が得られる。
[Fourth embodiment]
A fourth embodiment will be described. In the fourth embodiment, a technique modified from the third embodiment will be described. In the third embodiment, the asymmetric capacitor may be discharged during the SS discharging operation, or the asymmetric capacitor may be charged during the SS charging operation. Specifically, based on the matters described in the third embodiment, the fourth embodiment is as follows. Equivalent functions and effects to those of the third embodiment can be obtained by the fourth embodiment as well.
まず、コンデンサCINTが対象コンデンサに設定されるケースCS1について考える。第4実施例に係るケースCS1において、SS制御回路130は、ステップS17のSS放電動作にて、SS_INT強下降動作及びSS_EXT強下降動作の双方を実行する。そうすると、電圧SS_INT及びSS_EXTが共に0Vに向けて下降してゆくことになるが、SS制御回路130は、ステップS17のSS放電動作において、マスク情報に基づき、非対象コンデンサの端子電圧である電圧SS_EXTに依存することなく対象コンデンサの端子電圧である電圧SS_INTが常にコンパレータ152の非反転側電圧として取り扱われて電圧SS_INTと基準電圧SS_REFLとの比較結果が信号SS_ENDに現れるようにコンパレータ152を制御し又はコンパレータ152への入力電圧を制御する。結果、ケースCS1におけるステップS17のSS放電動作では、コンデンサCEXTの端子電圧(SS_EXT)に関係なくSS_INT強下降動作によりコンデンサCINTの端子電圧(SS_INT)が基準電圧SS_REFL(放電完了電圧)を下回るまでコンデンサCINTの蓄積電荷が放電され、その放電の完了を受けてステップS18に進むことになる。
First, consider case CS1 in which capacitor C INT is set as the target capacitor. In case CS1 according to the fourth embodiment, the
第4実施例に係るケースCS1において、SS制御回路130は、ステップS18のSS充電動作にて、SS_INTソフト上昇動作及びSS_EXTソフト上昇動作の双方を実行する。そうすると、電圧SS_INT及びSS_EXTが共に上昇してゆくことになるが、SS制御回路130は、ステップS18のSS充電動作において、マスク情報に基づき、非対象コンデンサの端子電圧である電圧SS_EXTに依存することなく対象コンデンサの端子電圧である電圧SS_INTが常にコンパレータ152の非反転側電圧として取り扱われて電圧SS_INTと基準電圧SS_REFHとの比較結果が信号SS_ENDに現れるようにコンパレータ152を制御し又はコンパレータ152への入力電圧を制御する。結果、ケースCS1におけるステップS18のSS充電動作では、コンデンサCEXTの端子電圧(SS_EXT)に関係なくSS_INTソフト上昇動作によりコンデンサCINTの端子電圧(SS_INT)が基準電圧SS_REFH(充電完了電圧)を上回るまでコンデンサCINTが定電流II1にて充電され、その充電の完了を受けてステップS19に進むことになる。
In case CS1 according to the fourth embodiment, the
但し、第4実施例に係るケースCS1においては、“CINT>CEXT”であるからマスク情報を利用せずとも、ステップS18のSS充電動作において基本的に“SS_INT<SS_EXT”となる。つまり、ステップS18のSS充電動作において、コンパレータ152は、原則通り、電圧SS_INT及びSS_EXTの内の低い方の電圧を非反転側電圧として基準電圧SS_REFHと比較し、比較結果を信号SS_ENDとして出力するようにしても良い。
However, in case CS1 according to the fourth embodiment, "C INT >C EXT " holds, so basically "SS_INT <SS_EXT" is obtained in the SS charging operation in step S18 without using the mask information. That is, in the SS charging operation of step S18, the
次に、コンデンサCEXTが対象コンデンサに設定されるケースCS2について考える。第4実施例に係るケースCS2において、SS制御回路130は、ステップS17のSS放電動作にて、SS_INT強下降動作及びSS_EXT強下降動作の双方を実行する。そうすると、電圧SS_INT及びSS_EXTが共に0Vに向けて下降してゆくことになるが、SS制御回路130は、ステップS17のSS放電動作において、マスク情報に基づき、非対象コンデンサの端子電圧である電圧SS_INTに依存することなく対象コンデンサの端子電圧である電圧SS_EXTが常にコンパレータ152の非反転側電圧として取り扱われて電圧SS_EXTと基準電圧SS_REFLとの比較結果が信号SS_ENDに現れるようにコンパレータ152を制御し又はコンパレータ152への入力電圧を制御する。結果、ケースCS2におけるステップS17のSS放電動作では、コンデンサCINTの端子電圧(SS_INT)に関係なくSS_EXT強下降動作によりコンデンサCEXTの端子電圧(SS_EXT)が基準電圧SS_REFL(放電完了電圧)を下回るまでコンデンサCEXTの蓄積電荷が放電され、その放電の完了を受けてステップS18に進むことになる。
Next, consider case CS2 in which capacitor C EXT is set as the target capacitor. In case CS2 according to the fourth embodiment, the
第4実施例に係るケースCS2において、SS制御回路130は、ステップS18のSS充電動作にて、SS_INTソフト上昇動作及びSS_EXTソフト上昇動作の双方を実行する。そうすると、電圧SS_INT及びSS_EXTが共に上昇してゆくことになるが、SS制御回路130は、ステップS18のSS充電動作において、マスク情報に基づき、非対象コンデンサの端子電圧である電圧SS_INTに依存することなく対象コンデンサの端子電圧である電圧SS_EXTが常にコンパレータ152の非反転側電圧として取り扱われて電圧SS_EXTと基準電圧SS_REFHとの比較結果が信号SS_ENDに現れるようにコンパレータ152を制御し又はコンパレータ152への入力電圧を制御する。結果、ケースCS2におけるステップS18のSS充電動作では、コンデンサCINTの端子電圧(SS_INT)に関係なくSS_EXTソフト上昇動作によりコンデンサCEXTの端子電圧(SS_EXT)が基準電圧SS_REFH(充電完了電圧)を上回るまでコンデンサCEXTが定電流IE1にて充電され、その充電の完了を受けてステップS19に進むことになる。
In case CS2 according to the fourth embodiment, the
但し、第4実施例に係るケースCS2においては、“CINT<CEXT”であるからマスク情報を利用せずとも、ステップS18のSS充電動作において基本的に“SS_INT>SS_EXT”となる。つまり、ステップS18のSS充電動作において、コンパレータ152は、原則通り、電圧SS_INT及びSS_EXTの内の低い方の電圧を非反転側電圧として基準電圧SS_REFHと比較し、比較結果を信号SS_ENDとして出力するようにしても良い。
However, in case CS2 according to the fourth embodiment, since "C INT <C EXT ", basically "SS_INT>SS_EXT" is satisfied in the SS charging operation in step S18 without using the mask information. That is, in the SS charging operation of step S18, the
ステップS21のSS放電動作もステップS17のSS放電動作と同様とされる。即ち、ケースCS1におけるステップS21のSS放電動作では、コンデンサCEXTの端子電圧(SS_EXT)に関係なくSS_INT強下降動作によりコンデンサCINTの端子電圧(SS_INT)が基準電圧SS_REFL(放電完了電圧)を下回るまでコンデンサCINTの蓄積電荷が放電され、その放電の完了を受けてステップS12に戻ることになる。ケースCS2におけるステップS21のSS放電動作では、コンデンサCINTの端子電圧(SS_INT)に関係なくSS_EXT強下降動作によりコンデンサCEXTの端子電圧(SS_EXT)が基準電圧SS_REFL(放電完了電圧)を下回るまでコンデンサCEXTの蓄積電荷が放電され、その放電の完了を受けてステップS12に戻ることになる。 The SS discharging operation in step S21 is the same as the SS discharging operation in step S17. That is, in the SS discharge operation of step S21 in case CS1, the terminal voltage (SS_INT) of the capacitor C INT is lowered to the reference voltage SS_REF (discharge completion voltage) by the SS_INT strong drop operation regardless of the terminal voltage (SS_EXT) of the capacitor C EXT . The charge accumulated in the capacitor C-- INT is discharged until it falls below C-- INT, and upon completion of the discharge, the process returns to step S12. In the SS discharging operation of step S21 in case CS2, regardless of the terminal voltage (SS_INT) of the capacitor C INT , the SS_EXT strong falling operation causes the terminal voltage (SS_EXT) of the capacitor C EXT to drop below the reference voltage SS_REF (discharge completion voltage). The charge accumulated in the capacitor C-- EXT is discharged, and upon completion of the discharge, the process returns to step S12.
[第5実施例]
第5実施例を説明する。第5実施例に係るスイッチング電源IC100では、上述のソフトストップ動作は実行されない。つまり例えば、ソフトスタート動作を経て出力電圧Voutを目標出力電圧にて安定化させた後、スイッチング電源装置AAの動作を停止させる際(換言すればスイッチング電源IC100の動作を停止させる際)、SS回路6は電圧Vssを正の所定電圧(例えばVUL;図10及び図11参照)から0Vへと急激に低下させて良い。また、第5実施例ではクールダウン動作にて上述のマスク情報が利用されない。このため、マスク情報を生成及び保持するための保持回路154及び155(図5参照)は不要である。
[Fifth embodiment]
A fifth embodiment will be described. The switching
代わりに、第5実施例では、SS回路6に対し図16に示すクールダウン用判定回路160が設けられ、当該判定回路160を利用してクールダウン動作が実現される。第5実施例において、クールダウン動作を行うクールダウン回路は、図5に示される定電流源111、スイッチ113、スイッチ115及びコンデンサCINTと、定電流源121、スイッチ123、スイッチ125及びコンデンサCEXTと、SS制御回路130とに加えて、図16のクールダウン用判定回路160を有している、と考えることができる(但しコンデンサCEXTは設けられないこともある)。
Instead, in the fifth embodiment, the
クールダウン用判定回路160は、コンパレータ161及び162と、スイッチ回路163と、比較結果統合回路164と、を備える。コンパレータ161の非反転入力端子、反転入力端子に対し、夫々、電圧SS_INT、基準電圧SS_REFが入力される。コンパレータ161は、自身に入力された電圧SS_INT及び基準電圧SS_REFを比較して、比較結果を示す信号CMP_INTを出力する。この際、電圧SS_INTが基準電圧SS_REFよりも高ければハイレベルの信号CMP_INTを出力し、電圧SS_INTが基準電圧SS_REFよりも低ければローレベルの信号CMP_INTを出力する。“SS_INT=SS_REF”であるとき、信号CMP_INTのレベルはハイレベル及びローレベルの何れかとなる。
The cool-down
コンパレータ162の非反転入力端子、反転入力端子に対し、夫々、電圧SS_EXT、基準電圧SS_REFが入力される。コンパレータ162は、自身に入力された電圧SS_EXT及び基準電圧SS_REFを比較して、比較結果を示す信号CMP_EXTを出力する。この際、電圧SS_EXTが基準電圧SS_REFよりも高ければハイレベルの信号CMP_EXTを出力し、電圧SS_EXTが基準電圧SS_REFよりも低ければローレベルの信号CMP_EXTを出力する。“SS_EXT=SS_REF”であるとき、信号CMP_EXTのレベルはハイレベル及びローレベルの何れかとなる。
A voltage SS_EXT and a reference voltage SS_REF are input to the non-inverting input terminal and the inverting input terminal of the
コンパレータ161及び162の各反転入力端子に入力される基準電圧SS_REFは、基準電圧SS_REFH(例えば690mV)、又は、基準電圧SS_REFHよりも低い基準電圧SS_REFL(例えば50mV)である。スイッチ回路163は、基準電圧SS_REFH及びSS_REFLの何れか一方を基準電圧SS_REFとして選択的にコンパレータ161及び162の各反転入力端子に供給する。基準電圧SS_REFH及びSS_REFLの何れを基準電圧SS_REFとしてコンパレータ161及び162に供給するかは、SS制御回路130(図5参照)によって制御されて良い。複数のFETにてスイッチ回路163を構成することができる。
The reference voltage SS_REF input to each inverting input terminal of the
基準電圧SS_REFHは、電圧SS_INT及びSS_EXTが上昇する過程において、それらが十分に上昇したか否かを峻別するための閾値として機能する。故に、SS_INTソフト上昇動作及びSS_EXTソフト上昇動作(図6(a)及び図7(a)参照)が行われる際には、基準電圧SS_REFとして基準電圧SS_REFHがコンパレータ161及び162に入力される。一方、基準電圧SS_REFLは、電圧SS_INT及びSS_EXTが下降する過程において、それらが十分に下降したか否かを峻別するための閾値として機能する。故に、SS_INT強下降動作及びSS_EXT強下降動作(図6(c)及び図7(c)参照)が行われる際には、基準電圧SS_REFとして基準電圧SS_REFLがコンパレータ161及び162に入力される。
The reference voltage SS_REF H functions as a threshold for judging whether or not the voltages SS_INT and SS_EXT have sufficiently increased in the process of increasing. Therefore, when the SS_INT soft rise operation and the SS_EXT soft rise operation (see FIGS. 6(a) and 7(a)) are performed, the reference voltage SS_REF H is input to the
比較結果統合回路164は、コンパレータ161及び162からの信号CMP_INT及びCMP_EXTに基づいて、信号CHG_END及びDISCHG_ENDを出力する。比較結果統合回路164は、信号CMP_INT及びCMP_EXTの双方がハイレベルであるときに限り信号CHG_ENDをハイレベルとし、それ以外のときには信号CHG_ENDをローレベルとする。比較結果統合回路164は、信号CMP_INT及びCMP_EXTの双方がローレベルであるときに限り信号DISCHG_ENDをハイレベルとし、それ以外のときには信号DISCHG_ENDをローレベルとする。
The comparison
上述したように、スイッチング電源IC100はヒカップ(Hiccup)型の短絡保護機能を備えている。ヒカップ型の短絡保護機能では、帰還電圧Vfbが所定の保護判定電圧VSCPより低い状態が所定の保護判定時間TSCP以上継続している場合に、スイッチング動作をクールダウン時間と称される時間だけ停止した後、ソフトスタート動作を伴ってスイッチング電源装置AAを再起動する。
As described above, the switching
図17に、第5実施例に係り、ヒカップ型の短絡保護機能に関わるIC100の動作フローチャートを示す。図17に示されるステップS11~S16の処理は第3実施例(図12参照)で述べたものと同じである。即ち、上述のステップS11~S13の処理を経て、ステップS14において主制御回路3により定常状態でのスイッチング動作が開始されると、主制御回路3は、スイッチング動作を継続実行しつつ、短絡保護回路13と協働してステップS15の短絡検出動作を実行する。そして、帰還電圧Vfbが保護判定電圧VSCPより低い状態が所定の保護判定時間TSCP(例えば320マイクロ秒)以上継続していることが検知された場合に限り、ステップS16への移行を生じさせる。ステップS16において、トランジスタ1a及び1bのスイッチング動作が主制御回路3により停止され且つSSカウント値にゼロを代入される。
FIG. 17 shows an operation flowchart of the
図12に対応する第3実施例では、ステップS16の後、ステップS17に進む。これに対し、図17に対応する第5実施例では、ステップS16の後、ステップS17ではなく、ステップS17aに進んでステップS17a~S20aから成るクールダウン動作がSS回路6により行われる。クールダウン動作が開始されると、後述のステップS21aを経てステップS12に戻るまで、スイッチング動作は停止されたままとなる。SSカウント値はSS制御回路130(又は主制御回路3)により管理される変数である。
In the third embodiment corresponding to FIG. 12, after step S16, the process proceeds to step S17. On the other hand, in the fifth embodiment corresponding to FIG. 17, after step S16, the
ステップS17aではSS放電動作が行われる。ステップS17aのSS放電動作では、基準電圧SS_REFL(例えば50mV)がコンパレータ161及び162の各反転入力端子に供給された状態でSS_INT強下降動作及びSS_EXT強下降動作が行われ、当該SS放電動作の開始後の信号DISCHG_ENDのアップエッジを契機にしてステップS18aに移行する。即ち、ステップS17aのSS放電動作では、コンデンサCINTに並列接続されたスイッチ115及びコンデンサCEXTに並列接続されたスイッチ125(図5参照)の夫々をオンとすることにより電圧SS_INT(即ちコンデンサCINTの端子電圧)及び電圧SS_EXT(即ちコンデンサCEXTの端子電圧)の双方が所定の基準電圧SS_REFL(放電完了電圧)より低くなるまでコンデンサCINT及びCEXTの蓄積電荷を放電し、それらの放電の完了後にステップS18aに移行する。
At step S17a, the SS discharging operation is performed. In the SS discharging operation of step S17a, the SS_INT strong falling operation and the SS_EXT strong falling operation are performed with the reference voltage SS_REF L (for example, 50 mV) supplied to the inverting input terminals of the
ステップS18aではSS充電動作が行われる。ステップS18aのSS充電動作では、基準電圧SS_REFH(例えば690mV)がコンパレータ161及び162の各反転入力端子に供給された状態でSS_INTソフト上昇動作及びSS_EXTソフト上昇動作が行われ、当該SS充電動作の開始後の信号CHG_ENDのアップエッジを契機にしてステップS19aに移行する。即ち、ステップS18aのSS充電動作では、スイッチ115及び125(図5参照)の夫々をオフとしつつ電圧SS_INT(即ちコンデンサCINTの端子電圧)及び電圧SS_EXT(即ちコンデンサCEXTの端子電圧)の双方が所定の基準電圧SS_REFH(充電完了電圧)より高くなるまでコンデンサCINT及びCEXTの夫々を充電用定電流(II1、IE1)にて充電し、それらの充電の完了後にステップS19aに移行する。
At step S18a, the SS charging operation is performed. In the SS charging operation of step S18a, the SS_INT soft rising operation and the SS_EXT soft rising operation are performed while the reference voltage SS_REF H (for example, 690 mV) is supplied to the inverting input terminals of the
ステップS19aではSSカウント値に1が加算され、続くステップS20aにて、SSカウント値が所定値nCLに達したか否かが確認される。SSカウント値が所定値nCLに達していない場合にはステップS20aからステップS17aに戻ってステップS17a以降の処理が繰り返されるが、SSカウント値が所定値nCLに達しているとステップS20aからステップS21aに進む。値nCLは1以上の任意の整数(例えば16)を持つ。 In step S19a, 1 is added to the SS count value, and in subsequent step S20a, it is confirmed whether or not the SS count value has reached a predetermined value n CL . If the SS count value has not reached the predetermined value nCL , the process returns from step S20a to step S17a, and the processing after step S17a is repeated. Proceed to S21a. The value n CL has an arbitrary integer greater than or equal to 1 (eg 16).
ステップS21aではステップS17aと同様のSS放電動作が行われ、当該SS放電動作の開始後の信号DISCHG_ENDのアップエッジを契機にしてステップS12に戻り、上述のステップS12以降の各ステップの処理が実行される。ステップS21aを経由してステップS12に戻った場合には、再度のソフトスタート動作を伴ってスイッチング電源装置AAが再起動されることになる。 In step S21a, an SS discharging operation similar to that in step S17a is performed, and with the rising edge of the signal DISCHG_END after the start of the SS discharging operation as a trigger, the process returns to step S12, and the processing of the steps after step S12 described above is executed. be. When the process returns to step S12 via step S21a, the switching power supply AA is restarted with another soft start operation.
ステップS17a~S20aによるクールダウン動作が行われる時間がクールダウン時間である。SS放電動作にかかる時間はSS充電動作にかかる時間よりも十分に短いため、実質的に、SS充電動作にかかる時間のnCL倍がクールダウン時間に相当することになる。出力端子OUTの短絡が生じると、ソフトスタート動作、短絡検出動作及びクールダウン動作が繰り返されることになるが、その繰り返しの中で毎回クールダウン時間が挿入されるので、スイッチング電源装置AAの構成部品を破損に至らせるような温度上昇を抑えることが可能となる。 The time during which the cool-down operations in steps S17a to S20a are performed is the cool-down time. Since the time required for the SS discharging operation is sufficiently shorter than the time required for the SS charging operation, n CL times the time required for the SS charging operation substantially corresponds to the cooldown time. When the output terminal OUT is short-circuited, the soft-start operation, the short-circuit detection operation, and the cool-down operation are repeated. It is possible to suppress a temperature rise that would lead to damage to the .
本実施例に係るスイッチング電源装置AAによれば、コンデンサCINTよりも大きな静電容量値を有するコンデンサCEXTが端子SSに接続されている場合、クールダウン時間がコンデンサCEXTの静電容量値に対応して比較的長くなるため、放熱時間を十分に確保できる。また、コンデンサCEXTの静電容量値がコンデンサCINTのそれよりも小さい場合や、コンデンサCEXTが端子SSに接続されていない場合でも、コンデンサCINTに対応する時間分だけクールダウン時間を確保できる。即ち、何れの場合においても、信頼性の高いヒカップ型の短絡保護を実現できる。 According to the switching power supply AA according to the present embodiment, when the capacitor C EXT having a larger capacitance value than the capacitor C INT is connected to the terminal SS, the cool-down time is equal to the capacitance value of the capacitor C EXT . is relatively long corresponding to , a sufficient heat dissipation time can be secured. In addition, even if the capacitance value of the capacitor C EXT is smaller than that of the capacitor C INT , or if the capacitor C EXT is not connected to the terminal SS, the cool down time corresponding to the capacitor C INT is ensured. can. That is, in either case, highly reliable hiccup-type short-circuit protection can be realized.
[第6実施例]
第6実施例を説明する。電源IC100は、図12及び図17のステップS12及びS13を経てステップS14にて定常状態でのスイッチング動作を開始した後、所定の異常の有無を検出するための異常検出動作を継続的に実行できる。第3~第5実施例では、その異常検出動作の例として短絡検出動作を挙げており、短絡検出動作では、帰還電圧Vfbが保護判定電圧VSCPより低い状態が所定の保護判定時間TSCP以上継続するという異常の有無を検出している。尚、当該異常に対する異常検出回路は短絡保護回路13を含んで構成される。しかしながら、ステップS14の後、ステップS16への移行の契機となる、ステップS15にて検出されるべき所定の異常(以下、便宜上、異常Jと称する)は、短絡検出動作にて検出されるものに限定されない。但し、異常Jは、出力トランジスタ1a又は1bを介した電流の流れを通じてスイッチング電源装置AA内の構成部品(特に例えばトランジスタ1a)に大きな発熱をもたらす異常であるとする(故に、クールダウン動作が有益に機能する)。
[Sixth embodiment]
A sixth embodiment will be described. After the
例えば、異常Jは、トランジスタ1a又は1bに過電流が流れるという異常であっても良い。この場合例えば、異常検出回路の例としての過電流保護回路12に、トランジスタ1a又は1bに流れる電流の大きさIQを検出するための回路を設けておき、所定の過電流閾値以上の大きさIQが検出されたとき異常Jが検出されたとしてステップS15からステップS16への移行を発生させる方式、或いは、一定時間長を有する単位区間での大きさIQの平均値が所定の過電流閾値以上であるとき異常Jが検出されたとしてステップS15からステップS16への移行を発生させる方式を採用しても良い(前者の方式は、特に、後述のシリーズ電源装置において有益となりうる)。
For example, the anomaly J may be an anomaly in which an overcurrent flows through the
また例えば、異常Jは、監視対象温度が高すぎるという異常であっても良い。この場合例えば、電源IC100内の所定箇所の温度である監視対象温度を検出する機能を異常検出回路の例としてのサーマルシャットダウン回路16に持たせておき、監視対象温度が所定の温度TMPTH以上となったとき異常Jが検出されたとしてステップS15からステップS16への移行を発生させる方式、或いは、監視対象温度が所定の温度TMPTH以上となっている状態が所定時間以上継続しているとき異常Jが検出されたとしてステップS15からステップS16への移行を発生させる方式を採用しても良い。但し、監視対象温度が温度TMPTHよりも高いシャットダウン温度以上となったときには、ステップS15からステップS16に移行するのではなく、電源IC100がシャットダウンされても良い。電源IC100がシャットダウンされると、入力端子VINへの入力電圧Vinの供給を一旦遮断してから入力電圧Vinを再供給するか、信号ENINをローレベルに落としてから信号ENINを再度ハイレベルにしない限り、電源IC100は再起動しない。
Further, for example, the abnormality J may be an abnormality that the temperature to be monitored is too high. In this case, for example, the
[第7実施例]
第7実施例を説明する。SS回路6に関わる本発明を、コンスタントオンタイム制御方式が採用されたスイッチング電源装置AAに対して適用する構成を上述したが、本発明は任意の制御方式が採用されたスイッチング電源装置に対して適用可能である。即ち例えば、電圧モード制御方式や電流モード制御法方式が採用されたスイッチング電源装置に本発明が適用されても良い。上述の内容を参照しつつ例示するならば、図18に示すように、主制御回路3に対応する制御回路3aは、基準電圧Vref及び電圧Vssの内の低い方の電圧と帰還電圧Vfbとを比較し、それらの差に相当する電圧を三角波と比較することでパルス幅変調信号を生成して、該パルス幅変調信号を制御信号Cntaとしても良い。
[Seventh embodiment]
A seventh embodiment will be described. The configuration in which the present invention relating to the
また、入力電圧Vinが加わる端子と出力電圧Voutが加わる端子との間に直列に介在する出力トランジスタ(1a)を、スイッチング素子としてではなく、線形領域(能動領域)で動作させるシリーズ電源装置に対して、本発明を適用することも可能である。上述の内容を参照しつつ例示するならば、当該シリーズ電源装置では、図19に示すように、図1の構成を基準にしてインダクタL1の削除を通じ端子SWが出力端子OUTに直結され且つトランジスタ1bが削除され、主制御回路3に対応する制御回路3bは、基準電圧Vref及び電圧Vssの内の低い方の電圧と帰還電圧Vfbとを比較し、それらの差に応じた電圧であってトランジスタ1aを線形領域で動作させるゲート電圧をトランジスタ1aのゲートに供給すれば良い。このとき、トランジスタ1aには上記差に応じたドレイン電流が継続的に流れることになる。
In addition, for a series power supply device in which an output transistor (1a) interposed in series between a terminal to which an input voltage Vin is applied and a terminal to which an output voltage Vout is applied is operated not as a switching element but in a linear region (active region). It is also possible to apply the present invention. As an example with reference to the above contents, in the series power supply, as shown in FIG. 19, the terminal SW is directly connected to the output terminal OUT through the elimination of the inductor L1 based on the configuration of FIG. is deleted, and the
[第8実施例]
第8実施例を説明する。スイッチング電源装置AAを含む本発明に係る電源装置は任意の種類の電気機器に搭載可能であり、当該電気機器内の任意の機能回路の駆動電圧として電源装置の出力電圧Voutを利用できる。
[Eighth embodiment]
An eighth embodiment will be described. The power supply according to the present invention, including the switching power supply AA, can be mounted on any type of electrical equipment, and the output voltage Vout of the power supply can be used as the drive voltage for any functional circuit in the electrical equipment.
図20に、本発明に係る電源装置が搭載される電気機器の例としての複写機の外観図を示す。この他、例えば、本発明に係る電源装置が搭載される電気機器は、携帯電話機(スマートホンに分類される携帯電話機を含む)、携帯情報端末、タブレット型パーソナルコンピュータ、テレビ受像機、プロジェクタ、デジタルカメラ、MP3プレイヤー、歩数計、又は、Bluetooth(登録商標)ヘッドセットであって良い。 FIG. 20 shows an external view of a copier as an example of electrical equipment in which the power supply device according to the present invention is mounted. In addition, for example, electrical equipment equipped with the power supply device according to the present invention includes mobile phones (including mobile phones classified as smart phones), personal digital assistants, tablet personal computers, television receivers, projectors, digital It can be a camera, an MP3 player, a pedometer, or a Bluetooth headset.
[第9実施例]
第9実施例を説明する。
[Ninth embodiment]
A ninth embodiment will be described.
スイッチング電源IC100の各構成要素は半導体集積回路の形態で形成され、当該半導体集積回路を、樹脂にて構成された筐体(パッケージ)内に封入することで半導体装置が構成される。但し、複数のディスクリート部品を用いてスイッチング電源IC100内の回路と同等の回路を構成するようにしても良い。
Each component of the switching
論理値を示す任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い(即ち論理値“1”にハイレベルを割り当てるのかローレベルを割り当てるのかは任意であって良い)。 For any signal or voltage that indicates a logic value, the relationship between high and low levels may be reversed (i.e., a logic "1" assigned a high level or a low level may be assigned arbitrarily).
トランジスタ1aをPチャネル型のMOSFETにて構成するようにしても良く、この場合には、上述のスイッチング制御が実現されるように、トランジスタ1aのゲートに供給される電圧レベルが上述のものから変形される。トランジスタ1bをPチャネル型のMOSFETにすることも可能ではある。
The
上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、MOSFETとして上述されたトランジスタを、接合型FET、IGBT(Insulated Gate Bipolar Transistor)又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第1電極、第2電極及び制御電極を有する。FETにおいては、第1及び第2電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。IGBTにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。IGBTに属さないバイポーラトランジスタにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。 Each transistor described above may be any type of transistor. For example, the transistors described above as MOSFETs can be replaced with junction FETs, IGBTs (Insulated Gate Bipolar Transistors) or bipolar transistors. Any transistor has a first electrode, a second electrode and a control electrode. In a FET, one of the first and second electrodes is the drain and the other is the source, and the control electrode is the gate. In an IGBT, one of the first and second electrodes is the collector and the other is the emitter, and the control electrode is the gate. In a bipolar transistor not belonging to an IGBT, one of the first and second electrodes is the collector and the other is the emitter and the control electrode is the base.
<<本発明の考察>>
上述の実施形態にて具体化された本発明について考察する。
<<Consideration of the present invention>>
Consider the invention as embodied in the embodiments described above.
本発明の一側面に係る電源装置W1は、入力電圧から出力電圧を生成するための出力トランジスタ(1a)と、前記出力電圧に応じた帰還電圧(Vfb)と所定の基準電圧(Vref)とに基づいて前記出力トランジスタを制御する制御回路と、当該電源装置の起動時において、徐々に上昇するソフトスタート電圧を用いて前記出力電圧を徐々に上昇させるソフトスタート動作を実行するソフトスタート回路と、を備えた電源装置であって、前記ソフトスタート回路は、当該電源装置の起動時において、静電容量値が固定された第1容量(CINT)及び静電容量値が可変の第2容量(CEXT)を個別に充電用定電流にて充電し、前記第1容量の端子電圧(即ち第1容量の蓄積電荷による第1容量の両極間電圧)及び前記第2容量の端子電圧(即ち第2容量の蓄積電荷による第2容量の両極間電圧)の内、低い方の端子電圧を前記ソフトスタート電圧として用いて前記ソフトスタート動作を実行し、当該電源装置は、前記ソフトスタート動作の終了後、所定条件が成立した際に、前記第1容量の端子電圧(SS_INT)及び前記第2容量の端子電圧(SS_EXT)の何れか一方を用いて所定動作を実行する特定回路と、前記ソフトスタート動作における前記低い方の端子電圧に対応した容量を対象容量に設定する対象容量設定回路と、を更に備え、前記特定回路は、前記第1容量及び前記第2容量の内、前記対象容量に設定された容量の端子電圧を用いて前記所定動作を実行することを特徴とする。 A power supply device W1 according to one aspect of the present invention includes an output transistor (1a) for generating an output voltage from an input voltage, a feedback voltage (Vfb) corresponding to the output voltage, and a predetermined reference voltage (Vref). a control circuit for controlling the output transistor based on the power supply device; wherein the soft start circuit includes a first capacitor (C INT ) with a fixed capacitance value and a second capacitor (C INT ) with a variable capacitance value at the start of the power supply device EXT ) is individually charged with a constant charging current, and the terminal voltage of the first capacitor (that is, the voltage between the electrodes of the first capacitor due to the accumulated charge in the first capacitor) and the terminal voltage of the second capacitor (that is, the second The soft start operation is performed using the lower terminal voltage of the voltage between the electrodes of the second capacitor due to the accumulated charge of the capacitor as the soft start voltage, and after the soft start operation is completed, the power supply device: a specific circuit that performs a predetermined operation using either one of the terminal voltage (SS_INT) of the first capacitor and the terminal voltage (SS_EXT) of the second capacitor when a predetermined condition is satisfied; a target capacity setting circuit for setting a target capacity to a capacity corresponding to the lower terminal voltage, wherein the specific circuit selects one of the first capacity and the second capacity as the target capacity. The predetermined operation is performed using the terminal voltage of the capacitor.
静電容量値が固定された第1容量及び静電容量値が可変の第2容量を個別に充電用定電流にて充電したときの、第1容量の端子電圧及び第2容量の端子電圧の内、低い方の端子電圧をソフトスタート電圧として用いてソフトスタート動作を実行することで、第1容量及び第2容量の関係に応じたソフトスタート動作を実現することができる。即ち例えば、第2容量の静電容量値が相対的に大きい場合には、第2容量の端子電圧をソフトスタート電圧として用いたソフトスタート動作が実行されることで第2容量に応じた十分に緩やかな出力電圧上昇を実現できる。一方で、第2容量の静電容量値が非常に小さい場合などにあっても、第1容量の端子電圧をソフトスタート電圧として用いたソフトスタート動作が実行されるため、出力電圧の上昇傾きに上限を設けることができる。 The terminal voltage of the first capacitor and the terminal voltage of the second capacitor when the first capacitor with a fixed capacitance value and the second capacitor with a variable capacitance value are individually charged with a constant charging current. By executing the soft-start operation using the lower terminal voltage as the soft-start voltage, it is possible to realize the soft-start operation according to the relationship between the first capacitance and the second capacitance. That is, for example, when the electrostatic capacitance value of the second capacitor is relatively large, the soft start operation is performed using the terminal voltage of the second capacitor as the soft start voltage, thereby sufficiently corresponding to the second capacitor. A gradual rise in output voltage can be realized. On the other hand, even when the capacitance value of the second capacitor is very small, the soft-start operation is executed using the terminal voltage of the first capacitor as the soft-start voltage. An upper limit can be set.
ソフトスタート動作の終了後、第1又は第2容量の端子電圧を用いて所定動作を行うといったことが考えられるが、この際、何れの容量を用いて所定動作を行うべきかが重要となることもある。上記電源装置W1によれば、ソフトスタート動作を通じ、第1及び第2容量間の関係に応じた対象容量が設定され、相対的に静電容量値の大きな容量を用いて所定動作を実行することが可能となる。結果、所定動作の適正化を図ることが可能となる。 After the soft start operation is completed, it is conceivable to perform a predetermined operation using the terminal voltage of the first or second capacitor. In this case, it is important which capacitor should be used to perform the predetermined operation. There is also According to the power supply device W1, the target capacitance is set according to the relationship between the first and second capacitances through the soft start operation, and the predetermined operation is performed using the capacitance having a relatively large capacitance value. becomes possible. As a result, it is possible to optimize the predetermined operation.
前記所定動作の例として、ソフトストップ動作及びクールダウン動作が挙げられ、前記特定回路の例として、ソフトストップ動作を担うソフトストップ回路及びクールダウン動作を担うクールダウン回路が挙げられるが、所定動作は第1容量又は第2容量を選択的に用いて実行される動作であれば、ソフトストップ動作及びクールダウン動作に限定されない。対象容量設定回路は、上述の実施形態では、SS制御回路130と保持回路154及び155とで形成される。
Examples of the predetermined operation include a soft-stop operation and a cool-down operation, and examples of the specific circuit include a soft-stop circuit responsible for the soft-stop operation and a cool-down circuit responsible for the cool-down operation. The operation is not limited to the soft stop operation and the cool down operation as long as the operation is performed by selectively using the first capacity or the second capacity. The target capacitance setting circuit is formed by the
具体的には例えば、電源装置W1において、前記所定動作は、当該電源装置の動作停止を指示する停止指示信号を受けたときに実行される、徐々に下降するソフトストップ電圧を用いて前記出力電圧を徐々に下降させるソフトストップ動作を含み、前記特定回路は、前記ソフトストップ動作を実行するソフトストップ回路を含み、前記ソフトストップ回路は、前記ソフトストップ動作において、前記ソフトスタート動作により蓄積された前記対象容量の蓄積電荷を放電用定電流にて放電させてゆき、その放電の過程における前記対象容量の端子電圧を前記ソフトストップ電圧として用いると良い。 Specifically, for example, in the power supply W1, the predetermined operation is executed when the power supply W1 receives a stop instruction signal instructing the power supply to stop operating. and the specific circuit includes a soft stop circuit for executing the soft stop operation, and the soft stop circuit performs the soft stop operation during the soft stop operation. It is preferable to discharge the charge accumulated in the target capacitor with a constant discharge current, and use the terminal voltage of the target capacitor in the process of discharging as the soft stop voltage.
これによれば、第2容量の静電容量値が相対的に小さく、第1容量が対象容量に設定されるケースにおいては、第1容量に応じたソフトスタート動作とソフトストップ動作が実行され、第2容量の静電容量値が相対的に大きく、第2容量が対象容量に設定されるケースにおいては、第2容量に応じたソフトスタート動作とソフトストップ動作が実行されるようになる。つまり、第2容量の設定状態に応じてソフトスタート動作を行う構成において、ソフトストップ動作も第2容量の設定状態に応じた妥当なものとすることができる。 According to this, in a case where the capacitance value of the second capacitor is relatively small and the first capacitor is set as the target capacitor, the soft start operation and the soft stop operation are performed according to the first capacitor, In a case where the capacitance value of the second capacitor is relatively large and the second capacitor is set as the target capacitor, the soft start operation and the soft stop operation are performed according to the second capacitor. In other words, in the configuration in which the soft start operation is performed according to the setting state of the second capacitor, the soft stop operation can also be appropriate according to the setting state of the second capacitor.
より詳細に言えば、第2容量の静電容量値が相対的に小さく、結果としてソフトスタート動作における出力電圧の上昇傾きが相対的に大きくなるケースでは、ソフトストップ動作における出力電圧の下降傾きも相対的に大きくなり、第2容量の静電容量値が相対的に大きく、結果としてソフトスタート動作における出力電圧の上昇傾きが相対的に小さくなるケースでは、ソフトストップ動作における出力電圧の下降傾きも相対的に小さくなる。 More specifically, in the case where the capacitance value of the second capacitor is relatively small, and as a result the rising slope of the output voltage in the soft-start operation becomes relatively large, the falling slope of the output voltage in the soft-stop operation also increases. relatively large, the capacitance value of the second capacitor is relatively large, and as a result the rising slope of the output voltage in the soft-start operation becomes relatively small, the falling slope of the output voltage in the soft-stop operation also becomes relatively small.
尚、上記構成において、前記停止指示信号を受けることが前記所定条件の成立に相当する。 In the above configuration, receiving the stop instruction signal corresponds to establishment of the predetermined condition.
或いは例えば、電源装置W1において、所定の異常の有無を検出するための異常検出回路を更に設けておいて良く、当該電源装置の起動の際に実行された前記ソフトスタート動作の終了後において、前記異常が検出されたとき、前記出力トランジスタがオフに維持されるクールダウン動作が実行され、その後に再度の前記ソフトスタート動作を伴って当該電源装置が再起動され、前記所定動作は、前記クールダウン動作を含み、前記特定回路は、前記クールダウン動作を実行するクールダウン回路を含み、前記クールダウン回路は、前記第1容量に並列接続された第1並列スイッチ(115)、及び、前記第2容量に並列接続された第2並列スイッチ(125)を有し、前記クールダウン動作において、単位動作を1回以上の所定回数だけ繰り返し実行し、各単位動作は、前記第1並列スイッチ及び前記第2並列スイッチの内、前記対象容量に並列接続された並列スイッチをオンとすることで前記対象容量の端子電圧が所定の放電完了電圧(SS_REFL)より低くなるまで前記対象容量の蓄積電荷を放電する放電動作(ステップS17のSS放電動作)と、該放電動作を経て前記対象容量に並列接続された並列スイッチをオフとしつつ前記対象容量の端子電圧が所定の充電完了電圧(SS_REFH)より高くなるまで前記対象容量を前記充電用定電流にて充電する充電動作(ステップS18のSS充電動作)と、から成る。 Alternatively, for example, an abnormality detection circuit for detecting the presence or absence of a predetermined abnormality may be further provided in the power supply W1, and after the end of the soft start operation executed when starting up the power supply, the When the abnormality is detected, a cool-down operation is performed to keep the output transistor off, and then the power supply device is restarted with the soft-start operation again, and the predetermined operation is the cool-down operation. operation, wherein the specific circuit includes a cool-down circuit for performing the cool-down operation, the cool-down circuit comprising a first parallel switch (115) connected in parallel to the first capacitor, and the second It has a second parallel switch (125) connected in parallel to the capacitor, and in the cool-down operation, a unit operation is repeatedly executed a predetermined number of times, one or more times, and each unit operation is performed by the first parallel switch and the second parallel switch. Of the two parallel switches, the parallel switch connected in parallel to the target capacitor is turned on to discharge the charge accumulated in the target capacitor until the terminal voltage of the target capacitor becomes lower than a predetermined discharge completion voltage (SS_REF L ). discharge operation (SS discharge operation in step S17), and through the discharge operation, the parallel switch connected in parallel to the target capacitor is turned off while the terminal voltage of the target capacitor is higher than a predetermined charge completion voltage (SS_REF H ) and a charging operation (SS charging operation in step S18) of charging the target capacity with the charging constant current until the target capacity is reached.
これによれば、第2容量の静電容量値が相対的に小さく、第1容量が対象容量となってソフトスタート動作にかかる時間が相対的に短くなるケースにおいては、第1容量の静電容量値に基づく相対的に短い時間分だけクールダウン動作が行われ、逆に、第2容量の静電容量値が相対的に大きく、第2容量が対象容量となってソフトスタート動作にかかる時間が相対的に長くなるケースにおいては、第2容量の静電容量値に基づく相対的に長い時間分だけクールダウン動作が行われるようになる。ソフトスタート動作にかかる時間が長くなれば、その分だけ、異常による部品の温度上昇の度合いが大きくなる可能性が高く、これに連動してクールダウン動作の時間を長くすることが望ましいが、上記構成によれば、異常による部品の温度上昇を必要十分な時間だけ放熱させることが可能なクールダウン動作が行われ、電源装置の構成部品の破損等を適切に防止することができる。 According to this, in the case where the capacitance value of the second capacitor is relatively small and the first capacitor becomes the target capacitor and the time required for the soft start operation is relatively short, the capacitance of the first capacitor A cool-down operation is performed for a relatively short time based on the capacitance value, and conversely, the capacitance value of the second capacitor is relatively large, and the second capacitor becomes the target capacitance, which is the time required for the soft-start operation. is relatively long, the cool-down operation is performed for a relatively long time based on the capacitance value of the second capacitor. If the time required for the soft-start operation becomes longer, there is a high possibility that the temperature of the parts will rise due to an abnormality. According to the configuration, a cool-down operation is performed that allows heat to be dissipated for a necessary and sufficient time when the temperature rise of the parts due to an abnormality is performed, and damage to the components of the power supply device can be appropriately prevented.
尚、上記構成では、当該電源装置の起動の際に実行された前記ソフトスタート動作の終了後に前記異常が検出されることが前記所定条件の成立に相当する。 In the above configuration, the detection of the abnormality after the end of the soft start operation executed when the power supply device is started corresponds to the establishment of the predetermined condition.
本発明の一側面に係る電源装置W2は、入力電圧から出力電圧を生成するための出力トランジスタ(1a)と、前記出力電圧に応じた帰還電圧(Vfb)と所定の基準電圧(Vref)とに基づいて前記出力トランジスタを制御する制御回路と、当該電源装置の起動時において、徐々に上昇するソフトスタート電圧を用いて前記出力電圧を徐々に上昇させるソフトスタート動作を実行するソフトスタート回路と、所定の異常の有無を検出するための異常検出回路と、前記異常が検出されたとき、前記出力トランジスタをオフに維持するクールダウン動作を実行するクールダウン回路と、を備え、前記ソフトスタート回路は、当該電源装置の起動時において、静電容量値が固定された第1容量(CINT)及び静電容量値が可変の第2容量(CEXT)を個別に充電用定電流にて充電し、前記第1容量の端子電圧(即ち第1容量の蓄積電荷による第1容量の両極間電圧;SS_INT)及び前記第2容量の端子電圧(即ち第2容量の蓄積電荷による第2容量の両極間電圧;;SS_EXT)の内、低い方の端子電圧を前記ソフトスタート電圧として用いて前記ソフトスタート動作を実行し、当該電源装置の起動後において、前記異常が検出されたとき、前記クールダウン動作を経た後に再度の前記ソフトスタート動作を伴って当該電源装置が再起動され、前記クールダウン回路は、前記第1容量に並列接続された第1並列スイッチ(115)、及び、前記第2容量に並列接続された第2並列スイッチ(125)を有し、前記クールダウン動作において、単位動作を1回以上の所定回数だけ繰り返し実行し、各単位動作は、前記第1並列スイッチ及び前記第2並列スイッチの夫々をオンとすることにより前記第1容量の端子電圧及び前記第2容量の端子電圧の双方が所定の放電完了電圧(SS_REFL)より低くなるまで前記第1容量及び前記第2容量の蓄積電荷を放電する放電動作(ステップS17aのSS放電動作)と、該放電動作を経て前記第1並列スイッチ及び前記第2並列スイッチの夫々をオフとしつつ前記第1容量の端子電圧及び前記第2容量の端子電圧の双方が所定の充電完了電圧(SS_REFH)より高くなるまで前記第1容量及び前記第2容量の夫々を前記充電用定電流にて充電する充電動作(ステップS18aのSS充電動作)と、から成ることを特徴とする。 A power supply device W2 according to one aspect of the present invention includes an output transistor (1a) for generating an output voltage from an input voltage, a feedback voltage (Vfb) corresponding to the output voltage, and a predetermined reference voltage (Vref). a control circuit for controlling the output transistor based on the power supply, a soft start circuit for executing a soft start operation for gradually increasing the output voltage using a gradually increasing soft start voltage when the power supply device is started, and a predetermined and a cool-down circuit that performs a cool-down operation to keep the output transistor off when the abnormality is detected, wherein the soft-start circuit When the power supply device is started, the first capacitor (C INT ) having a fixed capacitance value and the second capacitor (C EXT ) having a variable capacitance value are individually charged with a constant charging current, The terminal voltage of the first capacitor (that is, the voltage across the first capacitor due to the accumulated charge in the first capacitor; SS_INT) and the terminal voltage of the second capacitor (that is, the voltage across the second capacitor due to the accumulated charge in the second capacitor) SS_EXT), the soft-start operation is performed using the lower terminal voltage as the soft-start voltage, and the cool-down operation is performed when the abnormality is detected after starting the power supply device. After that, the power supply device is restarted with the soft start operation again, and the cool-down circuit is connected in parallel to the first parallel switch (115) connected in parallel to the first capacitor and the second capacitor. a second parallel switch (125) configured to perform a unit operation in the cool-down operation a predetermined number of times, one or more times, each unit operation being performed by the first parallel switch and the second parallel switch By turning on the respective terminals, the accumulated charges of the first capacitor and the second capacitor are discharged until both the terminal voltage of the first capacitor and the terminal voltage of the second capacitor become lower than a predetermined discharge completion voltage (SS_REF L ). (SS discharging operation in step S17a), and through the discharging operation, the terminal voltage of the first capacitor and the terminal voltage of the second capacitor while turning off the first parallel switch and the second parallel switch respectively. a charging operation (SS charging operation in step S18a) of charging each of the first capacitor and the second capacitor with the charging constant current until both of the terminal voltages become higher than a predetermined charge completion voltage (SS_REF H ); ,
電源装置W2において、第2容量が相対的に大きな静電容量値を有しているケースでは第2容量の静電容量値に対応する相対的に長い時間分、クールダウン動作が行われ、第2容量の静電容量値が相対的に小さい場合でも、第1容量の静電容量値に対応する時間分だけクールダウン動作の時間が確保される。このため、何れのケースでも、異常による温度上昇を伴う部品の放熱時間を最低限以上、確保することができ、電源装置の構成部品の破損等を適切に防止することができる。 In the power supply W2, if the second capacitor has a relatively large capacitance value, the cool-down operation is performed for a relatively long time corresponding to the capacitance value of the second capacitor. Even if the capacitance values of the two capacitors are relatively small, the cool-down operation time is ensured for the time corresponding to the capacitance value of the first capacitor. Therefore, in any case, it is possible to secure at least the minimum heat radiation time for the parts that accompany temperature rise due to the abnormality, and to appropriately prevent damage to the components of the power supply device.
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。 The embodiments of the present invention can be appropriately modified in various ways within the scope of the technical idea indicated in the scope of claims. The above embodiments are merely examples of the embodiments of the present invention, and the meanings of the terms of the present invention and each constituent element are not limited to those described in the above embodiments. The specific numerical values given in the above description are merely examples and can of course be changed to various numerical values.
100 スイッチング電源IC
AA スイッチング電源装置
Vin 入力電圧
Vout 出力電圧
Vsw スイッチング電圧
Vfb 帰還電圧
Vref 基準電圧
Verr 誤差電圧
Vrip リップル電圧
Vfb’ リップル付き帰還電圧
CMP 比較結果信号
CINT コンデンサ(内蔵コンデンサ)
CEXT コンデンサ(外付けコンデンサ)
1a、1b トランジスタ
3 主制御回路
6 SS回路
8 エラーアンプ
11 メインコンパレータ
110、120 スロープ電圧生成回路
130 SS制御回路
140 SS選択回路
150 SS設定回路
100 switching power supply IC
AA Switching power supply Vin Input voltage Vout Output voltage Vsw Switching voltage Vfb Feedback voltage Vref Reference voltage Verr Error voltage Vrip Ripple voltage Vfb' Feedback voltage with ripple CMP Comparison result signal C INT capacitor (built-in capacitor)
C EXT capacitor (external capacitor)
1a,
Claims (15)
前記出力電圧に応じた帰還電圧と所定の基準電圧とに基づいて前記出力トランジスタを制御する制御回路と、
起動時において、徐々に上昇するソフトスタート電圧を用いて前記出力電圧を徐々に上昇させるソフトスタート動作を実行するソフトスタート回路と、を備えた電源装置であって、
前記ソフトスタート回路は、当該電源装置の起動時において、静電容量値が固定された第1容量及び静電容量値が可変の第2容量を個別に充電用定電流にて充電し、前記第1容量の端子電圧及び前記第2容量の端子電圧の内、低い方の端子電圧を前記ソフトスタート電圧として用いて前記ソフトスタート動作を実行し、
当該電源装置は、
前記ソフトスタート動作の終了後、所定条件が成立した際に、前記第1容量の端子電圧及び前記第2容量の端子電圧の何れか一方を用いて所定動作を実行する特定回路と、
前記ソフトスタート動作における前記低い方の端子電圧に対応した容量を対象容量に設定する対象容量設定回路と、を更に備え、
前記特定回路は、前記第1容量及び前記第2容量の内、前記対象容量に設定された容量の端子電圧を用いて前記所定動作を実行する
、電源装置。 an output transistor for generating an output voltage from an input voltage;
a control circuit for controlling the output transistor based on a feedback voltage corresponding to the output voltage and a predetermined reference voltage;
a soft-start circuit that performs a soft-start operation of gradually increasing the output voltage using a gradually increasing soft-start voltage at startup , wherein:
The soft-start circuit separately charges a first capacitor having a fixed capacitance value and a second capacitor having a variable capacitance value with a constant charging current when the power supply device is started. executing the soft start operation using the lower terminal voltage of the terminal voltage of one capacitor and the terminal voltage of the second capacitor as the soft start voltage;
The power supply is
a specific circuit that executes a predetermined operation using either one of the terminal voltage of the first capacitor and the terminal voltage of the second capacitor when a predetermined condition is satisfied after the soft start operation is completed;
a target capacity setting circuit that sets a target capacity to a capacity corresponding to the lower terminal voltage in the soft start operation,
The specific circuit performs the predetermined operation using a terminal voltage of a capacitor set as the target capacitor, out of the first capacitor and the second capacitor.
, power supply.
前記特定回路は、前記ソフトストップ動作を実行するソフトストップ回路を含み、
前記ソフトストップ回路は、前記ソフトストップ動作において、前記ソフトスタート動作により蓄積された前記対象容量の蓄積電荷を放電用定電流にて放電させてゆき、その放電の過程における前記対象容量の端子電圧を前記ソフトストップ電圧として用いる
、請求項1に記載の電源装置。 The predetermined operation includes a soft stop operation of gradually decreasing the output voltage using a gradually decreasing soft stop voltage, which is executed when receiving a stop instruction signal instructing to stop the operation of the power supply device,
The specific circuit includes a soft stop circuit that performs the soft stop operation,
In the soft stop operation, the soft stop circuit discharges the charge accumulated in the target capacitor by the soft start operation with a constant discharge current, and the terminal voltage of the target capacitor in the process of discharging is reduced. used as the soft stop voltage
The power supply of claim 1.
、請求項2に記載の電源装置。 The soft stop circuit discharges only the capacity set as the target capacity, out of the first capacity and the second capacity, at the constant discharge current in the soft stop operation.
3. The power supply of claim 2.
、請求項2に記載の電源装置。 In the soft stop operation, the soft stop circuit discharges the accumulated charges of both the first capacitor and the second capacitor individually with the discharge constant current. Among them, the terminal voltage of the target capacity in the process of discharging is used as the soft stop voltage regardless of the terminal voltage of the non-target capacity different from the capacity set as the target capacity.
3. The power supply of claim 2.
、請求項2~4の何れかに記載の電源装置。 The control circuit controls the output transistor based on the feedback voltage and the soft stop voltage when the soft stop operation is being performed, and the soft stop operation is performed after the soft start operation is completed. when not, controlling the output transistor based on the feedback voltage and the reference voltage
The power supply device according to any one of claims 2 to 4.
当該電源装置の起動の際に実行された前記ソフトスタート動作の終了後において、前記異常が検出されたとき、前記出力トランジスタがオフに維持されるクールダウン動作が実行され、その後に再度の前記ソフトスタート動作を伴って当該電源装置が再起動され、
前記所定動作は、前記クールダウン動作を含み、
前記特定回路は、前記クールダウン動作を実行するクールダウン回路を含み、
前記クールダウン回路は、
前記第1容量に並列接続された第1並列スイッチ、及び、前記第2容量に並列接続された第2並列スイッチを有し、
前記クールダウン動作において、単位動作を1回以上の所定回数だけ繰り返し実行し、
各単位動作は、前記第1並列スイッチ及び前記第2並列スイッチの内、前記対象容量に並列接続された並列スイッチをオンとすることで前記対象容量の端子電圧が所定の放電完了電圧より低くなるまで前記対象容量の蓄積電荷を放電する放電動作と、該放電動作を経て前記対象容量に並列接続された並列スイッチをオフとしつつ前記対象容量の端子電圧が所定の充電完了電圧より高くなるまで前記対象容量を前記充電用定電流にて充電する充電動作と、から成る
、請求項1に記載の電源装置。 Further comprising an abnormality detection circuit for detecting the presence or absence of a predetermined abnormality,
When the abnormality is detected after the end of the soft start operation executed when starting up the power supply device, a cool down operation is executed to keep the output transistor off, and then the soft start operation is performed again. The power supply is restarted with a start operation,
The predetermined action includes the cool-down action,
the specific circuit includes a cool-down circuit that performs the cool-down operation;
The cool-down circuit is
A first parallel switch connected in parallel to the first capacitor, and a second parallel switch connected in parallel to the second capacitor,
In the cool-down operation, the unit operation is repeatedly performed a predetermined number of times, which is one or more times;
In each unit operation, among the first parallel switch and the second parallel switch, by turning on the parallel switch connected in parallel to the target capacitor, the terminal voltage of the target capacitor becomes lower than a predetermined discharge completion voltage. until the terminal voltage of the target capacitor becomes higher than a predetermined charge completion voltage while turning off a parallel switch connected in parallel to the target capacitor through the discharging operation. and a charging operation of charging the target capacity with the charging constant current.
The power supply of claim 1.
、請求項6に記載の電源装置。 The cool-down circuit discharges and charges only the capacity set as the target capacity, out of the first capacity and the second capacity, in the discharging operation and the charging operation during the cool-down operation.
7. The power supply of claim 6.
、請求項6に記載の電源装置。 The cool-down circuit turns on both the first parallel switch and the second parallel switch in the discharge operation during the cool-down operation, but the target Regardless of the terminal voltage of a non-target capacitor that is different from the capacity set in the capacitor, the accumulated charge of the target capacitor is discharged until the terminal voltage of the target capacitor becomes lower than the discharge completion voltage.
7. The power supply of claim 6.
、請求項6~8の何れかに記載の電源装置。 The abnormality detection circuit detects the abnormality when the feedback voltage continues to be lower than a predetermined protection determination voltage for a predetermined time after the soft start operation executed when the power supply is started. detect there is
The power supply device according to any one of claims 6 to 8.
、請求項1~9の何れかに記載の電源装置。 The control circuit controls the output transistor based on the feedback voltage and the soft start voltage when the soft start operation is performed.
The power supply device according to any one of claims 1 to 9.
、請求項10に記載の電源装置。 The target capacity setting circuit sets the terminal voltage of the lower one of the terminal voltage of the first capacitor and the terminal voltage of the second capacitor to a predetermined soft-start completion judgment voltage in the process of charging with the charging constant current. and setting the target capacitance based on the comparison result of the terminal voltage of the first capacitance and the terminal voltage of the second capacitance when the lower terminal voltage becomes higher than the soft start completion determination voltage.
11. The power supply of claim 10.
前記出力電圧に応じた帰還電圧と所定の基準電圧とに基づいて前記出力トランジスタを制御する制御回路と、
起動時において、徐々に上昇するソフトスタート電圧を用いて前記出力電圧を徐々に上昇させるソフトスタート動作を実行するソフトスタート回路と、
所定の異常の有無を検出するための異常検出回路と、
前記異常が検出されたとき、前記出力トランジスタをオフに維持するクールダウン動作を実行するクールダウン回路と、を備えた電源装置であって、
前記ソフトスタート回路は、当該電源装置の起動時において、静電容量値が固定された第1容量及び静電容量値が可変の第2容量を個別に充電用定電流にて充電し、前記第1容量の端子電圧及び前記第2容量の端子電圧の内、低い方の端子電圧を前記ソフトスタート電圧として用いて前記ソフトスタート動作を実行し、
当該電源装置の起動後において、前記異常が検出されたとき、前記クールダウン動作を経た後に再度の前記ソフトスタート動作を伴って当該電源装置が再起動され、
前記クールダウン回路は、
前記第1容量に並列接続された第1並列スイッチ、及び、前記第2容量に並列接続された第2並列スイッチを有し、
前記クールダウン動作において、単位動作を1回以上の所定回数だけ繰り返し実行し、
各単位動作は、前記第1並列スイッチ及び前記第2並列スイッチの夫々をオンとすることにより前記第1容量の端子電圧及び前記第2容量の端子電圧の双方が所定の放電完了電圧より低くなるまで前記第1容量及び前記第2容量の蓄積電荷を放電する放電動作と、該放電動作を経て前記第1並列スイッチ及び前記第2並列スイッチの夫々をオフとしつつ前記第1容量の端子電圧及び前記第2容量の端子電圧の双方が所定の充電完了電圧より高くなるまで前記第1容量及び前記第2容量の夫々を前記充電用定電流にて充電する充電動作と、から成る
、電源装置。 an output transistor for generating an output voltage from an input voltage;
a control circuit for controlling the output transistor based on a feedback voltage corresponding to the output voltage and a predetermined reference voltage;
a soft-start circuit for executing a soft-start operation of gradually increasing the output voltage using a gradually increasing soft-start voltage at startup ;
an abnormality detection circuit for detecting the presence or absence of a predetermined abnormality;
a cool-down circuit that performs a cool-down operation to keep the output transistor off when the abnormality is detected,
The soft-start circuit separately charges a first capacitor having a fixed capacitance value and a second capacitor having a variable capacitance value with a constant charging current when the power supply device is started. executing the soft start operation using the lower terminal voltage of the terminal voltage of one capacitor and the terminal voltage of the second capacitor as the soft start voltage;
When the abnormality is detected after starting the power supply device, the power supply device is restarted with the soft-start operation again after the cool-down operation,
The cool-down circuit is
A first parallel switch connected in parallel to the first capacitor, and a second parallel switch connected in parallel to the second capacitor,
In the cool-down operation, the unit operation is repeatedly performed a predetermined number of times, which is one or more times;
In each unit operation, both the terminal voltage of the first capacitor and the terminal voltage of the second capacitor become lower than a predetermined discharge completion voltage by turning on the first parallel switch and the second parallel switch, respectively. a discharge operation for discharging the accumulated charges in the first capacitor and the second capacitor up to the terminal voltage of the first capacitor and the terminal voltage of the first capacitor and a charging operation of charging each of the first capacitor and the second capacitor with the charging constant current until both terminal voltages of the second capacitor become higher than a predetermined charging completion voltage.
, power supply.
、請求項12に記載の電源装置。 The abnormality detection circuit detects the abnormality when the feedback voltage continues to be lower than a predetermined protection determination voltage for a predetermined time after the soft start operation executed when the power supply is started. detect there is
13. The power supply of claim 12.
、請求項12又は13に記載の電源装置。 The control circuit controls the output transistor based on the feedback voltage and the soft start voltage when the soft start operation is performed.
14. A power supply device according to claim 12 or 13.
前記電源ICは、外付けコンデンサを接続可能な外部端子を備え、
前記第1容量は、前記電源ICに内蔵されたコンデンサにより形成され、
前記外部端子に前記外付けコンデンサが接続されているとき、前記外付けコンデンサにより前記第2容量が形成されて、前記外付けコンデンサの静電容量値の調整を通じて前記ソフトスタート動作での前記出力電圧の上昇の傾きが調整可能とされる
、請求項1~14の何れかに記載の電源装置。 The power supply device is configured using a power supply IC formed by enclosing a semiconductor integrated circuit in a housing,
The power supply IC has an external terminal to which an external capacitor can be connected,
the first capacitor is formed by a capacitor built into the power supply IC,
When the external capacitor is connected to the external terminal, the external capacitor forms the second capacitance, and the output voltage in the soft start operation is adjusted through adjustment of the capacitance value of the external capacitor. The slope of the rise of is adjustable
The power supply device according to any one of claims 1 to 14.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019011908A JP7177714B2 (en) | 2019-01-28 | 2019-01-28 | power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019011908A JP7177714B2 (en) | 2019-01-28 | 2019-01-28 | power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020120546A JP2020120546A (en) | 2020-08-06 |
JP7177714B2 true JP7177714B2 (en) | 2022-11-24 |
Family
ID=71891457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019011908A Active JP7177714B2 (en) | 2019-01-28 | 2019-01-28 | power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7177714B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023238201A1 (en) * | 2022-06-06 | 2023-12-14 | 日清紡マイクロデバイス株式会社 | Dc/dc converter |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010124524A (en) | 2008-11-17 | 2010-06-03 | Cosel Co Ltd | Switching-type power unit |
JP2014138523A (en) | 2013-01-18 | 2014-07-28 | Rohm Co Ltd | Switching power supply device |
JP2015046954A (en) | 2013-08-27 | 2015-03-12 | 新日本無線株式会社 | Switching power supply |
JP2016540493A (en) | 2013-12-05 | 2016-12-22 | テキサス インスツルメンツ インコーポレイテッド | Power converter soft start circuit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3691635B2 (en) * | 1997-05-15 | 2005-09-07 | 富士通株式会社 | Voltage control circuit and DC / DC converter |
-
2019
- 2019-01-28 JP JP2019011908A patent/JP7177714B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010124524A (en) | 2008-11-17 | 2010-06-03 | Cosel Co Ltd | Switching-type power unit |
JP2014138523A (en) | 2013-01-18 | 2014-07-28 | Rohm Co Ltd | Switching power supply device |
JP2015046954A (en) | 2013-08-27 | 2015-03-12 | 新日本無線株式会社 | Switching power supply |
JP2016540493A (en) | 2013-12-05 | 2016-12-22 | テキサス インスツルメンツ インコーポレイテッド | Power converter soft start circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2020120546A (en) | 2020-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10090663B2 (en) | Over-current protection circuit and method for voltage regulators | |
US10530256B1 (en) | Multi-level buck converter with reverse charge capability | |
JP6402591B2 (en) | Semiconductor device | |
US11831245B2 (en) | Switching control device, driving device, isolated DC-DC converter, AC-DC converter, power adapter, and electric appliance | |
KR101250342B1 (en) | Switching power supply device | |
KR100760085B1 (en) | Switching Power Supply Device and Switching Method | |
JP2023024613A (en) | Controller ic and switching power supply | |
CN110165872B (en) | Switch control circuit and control method thereof | |
US9496781B2 (en) | Soft start circuit for switching converter and associated soft start method | |
JP2000324807A (en) | Switching regulator | |
JP2012060714A (en) | Integrated circuit | |
JP7295647B2 (en) | Bridge output circuit, power supply and semiconductor device | |
KR101812703B1 (en) | Over voltage repetition prevention circuit, method thereof, and power factor compensation circuit using the same | |
US11387734B2 (en) | Power converter architecture using lower voltage power devices | |
CN112255519A (en) | Current detection circuit and current detection method for semiconductor element, and semiconductor module | |
US10243344B2 (en) | Semiconductor device | |
CN112311228B (en) | Switching power supply and control circuit and control method thereof | |
JP2008067593A (en) | Gate drive circuit for insulated gate semiconductor switching elements | |
JP7177714B2 (en) | power supply | |
JP6116002B2 (en) | DC-DC power supply circuit | |
JP2022103616A (en) | Switching power supply circuit and switching power supply device | |
CN112255520A (en) | Current detection circuit and current detection method for semiconductor element, and semiconductor module | |
CN108631271B (en) | Overcurrent protection control circuit | |
JP7399739B2 (en) | switching power supply | |
WO2021057450A1 (en) | Switching converter and low voltage startup circuit thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7177714 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |