JP7175679B2 - ultrasonic probe - Google Patents

ultrasonic probe Download PDF

Info

Publication number
JP7175679B2
JP7175679B2 JP2018162576A JP2018162576A JP7175679B2 JP 7175679 B2 JP7175679 B2 JP 7175679B2 JP 2018162576 A JP2018162576 A JP 2018162576A JP 2018162576 A JP2018162576 A JP 2018162576A JP 7175679 B2 JP7175679 B2 JP 7175679B2
Authority
JP
Japan
Prior art keywords
circuit
scale integrated
transmission
integrated circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018162576A
Other languages
Japanese (ja)
Other versions
JP2019042511A (en
Inventor
俊幸 長瀬
正明 石塚
亨 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Medical Systems Corp
Original Assignee
Canon Medical Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Medical Systems Corp filed Critical Canon Medical Systems Corp
Priority to US16/119,823 priority Critical patent/US20190069880A1/en
Publication of JP2019042511A publication Critical patent/JP2019042511A/en
Application granted granted Critical
Publication of JP7175679B2 publication Critical patent/JP7175679B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ultra Sonic Daignosis Equipment (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Description

本発明の実施形態は、超音波プローブに関する。 Embodiments of the present invention relate to ultrasound probes .

超音波プローブとして、複数の振動素子及び大規模集積回路(LSI(Large Scale Integration))を有する2Dアレイプローブ(two dimensional array probe)を用いて、被検体の内部状態を画像化した超音波画像を生成する超音波診断装置がある。大規模集積回路には、各種の電子回路が設けられている。 As an ultrasonic probe, a 2D array probe (two dimensional array probe) having a plurality of transducer elements and a large scale integrated circuit (LSI (Large Scale Integration)) is used to create an ultrasonic image that visualizes the internal state of the subject. There are ultrasound machines that generate Large scale integrated circuits are provided with various electronic circuits.

特開2006-110140号公報Japanese Patent Application Laid-Open No. 2006-110140

本発明が解決しようとする課題は、電子回路の回路面積を確保することができる超音波プローブを提供することである。 A problem to be solved by the present invention is to provide an ultrasonic probe capable of securing a circuit area for an electronic circuit.

実施形態の超音波プローブは、複数の振動素子と、第1の回路と、第2の回路とを備える。複数の振動素子は、超音波の送信および受信のうち少なくともいずれかを実行する。第1の回路は、前記複数の振動素子の背面側に配置される。第1の回路には、前記複数の振動素子のうち第1グループを構成する各振動素子に対応する電子回路が設けられ、前記複数の振動素子のうち第2グループを構成する各振動素子に対応するシリコン貫通電極が設けられている。第2の回路は、前記第1の回路の背面側に配置される。第2の回路には、前記第1グループを構成する各振動素子に対応するシリコン貫通電極が設けられ、前記第2グループを構成する各振動素子に対応する電子回路が設けられている。 An ultrasound probe according to an embodiment includes a plurality of transducer elements, a first circuit, and a second circuit. The plurality of transducer elements transmit and/or receive ultrasonic waves. The first circuit is arranged behind the plurality of vibrating elements. The first circuit is provided with an electronic circuit corresponding to each vibration element forming a first group among the plurality of vibration elements, and corresponding to each vibration element forming a second group among the plurality of vibration elements. A through silicon via is provided for A second circuit is arranged behind the first circuit. The second circuit is provided with through-silicon vias corresponding to the vibrating elements forming the first group, and electronic circuits corresponding to the vibrating elements forming the second group.

図1は、第1の実施形態に係る超音波診断装置の構成の一例を説明するための図である。FIG. 1 is a diagram for explaining an example of the configuration of an ultrasonic diagnostic apparatus according to the first embodiment. 図2は、第1の実施形態に係る超音波プローブの構成の一例を示す図である。FIG. 2 is a diagram showing an example of the configuration of the ultrasonic probe according to the first embodiment. 図3は、第1の実施形態に係る制御回路の一例を説明するための図である。FIG. 3 is a diagram for explaining an example of a control circuit according to the first embodiment; 図4は、第1の実施形態に係る送受信回路の一例を説明するための図である。FIG. 4 is a diagram for explaining an example of a transmission/reception circuit according to the first embodiment; 図5は、第1の実施形態に係る送受信回路の一例を説明するための図である。FIG. 5 is a diagram for explaining an example of a transmission/reception circuit according to the first embodiment; 図6は、第1の実施形態に係る2つの大規模集積回路の一例を説明するための図である。FIG. 6 is a diagram for explaining an example of two large scale integrated circuits according to the first embodiment. 図7は、第1の実施形態に係る超音波プローブの製造方法の一部を示す図である。FIG. 7 is a diagram showing part of the method for manufacturing the ultrasonic probe according to the first embodiment. 図8Aは、第1の実施形態に係る3つの大規模集積回路の積層構造の一例を説明するための図である。FIG. 8A is a diagram for explaining an example of a stacked structure of three large-scale integrated circuits according to the first embodiment; 図8Bは、図8Aの例において、接続関係を明瞭に示した図である。FIG. 8B is a diagram clearly showing the connection relationship in the example of FIG. 8A. 図9は、大規模集積回路の各領域に、送受信回路及び制御回路を設けた場合の一例を示す図である。FIG. 9 is a diagram showing an example in which a transmission/reception circuit and a control circuit are provided in each region of a large scale integrated circuit. 図10は、大規模集積回路の各領域に、送受信回路及び制御回路を設けた場合の一例を示す図である。FIG. 10 is a diagram showing an example of a case where a transmission/reception circuit and a control circuit are provided in each region of a large scale integrated circuit. 図11は、第1の実施形態の第1の変形例に係る超音波プローブの一例を説明するための図である。FIG. 11 is a diagram for explaining an example of an ultrasonic probe according to a first modification of the first embodiment; 図12は、第1の実施形態の第2の変形例に係る超音波プローブの製造方法の一部の一例を示す図である。12A and 12B are diagrams showing an example of part of a method for manufacturing an ultrasonic probe according to a second modification of the first embodiment. 図13Aは、第2の実施形態に係る超音波プローブの一例を説明するための図である。FIG. 13A is a diagram for explaining an example of an ultrasonic probe according to a second embodiment; 図13Bは、第2の実施形態に係る超音波プローブの一例を説明するための図である。FIG. 13B is a diagram for explaining an example of an ultrasonic probe according to the second embodiment; 図14Aは、第3の実施形態に係る超音波プローブの一例を説明するための図である。FIG. 14A is a diagram for explaining an example of an ultrasonic probe according to a third embodiment; 図14Bは、第3の実施形態に係る超音波プローブの一例を説明するための図である。14B is a diagram for explaining an example of an ultrasonic probe according to the third embodiment; FIG. 図14Cは、第3の実施形態に係る超音波プローブの他の一例を説明するための図である。FIG. 14C is a diagram for explaining another example of the ultrasonic probe according to the third embodiment; 図14Dは、第3の実施形態に係る超音波プローブの他の一例を説明するための図である。FIG. 14D is a diagram for explaining another example of the ultrasonic probe according to the third embodiment;

以下、添付図面を参照して、超音波プローブ及び超音波プローブの製造方法の各実施形態及び各変形例を詳細に説明する。なお、各実施形態及び各変形例は、適宜、組み合わせてもよい。 Hereinafter, each embodiment and each modification of an ultrasonic probe and a method for manufacturing an ultrasonic probe will be described in detail with reference to the accompanying drawings. In addition, each embodiment and each modification may be appropriately combined.

(第1の実施形態)
まず、第1の実施形態に係る超音波プローブが適用された超音波診断装置の構成の一例について説明する。図1は、第1の実施形態に係る超音波診断装置100の構成の一例を説明するための図である。図1に示すように、第1の実施形態に係る超音波診断装置100は、超音波プローブ1と、モニタ2と、入力装置3と、装置本体10とを有する。
(First embodiment)
First, an example configuration of an ultrasonic diagnostic apparatus to which the ultrasonic probe according to the first embodiment is applied will be described. FIG. 1 is a diagram for explaining an example of the configuration of an ultrasonic diagnostic apparatus 100 according to the first embodiment. As shown in FIG. 1, an ultrasonic diagnostic apparatus 100 according to the first embodiment has an ultrasonic probe 1, a monitor 2, an input device 3, and an apparatus main body 10. As shown in FIG.

超音波プローブ1は、装置本体10と着脱自在に接続される。超音波プローブ1から被検体Pに超音波が送信されると、送信された超音波は、被検体Pの体内組織における音響インピーダンスの不連続面で次々と反射される。そして、反射された超音波は、エコー(反射波)として超音波プローブ1で受信される。例えば、2Dアレイプローブの場合、超音波プローブ1の中にも大規模集積回路を持ち、装置本体10と合わせて送信波、受信波に対する制御、演算処理を行うことでエコー信号に変換される。エコー信号の振幅は、超音波が反射される不連続面における音響インピーダンスの差に依存する。なお、送信された超音波パルスが、移動している血流や心臓壁等の表面で反射された場合のエコー信号は、ドプラ効果により、移動体の超音波送信方向に対する速度成分に依存して、周波数偏移を受ける。 The ultrasonic probe 1 is detachably connected to the device body 10 . When ultrasonic waves are transmitted from the ultrasonic probe 1 to the subject P, the transmitted ultrasonic waves are reflected by discontinuous surfaces of acoustic impedance in the body tissue of the subject P one after another. The reflected ultrasonic waves are received by the ultrasonic probe 1 as echoes (reflected waves). For example, in the case of a 2D array probe, the ultrasonic probe 1 also has a large-scale integrated circuit, which together with the apparatus main body 10 controls and arithmetically processes transmission waves and reception waves, thereby converting them into echo signals. The amplitude of the echo signal depends on the difference in acoustic impedance at the discontinuity from which the ultrasonic waves are reflected. When the transmitted ultrasonic pulse is reflected by the moving blood flow or the surface of the heart wall, the echo signal depends on the velocity component of the moving object in the ultrasonic transmission direction due to the Doppler effect. , undergoes a frequency shift.

モニタ2は、超音波診断装置100のユーザが入力装置3を用いて各種設定要求を入力するためのGUI(Graphical User Interface)を表示したり、装置本体10において生成された超音波画像等を表示したりする。 The monitor 2 displays a GUI (Graphical User Interface) for the user of the ultrasonic diagnostic apparatus 100 to input various setting requests using the input device 3, and displays ultrasonic images and the like generated in the apparatus main body 10. or

入力装置3は、トラックボール、スイッチ、ダイヤル、タッチコマンドスクリーン、フットスイッチ、ジョイスティック等により実現される。入力装置3は、超音波診断装置100のユーザからの各種設定要求を受け付け、装置本体10に対して、受け付けた各種設定要求を転送する。例えば、入力装置3は、超音波プローブ1を制御するための各種設定要求を受け付けて、制御回路16に転送する。 The input device 3 is implemented by a trackball, switch, dial, touch command screen, footswitch, joystick, or the like. The input device 3 receives various setting requests from the user of the ultrasonic diagnostic apparatus 100 and transfers the received various setting requests to the apparatus main body 10 . For example, the input device 3 receives various setting requests for controlling the ultrasonic probe 1 and transfers them to the control circuit 16 .

装置本体10は、超音波プローブ1による超音波の送受信を制御して、超音波プローブ1が受信したエコーに基づくエコー信号に基づいて、超音波画像を生成する装置である。装置本体10は、図1に示すように、送受信回路11と、Bモード処理回路12と、ドプラ処理回路13と、画像生成回路14と、記憶回路15と、制御回路16とを有する。 The device main body 10 is a device that controls transmission and reception of ultrasonic waves by the ultrasonic probe 1 and generates an ultrasonic image based on echo signals based on echoes received by the ultrasonic probe 1 . The apparatus body 10 has a transmission/reception circuit 11, a B-mode processing circuit 12, a Doppler processing circuit 13, an image generation circuit 14, a storage circuit 15, and a control circuit 16, as shown in FIG.

送受信回路11は、制御回路16による制御を受けて、超音波プローブ1と装置本体10との間で各種データ等の送受信を行う。例えば、送受信回路11は、A/D変換器と受信ビームフォーマとを有する。送受信回路11が超音波プローブ1から出力されたサブアレイごとのエコー信号を受信すると、まず、A/D変換器が、エコー信号をデジタルデータに変換する。受信ビームフォーマは、サブアレイごとのデジタルデータに対して整相加算処理を行ってエコーデータを生成し、生成したエコーデータをBモード処理回路12及びドプラ処理回路13に送信する。 The transmission/reception circuit 11 is controlled by the control circuit 16 to transmit/receive various data between the ultrasonic probe 1 and the device body 10 . For example, the transceiver circuit 11 has an A/D converter and a receive beamformer. When the transmitting/receiving circuit 11 receives the echo signal for each subarray output from the ultrasonic probe 1, the A/D converter first converts the echo signal into digital data. The receive beamformer performs phasing addition processing on the digital data for each subarray to generate echo data, and transmits the generated echo data to the B-mode processing circuit 12 and the Doppler processing circuit 13 .

また、送受信回路11は、超音波プローブ1に、駆動信号の振幅の値を送信する。具体的には、送受信回路11は、後述する各制御回路31に、後述する各送受信回路22b,23bが出力する駆動信号の振幅の値を送信する。 Further, the transmission/reception circuit 11 transmits the amplitude value of the drive signal to the ultrasonic probe 1 . Specifically, the transmitting/receiving circuit 11 transmits to each control circuit 31, which will be described later, the value of the amplitude of the drive signal output by each of the transmitting/receiving circuits 22b and 23b, which will be described later.

また、送受信回路11は、超音波プローブ1に、駆動信号に対する遅延量、開口制御情報、送受信動作モードとタイミング、及び、超音波プローブ1により受信されるエコー信号の遅延量を送信する。 Further, the transmission/reception circuit 11 transmits to the ultrasonic probe 1 the delay amount for the driving signal, aperture control information, transmission/reception operation mode and timing, and the delay amount of the echo signal received by the ultrasonic probe 1 .

Bモード処理回路12は、送受信回路11から出力されたエコーデータを受信する。そして、Bモード処理回路12は、受信したエコーデータに対して対数増幅、包絡線検波処理等を行なって、信号強度が輝度の明るさで表現されるデータ(Bモードデータ)を生成する。Bモード処理回路12は、例えば、プロセッサにより実現される。 The B-mode processing circuit 12 receives echo data output from the transmission/reception circuit 11 . Then, the B-mode processing circuit 12 performs logarithmic amplification, envelope detection processing, and the like on the received echo data to generate data (B-mode data) in which the signal strength is represented by brightness. The B-mode processing circuit 12 is implemented by, for example, a processor.

ドプラ処理回路13は、送受信回路11から出力されたエコーデータを受信する。そして、ドプラ処理回路13は、受信したエコーデータから速度情報を周波数解析し、ドプラ効果による血流や組織、造影剤エコー成分を抽出し、平均速度、分散、パワー等の移動体情報を多点について抽出したデータ(ドプラデータ)を生成する。ドプラ処理回路13は、例えば、プロセッサにより実現される。 The Doppler processing circuit 13 receives echo data output from the transmission/reception circuit 11 . Then, the Doppler processing circuit 13 frequency-analyzes velocity information from the received echo data, extracts blood flow, tissue, and contrast agent echo components due to the Doppler effect, and converts moving body information such as average velocity, variance, power, etc. into multiple points. Generate extracted data (Doppler data) for The Doppler processing circuit 13 is realized by, for example, a processor.

画像生成回路14は、Bモード処理回路12及びドプラ処理回路13が生成したデータから超音波画像を生成する。すなわち、画像生成回路14は、Bモード処理回路12が生成したBモードデータからエコーの強度を輝度にて表したBモード画像を生成する。また、画像生成回路14は、ドプラ処理回路13が生成したドプラデータから移動体情報を表す平均速度画像、分散画像、パワー画像、又は、これらの組み合わせ画像としてのカラードプラ画像を生成する。画像生成回路14は、例えば、プロセッサにより実現される。 The image generation circuit 14 generates an ultrasound image from the data generated by the B-mode processing circuit 12 and the Doppler processing circuit 13 . That is, the image generation circuit 14 generates a B-mode image representing the intensity of the echo in luminance from the B-mode data generated by the B-mode processing circuit 12 . Further, the image generating circuit 14 generates an average velocity image, a variance image, a power image, or a color Doppler image as a combination of these images representing moving body information from the Doppler data generated by the Doppler processing circuit 13 . The image generation circuit 14 is implemented by, for example, a processor.

記憶回路15は、例えば、RAM(Random Access Memory)、フラッシュメモリ等の半導体メモリ素子、ハードディスク、光ディスク等により実現される。例えば、記憶回路15は、画像生成回路14が生成した超音波画像を記憶する。また、記憶回路15は、Bモード処理回路12やドプラ処理回路13が生成したデータを記憶してもよい。 The storage circuit 15 is implemented by, for example, a RAM (Random Access Memory), a semiconductor memory device such as a flash memory, a hard disk, an optical disk, or the like. For example, the storage circuit 15 stores ultrasound images generated by the image generation circuit 14 . The storage circuit 15 may also store data generated by the B-mode processing circuit 12 and the Doppler processing circuit 13 .

また、記憶回路15は、超音波送受信、画像処理及び表示処理を行なうための制御プログラムや、診断情報(例えば、患者ID、医師の所見等)や、診断プロトコルや各種ボディーマーク等の各種データを記憶する。 The storage circuit 15 stores control programs for transmitting and receiving ultrasonic waves, image processing, and display processing, diagnostic information (for example, patient ID, doctor's findings, etc.), various data such as diagnostic protocols and various body marks. Remember.

制御回路16は、超音波診断装置100の処理全体を制御する。例えば、制御回路16は、入力装置3を介して操作者から入力された各種設定要求や、記憶回路15から読込んだ各種制御プログラム及び各種データに基づき、超音波プローブ1内の大規模集積回路、送受信回路11、Bモード処理回路12、ドプラ処理回路13及び画像生成回路14の処理を制御する。また、制御回路16は、記憶回路15が記憶する超音波画像や、記憶回路15が記憶する各種画像、又は、画像生成回路14による処理を行なうためのGUI、画像生成回路14の処理結果等をモニタ2にて表示するように制御する。 The control circuit 16 controls the entire processing of the ultrasonic diagnostic apparatus 100 . For example, the control circuit 16 controls the large-scale integrated circuit in the ultrasonic probe 1 based on various setting requests input by the operator via the input device 3, and various control programs and various data read from the storage circuit 15. , the transmission/reception circuit 11 , the B-mode processing circuit 12 , the Doppler processing circuit 13 and the image generation circuit 14 . Further, the control circuit 16 stores an ultrasound image stored in the storage circuit 15, various images stored in the storage circuit 15, a GUI for performing processing by the image generation circuit 14, processing results of the image generation circuit 14, and the like. It is controlled to display on the monitor 2.

例えば、制御回路16は、駆動信号の振幅の値を、超音波プローブ1に送信するように、送受信回路11を制御する。具体的には、制御回路16は、駆動信号の振幅の値を、後述する各制御回路31に出力するように、送受信回路11を制御する。 For example, the control circuit 16 controls the transmission/reception circuit 11 so as to transmit the amplitude value of the driving signal to the ultrasonic probe 1 . Specifically, the control circuit 16 controls the transmission/reception circuit 11 so as to output the amplitude value of the drive signal to each control circuit 31 described later.

また、制御回路16は、駆動信号に対する遅延量及びエコー信号に対する遅延量を、超音波プローブ1に送信するように、送受信回路11を制御する。制御回路16は、例えば、プロセッサにより実現される。 Further, the control circuit 16 controls the transmission/reception circuit 11 so as to transmit the delay amount for the drive signal and the delay amount for the echo signal to the ultrasonic probe 1 . The control circuit 16 is implemented by, for example, a processor.

なお、上記説明において用いた「プロセッサ」という文言は、例えば、CPU(Central Processing Unit)、GPU(Graphics Processing Unit)、或いは、特定用途向け集積回路(Application Specific Integrated Circuit:ASIC)、プログラマブル論理デバイス(例えば、単純プログラマブル論理デバイス(SimpleProgrammable Logic Device:SPLD)、複合プログラマブル論理デバイス(Complex ProgrammableLogic Device:CPLD)、及びフィールドプログラマブルゲートアレイ(Field Programmable GateArray:FPGA))等の回路を意味する。プロセッサは記憶回路15に保存されたプログラムを読み出し、読み出したプログラムを実行することで機能を実現する。なお、記憶回路15にプログラムを保存する代わりに、プロセッサの回路内にプログラムを直接組み込むよう構成しても構わない。この場合、プロセッサは回路内に組み込まれたプログラムを読み出し、読み出したプログラムを実行することで機能を実現する。なお、本実施形態の各プロセッサは、プロセッサごとに単一の回路として構成される場合に限らず、複数の独立した回路を組み合わせて1つのプロセッサとして構成し、その機能を実現するようにしてもよい。 In addition, the term "processor" used in the above description includes, for example, a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), an application specific integrated circuit (ASIC), a programmable logic device ( For example, it means circuits such as Simple Programmable Logic Device (SPLD), Complex Programmable Logic Device (CPLD), and Field Programmable Gate Array (FPGA). The processor reads a program stored in the storage circuit 15 and executes the read program to realize its function. Instead of storing the program in the memory circuit 15, the program may be directly incorporated into the circuit of the processor. In this case, the processor reads the program embedded in the circuit and executes the read program to realize the function. Note that each processor of the present embodiment is not limited to being configured as a single circuit for each processor, and may be configured as one processor by combining a plurality of independent circuits to realize its function. good.

以上、第1の実施形態に係る超音波診断装置100の構成の一例について説明した。以下に説明するように、第1の実施形態に係る超音波プローブ1は、超音波プローブ1に内蔵される電子回路の面積(回路面積)が十分に確保されるように構成される。 An example of the configuration of the ultrasonic diagnostic apparatus 100 according to the first embodiment has been described above. As will be described below, the ultrasonic probe 1 according to the first embodiment is configured such that the area (circuit area) of the electronic circuit incorporated in the ultrasonic probe 1 is sufficiently secured.

図2は、第1の実施形態に係る超音波プローブ1の構成の一例を示す図である。図2に示すように、超音波プローブ1は、複数の振動素子(音響素子)20と、3つの大規模集積回路21~23と、中継基板24とを有する。 FIG. 2 is a diagram showing an example of the configuration of the ultrasonic probe 1 according to the first embodiment. As shown in FIG. 2, the ultrasonic probe 1 has a plurality of transducer elements (acoustic elements) 20, three large-scale integrated circuits 21 to 23, and a relay board 24. FIG.

複数の振動素子20は、超音波を送信するとともに超音波のエコーを受信する。 The plurality of transducer elements 20 transmit ultrasonic waves and receive ultrasonic echoes.

複数の振動素子20は、2次元的に配置されている。例えば、複数の振動素子20は、X軸及びX軸と直交するY軸に沿って配置されている。ここで、X軸方向は、ラテラル方向に対応し、Y軸方向は、エレベーション方向に対応する。すなわち、複数の振動素子20は、ラテラル方向及びエレベーション方向に配置されている。 The plurality of vibration elements 20 are two-dimensionally arranged. For example, the multiple vibration elements 20 are arranged along the X-axis and the Y-axis orthogonal to the X-axis. Here, the X-axis direction corresponds to the lateral direction, and the Y-axis direction corresponds to the elevation direction. That is, the plurality of vibration elements 20 are arranged in the lateral direction and the elevation direction.

振動素子20は、供給される駆動信号に基づき超音波を発生する。そして、振動素子20は、被検体Pからのエコーを受信し、受信したエコーを電気信号であるエコー信号(反射波信号)に変換する。 The vibration element 20 generates ultrasonic waves based on the supplied drive signal. The transducer element 20 receives echoes from the subject P and converts the received echoes into echo signals (reflected wave signals) that are electrical signals.

例えば、図2に示す複数の振動素子20は、メインアレイ20aを構成する。図2では、16個の振動素子20がメインアレイ20aを構成する場合について示されているが、メインアレイ20aを構成する振動素子20の個数は、これに限られない。メインアレイ20aは、X軸方向及びY軸方向に、複数のサブアレイ20bに分割されている。なお、サブアレイ20bとは、例えば、複数の振動素子20を、所定数の振動素子20ごとのグループに分けた場合の各グループに属する振動素子20の配置を指す。1つのサブアレイ20bは、X軸方向及びY軸方向に、2次元的に配置された所定数の振動素子20で構成されている。例えば、複数のサブアレイ20bを構成する振動素子20の個数は、4(2×2)個である。 For example, a plurality of vibration elements 20 shown in FIG. 2 constitute a main array 20a. FIG. 2 shows a case where 16 vibration elements 20 constitute the main array 20a, but the number of vibration elements 20 constituting the main array 20a is not limited to this. The main array 20a is divided into a plurality of sub-arrays 20b in the X-axis direction and the Y-axis direction. Note that the sub-array 20b refers to, for example, the arrangement of the vibration elements 20 belonging to each group when the plurality of vibration elements 20 are divided into groups each having a predetermined number of vibration elements 20 . One subarray 20b is composed of a predetermined number of vibration elements 20 two-dimensionally arranged in the X-axis direction and the Y-axis direction. For example, the number of vibration elements 20 constituting the plurality of sub-arrays 20b is 4 (2×2).

第1の実施形態では、複数の振動素子20は、第1グループを構成する振動素子20と、第2グループを構成する振動素子20とに分けられる。第1グループを構成する振動素子20、及び、第2グループを構成する振動素子20については、後述する。 In the first embodiment, the plurality of vibrating elements 20 are divided into vibrating elements 20 forming a first group and vibrating elements 20 forming a second group. The vibration elements 20 forming the first group and the vibration elements 20 forming the second group will be described later.

図2に示すように、振動素子20側から、大規模集積回路23、大規模集積回路22、大規模集積回路21の順に、3つの大規模集積回路21~23が配置されている。すなわち、大規模集積回路23は、複数の振動素子20の背面側に配置されている。また、大規模集積回路22は、大規模集積回路23の背面側に配置されている。また、大規模集積回路21は、大規模集積回路22の背面側に配置されている。大規模集積回路23は、第1の回路の一例である。また、大規模集積回路22は、第2の回路の一例である。 As shown in FIG. 2, three large-scale integrated circuits 21 to 23 are arranged in the order of large-scale integrated circuit 23, large-scale integrated circuit 22, and large-scale integrated circuit 21 from the vibrating element 20 side. That is, the large-scale integrated circuit 23 is arranged behind the plurality of vibration elements 20 . Also, the large scale integrated circuit 22 is arranged behind the large scale integrated circuit 23 . Also, the large-scale integrated circuit 21 is arranged behind the large-scale integrated circuit 22 . The large scale integrated circuit 23 is an example of the first circuit. Also, the large scale integrated circuit 22 is an example of a second circuit.

大規模集積回路21において、破線で区切られた各領域21aは、直上の1つの振動素子20に対応する領域である。同様に、大規模集積回路22,23において、破線で区切られた各領域22a,23aも、直上の1つの振動素子20に対応する領域である。 In the large-scale integrated circuit 21, each region 21a delimited by broken lines corresponds to one vibrating element 20 directly above. Similarly, in the large-scale integrated circuits 22 and 23, regions 22a and 23a delimited by dashed lines also correspond to one vibrating element 20 directly above.

例えば、図2に示す領域21a_1は、直上の振動素子20_1に対応する領域である。ここで、図2において、領域21a_1は、16(4×4)個の領域21aのうち、X軸方向において左側から3番目で、Y軸方向において手前側から1番目の領域である。また、振動素子20_1は、16(4×4)個の振動素子20のうち、Y軸方向において左側から3番目で、Y軸方向において手前側から1番目の振動素子である。 For example, a region 21a_1 shown in FIG. 2 is a region corresponding to the directly above vibration element 20_1. Here, in FIG. 2, the area 21a_1 is the third area from the left side in the X-axis direction and the first area from the front side in the Y-axis direction among the 16 (4×4) areas 21a. Further, the vibration element 20_1 is the third vibration element from the left side in the Y-axis direction and the first vibration element from the front side in the Y-axis direction among the 16 (4×4) vibration elements 20 .

また、図2に示す領域21a_2は、直上の振動素子20_2に対応する領域である。ここで、図2において、領域21a_2は、16個の領域21aのうち、X軸方向において左側から4番目で、Y軸方向において手前側から1番目の領域である。また、振動素子20_2は、16個の振動素子20のうち、X軸方向において左側から4番目で、Y軸方向において手前側から1番目の振動素子である。 A region 21a_2 shown in FIG. 2 is a region corresponding to the vibration element 20_2 immediately above. Here, in FIG. 2, the region 21a_2 is the fourth region from the left side in the X-axis direction and the first region from the front side in the Y-axis direction among the 16 regions 21a. Further, the vibration element 20_2 is the fourth vibration element from the left side in the X-axis direction and the first vibration element from the front side in the Y-axis direction among the 16 vibration elements 20 .

同様に、図2に示す領域22a_1は、直上の振動素子20_1に対応する領域である。ここで、図2において、領域22a_1は、16(4×4)個の領域22aのうち、X軸方向において左側から3番目で、Y軸方向において手前側から1番目の領域である。 Similarly, a region 22a_1 shown in FIG. 2 is a region corresponding to the directly above vibration element 20_1. Here, in FIG. 2, the area 22a_1 is the third area from the left side in the X-axis direction and the first area from the front side in the Y-axis direction among the 16 (4×4) areas 22a.

また、図2に示す領域22a_2は、直上の振動素子20_2に対応する領域である。ここで、図2において、領域22a_2は、16個の領域22aのうち、X軸方向において左側から4番目で、Y軸方向において手前側から1番目の領域である。 A region 22a_2 shown in FIG. 2 is a region corresponding to the vibration element 20_2 immediately above. Here, in FIG. 2, the region 22a_2 is the fourth region from the left side in the X-axis direction and the first region from the front side in the Y-axis direction among the 16 regions 22a.

また、図2に示す領域23a_1は、直上の振動素子20_1に対応する領域である。ここで、図2において、領域23a_1は、16(4×4)個の領域23aのうち、X軸方向において左側から3番目で、Y軸方向において手前側から1番目の領域である。 A region 23a_1 shown in FIG. 2 is a region corresponding to the vibration element 20_1 immediately above. Here, in FIG. 2, the area 23a_1 is the third area from the left side in the X-axis direction and the first area from the front side in the Y-axis direction among the 16 (4×4) areas 23a.

また、図2に示す領域23a_2は、直上の振動素子20_2に対応する領域である。ここで、図2において、領域23a_2は、16個の領域23aのうち、X軸方向において左側から4番目で、Y軸方向において手前側から1番目の領域である。 A region 23a_2 shown in FIG. 2 is a region corresponding to the vibration element 20_2 directly above. Here, in FIG. 2, the region 23a_2 is the fourth region from the left side in the X-axis direction and the first region from the front side in the Y-axis direction among the 16 regions 23a.

大規模集積回路21について説明する。大規模集積回路21の各領域21aには、制御回路が設けられている。図3は、第1の実施形態に係る制御回路31の一例を説明するための図である。図3に示すように、例えば、領域21a_1には、直上の後述する送受信回路23b_1を制御する制御回路31が設けられている。また、領域21a_2には、直上の後述する送受信回路22b_1を制御する制御回路31が設けられている。 The large scale integrated circuit 21 will be explained. Each region 21a of the large-scale integrated circuit 21 is provided with a control circuit. FIG. 3 is a diagram for explaining an example of the control circuit 31 according to the first embodiment. As shown in FIG. 3, for example, the region 21a_1 is provided with a control circuit 31 that controls a transmission/reception circuit 23b_1, which will be described later. A control circuit 31 for controlling a transmission/reception circuit 22b_1, which will be described later, is provided in the area 21a_2.

なお、領域21a_1に設けられた制御回路31を「制御回路31a」と表記する。また、領域21a_2に設けられた制御回路31を「制御回路31b」と表記する。 Note that the control circuit 31 provided in the region 21a_1 is referred to as "control circuit 31a". Also, the control circuit 31 provided in the region 21a_2 is referred to as "control circuit 31b".

また、他の領域21a(他の14個の領域21a)においても、同様に、直上の後述する送受信回路22b又は送受信回路23bを制御する制御回路31が設けられている。 Similarly, in the other areas 21a (the other 14 areas 21a), a control circuit 31 is provided for controlling a transmission/reception circuit 22b or a transmission/reception circuit 23b, which will be described later.

なお、第1の実施形態では、1つの振動素子20に対して1つのチャンネルが割り当てられ、チャンネルごとに、1つの制御回路31、及び、1つの後述する送受信回路22b又は送受信回路23bが設けられる。また、第1の実施形態では、上述した1つのサブアレイ20bにおいて、対応する複数(図2では4つ)の制御回路31が接続されている。 In the first embodiment, one channel is assigned to one vibration element 20, and one control circuit 31 and one transmission/reception circuit 22b or transmission/reception circuit 23b, which will be described later, are provided for each channel. . In the first embodiment, a plurality of (four in FIG. 2) corresponding control circuits 31 are connected to one sub-array 20b described above.

例えば、制御回路31は、レジスタを備える。制御回路31は、送受信回路11から出力された駆動信号の振幅の値を受信すると、受信した振幅の値をレジスタに格納する。また、制御回路31は、送受信回路11から出力された駆動信号に対する遅延量を受信すると、受信した駆動信号に対する遅延量をレジスタに格納する。また、制御回路31は、送受信回路11から出力されたエコー信号に対する遅延量を受信すると、受信したエコー信号に対する遅延量をレジスタに格納する。 For example, the control circuit 31 has a register. When the control circuit 31 receives the amplitude value of the drive signal output from the transmission/reception circuit 11, it stores the received amplitude value in the register. Further, when the control circuit 31 receives the delay amount for the drive signal output from the transmission/reception circuit 11, the control circuit 31 stores the received delay amount for the drive signal in the register. When the control circuit 31 receives the delay amount for the echo signal output from the transmission/reception circuit 11, the control circuit 31 stores the received delay amount for the echo signal in the register.

そして、制御回路31は、レジスタから振幅の値、駆動信号に対する遅延量及びエコー信号に対する遅延量を読み出す。そして、制御回路31は、読み出された振幅の値、駆動信号に対する遅延量及びエコー信号に対する遅延量を示す制御信号を送受信回路22b又は送受信回路23bに出力する。 Then, the control circuit 31 reads the amplitude value, the delay amount for the drive signal, and the delay amount for the echo signal from the register. Then, the control circuit 31 outputs a control signal indicating the read amplitude value, the amount of delay with respect to the driving signal, and the amount of delay with respect to the echo signal to the transmitting/receiving circuit 22b or the transmitting/receiving circuit 23b.

ここで、1つのサブアレイ20bに対応する複数の制御回路31のうち、1つの制御回路31は、加算器(受信ビームフォーマ)を有する。なお、このような加算器を有する制御回路31は、代表制御回路31とも称される。 Here, one control circuit 31 among the plurality of control circuits 31 corresponding to one subarray 20b has an adder (reception beamformer). Note that the control circuit 31 having such an adder is also called a representative control circuit 31 .

加算器は、1つのサブアレイ20bに対応する複数の後述する送受信回路22b,23bから出力された複数のエコー信号を収集する。なお、加算器により収集される複数のエコー信号は、遅延処理が施されたエコー信号である。そして、加算器は、複数のエコー信号を加算する加算処理を実行する。そして、加算器は、加算処理が実行されたエコー信号を装置本体10に出力する。エコー信号を用いた加算処理により、エコー信号の受信指向性に応じた方向からの反射成分が強調される。サブアレイ20b内のチャンネルに対して行うため、超音波プローブ1内のこの機能をサブアレイ・ビームフォーマと呼ぶことがある。 The adder collects a plurality of echo signals output from a plurality of transmitting/receiving circuits 22b and 23b (to be described later) corresponding to one subarray 20b. A plurality of echo signals collected by the adder are echo signals that have undergone delay processing. The adder then performs addition processing to add the multiple echo signals. Then, the adder outputs the echo signal on which the addition processing has been performed to the device main body 10 . The addition processing using the echo signal emphasizes the reflection component from the direction corresponding to the reception directivity of the echo signal. This function in ultrasound probe 1 is sometimes referred to as a subarray beamformer because it operates on channels in subarray 20b.

なお、図2及び図3において、各領域21aに記載された白丸は、例えば、各領域21aに設けられた制御回路31と、大規模集積回路22とを接続する導体を模式的に示したものである。第1の実施形態では、例えば、かかる導体として、端子等が用いられる。この場合、各領域21aに設けられた制御回路31は、端子等を介して大規模集積回路22に接続されている。 In FIGS. 2 and 3, white circles in each region 21a schematically show conductors connecting the control circuit 31 provided in each region 21a and the large-scale integrated circuit 22, for example. is. In the first embodiment, for example, terminals or the like are used as such conductors. In this case, the control circuit 31 provided in each region 21a is connected to the large-scale integrated circuit 22 via terminals or the like.

大規模集積回路22では、所定個の領域22aに跨がって、送受信回路が設けられている。図4は、第1の実施形態に係る送受信回路22bの一例を説明するための図である。図4に示すように、例えば、X軸方向に隣接する2個の領域22a_1及び領域22a_2に跨がって、送受信回路22bが設けられている。領域22a_1及び領域22a_2に跨がって設けられた送受信回路22bを「送受信回路22b_1」と表記する。送受信回路22b_1は、振動素子20_2を駆動させ、振動素子20_2からのエコー信号を受信する。送受信回路22bは、電子回路の一例である。 In the large-scale integrated circuit 22, transmission/reception circuits are provided across a predetermined number of regions 22a. FIG. 4 is a diagram for explaining an example of the transmission/reception circuit 22b according to the first embodiment. As shown in FIG. 4, for example, a transmission/reception circuit 22b is provided across two regions 22a_1 and 22a_2 adjacent in the X-axis direction. The transmitting/receiving circuit 22b provided across the regions 22a_1 and 22a_2 is referred to as "transmitting/receiving circuit 22b_1". The transmission/reception circuit 22b_1 drives the transducer 20_2 and receives echo signals from the transducer 20_2. The transmitting/receiving circuit 22b is an example of an electronic circuit.

大規模集積回路22では、他の領域22aにおいても同様に、X軸方向に隣接する2個の領域22aに跨がって送受信回路22bが設けられている。この送受信回路22bは、1つの振動素子20を駆動させ、この振動素子20からのエコー信号を受信する。図2及び図4に示す大規模集積回路22では、16個の振動素子20のうち、8個の振動素子20に対応する8個の送受信回路22bが設けられている。 Similarly, in the large-scale integrated circuit 22, the transmission/reception circuits 22b are provided across two regions 22a adjacent to each other in the X-axis direction in the other regions 22a. This transmitting/receiving circuit 22b drives one transducer 20 and receives an echo signal from this transducer 20 . In the large-scale integrated circuit 22 shown in FIGS. 2 and 4, eight transmission/reception circuits 22b corresponding to eight vibration elements 20 among the sixteen vibration elements 20 are provided.

送受信回路22bは、パルサ回路、遅延回路及び増幅器等のアナログ回路を含む。パルサ回路は、所定のレート周波数(PRF:Pulse Repetition Frequency)で、送信超音波を形成するためのレートパルスを繰り返し発生する。そして、パルサ回路は、発生したレートパルスを、振動素子20を駆動するための駆動信号として出力する。ここで、パルサ回路から出力される駆動信号の振幅の大きさは、制御回路31から出力された制御信号により示される。 The transmitting/receiving circuit 22b includes analog circuits such as a pulser circuit, a delay circuit and an amplifier. The pulsar circuit repeatedly generates rate pulses for forming transmitted ultrasonic waves at a predetermined rate frequency (PRF: Pulse Repetition Frequency). The pulsar circuit then outputs the generated rate pulse as a drive signal for driving the vibrating element 20 . Here, the magnitude of the amplitude of the drive signal output from the pulser circuit is indicated by the control signal output from the control circuit 31 .

遅延回路は、パルサ回路から出力された駆動信号に対して所定の遅延処理を実行し、所定の遅延処理が実行された駆動信号を振動素子20に出力する機能を有する。例えば、遅延回路は、制御回路31による制御を受けて、振動素子20から発生される超音波をビーム状に集束して送信指向性を決定するために必要な振動素子20ごとの遅延量を、パルサ回路から供給された駆動信号に対して与える遅延処理を実行する。ここで、駆動信号に与える遅延量は、制御回路31から出力された制御信号により示される。 The delay circuit has a function of performing predetermined delay processing on the drive signal output from the pulser circuit and outputting the drive signal subjected to the predetermined delay processing to the vibration element 20 . For example, the delay circuit is controlled by the control circuit 31 to focus the ultrasonic waves generated from the transducers 20 into a beam and determine the transmission directivity for each transducer 20. A delay process is applied to the drive signal supplied from the pulsar circuit. Here, the delay amount given to the drive signal is indicated by the control signal output from the control circuit 31 .

パルサ回路及び遅延回路は、少なくとも1つの振動素子20を駆動させる回路である。パルサ回路及び遅延回路は、駆動回路の一例である。 The pulsar circuit and the delay circuit are circuits that drive at least one vibrating element 20 . A pulser circuit and a delay circuit are examples of a drive circuit.

増幅器は、例えば、アンプである。増幅器は、振動素子20からエコー信号を受信すると、予め設定されたゲインによって、受信したエコー信号を増幅し、増幅したエコー信号を遅延回路へ出力する機能を有する。 The amplifier is, for example, an amplifier. The amplifier has a function of, upon receiving an echo signal from the transducer element 20, amplifying the received echo signal with a preset gain and outputting the amplified echo signal to the delay circuit.

ここで、遅延回路は、上述した機能に加えて、増幅器から出力されたエコー信号を受信すると、受信したエコー信号に対して、受信指向性を決定するのに必要な遅延量を与える遅延処理を実行し、遅延処理が実行されたエコー信号を制御回路31に出力する機能を有する。ここで、エコー信号に対して与えられる遅延量は、制御回路31から出力される制御信号が示す遅延量となる。 Here, in addition to the functions described above, the delay circuit, when receiving the echo signal output from the amplifier, performs delay processing to give the received echo signal a delay amount necessary to determine the reception directivity. It has a function of outputting to the control circuit 31 an echo signal on which delay processing has been executed. Here, the delay amount given to the echo signal is the delay amount indicated by the control signal output from the control circuit 31 .

増幅器及び遅延回路は、少なくとも1つの振動素子20で発生したエコー信号を処理する。増幅器及び遅延回路は、信号処理回路の一例である。すなわち、遅延回路は、駆動回路の一例であるとともに、信号処理回路の一例でもある。 An amplifier and delay circuit processes echo signals generated by at least one transducer element 20 . Amplifiers and delay circuits are examples of signal processing circuits. That is, the delay circuit is an example of the driving circuit and also an example of the signal processing circuit.

大規模集積回路23では、残りの8個の振動素子20(送受信回路22bに接続されていない振動素子20)に対応する8個の送受信回路が設けられている。大規模集積回路23では、所定個の領域23aに跨がって、送受信回路が設けられている。図5は、第1の実施形態に係る送受信回路23bの一例を説明するための図である。図5に示すように、例えば、X軸方向に隣接する2個の領域23a_1及び領域23a_2に跨がって、送受信回路23bが設けられている。送受信回路23bは、電子回路の一例である。 In the large-scale integrated circuit 23, eight transmitting/receiving circuits corresponding to the remaining eight vibrating elements 20 (the vibrating elements 20 not connected to the transmitting/receiving circuit 22b) are provided. In the large-scale integrated circuit 23, transmission/reception circuits are provided across a predetermined number of regions 23a. FIG. 5 is a diagram for explaining an example of the transmission/reception circuit 23b according to the first embodiment. As shown in FIG. 5, for example, a transmission/reception circuit 23b is provided across two regions 23a_1 and 23a_2 that are adjacent in the X-axis direction. The transmitting/receiving circuit 23b is an example of an electronic circuit.

領域23a_1及び領域23a_2に跨がって設けられた送受信回路23bを「送受信回路23b_1」と表記する。送受信回路23b_1は、振動素子20_1を駆動させ、振動素子20_1からのエコー信号を受信する。 The transmitting/receiving circuit 23b provided across the regions 23a_1 and 23a_2 is referred to as "transmitting/receiving circuit 23b_1". The transmission/reception circuit 23b_1 drives the transducer 20_1 and receives an echo signal from the transducer 20_1.

送受信回路23bは、上述した送受信回路22bのパルサ回路、遅延回路及び増幅器等のアナログ回路と同様のアナログ回路を含む。 The transmitting/receiving circuit 23b includes analog circuits similar to those of the transmitting/receiving circuit 22b described above, such as a pulser circuit, a delay circuit, and an amplifier.

大規模集積回路23では、他の領域23aにおいても同様に、X軸方向に隣接する2個の領域23aに跨がって送受信回路23bが設けられている。この送受信回路23bは、1つの振動素子20を駆動させ、この振動素子20からのエコー信号を受信する。 Similarly, in the large-scale integrated circuit 23, the transmission/reception circuit 23b is provided across two adjacent regions 23a in the X-axis direction in the other region 23a. The transmitting/receiving circuit 23b drives one transducer 20 and receives an echo signal from the transducer 20. FIG.

なお、図2及び図4において、各領域22aに記載された白丸は、例えば、大規模集積回路21と大規模集積回路23とを接続する導体を模式的に示したものである。第1の実施形態では、例えば、かかる導体として、端子及びTSV(Through Silicon Via;シリコン貫通電極)等が用いられる。この場合には、白丸が記載された領域22aにおいて、端子及びTSV等を介して大規模集積回路21と大規模集積回路23とが接続されている。例えば、白丸が記載された領域22aにおいて、端子及びTSV等を介して、直下の領域21aと、直上の領域23aとが接続されている。 2 and 4, white circles in each region 22a schematically show conductors connecting the large scale integrated circuit 21 and the large scale integrated circuit 23, for example. In the first embodiment, for example, terminals, TSVs (Through Silicon Via), and the like are used as such conductors. In this case, the large-scale integrated circuit 21 and the large-scale integrated circuit 23 are connected via terminals, TSVs, and the like in a region 22a marked with a white circle. For example, in a region 22a marked with a white circle, a region 21a immediately below and a region 23a directly above are connected via terminals, TSVs, and the like.

また、図2及び図4において、各領域22aに記載された黒丸は、例えば、黒丸が記載された各領域22aに設けられた送受信回路22bと、直下の制御回路31及び直上の領域23aとを接続する導体を模式的に示したものである。第1の実施形態では、例えば、かかる導体として、端子及びTSV等が用いられる。この場合には、黒丸が記載された領域22aにおいて、送受信回路22bが、TSV等を介して直下の制御回路31に接続されるとともに、端子等を介して直上の領域23aと接続されている。 In addition, in FIGS. 2 and 4, the black circles described in each area 22a indicate, for example, the transmitting/receiving circuit 22b provided in each area 22a described with the black circle, the control circuit 31 immediately below, and the area 23a directly above. The conductors to be connected are shown schematically. In the first embodiment, for example, terminals and TSVs are used as such conductors. In this case, in the area 22a marked with a black circle, the transmitting/receiving circuit 22b is connected to the control circuit 31 directly below via TSV and the like, and is connected to the area 23a directly above via terminals and the like.

また、図2及び図5において、各領域23aに記載された白丸は、例えば、大規模集積回路22と振動素子20とを接続する導体を模式的に示したものである。第1の実施形態では、例えば、かかる導体として、端子及びTSV等が用いられる。この場合には、白丸が記載された領域23aにおいて、端子及びTSV等を介して、直下の領域22aと直上の振動素子20とが接続されている。具体的には、白丸が記載された領域23aにおいて、端子、TSV等に加えて中継基板24を介して、直下の領域22aと直上の振動素子20とが接続されている。 In addition, in FIGS. 2 and 5, white circles in each region 23a schematically show conductors connecting the large-scale integrated circuit 22 and the vibration element 20, for example. In the first embodiment, for example, terminals and TSVs are used as such conductors. In this case, in the region 23a marked with a white circle, the region 22a directly below and the vibration element 20 directly above are connected via terminals, TSVs, and the like. Specifically, in the region 23a marked with a white circle, the region 22a directly below and the vibration element 20 directly above are connected via the relay board 24 in addition to the terminals, TSVs, and the like.

また、図2及び図5において、各領域23aに記載された黒丸は、例えば、黒丸が記載された各領域23aに設けられた送受信回路23bと、直下の領域22a及び直上の振動素子20とを接続する導体を模式的に示したものである。第1の実施形態では、例えば、かかる導体として、端子及びTSV等が用いられる。この場合には、黒丸が記載された領域23aにおいて、送受信回路23bが、TSV等を介して直下の領域22aに接続されるとともに、端子等を介して直上の振動素子20と接続されている。具体的には、送受信回路23bは、端子等に加えて中継基板24を介して、直上の振動素子20と接続されている。 In addition, in FIGS. 2 and 5, the black circles described in each area 23a indicate, for example, the transmitting/receiving circuit 23b provided in each area 23a described with the black circle, the area 22a immediately below, and the vibration element 20 directly above. The conductors to be connected are shown schematically. In the first embodiment, for example, terminals and TSVs are used as such conductors. In this case, in the region 23a marked with a black circle, the transmitting/receiving circuit 23b is connected to the region 22a immediately below via a TSV or the like, and is also connected to the vibration element 20 directly above via a terminal or the like. Specifically, the transmitting/receiving circuit 23b is connected to the vibration element 20 directly above via the relay board 24 in addition to the terminals and the like.

中継基板24は、領域23a上の端子と、振動素子20との接続を中継する基板である。中継基板24は、振動素子20と大規模集積回路23との間に配置される。中継基板24は、中継基板24内の配線を介して、振動素子20と大規模集積回路20とを接続する。ここで、中継基板24内の配線間のピッチが調整されることで、XY平面における送受信回路22b,23b間のピッチ(間隔)と、XY平面における振動素子20間のピッチとの違いを吸収することができる。このような中継基板24により、送受信回路22b,23b間のピッチよりも振動素子20間のピッチを狭くすることができる。このため、高密度で振動素子20を中継基板24に配置することができる。 The relay board 24 is a board that relays the connection between the terminals on the region 23 a and the vibration element 20 . A relay substrate 24 is arranged between the vibration element 20 and the large scale integrated circuit 23 . The relay board 24 connects the vibrating element 20 and the large-scale integrated circuit 20 via wiring in the relay board 24 . Here, by adjusting the pitch between the wirings in the relay board 24, the difference between the pitch (interval) between the transmitting/receiving circuits 22b and 23b in the XY plane and the pitch between the vibration elements 20 in the XY plane is absorbed. be able to. With such a relay board 24, the pitch between the vibration elements 20 can be narrower than the pitch between the transmission/reception circuits 22b and 23b. Therefore, the vibration elements 20 can be arranged on the relay board 24 at high density.

中継基板24は、例えば、シリコン基板やセラミックス基板により実現される。なお、中継基板24に代えて、同様の機能を有するFPC(Flexible Printed Circuits)を用いてもよい。また、中継基板24を用いずに、振動素子20と領域23a上の端子とを接続してもよい。 The relay substrate 24 is realized by, for example, a silicon substrate or a ceramics substrate. Instead of the relay board 24, FPCs (Flexible Printed Circuits) having similar functions may be used. Further, the vibration element 20 and the terminals on the area 23a may be connected without using the relay board 24. FIG.

図6は、第1の実施形態に係る2つの大規模集積回路22,23の一例を説明するための図である。ここで、第1の実施形態では、2つの大規模集積回路22,23は、同一の大規模集積回路である。例えば、2つの大規模集積回路22,23は、図6に示す大規模集積回路である。大規模集積回路22,23は、XY平面における中心点25を有する。そして、中心点25を通り、X軸方向及びY軸方向に直交する回転軸周りに、大規模集積回路22,23を180度回転させた場合、先に説明した黒丸と白丸との位置関係は、次のような関係となる。例えば、黒丸と白丸との位置関係は、XY平面において、回転前の白丸の位置に対して回転後の黒丸の位置が一致し、回転前の黒丸の位置に対して回転後の白丸の位置が一致するような関係となる。 FIG. 6 is a diagram for explaining an example of two large scale integrated circuits 22 and 23 according to the first embodiment. Here, in the first embodiment, the two large scale integrated circuits 22 and 23 are the same large scale integrated circuit. For example, the two large scale integrated circuits 22 and 23 are the large scale integrated circuits shown in FIG. Large scale integrated circuits 22, 23 have a center point 25 in the XY plane. When the large-scale integrated circuits 22 and 23 are rotated 180 degrees around the rotation axis that passes through the center point 25 and is orthogonal to the X-axis direction and the Y-axis direction, the positional relationship between the previously described black circles and white circles is , the relationship is as follows. For example, the positional relationship between the black circle and the white circle is such that, on the XY plane, the position of the black circle after rotation matches the position of the white circle before rotation, and the position of the white circle after rotation matches the position of the black circle before rotation. a matching relationship.

図7は、第1の実施形態に係る超音波プローブ1の製造方法の一部の一例を示す図である。第1の実施形態に係る超音波プローブ1では、2つの大規模集積回路22,23を同一の向きに配置した上で、図7の中央に示すように、大規模集積回路22に対して、中心点25を通りX軸方向及びY軸方向に直交する回転軸25a周りに、矢印26が示すように大規模集積回路23を180度回転させる。そして、180度回転させた大規模集積回路23を大規模集積回路22上に配置する。 FIG. 7 is a diagram showing an example of part of the method for manufacturing the ultrasonic probe 1 according to the first embodiment. In the ultrasonic probe 1 according to the first embodiment, after arranging the two large-scale integrated circuits 22 and 23 in the same direction, as shown in the center of FIG. The large-scale integrated circuit 23 is rotated 180 degrees as indicated by an arrow 26 about a rotation axis 25a that passes through the center point 25 and is perpendicular to the X-axis direction and the Y-axis direction. Then, the large-scale integrated circuit 23 rotated by 180 degrees is arranged on the large-scale integrated circuit 22 .

すなわち、複数の振動素子20の背面側に、大規模集積回路23を所定の向きで配置し、大規模集積回路23の背面側に、大規模集積回路22を先の所定の向きと異なる向きで配置する。このように、大規模集積回路22及び大規模集積回路23は、同一の大規模集積回路であり、配置の向きが異なる。したがって、第1の実施形態によれば、大規模集積回路22及び大規模集積回路23を製造する際に、複数種類の大規模集積回路ではなく、同一の大規模集積回路を製造すればよいので、製造コストを抑えることができる。なお、所定の向きは、第1の向きの一例であり、所定の向きと異なる向きは、第2の向きの一例である。 That is, the large-scale integrated circuit 23 is arranged in a predetermined orientation on the back side of the plurality of vibration elements 20, and the large-scale integrated circuit 22 is arranged in an orientation different from the predetermined orientation on the back side of the large-scale integrated circuit 23. Deploy. Thus, the large-scale integrated circuit 22 and the large-scale integrated circuit 23 are the same large-scale integrated circuit, but are arranged in different directions. Therefore, according to the first embodiment, when manufacturing the large-scale integrated circuit 22 and the large-scale integrated circuit 23, it is sufficient to manufacture the same large-scale integrated circuit instead of multiple types of large-scale integrated circuits. , the manufacturing cost can be reduced. The predetermined orientation is an example of a first orientation, and the orientation different from the predetermined orientation is an example of a second orientation.

図7に示す符号「41」~「48」は、領域22aに記載された上述の黒丸を指す。また、符号「51」~「58」は、領域23aに記載された上述の黒丸を指す。 Reference numerals “41” to “48” shown in FIG. 7 refer to the above-described black circles described in the area 22a. Reference numerals "51" to "58" refer to the black circles described above in the area 23a.

なお、図7では、ハッチングされた領域22a_1及び領域22a_2と、ハッチングされた領域23a_3及び領域23a_4とが対応する。 In FIG. 7, the hatched areas 22a_1 and 22a_2 correspond to the hatched areas 23a_3 and 23a_4.

図7の右側に示す、数値N(N=1,2)と符号M(M=41~48,51~58)とがハイフン「-」で繋がった「N-M」は、「N」が示す大規模集積回路において、符号「M」が指す黒丸が記載された領域22a又は23aに、符号「M」が指す黒丸が示す導体が設けられていることを示す。例えば、「N」が「1」である場合には、「N」は大規模集積回路22を示し、「N」が「2」である場合には、「N」は大規模集積回路23を示す。例えば、「2-51」は、大規模集積回路23において、符号「51」が指す黒丸が記載された領域23aに、送受信回路23bに接続されたTSV等の導体が設けられていることを示す。「1-47」は、大規模集積回路22において、符号「47」が指す黒丸が記載された領域22aに、送受信回路22bに接続されたTSV等の導体が設けられていることを示す。 "NM", which is shown on the right side of FIG. In the shown large-scale integrated circuit, the region 22a or 23a indicated by the black circle indicated by the symbol "M" is provided with the conductor indicated by the black circle indicated by the symbol "M". For example, if "N" is "1" then "N" indicates large scale integrated circuit 22 and if "N" is "2" then "N" indicates large scale integrated circuit 23. show. For example, "2-51" indicates that a conductor such as a TSV connected to the transmitting/receiving circuit 23b is provided in the region 23a indicated by the black circle indicated by the code "51" in the large-scale integrated circuit 23. . "1-47" indicates that in the large-scale integrated circuit 22, a conductor such as a TSV connected to the transmitting/receiving circuit 22b is provided in the area 22a indicated by the black circle indicated by the code "47".

第1の実施形態では、図7の右側に示すように、全ての振動素子20に対応する領域(8個の領域22a及び8個の領域23a)に、送受信回路22b又は送受信回路23bに接続された導体が設けられている。すなわち、全ての振動素子20のそれぞれは、送受信回路22b又は送受信回路23bに接続されている。なお、全ての振動素子20が、送受信回路22b又は送受信回路23bに接続されていなくてもよい。例えば、送受信回路22bは、複数の振動素子20のうちの少なくともいずれかに接続されていればよい。同様に、送受信回路23bは、複数の振動素子20のうちの少なくともいずれかに接続されていればよい。 In the first embodiment, as shown on the right side of FIG. 7, the regions (eight regions 22a and eight regions 23a) corresponding to all the transducer elements 20 are connected to the transmission/reception circuits 22b or 23b. conductors are provided. That is, each of all the vibration elements 20 is connected to the transmission/reception circuit 22b or the transmission/reception circuit 23b. Note that not all the transducer elements 20 need to be connected to the transmission/reception circuit 22b or the transmission/reception circuit 23b. For example, the transmitting/receiving circuit 22b may be connected to at least one of the multiple transducers 20 . Similarly, the transmitting/receiving circuit 23b may be connected to at least one of the multiple transducers 20 .

ここで、第1の実施形態では、上述した第1グループを構成する振動素子20は、送受信回路23bに接続され、送受信回路23bから駆動信号が供給される。また、上述した第2グループを構成する振動素子20は、送受信回路22bに接続され、送受信回路22bから駆動信号が供給される。すなわち、第1グループを構成する振動素子20は、送受信回路23bに対応し、第2グループを構成する振動素子20は、送受信回路22bに対応する。 Here, in the first embodiment, the vibration elements 20 forming the first group described above are connected to the transmission/reception circuit 23b, and are supplied with drive signals from the transmission/reception circuit 23b. Further, the vibration elements 20 constituting the second group described above are connected to the transmission/reception circuit 22b, and are supplied with drive signals from the transmission/reception circuit 22b. That is, the vibration elements 20 forming the first group correspond to the transmission/reception circuit 23b, and the vibration elements 20 forming the second group correspond to the transmission/reception circuit 22b.

図8Aは、第1の実施形態に係る3つの大規模集積回路21~23の積層構造の一例を説明するための図である。なお、図8Aは、上述した領域21a_1,21a_2,22a_1,22a_2,23a_1,23a_2に対応する部分の断面図である。 FIG. 8A is a diagram for explaining an example of a laminated structure of three large scale integrated circuits 21 to 23 according to the first embodiment. Note that FIG. 8A is a cross-sectional view of a portion corresponding to the regions 21a_1, 21a_2, 22a_1, 22a_2, 23a_1, and 23a_2 described above.

図8Aの例に示すように、大規模集積回路21は、トランジスタ層61、メタル多層配線層62及び再配線層63を有する。トランジスタ層61、メタル多層配線層62及び再配線層63は、この順で積層されている。また、図8Aの例は1断面の例であり、実際はトランジスタ層61、メタル多層配線層62及び再配線層63は奥行き方向にも存在し、動作に必要な回路、配線が形成される。 As shown in the example of FIG. 8A, the large scale integrated circuit 21 has a transistor layer 61, a metal multilayer wiring layer 62 and a rewiring layer 63. In FIG. The transistor layer 61, the metal multilayer wiring layer 62 and the rewiring layer 63 are laminated in this order. The example of FIG. 8A is an example of one cross section, and in fact, the transistor layer 61, the metal multilayer wiring layer 62 and the rewiring layer 63 are also present in the depth direction, and circuits and wirings required for operation are formed.

トランジスタ層61は、シリコン基板60の表面に形成されている。トランジスタ層61には、トランジスタ61a~61dが形成されている。トランジスタ61a及びトランジスタ61bは、上述した制御回路31aを構成する要素である。トランジスタ61c及びトランジスタ61dは、上述した制御回路31bを構成する要素である。 A transistor layer 61 is formed on the surface of a silicon substrate 60 . Transistors 61 a to 61 d are formed in the transistor layer 61 . The transistor 61a and the transistor 61b are elements forming the control circuit 31a described above. The transistor 61c and the transistor 61d are elements forming the control circuit 31b described above.

メタル多層配線層62は、複数の絶縁層と複数の配線(メタル)の積層構造で形成される。以下の説明では、積層された複数の配線を単に「配線」と称する。メタル多層配線層62には、配線62a~62dが形成されている。配線62aは、トランジスタ61a及びトランジスタ61bに接続されている。配線62bは、トランジスタ61c及びトランジスタ61dに接続されている。 The metal multilayer wiring layer 62 is formed with a laminated structure of a plurality of insulating layers and a plurality of wirings (metals). In the following description, a plurality of laminated wirings will be simply referred to as "wirings". Wirings 62 a to 62 d are formed in the metal multilayer wiring layer 62 . The wiring 62a is connected to the transistors 61a and 61b. The wiring 62b is connected to the transistors 61c and 61d.

また、配線62cは、トランジスタ61bに接続されており、配線62dは、トランジスタ61dに接続されている。そして、図8Aでは図示されていないが、メタル多層配線層62において、配線62c及び配線62dは、接続されている。このため、制御回路31aと制御回路31bとの間でエコー信号の送受信を行うことができる。例えば、制御回路31aが上述した代表制御回路である場合には、制御回路31aは、制御回路31bから加算処理の対象となるエコー信号を受信することができる。 The wiring 62c is connected to the transistor 61b, and the wiring 62d is connected to the transistor 61d. Although not shown in FIG. 8A, in the metal multilayer wiring layer 62, the wiring 62c and the wiring 62d are connected. Therefore, echo signals can be transmitted and received between the control circuit 31a and the control circuit 31b. For example, when the control circuit 31a is the representative control circuit described above, the control circuit 31a can receive an echo signal to be added from the control circuit 31b.

再配線層63には、配線63a,63bが形成されている。配線63aは、配線62aと接続されている。配線63bは、配線62bと接続されている。 Wirings 63 a and 63 b are formed in the rewiring layer 63 . The wiring 63a is connected to the wiring 62a. The wiring 63b is connected to the wiring 62b.

端子64a,64bは、メタルパッド、電極又はバンプにより形成される。端子64aは、配線63aに接続されている。端子64bは、配線63bに接続されている。 The terminals 64a, 64b are formed by metal pads, electrodes or bumps. The terminal 64a is connected to the wiring 63a. The terminal 64b is connected to the wiring 63b.

したがって、トランジスタ61a及びトランジスタ61bは、配線63a、配線62aを介して、端子64aに接続されている。また、トランジスタ61c及びトランジスタ61dは、配線63b、配線62bを介して、端子64bに接続されている。よって、制御回路31aは、端子64aに接続され、制御回路31bは、端子64bに接続されている。 Therefore, the transistor 61a and the transistor 61b are connected to the terminal 64a through the wiring 63a and the wiring 62a. The transistors 61c and 61d are connected to a terminal 64b through wirings 63b and 62b. Therefore, the control circuit 31a is connected to the terminal 64a, and the control circuit 31b is connected to the terminal 64b.

大規模集積回路21は、領域21a_1,21a_2以外の領域21aについても同様の構成を有する。 The large-scale integrated circuit 21 has a similar configuration for the regions 21a other than the regions 21a_1 and 21a_2.

大規模集積回路22は、トランジスタ層66、メタル多層配線層67及び再配線層68を有する。トランジスタ層66、メタル多層配線層67及び再配線層68は、この順で積層されている。 The large scale integrated circuit 22 has a transistor layer 66 , a metal multilayer wiring layer 67 and a rewiring layer 68 . The transistor layer 66, the metal multilayer wiring layer 67 and the rewiring layer 68 are laminated in this order.

トランジスタ層66は、シリコン基板65の表面に形成されている。トランジスタ層66には、トランジスタ66a,66bが形成されている。トランジスタ66a及びトランジスタ66bは、上述した送受信回路22b_1を構成する要素である。また、図8Aの例は1断面の例であり、実際はトランジスタ層66、メタル多層配線層67及び再配線層68は奥行き方向にも存在し、動作に必要な回路、配線が形成される。 A transistor layer 66 is formed on the surface of a silicon substrate 65 . Transistors 66 a and 66 b are formed in the transistor layer 66 . The transistor 66a and the transistor 66b are elements forming the transmission/reception circuit 22b_1 described above. The example of FIG. 8A is an example of one cross section, and in fact, the transistor layer 66, the metal multilayer wiring layer 67 and the rewiring layer 68 are also present in the depth direction, and circuits and wirings required for operation are formed.

また、シリコン基板65には、端子64aに対応する位置にシリコン基板65を貫通するTSV70aが形成されている。また、シリコン基板65には、端子64bに対応する位置にシリコン基板65を貫通するTSV70bが形成されている。 Further, the silicon substrate 65 is formed with a TSV 70a penetrating through the silicon substrate 65 at a position corresponding to the terminal 64a. Further, the silicon substrate 65 is formed with a TSV 70b penetrating through the silicon substrate 65 at a position corresponding to the terminal 64b.

TSV70aは、端子64aに接続されている。TSV70bは、端子64bに接続されている。 The TSV 70a is connected to the terminal 64a. TSV 70b is connected to terminal 64b.

メタル多層配線層67は、複数の絶縁層と複数の配線の積層構造で形成される。メタル多層配線層67には、配線67a~67dが形成されている。配線67aは、TSV70aに接続されている。 The metal multilayer wiring layer 67 is formed with a laminated structure of a plurality of insulating layers and a plurality of wirings. Wirings 67 a to 67 d are formed in the metal multilayer wiring layer 67 . The wiring 67a is connected to the TSV 70a.

配線67bは、トランジスタ66aに接続されている。配線67cは、トランジスタ66a及びトランジスタ66bに接続されている。配線67dは、トランジスタ66b及びTSV70bに接続され、大規模集積回路21における制御回路31bにより制御可能な構成として接続される。 The wiring 67b is connected to the transistor 66a. The wiring 67c is connected to the transistors 66a and 66b. The wiring 67d is connected to the transistor 66b and the TSV 70b, and connected as a controllable configuration by the control circuit 31b in the large scale integrated circuit 21. FIG.

再配線層68には、配線68a,68bが形成されている。配線68aは、配線67aと接続されている。配線68bは、配線67bと接続されている。 Wirings 68 a and 68 b are formed in the rewiring layer 68 . The wiring 68a is connected to the wiring 67a. The wiring 68b is connected to the wiring 67b.

端子69a,69bは、メタルパッド、電極又はバンプにより形成される。端子69aは、配線68aに接続されている。端子69bは、配線68bに接続されている。 Terminals 69a and 69b are formed by metal pads, electrodes or bumps. The terminal 69a is connected to the wiring 68a. The terminal 69b is connected to the wiring 68b.

したがって、端子69aは、配線68a、配線67a及びTSV70aを介して、端子64aに接続され、大規模集積回路21における制御回路31aに接続されている。また、端子69bは、配線68b、配線67b、トランジスタ66a、配線67c、トランジスタ66b、配線67d及びTSV70bを介して、端子64bに接続されている。よって、送受信回路22b_1は、端子69b及び端子64bに接続されている。 Therefore, the terminal 69a is connected to the terminal 64a and to the control circuit 31a in the large scale integrated circuit 21 via the wiring 68a, the wiring 67a and the TSV 70a. Also, the terminal 69b is connected to the terminal 64b via the wiring 68b, the wiring 67b, the transistor 66a, the wiring 67c, the transistor 66b, the wiring 67d, and the TSV 70b. Therefore, the transmission/reception circuit 22b_1 is connected to the terminals 69b and 64b.

大規模集積回路22は、領域22a_1,22a_2以外の領域22aについても同様の構成を有する。 The large-scale integrated circuit 22 has a similar configuration for the regions 22a other than the regions 22a_1 and 22a_2.

大規模集積回路23は、トランジスタ層72、メタル多層配線層73及び再配線層74を有する。トランジスタ層72、メタル多層配線層73及び再配線層74は、この順で積層されている。 The large scale integrated circuit 23 has a transistor layer 72 , a metal multilayer wiring layer 73 and a rewiring layer 74 . The transistor layer 72, the metal multilayer wiring layer 73 and the rewiring layer 74 are laminated in this order.

トランジスタ層72は、シリコン基板71の表面に形成されている。トランジスタ層72には、トランジスタ72a,72bが形成されている。トランジスタ72a及びトランジスタ72bは、上述した送受信回路23b_1を構成する要素である。また、図8Aの例は1断面の例であり、実際はトランジスタ層72、メタル多層配線層73及び再配線層74は奥行き方向にも存在し、動作に必要な回路、配線が形成される。 The transistor layer 72 is formed on the surface of the silicon substrate 71 . Transistors 72 a and 72 b are formed in the transistor layer 72 . The transistor 72a and the transistor 72b are elements that constitute the transmission/reception circuit 23b_1 described above. The example of FIG. 8A is an example of one cross section, and in fact the transistor layer 72, the metal multilayer wiring layer 73 and the rewiring layer 74 are also present in the depth direction, and circuits and wirings necessary for operation are formed.

また、シリコン基板71には、端子69aに対応する位置にシリコン基板71を貫通するTSV76aが形成されている。また、シリコン基板71には、端子69bに対応する位置にシリコン基板71を貫通するTSV76bが形成されている。 Further, the silicon substrate 71 is formed with a TSV 76a penetrating through the silicon substrate 71 at a position corresponding to the terminal 69a. Further, the silicon substrate 71 is formed with a TSV 76b penetrating through the silicon substrate 71 at a position corresponding to the terminal 69b.

TSV76aは、端子69aに接続されている。TSV76bは、端子69bに接続されている。 The TSV 76a is connected to the terminal 69a. TSV 76b is connected to terminal 69b.

メタル多層配線層73は、複数の絶縁層と複数の配線の積層構造で形成される。メタル多層配線層73には、配線73a~73dが形成されている。 The metal multilayer wiring layer 73 is formed with a laminated structure of a plurality of insulating layers and a plurality of wirings. Wirings 73 a to 73 d are formed in the metal multilayer wiring layer 73 .

配線73aは、トランジスタ72bに接続されている。配線73bは、トランジスタ72a及びトランジスタ72bに接続されている。配線73cは、トランジスタ72a及びTSV76aに接続され、大規模集積回路21における制御回路31aにより制御可能な構成として接続されている。配線73dは、TSV76bに接続されている。 The wiring 73a is connected to the transistor 72b. The wiring 73b is connected to the transistors 72a and 72b. The wiring 73c is connected to the transistor 72a and the TSV 76a so as to be controllable by the control circuit 31a in the large scale integrated circuit 21. FIG. The wiring 73d is connected to the TSV 76b.

再配線層74には、配線74a,74bが形成されている。配線74aは、配線73aと接続されている。配線74bは、配線73dと接続されている。 Wirings 74 a and 74 b are formed in the rewiring layer 74 . The wiring 74a is connected to the wiring 73a. The wiring 74b is connected to the wiring 73d.

端子75a,75bは、メタルパッド、電極又はバンプにより形成される。端子75aは、配線74aに接続されている。端子75bは、配線74bに接続されている。 The terminals 75a and 75b are formed by metal pads, electrodes or bumps. The terminal 75a is connected to the wiring 74a. The terminal 75b is connected to the wiring 74b.

したがって、端子75aは、配線74a、配線73a、トランジスタ72b、配線73b、トランジスタ72a、配線73c及びTSV76aを介して、端子69aに接続されている。よって、送受信回路23b_1は、端子75a及び端子69aに接続されている。また、端子75bは、配線74a、配線73d及びTSV76bを介して、端子69bに接続されている。 Therefore, the terminal 75a is connected to the terminal 69a via the wiring 74a, the wiring 73a, the transistor 72b, the wiring 73b, the transistor 72a, the wiring 73c and the TSV 76a. Therefore, the transmission/reception circuit 23b_1 is connected to the terminals 75a and 69a. Also, the terminal 75b is connected to the terminal 69b via the wiring 74a, the wiring 73d and the TSV 76b.

端子75aは、中継基板24を介して、振動素子20_1に接続されている。また、端子75bは、中継基板24を介して、振動素子20_2に接続されている。 The terminal 75a is connected to the vibration element 20_1 through the relay board 24. As shown in FIG. In addition, the terminal 75b is connected to the vibration element 20_2 through the relay board 24. As shown in FIG.

大規模集積回路23は、領域23a_1,23a_2以外の領域23aについても同様の構成を有する。 The large-scale integrated circuit 23 has a similar configuration for the regions 23a other than the regions 23a_1 and 23a_2.

図8Bは、図8Aにおいて、接続関係を明瞭に示した図である。以上の構成により、図8Bにおいて右に向かうにつれて下がる斜線でハッチングされた部分(第1部分)が示すように、送受信回路23b_1と振動素子20_1(図2参照)とが接続されている。例えば、送受信回路23b_1は、配線73a、配線74a、端子75a及び中継基板24(図2参照)を介して、駆動信号を振動素子20_1に出力する。また、振動素子20_1は、中継基板24、端子75a、配線74a及び配線73aを介して、エコー信号を、送受信回路23b_1に出力する。 FIG. 8B is a diagram clearly showing the connection relationship in FIG. 8A. With the above configuration, the transmitting/receiving circuit 23b_1 and the vibration element 20_1 (see FIG. 2) are connected as indicated by a portion (first portion) hatched with oblique lines descending toward the right in FIG. 8B. For example, the transmission/reception circuit 23b_1 outputs a drive signal to the vibration element 20_1 via the wiring 73a, the wiring 74a, the terminal 75a, and the relay board 24 (see FIG. 2). Also, the vibration element 20_1 outputs an echo signal to the transmission/reception circuit 23b_1 via the relay substrate 24, the terminal 75a, the wiring 74a, and the wiring 73a.

また、第1部分が示すように、制御回路31aと送受信回路23b_1とが接続されている。例えば、制御回路31aは、配線62a、配線63a、端子64a、TSV70a、配線67a、配線68a、端子69a、TSV76a及び配線73cを介して、制御信号を送受信回路23b_1に出力する。また、送受信回路23b_1は、配線73c、TSV76a、端子69a、配線68a、配線67a、TSV70a、端子64a、配線63a及び配線62aを介して、エコー信号を制御回路31aに出力する。 Also, as shown in the first part, the control circuit 31a and the transmission/reception circuit 23b_1 are connected. For example, the control circuit 31a outputs a control signal to the transmission/reception circuit 23b_1 via the wiring 62a, the wiring 63a, the terminal 64a, the TSV 70a, the wiring 67a, the wiring 68a, the terminal 69a, the TSV 76a, and the wiring 73c. Further, the transmission/reception circuit 23b_1 outputs an echo signal to the control circuit 31a through the wiring 73c, the TSV 76a, the terminal 69a, the wiring 68a, the wiring 67a, the TSV 70a, the terminal 64a, the wiring 63a, and the wiring 62a.

また、図8Bにおいて左に向かうにつれて下がる斜線でハッチングされた部分(第2部分)が示すように、送受信回路22b_1と振動素子20_2(図2参照)とが接続されている。例えば、送受信回路22b_1は、配線67b、配線68b、端子69b、TSV76b、配線73d、配線74b、端子75b及び中継基板24を介して、駆動信号を振動素子20_2に出力する。また、振動素子20_2は、中継基板24、端子75b、配線74b、配線73d、TSV76b、端子69b、配線68b、配線67bを介して、エコー信号を、送受信回路22b_1に出力する。 Further, as indicated by a portion (second portion) hatched with oblique lines descending toward the left in FIG. 8B, the transmitting/receiving circuit 22b_1 and the vibration element 20_2 (see FIG. 2) are connected. For example, the transmission/reception circuit 22b_1 outputs a drive signal to the vibration element 20_2 via the wiring 67b, the wiring 68b, the terminal 69b, the TSV 76b, the wiring 73d, the wiring 74b, the terminal 75b, and the relay board 24. Also, the transducer 20_2 outputs an echo signal to the transmission/reception circuit 22b_1 via the relay board 24, the terminal 75b, the wiring 74b, the wiring 73d, the TSV 76b, the terminal 69b, the wiring 68b, and the wiring 67b.

また、第2部分が示すように、制御回路31bと送受信回路22b_1とが接続されている。例えば、制御回路31bは、配線62b、配線63b、端子64b、TSV70b及び配線67dを介して、制御信号を送受信回路22b_1に出力する。また、送受信回路22b_1は、配線67d、TSV70b、端子64b、配線63b及び配線62bを介して、エコー信号を制御回路31bに出力する。 Also, as shown in the second portion, the control circuit 31b and the transmission/reception circuit 22b_1 are connected. For example, the control circuit 31b outputs a control signal to the transmission/reception circuit 22b_1 via the wiring 62b, the wiring 63b, the terminal 64b, the TSV 70b, and the wiring 67d. Also, the transmission/reception circuit 22b_1 outputs an echo signal to the control circuit 31b via the wiring 67d, the TSV 70b, the terminal 64b, the wiring 63b, and the wiring 62b.

ここで、端子64a、配線63a及び配線62a、並びに、端子64b、配線63b及び配線62bは、図2及び図3において、各領域21aに記載された白丸に対応する。 Here, the terminal 64a, the wiring 63a and the wiring 62a, and the terminal 64b, the wiring 63b and the wiring 62b correspond to the white circles described in each area 21a in FIGS.

また、端子69a、配線68a、配線67a及びTSV70aは、図2及び図4において、領域22aに記載された白丸に対応する。また、端子69b、配線68b、配線67b、配線67d及びTSV70bは、図2及び図4において、領域22aに記載された黒丸に対応する。 Also, the terminal 69a, the wiring 68a, the wiring 67a, and the TSV 70a correspond to the white circles described in the area 22a in FIGS. Also, the terminal 69b, the wiring 68b, the wiring 67b, the wiring 67d, and the TSV 70b correspond to the black circles described in the region 22a in FIGS.

また、端子75a、配線74a、配線73a、配線73c及びTSV76aは、図2及び図5において、領域23aに記載された黒丸に対応する。また、端子75b、配線74b、配線73d及びTSV76bは、図2及び図5において、領域23aに記載された白丸に対応する。 Terminal 75a, wiring 74a, wiring 73a, wiring 73c, and TSV 76a correspond to the black circles described in region 23a in FIGS. Also, the terminal 75b, the wiring 74b, the wiring 73d, and the TSV 76b correspond to the white circles described in the area 23a in FIGS.

以上のことから、大規模集積回路22には、上述した第1グループを構成する各振動素子20に対応するTSV(図8BではTSV70a)が設けられ、第2グループを構成する各振動素子20に対応する送受信回路22b(図8Bでは送受信回路22b_1)が設けられている。第1グループを構成する各振動素子20に対応するTSVは、大規模集積回路23に設けられた各送受信回路23bに接続されている。このような構成により、大規模集積回路22に設けられた送受信回路22bの回路面積として、2つ分の領域22aの面積を確保することができる。すなわち、1つの振動素子20あたりの送受信回路22bの回路面積として、2つ分の領域22aの面積を確保することができる。 From the above, the large-scale integrated circuit 22 is provided with a TSV (TSV 70a in FIG. 8B) corresponding to each transducer element 20 constituting the first group described above, and each transducer element 20 constituting the second group is provided with a TSV (TSV 70a in FIG. 8B) A corresponding transmission/reception circuit 22b (transmission/reception circuit 22b_1 in FIG. 8B) is provided. The TSV corresponding to each transducer element 20 forming the first group is connected to each transmission/reception circuit 23 b provided in the large scale integrated circuit 23 . With such a configuration, as the circuit area of the transmission/reception circuit 22b provided in the large-scale integrated circuit 22, the area of two regions 22a can be secured. That is, as the circuit area of the transmitting/receiving circuit 22b per one vibration element 20, the area of two regions 22a can be secured.

また、大規模集積回路23には、第1グループを構成する各振動素子20に対応する送受信回路23b(図8Bでは送受信回路23b_1)が設けられ、第2グループを構成する各振動素子20に対応するTSV(図8BではTSV76b)が設けられている。第2グループを構成する各振動素子20に対応するTSVは、大規模集積回路22に設けられた各送受信回路22bに接続されている。このような構成により、大規模集積回路23に設けられた送受信回路23bの回路面積として、2つ分の領域23aの面積を確保することができる。すなわち、1つの振動素子20あたりの送受信回路23bの回路面積として、2つ分の領域23aの面積を確保することができる。 In addition, the large-scale integrated circuit 23 is provided with a transmitting/receiving circuit 23b (a transmitting/receiving circuit 23b_1 in FIG. 8B) corresponding to each transducer element 20 constituting the first group, and corresponding to each transducer element 20 constituting the second group. A TSV (TSV 76b in FIG. 8B) is provided. The TSV corresponding to each transducer element 20 forming the second group is connected to each transmission/reception circuit 22 b provided in the large scale integrated circuit 22 . With such a configuration, as the circuit area of the transmitting/receiving circuit 23b provided in the large-scale integrated circuit 23, the area of two regions 23a can be secured. That is, as the circuit area of the transmitting/receiving circuit 23b per one vibration element 20, the area of two regions 23a can be secured.

以上、第1の実施形態に係る超音波診断装置100について説明した。ここで、1つの大規模集積回路の各領域に、送受信回路及び制御回路を設けた場合について説明する。図9及び図10は、大規模集積回路の各領域に、送受信回路及び制御回路を設けた場合の一例を示す図である。図9及び図10には、1つの大規模集積回路200が示されている。大規模集積回路200の各領域200aには、図10に示すように、送受信回路200b及び制御回路200cが設けられている。 The ultrasonic diagnostic apparatus 100 according to the first embodiment has been described above. Here, a case where a transmitting/receiving circuit and a control circuit are provided in each region of one large-scale integrated circuit will be described. FIGS. 9 and 10 are diagrams showing an example of a case where a transmission/reception circuit and a control circuit are provided in each region of a large-scale integrated circuit. A single large scale integrated circuit 200 is shown in FIGS. Each area 200a of the large-scale integrated circuit 200 is provided with a transmission/reception circuit 200b and a control circuit 200c, as shown in FIG.

そして、送受信回路200bは、中継基板240を介して、直上の振動素子300に接続されている。このような場合、送受信回路200bの回路面積として、1つの振動素子300に対応する1つの領域200aの面積しか確保されない。これに加えて、送受信回路200bは、制御回路200cと1つの領域200aを共有することになる。したがって、図9及び図10の場合では、送受信回路200bの回路面積として確保される面積の大きさを大きくすることが困難である。すなわち、送受信回路200bの回路面積を確保することが困難である。 The transmitting/receiving circuit 200b is connected to the vibration element 300 directly above via the relay board 240. As shown in FIG. In such a case, only the area of one region 200a corresponding to one vibration element 300 is secured as the circuit area of the transmission/reception circuit 200b. In addition, the transmit/receive circuit 200b shares one area 200a with the control circuit 200c. Therefore, in the cases of FIGS. 9 and 10, it is difficult to increase the size of the area secured as the circuit area of the transmitting/receiving circuit 200b. That is, it is difficult to secure the circuit area of the transmitting/receiving circuit 200b.

なお、種々の電子回路のサイズ(回路面積)を比較的小さくすることができる製造プロセスもある。そこで、このような製造プロセスを用いて、サイズが比較的小さい送受信回路200bが設けられた大規模集積回路200を製造することも考えられる。しかしながら、例えば、設計の段階で、超音波プローブに設けられる送受信回路200bの特性や性能が予め定められている。この場合には、以下で説明する理由により、アナログ回路が支配的である送受信回路200bのサイズを小さくすることが困難である。 It should be noted that some manufacturing processes allow the size (circuit area) of various electronic circuits to be relatively small. Therefore, it is conceivable to use such a manufacturing process to manufacture the large-scale integrated circuit 200 provided with the transmitting/receiving circuit 200b having a relatively small size. However, for example, at the design stage, the characteristics and performance of the transmission/reception circuit 200b provided in the ultrasonic probe are determined in advance. In this case, it is difficult to reduce the size of the transmitting/receiving circuit 200b, which is dominated by analog circuits, for reasons explained below.

例えば、送受信回路200bを構成するトランジスタのサイズは、送受信回路200bの特性や性能に応じて大きさが定まる。そのため、トランジスタのサイズを小さくしてしまうと、設計の段階で定められた特性や性能が変化してしまう。このように、送受信回路200bのサイズを小さくする製造プロセスはあるものの、その製造プロセスを用いて大規模集積回路200を製造した場合には、定められた特性や性能を満たすことが困難である。すなわち、図9及び図10では、定められた性能や特性に応じて定まる送受信回路200bの回路面積を確保することが困難である。 For example, the size of the transistor forming the transmission/reception circuit 200b is determined according to the characteristics and performance of the transmission/reception circuit 200b. Therefore, if the size of the transistor is reduced, the characteristics and performance determined at the design stage will change. As described above, although there is a manufacturing process for reducing the size of the transmitting/receiving circuit 200b, when the large scale integrated circuit 200 is manufactured using this manufacturing process, it is difficult to satisfy the specified characteristics and performance. That is, in FIGS. 9 and 10, it is difficult to secure the circuit area of the transmitting/receiving circuit 200b determined according to the determined performance and characteristics.

そこで、第1の実施形態に係る超音波プローブ1は、上述したように、1つの送受信回路22b,23bの面積として、1つの領域22a,23aではなく、複数(例えば、2つ)の領域22a,23aを確保する。したがって、第1の実施形態によれば、1つの振動素子20あたりの1つの送受信回路22b,23bの回路面積を確保することができる。 Therefore, in the ultrasonic probe 1 according to the first embodiment, as described above, the area of one transmission/reception circuit 22b, 23b is not one area 22a, 23a, but a plurality of (for example, two) areas 22a. , 23a. Therefore, according to the first embodiment, it is possible to secure a circuit area for one transmission/reception circuit 22b, 23b per one vibration element 20. FIG.

なお、第1の実施形態に係る複数の振動素子20は、超音波を送信する一の群の振動素子20と、エコーを受信する他の群の振動素子20とに分けられてもよい。すなわち、振動素子20は、超音波の送信及び受信のうち少なくともいずれかを実行すればよい。 The plurality of transducer elements 20 according to the first embodiment may be divided into one group of transducer elements 20 that transmit ultrasonic waves and another group of transducer elements 20 that receive echoes. That is, the transducer element 20 may perform at least one of ultrasonic transmission and reception.

(第1の実施形態の第1の変形例)
次に、第1の実施形態の第1の変形例に係る超音波プローブについて説明する。第1の実施形態に係る超音波プローブ1の構成と同様の構成については、同一の符号を付して説明を省略する場合がある。
(First Modification of First Embodiment)
Next, an ultrasonic probe according to a first modified example of the first embodiment will be described. Configurations that are the same as the configuration of the ultrasonic probe 1 according to the first embodiment are denoted by the same reference numerals, and description thereof may be omitted.

図11は、第1の実施形態の第1の変形例に係る超音波プローブの一例を説明するための図である。第1の変形例に係る超音波プローブは、図11に示す大規模集積回路22,23を有する。図11に示す大規模集積回路22,23には、対角の位置に、1つのマーカ80aと、2つのマーカ80b及び80cとが設けられている。これにより、超音波プローブを製造する際に、開発者等は、1つマーカ80a、及び、2つのマーカ80b及び80cの位置を確認することで、大規模集積回路22,23の向きを容易に把握することができる。したがって、第1の変形例によれば、開発者等に、超音波プローブを容易に製造させることができる。 FIG. 11 is a diagram for explaining an example of an ultrasonic probe according to a first modification of the first embodiment; The ultrasonic probe according to the first modification has large scale integrated circuits 22 and 23 shown in FIG. The large-scale integrated circuits 22 and 23 shown in FIG. 11 are provided with one marker 80a and two markers 80b and 80c at diagonal positions. As a result, when manufacturing an ultrasonic probe, a developer or the like can easily orient the large-scale integrated circuits 22 and 23 by checking the positions of one marker 80a and two markers 80b and 80c. can grasp. Therefore, according to the first modified example, a developer or the like can easily manufacture an ultrasonic probe.

なお、マーカ80a~80cとして様々な部材が考えられるが、例えば、再配線層68,74に形成された配線を剥き出しにし、剥き出しにされた配線をマーカ80a~80cとして用いてもよい。 Various members can be used as the markers 80a to 80c. For example, the wirings formed in the rewiring layers 68 and 74 may be exposed and the exposed wirings may be used as the markers 80a to 80c.

(第1の実施形態の第2の変形例)
第1の実施形態では、送受信回路22b,23bが設けられた2つの大規模集積回路22,23を超音波プローブ1が備える場合について説明した。しかしながら、送受信回路が設けられたK(Kは3以上の整数)以上の大規模集積回路を超音波プローブが備えてもよい。そこで、このような変形例を、第1の実施形態の第2の変形例として説明する。第1の実施形態に係る超音波プローブ1の構成と同様の構成については、同一の符号を付して説明を省略する場合がある。以下、K=4の場合を例に挙げて説明する。
(Second Modification of First Embodiment)
In the first embodiment, the case where the ultrasonic probe 1 includes the two large scale integrated circuits 22 and 23 provided with the transmitting/receiving circuits 22b and 23b has been described. However, the ultrasonic probe may include K (K is an integer equal to or greater than 3) large-scale integrated circuits provided with transmission/reception circuits. Therefore, such a modified example will be described as a second modified example of the first embodiment. Configurations that are the same as those of the ultrasound probe 1 according to the first embodiment are denoted by the same reference numerals, and description thereof may be omitted. In the following, the case of K=4 will be described as an example.

図12は、第1の実施形態の第2の変形例に係る超音波プローブの製造方法の一部の一例を示す図である。図12に示すように、第2の変形例では、4つの大規模集積回路81~84は、同一の大規模集積回路である。 12A and 12B are diagrams showing an example of part of a method for manufacturing an ultrasonic probe according to a second modification of the first embodiment. As shown in FIG. 12, in the second modification, the four large scale integrated circuits 81-84 are the same large scale integrated circuit.

大規模集積回路82~84は、XY平面における中心点85a,86a,87aを有する。そして、4つの大規模集積回路81~84を同一の向きに配置した上で、大規模集積回路81に対して、中心点85aを通りX方向及びY方向に直交する回転軸85b周りに、矢印85が示すように大規模集積回路82を90度回転させる。すなわち、超音波プローブに搭載される大規模集積回路82の向きは、大規模集積回路81に対して90度異なる。 Large scale integrated circuits 82-84 have center points 85a, 86a, 87a in the XY plane. Then, after arranging the four large-scale integrated circuits 81 to 84 in the same direction, rotate the large-scale integrated circuit 81 around a rotation axis 85b that passes through the center point 85a and is perpendicular to the X and Y directions. The large scale integrated circuit 82 is rotated 90 degrees as indicated by 85 . That is, the orientation of the large scale integrated circuit 82 mounted on the ultrasound probe is different from the direction of the large scale integrated circuit 81 by 90 degrees.

また、大規模集積回路81に対して、中心点86aを通りX方向及びY方向に直交する回転軸86b周りに、矢印85,86が示すように大規模集積回路83を180度回転させる。すなわち、超音波プローブに搭載される大規模集積回路83の向きは、大規模集積回路81に対して180度異なる。 Also, the large scale integrated circuit 83 is rotated 180 degrees as indicated by arrows 85 and 86 about a rotation axis 86b that passes through the center point 86a and is perpendicular to the X and Y directions. That is, the orientation of the large scale integrated circuit 83 mounted on the ultrasonic probe is 180 degrees different from that of the large scale integrated circuit 81 .

また、大規模集積回路81に対して、中心点87aを通りX方向及びY方向に直交する回転軸87b周りに、矢印85~87が示すように大規模集積回路84を270度回転させる。すなわち、超音波プローブに搭載される大規模集積回路84の向きは、大規模集積回路81に対して270度異なる。 Also, with respect to the large scale integrated circuit 81, the large scale integrated circuit 84 is rotated by 270 degrees around a rotation axis 87b passing through the center point 87a and orthogonal to the X and Y directions, as indicated by arrows 85-87. That is, the orientation of the large scale integrated circuit 84 mounted on the ultrasonic probe is 270 degrees different from that of the large scale integrated circuit 81 .

そして、90度回転された大規模集積回路82を大規模集積回路81上に配置する。そして、180度回転された大規模集積回路83を、大規模集積回路82上に配置する。そして、270度回転された大規模集積回路84を、大規模集積回路83上に配置する。 Then, the large-scale integrated circuit 82 rotated by 90 degrees is arranged on the large-scale integrated circuit 81 . Then, the large-scale integrated circuit 83 rotated by 180 degrees is arranged on the large-scale integrated circuit 82 . Then, the large-scale integrated circuit 84 rotated by 270 degrees is arranged on the large-scale integrated circuit 83 .

この場合、先に説明した黒丸と白丸との位置関係は、次のような関係となる。例えば、黒丸と白丸との位置関係は、XY平面において、1つの黒丸の位置に対して3つの白丸の位置が一致するような関係となる。 In this case, the positional relationship between the previously described black circles and white circles is as follows. For example, the positional relationship between a black circle and a white circle is such that three white circles match the position of one black circle on the XY plane.

図12に示す符号「91」~「94」は、大規模集積回路81の領域81aに記載された黒丸を指す。図12では、符号「91」~「94」それぞれが指す黒丸は、黒丸が記載された領域81aに設けられた導体であって、送受信回路に接続された導体を模式的に示す。 Reference numerals "91" to "94" shown in FIG. In FIG. 12, black circles indicated by reference numerals "91" to "94" respectively indicate conductors provided in the area 81a in which the black circles are described and schematically show conductors connected to the transmission/reception circuit.

なお、大規模集積回路81では、送受信回路は、黒丸が記載された領域81a、並びに、この領域81aにX軸方向、Y軸方向、並びに、X軸方向及びY軸方向とは異なる斜め方向の3つの方向において隣接する3つの領域(白丸が記載された3つの領域)81aに跨って設けられている。すなわち、大規模集積回路81では、送受信回路は、4つの領域81aに跨がって設けられている。 In the large-scale integrated circuit 81, the transmitting/receiving circuit has an area 81a marked with a black circle, and an X-axis direction, a Y-axis direction, and an oblique direction different from the X-axis direction and the Y-axis direction in this area 81a. It is provided across three regions (three regions indicated by white circles) 81a that are adjacent in three directions. That is, in the large-scale integrated circuit 81, the transmitting/receiving circuit is provided across four regions 81a.

また、符号「101」~「104」は、大規模集積回路82の領域82aに記載された黒丸を指す。図12では、符号「101」~「104」それぞれが指す黒丸は、黒丸が記載された領域82aに設けられた導体であって、送受信回路に接続された導体を模式的に示す。大規模集積回路82では、大規模集積回路81と同様に、送受信回路は、4つの領域82aに跨がって設けられている。 Reference numerals “101” to “104” refer to black circles written in the region 82a of the large scale integrated circuit 82. FIG. In FIG. 12, black circles indicated by reference numerals "101" to "104" respectively indicate conductors provided in the area 82a in which the black circles are described, and schematically show conductors connected to the transmission/reception circuit. In the large-scale integrated circuit 82, as in the large-scale integrated circuit 81, the transmitting/receiving circuits are provided across four regions 82a.

また、符号「111」~「114」は、大規模集積回路83の領域83aに記載された黒丸を指す。図12では、符号「111」~「114」それぞれが指す黒丸は、黒丸が記載された領域83aに設けられた導体であって、送受信回路に接続された導体を模式的に示す。大規模集積回路83では、大規模集積回路81と同様に、送受信回路は、4つの領域83aに跨がって設けられている。 Reference numerals “111” to “114” refer to black circles written in the region 83a of the large scale integrated circuit 83. FIG. In FIG. 12, black circles indicated by reference numerals "111" to "114" respectively indicate conductors provided in the area 83a in which the black circles are described and schematically show conductors connected to the transmission/reception circuit. In the large-scale integrated circuit 83, similarly to the large-scale integrated circuit 81, the transmitting/receiving circuits are provided across four regions 83a.

また、符号「121」~「124」は、大規模集積回路84の領域84aに記載された黒丸を指す。図12では、符号「121」~「124」それぞれが指す黒丸は、黒丸が記載された領域84aに設けられた導体であって、送受信回路に接続された導体を模式的に示す。大規模集積回路84では、大規模集積回路81と同様に、送受信回路は、4つの領域84aに跨がって設けられている。 Reference numerals “121” to “124” refer to black circles written in the region 84a of the large scale integrated circuit 84. FIG. In FIG. 12, black circles indicated by reference numerals "121" to "124" respectively indicate conductors provided in the region 84a in which the black circles are described and schematically show conductors connected to the transmission/reception circuit. In the large-scale integrated circuit 84, as in the large-scale integrated circuit 81, the transmitting/receiving circuits are provided across four regions 84a.

また、領域81aに記載された白丸は、白丸が記載された領域81aに設けられた導体であって、直下の制御回路31と直上の領域82aとを接続する導体を模式的に示す。領域82aに記載された白丸は、白丸が記載された領域82aに設けられた導体であって、直下の領域81aと直上の領域83aとを接続する導体を模式的に示す。領域83aに記載された白丸は、白丸が記載された領域83aに設けられた導体であって、直下の領域82aと直上の領域84aとを接続する導体を模式的に示す。領域84aに記載された白丸は、白丸が記載された領域84aに設けられた導体であって、直下の領域83aと接続するとともに、直上の振動素子20とを接続する導体を模式的に示す。 Also, the white circles written in the region 81a schematically indicate conductors provided in the region 81a in which the white circles are written and connecting the control circuit 31 directly below and the region 82a directly above. The white circles described in the area 82a schematically indicate conductors provided in the area 82a in which the white circles are described and connecting the area 81a directly below and the area 83a directly above. The white circles described in the area 83a schematically indicate conductors provided in the area 83a in which the white circles are described and connecting the area 82a directly below and the area 84a directly above. The white circles described in the region 84a are conductors provided in the region 84a described with the white circles, and schematically indicate conductors that connect with the region 83a directly below and connect the vibration element 20 directly above.

なお、図12では、大規模集積回路81のハッチングされた4つの領域81aと、大規模集積回路82のハッチングされた4つの領域82aと、大規模集積回路83のハッチングされた4つの領域83aと、大規模集積回路84のハッチングされた4つの領域84aとが対応する。 12, four hatched regions 81a of the large-scale integrated circuit 81, four hatched regions 82a of the large-scale integrated circuit 82, and four hatched regions 83a of the large-scale integrated circuit 83 are shown. , and four hatched areas 84a of the large scale integrated circuit 84 correspond.

図12の右側に示す、数値Q(Q=1~4)と符号R(R=91~94,101~104,111~114,121~124)とがハイフン「-」で繋がった「Q-R」は、「Q」が示す大規模集積回路において、符号「R」が指す黒丸が記載された領域81a、領域82a、領域83a又は領域84aに、符号「R」が指す黒丸が示す導体が設けられていることを示す。例えば、「Q」が「1」である場合には、「Q」は大規模集積回路81を示す。「Q」が「2」である場合には、「Q」は大規模集積回路82を示す。「Q」が「3」である場合には、「Q」は大規模集積回路83を示す。「Q」が「4」である場合には、「Q」は大規模集積回路84を示す。 "Q- "R" means that in a large-scale integrated circuit indicated by "Q", a conductor indicated by a black circle indicated by a symbol "R" is located in a region 81a, 82a, 83a, or 84a indicated by a black circle indicated by a symbol "R". indicates that it is provided. For example, if "Q" is "1", then "Q" indicates large scale integrated circuit 81; If "Q" is "2", then "Q" indicates large scale integrated circuit 82; If "Q" is "3", then "Q" indicates large scale integrated circuit 83; If "Q" is "4", then "Q" indicates large scale integrated circuit 84;

例えば、「3-111」は、大規模集積回路83において、符号「111」が指す白丸が記載された領域83aに、送受信回路に接続されたTSV等の導体が設けられていることを示す。 For example, "3-111" indicates that the large-scale integrated circuit 83 has a conductor such as a TSV connected to the transmitting/receiving circuit in the area 83a indicated by the white circle indicated by the symbol "111".

第2の変形例では、図12の右側に示すように、全ての振動素子20に対応する領域(4個の領域81a、4個の領域82a、4個の領域83a及び4個の領域84a)に、送受信回路に接続されたTSV等の導体が設けられている。すなわち、全ての振動素子20のそれぞれは、送受信回路に接続されている。なお、全ての振動素子20が、送受信回路に接続されていなくてもよい。例えば、送受信回路は、複数の振動素子20のうちの少なくともいずれかに接続されていればよい。 In the second modification, as shown on the right side of FIG. 12, regions corresponding to all the vibration elements 20 (four regions 81a, four regions 82a, four regions 83a and four regions 84a) is provided with a conductor such as a TSV connected to the transmitting/receiving circuit. That is, each of all the vibration elements 20 is connected to the transmission/reception circuit. Note that not all the transducer elements 20 need to be connected to the transmission/reception circuit. For example, the transmission/reception circuit may be connected to at least one of the multiple transducers 20 .

第2の変形例に係る超音波プローブについて説明した。第2の変形例に係る超音波プローブは、1つの送受信回路の面積として、1つの領域ではなく、複数の領域を確保する。例えば、第2の変形例では、上述したK個の領域が確保される。したがって、第2の変形例によれば、第1の実施形態と同様に、1つの振動素子20あたりの1つの送受信回路の回路面積を確保することができる。 The ultrasonic probe according to the second modification has been described. The ultrasonic probe according to the second modification secures not one area but a plurality of areas as the area of one transmission/reception circuit. For example, in the second modified example, the above K areas are secured. Therefore, according to the second modification, it is possible to secure a circuit area for one transmission/reception circuit per one vibration element 20, as in the first embodiment.

(第2の実施形態)
第1の実施形態では、同一の機能を有する電子回路として送受信回路22b,23bが設けられた複数の大規模集積回路22,23を超音波プローブ1が備える場合について説明した。しかしながら、大規模回路ごとに異なる機能を有する電子回路が設けられてもよい。そこで、このような実施形態を第2の実施形態として説明する。なお、第1の実施形態に係る超音波プローブ1と同様の構成については同一の符号を付して説明を省略する場合がある。
(Second embodiment)
In the first embodiment, the case where the ultrasonic probe 1 includes a plurality of large-scale integrated circuits 22 and 23 provided with transmission/reception circuits 22b and 23b as electronic circuits having the same function has been described. However, electronic circuits with different functions may be provided for each large scale circuit. Therefore, such an embodiment will be described as a second embodiment. It should be noted that the same reference numerals may be assigned to the same configurations as those of the ultrasonic probe 1 according to the first embodiment, and the description thereof may be omitted.

図13A及び図13Bは、第2の実施形態に係る超音波プローブの一例を説明するための図である。図13Aには、第2の実施形態に係る大規模集積回路130が示されている。図13Bには、第2の実施形態に係る大規模集積回路131が示されている。例えば、第2の実施形態に係る超音波プローブは、先の大規模集積回路22に代えて大規模集積回路130を備える点、及び、先の大規模集積回路23に代えて大規模集積回路131を備える点が、第1の実施形態に係る超音波プローブ1と異なる。 13A and 13B are diagrams for explaining an example of an ultrasonic probe according to the second embodiment. FIG. 13A shows a large scale integrated circuit 130 according to the second embodiment. FIG. 13B shows a large scale integrated circuit 131 according to the second embodiment. For example, the ultrasonic probe according to the second embodiment includes a large-scale integrated circuit 130 instead of the large-scale integrated circuit 22, and a large-scale integrated circuit 131 instead of the large-scale integrated circuit 23. is different from the ultrasonic probe 1 according to the first embodiment.

なお、第2の実施形態に係る制御回路31は、第1の実施形態に係る制御回路31と同様の構成であるため、説明を省略する。 Note that the control circuit 31 according to the second embodiment has the same configuration as the control circuit 31 according to the first embodiment, so description thereof will be omitted.

図13Aに示すように、大規模集積回路130の各領域130aには、送信回路130bが設けられている。ここで、第2の実施形態では、1つの領域130aに1つの送信回路130bが設けられている。第2の実施形態に係る送信回路130bは、例えば、上述したパルサ回路と、上述した遅延回路のうち駆動信号に対して遅延処理を行う回路(送信遅延回路)とを含む。すなわち、送信回路130bは、超音波の送信に関する回路である。なお、領域130a_1に設けられた送信回路130bを「送信回路130b_1」と表記する。また、領域130a_2に設けられた送信回路130bを「送信回路130b_2」と表記する。 As shown in FIG. 13A, each region 130a of the large-scale integrated circuit 130 is provided with a transmission circuit 130b. Here, in the second embodiment, one transmission circuit 130b is provided in one region 130a. The transmission circuit 130b according to the second embodiment includes, for example, the pulser circuit described above and a circuit (transmission delay circuit) that performs delay processing on the drive signal among the delay circuits described above. That is, the transmission circuit 130b is a circuit related to transmission of ultrasonic waves. Note that the transmission circuit 130b provided in the region 130a_1 is referred to as "transmission circuit 130b_1". Also, the transmission circuit 130b provided in the region 130a_2 is referred to as "transmission circuit 130b_2".

また、図13Aにおいて、各領域130aに記載された黒丸は、例えば、黒丸が記載された各領域130aに設けられた送信回路130bと、直下の制御回路31及び直上の後述する領域131aとを接続する導体を模式的に示したものである。第2の実施形態では、例えば、かかる導体として、端子及びTSV等が用いられる。この場合には、黒丸が記載された領域130aにおいて、送信回路130bが、TSV等を介して直下の制御回路31に接続されるとともに、端子等を介して直上の後述する領域131a(具体的には、直上の後述する送信回路130b)と接続されている。 Also, in FIG. 13A, the black circles described in each area 130a connect, for example, the transmission circuit 130b provided in each area 130a described with the black circle, the control circuit 31 immediately below, and the area 131a directly above, which will be described later. It is a schematic representation of a conductor that In the second embodiment, for example, terminals and TSVs are used as such conductors. In this case, in the region 130a marked with a black dot, the transmission circuit 130b is connected to the control circuit 31 directly below via the TSV or the like, and is connected via a terminal or the like to the region 131a (specifically, is connected to a transmission circuit 130b) immediately above, which will be described later.

図13Bに示すように、大規模集積回路131の各領域131aには、受信回路131bが設けられている。ここで、第2の実施形態では、1つの領域131aに1つの受信回路131bが設けられている。第2の実施形態に係る受信回路131bは、例えば、上述した増幅器と、上述した遅延回路のうちエコー信号に対して遅延処理を行う回路(受信遅延回路)とを含む。すなわち、送信回路130bは、超音波の受信に関する回路である。なお、領域131a_1に設けられた受信回路131bを「受信回路131b_1」と表記する。また、領域131a_2に設けられた受信回路131bを「受信回路131b_2」と表記する。 As shown in FIG. 13B, each region 131a of the large-scale integrated circuit 131 is provided with a receiving circuit 131b. Here, in the second embodiment, one receiving circuit 131b is provided in one region 131a. The receiving circuit 131b according to the second embodiment includes, for example, the above-described amplifier and a circuit (receiving delay circuit) that performs delay processing on the echo signal among the above-described delay circuits. That is, the transmission circuit 130b is a circuit related to ultrasonic wave reception. Note that the receiving circuit 131b provided in the region 131a_1 is referred to as "receiving circuit 131b_1." Further, the receiving circuit 131b provided in the region 131a_2 is referred to as "receiving circuit 131b_2".

また、図13Bにおいて、各領域131aに記載された黒丸は、例えば、黒丸が記載された各領域131aに設けられた受信回路131bと、直下の領域130a(具体的には、直下の領域130aに設けられた送信回路130b)及び直上の振動素子20bとを接続する導体を模式的に示したものである。第2の実施形態では、かかる導体として、端子及びTSVが用いられる。この場合には、黒丸が記載された領域131aにおいて、受信回路131bが、TSV等を介して直下の送信回路130bに接続されるとともに、端子等を介して直上の振動素子20に接続される。 Further, in FIG. 13B, the black circles described in each area 131a are, for example, the reception circuit 131b provided in each area 131a described with the black circle, and the area 130a immediately below (specifically, the area 130a directly below It schematically shows a conductor connecting the provided transmission circuit 130b) and the vibration element 20b directly above. In a second embodiment, terminals and TSVs are used as such conductors. In this case, in a region 131a marked with a black circle, the receiving circuit 131b is connected to the transmitting circuit 130b directly below via a TSV or the like, and is connected to the vibrating element 20 directly above via a terminal or the like.

例えば、図13A及び図13Bにおいて、送信回路130b_1は、上述した制御回路31aの制御を受けて、駆動信号を生成し、生成した駆動信号を、直上の受信回路131bに出力する。そして、受信回路131bは、受信した駆動信号を、直上の振動素子20_1に出力する。 For example, in FIGS. 13A and 13B, the transmission circuit 130b_1 generates a drive signal under the control of the control circuit 31a described above, and outputs the generated drive signal to the reception circuit 131b immediately above. Then, the receiving circuit 131b outputs the received drive signal to the vibration element 20_1 immediately above.

そして、受信回路131b_1は、振動素子20_1から出力されたエコー信号を受信する。 The receiving circuit 131b_1 receives the echo signal output from the transducer 20_1.

そして、受信回路131b_1は、制御回路31aの制御を受けて、受信したエコー信号を増幅させ、増幅されたエコー信号に対して遅延処理を行い、遅延処理が行われたエコー信号を送信回路130b_1に出力する。そして、送信回路130b_1は、受信したエコー信号を直下の制御回路31aに出力する。 Then, the receiving circuit 131b_1 amplifies the received echo signal under the control of the control circuit 31a, performs delay processing on the amplified echo signal, and transmits the delayed echo signal to the transmitting circuit 130b_1. Output. Then, the transmission circuit 130b_1 outputs the received echo signal to the control circuit 31a immediately below.

送信回路130b_2、受信回路131b_2及び制御回路31bについても同様の処理を行う。また、他の送信回路130b、受信回路131b及び制御回路31についても同様の処理を行う。 Similar processing is performed for the transmission circuit 130b_2, the reception circuit 131b_2, and the control circuit 31b. Further, the other transmission circuit 130b, reception circuit 131b, and control circuit 31 perform similar processing.

ここで、送信回路130bと受信回路131bは、耐電圧が異なる。例えば、送信回路130bは、駆動信号を生成するパルス回路等のアナログ回路が支配的である。一方、受信回路131bは、振動素子20で発生したエコー信号を処理するデジタル回路が支配的である。このため、例えば、送信回路130bの耐電圧は、受信回路131bの耐電圧よりも高い。なお、受信回路131bは、第1の電子回路の一例であり、送信回路130bは、第2の電子回路の一例である。 Here, the transmission circuit 130b and the reception circuit 131b have different withstand voltages. For example, the transmitter circuit 130b is predominantly an analog circuit such as a pulse circuit that generates a drive signal. On the other hand, the receiving circuit 131b is predominantly a digital circuit that processes echo signals generated by the transducer element 20 . Therefore, for example, the withstand voltage of the transmission circuit 130b is higher than that of the reception circuit 131b. The receiving circuit 131b is an example of a first electronic circuit, and the transmitting circuit 130b is an example of a second electronic circuit.

例えば、耐電圧の差が大きい複数の電子回路が設けられた1つの大規模集積回路を製造する場合に用いられる製造プロセスの種類は、耐電圧が大きい方の電子回路を製造することができる種類に限定される。 For example, the type of manufacturing process used when manufacturing one large-scale integrated circuit provided with a plurality of electronic circuits with a large difference in withstand voltage is the type that can manufacture the electronic circuit with a greater withstand voltage. is limited to

ここで、第2の実施形態に係る超音波プローブは、耐電圧が比較的大きい送信回路130bが設けられた大規模集積回路130と、耐電圧が比較的小さい受信回路131bが設けられた大規模集積回路131とに分けられている。このため、大規模集積回路131を製造する場合には、大規模集積回路131に設けられた受信回路131bの耐電圧の大きさを原因として製造プロセスの種類が絞られない。したがって、第2の実施形態に係る超音波プローブによれば、製造プロセスの種類が限定されることを抑制することができる。 Here, the ultrasonic probe according to the second embodiment includes a large-scale integrated circuit 130 provided with a transmitting circuit 130b having a relatively high withstand voltage and a large-scale receiving circuit 131b having a relatively low withstand voltage. integrated circuit 131 . Therefore, when manufacturing the large-scale integrated circuit 131, the type of manufacturing process cannot be narrowed down due to the withstand voltage of the receiving circuit 131b provided in the large-scale integrated circuit 131. FIG. Therefore, according to the ultrasonic probe according to the second embodiment, it is possible to prevent the type of manufacturing process from being limited.

また、第2の実施形態では、先の送受信回路22b,23bに含まれる各種の回路が、送信回路130bと受信回路131bとに分けられる。そして、送信回路130b及び受信回路131bのそれぞれの電子回路が、1つの領域130a,131aに設けられる。したがって、第2の実施形態によれば、送受信回路22b,23bを1つの領域22a、22bに設けた場合と比較して、送信回路130b及び受信回路131bの回路面積を確保することができる。 Further, in the second embodiment, various circuits included in the transmission/reception circuits 22b and 23b are divided into a transmission circuit 130b and a reception circuit 131b. Each electronic circuit of the transmission circuit 130b and the reception circuit 131b is provided in one area 130a, 131a. Therefore, according to the second embodiment, the circuit area of the transmission circuit 130b and the reception circuit 131b can be secured as compared with the case where the transmission/reception circuits 22b and 23b are provided in one region 22a and 22b.

(第3の実施形態)
第1の実施形態では、超音波プローブ1が、1つの大規模集積回路22と1つの大規模集積回路23とを備える場合について説明した。しかしながら、振動素子20の数が増加する場合等には、複数の振動素子20の数に応じて、超音波プローブは、複数の大規模集積回路22と複数の大規模集積回路23とを備えてもよい。そこで、このような実施形態を第3の実施形態として説明する。
(Third embodiment)
In the first embodiment, the case where the ultrasonic probe 1 includes one large scale integrated circuit 22 and one large scale integrated circuit 23 has been described. However, when the number of transducer elements 20 is increased, the ultrasonic probe may include a plurality of large scale integrated circuits 22 and a plurality of large scale integrated circuits 23 according to the number of transducer elements 20. good too. Therefore, such an embodiment will be described as a third embodiment.

図14A及び図14Bは、第3の実施形態に係る超音波プローブの一例を説明するための図である。第3の実施形態に係る超音波プローブは、図14Aに示す大規模集積回路141と、図14Bに示す大規模集積回路142とを備える。 14A and 14B are diagrams for explaining an example of an ultrasonic probe according to the third embodiment. The ultrasound probe according to the third embodiment includes a large scale integrated circuit 141 shown in FIG. 14A and a large scale integrated circuit 142 shown in FIG. 14B.

大規模集積回路141は、振動素子20の数に応じて、上述した大規模集積回路22がX軸方向に3つ並べられたものである。また、大規模集積回路142は、振動素子20の数に応じて、上述した大規模集積回路23がX軸方向に3つ並べられたものである。 The large-scale integrated circuit 141 is obtained by arranging three of the large-scale integrated circuits 22 described above in the X-axis direction according to the number of the vibration elements 20 . The large-scale integrated circuit 142 is formed by arranging three of the large-scale integrated circuits 23 described above in the X-axis direction according to the number of the vibration elements 20 .

なお、第3の実施形態において、大規模集積回路141に設けられた送受信回路22b、及び、大規模集積回路142に設けられた送受信回路23bを制御する制御回路が設けられた大規模集積回路は、振動素子20の数に応じて新たに製造される。 In the third embodiment, the large-scale integrated circuit provided with a control circuit for controlling the transmitting/receiving circuit 22b provided in the large-scale integrated circuit 141 and the transmitting/receiving circuit 23b provided in the large-scale integrated circuit 142 is , is newly manufactured according to the number of vibration elements 20 .

図14A及び図14Bに示す第3の実施形態に係る超音波プローブの製造方法の一部について説明すると、複数の振動素子20の背面側に、複数(図14Bでは3つ)の大規模集積回路142を所定の向きで配置する。そして、大規模集積回路142の背面側に、複数(図14Aでは3つ)の大規模集積回路141を所定の向きと異なる向きで配置する。 14A and 14B, a part of the method for manufacturing the ultrasonic probe according to the third embodiment will be described. 142 are placed in a predetermined orientation. Then, a plurality of (three in FIG. 14A) large-scale integrated circuits 141 are arranged on the back side of the large-scale integrated circuit 142 in an orientation different from the predetermined orientation.

図14C及び図14Dは、第3の実施形態に係る超音波プローブの他の例を説明するための図である。なお、図14Cに示すように、大規模集積回路141は、振動素子20の数に応じて、上述した大規模集積回路22がX軸方向に2つ並べられた大規模集積回路22の列が、Y軸方向に2つ並べられたものであってもよい。また、図14Dに示すように、大規模集積回路142は、振動素子20の数に応じて、上述した大規模集積回路23がX軸方向に2つ並べられた大規模集積回路23の列が、Y軸方向に2つ並べられたものであってもよい。 14C and 14D are diagrams for explaining another example of the ultrasonic probe according to the third embodiment. As shown in FIG. 14C, the large-scale integrated circuit 141 has a row of two large-scale integrated circuits 22 arranged in the X-axis direction according to the number of the vibration elements 20. , two arranged in the Y-axis direction. Also, as shown in FIG. 14D, the large scale integrated circuit 142 has a row of two large scale integrated circuits 23 arranged in the X-axis direction according to the number of the vibration elements 20. , two arranged in the Y-axis direction.

このとき、例えば、振動素子20の個数が36個である場合(X軸方向に6つ並んだ振動素子20の列が、Y軸方向に6つ並べられている場合)には、大規模集積回路142における64個の領域23aのうち、中央部分の36個の領域23aのそれぞれが、36個の振動素子20のそれぞれに接続されてもよい。また、大規模集積回路141における64個の領域22aのうち、中央部分の36個の領域22aのそれぞれが、上述した36個の領域23aのそれぞれに接続されてもよい。また、中央部分の36個の領域22aのそれぞれが、36個の制御回路31のそれぞれに接続されてもよい。 At this time, for example, when the number of vibration elements 20 is 36 (when six rows of vibration elements 20 arranged in the X-axis direction are arranged in six rows in the Y-axis direction), large-scale integration Of the 64 regions 23a in the circuit 142, the 36 regions 23a in the central portion may be connected to the 36 vibration elements 20, respectively. Also, of the 64 regions 22a in the large-scale integrated circuit 141, the 36 regions 22a in the central portion may be connected to the 36 regions 23a described above. Alternatively, each of the 36 regions 22 a in the central portion may be connected to each of the 36 control circuits 31 .

(第4の実施形態)
なお、第1の実施形態では、大規模集積回路22に対して大規模集積回路23を回転させた上で、大規模集積回路23を所定の向きで配置し、大規模集積回路22を先の所定の向きと異なる向きで配置する場合について説明した。
(Fourth embodiment)
In the first embodiment, after rotating the large-scale integrated circuit 23 with respect to the large-scale integrated circuit 22, the large-scale integrated circuit 23 is arranged in a predetermined orientation, and the large-scale integrated circuit 22 is placed in the previous direction. The case of arranging in an orientation different from the predetermined orientation has been described.

しかしながら、一の大規模集積回路に対して他の大規模集積回路をX軸方向及びY軸方向の少なくとも一方の方向に移動(シフト)させた上で、一の大規模集積回路と、移動された他の大規模集積回路とを配置してもよい。 However, after moving (shifting) the other large-scale integrated circuit in at least one of the X-axis direction and the Y-axis direction with respect to the one large-scale integrated circuit, the one large-scale integrated circuit and the shifted large-scale integrated circuit Other large-scale integrated circuits may also be arranged.

以上述べた少なくとも1つの実施形態の超音波プローブ及び超音波プローブの製造方法によれば、電子回路の回路面積を確保することができる。 According to the ultrasonic probe and the ultrasonic probe manufacturing method of at least one embodiment described above, the circuit area of the electronic circuit can be secured.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and their modifications are included in the scope and spirit of the invention, as well as the scope of the invention described in the claims and equivalents thereof.

1 超音波プローブ
20 振動素子
22,23 大規模集積回路
22a,23a 領域
22b,23b 送受信回路
70a,70b,76a,76b TSV
1 Ultrasonic Probe 20 Vibration Element 22, 23 Large Scale Integrated Circuit 22a, 23a Area 22b, 23b Transmission/Reception Circuit 70a, 70b, 76a, 76b TSV

Claims (7)

超音波の送信および受信のうち少なくともいずれかを実行する複数の振動素子と、
前記複数の振動素子の背面側に配置され、前記複数の振動素子のうち第1グループを構成する各振動素子に対応する電子回路が設けられ、前記複数の振動素子のうち第2グループを構成する各振動素子に対応するシリコン貫通電極が設けられた第1の回路基板と、
前記第1の回路基板の背面側に配置され、前記第1グループを構成する各振動素子に対応するシリコン貫通電極が設けられ、前記第2グループを構成する各振動素子に対応する電子回路が設けられた第2の回路基板と、
を備えた超音波プローブ。
a plurality of transducer elements for transmitting and/or receiving ultrasonic waves;
An electronic circuit is provided on the back side of the plurality of vibration elements, corresponding to each vibration element that constitutes a first group among the plurality of vibration elements, and constitutes a second group among the plurality of vibration elements. a first circuit board provided with a through silicon electrode corresponding to each vibration element;
Through silicon vias arranged on the back side of the first circuit board and corresponding to the vibration elements forming the first group are provided, and electronic circuits corresponding to the vibration elements forming the second group are provided. a second circuit board ;
An ultrasound probe with a
前記第1の回路基板および前記第2の回路基板に設けられた各電子回路は、アナログ回路を含む、請求項1に記載の超音波プローブ。 2. The ultrasonic probe according to claim 1, wherein each electronic circuit provided on said first circuit board and said second circuit board includes an analog circuit. 前記第1の回路基板および前記第2の回路基板に設けられた各電子回路は、少なくとも1つの振動素子を駆動させる駆動回路、および前記少なくとも1つの振動素子で発生した電気信号を処理する信号処理回路のうち少なくともいずれかを含む、請求項1又は2に記載の超音波プローブ。 Each of the electronic circuits provided on the first circuit board and the second circuit board includes a drive circuit for driving at least one vibrating element and a signal processing circuit for processing an electrical signal generated by the at least one vibrating element. 3. The ultrasound probe of claim 1 or 2, including at least one of circuitry. 前記第1の回路基板と前記第2の回路基板は、同一の回路であり、配置の向きが異なる、請求項1~3のいずれか一つに記載の超音波プローブ。 4. The ultrasonic probe according to any one of claims 1 to 3, wherein said first circuit board and said second circuit board are the same circuit and arranged in different directions. 前記第1の回路基板および前記第2の回路基板には、向きを示すマーカが設けられている、請求項1~4のいずれか一つに記載の超音波プローブ。 The ultrasonic probe according to any one of claims 1 to 4, wherein the first circuit board and the second circuit board are provided with orientation markers. 前記第1の回路基板に設けられた各シリコン貫通電極は、前記第2の回路基板に設けられた各電子回路に接続され、
前記第1の回路基板に設けられた各電子回路は、前記第2の回路基板に設けられた各シリコン貫通電極に接続される、請求項1~5のいずれか一つに記載の超音波プローブ。
Each through silicon electrode provided on the first circuit board is connected to each electronic circuit provided on the second circuit board ,
The ultrasonic probe according to any one of claims 1 to 5, wherein each electronic circuit provided on said first circuit board is connected to each through-silicon electrode provided on said second circuit board . .
前記第2の回路基板の背面側に配置され、前記第1の回路基板および前記第2の回路基板に設けられた各電子回路を制御する制御回路を備えた請求項1~6のいずれか一つに記載の超音波プローブ。 7. The electronic circuit according to any one of claims 1 to 6, further comprising a control circuit disposed on the back side of said second circuit board and controlling each electronic circuit provided on said first circuit board and said second circuit board . The ultrasonic probe according to 1.
JP2018162576A 2017-09-04 2018-08-31 ultrasonic probe Active JP7175679B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/119,823 US20190069880A1 (en) 2017-09-04 2018-08-31 Ultrasound probe and ultrasound probe manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017169731 2017-09-04
JP2017169731 2017-09-04

Publications (2)

Publication Number Publication Date
JP2019042511A JP2019042511A (en) 2019-03-22
JP7175679B2 true JP7175679B2 (en) 2022-11-21

Family

ID=65813304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018162576A Active JP7175679B2 (en) 2017-09-04 2018-08-31 ultrasonic probe

Country Status (1)

Country Link
JP (1) JP7175679B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030013969A1 (en) 2001-06-20 2003-01-16 Erikson Kenneth R. Acoustical array with multilayer substrate integrated circuits
JP2008188423A (en) 2007-01-31 2008-08-21 General Electric Co <Ge> Ultrasound imaging system
JP2009504057A (en) 2005-08-05 2009-01-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Bent two-dimensional array transducer
WO2010101104A1 (en) 2009-03-04 2010-09-10 株式会社 日立メディコ Ultrasonic transmitting/receiving circuit and ultrasonic diagnostic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030013969A1 (en) 2001-06-20 2003-01-16 Erikson Kenneth R. Acoustical array with multilayer substrate integrated circuits
JP2009504057A (en) 2005-08-05 2009-01-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Bent two-dimensional array transducer
JP2008188423A (en) 2007-01-31 2008-08-21 General Electric Co <Ge> Ultrasound imaging system
WO2010101104A1 (en) 2009-03-04 2010-09-10 株式会社 日立メディコ Ultrasonic transmitting/receiving circuit and ultrasonic diagnostic device

Also Published As

Publication number Publication date
JP2019042511A (en) 2019-03-22

Similar Documents

Publication Publication Date Title
JP5679983B2 (en) Front-end circuit for ultrasonic transducer probe
US20080146938A1 (en) Method and system for sub-aperture processing
US20160007964A1 (en) Ultrasonic probe
JPH10146337A (en) Ultrasonic probe and ultrasonic diagnostic device using it
JP6495338B2 (en) Ultrasonic transducer chip assembly, ultrasonic probe, ultrasonic imaging system, ultrasonic assembly and probe manufacturing method
JP2008079909A (en) Ultrasonic probe and ultrasonic imaging apparatus
US10959705B2 (en) Ultrasonic probe and ultrasonic diagnostic device
JP2007195164A (en) Interconnect structure for transducer assembly
JP2008178471A (en) Two-dimensional array ultrasonic probe and ultrasonic diagnostic system
JP2017510387A (en) Device for obtaining a trigger signal from an ultrasound system
JP2012257017A (en) Ultrasonic probe
JP7175679B2 (en) ultrasonic probe
JP6849483B2 (en) Ultrasonic transducer and ultrasonic probe
JP2005168667A (en) Ultrasonic diagnostic device and its driving method
JP5461769B2 (en) Ultrasonic transducer, ultrasonic probe, and method of manufacturing ultrasonic transducer
CN106796290B (en) Transducer array for two-dimensional ultrasound imaging with non-rectangular active sensing sites
JP4445096B2 (en) Ultrasonic probe and ultrasonic diagnostic apparatus using the same
JP4795707B2 (en) Ultrasonic probe and ultrasonic diagnostic apparatus
US20190069880A1 (en) Ultrasound probe and ultrasound probe manufacturing method
JP2010219774A (en) Ultrasound transducer, ultrasound probe, and ultrasound diagnostic apparatus
JP5487810B2 (en) Ultrasonic diagnostic equipment
WO2022202034A1 (en) Ultrasonic probe
JP2017109072A (en) Ultrasonic probe
Moini Capacitive Micromachined Ultrasonic Transducer (CMUT) arrays for endoscopic ultrasound
JP2008054703A (en) Ultrasonic transducer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221109

R150 Certificate of patent or registration of utility model

Ref document number: 7175679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150