JP7168511B2 - Discharge control device and method - Google Patents
Discharge control device and method Download PDFInfo
- Publication number
- JP7168511B2 JP7168511B2 JP2019067883A JP2019067883A JP7168511B2 JP 7168511 B2 JP7168511 B2 JP 7168511B2 JP 2019067883 A JP2019067883 A JP 2019067883A JP 2019067883 A JP2019067883 A JP 2019067883A JP 7168511 B2 JP7168511 B2 JP 7168511B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- cpu
- plasma reactor
- driver
- discharge control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F01—MACHINES OR ENGINES IN GENERAL; ENGINE PLANTS IN GENERAL; STEAM ENGINES
- F01N—GAS-FLOW SILENCERS OR EXHAUST APPARATUS FOR MACHINES OR ENGINES IN GENERAL; GAS-FLOW SILENCERS OR EXHAUST APPARATUS FOR INTERNAL COMBUSTION ENGINES
- F01N3/00—Exhaust or silencing apparatus having means for purifying, rendering innocuous, or otherwise treating exhaust
- F01N3/02—Exhaust or silencing apparatus having means for purifying, rendering innocuous, or otherwise treating exhaust for cooling, or for removing solid constituents of, exhaust
- F01N3/021—Exhaust or silencing apparatus having means for purifying, rendering innocuous, or otherwise treating exhaust for cooling, or for removing solid constituents of, exhaust by means of filters
- F01N3/023—Exhaust or silencing apparatus having means for purifying, rendering innocuous, or otherwise treating exhaust for cooling, or for removing solid constituents of, exhaust by means of filters using means for regenerating the filters, e.g. by burning trapped particles
- F01N3/027—Exhaust or silencing apparatus having means for purifying, rendering innocuous, or otherwise treating exhaust for cooling, or for removing solid constituents of, exhaust by means of filters using means for regenerating the filters, e.g. by burning trapped particles using electric or magnetic heating means
- F01N3/028—Exhaust or silencing apparatus having means for purifying, rendering innocuous, or otherwise treating exhaust for cooling, or for removing solid constituents of, exhaust by means of filters using means for regenerating the filters, e.g. by burning trapped particles using electric or magnetic heating means using microwaves
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F01—MACHINES OR ENGINES IN GENERAL; ENGINE PLANTS IN GENERAL; STEAM ENGINES
- F01N—GAS-FLOW SILENCERS OR EXHAUST APPARATUS FOR MACHINES OR ENGINES IN GENERAL; GAS-FLOW SILENCERS OR EXHAUST APPARATUS FOR INTERNAL COMBUSTION ENGINES
- F01N3/00—Exhaust or silencing apparatus having means for purifying, rendering innocuous, or otherwise treating exhaust
- F01N3/08—Exhaust or silencing apparatus having means for purifying, rendering innocuous, or otherwise treating exhaust for rendering innocuous
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F01—MACHINES OR ENGINES IN GENERAL; ENGINE PLANTS IN GENERAL; STEAM ENGINES
- F01N—GAS-FLOW SILENCERS OR EXHAUST APPARATUS FOR MACHINES OR ENGINES IN GENERAL; GAS-FLOW SILENCERS OR EXHAUST APPARATUS FOR INTERNAL COMBUSTION ENGINES
- F01N9/00—Electrical control of exhaust gas treating apparatus
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F01—MACHINES OR ENGINES IN GENERAL; ENGINE PLANTS IN GENERAL; STEAM ENGINES
- F01N—GAS-FLOW SILENCERS OR EXHAUST APPARATUS FOR MACHINES OR ENGINES IN GENERAL; GAS-FLOW SILENCERS OR EXHAUST APPARATUS FOR INTERNAL COMBUSTION ENGINES
- F01N2240/00—Combination or association of two or more different exhaust treating devices, or of at least one such device with an auxiliary device, not covered by indexing codes F01N2230/00 or F01N2250/00, one of the devices being
- F01N2240/28—Combination or association of two or more different exhaust treating devices, or of at least one such device with an auxiliary device, not covered by indexing codes F01N2230/00 or F01N2250/00, one of the devices being a plasma reactor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/40—Engine management systems
Description
本開示は、プラズマリアクタに電気エネルギーを供給する電源回路を制御する放電制御装置および方法に関する。 The present disclosure relates to a discharge control apparatus and method for controlling a power supply circuit that supplies electrical energy to a plasma reactor.
特許文献1には、フライバック型昇圧トランスの一次コイルへの電圧の印加停止からリアクタ印加電流のピーク値が取得されるまでに経過した時間が所定時間以下である場合に、プラズマリアクタにおける放電が異常であると判断する放電異常検出装置が記載されている。
In
特許文献1に記載の装置は、二次側の電流を直接検出して、プラズマリアクタにおいて放電異常が発生しているか否かを判断している。昇圧回路の二次側の電圧は数kVの高電圧であるため、例えば、非接触式の電流センサを用い、絶縁を確保した状態で電流検出を行う必要がある。このように、特許文献1に記載の技術では、電流センサの絶縁を確保するための部品または作業が必要となり、製造コストの増加または装置構成の複雑化という問題が生じる可能性がある。
The device described in
本開示は、製造コストを低減、または、装置構成を簡素化することを目的とする。 An object of the present disclosure is to reduce manufacturing costs or simplify device configuration.
本開示の一態様は、フライバック方式の電源回路を制御する放電制御装置であって、電圧検出部と、異常検出部とを備える。電源回路は、一次側コイルおよび二次側コイルを有して電圧変換を行うトランスと、一次側コイルへの通電を制御するドライバとを備えて、放電によりプラズマを発生させるプラズマリアクタに電気エネルギーを供給する。 One aspect of the present disclosure is a discharge control device that controls a flyback power supply circuit, and includes a voltage detection unit and an abnormality detection unit. The power supply circuit includes a transformer that has a primary side coil and a secondary side coil and performs voltage conversion, and a driver that controls energization to the primary side coil, and supplies electrical energy to the plasma reactor that generates plasma by discharge. supply.
電圧検出部は、一次側コイルに電流が流れている通電状態から、一次側コイルに電流が流れていない非通電状態に切り替わったときにドライバに発生するフライバック電圧を検出するように構成される。 The voltage detection unit is configured to detect a flyback voltage generated in the driver when switching from an energized state in which current flows through the primary coil to a non-energized state in which no current flows through the primary coil. .
異常検出部は、電圧検出部により検出されたフライバック電圧に基づいて、プラズマリアクタの容量値の増加を検出するように構成される。
このように構成された本開示の放電制御装置は、ドライバに発生するフライバック電圧に基づいて、プラズマリアクタの容量値の増加を検出する。これにより、本開示の放電制御装置は、二次側コイルに流れる二次電流と、二次側コイルに発生する二次電圧とを用いることなく、プラズマリアクタの異常を検出することができる。このため、本開示の放電制御装置は、絶縁を確保するための部品または作業を不要とすることができ、製造コストを低減、または、装置構成を簡素化することができる。
The abnormality detector is configured to detect an increase in the capacitance value of the plasma reactor based on the flyback voltage detected by the voltage detector.
The discharge control device of the present disclosure configured as described above detects an increase in the capacitance value of the plasma reactor based on the flyback voltage generated in the driver. Thereby, the discharge control device of the present disclosure can detect an abnormality in the plasma reactor without using the secondary current flowing through the secondary coil and the secondary voltage generated in the secondary coil. Therefore, the discharge control device of the present disclosure can eliminate the need for parts or work for ensuring insulation, and can reduce manufacturing costs or simplify the device configuration.
本開示の一態様では、異常検出部は、電圧検出部により検出されたフライバック電圧が、予め設定された劣化判定電圧未満である場合に、プラズマリアクタの容量値が増加していると判断するようにしてもよい。 In one aspect of the present disclosure, the abnormality detection unit determines that the capacitance value of the plasma reactor is increasing when the flyback voltage detected by the voltage detection unit is less than a preset deterioration determination voltage. You may do so.
本開示の別の一態様は、フライバック方式の電源回路を制御する放電制御方法であって、異常検出手順を備える。異常検出手順は、一次側コイルに電流が流れている通電状態から、一次側コイルに電流が流れていない非通電状態に切り替わったときにドライバに発生するフライバック電圧に基づいて、プラズマリアクタの容量値の増加を検出する。 Another aspect of the present disclosure is a discharge control method for controlling a flyback power supply circuit, comprising an abnormality detection procedure. The abnormality detection procedure detects the capacity of the plasma reactor based on the flyback voltage generated in the driver when switching from an energized state in which current flows through the primary coil to a non-energized state in which no current flows through the primary coil. Detect increasing values.
本開示の放電制御方法は、本開示の一態様の放電制御装置にて実行される方法であり、当該方法を実行することで、本開示の一態様の放電制御装置と同様の効果を得ることができる。 The discharge control method of the present disclosure is a method executed by the discharge control device of one aspect of the present disclosure, and by executing the method, the same effects as those of the discharge control device of one aspect of the present disclosure can be obtained. can be done.
以下に本開示の実施形態を図面とともに説明する。
本実施形態の浄化システム1は、図1に示すように、電子制御装置2、プラズマリアクタ3、トランス4、バッテリ5、放電制御装置6および温度センサ7,8を備える。
Embodiments of the present disclosure will be described below with reference to the drawings.
The
電子制御装置2は、浄化システム1を搭載する車両のエンジンを制御する。以下、電子制御装置2をエンジンECU2という。ECUは、Electronic Control Unitの略である。
The
プラズマリアクタ3は、誘電体バリア放電によってプラズマを発生させる。これにより、プラズマリアクタ3は、車両のエンジンから排出される排気ガス中の粒子状物質および炭化水素などを除去する。
The
トランス4は、プラズマリアクタ3を駆動するための高電圧を出力する。バッテリ5は、エンジンECU2、トランス4および放電制御装置6に電源電圧VBを供給する。
放電制御装置6は、トランス4に電流が流れている通電状態と、トランス4に電流が流れていない非通電状態とを交互に切り替えることにより、プラズマリアクタ3による放電を制御する。また放電制御装置6は、通信線を介して、エンジンECU2との間でデータ通信を行う。
A
The
温度センサ7は、トランス4の温度を検出し、検出結果を示す検出信号を放電制御装置6へ出力する。温度センサ8は、放電制御装置6内に搭載されている後述のドライバ32の温度を検出し、検出結果を示す検出信号を放電制御装置6へ出力する。なお、ドライバ32は、図2に示している。
Temperature sensor 7 detects the temperature of
図2に示すように、プラズマリアクタ3は、放電電極11が埋め込まれた複数の第1電極パネルと、放電電極12が埋め込まれた複数の第2電極パネルとを備える。複数の第1電極パネルと複数の第2電極パネルとは、排気ガスの流通方向に沿って、所定の間隔を空けて交互に配置される。そしてプラズマリアクタ3は、互いに隣接する第1電極パネルと第2電極パネルとの間で電圧が印加されることにより、プラズマを発生させる。
As shown in FIG. 2, the
トランス4は、一次側コイル21と、二次側コイル22とを備える。一次側コイル21は、一端がバッテリ5の正極に接続され、他端が放電制御装置6に接続される。二次側コイル22は、一端がプラズマリアクタ3の放電電極11に接続されるとともに他端がプラズマリアクタ3の放電電極12に接続される。
The
放電制御装置6がトランス4を上記の通電状態にすることにより、一次側コイル21に電流が流れてエネルギーが蓄積される。その後、放電制御装置6がトランス4を上記の非通電状態にすると、一次側コイル21への通電が遮断される。これにより、一次側コイル21に蓄えらえたエネルギーが二次側コイル22に伝達され、二次側コイル22に高電圧が発生する。すなわち、トランス4は、フライバック方式で高電圧を発生させる。
When the
放電制御装置6は、マイクロコンピュータ31(以下、マイコン31)、ドライバ32、ゲートドライバ33、抵抗34、電流積分回路35,36、電流検出回路37、回生検出回路38および電圧検出回路39,40を備える。
The
マイコン31は、CPU51、ROM52およびRAM53を備える。マイクロコンピュータの各種機能は、CPU51が非遷移的実体的記録媒体に格納されたプログラムを実行することにより実現される。この例では、ROM52が、プログラムを格納した非遷移的実体的記録媒体に該当する。また、このプログラムの実行により、プログラムに対応する方法が実行される。なお、CPU51が実行する機能の一部または全部を、一つあるいは複数のIC等によりハードウェア的に構成してもよい。また、放電制御装置6を構成するマイクロコンピュータの数は1つでも複数でもよい。
The
またマイコン31は、電圧出力端子54および電圧入力端子55,56,57,58,59を備える。
ドライバ32は、Nチャネル型MOSFETである。ドライバ32のドレインは、トランス4の一次側コイル21に接続される。ドライバ32のソースは、抵抗34を介して接地される。
The
ゲートドライバ33は、その入力端子が抵抗41を介してマイコン31の電圧出力端子54に接続される。またゲートドライバ33は、その出力端子が抵抗42を介してドライバ32のゲートに接続される。ゲートドライバ33は、マイコン31の電圧出力端子54から出力されるPWM信号を入力し、PWM信号の電圧レベルに応じて、ドライバ32のオン状態とオフ状態とを切り替えるためにドライバ32のゲートに印加されるゲート制御電圧Vgsを出力する。具体的には、ゲートドライバ33は、PWM信号がハイレベルであるときに、ゲート制御電圧Vgsをハイレベルにし、PWM信号がローレベルであるときに、ゲート制御電圧Vgsをローレベルにする。PWMは、Pulse Width Modulationの略である。
The input terminal of the
ドライバ32は、ゲートに印加されるゲート制御電圧Vgsがハイレベルになると、オン状態となる。これにより、ドライバ32のドレインとソースとの間で電流が流れる。一方、ドライバ32は、ゲートに印加されるゲート制御電圧Vgsがローレベルになると、オフ状態となる。これにより、ドライバ32のドレインとソースとの間で電流が流れなくなる。
The
抵抗34は、一端がドライバ32のソースに接続され、他端が接地される。
電流積分回路35は、オペアンプ61、抵抗62およびコンデンサ63を備える。オペアンプ61の非反転入力端子は、抵抗34の一端に接続される。オペアンプ61の反転入力端子は、抵抗62を介して抵抗34の他端に接続される。オペアンプ61の出力端子は、電圧入力端子58に接続される。コンデンサ63は、一端がオペアンプ61の出力端子に接続され、他端がオペアンプ61の反転入力端子に接続される。このように構成された電流積分回路35は、ドライバ32側から接地側へ向けて抵抗34に電流が流れるときに抵抗34の両端で発生する電圧を時間で積分した供給電流積分電圧Visiを出力する。
The
電流積分回路36は、オペアンプ66、抵抗67およびコンデンサ68を備える。オペアンプ66の非反転入力端子は、抵抗34の他端に接続される。オペアンプ66の反転入力端子は、抵抗67を介して抵抗34の一端に接続される。オペアンプ66の出力端子は、電圧入力端子59に接続される。コンデンサ68は、一端がオペアンプ66の出力端子に接続され、他端がオペアンプ66の反転入力端子に接続される。このように構成された電流積分回路36は、接地側からドライバ32側へ向けて抵抗34に電流が流れるときに抵抗34の両端で発生する電圧を時間で積分した回生電流積分電圧Viriを出力する。
電流検出回路37は、オペアンプ71および抵抗72,73,74,75を備える。オペアンプ71の出力端子は、電圧入力端子57に接続される。抵抗72は、抵抗34の一端とオペアンプ71の非反転入力端子との間に接続される。抵抗73の一端は電圧V1(本実施形態では、例えば2.5V)が印加され、抵抗73の他端はオペアンプ71の非反転入力端子に接続される。抵抗74は、抵抗34の他端とオペアンプ71の反転入力端子との間に接続される。抵抗75は、オペアンプ71の反転入力端子と出力端子との間に、帰還抵抗として接続される。すなわち、オペアンプ71と抵抗72,73,74,75とにより、差動増幅回路が形成されている。このため、オペアンプ71は、抵抗34の両端で発生する電圧を増幅した電圧Vipを出力する。
The
回生検出回路38は、オペアンプ81、抵抗82,83およびコンデンサ84を備える。オペアンプ81の反転入力端子は、抵抗75と抵抗74とを介して抵抗34の他端に接続される。オペアンプ81の出力端子は、抵抗43とダイオード44とを介して、オペアンプ61の反転入力端子に接続される。さらに、オペアンプ81の出力端子は、抵抗23を介してゲートドライバ33の入力端子に接続される。このため、ゲートドライバ33は、回生検出回路38の出力信号がハイレベルであるときに、ゲート制御電圧Vgsをハイレベルにし、回生検出回路38の出力信号がローレベルであるときに、ゲート制御電圧Vgsをローレベルにする。
The
抵抗82は、一端がオペアンプ81の非反転入力端子に接続され、他端が接地される。抵抗83の一端は電圧V2(本実施形態では、例えば5V)が印加され、抵抗83の他端はオペアンプ81の非反転入力端子に接続される。コンデンサ84は、一端がオペアンプ81の出力端子に接続され、他端がオペアンプ81の反転入力端子に接続される。
The
電圧検出回路39は、抵抗91,92を備える。抵抗91は、一端がバッテリ5の正極に接続され、他端が電圧入力端子55に接続される。抵抗92は、一端が電圧入力端子55に接続され、他端が接地される。
The
電圧検出回路40は、抵抗96,97を備える。抵抗96は、一端が一次側コイル21の他端に接続され、他端が電圧入力端子56に接続される。抵抗97は、一端が電圧入力端子56に接続され、他端が接地される。
The
また電圧出力端子54は、抵抗45とダイオード46とを介して、オペアンプ66の反転入力端子に接続される。
次に、放電制御装置6のCPU51が実行する放電制御処理の手順を説明する。放電制御処理は、車両のアクセサリ電源がオフ状態からオン状態に切り替わることにより放電制御装置6に電源が供給されてマイコン31が起動した直後に開始される処理である。
Also, the
Next, a procedure of discharge control processing executed by the
放電制御処理が実行されると、CPU51は、図3に示すように、まずS20にて、初期診断処理を実行する。
ここで、初期診断処理の手順を説明する。
When the discharge control process is executed, the
Here, the procedure of initial diagnosis processing will be described.
初期診断処理が実行されると、CPU51は、図4に示すように、まずS110にて、トランス4の内部温度の異常を診断する。具体的には、CPU51は、温度センサ7からの検出信号が示す温度(以下、電源回路内部温度)が、予め設定された使用温度範囲(本実施形態では、例えば-40℃~+85℃)内であるか否かを判断する。ここで、電源回路内部温度が使用温度範囲内である場合には、CPU51は、RAM53に設けられた初期温度異常フラグをクリアする。一方、電源回路内部温度が使用温度範囲外である場合には、CPU51は、初期温度異常フラグをセットする。
When the initial diagnosis process is executed, the
次にS120にて、CPU51は、バッテリ5の電圧の異常を診断する。具体的には、CPU51は、電圧検出回路39から電圧入力端子55に入力した電圧に基づいて、バッテリ5の電圧(以下、電源電圧)が、予め設定された動作電圧範囲(本実施形態では、例えば10V~16V)内であるか否かを判断する。ここで、電源電圧が動作電圧範囲内である場合には、CPU51は、RAM53に設けられた初期電圧異常フラグをクリアする。一方、電源電圧が動作電圧範囲外である場合には、CPU51は、初期電圧異常フラグをセットする。
Next, in S120, the
次にS130にて、CPU51は、トランス4の内部故障を診断する。具体的には、CPU51は、まず、予め設定された初期診断用デューティのPWM信号を電圧出力端子54から出力する。これにより、プラズマリアクタ3は、後述するS50で実行される放電よりも低いエネルギーで放電し、プラズマを発生させる。そしてCPU51は、ドライバ32がオン状態であるときに、電流検出回路37から電圧入力端子57に入力した電圧Vipに基づいて、一次側コイル21に流れた電流の大きさ(以下、一次側コイル電流値)が、予め設定されたトランス断線判定値未満であるか否かを判断する。ここで、一次側コイル電流値がトランス断線判定値未満である場合には、CPU51は、RAM53に設けられた初期断線異常フラグをセットする。一方、一次側コイル電流値がトランス断線判定値以上である場合には、CPU51は、初期断線異常フラグをクリアする。
Next, at S130, the
ここで、放電によるエネルギーの流れを説明する。
図6に示すように、ドライバ32がオフ状態からオン状態に切り替わると、一次側コイル21に一次電流Ipが流れ、一次側コイル21の端子間電圧Vp(以下、一次端子間電圧Vp)が発生することにより、一次側コイル21に供給エネルギーEsupが蓄積される。その後、ドライバ32がオン状態からオフ状態に切り替わると、一次側コイル21に蓄積された供給エネルギーEsupが二次側コイル22に伝達され、二次側コイル22に高電圧が発生し、プラズマリアクタ3で放電が発生する。このときに、ドライバ32のドレインとソースとの間にフライバック電圧Vflyが発生する。
Here, the flow of energy due to discharge will be described.
As shown in FIG. 6, when the
ここで、二次側コイル22の端子間電圧を二次端子間電圧Vsという。また、プラズマリアクタ3の放電で消費されるエネルギーを放電エネルギーEdisという。プラズマリアクタ3は静電容量性負荷であるため、放電で消費されなかったエネルギーは一次側へ回生される。このエネルギーを回生エネルギーEregという。
Here, the voltage across the terminals of the
したがって、放電エネルギーEdisと、放電エネルギーEdisおよび回生エネルギーEregとの間で、式(1)に示す関係が成立する。そして、放電エネルギーEdisが低い場合には、供給エネルギーEsupと回生エネルギーEregとは互いに略等しくなる。すなわち、供給エネルギーEsupと回生エネルギーEregとの間で、式(2)に示す関係が成立する。 Therefore, the relationship shown in Equation (1) is established between the discharge energy E dis , the discharge energy E dis and the regenerative energy E reg . Then, when the discharge energy E dis is low, the supply energy E sup and the regenerative energy E reg are substantially equal to each other. That is, the relationship shown in Equation (2) is established between the supply energy E sup and the regenerative energy E reg .
図7に示すように、時刻t1において、PWM信号がローレベルからハイレベルに切り替わると、一次電流Ipが徐々に増加するとともに、一次端子間電圧Vpが電源電圧VBになる。そして、時刻t2において、PWM信号がハイレベルからローレベルに切り替わると、一次電流Ipが急激に減少して0[A]になるとともに、一次端子間電圧Vpが電源電圧VBから負側まで急激に低下して、プラズマリアクタ3において放電が発生する。放電が発生している期間は、時刻t2から時刻t3までの間である。放電終了後、一次電流Ipが負側で振動しながら減衰し、時刻t4で0[A]になる。一次端子間電圧Vpは、時刻t3から時刻t4までの間に電源電圧VBとなり、時刻t4で0[V]となる。そして、次にPWM信号がローレベルからハイレベルに切り替わる時刻t5になるまで、一次電流Ipは0[A]を維持し、一次端子間電圧Vpは0[V]を維持する。
As shown in FIG. 7, when the PWM signal switches from the low level to the high level at time t1, the primary current Ip gradually increases and the voltage Vp between the primary terminals becomes the power supply voltage VB. At time t2, when the PWM signal switches from the high level to the low level, the primary current Ip abruptly decreases to 0 [A], and the voltage Vp between the primary terminals changes from the power supply voltage VB to the negative side. , and discharge occurs in the
すなわち、時刻t1から時刻t2までの期間は、エネルギー供給期間Tsupである。時刻t2から時刻t3までの期間は、放電期間Tdisである。時刻t3から時刻t4までの期間は、回生期間Tregである。 That is, the period from time t1 to time t2 is the energy supply period T sup . The period from time t2 to time t3 is the discharge period Tdis . The period from time t3 to time t4 is the regeneration period T reg .
CPU51は、電圧入力端子58に入力される供給電流積分電圧Visiに基づいて、式(3)により供給エネルギーEsupを算出する。またCPU51は、電圧入力端子59に入力される回生電流積分電圧Viriに基づいて、式(4)により回生エネルギーEregを算出する。
The
なお、式(3),(4)中のRshは、抵抗34の抵抗値である。式(3)中のRgsは、抵抗62の抵抗値である。式(3)中のCgsは、コンデンサ63の静電容量である。式(4)中のRgrは、抵抗67の抵抗値である。式(4)中のCgrは、コンデンサ68の静電容量である。
Rsh in the formulas (3) and (4) is the resistance value of the resistor 34 . R gs in equation (3) is the resistance value of
また、式(3)により算出される供給エネルギーEsupは、式(5)により算出される供給エネルギーEsupに相当する。式(4)により算出される回生エネルギーEregは、式(6)により算出される回生エネルギーEregに相当する。式(5)のt1は、図7の時刻t1に対応する。式(5)のt2は、図7の時刻t2に対応する。式(6)のt3は、図7の時刻t3に対応する。式(6)のt5は、図7の時刻t5に対応する。 Also, the supply energy E sup calculated by Equation (3) corresponds to the supply energy E sup calculated by Equation (5). The regenerative energy E reg calculated by Equation (4) corresponds to the regenerative energy E reg calculated by Equation (6). t1 in equation ( 5 ) corresponds to time t1 in FIG. t2 in equation ( 5 ) corresponds to time t2 in FIG . t3 in equation ( 6 ) corresponds to time t3 in FIG. t5 in equation ( 6 ) corresponds to time t5 in FIG.
そしてS140に移行すると、図4に示すように、CPU51は、プラズマリアクタ3のオープン異常を診断する。プラズマリアクタ3のオープン異常とは、プラズマリアクタ3が割れたり、プラズマリアクタ3で断線が発生したりすることである。
Then, when the process proceeds to S140, the
まず、プラズマリアクタ3のオープンを検出する方法を説明する。
図9に示すように、プラズマリアクタ3の等価回路は、コンデンサ16と、このコンデンサ16と直列に接続されるコンデンサ17とによって表される。
First, a method for detecting the opening of the
As shown in FIG. 9, the equivalent circuit of
プラズマリアクタ3の静電容量をCc、コンデンサ16の静電容量をCg、コンデンサ17の静電容量をCdと表記すると、プラズマリアクタ3の静電容量は、式(7)で表される。なお、Cd>Cgである。
Denoting the capacitance of the
そして、供給エネルギーEsupは、式(8)で表される。式(8)より、二次端子間電圧Vsは、式(9)で表される。 Then, the supply energy E sup is represented by Equation (8). From the equation (8), the secondary terminal voltage Vs is expressed by the equation (9).
また、一次側コイル21の巻数をn、二次側コイル22の巻数をmと表記すると、フライバック電圧Vflyは、式(10)で表される。このため、式(9)および式(10)より、フライバック電圧Vflyは、式(11)で表される。
If the number of turns of the
プラズマリアクタ3において割れ又は断線が発生すると、コンデンサ17の静電容量Cdが低下する。プラズマリアクタ3において割れ又は断線が発生したときのコンデンサ17の静電容量をCdoと表記すると、式(12)に示す関係が成立する。
When a crack or disconnection occurs in the
さらに、割れ又は断線が発生したときにおけるプラズマリアクタ3の静電容量をCopenと表記すると、式(13)に示す関係が成立する。
Furthermore, if the capacitance of the
したがって、割れ又は断線が発生したときにおけるフライバック電圧Vflyは、割れ又は断線が発生していないときにおけるフライバック電圧Vflyより大きくなる。
Therefore, the flyback voltage V fly when a crack or disconnection occurs is higher than the flyback voltage V fly when no crack or disconnection occurs.
図8に示すように、放電期間Tdis中にフライバック電圧Vflyが発生する。実線で示す曲線L1は、プラズマリアクタ3が正常であるときのフライバック電圧Vflyである。実線で示す曲線L2は、プラズマリアクタ3で割れ又は断線が発生しているときのフライバック電圧Vflyである。
As shown in FIG. 8, a flyback voltage V fly occurs during the discharge period T dis . A curve L1 indicated by a solid line is the flyback voltage V fly when the
したがって、CPU51は、S140にて、まず、初期診断用デューティのPWM信号を電圧出力端子54から出力し、電圧検出回路40から電圧入力端子56に入力した電圧に基づいて、フライバック電圧Vflyを算出する。そしてCPU51は、算出したフライバック電圧Vflyが予め設定されたオープン判定電圧を超えているか否かを判断する。ここで、フライバック電圧Vflyがオープン判定電圧を超えている場合には、CPU51は、RAM53に設けられた初期オープンフラグをセットする。一方、フライバック電圧Vflyがオープン判定電圧以下である場合には、CPU51は、初期オープンフラグをクリアする。
Therefore, in S140, the
S140の処理が終了すると、CPU51は、図4に示すように、S150にて、プラズマリアクタ3の劣化異常を診断する。プラズマリアクタ3の劣化異常とは、例えば、放電電極11と放電電極12との間に煤が詰まることである。
When the process of S140 is completed, the
まず、プラズマリアクタ3の劣化を検出する方法を説明する。
放電電極11と放電電極12との間に煤が詰まると、コンデンサ16の静電容量Cgが増加する。プラズマリアクタ3において煤の詰まりが発生したときの静電容量CgをCgcと表記すると、式(14)に示す関係が成立する。
First, a method for detecting deterioration of the
When soot clogs between the
さらに、煤の詰まりが発生したときにおけるプラズマリアクタ3の静電容量をCclogと表記すると、式(15)に示す関係が成立する。
Furthermore, if the capacitance of the
したがって、煤の詰まりが発生したときにおけるフライバック電圧Vflyは、煤の詰まりが発生していないときにおけるフライバック電圧Vflyより小さくなる。
Therefore, the flyback voltage V fly when the soot clogging occurs is smaller than the flyback voltage V fly when the soot clogging does not occur.
図8に示すように、放電期間Tdis中にフライバック電圧Vflyが発生する。実線で示す曲線L1は、プラズマリアクタ3が正常であるときのフライバック電圧Vflyである。実線で示す曲線L3は、プラズマリアクタ3で煤の詰まりが発生しているときのフライバック電圧Vflyである。
As shown in FIG. 8, a flyback voltage V fly occurs during the discharge period T dis . A curve L1 indicated by a solid line is the flyback voltage V fly when the
したがって、CPU51は、S150にて、まず、初期診断用デューティのPWM信号を電圧出力端子54から出力し、電圧検出回路40から電圧入力端子56に入力した電圧に基づいて、フライバック電圧Vflyを算出する。そしてCPU51は、算出したフライバック電圧Vflyが予め設定された劣化判定電圧未満であるか否かを判断する。ここで、フライバック電圧Vflyが劣化判定電圧未満である場合には、CPU51は、RAM53に設けられた初期劣化フラグをセットする。一方、フライバック電圧Vflyが劣化判定電圧以上である場合には、CPU51は、初期劣化フラグをクリアする。
Therefore, in S150, the
S150の処理が終了すると、CPU51は、図4に示すように、初期診断処理を終了する。
そして、初期診断処理を終了すると、CPU51は、図3に示すように、S30にて、エンジンECU2から定期的に受信するエンジン駆動情報に基づいて、車両のエンジンが始動したか否かを判断する。エンジン駆動情報は、エンジンの駆動状態(例えば、エンジン回転数)を示す情報である。
When the process of S150 ends, the
After completing the initial diagnosis process, the
ここで、エンジンが始動していない場合には、CPU51は、S30の処理を繰り返すことにより、エンジンが始動するまで待機する。そして、エンジンが始動すると、CPU51は、S40にて、初期制御を実行する。具体的には、CPU51は、まず、予め設定された最大デューティ(本実施形態では、例えば45%)のPWM信号を電圧出力端子54から出力し、プラズマリアクタ3にプラズマを発生させる。
Here, if the engine has not started, the
そしてCPU51は、最大デューティでプラズマリアクタ3が駆動している間(以下、初期駆動期間)に、消費エネルギー、排気ガス温度、煤濃度および気圧のデータを取得する。
Then, the
消費エネルギーは、初期駆動期間中にプラズマリアクタ3の放電で消費されたエネルギーである。CPU51は、初期駆動期間中に、供給エネルギーEsupおよび回生エネルギーEregを繰り返し算出する。またCPU51は、初期駆動期間中に、供給エネルギーEsupから回生エネルギーEregを減算した減算値を繰り返し算出する。またCPU51は、初期駆動期間中に算出した減算値を積算し、この積算値を消費エネルギーとする。そしてCPU51は、算出した消費エネルギーの値を、消費エネルギーのデータとして取得する。
Consumed energy is the energy consumed by the discharge of the
またCPU51は、エンジンECU2から定期的に送信される排気ガス温度情報を初期駆動期間中に受信し、受信した排気ガス温度情報が示す排気ガス温度の値を、排気ガス温度のデータとして取得する。CPU51は、エンジンECU2から定期的に送信される煤濃度情報を初期駆動期間中に受信し、受信した煤濃度情報が示す煤濃度の値を、煤濃度のデータとして取得する。CPU51は、エンジンECU2から定期的に送信される気圧情報を初期駆動期間中に受信し、受信した気圧情報が示す気圧の値を、気圧のデータとして取得する。
The
さらにCPU51は、初期駆動期間中に取得した煤濃度のデータに基づいて、初期駆動期間中に浄化された煤の量(以下、初期浄化煤量)を算出する。そしてCPU51は、消費エネルギー、初期浄化煤量、排気ガス温度および気圧をパラメータとして補正係数が予め設定された補正係数算出マップを参照して、補正係数を決定する。この補正係数は、S50の浄化電源制御で用いられる。
Further, the
次にCPU51は、S50にて、浄化電源制御を実行する。具体的には、CPU51は、まず、前回の浄化電源制御を実行してから予め設定された実行周期(本実施形態では、例えば1秒)が経過するまで待機する。そして、実行周期が経過すると、CPU51は、取得した最新の排気ガス温度、煤濃度および気圧のデータに基づき、排気ガス温度、煤濃度および気圧をパラメータとして目標消費エネルギーが予め設定された目標算出マップを参照して、目標消費エネルギーを決定する。またCPU51は、決定した目標消費エネルギーに、S40で決定した補正係数を乗じた乗算値を、補正目標エネルギーとして算出する。
Next, the
そしてCPU51は、入力された最新の供給電流積分電圧Visiに基づいて、式(3)により供給エネルギーEsupを算出する。またCPU51は、入力された最新の回生電流積分電圧Viriに基づいて、式(4)により回生エネルギーEregを算出する。さらにCPU51は、算出された供給エネルギーEsupから回生エネルギーEregを減じた減算値を、制御エネルギーとして算出する。
Then, the
またCPU51は、例えば比例ゲイン、積分ゲインおよび微分ゲインを用いたフィードバック制御(すなわち、PID制御)により、算出された補正目標エネルギーと、算出された制御エネルギーとの偏差が0になるように、PWM信号のデューティを算出する。そしてCPU51は、算出したデューティに設定されたPWM信号を電圧出力端子54から出力する。
Further, the
次に、CPU51は、S60にて、浄化時診断処理を実行する。
ここで、浄化時診断処理の手順を説明する。浄化時診断処理が実行されると、CPU51は、図5に示すように、まずS210にて、ドライバ32の過熱保護を実行する。具体的には、CPU51は、まず、温度センサ8からの検出信号が示す温度(以下、ドライバ温度)が、予め設定された故障判定温度以上であるか否かを判断する。ここで、ドライバ温度が故障判定温度以上である場合には、CPU51は、RAM53に設けられたドライバ過熱フラグをセットし、電圧出力端子54からのPWM信号の出力を禁止する。一方、ドライバ温度が故障判定温度未満である場合には、CPU51は、ドライバ過熱フラグをクリアする。
Next, in S60, the
Here, the procedure of the purification diagnostic process will be described. When the purification diagnostic process is executed, the
次にS220にて、CPU51は、バッテリ5の電圧の異常を診断する。具体的には、CPU51は、S120と同様にして、電源電圧が動作電圧範囲内であるか否かを判断する。ここで、電源電圧が動作電圧範囲内である場合には、CPU51は、RAM53に設けられた浄化時電圧異常フラグをクリアする。一方、電源電圧が動作電圧範囲外である場合には、CPU51は、浄化時電圧異常フラグをセットする。
Next, in S220, the
次にS230にて、CPU51は、ドライバ32の過電圧保護を実行する。具体的には、CPU51は、まず、電圧検出回路40から電圧入力端子56に入力した電圧に基づいて、フライバック電圧Vflyを算出する。そしてCPU51は、算出したフライバック電圧Vflyが予め設定された故障判定電圧以上であるか否かを判断する。ここで、フライバック電圧Vflyが故障判定電圧以上である場合には、CPU51は、RAM53に設けられたドライバ過電圧フラグをセットし、電圧出力端子54からのPWM信号の出力を禁止する。一方、フライバック電圧Vflyが故障判定電圧未満である場合には、CPU51は、ドライバ過電圧フラグをクリアする。
Next, in S230, the
次にS240にて、CPU51は、トランス4の内部故障を診断する。具体的には、CPU51は、S130と同様にして、ドライバ32がオン状態であるときに、電流検出回路37から電圧入力端子57に入力した電圧Vipに基づいて、一次側コイル電流値がトランス断線判定値未満であるか否かを判断する。ここで、一次側コイル電流値がトランス断線判定値未満である場合には、CPU51は、RAM53に設けられた浄化時断線異常フラグをセットする。一方、一次側コイル電流値がトランス断線判定値以上である場合には、CPU51は、浄化時断線異常フラグをクリアする。
Next, at S240, the
次にS250にて、CPU51は、プラズマリアクタ3のオープン異常を診断する。具体的には、CPU51は、まず、S140と同様にして、電圧検出回路40から電圧入力端子56に入力した電圧に基づいて、フライバック電圧Vflyを算出する。そしてCPU51は、算出したフライバック電圧Vflyがオープン判定電圧を超えているか否かを判断する。ここで、フライバック電圧Vflyがオープン判定電圧を超えている場合には、CPU51は、RAM53に設けられた浄化時オープンフラグをセットする。一方、フライバック電圧Vflyがオープン判定電圧以下である場合には、CPU51は、浄化時オープンフラグをクリアする。
Next, at S250, the
そして、S250の処理が終了すると、CPU51は、浄化時診断処理を終了する。
浄化時診断処理が終了すると、CPU51は、図3に示すように、S70にて、エンジンECU2から定期的に受信するエンジン駆動情報に基づいて、車両のエンジンが停止したか否かを判断する。ここで、エンジンが停止していない場合には、CPU51は、S50に移行する。一方、エンジンが停止した場合には、CPU51は、放電制御処理を終了する。
When the process of S250 ends, the
When the purification diagnostic process ends, the
次に、放電制御装置6の動作の具体例を説明する。
図10に示すように、時刻t1において、PWM信号がローレベルからハイレベルに切り替わると、ゲート制御電圧Vgsがローレベルからハイレベルに切り替わる。これにより、一次電流Ipが徐々に増加するとともに、一次端子間電圧Vpが電源電圧VBになる。また、一次電流Ipの増加に伴って、供給電流積分電圧Visiが徐々に上昇する。
Next, a specific example of the operation of the
As shown in FIG. 10 , at time t1, when the PWM signal switches from low level to high level, the gate control voltage Vgs switches from low level to high level. As a result, the primary current Ip gradually increases, and the voltage Vp across the primary terminals becomes the power supply voltage VB. Further, the supply current integrated voltage V isi gradually increases as the primary current Ip increases.
そして、時刻t2において、PWM信号がハイレベルからローレベルに切り替わると、ゲート制御電圧Vgsがハイレベルからローレベルに切り替わる。これにより、一次電流Ipが急激に減少して0[A]になる。また、一次端子間電圧Vpが負側まで急激に低下するとともに二次端子間電圧Vsが急激に上昇して、プラズマリアクタ3において放電が発生する。また、フライバック電圧Vflyが急激に上昇する。
At time t2, when the PWM signal switches from high level to low level, the gate control voltage Vgs switches from high level to low level. As a result, the primary current Ip abruptly decreases to 0 [A]. In addition, the voltage Vp between the primary terminals rapidly decreases to the negative side, and the voltage Vs between the secondary terminals rapidly increases, causing discharge in the
放電が発生している期間は、時刻t2から時刻t3までの間である。放電終了後、一次電流Ipは、負側で振動しながら減衰し、時刻t4で0[A]になる。時刻t3から時刻t4までに流れる一次電流Ipは、回生電流である。一次端子間電圧Vpは、時刻t3から時刻t4までの間で電源電圧VBとなり、時刻t4で0[V]となる。また、二次端子間電圧Vsは、時刻t3から時刻t4までの間に、正側と負側との間で振動しながら減衰する。 The period during which discharge occurs is from time t2 to time t3. After the discharge ends, the primary current Ip attenuates while oscillating on the negative side, and becomes 0 [A] at time t4. The primary current Ip that flows from time t3 to time t4 is regenerated current. The voltage Vp between the primary terminals becomes the power supply voltage VB from time t3 to time t4 , and becomes 0 [V] at time t4. In addition, the voltage Vs across the secondary terminals attenuates while oscillating between the positive side and the negative side from time t3 to time t4.
また、時刻t3から時刻t4までに流れる一次電流Ipによって、回生電流積分電圧Viriが徐々に上昇する。また、回生検出回路38の出力電圧Visrは、時刻t3にローレベルからハイレベルに切り替わり、時刻t4にハイレベルからローレベルに切り替わる。そして、出力電圧Visrがローレベルからハイレベルに切り替わったときに、供給電流積分電圧Visiがリセットされて0[V]になる。なお、回生検出回路38の出力電圧Visrに応じて、ゲート制御電圧Vgsは、時刻t3にローレベルからハイレベルに切り替わり、時刻t4にハイレベルからローレベルに切り替わる。
In addition, the primary current Ip flowing from time t3 to time t4 gradually increases the regenerative current integrated voltage Viri . Also, the output voltage V isr of the
そして、ゲート制御電圧Vgsがローレベルからハイレベルに切り替わる時刻t5において、電圧出力端子54の電圧Virrがローレベルからハイレベルに切り替わると、回生電流積分電圧Viriがリセットされて0[V]になる。
Then, at time t5 when the gate control voltage Vgs switches from low level to high level, when the voltage V irr at the
このように構成された放電制御装置6は、フライバック方式の電源回路を制御する。電源回路は、一次側コイル21および二次側コイル22を有して電圧変換を行うトランス4と、一次側コイル21への通電を制御するドライバ32とを備えて、放電によりプラズマを発生させるプラズマリアクタ3に電気エネルギーを供給する。
The
電圧検出回路40は、一次側コイル21に電流が流れている通電状態から、一次側コイル21に電流が流れていない非通電状態に切り替わったときにドライバ32に発生するフライバック電圧Vflyを検出する。放電制御装置6は、検出されたフライバック電圧Vflyに基づいて、プラズマリアクタ3の容量値の増加を検出する。
The
放電制御装置6は、フライバック電圧Vflyが、予め設定されたオープン判定電圧を超えている場合に、プラズマリアクタ3においてオープンが発生していると判断する。
放電制御装置6は、フライバック電圧Vflyが、予め設定された劣化判定電圧未満である場合に、プラズマリアクタ3の容量値が増加していると判断する。
The
The
このように放電制御装置6は、ドライバ32に発生するフライバック電圧Vflyに基づいて、プラズマリアクタ3の容量値の増加を検出する。これにより、放電制御装置6は、二次側コイル22に流れる二次電流と、二次側コイル22に発生する二次電圧とを用いることなく、プラズマリアクタ3の異常を検出することができる。このため、放電制御装置6は、絶縁を確保するための部品または作業を不要とすることができ、製造コストを低減、または、装置構成を簡素化することができる。
Thus, the
以上説明した実施形態において、トランス4およびドライバ32は電源回路に相当し、電圧検出回路40は電圧検出部に相当する。
また、S150は異常検出部および異常検出手順としての処理に相当する。
In the embodiments described above, the
Also, S150 corresponds to processing as an abnormality detection unit and an abnormality detection procedure.
以上、本開示の一実施形態について説明したが、本開示は上記実施形態に限定されるものではなく、種々変形して実施することができる。
例えば上記実施形態では、式(3),(4)を用いて供給エネルギーEsupおよび回生エネルギーEregを算出する形態を示したが、式(5),(6)を用いて供給エネルギーEsupおよび回生エネルギーEregを算出するようにしてもよい。
An embodiment of the present disclosure has been described above, but the present disclosure is not limited to the above embodiment, and can be implemented in various modifications.
For example, in the above embodiment, the formulas (3) and (4) are used to calculate the supply energy E sup and the regenerative energy E reg , but the formulas (5) and (6) are used to calculate the supply energy E sup and regenerative energy E reg may be calculated.
また、上記実施形態における1つの構成要素が有する機能を複数の構成要素に分担させたり、複数の構成要素が有する機能を1つの構成要素に発揮させたりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。 Also, the function of one component in the above embodiment may be assigned to a plurality of components, or the function of a plurality of components may be performed by one component. Also, part of the configuration of the above embodiment may be omitted. Also, at least a part of the configuration of the above embodiment may be added, replaced, etc. with respect to the configuration of the other above embodiment.
上述した放電制御装置6の他、当該放電制御装置6を構成要素とするシステム、当該放電制御装置6としてコンピュータを機能させるためのプログラム、このプログラムを記録した半導体メモリ等の非遷移的実態的記録媒体、放電制御方法など、種々の形態で本開示を実現することもできる。
In addition to the
3…プラズマリアクタ、4…トランス、6…放電制御装置、21…一次側コイル、22…二次側コイル、32…ドライバ、40…電圧検出回路
3
Claims (3)
前記一次側コイルに電流が流れている通電状態から、前記一次側コイルに電流が流れていない非通電状態に切り替わったときに前記ドライバに発生するフライバック電圧を検出するように構成された電圧検出部と、
前記電圧検出部により検出された前記フライバック電圧に基づいて、前記プラズマリアクタの容量値の増加を検出するように構成された異常検出部と
を備える放電制御装置。 A fly that includes a transformer that has a primary coil and a secondary coil and performs voltage conversion, and a driver that controls energization of the primary coil, and supplies electrical energy to a plasma reactor that generates plasma by discharge. A discharge control device for controlling a buck type power supply circuit,
A voltage detector configured to detect a flyback voltage generated in the driver when switching from an energized state in which current flows through the primary coil to a non-energized state in which no current flows through the primary coil. Department and
and an abnormality detection unit configured to detect an increase in the capacitance value of the plasma reactor based on the flyback voltage detected by the voltage detection unit.
前記異常検出部は、前記電圧検出部により検出された前記フライバック電圧が、予め設定された劣化判定電圧未満である場合に、前記プラズマリアクタの容量値が増加していると判断する放電制御装置。 The discharge control device according to claim 1,
The discharge control device, wherein the abnormality detection section determines that the capacitance value of the plasma reactor is increasing when the flyback voltage detected by the voltage detection section is less than a predetermined deterioration determination voltage. .
前記一次側コイルに電流が流れている通電状態から、前記一次側コイルに電流が流れていない非通電状態に切り替わったときに前記ドライバに発生するフライバック電圧に基づいて、前記プラズマリアクタの容量値の増加を検出する異常検出手順を備える放電制御方法。 A fly that includes a transformer that has a primary coil and a secondary coil and performs voltage conversion, and a driver that controls energization of the primary coil, and supplies electrical energy to a plasma reactor that generates plasma by discharge. A discharge control method for controlling a buck type power supply circuit, comprising:
A capacitance value of the plasma reactor based on a flyback voltage generated in the driver when switching from an energized state in which current flows through the primary coil to a non-energized state in which current does not flow through the primary coil. A discharge control method comprising an anomaly detection procedure for detecting an increase in
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019067883A JP7168511B2 (en) | 2019-03-29 | 2019-03-29 | Discharge control device and method |
DE102020108438.2A DE102020108438A1 (en) | 2019-03-29 | 2020-03-26 | Discharge Control Apparatus and Method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019067883A JP7168511B2 (en) | 2019-03-29 | 2019-03-29 | Discharge control device and method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020167072A JP2020167072A (en) | 2020-10-08 |
JP7168511B2 true JP7168511B2 (en) | 2022-11-09 |
Family
ID=72612260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019067883A Active JP7168511B2 (en) | 2019-03-29 | 2019-03-29 | Discharge control device and method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7168511B2 (en) |
DE (1) | DE102020108438A1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018123711A (en) | 2017-01-30 | 2018-08-09 | ダイハツ工業株式会社 | Pm accumulation detection device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4835669A (en) * | 1988-09-26 | 1989-05-30 | Hughes Aircraft Company | Dual mode flyback power supply |
JP6218722B2 (en) * | 2014-11-14 | 2017-10-25 | コーセル株式会社 | Switching power supply |
-
2019
- 2019-03-29 JP JP2019067883A patent/JP7168511B2/en active Active
-
2020
- 2020-03-26 DE DE102020108438.2A patent/DE102020108438A1/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018123711A (en) | 2017-01-30 | 2018-08-09 | ダイハツ工業株式会社 | Pm accumulation detection device |
Also Published As
Publication number | Publication date |
---|---|
DE102020108438A1 (en) | 2020-10-01 |
JP2020167072A (en) | 2020-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230221234A1 (en) | Soot sensor system | |
JP6326141B2 (en) | Fuel injection valve drive control device | |
JP6794050B2 (en) | PM deposition detector | |
JP2008031979A (en) | Abnormality detection device | |
JP6704641B2 (en) | Control device for plasma reactor | |
JP7168511B2 (en) | Discharge control device and method | |
WO2019220716A1 (en) | Load driving device | |
JP7168510B2 (en) | Discharge control device and method | |
JP2016208580A (en) | Relay fusion determination device | |
JP6341145B2 (en) | Power system | |
WO2017002828A1 (en) | Plasma reactor applied voltage control device and plasma reactor control device | |
JP6713200B2 (en) | Control device for plasma reactor | |
JP2000292411A (en) | Gas concentration detector | |
JP2012037369A (en) | Sensor controller | |
JP2020165393A (en) | Discharge control device and method | |
JP6713199B2 (en) | Control device for plasma reactor | |
JP6461731B2 (en) | Applied voltage control device for plasma reactor | |
JP6669020B2 (en) | Electronic control unit | |
JP2018018777A (en) | Abnormality detection device of plasma reactor and controller | |
CN108474280B (en) | Sensor control device | |
JP4269436B2 (en) | Exhaust gas purification device for internal combustion engine | |
WO2020162281A1 (en) | Particulate matter detection sensor | |
JP2020101393A (en) | Particulate matter detection device | |
JP2017014976A (en) | Applied power controller of plasma reactor | |
JP2018060597A (en) | Reactor applied voltage estimation device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211221 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7168511 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |