JP7144692B2 - Semiconductor device inspection method - Google Patents

Semiconductor device inspection method Download PDF

Info

Publication number
JP7144692B2
JP7144692B2 JP2020103049A JP2020103049A JP7144692B2 JP 7144692 B2 JP7144692 B2 JP 7144692B2 JP 2020103049 A JP2020103049 A JP 2020103049A JP 2020103049 A JP2020103049 A JP 2020103049A JP 7144692 B2 JP7144692 B2 JP 7144692B2
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
tool
semiconductor device
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020103049A
Other languages
Japanese (ja)
Other versions
JP2021057567A (en
Inventor
敦史 丸野
航 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to US17/033,290 priority Critical patent/US11573169B2/en
Publication of JP2021057567A publication Critical patent/JP2021057567A/en
Application granted granted Critical
Publication of JP7144692B2 publication Critical patent/JP7144692B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/98Methods for disconnecting semiconductor or solid-state bodies

Landscapes

  • Led Devices (AREA)
  • Wire Bonding (AREA)

Description

本開示は、半導体素子の接合強度を検査する方法に関する。 The present disclosure relates to a method of inspecting bonding strength of a semiconductor device.

半導体素子は、通常、基板に接合して使用される。半導体素子と基板との接合強度を検査する方法として、例えば、特許文献1には、基板と半導体素子との接合隙間に、シェアツール先端に設けた係止部を挿入し、シェアツールの係止部で半導体素子を基板表面から垂直方向に引き上げて剥離して、接合強度を測定する方法が開示されている。 A semiconductor device is usually used by being bonded to a substrate. As a method for inspecting the bonding strength between a semiconductor element and a substrate, for example, Patent Document 1 discloses that a locking portion provided at the tip of a shear tool is inserted into a bonding gap between a substrate and a semiconductor element to lock the shear tool. A method is disclosed in which the semiconductor element is lifted vertically from the substrate surface at the part to be peeled off, and the bonding strength is measured.

特開2017-163014号公報JP 2017-163014 A

本発明のある態様は、簡単に、半導体素子の接合強度を検査できる半導体素子の検査方法を提供することを目的とする。 An object of one aspect of the present invention is to provide a method for inspecting a semiconductor element that can easily inspect the bonding strength of the semiconductor element.

本発明のある態様に係る半導体素子の検査方法は、基板の表面に接合された半導体素子の接合強度を検査する方法であって、前記半導体素子の外周面を、シェアツールで押圧すると共に、前記シェアツールの押圧方向を、押圧方向に向かって、前記基板の表面から次第に離れる方向に傾斜する方向とする。 A method for inspecting a semiconductor element according to an aspect of the present invention is a method for inspecting the bonding strength of a semiconductor element bonded to a surface of a substrate, wherein the outer peripheral surface of the semiconductor element is pressed with a share tool, and the Let the pressing direction of the share tool be a direction that is inclined in a direction that gradually separates from the surface of the substrate toward the pressing direction.

また他の態様に係る半導体の検査方法は、基板の表面に接合された半導体素子の接合強度を検査する方法であって、前記半導体素子外周面を、シェアツールで押圧すると共に、前記シェアツールの押圧方向を前記基板の表面と平行な方向とし、かつ、前記シェアツールは前記半導体素子に接する押圧部として、前記押圧方向に対して傾斜する傾斜面を備える構成とする。 A semiconductor inspection method according to another aspect is a method for inspecting the bonding strength of a semiconductor element bonded to a surface of a substrate, wherein the outer peripheral surface of the semiconductor element is pressed with a shear tool, and the shear tool The pressing direction is parallel to the surface of the substrate, and the shear tool has an inclined surface inclined with respect to the pressing direction as a pressing portion in contact with the semiconductor element.

本発明のある態様に係る半導体素子の検査方法は、簡単に半導体素子の接合強度を検査することができる。 A semiconductor element inspection method according to an aspect of the present invention can easily inspect the bonding strength of a semiconductor element.

図1A~図1Cは、実施形態1に係る半導体素子の検査方法を説明する模式図である。1A to 1C are schematic diagrams for explaining a semiconductor device inspection method according to the first embodiment. 図1Bに示すシェアツールの押圧状態を示す部分拡大図である。FIG. 1B is a partially enlarged view showing a pressed state of the share tool shown in FIG. 1B; 図3A~図3Cは、実施形態2に係る半導体素子の検査方法を説明する模式図である。3A to 3C are schematic diagrams for explaining a semiconductor device inspection method according to the second embodiment. 変形例に係る半導体素子の検査方法を説明する模式図である。It is a schematic diagram explaining the test|inspection method of the semiconductor element which concerns on a modification. 他の変形例に係る半導体素子の検査方法を説明する模式図である。It is a schematic diagram explaining the test|inspection method of the semiconductor element which concerns on another modification. 実施形態3に係る半導体素子の検査方法を説明する模式図である。FIG. 11 is a schematic diagram for explaining a method for inspecting a semiconductor element according to Embodiment 3;

本発明の実施形態は、以下の構成や特徴によって特定されてもよい。 Embodiments of the invention may be specified by the following configurations and features.

さらにまた、他の実施形態に係る半導体素子の検査方法によれば、上記いずれかに加えて、前記基板が、前記半導体素子を接合している表面を、前記シェアツールの押圧方向に向かって下り勾配に傾斜する傾斜面としている。上記方法によると、半導体素子を接合している基板表面を、シェアツールの押圧方向に向かって下り勾配に傾斜するように配置することにより、簡単にシェアツールの押圧方向を基板表面に対して傾斜する方向とすることができる。 Furthermore, according to a method for inspecting a semiconductor element according to another embodiment, in addition to any of the above, the surface of the substrate on which the semiconductor element is bonded is lowered in the pressing direction of the share tool. It has a sloped surface. According to the above method, by arranging the substrate surface to which the semiconductor element is bonded so as to be inclined downward toward the pressing direction of the shear tool, the pressing direction of the shear tool can be easily inclined with respect to the substrate surface. can be the direction to

さらにまた、他の実施形態に係る半導体素子の検査方法によれば、上記いずれかに加えて、前記シェアツールの押圧方向を水平方向としている。上記方法によると、シェアツールの押圧方向を水平方向としながら、基板表面に対して傾斜する方向に半導体素子を押圧できるので、シェアツールを移動させる機構を簡単にできる。 Furthermore, according to a semiconductor device inspection method according to another embodiment, in addition to any of the above, the pressing direction of the shear tool is set to the horizontal direction. According to the above method, the semiconductor element can be pressed in a direction inclined with respect to the substrate surface while the shear tool is pressed in the horizontal direction, so that the mechanism for moving the share tool can be simplified.

さらにまた、他の実施形態に係る半導体素子の検査方法によれば、上記いずれかに加えて、前記押圧方向と前記基板の表面との傾斜角(α)を5度以上としている。上記方法によると、シェアツールの押圧方向と基板の表面との傾斜角(α)を5度以上とするので、半導体素子を基板に対して垂直方向に剥離しようとする分力の大きさを、シェアツールの押圧力の9%以上として、剥離力をより有効に作用させることができる。 Furthermore, according to a semiconductor device inspection method according to another embodiment, in addition to any of the above, the inclination angle (α) between the pressing direction and the surface of the substrate is 5 degrees or more. According to the above method, the inclination angle (α) between the pressing direction of the share tool and the surface of the substrate is set to 5 degrees or more. When the pressing force of the shear tool is 9% or more, the peeling force can be applied more effectively.

本発明の一実施形態に係る半導体素子の検査方法は、基板の表面に接合された半導体素子の接合強度を検査する方法であって、前記半導体素子の外周面を、シェアツールで押圧すると共に、前記シェアツールの押圧方向を前記基板の表面と平行な方向とし、かつ、前記シェアツールは前記半導体素子に接する押圧部として、前記押圧方向に対して傾斜する傾斜面を備える。以上の方法によれば、半導体素子の外周面を押圧するシェアツールの押圧方向を、基板の表面から次第に離れる方向に傾斜する方向とするので、シェアツールの押圧力(F)の一部を、半導体素子を基板表面に対して垂直方向に剥離する剥離力(F1)として作用させることができる。このため、この検査方法によると、シェアツールの押圧力(F)を半導体素子の接合部における剪断方向だけでなく剥離方向にも作用させることができる。つまり、シェアツールの押圧力を押圧方向以外の方向にも作用させることができる。これにより、接合強度の検査にかかるシェアツールの動作をより単純な動きとして、簡単に半導体素子の接合強度を検査できる。 A method for inspecting a semiconductor element according to one embodiment of the present invention is a method for inspecting the bonding strength of a semiconductor element bonded to a surface of a substrate, wherein the outer peripheral surface of the semiconductor element is pressed with a share tool, A pressing direction of the shear tool is a direction parallel to the surface of the substrate, and the shear tool is provided with an inclined surface that is inclined with respect to the pressing direction as a pressing portion in contact with the semiconductor element. According to the above method, the pressing direction of the share tool that presses the outer peripheral surface of the semiconductor element is set in a direction that gradually separates from the surface of the substrate. It can act as a peeling force (F1) that peels the semiconductor element in the direction perpendicular to the substrate surface. Therefore, according to this inspection method, the pressing force (F) of the shear tool can act not only in the shearing direction but also in the peeling direction at the bonding portion of the semiconductor element. That is, the pressing force of the share tool can be applied in directions other than the pressing direction. As a result, the joint strength of the semiconductor element can be easily inspected by simplifying the operation of the share tool for inspecting the joint strength.

また、他の実施形態に係る半導体素子の検査方法によれば、基板の表面に接合された半導体素子の接合強度を検査する方法であって、前記半導体素子の外周面を、シェアツールで押圧すると共に、前記シェアツールの押圧方向を前記基板の表面と平行な方向とし、かつ、前記シェアツールは前記半導体素子に接する押圧部として、前記押圧方向に対して傾斜する傾斜面を備える構成としている。 Further, according to a method for inspecting a semiconductor element according to another embodiment, there is provided a method for inspecting the bonding strength of a semiconductor element bonded to the surface of a substrate, wherein the outer peripheral surface of the semiconductor element is pressed with a share tool. In addition, the pressing direction of the shear tool is parallel to the surface of the substrate, and the shear tool has an inclined surface inclined with respect to the pressing direction as a pressing portion in contact with the semiconductor element.

以上の方法においても、シェアツールの押圧力を押圧方向以外の方向にも作用させることができる。これにより、接合強度の検査にかかるシェアツールの動作をより単純な動きとして、簡単に半導体素子の接合強度を検査できる。 Also in the above method, the pressing force of the share tool can be applied in directions other than the pressing direction. As a result, the joint strength of the semiconductor element can be easily inspected by simplifying the operation of the share tool for inspecting the joint strength.

さらにまた、他の実施形態に係る半導体素子の検査方法によれば、上記いずれかに加えて、前記シェアツールが、その先端に、前記半導体素子側に凸の突起部を有し、前記傾斜面は前記突起部の一部である。これにより、傾斜面を有するシェアツールを半導体素子と接触させることで、半導体素子を基板の表面から剥離させる方向に応力を作用させてシェア試験を行うことが可能となる。 Furthermore, according to a method for inspecting a semiconductor element according to another embodiment, in addition to any of the above, the shear tool has, at its tip, a protrusion projecting toward the semiconductor element, and the inclined surface is part of the protrusion. Accordingly, by bringing the shear tool having the inclined surface into contact with the semiconductor element, a shear test can be performed by exerting stress in a direction to separate the semiconductor element from the surface of the substrate.

さらにまた、他の実施形態に係る半導体素子の検査方法によれば、上記いずれかに加えて、前記半導体素子を発光素子としている。 Furthermore, according to a semiconductor device inspection method according to another embodiment, in addition to any of the above, the semiconductor device is a light emitting device.

さらにまた、他の実施形態に係る半導体素子の検査方法によれば、上記いずれかに加えて、前記シェアツールは、前記半導体素子の下面の外周縁を押圧することとしている。 Furthermore, according to a semiconductor device inspection method according to another embodiment, in addition to any of the above, the share tool presses the outer peripheral edge of the lower surface of the semiconductor device.

さらにまた、他の実施形態に係る半導体素子の検査方法によれば、上記いずれかに加えて、発光素子の表面に蛍光体板を積層しており、前記シェアツールは、蛍光体板を押圧することとしている。 Furthermore, according to a semiconductor device inspection method according to another embodiment, in addition to any of the above, a phosphor plate is laminated on the surface of the light emitting device, and the share tool presses the phosphor plate. I'm doing it.

さらにまた、他の実施形態に係る半導体素子の検査方法によれば、上記いずれかに加えて、前記半導体素子を、バンプを介して前記基板に接合している。 Furthermore, according to a semiconductor element inspection method according to another embodiment, in addition to any of the above, the semiconductor element is bonded to the substrate via bumps.

以下、本発明に係る実施形態を、図面に基づいて説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するための例示であって、本発明は以下のものに限定されるものでない。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに、以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細な説明を適宜省略する。また、複数の図面に表れる同一符号の部分は同一もしくは同等の部分又は部材を示す。さらに、本発明に係る実施形態を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。また、一部の実施形態において説明された内容は、他の実施形態等に利用可能なものもある。さらに、以下の説明では、必要に応じて特定の方向や位置を示す用語(例えば、「上」、「下」、「右」、「左」および、それらの用語を含む別の用語)を用いるが、それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が制限されるものではない。なお、本明細書において「備える」とは、別部材として備えるもの、一体の部材として構成するものの何れをも含む意味で使用する。
[実施形態1]
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments according to the present invention will be described based on the drawings. However, the embodiments shown below are examples for embodying the technical idea of the present invention, and the present invention is not limited to the following. Also, the sizes and positional relationships of members shown in each drawing may be exaggerated for clarity of explanation. Furthermore, in the following description, the same names and symbols denote the same or homogeneous members, and detailed description thereof will be omitted as appropriate. Also, parts with the same reference numerals appearing in a plurality of drawings indicate the same or equivalent parts or members. Furthermore, each of the elements constituting the embodiment according to the present invention may be composed of a plurality of elements with the same member, and one member may be used as a plurality of elements, or conversely, the function of one member may be It can also be realized by sharing the work with a plurality of members. In addition, the contents described in some embodiments can also be used in other embodiments. In addition, the following description uses terms indicating specific directions and positions (e.g., "top", "bottom", "right", "left", and other terms that include those terms) as necessary. However, the use of these terms is for the purpose of facilitating the understanding of the invention with reference to the drawings, and the technical scope of the present invention is not limited by the meanings of these terms. In the present specification, the term "comprising" is used in the sense of including both those provided as separate members and those configured as an integral member.
[Embodiment 1]

図1は、実施形態1に係る半導体素子の検査方法を説明する模式図である。この図において、図1Aはシェアツールを半導体素子に向かって移動させる状態を、図1Bはシェアツールが半導体素子を押圧する状態を、図1Cは半導体素子が基板から剥離された状態をそれぞれ示している。以下、一実施形態に係る検査方法として、基板の表面に半導体素子を接合してなる半導体装置を被検査物に使用して、シェアツールで半導体素子の外周面を押圧して半導体素子を基板から剥離することにより、基板に接合された半導体素子の接合強度を検査する方法を示す。
[半導体装置10を準備する工程]
(半導体装置10)
FIG. 1 is a schematic diagram for explaining the method for inspecting a semiconductor device according to the first embodiment. 1A shows the state in which the shear tool is moved toward the semiconductor element, FIG. 1B shows the state in which the shear tool presses the semiconductor element, and FIG. 1C shows the state in which the semiconductor element is separated from the substrate. there is Hereinafter, as an inspection method according to one embodiment, a semiconductor device in which a semiconductor element is bonded to the surface of a substrate is used as an object to be inspected, and the outer peripheral surface of the semiconductor element is pressed with a share tool to remove the semiconductor element from the substrate. A method of inspecting the bonding strength of a semiconductor element bonded to a substrate by peeling is shown.
[Step of preparing semiconductor device 10]
(Semiconductor device 10)

図1に示す半導体装置10は、半導体素子12と、半導体素子12を表面(図において上面)に接合している基板11と、基板11の表面11aと半導体素子12の裏面12aの一部を接合する接合部材13とを備えている。
(半導体素子12)
The semiconductor device 10 shown in FIG. 1 includes a semiconductor element 12, a substrate 11 to which the semiconductor element 12 is bonded on the front surface (upper surface in the drawing), and a surface 11a of the substrate 11 and a part of the back surface 12a of the semiconductor element 12 which are bonded together. and a joining member 13 that
(Semiconductor element 12)

半導体素子12は、フリップチップ実装が可能な半導体素子が好ましい。例えば、同一面側に正負の電極を備える構造を備えることが好ましい。半導体素子12として、発光素子や保護素子が挙げられる。
(基板11)
The semiconductor element 12 is preferably a semiconductor element that can be flip-chip mounted. For example, it is preferable to have a structure in which positive and negative electrodes are provided on the same side. Examples of the semiconductor element 12 include a light emitting element and a protective element.
(substrate 11)

基板11は、表面に実装される半導体素子12を定位置に配置しながら、電気接続するための部材であり、基板表面に金属膜からなる配線を所定のパターンで設けている。このような基板11として、例えば、セラミックに配線を備えたセラミック基板等が挙げられる。
(接合部材13)
The substrate 11 is a member for electrically connecting the semiconductor element 12 mounted on the surface thereof while arranging it at a fixed position, and wiring made of a metal film is provided on the surface of the substrate in a predetermined pattern. As such a substrate 11, for example, there is a ceramic substrate having wiring on ceramic.
(Joining member 13)

接合部材13は、半導体素子12の裏面12aと基板11の表面11aとの間に、互いに離して複数個設けられる。接合部材13としては、バンプなどの金属部材などが挙げられる。例えば、フリップチップ実装される半導体素子12は、半導体素子12の裏面12aに正負一対の電極を備えている。一対の電極と基板11の表面11aの一対の配線とが、金属部材などの導電性の接合部材13によって接合される。つまり、各電極に接続される少なくとも2つのバンプの間において、半導体素子12の裏面12aと、基板11の表面11aとの間には接合部材13によって隙間14ができる。 A plurality of bonding members 13 are provided between the back surface 12 a of the semiconductor element 12 and the front surface 11 a of the substrate 11 while being separated from each other. Examples of the joining member 13 include metal members such as bumps. For example, the semiconductor element 12 to be flip-chip mounted has a pair of positive and negative electrodes on the rear surface 12a of the semiconductor element 12 . A pair of electrodes and a pair of wiring on the surface 11a of the substrate 11 are joined by a conductive joining member 13 such as a metal member. That is, a gap 14 is formed by the bonding member 13 between the back surface 12a of the semiconductor element 12 and the front surface 11a of the substrate 11 between at least two bumps connected to each electrode.

半導体装置は、隙間にプラスチックを充填することができる。半導体素子を発光素子とする半導体装置は、隙間に充填するプラスチックに、光を反射する白色粉末を充填して、発光素子の下方に放射する光を反射して全体の発光効率を向上できる。隙間にプラスチックを充填する半導体装置は、半導体素子の熱エネルギでプラスチックが熱膨張する。接合隙間のプラスチックが熱膨張すると、半導体素子を基板表面から押し上げて剥離する力が働く。半導体素子が小さいと、単位面積の発熱量が大きくなって半導体素子とプラスチックの温度上昇は大きくなって、プラスチックは熱膨張が大きくなり、半導体素子を基板から剥離させる剥離力が強くなる。半導体素子は、強い接合強度で基板に接合して剥離を防止できるので、半導体装置の歩留まりを高くし、さらに製品として安定性を向上するためには、半導体素子の接合強度の検査は特に有効な手段となる。 The semiconductor device can fill the gap with plastic. A semiconductor device using a semiconductor element as a light emitting element can improve the overall luminous efficiency by filling white powder that reflects light into the plastic filled in the gap to reflect the light emitted downward from the light emitting element. In a semiconductor device in which a gap is filled with plastic, the plastic thermally expands due to the thermal energy of the semiconductor element. When the plastic in the bonding gap thermally expands, a force acts to lift and separate the semiconductor element from the substrate surface. If the semiconductor element is small, the amount of heat generated per unit area increases, the temperature rise between the semiconductor element and the plastic increases, the thermal expansion of the plastic increases, and the peeling force for peeling the semiconductor element from the substrate increases. A semiconductor element can be bonded to a substrate with high bonding strength to prevent delamination. Therefore, in order to increase the yield of semiconductor devices and improve the stability of the product, it is particularly effective to inspect the bonding strength of the semiconductor element. be a means.

フリップチップ実装される半導体素子12の各電極は、2以上の複数の接合部材(例えばバンプ)を備えていてもよい。例えば、平面視四角形の半導体素子12の裏面12aに、正電極と負電極とを備え、それぞれに複数の接合部材13を設けることができる。つまり、1つの電極に2つ以上の接合部材が接合される。このようにすることで、正負電極間以外にも、半導体素子12の裏面12aと基板11の表面11aとの間に、隙間ができる。なお、図1は、1つの基板11上に1つの半導体素子12を配置する半導体装置10を示しているが、半導体装置は、1つの基板上に複数の半導体素子を配置することができる。
[シェアツール21で半導体素子12の外周縁を押圧する工程]
Each electrode of the semiconductor element 12 to be flip-chip mounted may have two or more bonding members (for example, bumps). For example, a positive electrode and a negative electrode can be provided on the rear surface 12a of the semiconductor element 12, which is rectangular in plan view, and a plurality of bonding members 13 can be provided on each of them. That is, two or more joining members are joined to one electrode. By doing so, a gap is formed between the back surface 12a of the semiconductor element 12 and the front surface 11a of the substrate 11 in addition to the gap between the positive and negative electrodes. Although FIG. 1 shows the semiconductor device 10 in which one semiconductor element 12 is arranged on one substrate 11, the semiconductor device can have a plurality of semiconductor elements arranged on one substrate.
[Step of pressing the outer edge of the semiconductor element 12 with the share tool 21]

半導体装置10は、図1に示すように、シェアツール21を備えるダイシェア強度試験装置20(以下、単に「試験装置」とも称する)を使用して接合強度が検査される。実施形態に係る検査方法において、基板11は、半導体素子12を接合している表面11a(図において上面)を、シェアツール21の押圧方向(図1Bにおいて矢印Aで示す)に向かって下り勾配に傾斜する傾斜面としている。基板表面を傾斜面として、シェアツール21が半導体素子12の外周縁を水平方向に押圧すると、図2の部分拡大図に示すように、半導体素子12には、基板表面に垂直方向に作用する剥離力(F1)が働く。 As shown in FIG. 1, the semiconductor device 10 is inspected for bonding strength using a die shear strength testing apparatus 20 (hereinafter also simply referred to as "testing apparatus") having a shear tool 21. As shown in FIG. In the inspection method according to the embodiment, the substrate 11 has a surface 11a (upper surface in the drawing) to which the semiconductor element 12 is bonded, which slopes downward in the pressing direction of the shear tool 21 (indicated by arrow A in FIG. 1B). It has an inclined surface. When the shear tool 21 presses the outer edge of the semiconductor element 12 horizontally with the substrate surface as an inclined plane, as shown in the partially enlarged view of FIG. A force (F1) acts.

剥離力(F1)は、基板表面の傾斜角(α)を大きくして強くできる。つまり、傾斜角(α)により、シェアツール21が半導体素子12の外周面を水平方向に押圧する押圧力(F)に対する、剥離力(F1)が特定される。剥離力(F1)は、以下の式1で示すように、押圧力(F)と傾斜角(α)の正弦(sin)の積に比例して増加する。図1に示すように、押圧力(F)が、剥離力(F1)と基板表面に沿う剪断力(F2)のベクトル和となるからである。 The peeling force (F1) can be increased by increasing the tilt angle (α) of the substrate surface. That is, the peeling force (F1) with respect to the pressing force (F) with which the shear tool 21 presses the outer peripheral surface of the semiconductor element 12 in the horizontal direction is specified by the inclination angle (α). The peel force (F1) increases in proportion to the product of the sine (sin) of the pressing force (F) and the tilt angle (α), as shown in Equation 1 below. This is because, as shown in FIG. 1, the pressing force (F) is the vector sum of the peeling force (F1) and the shearing force (F2) along the substrate surface.

F1=Fsinα……(式1) F1=Fsinα (Formula 1)

基板表面の傾斜角(α)、つまりシェアツール21の押圧方向に対する角度は、好ましくは5度以上、さらに好ましくは10度以上、最適には約15度として剥離力(F1)を強くできる。シェアツール21の押圧方向に対する傾斜角(α)を15度とする基板11は、水平方向に作用する押圧力(F)の26%を半導体素子の剥離力(F1)とすることができる。傾斜角(α)を大きくして、剥離力(F1)を大きくできるが、傾斜角(α)が大きすぎると、水平方向における基板11と半導体素子12との隙間が小さくなり、シェアツール21の水平方向への移動が妨げられる。このため、傾斜角(α)は好ましくは45度よりも小さく、さらに好ましくは30度よりも小さくする。 The tilt angle (α) of the substrate surface, that is, the angle with respect to the pressing direction of the shear tool 21 is preferably 5 degrees or more, more preferably 10 degrees or more, and most preferably about 15 degrees, so that the peeling force (F1) can be increased. With the substrate 11 having an inclination angle (α) of 15 degrees with respect to the pressing direction of the shear tool 21, 26% of the pressing force (F) acting in the horizontal direction can be used as the peeling force (F1) of the semiconductor element. The tilt angle (α) can be increased to increase the peeling force (F1). Horizontal movement is impeded. For this reason, the tilt angle (α) is preferably less than 45 degrees, more preferably less than 30 degrees.

図1に示すダイシェア強度試験装置20は、作業台22の上面22aを水平面に対して傾斜させており、作業台22の上面22aにセットされる基板11の表面11aが水平面に対して所定の傾斜角(α)となるようにしている。シェアツール21は、作業台22に対して水平方向に移動可能なように試験装置20に設けている。この構造の試験装置20は、シェアツール21の移動方向を水平方向としながら、作業台22の上面22aを傾斜させることで、シェアツール21の押圧方向を、基板表面から次第に離れる方向に傾斜する方向とすることができる。 In the die shear strength testing apparatus 20 shown in FIG. 1, the upper surface 22a of the work table 22 is inclined with respect to the horizontal plane, and the surface 11a of the substrate 11 set on the upper surface 22a of the work table 22 is inclined with respect to the horizontal plane. It is designed to be an angle (α). The share tool 21 is provided in the test apparatus 20 so as to be horizontally movable with respect to the workbench 22 . In the test apparatus 20 having this structure, the shear tool 21 is moved in the horizontal direction, and the upper surface 22a of the workbench 22 is tilted, so that the pressing direction of the shear tool 21 is gradually inclined away from the substrate surface. can be

シェアツール21は、半導体素子12の外周縁を押圧する押圧部21Aを先端に設けている。半導体素子12は好ましくは平面形状が四角形の板状である。シェアツール21は、押圧部21Aとして、押圧方向に垂直な面である押圧面21aを備える。シェアツール21は、押圧面21aを半導体素子12の外周縁、すなわち四角形の一辺、好ましくは実装面である下面の外周縁に接触させて押圧する。シェアツール21は、押圧部21Aの下面を押圧方向に向かって下方に傾斜するテーパー面21bとしている。シェアツール21は、先端の押圧部21Aで薄い半導体素子12の外周縁を押圧できるように、たとえばSKH51等の高速度工具鋼鋼材で製造される。このシェアツール21は、先端の押圧部21Aの押圧面21aが、半導体素子12の外周縁に所定の横幅で接触して押圧する。このように、シェアツールの押圧面21aをシェアツールの移動方向に垂直な面とすることにより、平面形状が四角形の半導体素子12の下面の外周の一辺に押圧面21aを当接させて押圧することができる。 The share tool 21 has a pressing portion 21A at its tip for pressing the outer peripheral edge of the semiconductor element 12 . The semiconductor element 12 preferably has a plate-like shape with a square planar shape. The share tool 21 includes a pressing surface 21a, which is a surface perpendicular to the pressing direction, as the pressing portion 21A. The share tool 21 presses the pressing surface 21a in contact with the outer edge of the semiconductor element 12, that is, one side of the square, preferably the outer edge of the lower surface, which is the mounting surface. The shear tool 21 has a taper surface 21b that slopes downward toward the pressing direction on the lower surface of the pressing portion 21A. The share tool 21 is made of high-speed tool steel such as SKH51 so that the pressing portion 21A at the tip can press the outer peripheral edge of the thin semiconductor element 12 . The pressing surface 21a of the pressing portion 21A at the tip of the share tool 21 contacts and presses the outer peripheral edge of the semiconductor element 12 with a predetermined width. In this way, by making the pressing surface 21a of the share tool a surface perpendicular to the movement direction of the share tool, the pressing surface 21a is brought into contact with one side of the outer circumference of the lower surface of the semiconductor element 12 whose planar shape is a quadrangle and is pressed. be able to.

図1Cで示すように、接合部材13が破断するまでシェアツール21を水平方向に押すことで、接合部材13の破断荷重を測定することができる。この方向は、シェアツール21を水平方向に移動しながら、半導体素子12を基板11の表面11aから垂直方向に剥離する力を作用させて、接合強度を正確に検査できる。したがって、例えば、フリップチップ実装するための接合部材13を選定するための試験として、上記検査方法を有用に活用することができる。 As shown in FIG. 1C, the breaking load of the joint member 13 can be measured by pushing the share tool 21 horizontally until the joint member 13 breaks. In this direction, while moving the share tool 21 in the horizontal direction, a force is applied to separate the semiconductor element 12 from the surface 11a of the substrate 11 in the vertical direction, so that the bonding strength can be accurately inspected. Therefore, for example, the inspection method can be effectively used as a test for selecting the bonding member 13 for flip-chip mounting.

以上の検査方法は、シェアツール21を水平方向に移動して、半導体素子12の接合強度を検査するが、半導体素子の検査方法は、この方法に限らず、例えば図4に示すように、シェアツール21の押圧方向を基板11表面に対して傾斜する方向とし、シェアツール21が半導体素子12の外周縁を押圧して剥離力(F1)が作用する方向として、半導体素子12の接合強度を検査できる。したがって、基板11表面を水平面内に配置して、シェアツール21を移動方向に向かって上り勾配に傾斜する方向に移動させて、半導体素子12の接合強度を検査することもできる。具体的には、ダイシェア強度試験装置の作業台にセットされる基板11表面に対して、シェアツール21の移動方向(押圧方向)を基板11表面に対して上り勾配に傾斜する方向とすることで、シェアツール21の押圧方向を、基板11表面から次第に離れる方向に傾斜する方向とすることができる。 In the above inspection method, the shear tool 21 is moved horizontally to inspect the bonding strength of the semiconductor element 12. However, the semiconductor element inspection method is not limited to this method. The bonding strength of the semiconductor element 12 is inspected under the condition that the pressing direction of the tool 21 is inclined with respect to the surface of the substrate 11, and the shear tool 21 presses the outer periphery of the semiconductor element 12 to exert a peeling force (F1). can. Therefore, it is also possible to inspect the bond strength of the semiconductor element 12 by arranging the surface of the substrate 11 in a horizontal plane and moving the share tool 21 in a direction inclined upward toward the moving direction. Specifically, the moving direction (pressing direction) of the shear tool 21 is inclined upward with respect to the surface of the substrate 11 set on the workbench of the die shear strength tester. , the pressing direction of the share tool 21 can be set to a direction that is gradually inclined away from the surface of the substrate 11 .

また、図5に示すように、基板表面とシェアツール21の押圧方向の両方を傾斜方向として、シェアツール21が半導体素子12を剥離する方向に押圧するように移動して半導体素子12の接合強度を検査することもできる。具体的には、シェアツール21の移動方向(押圧方向)を水平面に対して上り勾配に傾斜する方向としながら、ダイシェア強度試験装置の作業台の上面及び作業台にセットされる基板表面を、シェアツール21の移動方向(つまり押圧方向)に向かって下り勾配に傾斜する方向として、シェアツール21の押圧方向を、基板表面から次第に離れる方向に傾斜する方向とする。すなわち、試験装置は、作業台の上面にセットされる基板の表面が、シェアツール21の移動方向(つまり押圧方向)に対して相対的に傾斜する方向となるように調整することができる。
[実施形態2]
Further, as shown in FIG. 5, both the substrate surface and the pressing direction of the shear tool 21 are set as tilt directions, and the shear tool 21 moves so as to press the semiconductor element 12 in the direction of peeling, thereby increasing the bonding strength of the semiconductor element 12 . can also be inspected. Specifically, while the moving direction (pressing direction) of the shear tool 21 is inclined upward with respect to the horizontal plane, the upper surface of the workbench of the die shear strength tester and the substrate surface set on the workbench are sheared. The pressing direction of the share tool 21 is defined as the direction in which the share tool 21 is inclined downward toward the movement direction (that is, the pressing direction) of the tool 21, and the direction in which the share tool 21 is gradually separated from the substrate surface. That is, the test apparatus can be adjusted so that the surface of the substrate set on the upper surface of the workbench is tilted relative to the moving direction (that is, pressing direction) of the share tool 21 .
[Embodiment 2]

図3は、実施形態2に係る半導体素子の検査方法を説明する模式図である。この図において、図3Aはシェアツールを半導体素子に向かって移動させる状態を、図3Bはシェアツールが半導体素子を押圧する状態を、図3Cは半導体素子が基板から剥離された状態をそれぞれ示している。実施形態2では、検査する半導体装置30の半導体素子32として、発光素子16の表面16aに蛍光体板17を積層してなる半導体素子32を使用する。この半導体装置30も、接合部材13を介して、半導体素子32の裏面32aと基板11の表面11aとを接合している。以下、実施形態1と異なる点について説明する。 FIG. 3 is a schematic diagram for explaining the method for inspecting a semiconductor device according to the second embodiment. 3A shows the state in which the shear tool is moved toward the semiconductor element, FIG. 3B shows the state in which the shear tool presses the semiconductor element, and FIG. 3C shows the state in which the semiconductor element is separated from the substrate. there is In the second embodiment, as the semiconductor element 32 of the semiconductor device 30 to be inspected, the semiconductor element 32 formed by laminating the phosphor plate 17 on the surface 16a of the light emitting element 16 is used. In this semiconductor device 30 as well, the back surface 32 a of the semiconductor element 32 and the front surface 11 a of the substrate 11 are bonded via the bonding member 13 . Differences from the first embodiment will be described below.

この実施形態においては、半導体素子32を発光素子16と蛍光体板17との積層構造とし、シェアツールが押圧する半導体素子の外周面は、発光素子16に積層された蛍光体板17の外周面とする。蛍光体板17は、発光素子16よりも外形が大きく、発光素子16の表面16a(図において発光素子16の上面)に接合されている。蛍光体板17は、蛍光体の焼結体である。蛍光体の焼結体は、板状に加工されて発光素子16の表面16aに接合される。蛍光体板17は発光素子16の表面16aに直接接合法にて接合されて、発光素子16と基板11との接合強度よりも強く接合される。発光素子16よりも大きな外形の蛍光体板17は、発光素子16に接合されて外周縁が発光素子16の外周縁よりも外側に配置される。シェアツール21は、押圧面21aを半導体素子12の外周面、すなわち蛍光体板の発光素子と接合される下面の外周縁に接触させて半導体素子12を押圧する。 In this embodiment, the semiconductor element 32 has a laminated structure of the light emitting element 16 and the phosphor plate 17, and the outer peripheral surface of the semiconductor element pressed by the shear tool is the outer peripheral surface of the phosphor plate 17 laminated on the light emitting element 16. and The phosphor plate 17 has an outer shape larger than that of the light emitting element 16, and is bonded to the surface 16a of the light emitting element 16 (the upper surface of the light emitting element 16 in the figure). The phosphor plate 17 is a sintered body of phosphor. The sintered phosphor is processed into a plate shape and bonded to the surface 16 a of the light emitting element 16 . The phosphor plate 17 is directly bonded to the surface 16a of the light emitting element 16 by a bonding strength stronger than the bonding strength between the light emitting element 16 and the substrate 11 . A phosphor plate 17 having an outer shape larger than that of the light emitting element 16 is joined to the light emitting element 16 and has an outer peripheral edge arranged outside the outer peripheral edge of the light emitting element 16 . The share tool 21 presses the semiconductor element 12 by bringing the pressing surface 21a into contact with the outer peripheral surface of the semiconductor element 12, that is, the outer peripheral edge of the lower surface of the phosphor plate that is joined to the light emitting element.

以上の半導体素子32は、発光素子16の外周縁から延伸して、発光素子16の外周縁よりも外側に配置される蛍光体板17の外周面をシェアツール21で押圧して接合強度を測定する。蛍光体板17が剥離しない状態で発光素子16に接合された半導体素子32は、外周縁をシェアツール21で押圧して、基板11からの接合強度を測定する工程で、蛍光体板17は発光素子16から剥離することなく、基板11から剥離される際の接合強度を測定できる。 The semiconductor element 32 described above extends from the outer periphery of the light emitting element 16, and the outer peripheral surface of the phosphor plate 17 arranged outside the outer periphery of the light emitting element 16 is pressed with the shear tool 21 to measure the bonding strength. do. The semiconductor element 32 bonded to the light emitting element 16 without peeling off the phosphor plate 17 is pressed by the share tool 21 on the outer edge thereof, and the bonding strength from the substrate 11 is measured. It is possible to measure the bonding strength when separated from the substrate 11 without separating from the element 16 .

以上の検査方法は、発光素子16の上に積層した蛍光体板17をシェアツール21で押圧して接合強度を測定できるので、シェアツール21の下端縁と基板11の表面11aとの間隔を広くして、シェアツール21を水平方向に移動できる。このため、より簡単で確実に半導体素子32の接合強度を検査できる。また、シェアツール21によって、図3Bの矢印Aで示す方向に押圧される半導体素子32には、図3Bの矢印Bで示す方向の回転モーメントが作用するので、回転モーメントが半導体素子32を基板11の表面11aから剥離する方向に作用する。したがって、半導体素子32を基板11から剥離する方向の力を強くして、接合強度をより正確に検査できる。また、接合部材に導電性ペーストやAu-Sn共晶などのはんだなどを用いて、半導体素子の下面の外周縁が接合部材で覆われている場合でも、その接合強度をより正確に検査できる。さらにまた、以上の検査方法は、表面に蛍光体板を積層している製品の状態に近い発光素子の接合強度を検査できる。
[実施形態3]
In the inspection method described above, since the bonding strength can be measured by pressing the phosphor plate 17 laminated on the light emitting element 16 with the share tool 21, the distance between the lower edge of the share tool 21 and the surface 11a of the substrate 11 is widened. , the share tool 21 can be moved horizontally. Therefore, the bonding strength of the semiconductor element 32 can be inspected more easily and reliably. 3B, a rotational moment acts on the semiconductor element 32 pressed in the direction indicated by the arrow A in FIG. 3B. It acts in the direction of peeling from the surface 11a of the . Therefore, the bonding strength can be inspected more accurately by increasing the force in the direction of separating the semiconductor element 32 from the substrate 11 . In addition, even when conductive paste, Au—Sn eutectic solder, or the like is used as the bonding member and the outer peripheral edge of the lower surface of the semiconductor element is covered with the bonding member, the bonding strength can be inspected more accurately. Furthermore, the above inspection method can inspect the bonding strength of a light-emitting element that is in a state close to a product having a phosphor plate laminated on its surface.
[Embodiment 3]

図6は、実施形態3に係る半導体素子の検査方法を説明する模式図である。上述した図1Aや図3Aに示した半導体素子の検査方法は、作業台22や半導体素子12を傾斜させた状態で、シェアツール21を水平方向に移動させることで、相対的に半導体素子12を基板11表面から引き上げる方向に剥離させる応力を作用させている。つまり、作業台22及び基板11表面をシェアツールの移動方向に対して傾斜させて配置することで、シェアツール21の移動方向をシェアツールの押圧方向と同じ方向としながらも、シェアツールの押圧方向を、基板の表面から離れる方向に傾斜する方向とすることができる。 FIG. 6 is a schematic diagram for explaining the method for inspecting a semiconductor device according to the third embodiment. In the semiconductor device inspection method shown in FIGS. 1A and 3A described above, the share tool 21 is horizontally moved while the workbench 22 and the semiconductor device 12 are tilted, thereby relatively moving the semiconductor device 12. A stress is applied to separate the substrate 11 from the surface in a pulling direction. That is, by arranging the workbench 22 and the surface of the substrate 11 so as to be inclined with respect to the moving direction of the shear tool, the moving direction of the shear tool 21 is the same as the pressing direction of the shear tool, but the pressing direction of the shear tool can be a direction that slopes away from the surface of the substrate.

これに対して、本実施形態では、例えば、シェアツールの形状を工夫することで、水平な作業台22上において、シェアツールを水平方向に移動させつつも、相対的に半導体素子を基板表面から引き上げる方向に剥離させる応力を作用させることができる。図6に示すように、シェアツール21’は、前記半導体素子12の外周縁を押圧する突起部21cを先端に設けている。突起部21cは、半導体素子12に接する押圧部として、シェアツールの移動方向に対して傾斜する傾斜面21dを備える。傾斜面21dは、その先端が半導体素子12と基板11の間に挿入されて、半導体素子12の下面の外周縁(例えば、図6において半導体素子12の右下の隅部)に傾斜面21dを接触させることができる。このような構成とすることで、シェアツール21’を半導体素子側に移動させると、シェアツール21’の突起部21cにおける半導体素子12との接触位置が、上方向にずれていく。いいかえると、突起部21cの先端が半導体素子12と基板11との間に入り込むに従って、突起部21cと半導体素子12の接触位置は突起傾斜面21dに沿って上方向に移動する。これにより、接触位置に作用する応力は、半導体素子12を上方向に押し上げるように働く。このように、シェアツール21’の形状を、突起傾斜面21dを有する突起状に形成することで、作業台や半導体素子12の上面に平行な方向にシェアツール21’を移動させながらも、半導体素子12を基板11表面から引き剥がす方向に応力を作用させることができ、簡単に半導体素子の接合強度を検査することができる。この方法であれば、作業台やシェアツールを傾斜させて保持する機構や、シェアツールを斜め方向に移動させる機構を用いることなく、水平な作業台や水平移動機構を利用しながらも、半導体素子12を基板11表面から引き上げる方向に剥離させる応力を作用させることができる。 On the other hand, in the present embodiment, for example, by devising the shape of the share tool, the semiconductor element can be moved relatively from the substrate surface while moving the share tool in the horizontal direction on the horizontal workbench 22 . It is possible to apply stress for peeling in the pulling direction. As shown in FIG. 6, the shear tool 21' has a protruding portion 21c at its tip for pressing the outer peripheral edge of the semiconductor element 12. As shown in FIG. The projecting portion 21c has an inclined surface 21d that is inclined with respect to the moving direction of the share tool as a pressing portion that contacts the semiconductor element 12 . The tip of the inclined surface 21d is inserted between the semiconductor element 12 and the substrate 11, and the inclined surface 21d is formed on the outer peripheral edge of the lower surface of the semiconductor element 12 (for example, the lower right corner of the semiconductor element 12 in FIG. 6). can be contacted. With such a configuration, when the shear tool 21' is moved toward the semiconductor element, the contact position of the protrusion 21c of the shear tool 21' with the semiconductor element 12 shifts upward. In other words, as the tip of the protrusion 21c enters between the semiconductor element 12 and the substrate 11, the contact position between the protrusion 21c and the semiconductor element 12 moves upward along the protrusion inclined surface 21d. As a result, the stress acting on the contact position acts to push the semiconductor element 12 upward. Thus, by forming the shape of the share tool 21' into a projection shape having the projecting inclined surface 21d, the semiconductor device can be processed while moving the shear tool 21' in a direction parallel to the workbench and the upper surface of the semiconductor element 12. A stress can be applied in a direction to separate the element 12 from the surface of the substrate 11, and the bonding strength of the semiconductor element can be easily inspected. With this method, a semiconductor element can be obtained by using a horizontal workbench and a horizontal movement mechanism without using a mechanism for tilting and holding the workbench or the shear tool or a mechanism for moving the shear tool in an oblique direction. A stress can be applied to separate the substrate 12 from the surface of the substrate 11 in a pulling direction.

シェアツールの傾斜面の半導体素子の下面に対する傾斜角度は、30度以上60度以下とすることが好ましい。これにより、シェアツールの突起部21cの先端を半導体素子12と基板11との間に容易に挿入でき、また半導体素子12を基板11表面から引き剥がす方向に応力を作用させやすい。 The inclination angle of the inclined surface of the shear tool with respect to the lower surface of the semiconductor element is preferably 30 degrees or more and 60 degrees or less. As a result, the tip of the projecting portion 21c of the shear tool can be easily inserted between the semiconductor element 12 and the substrate 11, and stress is easily applied in the direction of peeling off the semiconductor element 12 from the substrate 11 surface.

加えて本発明は、半導体素子とシェアツールの相対移動を、半導体素子側を固定してシェアツール側を移動させる構成に限定しない。例えばシェアツール側を固定しつつ、半導体素子側をシェアツールに向かって移動させることでも、半導体素子とシェアツールとの相対移動を実現できることはいうまでもない。 In addition, the present invention does not limit the relative movement of the semiconductor element and the shear tool to a configuration in which the semiconductor element side is fixed and the shear tool side is moved. For example, by fixing the share tool side and moving the semiconductor element side toward the share tool, it is possible to achieve relative movement between the semiconductor element and the share tool.

本開示に係る半導体素子の検査方法は、基板上に接合された半導体素子の接合強度を測定することができる。得られた検査結果を用いて、接合部材の材料や、形成位置等を選択することができる。 A semiconductor device inspection method according to the present disclosure can measure the bonding strength of a semiconductor device bonded to a substrate. The obtained inspection result can be used to select the material of the joining member, the forming position, and the like.

10、30…半導体装置
11…基板
11a…表面
12、32…半導体素子
12a、32a…裏面
13…接合部材
14…接合隙間
16…発光素子
16a…表面
17…蛍光体板
20…試験装置
21、21’…シェアツール
21A…押圧部
21a…押圧面
21b…テーパー面
21c…突起部
21d…突起傾斜面
22…作業台
22a…上面
Reference Signs List 10, 30 Semiconductor device 11 Substrate 11a Surfaces 12, 32 Semiconductor elements 12a, 32a Back surface 13 Joint member 14 Joint gap 16 Light emitting element 16a Surface 17 Phosphor plate 20 Testing apparatus 21, 21 '... Share tool 21A... Pressing part 21a... Pressing surface 21b... Tapered surface 21c... Protruding part 21d... Protrusive inclined surface 22... Workbench 22a... Upper surface

Claims (5)

基板の表面に接合された半導体素子の接合強度をシェア強度試験により検査する方法であって、
前記半導体素子の外周面を、シェアツールで押圧すると共に、
前記シェアツールの移動方向を前記基板の表面と平行な方向とし、かつ、前記シェアツールは前記半導体素子に接する押圧部として、前記移動方向に対して傾斜する傾斜面を備え
前記シェアツールは、その先端に前記半導体素子側に凸の突起部を有し、
前記傾斜面は前記突起部の一部である半導体素子の検査方法。
A method for inspecting the bonding strength of a semiconductor element bonded to the surface of a substrate by a shear strength test ,
While pressing the outer peripheral surface of the semiconductor element with a share tool,
The direction of movement of the shear tool is parallel to the surface of the substrate, and the shear tool is provided with an inclined surface that is inclined with respect to the direction of movement as a pressing portion in contact with the semiconductor element ,
The shear tool has a protruding portion at its tip that protrudes toward the semiconductor element,
The method of inspecting a semiconductor element, wherein the inclined surface is a part of the protrusion .
請求項に記載の半導体素子の検査方法であって、
前記半導体素子が、発光素子であることを特徴とする半導体素子の検査方法。
A semiconductor device inspection method according to claim 1 ,
A method of inspecting a semiconductor device, wherein the semiconductor device is a light-emitting device.
請求項1又は2に記載の半導体素子の検査方法であって、
前記シェアツールは、前記半導体素子の下面の外周縁を押圧する半導体素子の検査方法。
A method for inspecting a semiconductor device according to claim 1 or 2 ,
The shear tool is a method of inspecting a semiconductor device in which the peripheral edge of the lower surface of the semiconductor device is pressed.
請求項に記載の半導体素子の検査方法であって、
前記発光素子の表面に蛍光体板を積層してなり、
前記シェアツールは、前記蛍光体板を押圧することを特徴とする半導体素子の検査方法。
A semiconductor device inspection method according to claim 2 ,
A phosphor plate is laminated on the surface of the light emitting element,
A semiconductor device inspection method, wherein the share tool presses the phosphor plate.
請求項1~のいずれか一項に記載の半導体素子の検査方法であって、
前記半導体素子を、バンプを介して前記基板に接合することを特徴とする半導体素子の検査方法。
A semiconductor device inspection method according to any one of claims 1 to 4 ,
A method of inspecting a semiconductor element, wherein the semiconductor element is bonded to the substrate via a bump.
JP2020103049A 2019-09-27 2020-06-15 Semiconductor device inspection method Active JP7144692B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/033,290 US11573169B2 (en) 2019-09-27 2020-09-25 Method of testing a semiconductor element with improved pressing force direction

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019176959 2019-09-27
JP2019176959 2019-09-27

Publications (2)

Publication Number Publication Date
JP2021057567A JP2021057567A (en) 2021-04-08
JP7144692B2 true JP7144692B2 (en) 2022-09-30

Family

ID=75271128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020103049A Active JP7144692B2 (en) 2019-09-27 2020-06-15 Semiconductor device inspection method

Country Status (1)

Country Link
JP (1) JP7144692B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149132A (en) 2001-11-09 2003-05-21 Hitachi Ltd Evaluation method for semiconductor device junction strength and evaluation device and semiconductor device
JP2004311623A (en) 2003-04-04 2004-11-04 Matsushita Electric Ind Co Ltd Inspection method and device for electronic component
JP2013004802A (en) 2011-06-17 2013-01-07 Citizen Electronics Co Ltd Led luminescent apparatus and method for manufacturing the same
JP2017163014A (en) 2016-03-10 2017-09-14 日亜化学工業株式会社 Method of inspecting semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149132A (en) 2001-11-09 2003-05-21 Hitachi Ltd Evaluation method for semiconductor device junction strength and evaluation device and semiconductor device
JP2004311623A (en) 2003-04-04 2004-11-04 Matsushita Electric Ind Co Ltd Inspection method and device for electronic component
JP2013004802A (en) 2011-06-17 2013-01-07 Citizen Electronics Co Ltd Led luminescent apparatus and method for manufacturing the same
JP2017163014A (en) 2016-03-10 2017-09-14 日亜化学工業株式会社 Method of inspecting semiconductor device

Also Published As

Publication number Publication date
JP2021057567A (en) 2021-04-08

Similar Documents

Publication Publication Date Title
JP6008940B2 (en) Semiconductor light emitting device and manufacturing method thereof
US9391050B2 (en) Semiconductor light emitting device and fabrication method for same
JP4846515B2 (en) Optical semiconductor device and method for manufacturing optical semiconductor device
JPWO2012157583A1 (en) Semiconductor device and manufacturing method thereof
JP2006339497A (en) Semiconductor package equipped with socket function, semiconductor module, electronic circuit module and circuit board with socket
US10062814B2 (en) Method of manufacturing light emitting device with multiple light emitting elements which are simultaneously connected to mounting board in flip chip manner
JP7393685B2 (en) Optical members and light emitting devices
JP7144692B2 (en) Semiconductor device inspection method
US11573169B2 (en) Method of testing a semiconductor element with improved pressing force direction
JP2012084686A (en) Connection structure between wiring members
KR20120090202A (en) Stage block for manufacturing semiconductor package
JPH11220167A (en) Semiconductor light-emitting device and manufacture thereof
JP2019523544A (en) Optoelectronic component and method of manufacturing optoelectronic component
US20190189881A1 (en) Semiconductor module
CN110010557B (en) Substrate, method for forming packaging structure by using substrate and packaging structure
JP6551268B2 (en) Inspection method of semiconductor device
US11069838B2 (en) Light-emitting device with light-emitting element mounted on supporting member and display apparatus
US11227983B2 (en) Light emitting device and method of manufacturing the light emitting device
JP6565895B2 (en) Package for semiconductor device and semiconductor device
JP5880025B2 (en) Light emitting device
US20230420284A1 (en) Method for manufacturing light-emitting device
TWI492687B (en) Led lightbar and manufacturing method of the same
JP2009170543A (en) Power converter and manufacturing method thereof
JP5109620B2 (en) LIGHT EMITTING DEVICE, SUBSTRATE DEVICE, AND METHOD FOR MANUFACTURING LIGHT EMITTING DEVICE
JP7014955B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220829

R151 Written notification of patent or utility model registration

Ref document number: 7144692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151