JP7141977B2 - Control device and control method - Google Patents
Control device and control method Download PDFInfo
- Publication number
- JP7141977B2 JP7141977B2 JP2019068920A JP2019068920A JP7141977B2 JP 7141977 B2 JP7141977 B2 JP 7141977B2 JP 2019068920 A JP2019068920 A JP 2019068920A JP 2019068920 A JP2019068920 A JP 2019068920A JP 7141977 B2 JP7141977 B2 JP 7141977B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- control
- storage unit
- mode
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、制御装置および制御方法に関する。 The present invention relates to a control device and control method.
近年、例えば、車両制御においてAI(Artificial Intelligence)技術が活用されつつある。従来技術には、他の制御処理が行われていない期間に、AI演算処理を行うものがある(例えば、特許文献1参照)。 In recent years, for example, AI (Artificial Intelligence) technology has been utilized in vehicle control. There is a conventional technique in which AI arithmetic processing is performed while other control processing is not performed (see, for example, Patent Document 1).
ところで、例えば、ニューラルネットワーク等によるAI演算処理では、膨大な量の演算処理が必要となる。しかしながら、従来技術では、車両制御のように、制御処理の周期が比較的短い場合には、AI演算処理を実現できないおそれがあるため、AI演算処理の高速化が望まれている。 By the way, for example, in AI arithmetic processing using a neural network or the like, a huge amount of arithmetic processing is required. However, in the conventional technology, there is a possibility that the AI arithmetic processing cannot be realized when the cycle of the control processing is relatively short, such as vehicle control.
本発明は、上記に鑑みてなされたものであって、演算処理の処理速度を向上させることができる制御装置および制御方法を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a control device and a control method capable of improving the processing speed of arithmetic processing.
上述した課題を解決し、目的を達成するために、本発明に係る制御装置は、第1記憶部と、第2記憶部と、制御部とを備える。前記第1記憶部は、所定期間内に類似する演算を大量に行う処理である演算処理に用いられるデータである演算データを記憶する。前記第2記憶部は、前記第1記憶部に記憶された前記演算データが転送される。前記制御部は、前記第1記憶部に対するアクセスに制限が無い第1モードおよび前記制限がある第2モードを切り替えながら車両の制御に関する処理を行う。また、前記制御部は、前記第1モードによって、前記第1記憶部から前記第2記憶部への前記演算データの転送処理を実行し、前記第2モードによって、前記第2記憶部に記憶された前記演算データを用いて前記演算処理を実行する。 In order to solve the above-described problems and achieve the object, a control device according to the present invention includes a first storage section, a second storage section, and a control section. The first storage unit stores calculation data, which is data used in calculation processing, which is processing in which a large number of similar calculations are performed within a predetermined period. The calculation data stored in the first storage unit is transferred to the second storage unit. The control unit performs processing related to vehicle control while switching between a first mode in which access to the first storage unit is not restricted and a second mode in which access is restricted. In addition, the control unit executes transfer processing of the calculated data from the first storage unit to the second storage unit in the first mode, and stores the data in the second storage unit in the second mode. The calculation processing is executed using the calculated data.
本発明によれば、演算処理の処理速度を向上させることができる。 According to the present invention, the processing speed of arithmetic processing can be improved.
以下、添付図面を参照して、本願の開示する制御装置および制御方法の実施形態を詳細に説明する。なお、以下に示す実施形態により本発明が限定されるものではない。 Hereinafter, embodiments of a control device and a control method disclosed in the present application will be described in detail with reference to the accompanying drawings. In addition, this invention is not limited by embodiment shown below.
まず、図1を用いて、実施形態に係る制御方法の概要について説明する。図1は、実施形態に係る制御装置の構成を示すブロック図である。なお、実施形態に係る制御装置1は、実施形態に係る制御方法を実行する。 First, the outline of the control method according to the embodiment will be described with reference to FIG. FIG. 1 is a block diagram showing the configuration of the control device according to the embodiment. Note that the control device 1 according to the embodiment executes the control method according to the embodiment.
図1に示すように、実施形態に係る制御装置1は、制御部2と、主メモリ3と、高速メモリ4とを備える。実施形態に係る制御装置1は、車両に搭載される制御装置であり、例えば、内燃機関の制御に関する処理を実行する。なお、制御装置1は、車両の制御に関する処理であれば任意の処理を実行可能である。
As shown in FIG. 1, the control device 1 according to the embodiment includes a
ここで、制御装置1は、たとえば、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)などを有するコンピュータや各種の回路を含む。 Here, the control device 1 includes, for example, a computer having a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), and various circuits.
コンピュータのCPUは、たとえば、主メモリ3であるRAMやROM等に記憶された制御データおよび演算データや、各種プログラムを読み出して実行することによって、制御部2として機能する。なお、主メモリ3は、第1記憶部の一例である。
The CPU of the computer functions as the
制御データには、車両の制御処理を実行するためのコードや、制御処理により生成されたデータ等が含まれる。例えば、制御データには、内燃機関の制御に関する処理を実行するためのデータが含まれる。また、演算データには、後述の演算処理を実行するためのコードや、演算処理により生成されたデータ等が含まれる。例えば、演算データには、ニューラルネットワーク等の各AI(Artificial Intelligence)による演算のパラメータ(入力データや係数データ等)に関する情報が含まれる。 The control data includes a code for executing vehicle control processing, data generated by the control processing, and the like. For example, the control data includes data for executing processing related to control of the internal combustion engine. Further, the calculation data includes a code for executing calculation processing, which will be described later, data generated by the calculation processing, and the like. For example, the calculation data includes information about parameters (input data, coefficient data, etc.) for calculation by each AI (Artificial Intelligence) such as a neural network.
なお、制御部2の機能のうち、一部または全部をASIC(Application Specific Integrated Circuit)やFPGA(Field Programmable Gate Array)等のハードウェアで構成することもできる。
Some or all of the functions of the
また、高速メモリ4は、たとえば、RAMに対応する。RAMは、制御部2の作業領域として機能し、制御部2が実行する演算処理の演算データや、各種プログラムの情報等を一時的に記憶することができる。なお、高速メモリ4は、第2記憶部の一例であり、後述の転送処理によって、主メモリ3から高速メモリ4に演算データが転送される。
Also, the high-
ここで、制御部2には、仮想化支援機能が実装されている。仮想化支援機能とは、1つのCPU(もしくはコア)をハードウェア的な仮想化技術によって論理的に二つ以上に分割することで、ユーザからは、あたかも二つのCPU(コア)が動作しているように見える機能である。これにより、1つのCPUで構成される制御部2は、動作モードが異なる複数のモードを切り替えながら車両の制御に関する処理を実行することができる。
Here, a virtualization support function is implemented in the
図1に示す例では、制御部2は、動作モードとして主メモリ3へのアクセス制限の内容が異なるセキュアモード(第1モードに相当)と、ノンセキュアモードとを切り替えて処理を行う。セキュアモードは、主メモリ3に対するアクセスの制限が無いモードである。ノンセキュアモードは、主メモリ3に対するアクセスの制限があるモードである。
In the example shown in FIG. 1, the
また、仮想機縁機能の一般的な用いられ方としては、機能ごとやユーザごとのアプリケーションプログラムをノンセキュアモードに割り当て、全体の監視等の管理プログラムをセキュアモードに割り当てる考え方がある。主メモリが複数の領域に分けられており、ノンセキュアモードでは、自モード用の領域しかアクセスできないように制限があるが、セキュアモードでは全領域(自モード用の領域と、ノンセキュアモード用の領域の両方)にアクセスできるように設定されている。 Also, as a general way of using the virtual machine edge function, there is a concept of allocating the application program for each function or each user to the non-secure mode and allocating the management program such as overall monitoring to the secure mode. The main memory is divided into multiple areas, and in non-secure mode there is a restriction so that only the area for self mode can be accessed, but in secure mode all areas (area for own mode and area for non-secure mode) area) is configured to be accessible.
図1に示すように、制御部2は、セキュアモードによって、内燃機関やモータ等を制御する制御処理および転送処理を実行し、ノンセキュアモードによってニューラルネットワークを用いた演算処理を実行する。具体的には、制御部2は、主メモリ3から高速メモリ4への演算データの転送処理を実行する。また、制御部2は、高速メモリ4に記憶された演算データを用いて演算処理を実行する。
As shown in FIG. 1, the
つまり、制御部2は、所定期間内に大量の演算処理を行う必要があるニューラルネットワークを用いた演算処理を高速メモリ4にアクセスして行うため、演算処理の処理速度を向上させることができる。
In other words, the
また、制御部2は、セキュアモードにあるときに、リアルタイムOS(Operating System)により制御処理を実行する。リアルタイムOSは、例えば、車載ネットワークであるCAN(Controller Area Network)の通信ドライバを使用して、リアルタイム性が要求される処理を実行するOSである。
Further, the
つまり、制御部2は、制御処理とは異なるモードで演算処理を行うため、演算処理を制御処理に割り込ませる必要がなくなり、結果、制御処理の処理遅れを生じさせることなく、演算処理を高速化することができる。なお、制御処理は省略されてもよい。
That is, since the
さらに、制御部2は、ノンセキュアモードでは、演算処理のみを行うため、OSを使用しない。これにより、OSに起因する処理オーバーヘッドが発生しないため、演算処理の処理速度をさらに向上させることができる。
Furthermore, the
また、ニューラルネットワークの演算処理に、ニューラルネットワークの演算に関係ないデータ(制御処理が使用するデータ等)に自由にアクセスできるように構成することはセキュリティ性に関して問題があるため、通常はアクセス制限をOSの不正アクセス防止機能を用いて実現している。 In addition, there is a problem with security if the neural network operation processing can freely access data unrelated to the neural network operation (data used by control processing, etc.), so access restrictions are usually imposed. It is realized by using the unauthorized access prevention function of the OS.
なお、制御部2は、ノンセキュアモードについては、主メモリ3の制御データへのアクセスを禁止する。すなわち、ノンセキュアモードでは、主メモリ3に対するアクセスの制限がある。
Note that the
これにより、ノンセキュアモードがOS非搭載であっても、ノンセキュアモード時における主メモリ3の制御データへの不正アクセス防止を担保できる。すなわち、アクセス制限を、仮想支援化機能(ノンセキュアモードのアクセス制限)を用いて実現している。 As a result, even if the OS is not installed in the non-secure mode, unauthorized access to the control data in the main memory 3 can be prevented in the non-secure mode. In other words, access restriction is implemented using a virtual support function (access restriction in non-secure mode).
なお、制御部2は、転送処理および演算処理よりも、制御処理を優先して実行する。かかる点について、図2および図3を用いて説明する。
Note that the
図2および図3は、制御部2の処理を説明するための図である。なお、図2に示す最先の演算処理(図2の2つの演算処理のうち、左側のバー)の演算データは転送が既に完了しているものとする。
2 and 3 are diagrams for explaining the processing of the
図2に示すように、制御部2は、制御処理の割り込みがあった場合、制御処理を実行する。そして、制御部2は、制御処理が終了した場合、セキュアモードからノンセキュアモードに切り替えて演算処理を実行する。
As shown in FIG. 2, the
すなわち、制御部2は、制御処理が実行されていない期間に、演算処理を実行する。これにより、制御処理の処理遅れを生じさせることなく、演算処理を高速化することができる。
That is, the
そして、時刻t2において、制御部2は、高速メモリ4に記憶された演算データを用いた演算処理が終了した場合、制御モードを第1モードに切り替えて、新たな演算データを転送する転送処理を実行する。具体的には、図3に示すように、制御部2は、高速メモリ4の演算データが無くなった直後のソースコード箇所に転送処理を要求する処理を記述しておく。
Then, at time t2, when the arithmetic processing using the arithmetic data stored in the high-
これにより、制御部2は、高速メモリ4の演算データによる演算処理が終了した直後に、次の演算処理の演算データを転送できるため、古い演算データを用いて誤った演算処理を行ってしまうことを防止できる。
As a result, the
図2に戻って制御部2の処理の説明を続ける。制御部2は、時刻t2において転送処理の要求があった場合、ノンセキュアモードからセキュアモードに切り替えて転送処理を実行する。かかる転送処理では、次回の演算処理に用いる演算データのみを高速メモリ4に転送する。
Returning to FIG. 2, the description of the processing of the
そして、時刻t3において、制御部2は、転送処理を実行中に、制御処理の割り込みがあった場合、実行中の当該転送処理を中断して制御処理を実行する。なお、制御部2は、演算処理を実行中に、制御処理の割り込みがあった場合も同様に、実行中の当該演算処理を中断して制御処理を実行する。そして、制御部2は、制御処理を終了した後、中断していた転送処理を再開する。
Then, at time t3, when there is an interrupt of the control process while the transfer process is being executed, the
これにより、転送処理や演算処理の処理完了まで待機することによる制御処理の処理遅れの発生を無くすことができる。 As a result, it is possible to eliminate the occurrence of processing delays in the control processing due to waiting for the completion of the transfer processing and the arithmetic processing.
つづいて、制御部2は、時刻t4において、転送処理を終了した後、セキュアモードからノンセキュアモードに切り替えて演算処理を実行する。つまり、制御部2は、制御処理、転送処理、演算処理の順に高い優先度で処理を実行する。
Subsequently, at time t4, after completing the transfer process, the
このように、制御部2は、転送処理および演算処理よりも、制御処理を優先して実行することで、制御処理を処理遅れなく実行できるとともに、演算処理を高速に行うことができる。
In this way, the
次に、図4を用いて、実施形態に係る制御装置1が実行する処理の処理手順について説明する。図4は、実施形態に係る制御装置1が実行する処理の処理手順を示すフローチャートである。なお、図4では、制御処理の割り込みを省略している。制御処理の割り込みが有った場合には、転送処理および演算処理が中断され、制御処理終了後に再開される。 Next, a processing procedure of processing executed by the control device 1 according to the embodiment will be described with reference to FIG. 4 . FIG. 4 is a flowchart showing a processing procedure of processing executed by the control device 1 according to the embodiment. It should be noted that interruption of control processing is omitted in FIG. When there is an interrupt of control processing, the transfer processing and arithmetic processing are interrupted and resumed after the control processing ends.
図4に示すように、まず、制御装置1の制御部2は、転送処理を実行する(S101)。
As shown in FIG. 4, first, the
つづいて、制御部2は、転送処理が終了したか否かを判定する(S102)。
Subsequently, the
制御部2は、転送処理が終了していない場合(S102:No)、ステップS101を実行し、転送処理が終了した場合(S102:Yes)、演算処理を開始する(S103)。
If the transfer process has not ended (S102: No), the
つづいて、制御部2は、演算処理が終了したか否かを判定する(S104)。
Subsequently, the
制御部2は、演算処理が終了していない場合(S104:No)、ステップS103を実行し、演算処理が終了した場合(S104:Yes)、転送処理要求があるか否かを判定する(S105)。
If the arithmetic processing has not ended (S104: No), the
制御部2は、転送処理要求が無い場合(S105:No)、処理を終了し、転送処理要求がある場合(S105:Yes)、ステップS101を実行する。
If there is no transfer processing request (S105: No), the
上述してきたように、実施形態に係る制御装置1は、主メモリ3(第1記憶部)と、高速メモリ4(第2記憶部)と、制御部2とを備える。主メモリ3は、所定期間内に類似する演算を大量に行う処理である演算処理に用いられるデータである演算データを記憶する。高速メモリ4は、主メモリ3に記憶された演算データが転送される。制御部2は、主メモリ3に対するアクセスに制限が無いセキュアモードおよび制限があるノンセキュアモードを切り替えながら車両の制御に関する処理を行う。また、制御部2は、セキュアモードにあるときに、主メモリ3から高速メモリ4への演算データの転送処理を実行し、ノンセキュアモードにあるときに、高速メモリ4に記憶された演算データを用いた演算処理を実行する。これにより、演算処理の処理速度を向上させることができる。
As described above, the control device 1 according to the embodiment includes the main memory 3 (first storage section), the high-speed memory 4 (second storage section), and the
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。 Further effects and modifications can be easily derived by those skilled in the art. Therefore, the broader aspects of the invention are not limited to the specific details and representative embodiments so shown and described. Accordingly, various changes may be made without departing from the spirit or scope of the general inventive concept defined by the appended claims and equivalents thereof.
1 制御装置
2 制御部
3 主メモリ
4 高速メモリ
REFERENCE SIGNS LIST 1
Claims (6)
前記第1記憶部に記憶された前記演算データが転送される第2記憶部と、
前記第1記憶部に対するアクセスに制限が無い第1モードおよび前記制限がある第2モードを切り替えながら制御対象の制御に関する処理を行う制御部と、を備え、
前記制御部は、
前記第1モードにあるときに、前記第1記憶部から前記第2記憶部への前記演算データの転送処理を実行し、
前記第2モードにあるときに、前記第2記憶部に記憶された前記演算データを用いて前記演算処理を実行すること
を特徴とする制御装置。 a first storage unit that stores calculation data that is data used in calculation processing, which is processing that performs a large number of similar calculations within a predetermined period;
a second storage unit to which the calculation data stored in the first storage unit is transferred;
a control unit that performs processing related to control of a controlled object while switching between a first mode in which access to the first storage unit is not restricted and a second mode in which the access is restricted;
The control unit
When in the first mode, executing a transfer process of the operation data from the first storage unit to the second storage unit;
A control device that, when in the second mode, executes the arithmetic processing using the arithmetic data stored in the second storage unit.
を特徴とする請求項1に記載の制御装置。 The control device according to claim 1, wherein the arithmetic processing is arithmetic processing using a neural network.
前記制御対象の制御処理の制御データをさらに記憶し、
前記制御部は、
前記第1モードにあるときに、前記制御データを用いた前記制御処理を実行すること
を特徴とする請求項1または2に記載の制御装置。 The first storage unit
further storing control data for control processing of the controlled object;
The control unit
3. The control device according to claim 1, wherein the control processing using the control data is executed when in the first mode.
前記制御処理、前記転送処理、前記演算処理の順に高い優先度で処理を実行すること
を特徴とする請求項3に記載の制御装置。 The control unit
4. The control device according to claim 3, wherein the control processing, the transfer processing, and the arithmetic processing are executed with higher priority in this order.
前記第2モードにて、前記第2記憶部に記憶された前記演算データを用いた前記演算処理が終了した場合、制御モードを前記第1モードに切り替えて、新たな前記演算データを転送する前記転送処理を実行すること
を特徴とする請求項1~4のいずれか1つに記載の制御装置。 The control unit
In the second mode, when the arithmetic processing using the arithmetic data stored in the second storage unit is completed, the control mode is switched to the first mode to transfer the new arithmetic data. The control device according to any one of claims 1 to 4, characterized in that it executes transfer processing.
前記第1記憶部に記憶された前記演算データが転送されて第2記憶部に記憶する第2記憶工程と、
前記第1記憶部に対するアクセスに制限が無い第1モードおよび前記制限がある第2モードを切り替えながら制御対象の制御に関する処理を行う制御工程と、を含み、
前記制御工程は、
前記第1モードにあるときに、前記第1記憶部から前記第2記憶部への前記演算データの転送処理を実行し、
前記第2モードにあるときに、前記第2記憶部に記憶された前記演算データを用いて前記演算処理を実行すること
を特徴とする制御方法。 a first storage step of storing, in a first storage unit, calculation data, which is data used in calculation processing, which is processing in which a large number of similar calculations are performed within a predetermined period;
a second storage step of transferring the calculated data stored in the first storage unit and storing the data in a second storage unit;
a control step of performing processing related to control of a controlled object while switching between a first mode in which access to the first storage unit is not restricted and a second mode in which the access is restricted;
The control step includes
When in the first mode, executing a transfer process of the operation data from the first storage unit to the second storage unit;
The control method, wherein the arithmetic processing is executed using the arithmetic data stored in the second storage unit when the control method is in the second mode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019068920A JP7141977B2 (en) | 2019-03-29 | 2019-03-29 | Control device and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019068920A JP7141977B2 (en) | 2019-03-29 | 2019-03-29 | Control device and control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020166757A JP2020166757A (en) | 2020-10-08 |
JP7141977B2 true JP7141977B2 (en) | 2022-09-26 |
Family
ID=72714149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019068920A Active JP7141977B2 (en) | 2019-03-29 | 2019-03-29 | Control device and control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7141977B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009026218A (en) | 2007-07-23 | 2009-02-05 | Denso Corp | Electronic controller, and program |
JP2014116008A (en) | 2012-12-07 | 2014-06-26 | Samsung Electronics Co Ltd | Priority-based application execution method and device for data processing device |
JP2014182606A (en) | 2013-03-19 | 2014-09-29 | Denso Corp | Arithmetic device and program |
JP2014191509A (en) | 2013-03-26 | 2014-10-06 | Toshiba Corp | Information processing device, information processing program |
WO2017034008A1 (en) | 2015-08-25 | 2017-03-02 | 株式会社Seltech | System with hypervisor |
JP2018085063A (en) | 2016-11-25 | 2018-05-31 | 富士通株式会社 | Information processing device, information processing system, information processing program and information processing method |
-
2019
- 2019-03-29 JP JP2019068920A patent/JP7141977B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009026218A (en) | 2007-07-23 | 2009-02-05 | Denso Corp | Electronic controller, and program |
JP2014116008A (en) | 2012-12-07 | 2014-06-26 | Samsung Electronics Co Ltd | Priority-based application execution method and device for data processing device |
JP2014182606A (en) | 2013-03-19 | 2014-09-29 | Denso Corp | Arithmetic device and program |
JP2014191509A (en) | 2013-03-26 | 2014-10-06 | Toshiba Corp | Information processing device, information processing program |
WO2017034008A1 (en) | 2015-08-25 | 2017-03-02 | 株式会社Seltech | System with hypervisor |
JP2018085063A (en) | 2016-11-25 | 2018-05-31 | 富士通株式会社 | Information processing device, information processing system, information processing program and information processing method |
Also Published As
Publication number | Publication date |
---|---|
JP2020166757A (en) | 2020-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100934533B1 (en) | Computer-readable recording medium recording arithmetic processing system, task control method on computer system, and computer program | |
US7529916B2 (en) | Data processing apparatus and method for controlling access to registers | |
JP2003281107A (en) | Data processing method on processor and data processing system | |
JP2004046861A (en) | Method and system for temporary setting of exclusive pipeline in processor | |
JP5808450B1 (en) | Control device for executing sequential program using multi-core processor | |
US20110107344A1 (en) | Multi-core apparatus and load balancing method thereof | |
JP6615726B2 (en) | Information processing apparatus, information processing method, and program | |
JP5316718B1 (en) | Multi-core processor | |
WO2011135759A1 (en) | Information processing device and task switching method | |
WO2019028682A1 (en) | Multi-system shared memory management method and device | |
JP7141977B2 (en) | Control device and control method | |
WO2007088582A1 (en) | Asynchronous remote procedure calling method in shared-memory multiprocessor, asynchronous remote procedure calling program, and recording medium | |
JP2020159344A (en) | Control device and control method | |
JPH09146904A (en) | Address space sharing system | |
JP2580525B2 (en) | Load balancing method for parallel computers | |
JP6657910B2 (en) | Band setting method, band setting program, information processing apparatus and information processing system | |
US20220269546A1 (en) | Control device, method, program, and vehicle | |
JP6998434B2 (en) | Electronic control device for automobiles | |
JP7196439B2 (en) | How to access devices in a virtualized environment | |
JP2020149597A (en) | Control device and control method | |
US20240028691A1 (en) | Capability-restricted system control | |
US20230259302A1 (en) | Control device, control method, recording medium in which control program is recorded, and vehicle | |
JP7080698B2 (en) | Information processing equipment | |
JPH03182945A (en) | Transfer system for data in main storage | |
JP2023032307A (en) | Virtualization control device and interrupt control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7141977 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |