JP2020159344A - Control device and control method - Google Patents
Control device and control method Download PDFInfo
- Publication number
- JP2020159344A JP2020159344A JP2019063033A JP2019063033A JP2020159344A JP 2020159344 A JP2020159344 A JP 2020159344A JP 2019063033 A JP2019063033 A JP 2019063033A JP 2019063033 A JP2019063033 A JP 2019063033A JP 2020159344 A JP2020159344 A JP 2020159344A
- Authority
- JP
- Japan
- Prior art keywords
- control
- mode
- processing
- core
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、制御装置および制御方法に関する。 The present invention relates to a control device and a control method.
近年、例えば、車両制御においてAI(Artificial Intelligence)技術が活用されつつある。従来技術には、車両の内燃機関を制御する制御装置において、内燃機関の回転に同期する回転同期処理および時間に同期する時間同期処理のコアへの割り当てを、演算負荷状況に応じて動的に行うものがある(例えば、特許文献1参照)。 In recent years, for example, AI (Artificial Intelligence) technology is being utilized in vehicle control. In the prior art, in a control device that controls an internal combustion engine of a vehicle, allocation of rotation synchronization processing synchronized with the rotation of the internal combustion engine and time synchronization processing synchronized with time to the core is dynamically performed according to a calculation load situation. There is something to do (see, for example, Patent Document 1).
ところで、従来技術にあるような、内燃機関やモータ等の動作装置を制御する場合、制御装置は、制御装置の統合化が進むにつれて、動作装置の回転状態といった動作状態に同期して発生する動作同期処理や時間に同期して発生する時間同期処理の他にも処理を行う必要が出てくる。そして、各処理が1つのメモリを共用する場合には、不正アクセスに備えて、各処理間での必要に応じたアクセス制限を設ける必要が生じてくる。 By the way, when controlling an operating device such as an internal combustion engine or a motor as in the prior art, the control device operates in synchronization with an operating state such as a rotating state of the operating device as the integration of the control device progresses. In addition to the synchronous processing and the time synchronous processing that occurs in synchronization with the time, it is necessary to perform processing. Then, when each process shares one memory, it becomes necessary to set an access restriction as necessary between each process in preparation for unauthorized access.
本発明は、上記に鑑みてなされたものであって、複数の処理を行いながら、処理間のアクセス制限を行うことができる制御装置および制御方法を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a control device and a control method capable of restricting access between processes while performing a plurality of processes.
上述した課題を解決し、目的を達成するために、本発明に係る制御装置は、記憶部と、制御部とを備える。前記記憶部は、動力装置の制御処理に関する制御データを記憶する。前記制御部は、前記記憶部に対するアクセスに制限が無い第1モードおよび前記制限がある第2モードを切り替えながら前記制御処理を行う。また、前記制御部は、前記第1モードにあるときに、前記動力装置の動作状況に同期して処理が発生する前記制御処理である動作同期処理および、前記動作装置に関する処理で所定の時間に同期して処理が発生する前記制御処理である時間同期処理を実行し、前記第2モードにあるときに、前記動力装置とは異なる装置である他装置の制御処理である第1他処理を実行する。 In order to solve the above-mentioned problems and achieve the object, the control device according to the present invention includes a storage unit and a control unit. The storage unit stores control data related to the control process of the power unit. The control unit performs the control process while switching between a first mode in which access to the storage unit is not restricted and a second mode in which the storage unit is restricted. Further, when the control unit is in the first mode, the operation synchronization process, which is the control process in which the process is generated in synchronization with the operation status of the power unit, and the process related to the operation device are performed at a predetermined time. The time synchronization process, which is the control process in which the process occurs in synchronization, is executed, and when in the second mode, the first other process, which is the control process of another device which is a device different from the power unit, is executed. To do.
本発明によれば、複数の処理を行いながら、処理間のアクセス制限を行うことができる。 According to the present invention, it is possible to restrict access between processes while performing a plurality of processes.
以下、添付図面を参照して、本願の開示する制御装置および制御方法の実施形態を詳細に説明する。なお、以下に示す実施形態により本発明が限定されるものではない。 Hereinafter, embodiments of the control device and control method disclosed in the present application will be described in detail with reference to the accompanying drawings. The present invention is not limited to the embodiments shown below.
まず、図1を用いて、実施形態に係る制御方法の概要について説明する。図1は、実施形態に係る制御方法の概要を示す図である。なお、図1では、実施形態に係る制御方法を実行する制御装置1の構成をブロック図で示している。 First, the outline of the control method according to the embodiment will be described with reference to FIG. FIG. 1 is a diagram showing an outline of a control method according to an embodiment. Note that FIG. 1 shows a block diagram of the configuration of the control device 1 that executes the control method according to the embodiment.
図1に示すように、実施形態に係る制御装置1は、制御部2と、記憶部3とを備える。実施形態に係る制御装置1は、車両に搭載される制御装置であり、例えば、内燃機関(動力装置の一例)の制御処理を実行する。具体的には、内燃機関の制御処理として、回転同期処理(動作同期処理)および時間同期処理がある。
As shown in FIG. 1, the control device 1 according to the embodiment includes a
回転同期処理は、内燃機関の動作状況である回転に同期して実行される制御処理である。回転同期処理には、燃料噴射量やバルブタイミング等といった内燃機関の燃焼工程に関連する制御処理がある。 The rotation synchronization process is a control process executed in synchronization with the rotation, which is the operating state of the internal combustion engine. The rotation synchronization process includes control processes related to the combustion process of the internal combustion engine such as fuel injection amount and valve timing.
時間同期処理は、所定の時間周期で実行される制御処理である。時間同期処理は、スロットル開度等といった内燃機関の空気制御に関連する制御処理がある。換言すれば、時間同期処理は、内燃機関の制御処理のうち、回転に同期しない制御処理である。 The time synchronization process is a control process executed in a predetermined time cycle. The time synchronization process includes control processes related to air control of the internal combustion engine such as throttle opening. In other words, the time synchronization process is a control process that is not synchronized with the rotation among the control processes of the internal combustion engine.
なお、制御装置1の制御対象は、内燃機関に限らず、モータ等の他の動力装置であってもよい。かかる場合、制御装置1は、モータの動作である回転に同期する制御処理である動作同期処理および時間同期処理を実行する。 The control target of the control device 1 is not limited to the internal combustion engine, but may be another power device such as a motor. In such a case, the control device 1 executes an operation synchronization process and a time synchronization process, which are control processes synchronized with the rotation, which is the operation of the motor.
また、実施形態に係る制御装置1は、動力装置の制御処理以外にも、動力装置とは異なる装置である他装置の制御処理である第1他処理を実行する。他装置は、例えば、ナビゲーション装置等といった動力装置以外の車載装置である。 Further, the control device 1 according to the embodiment executes the first other process which is the control process of another device which is a device different from the power device, in addition to the control process of the power device. The other device is an in-vehicle device other than a power device such as a navigation device.
ここで、制御装置1は、たとえば、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)などを有するコンピュータや各種の回路を含む。 Here, the control device 1 includes, for example, a computer having a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), and various circuits.
コンピュータのCPUは、たとえば、ROMやRAMに記憶されたデータや、各種プログラムを読み出して実行することによって、制御部2として機能する。
The CPU of a computer functions as a
なお、制御部2の機能のうち、一部または全部をASIC(Application Specific Integrated Circuit)やFPGA(Field Programmable Gate Array)等のハードウェアで構成することもできる。
It should be noted that some or all of the functions of the
また、記憶部3は、たとえば、ROMやRAMに対応する。ROMやRAMは、制御部2が実行する回転同期処理用データや時間同期処理用データ、他処理用データ、図示しない各種プログラムの情報等を記憶することができる。
Further, the
回転同期処理用データ、時間同期処理用データおよび他処理用データには、それぞれの制御処理を実行するためのコードや、それぞれの制御処理により生成されたデータ等が含まれる。なお、回転同期処理用データおよび時間同期処理用データは、動力装置の制御処理に関する制御データの一例である。 The data for rotation synchronization processing, the data for time synchronization processing, and the data for other processing include a code for executing each control processing, data generated by each control processing, and the like. The rotation synchronization processing data and the time synchronization processing data are examples of control data related to the control processing of the power unit.
ここで、制御部2には、仮想化支援機能が実装されている。仮想化支援機能とは、1つのCPU(もしくはコア)をハードウェア的な仮想化技術によって論理的に二つ以上に分割することで、ユーザからは、あたかも二つのCPU(コア)が動作しているように見える機能である。これにより、1つのCPUで構成される制御部2は、動作モードが異なる複数のモードを切り替えながら動力装置や他装置の制御処理を実行することができる。
Here, the virtualization support function is implemented in the
図1に示す例では、制御部2は、動作モードとして、記憶部3へのアクセス制限の内容が異なるセキュアモード(第1モードに相当)と、ノンセキュアモードとを切り替えて処理を行う。セキュアモードは、記憶部3に対するアクセスの制限が無いモードである。ノンセキュアモードは、記憶部3に対するアクセスの制限があるモードである。
In the example shown in FIG. 1, the
図1に示すように、制御部2は、セキュアモードによって、回転同期処理および時間同期処理を実行し、ノンセキュアモードによって他処理A,B,Cを実行する。なお、図1では、3つの他処理A,B,Cを実行する場合について示したが、他処理の数は、2つ以下でも、4つ以上でもよい。
As shown in FIG. 1, the
また、制御部2は、セキュアモードでは、パワートレイン用のOS(Operating System)によって、回転同期処理および時間同期処理を実行する。また、制御部2は、ノンセキュアモードでは、他処理A,B,Cそれぞれで異なる他処理OSによって、他処理A,B,Cを実行する。
Further, in the secure mode, the
なお、他処理A用OS、他処理B用OSおよび他処理C用OSそれぞれは、ハイパーバイザによって実行されるが、かかる点については後述する。 The OS for other processing A, the OS for other processing B, and the OS for other processing C are each executed by the hypervisor, and this point will be described later.
そして、制御部2は、ノンセキュアモードにおいて、回転同期処理用データおよび時間同期処理用データへのアクセスを制限する。具体的には、制御部2は、ノンセキュアモードにおいて、回転同期処理用データおよび時間同期処理用データへのアクセスを禁止する。
Then, the
従って、実施形態に係る制御方法によれば、ノンセキュアモードの他処理を実行中に制御データである回転同期処理用データおよび時間同期処理用データへの不正アクセスを防止できる。 Therefore, according to the control method according to the embodiment, it is possible to prevent unauthorized access to the rotation synchronization processing data and the time synchronization processing data, which are control data, while executing other processing in the non-secure mode.
すなわち、実施形態に係る制御部2は、ノンセキュアモードにおいて、記憶部3における第1モード用の記憶領域に記憶された制御データへのアクセスを禁止することで、他処理からの制御データへの不正アクセスを確実に防止することができる。
That is, the
なお、制御部2は、回転同期処理および時間同期処理を別々のコアで実行する。かかる点について、図2を用いて説明する。
The
図2は、制御部2の処理を説明するための図である。図2に示すように、制御部2は、3つのコアを有する。第1のコア(コア1)は、回転同期処理を実行する。第2のコア(コア2)は、時間同期処理および他処理Aを実行する。第3のコア(コア3)は、他処理Bおよび他処理Cを実行する。
FIG. 2 is a diagram for explaining the processing of the
つまり、制御部2は、回転同期処理および時間同期処理を別々のコアで実行する。これにより、回転同期処理および時間同期処理の処理タイミングが重なった場合でも、処理遅れが生じることを防止できる。
That is, the
また、回転同期処理は、時間同期処理よりも処理周期が短い、すなわち、処理負荷が大きいため、専用のコアを割り当てる。これにより、回転同期処理の処理遅れが生じることを防止できる。 Further, since the rotation synchronization process has a shorter processing cycle than the time synchronization process, that is, the processing load is large, a dedicated core is assigned. As a result, it is possible to prevent a processing delay in the rotation synchronization process.
また、時間同期処理は、処理の破綻が生じない他処理Aとコアを併用する。具体的には、制御部2は、セキュアモードによって、時間同期処理を実行し、ノンセキュアモードによって他処理Aを実行する。これにより、制御部2のコア数が嵩むことを防止できるため、コスト削減を実現できる。
Further, in the time synchronization process, the core is used in combination with the other process A in which the process does not break down. Specifically, the
また、第3のコアは、第2のコアに割り当てられた他処理Aとは異なる他処理B,Cを実行する。すなわち、第3のコアは、他処理B,C専用のコアとして動作する。これにより、制御部2は、時間同期処理の処理タイミングとは無関係に他処理を実行できるため、他処理を割り当てるコアとしての汎用性を高めることができる。
Further, the third core executes other processes B and C different from the other processes A assigned to the second core. That is, the third core operates as a core dedicated to other processes B and C. As a result, the
また、制御部2は、第2のコアに割り当てられた他処理Aおよび第3のコアに割り当てられた他処理B,Cをハイパーバイザによって実行する。具体的には、制御部2は、ハイパーバイザのプログラムであるハイパーバイザソフトによって、他処理A用OS、他処理B用OSおよび他処理C用OSを動作し、他処理A、他処理Bおよび他処理Cを実行する。
Further, the
すなわち、ハイパーバイザソフトは、他処理A用OS、他処理B用OSおよび他処理C用OSを動作する仮想化OSである。 That is, the hypervisor software is a virtualization OS that operates the OS for other processing A, the OS for other processing B, and the OS for other processing C.
このように、制御部2は、仮想化OSであるハイパーバイザを用いることで、OSの異なる複数の他処理を1つのCPU(またはコア)で実行することができるため、コスト削減を実現できる。
As described above, by using the hypervisor which is a virtualized OS, the
次に、図3を用いて、実施形態に係る制御装置1が実行する処理の処理手順について説明する。図3は、実施形態に係る制御装置1が実行する処理の処理手順を示すフローチャートである。 Next, the processing procedure of the processing executed by the control device 1 according to the embodiment will be described with reference to FIG. FIG. 3 is a flowchart showing a processing procedure of processing executed by the control device 1 according to the embodiment.
図3に示すように、まず、制御装置1の制御部2は、実行する制御処理が動力装置の制御処理であるか否かを判定する(S101)。
As shown in FIG. 3, first, the
つづいて、制御部2は、動力装置の制御処理である場合(S101:Yes)、セキュアモードに切り替える(S102)。
Subsequently, the
つづいて、制御部2は、回転同期処理を実行する(S103)。
Subsequently, the
また、制御部2は、時間同期処理を実行し(S104)、処理を終了する。なお、図3では、回転同期処理および時間同期処理双方が実行される場合を示しているが、回転同期処理および時間同期処理の周期タイミングによっては、いずれか一方の制御処理のみが実行される場合がある。
Further, the
なお、ステップS101において、制御部2は、動力装置の制御処理でない場合、すなわち、他装置の制御処理である他処理である場合(S101:No)、ノンセキュアモードに切り替える(S105)。
In step S101, the
つづいて、制御部2は、他処理を実行し(S106)、処理を終了する。
Subsequently, the
上述してきたように、実施形態に係る制御装置1は、記憶部3と、制御部2とを備える。記憶部3は、動力装置の制御処理に関する制御データを記憶する。制御部2は、記憶部3に対するアクセスに制限が無いセキュアモード(第1モード)および制限があるノンセキュアモード(第2モード)を切り替えながら制御処理を行う。また、制御部2は、ノンセキュアモードによって、動力装置の動作に同期する制御処理である動作同期処理および所定の時間に同期する制御処理である時間同期処理を実行し、ノンセキュアモードによって、他装置の制御処理である他処理を実行する。これにより、複数の処理を行いながら、処理間のアクセス制限を行う。
As described above, the control device 1 according to the embodiment includes a
なお、図2で示した複数のコアへの各制御処理の割り当ては、一例であって、任意のコア数および割り当て方法を採用可能である。かかる点について、図4および図5を用いて説明する。 The allocation of each control process to the plurality of cores shown in FIG. 2 is an example, and an arbitrary number of cores and an allocation method can be adopted. This point will be described with reference to FIGS. 4 and 5.
図4および図5は、変形例に係る制御部2を説明するための図である。
4 and 5 are diagrams for explaining the
図4に示す変形例では、制御部2は、2つのコアを有する。第1のコア(コア1)は、回転同期処理および時間同期処理を実行する。第2のコア(コア2)は、他処理A,B,Cを実行する。
In the modified example shown in FIG. 4, the
すなわち、図4に示す変形例では、1つのコアで、回転同期処理および時間同期処理を実行し、もう一つのコアで、すべての他処理A,B,Cを実行する。これは、各コアが高性能(処理速度が所定速度以上)である場合や、回転同期処理および時間同期処理が処理破綻しない場合に好適である。 That is, in the modification shown in FIG. 4, one core executes the rotation synchronization process and the time synchronization process, and the other core executes all the other processes A, B, and C. This is suitable when each core has high performance (processing speed is equal to or higher than a predetermined speed), or when rotation synchronization processing and time synchronization processing do not fail.
これにより、制御部2のコア数が嵩むことを防止できるため、コスト削減を実現できる。
As a result, it is possible to prevent the number of cores of the
なお、図4では、2つのコアに各制御処理を割り当てる場合を示したが、1つのコアによりすべての制御処理を実行してもよい。すなわち、制御部2の1つのコアは、セキュアモードによって、回転同期処理および時間同期処理を実行し、ノンセキュアモードによって、他処理A,B,Cを実行してもよい。
Although FIG. 4 shows a case where each control process is assigned to two cores, all control processes may be executed by one core. That is, one core of the
あるいは、図5に示すように、1つのコアに1つの制御処理を割り当ててもよい。具体的には、図5に示すように、制御部2は、5つのコアを有する。
Alternatively, as shown in FIG. 5, one control process may be assigned to one core. Specifically, as shown in FIG. 5, the
第1のコア(コア1)は、回転同期処理を実行し、第2のコア(コア2)は、時間同期処理を実行し、第3のコア(コア3)は、他処理Aを実行し、第4のコア(コア4)は、他処理Bを実行し、第5のコア(コア5)は、他処理Cを実行する。 The first core (core 1) executes rotation synchronization processing, the second core (core 2) executes time synchronization processing, and the third core (core 3) executes other processing A. , The fourth core (core 4) executes the other process B, and the fifth core (core 5) executes the other process C.
これにより、各制御処理が競合することで、処理遅れが生じることを防止できる。 As a result, it is possible to prevent a processing delay from occurring due to competition between the control processes.
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。 Further effects and variations can be easily derived by those skilled in the art. For this reason, the broader aspects of the invention are not limited to the particular details and representative embodiments expressed and described as described above. Therefore, various modifications can be made without departing from the spirit or scope of the general concept of the invention as defined by the appended claims and their equivalents.
1 制御装置
2 制御部
3 記憶部
1
Claims (7)
前記記憶部に対するアクセスに制限が無い第1モードおよび前記制限がある第2モードを切り替えながら前記制御処理を行う制御部と、を備え、
前記制御部は、
前記第1モードにあるときに、前記動力装置の動作状況に同期して処理が発生する前記制御処理である動作同期処理および、前記動力装置に関する処理で所定の時間に同期して処理が発生する前記制御処理である時間同期処理を実行し、
前記第2モードにあるときに、前記動力装置とは異なる装置である他装置の制御処理である第1他処理を実行すること
を特徴とする制御装置。 A storage unit that stores control data related to the control processing of the power unit,
A control unit that performs the control process while switching between a first mode having no restriction on access to the storage unit and a second mode having the restriction is provided.
The control unit
When in the first mode, the operation synchronization process, which is the control process in which the process occurs in synchronization with the operation status of the power unit, and the process related to the power device generate the process in synchronization with a predetermined time. The time synchronization process, which is the control process, is executed.
A control device characterized by executing a first other process which is a control process of another device which is a device different from the power device when in the second mode.
複数のコアを有し、
第1の前記コアは、
前記動作同期処理を実行し、
第2の前記コアは、
前記時間同期処理と前記第1他処理とを実行すること
を特徴とする請求項1に記載の制御装置。 The control unit
Has multiple cores
The first core is
Execute the operation synchronization process
The second core is
The control device according to claim 1, wherein the time synchronization process and the first other process are executed.
前記第1モードにあるときに、前記時間同期処理を実行し、
前記第2モードにあるときに、前記第1他処理を実行すること
を特徴とする請求項2に記載の制御装置。 The second core is
When in the first mode, the time synchronization process is executed.
The control device according to claim 2, wherein the first and other processes are executed while in the second mode.
第3の前記コアをさらに有し、
前記第3のコアは、
前記第2のコアに割り当てられた前記第1他処理とは異なる第2他処理を実行すること
を特徴とする請求項3に記載の制御装置。 The control unit
Further having a third core,
The third core is
The control device according to claim 3, wherein a second other process different from the first other process assigned to the second core is executed.
第1モードにあるときに、オペレーティングシステムを介して前記動作同期処理と前記時間同期処理とを実行し、
前記第2モードにあるときに、前記第2のコアに割り当てられた前記第1他処理および前記第3のコアに割り当てられた前記第2他処理をハイパーバイザを介して実行すること
を特徴とする請求項4に記載の制御装置。 The control unit
When in the first mode, the operation synchronization process and the time synchronization process are executed via the operating system.
When in the second mode, the first other processing assigned to the second core and the second other processing assigned to the third core are executed via a hypervisor. The control device according to claim 4.
前記第2モードにおいて、前記記憶部における前記第1モード用の記憶領域に記憶されたデータへのアクセスを禁止すること
を特徴とする請求項1〜5のいずれか1つに記載の制御装置。 The control unit
The control device according to any one of claims 1 to 5, wherein in the second mode, access to the data stored in the storage area for the first mode in the storage unit is prohibited.
前記記憶部に対するアクセスに制限が無い第1モードおよび前記制限がある第2モードを切り替えながら前記制御処理を行う制御工程と、を含み、
前記制御工程は、
前記第1モードにあるときに、前記動力装置の動作状況に同期して処理が発生する前記制御処理である動作同期処理および、前記動力装置に関する処理で所定の時間に同期して処理が発生する前記制御処理である時間同期処理を実行し、
前記第2モードにあるときに、前記動力装置とは異なる装置である他装置の制御処理である第1他処理を実行すること
を特徴とする制御方法。 A storage process that stores control data related to the control processing of the power unit in the storage unit,
A control step of performing the control process while switching between a first mode in which access to the storage unit is not restricted and a second mode in which the storage unit is restricted is included.
The control step is
When in the first mode, the operation synchronization process, which is the control process in which the process occurs in synchronization with the operation status of the power unit, and the process related to the power device generate the process in synchronization with a predetermined time. The time synchronization process, which is the control process, is executed.
A control method comprising executing a first other process, which is a control process of another device, which is a device different from the power device, while in the second mode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019063033A JP2020159344A (en) | 2019-03-28 | 2019-03-28 | Control device and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019063033A JP2020159344A (en) | 2019-03-28 | 2019-03-28 | Control device and control method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020159344A true JP2020159344A (en) | 2020-10-01 |
Family
ID=72642461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019063033A Pending JP2020159344A (en) | 2019-03-28 | 2019-03-28 | Control device and control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020159344A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7449219B2 (en) | 2020-12-03 | 2024-03-13 | 日立Astemo株式会社 | Internal combustion engine control device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013130104A (en) * | 2011-12-21 | 2013-07-04 | Toyota Motor Corp | Control device of internal combustion engine |
JP2014074995A (en) * | 2012-10-03 | 2014-04-24 | Toyota Motor Corp | Information processor |
JP2016017472A (en) * | 2014-07-09 | 2016-02-01 | トヨタ自動車株式会社 | Control device of internal combustion engine |
-
2019
- 2019-03-28 JP JP2019063033A patent/JP2020159344A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013130104A (en) * | 2011-12-21 | 2013-07-04 | Toyota Motor Corp | Control device of internal combustion engine |
JP2014074995A (en) * | 2012-10-03 | 2014-04-24 | Toyota Motor Corp | Information processor |
JP2016017472A (en) * | 2014-07-09 | 2016-02-01 | トヨタ自動車株式会社 | Control device of internal combustion engine |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7449219B2 (en) | 2020-12-03 | 2024-03-13 | 日立Astemo株式会社 | Internal combustion engine control device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101288700B1 (en) | Multi-operating system(os) start device, computer-readable recording medium, and multi-os start method | |
US7827326B2 (en) | Method and apparatus for delegation of secure operating mode access privilege from processor to peripheral | |
JP5816572B2 (en) | Vehicle control device | |
US7529916B2 (en) | Data processing apparatus and method for controlling access to registers | |
CN113064697B (en) | Method for accelerating communication between microkernel processes by using multiple hardware characteristics | |
CN114556348A (en) | Method and apparatus for operating a computing device | |
JP2015517712A (en) | Dynamically configurable computer system | |
JP2015531521A (en) | Method and controller for controlling the separate execution of a plurality of linked program blocks | |
EP2643576B1 (en) | Method for enabling calibration during start-up of a micro controller unit and integrated circuit therefor | |
EP3785149B1 (en) | Memory assignment for guest operating systems | |
JP2020159344A (en) | Control device and control method | |
CN114090171A (en) | Virtual machine creation method, migration method and computer readable medium | |
CN109154895B (en) | Contextual data control | |
EP1465038A1 (en) | Memory security device for flexible software environment | |
JP2023508913A (en) | COMPUTING DEVICE OPERATING METHOD AND OPERATING APPARATUS | |
JP2009053918A (en) | Multicore system, electronic control unit, motor ecu, control system, and order execution method | |
JPS599937B2 (en) | information processing equipment | |
JP7141977B2 (en) | Control device and control method | |
CN113239347B (en) | Starting method and device suitable for TEE security application example | |
JP2001175486A (en) | Computer system | |
CN107710162B (en) | Electronic control device and stack using method | |
JP2019114097A (en) | Semiconductor device | |
JP2023032307A (en) | Virtualization control device and interrupt control method | |
CN101169762A (en) | Software and hard disk cooperated protection mechanism facing to intelligent card | |
CN116610627A (en) | Dual-operating-system heterogeneous multi-core SoC chip and dual-operating-system deployment method and system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230228 |