JP7135482B2 - semiconductor light emitting device - Google Patents
semiconductor light emitting device Download PDFInfo
- Publication number
- JP7135482B2 JP7135482B2 JP2018114478A JP2018114478A JP7135482B2 JP 7135482 B2 JP7135482 B2 JP 7135482B2 JP 2018114478 A JP2018114478 A JP 2018114478A JP 2018114478 A JP2018114478 A JP 2018114478A JP 7135482 B2 JP7135482 B2 JP 7135482B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light emitting
- emitting device
- semiconductor light
- bonding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
Landscapes
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、窒化物半導体発光素子を備える半導体発光装置に関する。 The present invention relates to a semiconductor light emitting device having a nitride semiconductor light emitting element.
従来、GaN等の窒化物半導体基板の第1面上に、発光層を含む窒化物半導体層が形成されてなる窒化物半導体発光素子が知られている。このような窒化物半導体発光素子においては、窒化物半導体基板の第1面とは反対側の第2面上に第一の電極が形成され、窒化物半導体層上には第二の電極が形成されている。
例えば特許文献1には、窒化物半導体基板としてn型GaN基板を用いたGaN系半導体レーザが開示されている。このGaN系半導体レーザは、n型GaN基板上に半導体層を有し、n型GaN基板の裏面(半導体層とは反対側の面)にn型電極を有する。
2. Description of the Related Art Nitride semiconductor light emitting devices are conventionally known in which a nitride semiconductor layer including a light emitting layer is formed on a first surface of a nitride semiconductor substrate such as GaN. In such a nitride semiconductor light emitting device, a first electrode is formed on the second surface of the nitride semiconductor substrate opposite to the first surface, and a second electrode is formed on the nitride semiconductor layer. It is
For example, Patent Document 1 discloses a GaN-based semiconductor laser using an n-type GaN substrate as a nitride semiconductor substrate. This GaN-based semiconductor laser has a semiconductor layer on an n-type GaN substrate, and an n-type electrode on the back surface of the n-type GaN substrate (the surface opposite to the semiconductor layer).
上記特許文献1に記載の窒化物半導体発光素子のように、窒化物半導体基板の裏面の一部には電極が形成されていない露出部分が存在する場合がある。このように窒化物半導体基板の裏面の一部が露出している窒化物半導体発光素子を、ジャンクションアップ方式でサブマウントに接合した場合、上記露出部分が、サブマウントと窒化物半導体発光素子とを接合する半田等の接合層と接触する。すると、窒化物半導体発光素子の長期使用により、窒化物半導体基板の露出部分と接合層との接触部分に変質反応が生じ得る。
このときに生じる反応物は、形成時に体積膨張を起こし、当該体積膨張に起因する応力により、電極金属や半導体層、接合層などの割れや剥離といった物理的な破損を引き起こすおそれがある。
そこで、本発明は、物理的な破損を引き起こすおそれのある変質反応を抑制することができる半導体発光装置を提供することを課題としている。
As in the nitride semiconductor light emitting device described in Patent Document 1, there may be an exposed portion where no electrode is formed on a part of the rear surface of the nitride semiconductor substrate. When the nitride semiconductor light-emitting device in which the back surface of the nitride semiconductor substrate is partially exposed is joined to the submount by the junction-up method, the exposed portion separates the submount and the nitride semiconductor light-emitting device. It comes into contact with a bonding layer such as solder to be bonded. Then, due to long-term use of the nitride semiconductor light emitting device, a deterioration reaction may occur in the contact portion between the exposed portion of the nitride semiconductor substrate and the bonding layer.
The reactants generated at this time undergo volume expansion during formation, and the stress resulting from the volume expansion may cause physical damage such as cracking or peeling of electrode metals, semiconductor layers, bonding layers, and the like.
Accordingly, an object of the present invention is to provide a semiconductor light-emitting device capable of suppressing alteration reactions that may cause physical damage.
本発明に係る半導体発光装置の一態様は、窒化物半導体基板の第1面上に発光層を含む半導体層が形成され、前記窒化物半導体基板の前記第1面とは反対側の第2面上に電極が形成されてなる半導体発光素子と、前記半導体発光素子を載置するサブマウントと、前記電極を前記サブマウントに接合する接合層と、を備え、前記窒化物半導体基板は、前記半導体層側の第1基板部分と、前記サブマウント側に位置し、段差を介して前記第1基板部分に接続された、前記第1基板部分よりも幅の狭い第2基板部分と、を備え、前記第2基板部分の前記サブマウント側の全面に前記電極が形成され、前記第1基板部分の前記接合層と対向する面は露出面であり、当該露出面と前記接合層との間には空間が形成されており、前記窒化物半導体基板の前記第2面の全面が、前記接合層から離間している。
このように、半導体発光装置は、窒化物半導体基板の第2面の全面が接合層と接触しない構成であるため、窒化物半導体基板と接合層との接触部分において物理的な破損を引き起こすおそれのある変質反応が生じることを抑制することができる。また、窒化物半導体基板の第2面における電極が形成されていない領域と接合層との間に物理的な距離を設けることができるので、窒化物半導体基板と接合層との接触を適切に回避することができる。
In one aspect of the semiconductor light emitting device according to the present invention, a semiconductor layer including a light emitting layer is formed on a first surface of a nitride semiconductor substrate, and a second surface opposite to the first surface of the nitride semiconductor substrate. a semiconductor light emitting element having an electrode formed thereon; a submount on which the semiconductor light emitting element is mounted; and a bonding layer bonding the electrode to the submount, wherein the nitride semiconductor substrate comprises the semiconductor a layer-side first substrate portion; and a second substrate portion located on the submount side and connected to the first substrate portion via a step, the second substrate portion being narrower than the first substrate portion; The electrode is formed on the entire surface of the second substrate portion on the submount side, the surface of the first substrate portion facing the bonding layer is an exposed surface, and a space between the exposed surface and the bonding layer is A space is formed, and the entire second surface of the nitride semiconductor substrate is separated from the bonding layer.
As described above, since the semiconductor light emitting device is configured such that the entire second surface of the nitride semiconductor substrate does not contact the bonding layer, physical damage may occur at the contact portion between the nitride semiconductor substrate and the bonding layer. It is possible to suppress the occurrence of a certain alteration reaction. In addition, since a physical distance can be provided between the bonding layer and the region where the electrode is not formed on the second surface of the nitride semiconductor substrate, contact between the nitride semiconductor substrate and the bonding layer can be appropriately avoided. can do.
また、上記の半導体発光装置において、前記電極の厚さは、前記接合層の厚さよりも厚くてもよい。この場合、電極が接合層に埋没することがなく、窒化物半導体基板と接合層との接触を回避することができる。
さらに、上記の半導体発光装置において、前記接合層の幅は、前記電極の幅よりも広くてもよい。この場合、窒化物半導体基板と接合層との接触を回避しつつ、窒化物半導体発光素子とサブマウントとを適切に接合することができる。
また、上記の半導体発光装置において、前記接合層の幅は、前記電極の幅以下であってもよい。この場合、窒化物半導体基板と接合層との接触を適切に回避することができる。
Further, in the semiconductor light emitting device described above, the thickness of the electrode may be greater than the thickness of the bonding layer. In this case, the electrode is not buried in the bonding layer, and contact between the nitride semiconductor substrate and the bonding layer can be avoided.
Furthermore, in the semiconductor light emitting device described above, the width of the bonding layer may be wider than the width of the electrode. In this case, the nitride semiconductor light emitting device and the submount can be properly bonded while avoiding contact between the nitride semiconductor substrate and the bonding layer.
Further, in the semiconductor light emitting device described above, the width of the bonding layer may be equal to or less than the width of the electrode. In this case, contact between the nitride semiconductor substrate and the bonding layer can be appropriately avoided.
本発明によれば、窒化物半導体基板の第2面の全面を接合層と接触させない構成とすることができ、物理的な破損を引き起こすおそれのある変質反応を抑制することができる。 According to the present invention, the entire second surface of the nitride semiconductor substrate can be configured so as not to contact the bonding layer, and a deterioration reaction that may cause physical damage can be suppressed.
以下、本発明の実施の形態を図面に基づいて説明する。
(第一の実施形態)
図1は、第一の実施形態における半導体発光装置の構成例を示す断面図である。
本実施形態における半導体発光装置は、半導体発光素子10Aと、サブマウント20と、を備える。本実施形態において、半導体発光素子10Aは、半導体発光装置である半導体レーザ装置に組み付けられて所定の注入電流が供給された場合に、レーザ光を出射する半導体レーザ素子である。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a cross-sectional view showing a configuration example of a semiconductor light emitting device according to the first embodiment.
The semiconductor light emitting device according to this embodiment includes a semiconductor
半導体発光素子10Aは、第1面および第2面を有する窒化物半導体基板(以下、単に「半導体基板」という。)11を備える。半導体基板11は、例えば、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)等の窒化物半導体により構成されている。本実施形態では、半導体基板11がGaN基板である場合について説明する。
半導体基板11の第1面上には、半導体層12が形成されている。なお、本実施形態において、半導体基板11の第1面は、図1における上面である。また、半導体基板11の第2面は、第1面とは反対側の面、すなわち、図1における下面である。
A semiconductor
A
半導体層12は、半導体基板11上に、少なくとも第一の導電層12a、発光層(活性層)12bおよび第二の導電層12cが、この順に積層された構成を有する。第一の導電層12aは、n型クラッド層(例えば、n-AlGaN)であり、第二の導電層は、p型クラッド層(例えば、p-AlGaN)である。また、発光層12bは、例えばGaInNにより構成される量子井戸構造を有する。
また、半導体発光素子10Aは、半導体基板11の第2面上(半導体基板11における半導体層12とは反対側の面上)に形成されたn側電極(第一の電極)13と、半導体層12上に絶縁膜16を介して形成されたp側電極(第二の電極)14と、を備える。第一の電極13は、例えばTi/Al/Mo/Ti/Pt/Auからなる多層電極層であり、第二の電極14は、例えばPd/Ti/Pt/Au/Mo/Auからなる多層電極層である。
The
In addition, the semiconductor
さらに、半導体発光素子10Aは、半導体層12内に発光部15を備える。発光部15は、発光層12bの特定領域に対応する。
また、第一の導電層12aおよび第二の導電層12cのうち、発光層12bよりも半導体基板11から遠い側に位置する層(図1では、第二の導電層12c)には、ストライプ状のリッジ部17が形成されている。このリッジ部17は、電流を狭窄するための電流狭窄部である。上記特定領域は、発光層12bにおける上記電流狭窄部に対応する領域である。
Furthermore, the semiconductor
Further, among the first
そして、半導体発光素子10Aは、接合層30を介してサブマウント20に接合されている。ここで、接合層30は、例えばAu-Snからなる半田層である。
サブマウント20の本体部は、例えば、窒化アルミニウム(AlN)によって構成することができる。なお、サブマウント20の本体部は、放熱性、絶縁性、半導体発光素子10Aとの線膨張係数差およびコストなどを考慮して適宜選択することができる。
サブマウント20の表面には、金(Au)によって不図示の電極配線が形成されており、半導体発光素子10Aは、その電極配線上に、接合層30介してジャンクションアップ方式で接合される。すなわち、半導体発光素子10Aの半導体基板11の第2面側の表面に設けられた第一の電極13の表面が接合面となって、サブマウント20に接合される。これにより、第一の電極13とサブマウント20の電極配線とが電気的に導通される。
The semiconductor
The main body of the
An electrode wiring (not shown) is formed of gold (Au) on the surface of the
本実施形態において、第一の電極13の電極幅は、半導体基板11の幅と等しく、接合層30の幅は、第一の電極13および半導体基板11の幅よりも広い。また、サブマウント20の幅は、接合層30の幅よりも広い。ここで、上記幅は、図1における左右方向の幅(キャビティ方向に直交する方向の幅)である。例えば、第一の電極13および半導体基板11の幅は200μm、接合層30の幅は400μm、サブマウント20の幅は800μmとすることができる。
また、本実施形態では、第一の電極13の厚さ(合計厚さ)は、接合層30の厚さよりも薄い。例えば、第一の電極13の厚さ(合計厚さ)は500nm、接合層30の厚さは2μm~3μmとすることができる。
In this embodiment, the electrode width of the
Moreover, in the present embodiment, the thickness (total thickness) of the
このように、本実施形態の半導体発光素子10Aにおいては、第一の電極13は、半導体基板11の第2面の全面に形成されており、半導体基板11の第2面の全面は、接合層30に接することなく、つまり接合層30から離間している。つまり、半導体基板11は接合層30と接触していない。
図8は、比較例としての半導体発光素子110を用いた半導体発光装置の構成例を示す断面図である。なお、図8において、半導体発光素子10Aと同様の構成を有する部分には図1と同一符号を付し、以下、図1と構成の異なる部分を中心に説明する。
半導体発光素子110は、半導体基板11よりも幅の狭い第一の電極113を備える。そのため、半導体基板11の第2面における外周部には、第一の電極113が形成されていない露出部分111が存在し、当該露出部分111は、接合層30と接触する。なお、第一の電極113は、図1の第一の電極13と同様の材料により構成することができる。
Thus, in the semiconductor
FIG. 8 is a cross-sectional view showing a configuration example of a semiconductor light emitting device using the semiconductor
The semiconductor
半導体基板11の露出部分111は、例えば、半導体発光素子110の形状認識のために用いられる。
半導体発光素子は、1枚のウェハを切断して形成される。このとき、半導体発光素子の形状を認識し、ウェハの切断位置にキズを付けて劈開する必要がある。そのため、半導体発光素子の形状を認識するために、半導体基板の第2面側の電極を切断後の半導体発光素子の形状に対応させて形成する場合がある。この場合、切断後の半導体発光素子においては、第2面上に半導体基板よりも幅の狭い電極が形成された状態となる。
The exposed
A semiconductor light emitting device is formed by cutting one wafer. At this time, it is necessary to recognize the shape of the semiconductor light-emitting device and scratch the cutting position of the wafer before cleaving. Therefore, in order to recognize the shape of the semiconductor light emitting element, the electrode on the second surface side of the semiconductor substrate may be formed so as to correspond to the shape of the semiconductor light emitting element after cutting. In this case, in the semiconductor light emitting element after cutting, an electrode having a width narrower than that of the semiconductor substrate is formed on the second surface.
しかしながら、このような半導体発光素子110を、接合層30を介してジャンクションアップ方式によりサブマウント20に接合した場合、長期動作中に、半導体基板11の露出部分111と接合層30との接触部分において変質反応が生じる。すると、図9に示すように、当該接触部分において層状の変質反応部131が形成される。この変質反応部131は、形成過程における体積膨張により半導体発光素子110の内側に向かう方向に力を加え、その力により半導体発光装置が破損してしまうおそれがある。例えば、上記応力により接合層30にクラック132が発生し。接合層30が剥がれたり、半導体発光素子110がサブマウント20から外れたりするおそれがある。また、電極金属の剥がれや、半導体基板11の割れ等を引き起こすおそれもある。
However, when such a semiconductor
これに対して、本実施形態における半導体発光素子10Aは、半導体基板11の第2面の全面が接合層30から離間した構成を有する。具体的には、半導体基板11の第2面の全面に第一の電極13が形成されており、半導体基板11の第2面の全面は露出していない。このように、半導体基板11の第2面は、接合層30と接触していない。したがって、半導体基板11と接合層30との接触を回避し、図9に示すような変質反応部131の発生を抑制することができる。その結果、半導体発光装置の物理的な破損の発生を抑制することができる。
また、本実施形態の半導体発光装置においては、接合層30が、第一の電極13のエッジ部よりも外方に伸び出して形成されている。このように、接合層30の幅は、第一の電極13の幅よりも広くすることができる。本実施形態では、半導体基板11と接合層30との接触を回避して上記の変質反応を抑制しつつ、半導体発光素子10Aを適切にサブマウント20に接合することができる。
On the other hand, the semiconductor
Further, in the semiconductor light emitting device of this embodiment, the
(第二の実施形態)
次に、本発明における第二の実施形態について説明する。
図2は、第二の実施形態における半導体発光装置の構成例を示す断面図である。
本実施形態における半導体発光装置は、半導体発光素子10Bと、サブマウント20と、を備える。半導体発光素子10Bは、上述した第一の実施形態における半導体発光素子10Aの第一の電極13を嵩上げした構成を有する。
(Second embodiment)
Next, a second embodiment of the invention will be described.
FIG. 2 is a cross-sectional view showing a configuration example of a semiconductor light emitting device according to the second embodiment.
The semiconductor light emitting device according to this embodiment includes a semiconductor
具体的には、半導体発光素子10Bは、第一の電極13における半導体基板11の第2面とは反対側の面に繋がり、第一の電極13よりも電極幅の狭い第三の電極13aをさらに備える。そして、半導体発光素子10Bは、第三の電極13aの表面が接合面となって、接合層30を介してサブマウント20に接合される。
第三の電極13aは、例えばAuメッキにより構成することができる。
Specifically, the semiconductor
The
ここで、第三の電極13aの厚さは、接合層30の厚さよりも厚くすることができる。なお、接合層30の厚さが2μm~3μmである場合、第三の電極13aの厚さは、5μm以下であってよい(ただし、少なくとも3μmを超える)。また、例えば、第一の電極13および半導体基板11の幅は200μm、第三の電極13aの電極幅は140μm、接合層30の幅は400μm、サブマウント20の幅は800μmとすることができる。
Here, the thickness of the
なお、第一の電極13と第三の電極13aとは、一体形成されていてもよい。つまり、半導体基板11の第2面上に形成される電極が、当該第2面の全面に接する第1電極部分と、第1電極部分の上記第2面とは反対側に繋がり、第1電極部分よりも幅の狭い第2電極部分とを備え、第2電極部分が接合層30に接する構成であってもよい。
また、本実施形態では、第一の電極13は、半導体基板11の第2面の全面に形成されている場合について説明したが、第一の電極13は、半導体基板11の第2面の一部に形成されていてもよい。つまり、上記第1電極部分は、半導体基板11の第2面の一部に接する構成であってもよい。
Note that the
Further, in the present embodiment, the case where the
以上説明したように、本実施形態における半導体発光素子10Bは、半導体基板11の第2面に接する第一の電極13と、第一の電極13の第2面とは反対側に繋がり、第一の電極13よりも幅の狭い第三の電極13aと、を備え、第三の電極13aを接合層30に接合させた構成を有する。
このように、半導体基板11の第2面上の第一の電極13を嵩上げすることで、半導体基板11と接合層30とを物理的に距離を開けて配置することができる。また、このとき、第三の電極13aの厚さを接合層30の厚さよりも厚くすることで、半導体発光素子10Bをサブマウント20に接合した際に、接合層30に第三の電極13aが埋没することがなく、半導体基板11が接合層30に接しないようにすることができる。したがって、半導体基板11と接合層30との接触を確実に回避することができる。
As described above, in the semiconductor
By raising the
(第三の実施形態)
次に、本発明における第三の実施形態について説明する。
図3は、第三の実施形態における半導体発光装置の構成例を示す断面図である。
本実施形態における半導体発光装置は、半導体発光素子10Cと、サブマウント20と、を備える。半導体発光素子10Cは、上述した第二の実施形態における半導体発光素子10Bに対してバリア電極13bが追加された構成を有する。
(Third embodiment)
Next, a third embodiment of the invention will be described.
FIG. 3 is a cross-sectional view showing a configuration example of a semiconductor light emitting device according to the third embodiment.
The semiconductor light emitting device according to this embodiment includes a semiconductor
具体的には、第三の電極13aの第一の電極13とは反対側の面に、バリア電極13bが形成されている。バリア電極13bは、接合層30と反応しない材料により構成する。例えば、バリア電極13bは、Ti/Pt/Auからなる多層電極層とすることができる。ここで、バリア電極13bの電極幅は、第三の電極13aの電極幅と同等である。また、バリア電極13bの厚さ(合計厚さ)は、例えば500nmとすることができる。その他の部材の幅や厚さについては、上述した第二の実施形態と同様であってよい。
Specifically, a
以上説明したように、本実施形態における半導体発光素子10Cは、半導体基板11の第2面に接する第一の電極13と、第一の電極13の第2面とは反対側に繋がり、第一の電極13よりも幅の狭い第三の電極13aと、第三の電極13aの第一の電極13とは反対側の面上に形成されたバリア電極13bと、を備える。そして、半導体発光素子10Cは、バリア電極13bを接合層30に接合させた構成を有する。
このように、半導体基板11の第2面上の電極を嵩上げすることで、上述した第二の実施形態と同様に、半導体基板11と接合層30とを物理的に距離を開けて配置することができ、半導体基板11と接合層30との接触を回避することができる。また、半導体発光素子10Cは、バリア電極13bを接合層30に接合させるため、接合層30の電極への染み込みを防止することができる。
As described above, in the semiconductor
By raising the electrode on the second surface of the
(第四の実施形態)
次に、本発明における第四の実施形態について説明する。
図4は、第四の実施形態における半導体発光装置の構成例を示す断面図である。
本実施形態における半導体発光装置は、半導体発光素子10Dと、サブマウント20と、を備える。半導体発光素子10Dは、上述した第一の実施形態における半導体発光素子10Aの第一の電極13の電極幅を半導体基板11の幅よりも狭くし、半導体基板11の第2面と接合層30とが対向する空間に絶縁層(絶縁膜)18を配置した構成を有する。
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described.
FIG. 4 is a cross-sectional view showing a configuration example of a semiconductor light emitting device according to the fourth embodiment.
The semiconductor light emitting device according to this embodiment includes a semiconductor
具体的には、第一の電極13は、半導体基板11の第2面の一部に形成されており、半導体基板11の第2面には、第一の電極13が形成されていない電極非形成領域が存在する。そして、その電極非形成領域に絶縁層18が形成されている。絶縁層18は、接合層30と反応しない材料により構成することができる
ここで、第一の電極13の電極幅は、半導体基板11の幅よりも狭く、第一の電極13と絶縁層18との合計幅は、半導体基板11の幅と等しい。また、絶縁層18の厚さは、第一の電極13の厚さと等しい。その他の部材の幅や厚さについては、上述した第一の実施形態と同様であってよい。
Specifically, the
以上説明したように、本実施形態における半導体発光素子10Dは、半導体基板11の第2面と接合層30とが対向する空間に配置された絶縁層18を備える。これにより、絶縁層18が半導体基板11の露出部を保護し、半導体基板11と接合層30との接触を回避することができる。
As described above, the semiconductor
(第五の実施形態)
次に、本発明における第五の実施形態について説明する。
図5は、第五の実施形態における半導体発光装置の構成例を示す断面図である。
本実施形態における半導体発光装置は、半導体発光素子10Eと、サブマウント20と、を備える。半導体発光素子10Eは、半導体基板11に切削加工部11aを設け、且つ第一の電極13の電極幅を半導体基板11の幅よりも狭くした構成を有する。
(Fifth embodiment)
Next, a fifth embodiment of the present invention will be described.
FIG. 5 is a cross-sectional view showing a configuration example of a semiconductor light emitting device according to the fifth embodiment.
The semiconductor light emitting device according to this embodiment includes a semiconductor
具体的には、半導体基板11は、半導体層12側の第1基板部分と、サブマウント20側の第2基板部分とを有し、第2基板部分は、第1基板部分よりも幅が狭くなっている。そして、半導体基板11の第2基板部分におけるサブマウント20側の全面に第一の電極13が形成され、第一の電極13と接合層30とが接触している。
この図5に示す半導体基板11において、第1面とは反対側の第2面は、第1基板部分において接合層30と対向する露出面11bと、第2基板部分において第一の電極13が形成されている面とを含む。つまり、半導体基板11の第2面において第一の電極13が形成されていない電極非形成領域(露出面11b)と接合層30との間には空間が形成されている。
Specifically, the
In the
以上説明したように、本実施形態における半導体発光素子10Eの半導体基板11は、半導体層12側の第1基板部分と、サブマウント20側に位置し、第1基板部分よりも幅の狭い第2基板部分と、を備える。そして、半導体発光素子10Eは、半導体基板11の第2基板部分のサブマウント20側の全面に、第一の電極13が形成された構成を有する。
このように、半導体基板11を切削加工することにより、半導体基板11の露出部と接合層30との間の物理的な距離をとることができる。したがって、半導体基板11と接合層30との接触を回避することができる。
As described above, the
By cutting the
(第六の実施形態)
次に、本発明における第六の実施形態について説明する。
図6は、第六の実施形態における半導体発光装置の構成例を示す断面図である。
本実施形態における半導体発光装置は、半導体発光素子10Fと、サブマウント20と、を備える。半導体発光素子10Fは、上述した第一の実施形態における半導体発光素子10Aの第一の電極13の電極幅を半導体基板11の幅よりも狭くし、接合層30の幅を第一の電極13の電極幅以下とした構成を有する。
(Sixth embodiment)
Next, a sixth embodiment of the present invention will be described.
FIG. 6 is a cross-sectional view showing a configuration example of a semiconductor light emitting device according to the sixth embodiment.
The semiconductor light emitting device according to this embodiment includes a semiconductor
具体的には、第一の電極13は、半導体基板11の第2面の一部に形成されており、半導体基板11の第2面には、第一の電極13が形成されていない電極非形成領域11cが存在する。そして、その電極非形成領域11cとサブマウント20との間に空間が形成されている。つまり、電極非形成領域11cは、サブマウント20と対向し、接合層30とは対向していない。
なお、図6は、第一の電極13の電極幅と接合層30の幅とが等しい例を示しているが、接合層20の幅は、第一の電極13の電極幅よりも狭くてもよい。
Specifically, the
Although FIG. 6 shows an example in which the electrode width of the
また、本実施形態においては、接合層30の幅を第一の電極13の電極幅以下とする場合について説明したが、接合層30の幅は、当該接合層30に接合される電極の電極幅以下であればよい。例えば、図2に示す半導体発光素子10Bの場合、接合層30の幅を第三の電極13aの電極幅以下としてもよい。また、図3に示す半導体発光素子10Cの場合、接合層30の幅をバリア電極13bの電極幅以下としてもよい。
Further, in the present embodiment, the case where the width of the
以上説明したように、本実施形態における半導体発光装置において、接合層30の幅は、半導体基板11の第2面上に形成される電極の幅以下とすることができる。このように、接合層30の塗布領域を縮小することで、半導体基板11の第2面に露出部分が存在する場合であっても、半導体基板11と接合層30との接触を回避することができる。
As described above, in the semiconductor light emitting device according to the present embodiment, the width of the
(第七の実施形態)
次に、本発明における第七の実施形態について説明する。
図7は、第七の実施形態における半導体発光装置の構成例を示す断面図である。
本実施形態における半導体発光装置は、半導体発光素子10Gと、サブマウント20と、を備える。半導体発光素子10Gは、上述した第一の実施形態における半導体発光素子10Aの第一の電極13の電極幅を半導体基板11の幅よりも狭くし、第一の電極13の厚さを接合層30の厚さよりも厚くとした構成を有する。
(Seventh embodiment)
Next, a seventh embodiment of the present invention will be described.
FIG. 7 is a cross-sectional view showing a configuration example of a semiconductor light emitting device according to the seventh embodiment.
The semiconductor light emitting device according to this embodiment includes a semiconductor
具体的には、第一の電極13は、半導体基板11の第2面の一部に形成されており、半導体基板11の第2面には、第一の電極13が形成されていない電極非形成領域11cが存在する。そして、その電極非形成領域11cと接合層30との間に空間が形成されている。
Specifically, the
以上説明したように、本実施形態における半導体発光素子10Gの第一の電極13の厚さは、接合層30の厚さよりも厚い。このように、第一の電極13を厚くして嵩上げすることで、半導体基板11と接合層30とを物理的に距離を開けて配置することができる。したがって、半導体基板11の第2面に露出部分が存在する場合であっても、半導体基板11と接合層30との接触を確実に回避することができる。
なお、本実施形態においては、半導体基板11の第2面に電極非形成領域11cが存在する場合について説明したが、半導体基板11の第2面に電極非形成領域11cが存在しない場合に、半導体基板11の第2面上に形成される電極の厚さを、接合層30の厚さよりも厚く設定するようにしてもよい。
As described above, the thickness of the
In this embodiment, the case where the
(実施例)
次に、本発明の効果を確認するために行った実施例について説明する。
比較例として図8に示す半導体発光素子110を用いた半導体発光装置と、実施例として図3に示す半導体発光素子10Cを用いた半導体発光装置とについて、長期使用時における変質反応部の発生の有無を確認した。
図10は、図8に示す半導体発光素子110を用いた半導体発光装置の長期使用時の断面を示す図、図11は、図3に示す半導体発光素子10Cを用いた半導体発光装置の長期使用時の断面を示す図である。各半導体発光装置について加速試験を行い、それぞれ半導体発光素子の断面をSEM(走査型電子顕微鏡)で拡大した結果、図10に示すように、半導体発光素子110には、半導体基板11と接合層30との接触部分に変質反応部131が形成されていることが確認できた。一方で、図11に示すように、半導体発光素子10Cでは、図10に示すような変質反応部は確認できなかった。
すなわち、上記実施例では、物理的な破損を引き起こすおそれのある変質反応を抑制することができ、長期信頼性が得られることが確認できた。
(Example)
Next, an example carried out to confirm the effect of the present invention will be described.
8 as a comparative example and a semiconductor light emitting device using a semiconductor
10 is a cross-sectional view of the semiconductor light emitting device using the semiconductor
That is, in the above examples, it was confirmed that deterioration reactions that might cause physical damage can be suppressed, and long-term reliability can be obtained.
10A~10G…半導体発光素子、11…窒化物半導体基板、11a…切削加工部、12…半導体層、13…n側電極(第一の電極)、13a…第三の電極、13b…バリア電極、14…p側電極(第二の電極)、15…発光部、16…絶縁膜、17…リッジ部、18…絶縁層、20…サブマウント、30…接合層
Claims (4)
前記半導体発光素子を載置するサブマウントと、
前記電極を前記サブマウントに接合する接合層と、を備え、
前記窒化物半導体基板は、
前記半導体層側の第1基板部分と、
前記サブマウント側に位置し、段差を介して前記第1基板部分に接続された、前記第1基板部分よりも幅の狭い第2基板部分と、を備え、
前記第2基板部分の前記サブマウント側の全面に前記電極が形成され、
前記第1基板部分の前記接合層と対向する面は露出面であり、当該露出面と前記接合層との間には空間が形成されており、
前記窒化物半導体基板の前記第2面の全面が、前記接合層から離間していることを特徴とする半導体発光装置。 a semiconductor light emitting device comprising a semiconductor layer including a light emitting layer formed on a first surface of a nitride semiconductor substrate, and an electrode formed on a second surface opposite to the first surface of the nitride semiconductor substrate; ,
a submount on which the semiconductor light emitting device is mounted;
a bonding layer that bonds the electrode to the submount;
The nitride semiconductor substrate is
a first substrate portion on the semiconductor layer side;
a second substrate portion located on the submount side and connected to the first substrate portion via a step and narrower than the first substrate portion;
the electrode is formed on the entire surface of the second substrate portion on the submount side;
a surface of the first substrate portion facing the bonding layer is an exposed surface, and a space is formed between the exposed surface and the bonding layer;
A semiconductor light-emitting device, wherein the entire second surface of the nitride semiconductor substrate is separated from the bonding layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018114478A JP7135482B2 (en) | 2018-06-15 | 2018-06-15 | semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018114478A JP7135482B2 (en) | 2018-06-15 | 2018-06-15 | semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019220505A JP2019220505A (en) | 2019-12-26 |
JP7135482B2 true JP7135482B2 (en) | 2022-09-13 |
Family
ID=69096938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018114478A Active JP7135482B2 (en) | 2018-06-15 | 2018-06-15 | semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7135482B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026465A (en) | 2000-07-12 | 2002-01-25 | Denso Corp | Semiconductor laser and its manufacturing method |
JP2002134822A (en) | 2000-10-24 | 2002-05-10 | Sharp Corp | Semiconductor light emitting device and method of manufacturing the same |
JP2003258365A (en) | 2001-12-25 | 2003-09-12 | Furukawa Electric Co Ltd:The | Semiconductor laser device, manufacturing method of thereof and semiconductor laser module |
US20060018355A1 (en) | 2004-07-23 | 2006-01-26 | Comlasc.Nt-Ab | Laser diode arrays with reduced heat induced strain and stress |
WO2008015900A1 (en) | 2006-07-31 | 2008-02-07 | Panasonic Corporation | Semiconductor light emitting element and method for manufacturing same |
JP2011119521A (en) | 2009-12-04 | 2011-06-16 | Sharp Corp | Semiconductor laser chip, semiconductor laser device, and method of manufacturing semiconductor laser chip |
JP2011222675A (en) | 2010-04-07 | 2011-11-04 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing the same |
JP2015061023A (en) | 2013-09-20 | 2015-03-30 | 日本オクラロ株式会社 | Semiconductor optical element and optical module |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02165686A (en) * | 1988-12-20 | 1990-06-26 | Hitachi Ltd | Optical element and optoelectronic device |
-
2018
- 2018-06-15 JP JP2018114478A patent/JP7135482B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026465A (en) | 2000-07-12 | 2002-01-25 | Denso Corp | Semiconductor laser and its manufacturing method |
JP2002134822A (en) | 2000-10-24 | 2002-05-10 | Sharp Corp | Semiconductor light emitting device and method of manufacturing the same |
JP2003258365A (en) | 2001-12-25 | 2003-09-12 | Furukawa Electric Co Ltd:The | Semiconductor laser device, manufacturing method of thereof and semiconductor laser module |
US20060018355A1 (en) | 2004-07-23 | 2006-01-26 | Comlasc.Nt-Ab | Laser diode arrays with reduced heat induced strain and stress |
WO2008015900A1 (en) | 2006-07-31 | 2008-02-07 | Panasonic Corporation | Semiconductor light emitting element and method for manufacturing same |
JP2011119521A (en) | 2009-12-04 | 2011-06-16 | Sharp Corp | Semiconductor laser chip, semiconductor laser device, and method of manufacturing semiconductor laser chip |
JP2011222675A (en) | 2010-04-07 | 2011-11-04 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing the same |
JP2015061023A (en) | 2013-09-20 | 2015-03-30 | 日本オクラロ株式会社 | Semiconductor optical element and optical module |
Also Published As
Publication number | Publication date |
---|---|
JP2019220505A (en) | 2019-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8223814B2 (en) | Semiconductor laser | |
JP4547933B2 (en) | Nitride semiconductor device | |
JP5211887B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
US11626707B2 (en) | Semiconductor laser diode | |
JP2002261376A (en) | Semiconductor light emitting device | |
JP4535997B2 (en) | Nitride semiconductor laser device and manufacturing method thereof | |
US20210281038A1 (en) | Semiconductor laser device | |
JP2012094564A (en) | Semiconductor laser element and manufacturing method thereof | |
JP2015513229A (en) | Laser diode device | |
JP2008141094A (en) | Semiconductor element and manufacturing method of semiconductor element | |
JP2007027572A (en) | Semiconductor light emitting device and its manufacturing method | |
US6268230B1 (en) | Semiconductor light emitting device | |
US9287481B2 (en) | Vertical nitride semiconductor device and method for manufacturing same | |
JP4697488B2 (en) | Multi-beam semiconductor laser | |
JP7135482B2 (en) | semiconductor light emitting device | |
JP4337520B2 (en) | Ridge waveguide semiconductor laser | |
JP4984986B2 (en) | Laser apparatus and manufacturing method thereof | |
JP2010003885A (en) | Surface-emitting laser | |
US20210111030A1 (en) | Method of producing a semiconductor laser and semiconductor laser | |
JP2007173402A (en) | Semiconductor laser device | |
WO2021070276A1 (en) | Semiconductor light-emitting device | |
TWI766196B (en) | semiconductor light emitting device | |
JP4216011B2 (en) | Nitride semiconductor laser device chip and laser device including the same | |
JP2011258883A (en) | Semiconductor laser | |
JP4983398B2 (en) | Semiconductor laser element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20200915 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220815 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7135482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |