JP7130724B2 - 情報処理装置、情報処理システム、及び制御方法 - Google Patents

情報処理装置、情報処理システム、及び制御方法 Download PDF

Info

Publication number
JP7130724B2
JP7130724B2 JP2020211398A JP2020211398A JP7130724B2 JP 7130724 B2 JP7130724 B2 JP 7130724B2 JP 2020211398 A JP2020211398 A JP 2020211398A JP 2020211398 A JP2020211398 A JP 2020211398A JP 7130724 B2 JP7130724 B2 JP 7130724B2
Authority
JP
Japan
Prior art keywords
signal line
display device
switching
signal
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020211398A
Other languages
English (en)
Other versions
JP2022098068A (ja
Inventor
博秀 小見山
穣 ▲高▼尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Singapore Pte Ltd
Original Assignee
Lenovo Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Singapore Pte Ltd filed Critical Lenovo Singapore Pte Ltd
Priority to JP2020211398A priority Critical patent/JP7130724B2/ja
Priority to US17/451,962 priority patent/US11482189B2/en
Priority to EP21212115.6A priority patent/EP4024388A1/en
Publication of JP2022098068A publication Critical patent/JP2022098068A/ja
Application granted granted Critical
Publication of JP7130724B2 publication Critical patent/JP7130724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/04Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/04Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/042Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/04Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/10Use of a protocol of communication by packets in interfaces along the display data pipeline
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/20Details of the management of multiple sources of image data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、情報処理装置、情報処理システム、及び制御方法に関する。
パーソナルコンピュータなどの情報処理装置に接続される表示装置は、表示装置の仕様に関する情報として、例えばEDID(Extended Display Identification Data)を出力するものがある。情報処理装置は、システムの起動時や表示装置の接続時に、このEDIDを取得し、取得したEDIDに基づいて表示装置の表示を制御する(例えば、特許文献1参照)。
特開2019-199024号公報
情報処理装置には、複数のOS(Operating System)を搭載したシステムを有するものがある。情報処理装置は、複数のOSのそれぞれによる処理に基づくそれぞれの映像信号を1つの表示装置に切り替えて表示させる場合、OSの起動イベントも表示装置との接続イベントも新たに生じないため、表示装置からEDIDが発行されず受け取ることができない。そのため、情報処理装置は、複数のOSそれぞれの処理による表示を適切に切り替えることができない場合があった。
本発明は上記した事情に鑑みてなされたもので、複数のOSを搭載したシステムにおいて、複数のOSそれぞれの処理による表示を適切に切り替える情報処理装置、情報処理システム、及び制御方法を提供することを目的の一つとする。
本発明は上記の課題を解決するためになされたものであり、本発明の第1態様に係る情報処理装置は、第1OS(Operating System)による処理に基づいて第1映像信号を生成する第1処理部と、第2OSによる処理に基づいて第2映像信号を生成する第2処理部と、表示装置との接続に応じた第1信号を伝送する第1信号線の一端と接続されるとともに、前記表示装置に接続されることに応じて前記表示装置から受け取る前記表示装置の仕様に関する情報と、前記表示装置へ出力する前記第1映像信号及び前記第2映像信号のいずれか一方とが含まれる第2信号を伝送可能な第2信号線の一端と接続されるインターフェース部と、前記第1信号線の他端に接続され、前記第1信号線を前記第1処理部及び前記第2処理部と電気的に接続するか或いは電気的に切断するかを切り替える第1切替部と、前記第2信号線の他端に接続され、前記第2信号線を前記第1処理部と前記第2処理部とのいずれに接続させるかを切り替える第2切替部と、を備える。
上記情報処理装置は、前記表示装置に表示させる映像信号を前記第1映像信号及び前記第2映像信号の一方から他方へ切り替える際に、前記第1切替部による切り替え及び前記第2切替部による切り替えを制御する制御部、を備えてもよい。
上記情報処理装置において、前記制御部は、前記表示装置に表示させる映像信号を前記第1映像信号から前記第2映像信号へ切り替える場合、前記第2信号線の接続先が前記第1処理部から前記第2処理部へ切り替わるように前記第2切替部を制御し、前記表示装置に表示させる映像信号を前記第2映像信号から前記第1映像信号へ切り替える場合、前記第2信号線の接続先が前記第2処理部から前記第1処理部へ切り替わるように前記第2切替部を制御してもよい。
上記情報処理装置において、前記制御部は、前記表示装置に表示させる映像信号を前記第1映像信号及び前記第2映像信号の一方から他方へ切り替える際に、前記第1信号線が前記第1処理部及び前記第2処理部と電気的に接続されている状態から一時的に電気的に切断されるように前記第1切替部を制御してもよい。
上記情報処理装置において、前記制御部は、前記第2切替部を制御することにより前記第2信号線の接続先を切り替えた後に、前記第1信号線が前記第1処理部及び前記第2処理部と一時的に電気的に切断されている状態から電気的に接続されるように前記第1切替部を制御してもよい。
上記情報処理装置において、前記第1切替部は、フォトMOS(Metal Oxide Semiconductor)リレーを用いて構成されてもよい。
また、本発明の第2態様に係る、表示装置との接続に応じた第1信号を伝送する第1信号線の一端と接続されるとともに、前記表示装置に接続されることに応じて前記表示装置から受け取る前記表示装置の仕様に関する情報と、前記表示装置へ出力する第1映像信号及び第2映像信号のいずれか一方とが含まれる第2信号を伝送可能な第2信号線の一端と接続されるインターフェース部を備える情報処理装置における制御方法は、第1処理部が、第1OS(Operating System)による処理に基づいて前記第1映像信号を生成するステップと、第2処理部が、第2OSによる処理に基づいて前記第2映像信号を生成するステップと、前記第1信号線の他端に接続された第1切替部が、前記第1信号線を前記第1処理部及び前記第2処理部と電気的に接続するか或いは電気的に切断するかを切り替えるステップと、前記第2信号線の他端に接続された第2切替部が、前記第2信号線を前記第1処理部と前記第2処理部とのいずれに接続させるかを切り替えるステップと、を有する。
本発明の上記態様によれば、複数のOSを搭載したシステムにおいて、複数のOSそれぞれの処理による表示を適切に切り替えることができる。
実施形態に係る情報処理装置のハードウェア構成の一例を示すブロック図。 実施形態に係る映像信号の切り替え制御の構成の一例を示すブロック図。 実施形態に係る映像信号の切り替え制御の制御タイミングの一例を示すタイミングチャート。 実施形態に係る映像信号の切り替え制御処理の一例を示すフローチャート。
以下、図面を参照しながら本発明の実施形態について詳しく説明する。
<第1の実施形態>
まず、本実施形態に係る情報処理装置の概要について説明する。
[情報処理装置のハードウェア構成]
図1は、本実施形態に係る情報処理装置10のハードウェア構成の一例を示すブロック図である。情報処理装置10は、例えばデスクトップ型のPC(Personal Computer)である。
情報処理装置10は、CPU110と、システムメモリ111と、記憶部112と、カメラ113と、SOC120と、システムメモリ121と、記憶部122と、カメラ123と、EC130と、電源回路140と、入力部150と、切替部160と、ディスプレイポート170とを備えている。
CPU110(第1処理部の一例)は、OS1に基づく処理を実行するCPU(Central Processing Unit)やチップセット(例えば、PCH:Platform Controller Hub)などを含んで構成されている。OS1は、OS(Operating System)の一例である。例えば、OS1は、Windows(登録商標)である。
CPU110に含まれるチップセットは、USB(Universal Serial Bus)、シリアルATA(AT Attachment)、SPI(Serial Peripheral Interface)バス、PCI(Peripheral Component Interconnect)バス、PCI-Expressバス、及びLPC(Low Pin Count)バスなどのコントローラを備えており複数のデバイスが接続される。例えば、複数のデバイスには、システムメモリ111、記憶部112、カメラ113、SOC120、EC130、切替部160などが含まれる。
また、CPU110は、映像表示に関連する処理を行うGPU(Graphic Processing Unit)など特定の演算及び処理を行なう構成を含んで構成されてもよい。
システムメモリ111は、CPU110が実行するプログラムの読み込み領域として、又は、実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。システムメモリ111は、例えば、複数個のDRAM(Dynamic Random Access Memory)などを含んで構成される。
記憶部112は、Flash-ROM(Read Only Memory)、HDD(Hard Disk Drive)、SSD(Solid State Drive)などを含んで構成される。例えば、記憶部112は、OS1や、OS1上で動作する各種ドライバや各種アプリケーションなどのプログラム、及び各種データなどを記憶する。
カメラ113は、OS1及びOS1上で動作するアプリケーションの機能により映像(動画、静止画など)を撮像する撮像装置である。例えば、カメラ113は、情報処理装置10を使用するユーザを撮像可能なように、情報処理装置10の前面側(通常、情報処理装置10を使用するユーザと対面する側)に設けられている。カメラ113は、CPU110の制御により撮像した映像データを出力する。CPU110は、カメラ113から出力される映像データを記憶部112に記憶させる。
SOC120(第2処理部の一例)は、例えばCPU、チップセット、GPUなどの複数のICが1チップ化されたSOC(System On a Chip)として構成されている。SOC120は、OS2に基づく処理を実行する。OS2は、OS(Operating System)の一例である。例えば、OS2は、Android(登録商標)である。SOC120は、システムメモリ121、記憶部122、カメラ123、CPU110、EC130、切替部160などと接続される。
システムメモリ121は、SOC120が実行するプログラムの読み込み領域として、又は、実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。システムメモリ121は、例えば、複数個のDRAMなどを含んで構成される。
記憶部122は、Flash-ROM、HDD、SSDなどを含んで構成される。例えば、記憶部122は、OS2や、OS2上で動作する各種ドライバや各種アプリケーションなどのプログラム、及び各種データなどを記憶する。
カメラ123は、OS2及びOS2上で動作するアプリケーションの機能により映像(動画、静止画など)を撮像する撮像装置である。例えば、カメラ123は、情報処理装置10を使用するユーザを撮像可能なように、情報処理装置10の前面側(通常、情報処理装置10を使用するユーザと対面する側)に設けられている。カメラ123は、SOC120の制御により撮像した映像データを出力する。SOC120は、カメラ123から出力される映像データを記憶部122に記憶させる。
EC130は、CPU110及びSOC120の処理に関わらず、各種デバイス(周辺装置やセンサ等)の監視及び制御を行うエンベデッドコントローラ(Embedded Controller)であり、マイクロコンピュータ(Microcomputer)の一例である。EC130は、電源制御や入力デバイスの制御(例えばキーボードコントローラ)などの機能を有する。例えば、EC120は、システムの起動や動作状態などに応じて、電源回路140から各部へ供給する電力の制御などを電源回路140に対して行う。また、EC130は、入力部150(例えば、キーボード)に対する操作入力に基づいて入力部150から操作信号を取得する。そして、EC130は、取得した操作信号をPU110及びSOC120のいずれか一方または両方へ送信する。また、EC130は、後述する映像信号の切り替え制御を行う。
電源回路140は、例えば、DC/DCコンバータ、AC/DCアダプタなどを含んで構成されている。例えば、電源回路140は、ACアダプタ(不図示)などの外部電源から供給される直流電圧を、情報処理装置10を動作させるために必要な複数の電圧に変換する。また、電源回路140は、EC130からの制御に基づいて、情報処理装置10の各部に電力を供給する。
入力部150は、例えば、ユーザの操作を受け付ける複数のキー(操作子の一例)が配列されたキーボード、またはユーザの操作を受け付けるマウスなどの入力デバイスからの操作信号を取得する。なお、入力部150は、タッチパネル、タッチパッドなどからの操作信号を取得してもよい。入力部150は、取得した操作信号をEC130へ送信する。
切替部160は、CPU110から出力された映像信号(以下、「第1映像信号」という)と、SOC120から出力された映像信号(以下、「第2映像信号」という)とのいずれか一方を、EC130の制御に基づいて選択的にディスプレイポート170へ出力する。第1映像信号は、CPU110がOS1による処理に基づいて生成した映像信号である。例えば、第1映像信号には、OS1のデスクトップ画面、OS1上で動作するアプリケーションのウィンドウ画面などの映像信号が含まれる。第2映像信号は、SOC120がOS2による処理に基づいて生成した映像信号である。例えば、第2映像信号には、OS2のデスクトップ画面、OS2上で動作するアプリケーションのウィンドウ画面などの映像信号が含まれる。
ディスプレイポート170(インターフェース部の一例)は、表示装置20が接続される映像インターフェース部の一例である。ディスプレイポート170は、接続されている表示装置20へ、第1映像信号及び第2映像信号のうち切替部160により選択された映像信号を出力する。
表示装置20は、例えば、液晶ディスプレイや有機ELディスプレイであり、ディスプレイポート170から出力された映像信号に基づく映像(例えば、デスクトップ画面やウィンドウ画面など)を表示する。
つまり、情報処理装置10は、OS1による処理に基づく第1映像信号とOS2による処理に基づく第2映像信号とを切り替えてディスプレイポート170を介して表示装置20へ表示させることが可能である。
なお、表示装置20は、情報処理装置10に外部接続される外部モニタ(外部ディスプレイ)であってもよいし、情報処理装置10と一体に構成される内蔵モニタであってもよい。情報処理装置10と表示装置20とが一体に構成されたPCは、オールインワンPCといもわれる。
[映像信号の切り替え制御の構成]
次に、情報処理装置10における映像信号の切り替え制御の構成について詳しく説明する。図2は、本実施形態に係る映像信号の切り替え制御の構成の一例を示すブロック図である。この図は、図1に示す情報処理装置10の構成のうち映像信号の切り替え制御に関する構成を詳述した図である。この図において、図1と対応する構成には同一の符号を付している。
情報処理装置10は、CPU110と、カメラ113と、SOC120と、カメラ123と、映像切替制御部130Aと、切替部160と、ディスプレイポート170とを備えている。映像切替制御部130Aは、例えばEC130が実行する機能構成の一つである。切替部160は、第1切替部161と、第2切替部162とを備えている。
CPU110及びSOC120のそれぞれは、USB Type-Cインターフェースを用いてディスプレイポート170に接続される。なお、CPU110及びSOC120のそれぞれは、USB Type-CインターフェースのUSB2.0を用いて他の各種デバイスとも接続される。図2に示す例では、CPU110にUSB Type-CインターフェースのUSB2.0を用いて接続されるデバイスの一例としてカメラ113、SOC120にUSB Type-CインターフェースのUSB2.0を用いて接続されるデバイスの一例としてカメラ123を示しているが、これらのデバイスに限定されるものではない。
CPU110及びSOC120のそれぞれは、USB Type-Cインターフェースを用いて接続されるディスプレイポート170に対して映像信号を出力する。CPU110及びSOC120のそれぞれとディスプレイポート170とを接続する信号線には、CC(Configuration Channel)信号(第1信号の一例)を伝送するCC信号線(第1信号線の一例)と、DP(DisplayPort)信号(第2信号の一例)を伝送するDP信号線(第2信号線の一例)とが含まれる。
CC信号線は、表示装置20とディスプレイポート170との接続に応じたCC信号を伝送する。例えば、CC信号は、表示装置20がディスプレイポート170に接続されているときにはHigh、接続されていないときにはLowになる。厳密には、単にHIghとLowではなく、USB Type-C Alternate Modeの規格に定められているプロトコルに基づいた通信が行われる。ここでは、説明を容易にするため、表示装置20がディスプレイポート170に接続されているときのCC信号をHigh、接続されていないときのCC信号をLowとして説明している。CPU110及びSOC120のそれぞれに接続されるそれぞれのCC信号線は、第1切替部161を介してディスプレイポート170と接続される。
第1切替部161は、例えば、フォトMOS(Metal Oxide Semiconductor)リレーを用いて構成されている。第1切替部161は、ディスプレイポート170に一端が接続されているCC信号線の他端に接続され、当該CC信号線をCPU110及びSOC120と電気的に接続するか或いは電気的に切断するかを切り替える。
例えば図2に示すように、ディスプレイポート170に一端が接続されているCPU110側のCC信号線の他端が第1切替部161の端子aに接続されている。また、CPU110に一端が接続されているCPU110側のCC信号線の他端が第1切替部161の端子bに接続されている。また、ディスプレイポート170に一端が接続されているSOC120側のCC信号線の他端が第1切替部161の端子cに接続されている。また、SOC120に接続されているSOC120側のCC信号線の他端が第1切替部161の端子dに接続されている。
第1切替部161のスイッチの切り替えを制御する制御端子eには、映像切替制御部130Aに一端が接続されたCC制御信号線の他端が接続されている。CC制御信号線は、映像切替制御部130Aから出力されるCC制御信号を伝送する。例えば、CC制御信号がHighの場合に、端子aと端子b及び端子cと端子dがそれぞれ電気的に接続された状態となる。また、CC制御信号がLowの場合に、端子aと端子b及び端子cと端子dがそれぞれ電気的に切断された状態となる。
すなわち、CC制御信号がHighのときには、CPU110側のCC信号線とSOC120側のCC信号線とのいずれもディスプレイポート170と電気的に接続された状態となる。このとき、ディスプレイポート170に表示装置20が接続されているため、CC信号は例えばHighになる。一方、CC制御信号がLowのときには、CPU110側のCC信号線とSOC120側のCC信号線とのいずれもディスプレイポート170と電気的に切断された状態となる。このとき、ディスプレイポート170に表示装置20が接続されているものの、CPU110及びSOC120側からみてCC信号線の先が表示装置20と接続されていない状態となるため、CC信号は例えばLowになる。
DP信号線は、ディスプレイポート170に接続された表示装置20の仕様に関する情報が含まれるEDID(Extended Display Identification Data)や、CPU110及びSOC120から出力される映像信号などのDP信号を伝送する。CPU110及びSOC120とのそれぞれに接続されるDP信号線は、第2切替部162を介してディスプレイポート170と接続される。
EDIDは、VESA(Video Electronics Standards Association)規格により規定された表示装置20の仕様(表示解像度やリフレッシュレートなど)に関する情報を機器間でやり取りするためのデータ形式である。EDIDには、機器のメーカ名、型番、シリアルナンバー、画面サイズ、表示解像度(表示画素数)、アスペクト比、リフレッシュレートなどのデータの記述可能である。
第2切替部162は、例えばトランジスタを用いたスイッチ回路や、アナログスイッチIC、ビデオスイッチICなどを用いて構成されている。第2切替部162は、ディスプレイポート170に一端が接続されているDP信号線の他端に接続され、DP信号線をCPU110とSOC120とのいずれに接続させるかを切り替える。
例えば図2に示すように、ディスプレイポート170に一端が接続されているDP信号線の他端が第2切替部162の端子aに接続されている。また、CPU110に一端が接続されているCPU110側のDP信号線の他端が第2切替部162の端子bに接続されている。また、SOC120に一端が接続されているSOC120側のDP信号線の他端が第2切替部162の端子cに接続されている。
第2切替部162のスイッチの切り替えを制御する制御端子dには、映像切替制御部130Aに一端が接続されたDP制御信号線の他端が接続されている。DP制御信号線は、映像切替制御部130Aから出力されるDP制御信号を伝送する。例えば、DP制御信号がHighの場合に、端子aと端子bが電気的に切断され端子aと端子cが電気的に接続された状態となる。また、DP制御信号がLowの場合に、端子aと端子cが電気的に切断され端子aと端子bが電気的に接続された状態となる。
すなわち、DP制御信号がHighのときには、SOC120側のDP信号線がディスプレイポート170と電気的に接続された状態となる。この状態では、ディスプレイポート170に接続されている表示装置20から発行されたEDIDをSOC120が受け取ることが可能であり、且つSOC120からEDIDに対応した映像信号をディスプレイポート170を介して表示装置20へ出力することが可能である。一方、DP制御信号がLowのときには、CPU110側のDP信号線がディスプレイポート170と電気的に接続された状態となる。この状態では、ディスプレイポート170に接続されている表示装置20から発行されたEDIDをCPU110が受け取ることが可能であり、且つCPU110からEDIDに対応した映像信号をディスプレイポート170を介して表示装置20へ出力することが可能である。
映像切替制御部130A(制御部の一例)は、表示装置20に表示させる映像信号を第1映像信号及び第2映像信号の一方から他方へ切り替える際に、第1切替部161による切り替え及び第2切替部162による切り替えを制御する。
例えば、映像切替制御部130Aは、表示装置20に表示させる映像信号を第1映像信号から第2映像信号へ切り替える場合、DP信号線の接続先がCPU110からSOC120へ切り替わるように第2切替部162を制御する。具体的には、映像切替制御部130Aは、表示装置20に表示させる映像信号を第1映像信号から第2映像信号へ切り替える場合、例えばDP制御信号をLowからHighに制御する。
また、映像切替制御部130Aは、表示装置20に表示させる映像信号を第2映像信号から第1映像信号へ切り替える場合、DP信号線の接続先がSOC120からCPU110へ切り替わるように第2切替部162を制御する。具体的には、映像切替制御部130Aは、表示装置20に表示させる映像信号を第2映像信号から第1映像信号へ切り替える場合、例えばDP制御信号をHighからLowに制御する。
また、映像切替制御部130Aは、表示装置20に表示させる映像信号を第1映像信号及び第2映像信号の一方から他方へ切り替える際に、CC信号線が第1処理部及び第2処理部と電気的に接続されている状態から一時的に電気的に切断されるように第1切替部161を制御する。例えば、映像切替制御部130Aは、表示装置20に表示させる映像信号を第1映像信号及び第2映像信号の一方から他方へ切り替える際に、CC制御信号をHighから一時的にLowに制御する。
また、映像切替制御部130Aは、第2切替部162を制御することによりDP信号線の接続先を切り替えた後に、CC信号線がCPU110及び前記SOC120と一時的に電気的に切断されている状態から電気的に接続されるように第1切替部161を制御する。すなわち、映像切替制御部130Aは、映像信号を切り替える際には、CC制御信号をHighからLowにするとともに、DP制御信号をLowからHighまたはHighからLowに制御した後に、Lowに制御したCC制御信号をHighに戻す。
図3は、本実施形態に係る映像信号の切り替え制御の制御タイミングの一例を示すタイミングチャートである。この図は、横軸を時間(t)軸として、第2映像信号から第1映像信号へ切り替える際の、DP制御信号、DP信号接続先の切り替え、CC制御信号、及びCC信号それぞれのタイミングの関係を示している。
まず、時刻t1において、映像切替制御部130Aは、CC制御信号をHighからLowに制御する。この制御に応じて、第1切替部161の接続が切り替わり、CC信号がHighからLowになる。次に、時刻t2において、映像切替制御部130Aは、DP制御信号をHighからLowに制御する。この制御に応じて、第2切替部162の接続が切り替わり、DP信号の接続先が、OS2に基づく処理を実行するSOC120からOS1に基づく処理を実行するCPU110へと切り替わる。図示する例では、時刻t2から時刻t3までの期間で、第2切替部162の接続が切り替わる。その後、時刻t4において、映像切替制御部130Aは、CC制御信号をLowからHighに制御する。この制御に応じて、第1切替部161の接続が切り替わり、CC信号がLowからHighになる。ここで、時刻t4は、第2切替部162の接続の切り替えが完了した後の時刻に予め設定されている。例えば、時刻t4は、第1切替部161の仕様などに基づいて第2切替部162の接続の切り替えが完了した後になるように、時刻t2に対して予め設定された時間後の時刻に予め設定されている。
これにより、ディスプレイポート170に表示装置20が接続されている状態であるにもかかわらず、表示装置20が一旦非接続となってその後再び接続された場合と同様のCC信号の波形となる。そのため、表示装置20との接続の初期化が行われ、CPU110及びSOC120のうちDP信号線がディスプレイポート170と電気的に接続されている方(すなわち、接続を切り替えた後の方)が、表示装置20からEDIDを受け取ることができ、EDIDに対応した映像信号を出力することができる。
なお、図示する例では、CC制御信号をHighからLowに制御した後にDP制御信号をHighからLowに制御する例を示しているが、これに限定されない。CC制御信号をHighからLowに制御するタイミングと、DP制御信号をHighからLowに制御するタイミングとは、どちらが先であってもよいし、同時であってもよい。
また、第1映像信号から第2映像信号へ切り替える場合、図2に示すタイミングチャートに対して、映像切替制御部130Aは、時刻t2において、DP制御信号をLowからHighに制御することのみが異なる。CC制御信号の制御タイミングについては、第2映像信号から第1映像信号へ切り替える場合と同様である。
[映像信号の切り替え制御処理の動作]
次に、図4を参照して、情報処理装置10が実行する映像信号の切り替え制御処理の動作について説明する。図4は、本実施形態に係る映像信号の切り替え制御処理の一例を示すフローチャートである。
(ステップS101)映像切替制御部130Aは、映像信号の切り替えイベントの有無を判定する。
ここで、映像信号の切り替えイベントとは、例えば、OS1による画面とOS2による画面のいずれを表示させるかを選択するためのUI(User Interface)に対するユーザの操作イベントである。このUIは、OS1またはOS2上で動作するドライバやアプリケーションのプログラムによる機能により表示装置20に表示される操作アイコンなどである。例えば、現在、OS1による画面が表示装置20に表示されている場合(すなわち、第1映像信号がディスプレイポート170から出力されている場合)、OS1上で動作するドライバやアプリケーションのプログラムによる機能によりOS1による画面からOS2による画面へ切り替えるためのUIが表示装置20に表示される。このUIに対してユーザが操作することにより、第1映像信号から第2映像信号への切り替えイベントが発生する。
また、映像信号の切り替えイベントは、情報処理装置10の動作状態の遷移にともなうイベントであってもよい。例えば、OS1の動作状態がスタンバイ状態(スリープ状態)で、OS2に基づく処理により表示装置20に時刻情報などが表示されている場合、OS1の動作状態がスタンバイ状態(スリープ状態)から通常動作へ復帰(起動)することに応じて、第2映像信号から第1映像信号への切り替えイベントが発生してもよい。OS1の動作状態がスタンバイ状態(スリープ状態)から通常動作へ復帰(起動)するトリガは、ユーザのキーボードに対する操作であってもよいし、情報処理装置10が人物の接近を検出するセンサを有する場合には人物の接近を検出することであってもよい。
ステップS101において、映像切替制御部130Aは、映像信号の切り替えイベントが無いと判定した場合(NO)、ステップS101の処理を再び実行する。一方、映像切替制御部130Aは、映像信号の切り替えイベントありと判定した場合(YES)、ステップS103の処理に進む。
(ステップS103)映像切替制御部130Aは、CC信号線が第1処理部及び第2処理部と電気的に接続されている状態から電気的に切断されるように第1切替部161の接続を切り替える制御をする。例えば、映像切替制御部130Aは、CC制御信号をHighからLowに制御する。そして、ステップS105の処理に進む。
(ステップS105)映像切替制御部130Aは、第2切替部162の接続を切り替える制御をする。例えば、映像切替制御部130Aは、表示装置20に表示させる映像信号を第1映像信号から第2映像信号へ切り替える場合、DP信号線の接続先がCPU110からSOC120へ切り替わるように第2切替部162を制御する。具体的には、映像切替制御部130Aは、表示装置20に表示させる映像信号を第1映像信号から第2映像信号へ切り替える場合、例えばDP制御信号をLowからHighに制御する。また、映像切替制御部130Aは、表示装置20に表示させる映像信号を第2映像信号から第1映像信号へ切り替える場合、DP信号線の接続先がSOC120からCPU110へ切り替わるように第2切替部162を制御する。具体的には、映像切替制御部130Aは、表示装置20に表示させる映像信号を第2映像信号から第1映像信号へ切り替える場合、例えばDP制御信号をHighからLowに制御する。そして、ステップS107の処理に進む。
(ステップS107)
映像切替制御部130Aは、CC信号線がCPU110及び前記SOC120と電気的に切断されている状態から電気的に接続されるように第1切替部161の接続を切り替える制御をする。例えば、映像切替制御部130Aは、CC制御信号をLowからHighに戻す。
なお、前述したように、ステップS103とステップS105の順番は逆にしてもよいし、同時にしてもよい。
以上説明したように、本実施形態に係る情報処理装置10は、OS1(第1OS)による処理に基づいて第1映像信号を生成するCPU110(第1処理部の一例)と、OS2(第2OS)による処理に基づいて第2映像信号を生成するSOC120(第2処理部の一例)と、ディスプレイポート170(インターフェース部の一例)と、第1切替部161と、第2切替部162とを備えている。ディスプレイポート170は、表示装置20との接続に応じたCC信号(第1信号の一例)を伝送するCC信号線(第1信号線の一例)の一端と接続されている。また、ディスプレイポート170は、表示装置20に接続されることに応じて表示装置20から受け取る表示装置20の仕様に関する情報(例えば、EDID)と、表示装置20へ出力する第1映像信号及び第2映像信号のいずれか一方とが含まれるDP信号(第2信号の一例)を伝送可能なDP信号線(第2信号線の一例)の一端と接続されている。第1切替部161は、ディスプレイポート170に一端が接続されたCC信号線の他端に接続され、CC信号線をCPU110及びSOC120と電気的に接続するか或いは電気的に切断するかを切り替える。第2切替部162は、ディスプレイポート170に一端が接続されたDP信号線の他端に接続され、DP信号線をCPU110とSOC120とのいずれに接続させるかを切り替える。
これにより、情報処理装置10は、複数のOSを搭載したシステムにおいて、複数のOSそれぞれの処理による映像信号を切り替えて表示装置20に表示させる際に、表示装置20が接続されたままの状態でも映像信号の切り替えとともにCC信号線を電気的に切断した後に接続させることが可能である。よって、情報処理装置10は、表示装置20が接続されたままの状態でも映像信号の切り替えの際に、接続処理を初期化してEDIDを受け取ることができるため、複数のOSを搭載したシステムにおいて、複数のOSそれぞれの処理による表示を適切に切り替えることができる。
また、情報処理装置10は、表示装置20に表示させる映像信号を第1映像信号及び第2映像信号の一方から他方へ切り替える際に、第1切替部161による切り替え及び第2切替部162による切り替えを制御する映像切替制御部130A(制御部の一例)を備えている。
これにより、情報処理装置10は、映像信号の切り替えイベントが生じた場合に、映像信号を切り替える制御とCC信号を電気的に切断した後に接続させる制御とを行うことができるため、複数のOSそれぞれの処理による表示を適切に切り替えることができる。
また、映像切替制御部130Aは、表示装置20に表示させる映像信号を第1映像信号から第2映像信号へ切り替える場合、DP信号線の接続先がCPU110からSOC120へ切り替わるように第2切替部162を制御する。また、映像切替制御部130Aは、表示装置20に表示させる映像信号を第2映像信号から第1映像信号へ切り替える場合、DP信号線の接続先がSOC120からCPU110へ切り替わるように第2切替部162を制御する。
これにより、情報処理装置10は、OS1による処理に基づく第1映像信号からOS2による処理に基づく第2映像信号への切り替えも、OS2による処理に基づく第2映像信号からOS1による処理に基づく第1映像信号への切り替えも適切に制御することができる。すなわち、情報処理装置10は、OS1による画面からOS2による画面への切り替えも、OS2による画面からOS1による画面への切り替えも適切に制御することができる。
また、映像切替制御部130Aは、表示装置20に表示させる映像信号を第1映像信号及び第2映像信号の一方から他方へ切り替える際に、CC信号線がCPU110及びSOC120と電気的に接続されている状態から一時的に電気的に切断されるように第1切替部161を制御する。
これにより、情報処理装置10は、表示装置20が接続されたままの状態でも、映像信号の切り替えの際に、接続処理を初期化してEDIDを受け取ることができるため、複数のOSそれぞれの処理による表示を適切に切り替えることができる。
また、映像切替制御部130Aは、第2切替部162を制御することによりDP信号線の接続先を切り替えた後に、CC信号線がCPU110及びSOC120と一時的に電気的に切断されている状態から電気的に接続されるように第1切替部161を制御する。
これにより、情報処理装置10は、映像信号の切り替えに応じてDP信号線の接続先が切り替わった後にEDIDが表示装置20から伝送されるため、CPU110及びSOC120のうち切り替え後の映像信号を出力する側がEDIDを受け取ることができる。
また、第1切替部161は、フォトMOSリレーを用いて構成されているため、双方向の通信が可能である。これにより、第1切替部161は、CC信号線におけるCC信号の通信を阻害することがない。よって、USB Type-Cインターフェースを用いて接続される他のデバイス(例えば、カメラ113、カメラ123など)への通信を阻害することがない。
また、本実施形態に係る情報処理装置10における制御方法は、表示装置20との接続に応じたCC信号を伝送するCC信号線の一端と接続されるとともに、表示装置20に接続されることに応じて表示装置20から受け取る表示装置20の仕様に関する情報(例えば、EDID)と、表示装置20へ出力する第1映像信号及び第2映像信号のいずれか一方とが含まれるDP信号を伝送可能なDP信号線の一端と接続されるディスプレイポート170を備える情報処理装置10における制御方法であって、第1処理ステップと、第2処理ステップと、第1切り替えステップと、第2切り替えステップとを含む。第1処理ステップにおいて、CPU110が、OS1による処理に基づいて第1映像信号を生成する。第2処理ステップにおいて、SOC120が、OS2による処理に基づいて2映像信号を生成する。第1切り替えステップにおいて、CC信号線の他端に接続された第1切替部161が、CC信号線をCPU110及びSOC120と電気的に接続するか或いは電気的に切断するかを切り替える。第2切り替えステップにおいて、DP信号線の他端に接続された第2切替部162が、DP信号線をCPU110とSOC120とのいずれに接続させるかを切り替える。
これにより、情報処理装置10における制御方法は、複数のOSを搭載したシステムにおいて、複数のOSそれぞれの処理による映像信号を切り替えて表示装置20に表示させる際に、表示装置20が接続されたままの状態でも映像信号の切り替えとともにCC信号線を電気的に切断した後に接続させることが可能である。よって、情報処理装置10における制御方法は、表示装置20が接続されたままの状態でも映像信号の切り替えの際に、接続処理を初期化してEDIDを受け取ることができるため、複数のOSを搭載したシステムにおいて、複数のOSそれぞれの処理による表示を適切に切り替えることができる。
以上、図面を参照してこの発明の実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。例えば、上記の各実施形態で説明した構成は、任意に組み合わせてもよい。
また、上記実施形態では、第1切替部161がフォトMOSリレーを用いて構成される例を示したが、これに限定されるものではない。例えば、双方向の導通特性を有する他の切り替えデバイスを用いて構成してもよい。
また、上記実施形態では、ディスプレイポート170に表示装置20が接続されている例を示したが、ディスプレイポート170を他の映像出力インターフェースに変換してから表示装置20と接続されてもよい。
また、上記実施形態では、映像切替制御部130AがEC130に含まれる構成例を示したが、これに限定されるものではない。EC130は、マイクロコンピュータの一例であって、これに限定されるものではない。
また、上記実施形態では、OS1に基づく処理を実行する第1処理部の一例として、CPUやチップセットなどの複数のICを含んで構成されるCPU110を例に説明し、OS2に基づく処理を実行する第2処理部の一例として、CPU、チップセット、GPUなどの複数のICが1チップ化されたSOC120を例に説明したが、これに限定されるものではない。例えば、OS1に基づく処理を実行する第1処理部が複数のICが1チップ化されたSOCとして構成されてもよいし、OS2に基づく処理を実行する第2処理部が、CPUやチップセットなどの複数のICを含んで構成されてもよい。
また、上記実施形態では、OS1がWindows(登録商標)、OS2がAndroid(登録商標)である例を説明したが、OSの種類と組合せはこれに限定されるものではない。例えば、OS1とOS2は、同種類のOSであってもよい。例えば、OS1とOS2のいずれもWindows(登録商標)であってもよいし、いずれもAndroid(登録商標)であってもよい。また、OS1とOS2のいずれか一方または両方を、Windows(登録商標)及びAndroid(登録商標)以外のOSとしてもよい。
また、上述した情報処理装置10は、内部にコンピュータシステムを有している。そして、上述した情報処理装置10のそれぞれが備える各構成の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述した情報処理装置10のそれぞれが備える各構成における処理を行ってもよい。ここで、「記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行する」とは、コンピュータシステムにプログラムをインストールすることを含む。ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、インターネットやWAN、LAN、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、CD-ROM等の非一過性の記録媒体であってもよい。
また、記録媒体には、当該プログラムを配信するために配信サーバからアクセス可能な内部又は外部に設けられた記録媒体も含まれる。なお、プログラムを複数に分割し、それぞれ異なるタイミングでダウンロードした後に情報処理装置10が備える各構成で合体される構成や、分割されたプログラムのそれぞれを配信する配信サーバが異なっていてもよい。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であってもよい。
また、上述した実施形態における情報処理装置10が備える各機能の一部、または全部を、LSI(Large Scale Integration)等の集積回路として実現してもよい。各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はLSIに限らず専用回路、または汎用プロセッサで実現してもよい。また、半導体技術の進歩によりLSIに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。
10 情報処理装置、110 CPU、111 システムメモリ、112 記憶部、113 カメラ、120 SOC、121 システムメモリ、122 記憶部、123 カメラ、130 EC、130A 映像切替制御部、140 電源回路、150 入力部、160 切替部、161 第1切替部、162 第2切替部、170 ディスプレイポート

Claims (9)

  1. 第1OS(Operating System)による処理に基づいて第1映像信号を生成する第1処理部と、
    第2OSによる処理に基づいて第2映像信号を生成する第2処理部と、
    表示装置との接続に応じた第1信号を伝送する第1信号線の一端と接続されるとともに、前記表示装置に接続されることに応じて前記表示装置から受け取る前記表示装置の仕様に関する情報と、前記表示装置へ出力する前記第1映像信号及び前記第2映像信号のいずれか一方とが含まれる第2信号を伝送可能な第2信号線の一端と接続されるインターフェース部と、
    前記第1信号線の他端に接続され、前記第1信号線が記第1処理部及び前記第2処理部の両方と電気的に接続された状態と電気的に切断された状態とを切り替える第1切替部と、
    前記第2信号線の他端に接続され、前記第2信号線を前記第1処理部と前記第2処理部とのいずれに接続させるかを切り替える第2切替部と、
    を備え、
    前記第2信号線は、前記第1処理部及び前記第2処理部の両方と前記表示装置との前記第1信号線を介した電気的な接続が切断された状態から接続されることに応じて、前記表示装置から受け取る前記表示装置の仕様に関する情報を伝送し、
    前記第1信号線と前記第2信号線とのそれぞれは、前記インターフェース部としてのディスプレイポートに接続されるCC(Configuration Channel)信号線とDP(DisplayPort)信号線である、
    情報処理装置。
  2. 前記表示装置に表示させる映像信号を前記第1映像信号及び前記第2映像信号の一方から他方へ切り替える際に、前記第1切替部による切り替え及び前記第2切替部による切り替えを制御する制御部、
    を備える請求項1に記載の情報処理装置。
  3. 前記制御部は、
    前記表示装置に表示させる映像信号を前記第1映像信号から前記第2映像信号へ切り替える場合、前記第2信号線の接続先が前記第1処理部から前記第2処理部へ切り替わるように前記第2切替部を制御し、
    前記表示装置に表示させる映像信号を前記第2映像信号から前記第1映像信号へ切り替える場合、前記第2信号線の接続先が前記第2処理部から前記第1処理部へ切り替わるように前記第2切替部を制御する、
    請求項2に記載の情報処理装置。
  4. 前記制御部は、
    前記表示装置に表示させる映像信号を前記第1映像信号及び前記第2映像信号の一方から他方へ切り替える際に、前記第1信号線が前記第1処理部及び前記第2処理部と電気的に接続されている状態から一時的に電気的に切断されるように前記第1切替部を制御する、
    請求項2または請求項3に記載の情報処理装置。
  5. 前記制御部は、
    前記第2切替部を制御することにより前記第2信号線の接続先を切り替えた後に、前記第1信号線が前記第1処理部及び前記第2処理部と一時的に電気的に切断されている状態から電気的に接続されるように前記第1切替部を制御する、
    請求項4に記載の情報処理装置。
  6. 前記第1切替部は、
    フォトMOS(Metal Oxide Semiconductor)リレーを用いて構成されている、
    請求項1から請求項5のいずれか一項に記載の情報処理装置。
  7. 情報処理装置及び表示装置を備える情報処理システムであって、
    第1OS(Operating System)による処理に基づいて第1映像信号を生成する第1処理部と、
    第2OSによる処理に基づいて第2映像信号を生成する第2処理部と、
    前記表示装置との接続に応じた第1信号を伝送する第1信号線の一端と接続されるとともに、前記表示装置に接続されることに応じて前記表示装置から受け取る前記表示装置の仕様に関する情報と、前記表示装置へ出力する前記第1映像信号及び前記第2映像信号のいずれか一方とが含まれる第2信号を伝送可能な第2信号線の一端と接続されるインターフェース部と、
    前記第1信号線の他端に接続され、前記第1信号線が記第1処理部及び前記第2処理部の両方と電気的に接続された状態と電気的に切断された状態とを切り替える第1切替部と、
    前記第2信号線の他端に接続され、前記第2信号線を前記第1処理部と前記第2処理部とのいずれに接続させるかを切り替える第2切替部と、
    を備え、
    前記第2信号線は、前記第1処理部及び前記第2処理部の両方と前記表示装置との前記第1信号線を介した電気的な接続が切断された状態から接続されることに応じて、前記表示装置から受け取る前記表示装置の仕様に関する情報を伝送する、
    情報処理システム
  8. 表示装置との接続に応じた第1信号を伝送する第1信号線の一端と接続されるとともに、前記表示装置に接続されることに応じて前記表示装置から受け取る前記表示装置の仕様に関する情報と、前記表示装置へ出力する第1映像信号及び第2映像信号のいずれか一方とが含まれる第2信号を伝送可能な第2信号線の一端と接続されるインターフェース部を備える情報処理装置における制御方法であって、
    第1処理部が、第1OS(Operating System)による処理に基づいて前記第1映像信号を生成するステップと、
    第2処理部が、第2OSによる処理に基づいて前記第2映像信号を生成するステップと、
    前記第1信号線の他端に接続された第1切替部が、前記第1信号線が記第1処理部及び前記第2処理部の両方と電気的に接続された状態と電気的に切断された状態とを切り替えるステップと、
    前記第2信号線の他端に接続された第2切替部が、前記第2信号線を前記第1処理部と前記第2処理部とのいずれに接続させるかを切り替えるステップと、
    を有し、
    前記第2信号線は、前記第1処理部及び前記第2処理部の両方と前記表示装置との前記第1信号線を介した電気的な接続が切断された状態から接続されることに応じて、前記表示装置から受け取る前記表示装置の仕様に関する情報を伝送し、
    前記第1信号線と前記第2信号線とのそれぞれは、前記インターフェース部としてのディスプレイポートに接続されるCC(Configuration Channel)信号線とDP(DisplayPort)信号線である、
    制御方法。
  9. 表示装置と、前記表示装置との接続に応じた第1信号を伝送する第1信号線の一端と接続されるとともに、前記表示装置に接続されることに応じて前記表示装置から受け取る前記表示装置の仕様に関する情報と、前記表示装置へ出力する第1映像信号及び第2映像信号のいずれか一方とが含まれる第2信号を伝送可能な第2信号線の一端と接続されるインターフェース部を備える情報処理装置とを備える情報処理システムにおける制御方法であって、
    第1処理部が、第1OS(Operating System)による処理に基づいて前記第1映像信号を生成するステップと、
    第2処理部が、第2OSによる処理に基づいて前記第2映像信号を生成するステップと、
    前記第1信号線の他端に接続された第1切替部が、前記第1信号線が記第1処理部及び前記第2処理部の両方と電気的に接続された状態と電気的に切断された状態とを切り替えるステップと、
    前記第2信号線の他端に接続された第2切替部が、前記第2信号線を前記第1処理部と前記第2処理部とのいずれに接続させるかを切り替えるステップと、
    を有し、
    前記第2信号線は、前記第1処理部及び前記第2処理部の両方と前記表示装置との前記第1信号線を介した電気的な接続が切断された状態から接続されることに応じて、前記表示装置から受け取る前記表示装置の仕様に関する情報を伝送する、
    制御方法。
JP2020211398A 2020-12-21 2020-12-21 情報処理装置、情報処理システム、及び制御方法 Active JP7130724B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020211398A JP7130724B2 (ja) 2020-12-21 2020-12-21 情報処理装置、情報処理システム、及び制御方法
US17/451,962 US11482189B2 (en) 2020-12-21 2021-10-22 Information processing apparatus and control method
EP21212115.6A EP4024388A1 (en) 2020-12-21 2021-12-02 Information processing apparatus and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020211398A JP7130724B2 (ja) 2020-12-21 2020-12-21 情報処理装置、情報処理システム、及び制御方法

Publications (2)

Publication Number Publication Date
JP2022098068A JP2022098068A (ja) 2022-07-01
JP7130724B2 true JP7130724B2 (ja) 2022-09-05

Family

ID=78821237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020211398A Active JP7130724B2 (ja) 2020-12-21 2020-12-21 情報処理装置、情報処理システム、及び制御方法

Country Status (3)

Country Link
US (1) US11482189B2 (ja)
EP (1) EP4024388A1 (ja)
JP (1) JP7130724B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005100241A (ja) 2003-09-26 2005-04-14 Osaka Micro Computer Inc 映像切り替え器
CN201403147Y (zh) 2008-12-19 2010-02-10 康佳集团股份有限公司 高清晰数字多媒体接口切换开关

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3358481B2 (ja) 1997-01-29 2002-12-16 株式会社日立製作所 ディスプレイ装置
JP2009003882A (ja) * 2007-06-25 2009-01-08 Toshiba Corp データ受信装置及びデータ送受信方法
KR102127381B1 (ko) * 2013-03-29 2020-06-26 엘지전자 주식회사 전자 종이 디스플레이 패널을 이용하는 모바일 디바이스 및 제어 방법
TW201631464A (zh) * 2015-02-26 2016-09-01 鴻富錦精密工業(武漢)有限公司 顯示控制系統及方法
JP2019199024A (ja) 2018-05-16 2019-11-21 株式会社リコー 電子黒板、動作保証判断方法、プログラム、表示システム
CN110554824A (zh) 2018-06-01 2019-12-10 深圳市鸿合创新信息技术有限责任公司 一种多操作系统电子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005100241A (ja) 2003-09-26 2005-04-14 Osaka Micro Computer Inc 映像切り替え器
CN201403147Y (zh) 2008-12-19 2010-02-10 康佳集团股份有限公司 高清晰数字多媒体接口切换开关

Also Published As

Publication number Publication date
JP2022098068A (ja) 2022-07-01
US11482189B2 (en) 2022-10-25
EP4024388A1 (en) 2022-07-06
US20220199051A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
JP5009519B2 (ja) フラットパネルコントローラ中の仮想拡張ディスプレイ識別データ(edid)
EP1134645B1 (en) Power saving method and device for display
US8725917B2 (en) Chip and computer system
US8233000B1 (en) System and method for switching between graphical processing units
EP2017819A2 (en) Display apparatus, host device and control methods thereof
US20050235221A1 (en) Computer, display device setting method, and program
USH2186H1 (en) Acquisition of extended display identification data (EDID) in a display controller in a power up mode from a power down mode
US20110113166A1 (en) Method and Apparatus of USB 3.0 Based Computer, Console and Peripheral Sharing
US8259119B1 (en) System and method for switching between graphical processing units
US8766956B2 (en) Automatic activity detection in a display controller
US20060082584A1 (en) Acquisition of extended display identification data (EDID) using inter-IC (I2C) protocol
US20060082569A1 (en) Power management in a display controller
US20090160733A1 (en) Information processing device and display control method
US7685477B2 (en) System and method for auxiliary channel error messaging
US9110624B2 (en) Output restoration with input selection
JP6140006B2 (ja) 情報処理装置及び出力制御方法
JP2022022114A (ja) 表示システムおよび表示装置
JP2015179330A (ja) 電子機器および表示方法
US11327548B2 (en) Information processing apparatus and control method
US20050021722A1 (en) Remote management unit with power control
US11017492B2 (en) Video signal switching for use with an external graphics processing unit device
US20120144181A1 (en) Motherboard and method for displaying host system parameter
US20090079687A1 (en) Load sensing forced mode lock
JP7130724B2 (ja) 情報処理装置、情報処理システム、及び制御方法
TW200825897A (en) Multi-monitor displaying system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220824

R150 Certificate of patent or registration of utility model

Ref document number: 7130724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350