JP7129630B2 - Light-emitting element and method for manufacturing light-emitting element - Google Patents

Light-emitting element and method for manufacturing light-emitting element Download PDF

Info

Publication number
JP7129630B2
JP7129630B2 JP2020050778A JP2020050778A JP7129630B2 JP 7129630 B2 JP7129630 B2 JP 7129630B2 JP 2020050778 A JP2020050778 A JP 2020050778A JP 2020050778 A JP2020050778 A JP 2020050778A JP 7129630 B2 JP7129630 B2 JP 7129630B2
Authority
JP
Japan
Prior art keywords
layer
type
gan layer
light
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020050778A
Other languages
Japanese (ja)
Other versions
JP2020181976A (en
Inventor
斉一 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to US16/844,167 priority Critical patent/US11538962B2/en
Publication of JP2020181976A publication Critical patent/JP2020181976A/en
Application granted granted Critical
Publication of JP7129630B2 publication Critical patent/JP7129630B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、発光素子および発光素子の製造方法に関する。 The present invention relates to a light-emitting device and a method for manufacturing a light-emitting device.

特許文献１には、窒化物半導体の半導体積層構造中に、高濃度にｐ型不純物がドープされたｐ型ＧａＮと、高濃度にｎ型不純物がドープされたｎ型ＧａＮ層とのトンネル接合を含む発光素子が開示されている。このような発光素子において、駆動電圧をさらに低減させることが望まれている。 Patent Document 1 describes a tunnel junction between a p-type GaN layer heavily doped with p-type impurities and an n-type GaN layer heavily doped with n-type impurities in a semiconductor multilayer structure of a nitride semiconductor. A light emitting device comprising: In such a light-emitting device, further reduction in driving voltage is desired.

特開２００８－７８２９７号公報JP 2008-78297 A

本発明は、窒化物半導体の半導体積層構造中にトンネル接合を形成しつつ、駆動電圧を低減させることができる発光素子および発光素子の製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a light-emitting device and a method for manufacturing a light-emitting device capable of reducing a driving voltage while forming a tunnel junction in a semiconductor laminated structure of a nitride semiconductor.

本発明の一態様によれば、発光素子は、ｎ型不純物がドープされた第１のｎ型窒化物半導体層と、前記第１のｎ型窒化物半導体層上に設けられた第１の発光層と、前記第１の発光層上に設けられ、ｐ型不純物がドープされたｐ型ＧａＮ層と、前記ｐ型ＧａＮ層上に設けられ、前記第１のｎ型窒化物半導体層よりも高い不純物濃度のｎ型不純物がドープされたｎ型ＧａＮ層と、前記ｐ型ＧａＮ層と前記ｎ型ＧａＮ層との間に設けられ、前記ｎ型ＧａＮ層と前記ｐ型ＧａＮ層とが形成する空乏層の幅以下の厚さを有するノンドープＧａＮ層と、前記ｎ型ＧａＮ層上に設けられ、ｎ型不純物がドープされた第２のｎ型窒化物半導体層と、前記第２のｎ型窒化物半導体層上に設けられた第２の発光層と、前記第２の発光層上に設けられ、ｐ型不純物がドープされたｐ型窒化物半導体層と、を備える。
本発明の一態様によれば、発光素子の製造方法は、ｎ型不純物がドープされた第１のｎ型窒化物半導体層を形成する工程と、前記第１のｎ型窒化物半導体層上に、第１の発光層を形成する工程と、前記第１の発光層上に、ｐ型不純物がドープされたｐ型ＧａＮ層を形成する工程と、前記ｐ型ＧａＮ層上に、ノンドープＧａＮ層を含む中間層を形成する工程と、前記中間層上に、前記第１のｎ型窒化物半導体層よりも高い不純物濃度のｎ型不純物がドープされたｎ型ＧａＮ層を形成する工程と、前記ｎ型ＧａＮ層上に、ｎ型不純物がドープされた第２のｎ型窒化物半導体層を形成する工程と、前記第２のｎ型窒化物半導体層上に、第２の発光層を形成する工程と、前記第２の発光層上に、ｐ型不純物がドープされたｐ型窒化物半導体層を形成する工程と、を備え、前記中間層を、前記ｎ型ＧａＮ層と前記ｐ型ＧａＮ層とが形成する空乏層の幅以下の厚さで形成する。 According to one aspect of the present invention, a light emitting device includes a first n-type nitride semiconductor layer doped with an n-type impurity, and a first light emitting device provided on the first n-type nitride semiconductor layer. a p-type GaN layer doped with p-type impurities provided on the first light-emitting layer; and a p-type GaN layer provided on the p-type GaN layer and higher than the first n-type nitride semiconductor layer. an n-type GaN layer doped with an n-type impurity having an impurity concentration, and a depletion layer provided between the p-type GaN layer and the n-type GaN layer and formed by the n-type GaN layer and the p-type GaN layer. a non-doped GaN layer having a thickness equal to or less than the width of the layer; a second n-type nitride semiconductor layer provided on the n-type GaN layer and doped with an n-type impurity; and the second n-type nitride. A second light emitting layer provided on a semiconductor layer, and a p-type nitride semiconductor layer provided on the second light emitting layer and doped with a p-type impurity.
According to one aspect of the present invention, a method for manufacturing a light-emitting device includes the steps of: forming a first n-type nitride semiconductor layer doped with an n-type impurity; forming a first light-emitting layer; forming a p-type GaN layer doped with a p-type impurity on the first light-emitting layer; forming a non-doped GaN layer on the p-type GaN layer; forming an intermediate layer containing n forming a second n-type nitride semiconductor layer doped with an n-type impurity on a GaN layer; and forming a second light emitting layer on the second n-type nitride semiconductor layer. and forming a p-type impurity-doped p-type nitride semiconductor layer on the second light-emitting layer, wherein the intermediate layer is composed of the n-type GaN layer and the p-type GaN layer. is formed with a thickness equal to or less than the width of the depletion layer formed by .

本発明によれば、窒化物半導体の半導体積層構造中にトンネル接合を形成しつつ、駆動電圧を低減させることができる発光素子および発光素子の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the light emitting element and the light emitting element which can reduce a drive voltage can be provided, forming a tunnel junction in the semiconductor laminated structure of a nitride semiconductor.

本発明の一実施形態の発光素子の模式断面図である。1 is a schematic cross-sectional view of a light-emitting device according to one embodiment of the present invention; FIG. 図１に示す発光素子におけるｐ型ＧａＮ層、中間層、およびｎ型ＧａＮ層が積層された部分の模式拡大断面図である。2 is a schematic enlarged cross-sectional view of a portion where a p-type GaN layer, an intermediate layer, and an n-type GaN layer are laminated in the light emitting device shown in FIG. 1. FIG. 図１に示す発光素子におけるｐ型ＧａＮ層、中間層、およびｎ型ＧａＮ層が積層された部分の他の実施形態を示す模式拡大断面図である。2 is a schematic enlarged cross-sectional view showing another embodiment of a portion in which a p-type GaN layer, an intermediate layer, and an n-type GaN layer are laminated in the light emitting device shown in FIG. 1; FIG. 図２に示す積層部の模式的なエネルギーバンド図である。FIG. 3 is a schematic energy band diagram of the laminate shown in FIG. 2; 図３に示す積層部の模式的なエネルギーバンド図である。FIG. 4 is a schematic energy band diagram of the laminated portion shown in FIG. 3; 図１に示す発光素子の製造方法を示す模式断面図である。1. It is a schematic cross section which shows the manufacturing method of the light emitting element shown in FIG. 図１に示す発光素子の製造方法を示す模式断面図である。1. It is a schematic cross section which shows the manufacturing method of the light emitting element shown in FIG. 図１に示す発光素子の製造方法を示す模式断面図である。1. It is a schematic cross section which shows the manufacturing method of the light emitting element shown in FIG. 図１に示す発光素子の製造方法を示す模式断面図である。1. It is a schematic cross section which shows the manufacturing method of the light emitting element shown in FIG. 図１に示す発光素子の製造方法を示す模式断面図である。1. It is a schematic cross section which shows the manufacturing method of the light emitting element shown in FIG. 図１に示す発光素子の製造方法を示す模式断面図である。1. It is a schematic cross section which shows the manufacturing method of the light emitting element shown in FIG. 図１に示す発光素子の製造方法を示す模式断面図である。1. It is a schematic cross section which shows the manufacturing method of the light emitting element shown in FIG. 図１に示す発光素子の製造方法を示す模式断面図である。1. It is a schematic cross section which shows the manufacturing method of the light emitting element shown in FIG. 図１に示す発光素子の製造方法を示す模式断面図である。1. It is a schematic cross section which shows the manufacturing method of the light emitting element shown in FIG. 図１に示す発光素子の製造方法を示す模式断面図である。1. It is a schematic cross section which shows the manufacturing method of the light emitting element shown in FIG. 本発明の実施形態の発光素子を用いた発光装置の一例を示す図である。It is a figure which shows an example of the light-emitting device using the light-emitting element of embodiment of this invention.

以下、図面を参照し、本発明の一実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。 An embodiment of the present invention will be described below with reference to the drawings. In addition, the same code|symbol is attached|subjected to the same element in each drawing.

図１は、本発明の一実施形態の発光素子の模式断面図である。 FIG. 1 is a schematic cross-sectional view of a light-emitting device according to one embodiment of the present invention.

図１に示すように、実施形態の発光素子１は、基板１１と、基板１１上に設けられた半導体積層体１０と、ｎ側電極４１と、ｐ側電極４２とを有する。 As shown in FIG. 1 , the light emitting device 1 of the embodiment has a substrate 11 , a semiconductor laminate 10 provided on the substrate 11 , an n-side electrode 41 and a p-side electrode 42 .

半導体積層体１０は、窒化物半導体からなる複数の半導体層が積層された積層体である。本明細書において「窒化物半導体」とは、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。 The semiconductor laminate 10 is a laminate in which a plurality of semiconductor layers made of nitride semiconductors are laminated. In this specification, the term “nitride semiconductor” refers to a chemical formula of In x Al y Ga 1-x-y N (0≦x≦1, 0≦y≦1, x+y≦1) in which the composition ratios x and y are respectively shall include semiconductors of all compositions varied within the range of

半導体積層体１０は、基板１１上に、例えばＭＯＣＶＤ（metal organic chemical vapor deposition）法によりエピタキシャル成長される。基板１１の材料は、例えば、サファイア、シリコン、ＳｉＣ、ＧａＮなどである。 The semiconductor laminate 10 is epitaxially grown on the substrate 11 by, for example, MOCVD (metal organic chemical vapor deposition). The material of the substrate 11 is, for example, sapphire, silicon, SiC, GaN, or the like.

半導体積層体１０は、第１のｎ型窒化物半導体層１２と、第１の発光層１３と、第１のｐ型窒化物半導体層１４と、ｐ型ＧａＮ層１５と、中間層２０と、ｎ型ＧａＮ層１６と、第２のｎ型窒化物半導体層１７と、第２の発光層１８と、第２のｐ型窒化物半導体層１９とを基板１１側から順に有する。 The semiconductor laminate 10 includes a first n-type nitride semiconductor layer 12, a first light-emitting layer 13, a first p-type nitride semiconductor layer 14, a p-type GaN layer 15, an intermediate layer 20, It has an n-type GaN layer 16, a second n-type nitride semiconductor layer 17, a second light-emitting layer 18, and a second p-type nitride semiconductor layer 19 in this order from the substrate 11 side.

基板１１上に、第１のｎ型窒化物半導体層１２、第１の発光層１３、第１のｐ型窒化物半導体層１４、ｐ型ＧａＮ層１５、中間層２０、ｎ型ＧａＮ層１６、第２のｎ型窒化物半導体層１７、第２の発光層１８、および第２のｐ型窒化物半導体層１９が順にエピタキシャル成長される。 On substrate 11, first n-type nitride semiconductor layer 12, first light-emitting layer 13, first p-type nitride semiconductor layer 14, p-type GaN layer 15, intermediate layer 20, n-type GaN layer 16, A second n-type nitride semiconductor layer 17, a second light-emitting layer 18, and a second p-type nitride semiconductor layer 19 are epitaxially grown in this order.

第１のｎ型窒化物半導体層１２、ｎ型ＧａＮ層１６、および第２のｎ型窒化物半導体層１７には、ｎ型不純物として、例えばシリコン（Ｓｉ）がドープされている。ｎ型ＧａＮ層１６のｎ型不純物濃度は、第１のｎ型窒化物半導体層１２のｎ型不純物濃度および第２のｎ型窒化物半導体層１７のｎ型不純物濃度よりも高い。これは、ｐ型ＧａＮ層１５とｎ型ＧａＮ層１６との間でトンネル効果を得るためであり、ｎ型不純物濃度を高くすることでｎ型ＧａＮ層１６とｐ型ＧａＮ層１５とが形成する空乏層の電位の傾きを急峻にすることできる。例えば、ｎ型ＧａＮ層１６のｎ型不純物濃度を第１のｎ型窒化物半導体層１２と同様のｎ型不純物濃度とした場合、ｎ型ＧａＮ層１６とｐ型ＧａＮ層１５とが形成する空乏層の電位の傾きを急峻にすることが難しく十分なトンネル効果を得ることができない。 The first n-type nitride semiconductor layer 12, the n-type GaN layer 16, and the second n-type nitride semiconductor layer 17 are doped with, for example, silicon (Si) as an n-type impurity. The n-type impurity concentration of the n-type GaN layer 16 is higher than the n-type impurity concentration of the first n-type nitride semiconductor layer 12 and the n-type impurity concentration of the second n-type nitride semiconductor layer 17 . This is to obtain a tunnel effect between the p-type GaN layer 15 and the n-type GaN layer 16, and the n-type GaN layer 16 and the p-type GaN layer 15 are formed by increasing the n-type impurity concentration. The slope of the potential of the depletion layer can be steep. For example, when the n-type impurity concentration of the n-type GaN layer 16 is set to the same n-type impurity concentration as that of the first n-type nitride semiconductor layer 12, the depletion voltage formed by the n-type GaN layer 16 and the p-type GaN layer 15 It is difficult to make the slope of the potential of the layer steep, and a sufficient tunnel effect cannot be obtained.

第１のｐ型窒化物半導体層１４、ｐ型ＧａＮ層１５、および第２のｐ型窒化物半導体層１９には、ｐ型不純物として、例えばマグネシウム（Ｍｇ）がドープされている。 The first p-type nitride semiconductor layer 14, the p-type GaN layer 15, and the second p-type nitride semiconductor layer 19 are doped with, for example, magnesium (Mg) as p-type impurities.

第２のｐ型窒化物半導体層１９上にｐ側電極４２が設けられ、ｐ側電極４２は第２のｐ型窒化物半導体層１９に電気的に接続している。 A p-side electrode 42 is provided on the second p-type nitride semiconductor layer 19 and electrically connected to the second p-type nitride semiconductor layer 19 .

第１のｎ型窒化物半導体層１２は、第１の発光層１３、第１のｐ型窒化物半導体層１４、ｐ型ＧａＮ層１５、中間層２０、ｎ型ＧａＮ層１６、第２のｎ型窒化物半導体層１７、第２の発光層１８、および第２のｐ型窒化物半導体層１９が積層されていないｎコンタクト面１２ａを有する。そのｎコンタクト面１２ａ上にｎ側電極４１が設けられ、ｎ側電極４１は第１のｎ型窒化物半導体層１２に電気的に接続している。 The first n-type nitride semiconductor layer 12 includes a first light emitting layer 13, a first p-type nitride semiconductor layer 14, a p-type GaN layer 15, an intermediate layer 20, an n-type GaN layer 16, a second n-type It has an n-contact surface 12a on which the nitride semiconductor layer 17, the second light emitting layer 18, and the second p-type nitride semiconductor layer 19 are not laminated. An n-side electrode 41 is provided on the n-contact surface 12 a and is electrically connected to the first n-type nitride semiconductor layer 12 .

図２は、図１に示す発光素子１におけるｐ型ＧａＮ層１５、中間層２０、およびｎ型ＧａＮ層１６が積層された部分の模式拡大断面図である。 FIG. 2 is a schematic enlarged cross-sectional view of a portion in which the p-type GaN layer 15, the intermediate layer 20 and the n-type GaN layer 16 are laminated in the light emitting device 1 shown in FIG.

中間層２０は、少なくともノンドープＧａＮ層２１を有する。図２に示す例では、中間層２０はノンドープＧａＮ層２１から構成される。ノンドープＧａＮ層２１が、ｐ型ＧａＮ層１５とｎ型ＧａＮ層１６との間に設けられている。 Intermediate layer 20 has at least non-doped GaN layer 21 . In the example shown in FIG. 2, intermediate layer 20 is composed of non-doped GaN layer 21 . A non-doped GaN layer 21 is provided between the p-type GaN layer 15 and the n-type GaN layer 16 .

ここで、ノンドープ層とは、導電性を制御するための不純物を意図的にドープするための原料ガス（例えばＳｉやＭｇを含むガス）を用いることなく形成された層であり、プロセス上不可避的に混入される不純物を含む場合もある。例えば、ノンドープＧａＮ層２１の不純物濃度は、１×１０１８／ｃｍ３以下である。 Here, the non-doped layer is a layer formed without using a raw material gas (for example, a gas containing Si or Mg) for intentionally doping impurities for controlling conductivity, and is unavoidable in the process. It may contain impurities mixed in. For example, the impurity concentration of the non-doped GaN layer 21 is 1×10 18 /cm 3 or less.

ｐ側電極４２には正電位が、ｎ側電極４１には負電位が印加される。このとき、第２のｐ型窒化物半導体層１９とｎ型ＧａＮ層１６との間には順方向電圧が印加され、第２の発光層１８にホールおよび電子が供給されることで第２の発光層１８が発光する。ｐ型ＧａＮ層１５と第１のｎ型窒化物半導体層１２との間にも順方向電圧が印加され、第１の発光層１３にホールおよび電子が供給されることで第１の発光層１３が発光する。 A positive potential is applied to the p-side electrode 42 and a negative potential is applied to the n-side electrode 41 . At this time, a forward voltage is applied between the second p-type nitride semiconductor layer 19 and the n-type GaN layer 16, and holes and electrons are supplied to the second light-emitting layer 18, resulting in a second The light-emitting layer 18 emits light. A forward voltage is also applied between the p-type GaN layer 15 and the first n-type nitride semiconductor layer 12, and holes and electrons are supplied to the first light-emitting layer 13, whereby the first light-emitting layer 13 emits light.

第１の発光層１３の発光ピーク波長、および第２の発光層１８の発光ピーク波長は、例えば、４３０ｎｍ以上５４０ｎｍ以下程度であり、青色光や緑色光を発する。第１の発光層１３と第２の発光層１８とを積層することで、１つの発光層が設けられている発光素子に比べて出力を高くすることができる。第１の発光層１３及び第２発光層１８の発光ピーク波長は、それぞれ異なっていてもよい。 The emission peak wavelength of the first light-emitting layer 13 and the emission peak wavelength of the second light-emitting layer 18 are, for example, approximately 430 nm or more and 540 nm or less, and emit blue light or green light. By laminating the first light-emitting layer 13 and the second light-emitting layer 18, the output can be increased compared to a light-emitting element provided with one light-emitting layer. The emission peak wavelengths of the first light emitting layer 13 and the second light emitting layer 18 may be different from each other.

ｐ側電極４２に正電位が、ｎ側電極４１に負電位が印加されたとき、ｎ型ＧａＮ層１６とｐ型ＧａＮ層１５との間には逆方向電圧が印加されることになる。そのため、ｎ型ＧａＮ層１６とｐ型ＧａＮ層１５との間の電流はトンネル効果を利用する。つまり、ｐ型ＧａＮ層１５の価電子帯に存在する電子をｎ型ＧａＮ層１６とｐ型ＧａＮ層１５との間の障壁をトンネリングさせることでｎ型ＧａＮ層１６の伝導帯に移動させ電流を流す。 When a positive potential is applied to the p-side electrode 42 and a negative potential is applied to the n-side electrode 41 , a reverse voltage is applied between the n-type GaN layer 16 and the p-type GaN layer 15 . Therefore, the current between the n-type GaN layer 16 and the p-type GaN layer 15 utilizes the tunnel effect. In other words, the electrons present in the valence band of the p-type GaN layer 15 are tunneled through the barrier between the n-type GaN layer 16 and the p-type GaN layer 15 to move to the conduction band of the n-type GaN layer 16 and generate current. flush.

図４は、図２に示す積層部の模式的なエネルギーバンド図である。 FIG. 4 is a schematic energy band diagram of the laminated portion shown in FIG.

高濃度でｎ型不純物がドープされたｎ型ＧａＮ層１６と、高濃度でｐ型不純物がドープされたｐ型ＧａＮ層１５によりｐｎ接合を形成し、ｎ型ＧａＮ層１６とｐ型ＧａＮ層１５とが形成する空乏層の電位の傾きを急峻にして空乏層の幅を狭くする。このような構造とすることで、ｐ型ＧａＮ層１５の価電子帯の電子ｅが空乏層（電位障壁）をトンネリングしてｎ型ＧａＮ層１６の伝導帯に移動させることができる。 A pn junction is formed by an n-type GaN layer 16 heavily doped with n-type impurities and a p-type GaN layer 15 heavily doped with p-type impurities. The slope of the potential of the depletion layer formed by and is sharpened to narrow the width of the depletion layer. With such a structure, electrons e in the valence band of the p-type GaN layer 15 can tunnel through the depletion layer (potential barrier) and move to the conduction band of the n-type GaN layer 16 .

例えば、Ｓｉを不純物として含むｎ型ＧａＮ層１６のＳｉ濃度は、１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下である。Ｍｇを不純物として含むｐ型ＧａＮ層１５のＭｇ濃度は１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下である。このようなｎ型ＧａＮ層１６とｐ型ＧａＮ層１５とが形成する空乏層の幅は、例えば、７ｎｍ以上８ｎｍ以下である。 For example, the Si concentration of the n-type GaN layer 16 containing Si as an impurity is 1×10 20 /cm 3 or more and 1×10 21 /cm 3 or less. The Mg concentration of the p-type GaN layer 15 containing Mg as an impurity is 1×10 20 /cm 3 or more and 1×10 21 /cm 3 or less. The width of the depletion layer formed by the n-type GaN layer 16 and the p-type GaN layer 15 is, for example, 7 nm or more and 8 nm or less.

ノンドープＧａＮ層２１の厚さは、ｎ型ＧａＮ層１６とｐ型ＧａＮ層１５とが形成する空乏層の幅以下の厚さであり、例えば、３ｎｍ以上５ｎｍ以下である。 The thickness of the non-doped GaN layer 21 is equal to or less than the width of the depletion layer formed by the n-type GaN layer 16 and the p-type GaN layer 15, and is, for example, 3 nm or more and 5 nm or less.

図６～図１５は、図１に示す発光素子１の製造方法を示す模式断面図である。基板１１上に前述した各層が、例えばＭＯＣＶＤ（metal organic chemical vapor deposition）法によりエピタキシャル成長される。 6 to 15 are schematic cross-sectional views showing a method of manufacturing the light emitting device 1 shown in FIG. Each layer described above is epitaxially grown on the substrate 11 by, for example, the MOCVD (metal organic chemical vapor deposition) method.

まず、図６に示すように、基板１１上に第１のｎ型窒化物半導体層１２が形成される。図７に示すように、第１のｎ型窒化物半導体層１２上には、第１の発光層１３が形成される。図８に示すように、第１の発光層１３上には、第１のｐ型窒化物半導体層１４が形成される。図９に示すように、第１のｐ型窒化物半導体層１４上には、ｐ型ＧａＮ層１５が形成される。図１０に示すように、ｐ型ＧａＮ層１５上には、中間層２０が形成される。図１１に示すように、中間層２０上には、ｎ型ＧａＮ層１６が形成される。図１２に示すように、ｎ型ＧａＮ層１６上には、第２のｎ型窒化物半導体層１７が形成される。図１３に示すように、第２のｎ型窒化物半導体層１７上には、第２の発光層１８が形成される。図１４に示すように、第２の発光層１８上には、第２のｐ型窒化物半導体層１９が形成される。このようにして、基板１１上に半導体積層体１０が形成される。 First, as shown in FIG. 6, the first n-type nitride semiconductor layer 12 is formed on the substrate 11 . As shown in FIG. 7 , the first light emitting layer 13 is formed on the first n-type nitride semiconductor layer 12 . As shown in FIG. 8 , a first p-type nitride semiconductor layer 14 is formed on the first light emitting layer 13 . As shown in FIG. 9 , a p-type GaN layer 15 is formed on the first p-type nitride semiconductor layer 14 . As shown in FIG. 10, intermediate layer 20 is formed on p-type GaN layer 15 . As shown in FIG. 11, an n-type GaN layer 16 is formed on the intermediate layer 20 . As shown in FIG. 12 , a second n-type nitride semiconductor layer 17 is formed on the n-type GaN layer 16 . As shown in FIG. 13 , a second light emitting layer 18 is formed on the second n-type nitride semiconductor layer 17 . As shown in FIG. 14 , a second p-type nitride semiconductor layer 19 is formed on the second light emitting layer 18 . Thus, the semiconductor laminate 10 is formed on the substrate 11. As shown in FIG.

この後、基板１１上に形成された半導体積層体１０の一部を除去して、図１５に示すように、第１のｎ型窒化物半導体層１２の一部としてｎコンタクト面１２ａを露出させる。 Thereafter, a portion of the semiconductor laminate 10 formed on the substrate 11 is removed to expose the n-contact surface 12a as a portion of the first n-type nitride semiconductor layer 12, as shown in FIG. .

その後、図１に示すように、第２のｐ型窒化物半導体層１９上にｐ側電極４２が形成され、ｎコンタクト面１２ａ上にｎ側電極４１が形成される。 Thereafter, as shown in FIG. 1, a p-side electrode 42 is formed on the second p-type nitride semiconductor layer 19, and an n-side electrode 41 is formed on the n-contact surface 12a.

＜実施例１＞
以下に説明するように実施例に係る発光素子を作製した。 <Example 1>
A light-emitting device according to an example was fabricated as described below.

基板１１上に、第１のｎ型窒化物半導体層１２を形成した。基板１１には、サファイアからなる基板を用いた。第１のｎ型窒化物半導体層１２として、ノンドープのＧａＮ層と、不純物としてＳｉを含むＧａＮ層とを含む、膜厚が１０μｍ程度の窒化物半導体層を形成した。 A first n-type nitride semiconductor layer 12 was formed on the substrate 11 . A substrate made of sapphire was used as the substrate 11 . As the first n-type nitride semiconductor layer 12, a nitride semiconductor layer having a film thickness of about 10 μm and including a non-doped GaN layer and a GaN layer containing Si as an impurity was formed.

第１のｎ型窒化物半導体層１２上に、第１の発光層１３として、複数の井戸層と複数の障壁層を有する多重量子井戸層を形成した。膜厚が３．６ｎｍであるノンドープのＩｎＧａＮ層からなる井戸層と、膜厚が４．３ｎｍであるノンドープのＧａＮ層からなる障壁層により形成し、井戸層と障壁層を１つのペアとして９ペア形成した。 A multiple quantum well layer having a plurality of well layers and a plurality of barrier layers was formed as the first light emitting layer 13 on the first n-type nitride semiconductor layer 12 . A well layer made of a non-doped InGaN layer having a thickness of 3.6 nm and a barrier layer made of a non-doped GaN layer having a thickness of 4.3 nm are formed. formed.

第１の発光層１３上に、第１のｐ型窒化物半導体層１４として、不純物としてＭｇを含むＧａＮ層を含む膜厚が５０ｎｍ程度の窒化物半導体層を形成した。 On the first light emitting layer 13 , a nitride semiconductor layer with a thickness of about 50 nm including a GaN layer containing Mg as an impurity was formed as the first p-type nitride semiconductor layer 14 .

次に、第１のｐ型窒化物半導体層１４上に、ｐ型ＧａＮ層１５としてＭｇの不純物濃度が１×１０２０／ｃｍ３程度のＧａＮ層を１７ｎｍ程度形成した。その後、基板１１及び基板１１上の窒化物半導体層を含むウェーハに対する加熱温度を下げ、チャンバー内に残留したＭｇを含むガスを除去するパージ処理を行った後、ウェーハをチャンバー内から取り出す。この後、ウェーハをチャンバー内に戻し、昇温し、ｐ型ＧａＮ層１５上にノンドープＧａＮ層２１を３ｎｍ形成する。さらにウェーハに対する加熱温度を上げて、ノンドープＧａＮ層２１上にｎ型ＧａＮ層１６として、Ｓｉの不純物濃度が１×１０２０／ｃｍ３程度であり膜厚が３０ｎｍ程度であるＧａＮ層を形成した。さらに、ｎ型ＧａＮ層１６上に、第２のｎ型窒化物半導体層１７として、不純物としてＳｉを含む膜厚が１００ｎｍ程度のＧａＮ層を形成した。実施例１におけるｐ型ＧａＮ層１５、ｎ型ＧａＮ層１６、及びノンドープＧａＮ層２１の積層構造は、図２で示した積層構造と同様である。 Next, a GaN layer having a Mg impurity concentration of about 1×10 20 /cm 3 was formed as a p-type GaN layer 15 on the first p-type nitride semiconductor layer 14 to a thickness of about 17 nm. After that, the heating temperature for the substrate 11 and the wafer including the nitride semiconductor layer on the substrate 11 is lowered, and after performing a purge process to remove the gas containing Mg remaining in the chamber, the wafer is taken out from the chamber. After that, the wafer is put back into the chamber, the temperature is raised, and the non-doped GaN layer 21 is formed to a thickness of 3 nm on the p-type GaN layer 15 . Further, the heating temperature of the wafer was increased to form a GaN layer having a Si impurity concentration of about 1×10 20 /cm 3 and a thickness of about 30 nm as the n-type GaN layer 16 on the non-doped GaN layer 21 . Further, on the n-type GaN layer 16, a GaN layer containing Si as an impurity and having a thickness of about 100 nm was formed as the second n-type nitride semiconductor layer 17. As shown in FIG. The laminated structure of the p-type GaN layer 15, the n-type GaN layer 16, and the non-doped GaN layer 21 in Example 1 is the same as the laminated structure shown in FIG.

＜実施例２＞
実施例２に係る発光素子は、ノンドープＧａＮ層２１の膜厚を５ｎｍで形成した以外は実施例１と同様にして作製した。 <Example 2>
A light-emitting device according to Example 2 was fabricated in the same manner as in Example 1, except that the film thickness of the non-doped GaN layer 21 was formed to be 5 nm.

＜実施例３＞
実施例３に係る発光素子は、ノンドープＧａＮ層２１の膜厚を１ｎｍで形成した以外は実施例１と同様にして作製した。 <Example 3>
A light-emitting device according to Example 3 was fabricated in the same manner as in Example 1, except that the film thickness of the non-doped GaN layer 21 was formed to be 1 nm.

以上のように作製した実施例１～３に係る発光素子の第１のｎ型窒化物半導体層１２と第２のｎ型窒化物半導体層１７との間に電圧を印加し、駆動電圧を測定した。 A voltage is applied between the first n-type nitride semiconductor layer 12 and the second n-type nitride semiconductor layer 17 of the light emitting devices according to Examples 1 to 3 fabricated as described above, and the drive voltage is measured. did.

＜比較例＞
比較例に係る発光素子は、ノンドープＧａＮ層２１を形成せずにｐ型ＧａＮ層１５上に直接ｎ型ＧａＮ層１６を形成した以外は、実施例１と同様にして作製した。実施例に係る発光素子と同様に、比較例に係る発光素子の第１のｎ型窒化物半導体層１２と第２のｎ型窒化物半導体層１７との間に電圧を印加し、駆動電圧を測定した。 <Comparative example>
A light-emitting device according to a comparative example was fabricated in the same manner as in Example 1, except that the n-type GaN layer 16 was formed directly on the p-type GaN layer 15 without forming the non-doped GaN layer 21 . Similarly to the light emitting device according to the example, a voltage is applied between the first n-type nitride semiconductor layer 12 and the second n-type nitride semiconductor layer 17 of the light emitting device according to the comparative example, and the driving voltage is It was measured.

実施例１に係る発光素子において、順方向電流６５ｍＡを流すために必要な駆動電圧は７Ｖ以下であった。実施例２に係る発光素子において、順方向電流６５ｍＡを流すために必要な駆動電圧は、実施例１よりも少し高かったが７Ｖ以下であった。実施例３に係る発光素子において、順方向電流６５ｍＡを流すために必要な駆動電圧は７Ｖ以上であり、比較例に係る発光素子の駆動電圧よりは低くなったが、実施例１、２よりも高かった。比較例に係る発光素子は、順方向電流６５ｍＡを流すために必要な駆動電圧は８Ｖ以上であった。 In the light-emitting device according to Example 1, the drive voltage required to pass a forward current of 65 mA was 7 V or less. In the light-emitting device according to Example 2, the drive voltage required to pass a forward current of 65 mA was slightly higher than that of Example 1, but was 7 V or less. In the light-emitting element according to Example 3, the driving voltage required to pass a forward current of 65 mA was 7 V or higher, which was lower than the driving voltage of the light-emitting element according to the comparative example, but higher than that in Examples 1 and 2. it was high. The light-emitting element according to the comparative example required a drive voltage of 8 V or more to pass a forward current of 65 mA.

これらの結果から、実施例１～３に係る発光素子のように、ｐ型ＧａＮ層１５上にノンドープＧａＮ層２１を形成してからｎ型ＧａＮ層１６を形成することで、比較例に係る発光素子に比べて駆動電圧を低減することが確認できた。また、実施例１～３に係る発光素子の結果から、本実施形態の構造を用いることで比較例に係る発光素子よりも低い電圧で同等の出力を備える発光素子を得ることができると推測される。 From these results, like the light emitting devices according to Examples 1 to 3, by forming the non-doped GaN layer 21 on the p-type GaN layer 15 and then forming the n-type GaN layer 16, the light emission according to the comparative example can be obtained. It was confirmed that the drive voltage was reduced compared to the element. Further, from the results of the light-emitting elements according to Examples 1 to 3, it is presumed that by using the structure of this embodiment, a light-emitting element having an output equivalent to that of the light-emitting element according to the comparative example can be obtained at a lower voltage. be.

本実施形態の発光素子のように、トンネル効果を利用し２つの発光層を有する半導体積層体１０を形成する場合、ｐ型ＧａＮ層１５を形成した後の前述した降温工程や昇温工程により、ｐ型ＧａＮ層１５は熱ダメージを受けやすい。このような熱ダメージにより、ｐ型ＧａＮ層１５の結晶性を悪化させ得る。ｎ型ＧａＮ層１６を形成する際の下地となるｐ型ＧａＮ層１５の結晶性が悪化すると、ｎ型ＧａＮ層１６の結晶性も悪化し、発光素子の駆動電圧が高くなる原因となる。 When the semiconductor laminate 10 having two light-emitting layers is formed by utilizing the tunnel effect as in the light-emitting device of the present embodiment, the temperature-lowering step and the temperature-raising step described above after the p-type GaN layer 15 is formed, The p-type GaN layer 15 is susceptible to thermal damage. Such thermal damage can deteriorate the crystallinity of the p-type GaN layer 15 . If the crystallinity of the p-type GaN layer 15, which is the base for forming the n-type GaN layer 16, deteriorates, the crystallinity of the n-type GaN layer 16 also deteriorates, which causes the drive voltage of the light emitting device to increase.

本実施形態によれば、ｎ型ＧａＮ層１６を形成する直前に、ノンドープＧａＮ層２１をｐ型ＧａＮ層１５上に形成することで、ｐ型ＧａＮ層１５の結晶性の影響が低減された状態でｎ型ＧａＮ層１６を形成できる。そのため、ｎ型ＧａＮ層１６の結晶性の悪化を抑制することができる。この結果、本実施形態によれば、ｐ型ＧａＮ層１５上にノンドープＧａＮ層２１を形成しない場合に比べて、発光素子の駆動電圧を低減できる。 According to this embodiment, by forming the non-doped GaN layer 21 on the p-type GaN layer 15 immediately before forming the n-type GaN layer 16, the influence of the crystallinity of the p-type GaN layer 15 is reduced. can form the n-type GaN layer 16. Therefore, deterioration of the crystallinity of the n-type GaN layer 16 can be suppressed. As a result, according to this embodiment, the driving voltage of the light emitting device can be reduced compared to the case where the non-doped GaN layer 21 is not formed on the p-type GaN layer 15 .

ノンドープＧａＮ層２１を、ｐ型ＧａＮ層１５とｎ型ＧａＮ層１６とが形成する空乏層の幅以下の厚さで形成することで、ノンドープＧａＮ層２１の形成による空乏層幅の増大を抑制しつつ、ｐ型ＧａＮ層１５の価電子帯からｎ型ＧａＮ層１６の伝導帯への電子のトンネリングが可能になる。 By forming the non-doped GaN layer 21 with a thickness equal to or less than the width of the depletion layer formed by the p-type GaN layer 15 and the n-type GaN layer 16, an increase in the width of the depletion layer due to the formation of the non-doped GaN layer 21 is suppressed. Meanwhile, tunneling of electrons from the valence band of the p-type GaN layer 15 to the conduction band of the n-type GaN layer 16 becomes possible.

図３は、図１に示す発光素子１におけるｐ型ＧａＮ層１５、中間層２０、およびｎ型ＧａＮ層１６が積層された部分の他の実施形態を示す模式拡大断面図である。
図５は、図３に示す積層部の模式的なエネルギーバンド図である。 FIG. 3 is a schematic enlarged cross-sectional view showing another embodiment of the laminated portion of the p-type GaN layer 15, the intermediate layer 20, and the n-type GaN layer 16 in the light emitting device 1 shown in FIG.
FIG. 5 is a schematic energy band diagram of the laminated portion shown in FIG.

この例では、中間層２０は、ノンドープＧａＮ層２１と、ノンドープＩｎＧａＮ層２２とを有する。ノンドープＩｎＧａＮ層２２は、ｎ型ＧａＮ層１６とノンドープＧａＮ層２１との間に設けられている。ノンドープＧａＮ層２１は、ノンドープＩｎＧａＮ層２２とｐ型ＧａＮ層１５との間に設けられている。 In this example, intermediate layer 20 has undoped GaN layer 21 and undoped InGaN layer 22 . Non-doped InGaN layer 22 is provided between n-type GaN layer 16 and non-doped GaN layer 21 . Non-doped GaN layer 21 is provided between non-doped InGaN layer 22 and p-type GaN layer 15 .

ノンドープＧａＮ層２１の厚さは、ノンドープＩｎＧａＮ層２２の厚さよりも厚い。ノンドープＧａＮ層２１の厚さ、およびノンドープＩｎＧａＮ層２２の厚さを合計した厚さ、すなわち中間層２０の厚さは、ｐ型ＧａＮ層１５とｎ型ＧａＮ層１６とが形成する空乏層の幅以下である。 The non-doped GaN layer 21 is thicker than the non-doped InGaN layer 22 . The total thickness of the undoped GaN layer 21 and the undoped InGaN layer 22, that is, the thickness of the intermediate layer 20, is the width of the depletion layer formed by the p-type GaN layer 15 and the n-type GaN layer 16. It is below.

ノンドープＧａＮ層２１の厚さは３ｎｍ以上５ｎｍ以下であり、ノンドープＩｎＧａＮ層２２の厚さは３ｎｍ以上５ｎｍ以下である。 The thickness of the non-doped GaN layer 21 is 3 nm or more and 5 nm or less, and the thickness of the non-doped InGaN layer 22 is 3 nm or more and 5 nm or less.

ｐ型ＧａＮ層１５とｎ型ＧａＮ層１６との間に、ノンドープＧａＮ層２１よりもバンドギャップが小さいノンドープＩｎＧａＮ層２２が設けられる。そのため、ノンドープＧａＮ層２１のみを中間層２０として設けた図４の構造に比べて、図５に示すように、ｐ型ＧａＮ層１５の価電子帯の電子ｅがｎ型ＧａＮ層１６の伝導帯にトンネリングする際の障壁となる空乏層幅を狭くすることができる。このため、図５に示すノンドープＧａＮ層２１と、ノンドープＩｎＧａＮ層２２とを有する中間層２０によれば、図４の構造よりもトンネル効果が生じやすく、駆動電圧の低減が可能となる。 A non-doped InGaN layer 22 having a bandgap smaller than that of the non-doped GaN layer 21 is provided between the p-type GaN layer 15 and the n-type GaN layer 16 . Therefore, compared to the structure of FIG. 4 in which only the non-doped GaN layer 21 is provided as the intermediate layer 20, as shown in FIG. It is possible to narrow the width of the depletion layer, which becomes a barrier when tunneling into the Therefore, according to the intermediate layer 20 having the non-doped GaN layer 21 and the non-doped InGaN layer 22 shown in FIG. 5, the tunnel effect occurs more easily than the structure shown in FIG. 4, and the drive voltage can be reduced.

ＩｎＧａＮはＧａＮよりも結晶性が悪くなる傾向があるため、ノンドープＧａＮ層２１の厚さは、ノンドープＩｎＧａＮ層２２の厚さよりも厚いことが好ましい。 Since InGaN tends to be less crystalline than GaN, the non-doped GaN layer 21 is preferably thicker than the non-doped InGaN layer 22 .

ノンドープＧａＮ層２１よりも結晶性が悪くなる傾向があるノンドープＩｎＧａＮ層２２を先にｐ型ＧａＮ層１５上に形成すると、そのノンドープＩｎＧａＮ層２２上に形成されるノンドープＧａＮ層２１にもノンドープＩｎＧａＮ層２２の結晶性が引き継がれやすくなる。そのため、ｐ型ＧａＮ層１５上に先にノンドープＧａＮ層２１を形成し、そのノンドープＧａＮ層２１上にノンドープＩｎＧａＮ層２２を形成することが好ましい。このような構成とすることで、ｎ型ＧａＮ層１６が形成される下地となる層の結晶性の悪化を、ノンドープＩｎＧａＮ層２２を形成した後、ノンドープＧａＮ層２１を形成する場合に比べて低減することができる。 If the non-doped InGaN layer 22, which tends to have a lower crystallinity than the non-doped GaN layer 21, is first formed on the p-type GaN layer 15, the non-doped GaN layer 21 formed on the non-doped InGaN layer 22 also has a non-doped InGaN layer. The crystallinity of 22 is likely to be inherited. Therefore, it is preferable to first form the non-doped GaN layer 21 on the p-type GaN layer 15 and then form the non-doped InGaN layer 22 on the non-doped GaN layer 21 . By adopting such a configuration, the deterioration of the crystallinity of the underlying layer on which the n-type GaN layer 16 is formed is reduced compared to the case where the non-doped GaN layer 21 is formed after the non-doped InGaN layer 22 is formed. can do.

図１６は、本発明の実施形態の発光素子１を用いた発光装置の一例を示す図である。 FIG. 16 is a diagram showing an example of a light-emitting device using the light-emitting element 1 of the embodiment of the invention.

前述した実施形態の発光素子１は、実装基板１００上に形成された配線電極等に実装される。発光素子１の基板１１と実装基板１００との間に半導体積層体１０が設けられている。基板１１上には波長変換部材１０１が設けられている。波長変換部材１０１には、例えば、蛍光体が含有された焼結体等を用いることができる。発光素子１及び波長変換部材１０１の側面を覆うように光反射性を有する樹脂層１０２が形成されている。発光素子１の側面には第１の発光層１３と第２の発光層１８が露出しており、第１の発光層１３および第２の発光層１８の側面が樹脂層１０２により覆われている。樹脂層１０２には、光反射性を有する粒子が含有されている。このような粒子としては、酸化アルミニウムや酸化チタン等を用いることができる。発光素子１からの光は主に樹脂層１０２から露出した波長変換部材１０１の上面側から取り出される。 The light-emitting element 1 of the above-described embodiment is mounted on wiring electrodes or the like formed on the mounting substrate 100 . A semiconductor laminate 10 is provided between a substrate 11 of the light emitting element 1 and a mounting substrate 100 . A wavelength conversion member 101 is provided on the substrate 11 . For the wavelength conversion member 101, for example, a sintered body containing phosphor can be used. A resin layer 102 having light reflectivity is formed so as to cover the side surfaces of the light emitting element 1 and the wavelength conversion member 101 . The first light emitting layer 13 and the second light emitting layer 18 are exposed on the side surface of the light emitting element 1, and the side surfaces of the first light emitting layer 13 and the second light emitting layer 18 are covered with the resin layer 102. . The resin layer 102 contains particles having light reflectivity. As such particles, aluminum oxide, titanium oxide, or the like can be used. Light from the light emitting element 1 is extracted mainly from the upper surface side of the wavelength conversion member 101 exposed from the resin layer 102 .

本発明の実施形態の発光素子１は、半導体積層体１０に第１の発光層１３と第２の発光層１８の２つの発光層を有しているため、発光層が１つである発光素子に比べて単位面積当たりの出力を高くすることできる。したがって、本発明の実施形態の発光素子１を用いることで、単位面積あたりの出力が高い発光装置とすることができる。 Since the light-emitting element 1 of the embodiment of the present invention has two light-emitting layers, the first light-emitting layer 13 and the second light-emitting layer 18, in the semiconductor laminate 10, the light-emitting element having one light-emitting layer The output per unit area can be increased compared to . Therefore, by using the light-emitting element 1 of the embodiment of the present invention, a light-emitting device with high output per unit area can be obtained.

なお、上述した実施形態においては、ｎ型ＧａＮ層１６をｎ型の不純物がドープされたＧａＮ層として説明したが、ＧａＮ層に代えて、本発明の効果を奏する程度に微量のＩｎやＡｌが含有されたＩｎＧａＮ層やＡｌＧａＮ層とすることもできる。また、上述した実施形態においては、ｐ型ＧａＮ層１５をｐ型の不純物がドープされたＧａＮ層として説明したが、ＧａＮ層に代えて、本発明の効果を奏する程度に微量のＩｎやＡｌが含有されたＩｎＧａＮ層やＡｌＧａＮ層とすることもできる。ここで、ＧａＮ層に微量のＩｎやＡｌが含有されるとは、ＧａＮ層に対してＩｎやＡｌが０．１％以下の混晶比で含有されることを意味する。 In the above-described embodiment, the n-type GaN layer 16 is described as a GaN layer doped with n-type impurities. It can also be a contained InGaN layer or an AlGaN layer. Further, in the above-described embodiment, the p-type GaN layer 15 is described as a GaN layer doped with p-type impurities. It can also be a contained InGaN layer or an AlGaN layer. Here, the fact that the GaN layer contains a small amount of In or Al means that the GaN layer contains In or Al at a mixed crystal ratio of 0.1% or less.

以上、具体例を参照しつつ、本発明の実施形態及び実施例について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。 The embodiments and examples of the present invention have been described above with reference to specific examples. However, the invention is not limited to these specific examples. Based on the above-described embodiment of the present invention, all forms that can be implemented by those skilled in the art by appropriately designing and changing are also included in the scope of the present invention as long as they include the gist of the present invention. In addition, within the scope of the idea of the present invention, those skilled in the art can conceive of various modifications and modifications, and it is understood that these modifications and modifications also belong to the scope of the present invention. .

１…発光素子、１０…半導体積層体、１１…基板、１２…第１のｎ型窒化物半導体層、１３…第１の発光層、１４…第１のｐ型窒化物半導体層、１５…ｐ型ＧａＮ層、１６…ｎ型ＧａＮ層、１７…第２のｎ型窒化物半導体層、１８…第２の発光層、１９…第２のｐ型窒化物半導体層、２０…中間層、２１…ノンドープＧａＮ層、２２…ノンドープＩｎＧａＮ層、４１…ｎ側電極、４２…ｐ側電極、１００…実装基板、１０１…波長変換部材、１０２…樹脂層 DESCRIPTION OF SYMBOLS 1... Light emitting element 10... Semiconductor laminated body 11... Substrate 12... First n-type nitride semiconductor layer 13... First light emitting layer 14... First p-type nitride semiconductor layer 15... p Type GaN layer 16...n-type GaN layer 17...second n-type nitride semiconductor layer 18...second light-emitting layer 19...second p-type nitride semiconductor layer 20...intermediate layer 21... Non-doped GaN layer 22 Non-doped InGaN layer 41 n-side electrode 42 p-side electrode 100 mounting substrate 101 wavelength conversion member 102 resin layer

Claims (6)

ｎ型不純物がドープされた第１のｎ型窒化物半導体層と、
前記第１のｎ型窒化物半導体層上に設けられた第１の発光層と、
前記第１の発光層上に設けられ、ｐ型不純物がドープされたｐ型ＧａＮ層と、
前記ｐ型ＧａＮ層上に設けられ、前記第１のｎ型窒化物半導体層よりも高い不純物濃度のｎ型不純物がドープされたｎ型ＧａＮ層と、
前記ｐ型ＧａＮ層と前記ｎ型ＧａＮ層との間に設けられ、厚さが３ｎｍ以上５ｎｍ以下であるノンドープＧａＮ層と、
前記ノンドープＧａＮ層と前記ｎ型ＧａＮ層との間に設けられたノンドープＩｎＧａＮ層と、
前記ｎ型ＧａＮ層上に設けられ、ｎ型不純物がドープされた第２のｎ型窒化物半導体層と、
前記第２のｎ型窒化物半導体層上に設けられた第２の発光層と、
前記第２の発光層上に設けられ、ｐ型不純物がドープされたｐ型窒化物半導体層と、
を備え、
前記ｐ型ＧａＮ層と前記ｎ型ＧａＮ層とによりトンネル接合が形成される発光素子。 a first n-type nitride semiconductor layer doped with an n-type impurity;
a first light emitting layer provided on the first n-type nitride semiconductor layer;
a p-type GaN layer provided on the first light-emitting layer and doped with a p-type impurity;
an n-type GaN layer provided on the p-type GaN layer and doped with an n-type impurity having an impurity concentration higher than that of the first n-type nitride semiconductor layer;
a non-doped GaN layer provided between the p-type GaN layer and the n-type GaN layer and having a thickness of 3 nm or more and 5 nm or less;
a non-doped InGaN layer provided between the non-doped GaN layer and the n-type GaN layer;
a second n-type nitride semiconductor layer provided on the n-type GaN layer and doped with an n-type impurity;
a second light emitting layer provided on the second n-type nitride semiconductor layer;
a p-type nitride semiconductor layer provided on the second light-emitting layer and doped with a p-type impurity;
with
A light-emitting device in which a tunnel junction is formed by the p-type GaN layer and the n-type GaN layer. 前記ノンドープＧａＮ層の厚さは、前記ノンドープＩｎＧａＮ層の厚さよりも厚い請求項１記載の発光素子。 2. The light emitting device according to claim 1 , wherein said non-doped GaN layer is thicker than said non-doped InGaN layer. 前記ノンドープＩｎＧａＮ層の厚さは、３ｎｍ以上５ｎｍ以下である請求項１または２に記載の発光素子。 3. The light-emitting device according to claim 1 , wherein the non-doped InGaN layer has a thickness of 3 nm or more and 5 nm or less. ｎ型不純物がドープされた第１のｎ型窒化物半導体層を形成する工程と、
前記第１のｎ型窒化物半導体層上に、第１の発光層を形成する工程と、
前記第１の発光層上に、ｐ型不純物がドープされたｐ型ＧａＮ層を形成する工程と、
前記ｐ型ＧａＮ層上に、厚さが３ｎｍ以上５ｎｍ以下であるノンドープＧａＮ層と、前記ノンドープＧａＮ層上に設けられたノンドープＩｎＧａＮ層とを含む中間層を形成する工程と、
前記中間層上に、前記第１のｎ型窒化物半導体層よりも高い不純物濃度のｎ型不純物がドープされたｎ型ＧａＮ層を形成する工程と、
前記ｎ型ＧａＮ層上に、ｎ型不純物がドープされた第２のｎ型窒化物半導体層を形成する工程と、
前記第２のｎ型窒化物半導体層上に、第２の発光層を形成する工程と、
前記第２の発光層上に、ｐ型不純物がドープされたｐ型窒化物半導体層を形成する工程と、
を備え、
前記ｐ型ＧａＮ層と前記ｎ型ＧａＮ層とによりトンネル接合が形成される、発光素子の製造方法。 forming a first n-type nitride semiconductor layer doped with an n-type impurity;
forming a first light-emitting layer on the first n-type nitride semiconductor layer;
forming a p-type impurity-doped p-type GaN layer on the first light-emitting layer;
forming on the p-type GaN layer an intermediate layer including a non-doped GaN layer having a thickness of 3 nm or more and 5 nm or less and a non -doped InGaN layer provided on the non-doped GaN layer ;
forming, on the intermediate layer, an n-type GaN layer doped with n-type impurities having an impurity concentration higher than that of the first n-type nitride semiconductor layer;
forming a second n-type nitride semiconductor layer doped with an n-type impurity on the n-type GaN layer;
forming a second light-emitting layer on the second n-type nitride semiconductor layer;
forming a p-type nitride semiconductor layer doped with a p-type impurity on the second light emitting layer;
with
A method of manufacturing a light-emitting device, wherein a tunnel junction is formed by the p-type GaN layer and the n-type GaN layer. 前記ノンドープＧａＮ層の厚さは、前記ノンドープＩｎＧａＮ層の厚さよりも厚い請求項４記載の発光素子の製造方法。 5. The method of manufacturing a light-emitting device according to claim 4 , wherein the non-doped GaN layer is thicker than the non-doped InGaN layer. 前記ノンドープＩｎＧａＮ層の厚さは、３ｎｍ以上５ｎｍ以下である請求項４または５に記載の発光素子の製造方法。 6. The method of manufacturing a light-emitting device according to claim 4 , wherein the non-doped InGaN layer has a thickness of 3 nm or more and 5 nm or less.
JP2020050778A 2019-04-23 2020-03-23 Light-emitting element and method for manufacturing light-emitting element Active JP7129630B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/844,167 US11538962B2 (en) 2019-04-23 2020-04-09 Light-emitting element and method for manufacturing light-emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019081497 2019-04-23
JP2019081497 2019-04-23

Publications (2)

Publication Number Publication Date
JP2020181976A JP2020181976A (en) 2020-11-05
JP7129630B2 true JP7129630B2 (en) 2022-09-02

Family

ID=73024867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020050778A Active JP7129630B2 (en) 2019-04-23 2020-03-23 Light-emitting element and method for manufacturing light-emitting element

Country Status (1)

Country Link
JP (1) JP7129630B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114335273B (en) * 2021-12-30 2023-09-01 淮安澳洋顺昌光电技术有限公司 LED epitaxial wafer, preparation method thereof and LED chip

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128502A (en) 2002-09-30 2004-04-22 Lumileds Lighting Us Llc Light emitting device including tunnel junction
JP2007520071A (en) 2004-01-29 2007-07-19 エルヴェーエー・スペース・ソーラー・パワー・ゲーエムベーハー Semiconductor structure with active region
JP2008078297A (en) 2006-09-20 2008-04-03 Mitsubishi Cable Ind Ltd GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE
JP2009521814A (en) 2005-12-27 2009-06-04 サムスン エレクトロニクス カンパニー リミテッド Group III nitride light emitting device
JP2010532926A (en) 2007-07-09 2010-10-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Radiation emitting semiconductor body
JP2013021334A (en) 2011-07-12 2013-01-31 Samsung Electronics Co Ltd Nitride light-emitting element
US20130270514A1 (en) 2012-04-16 2013-10-17 Adam William Saxler Low resistance bidirectional junctions in wide bandgap semiconductor materials
JP2017157667A (en) 2016-03-01 2017-09-07 学校法人 名城大学 Nitride semiconductor light-emitting device
WO2018081635A1 (en) 2016-10-28 2018-05-03 Lumileds Llc Methods for growing light emitting devices under ultra-violet illumination

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992847A (en) * 1995-09-21 1997-04-04 Hitachi Cable Ltd Tunnel semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128502A (en) 2002-09-30 2004-04-22 Lumileds Lighting Us Llc Light emitting device including tunnel junction
JP2007520071A (en) 2004-01-29 2007-07-19 エルヴェーエー・スペース・ソーラー・パワー・ゲーエムベーハー Semiconductor structure with active region
JP2009521814A (en) 2005-12-27 2009-06-04 サムスン エレクトロニクス カンパニー リミテッド Group III nitride light emitting device
JP2008078297A (en) 2006-09-20 2008-04-03 Mitsubishi Cable Ind Ltd GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE
JP2010532926A (en) 2007-07-09 2010-10-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Radiation emitting semiconductor body
JP2013021334A (en) 2011-07-12 2013-01-31 Samsung Electronics Co Ltd Nitride light-emitting element
US20130270514A1 (en) 2012-04-16 2013-10-17 Adam William Saxler Low resistance bidirectional junctions in wide bandgap semiconductor materials
JP2017157667A (en) 2016-03-01 2017-09-07 学校法人 名城大学 Nitride semiconductor light-emitting device
WO2018081635A1 (en) 2016-10-28 2018-05-03 Lumileds Llc Methods for growing light emitting devices under ultra-violet illumination

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHANG, S.J. et al.，Cascaded GaN Light-Emitting Diodes With Hybrid Tunnel Junction Layers，IEEE JOURNAL OF QUANTUM ELECTRONICS，米国，IEEE，2015年06月15日，VOL.51, NO.8，p.3300505
CHANG, S.J. et al.，GaN-Based Multiquantum Well Light-Emitting Diodes With Tunnel-Junction-Cascaded Active Regions，IEEE ELECTRON DEVICE LETTERS，米国，IEEE，2015年01月28日，VOL.36, NO.4，pp.366-368

Also Published As

Publication number Publication date
JP2020181976A (en) 2020-11-05

Similar Documents

Publication Publication Date Title
JP5143171B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4954536B2 (en) Nitride semiconductor light emitting device
JP4881491B2 (en) Semiconductor light emitting device
JP7101347B2 (en) Manufacturing method of light emitting element
US11538962B2 (en) Light-emitting element and method for manufacturing light-emitting element
US20100181583A1 (en) Radiation-emitting semiconductor chip
JP2016513878A (en) Monolithic light emitting device
JP4960465B2 (en) Semiconductor light emitting device
JP3940933B2 (en) Nitride semiconductor device
JP7129630B2 (en) Light-emitting element and method for manufacturing light-emitting element
JP5762901B2 (en) Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer
JP4292925B2 (en) Method for manufacturing group III nitride compound semiconductor light emitting device
JP5948767B2 (en) Nitride semiconductor light emitting device
JP7149486B2 (en) Method for manufacturing light-emitting element
JP2005150645A (en) Light-emitting element
JP5135465B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP6192722B2 (en) Optoelectronic semiconductor body and optoelectronic semiconductor chip
JP7385138B2 (en) Manufacturing method of light emitting device
JP7333504B2 (en) light emitting element
JP7481618B2 (en) Method for manufacturing nitride semiconductor device
JP6670401B2 (en) Semiconductor laminate
JP5458162B2 (en) Semiconductor light emitting device
JP2007201146A (en) Light emitting element and its manufacturing method
JP5364818B2 (en) Semiconductor light emitting device and manufacturing method thereof
CN117015860A (en) Light-emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220804

R151 Written notification of patent or utility model registration

Ref document number: 7129630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151