JP7119278B2

JP7119278B2 - 基板

Info

Publication number: JP7119278B2
Application number: JP2020503782A
Authority: JP
Inventors: ミンセオ、ハン; ヨンファン、ジ; チョイ、ヒェオン; ホンリー、スン; ヒュンオー、ドン; スンユ、ジュン; オクソン、チョル; ソクバエ、ナム
Original assignee: LG Chem Ltd
Current assignee: LG Chem Ltd
Priority date: 2017-07-27
Filing date: 2018-07-27
Publication date: 2022-08-17
Anticipated expiration: 2038-07-27
Also published as: EP3660583A4; TW201921706A; EP3660583A1; CN111033372A; KR20190013583A; KR102068304B1; US11467452B2; CN111033372B; JP2020529041A; US20200150478A1; TWI684287B

Description

本出願は２０１７年７月２７日付提出された大韓民国特許出願第１０－２０１７－００９５４６４号および２０１８年７月２６日付提出された大韓民国特許出願第１０－２０１８－００８７２８８号に基づいた優先権の利益を主張し、該当大韓民国特許出願の文献に開示されたすべての内容は本明細書の一部として含まれる。

本出願は基板に関するものである。

２個の基板の間に光変調層を配置させて光の透過率または色などを調節できる光学デバイスは公知とされている。例えば、特許文献１には液晶ホスト（ｌｉｑｉｄｃｒｙｓｔａｌｈｏｓｔ）と二色性染料ゲスト（ｄｉｃｈｒｏｉｃｄｙｅｇｕｅｓｔ）の混合物を適用した、いわゆるＧＨセル（Ｇｕｅｓｔｈｏｓｔｃｅｌｌ）が知られている。

このような装置では前記２個の基板の間の間隔を維持するために、いわゆるスペーサーが前記基板の間に位置する。
［先行技術文献］

［特許文献］
特許文献１：ヨーロッパ特許公開公報第００２２３１１号

本出願は基板、例えば、スペーサーを含む基板に関するものである。本出願では、基板上のスペーサーが所定の規則性と不規則性を同時に有して不規則的に配置されるようにして、いわゆるモアレ（ｍｏｉｒｅ）現象などが発生せず、全領域で均一な光学特性を示す光学デバイスを提供できる基板を提供することを一つの目的とする。

本明細書で言及する物性の中で測定温度がその結果に影響を及ぼす場合には、特に別途に規定しない限り、該当物性は常温で測定した物性である。用語常温は加温または減温されていない自然そのままの温度であって、通常約１０℃～３０℃の範囲内の一温度または約２３℃または約２５℃程度である。また、本明細書で特に別途に言及しない限り、温度の単位は℃である。

本明細書で言及する物性のうちで測定圧力がその結果に影響を及ぼす場合には、特に別途に規定しない限り、該当物性は常圧で測定した物性である。用語常圧は加圧または減圧されていない自然そのままの温度であって、通常約１気圧程度を常圧と称する。

本出願の基板は、基材層および前記基材層上に存在するスペーサーを含む。

基材層としては、特に制限なく、例えば、ＬＣＤ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）のような公知の光学デバイスの構成で基板に使用される任意の基材層が適用され得る。例えば、基材層は無機基材層であるか有機基材層であり得る。無機基材層としてはガラス（ｇｌａｓｓ）基材層などが例示され得、有機基材層としては多様なプラスチックフィルムなどが例示され得る。プラスチックフィルムとしては、ＴＡＣ（ｔｒｉａｃｅｔｙｌｃｅｌｌｕｌｏｓｅ）フィルム；ノルボルネン誘導体などのＣＯＰ（ｃｙｃｌｏｏｌｅｆｉｎｃｏｐｏｌｙｍｅｒ）フィルム；ＰＭＭＡ（ｐｏｌｙ（ｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）等のアクリルフィルム；ＰＣ（ｐｏｌｙｃａｒｂｏｎａｔｅ）フィルム；ＰＥ（ｐｏｌｙｅｔｈｙｌｅｎｅ）またはＰＰ（ｐｏｌｙｐｒｏｐｙｌｅｎｅ）等のポリオレフィンフィルム；ＰＶＡ（ｐｏｌｙｖｉｎｙｌａｌｃｏｈｏｌ）フィルム；ＤＡＣ（ｄｉａｃｅｔｙｌｃｅｌｌｕｌｏｓｅ）フィルム；Ｐａｃ（Ｐｏｌｙａｃｒｙｌａｔｅ）フィルム；ＰＥＳ（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ）フィルム；ＰＥＥＫ（ｐｏｌｙｅｔｈｅｒｅｔｈｅｒｋｅｔｏｎ）フィルム；ＰＰＳ（ｐｏｌｙｐｈｅｎｙｌｓｕｌｆｏｎｅ）フィルム、ＰＥＩ（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）フィルム；ＰＥＮ（ｐｏｌｙｅｔｈｙｌｅｎｅｍａｐｈｔｈａｔｌａｔｅ）フィルム；ＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔａｌａｔｅ）フィルム；ＰＩ（ｐｏｌｙｉｍｉｄｅ）フィルム；ＰＳＦ（ｐｏｌｙｓｕｌｆｏｎｅ）フィルムまたはＰＡＲ（ｐｏｌｙａｒｙｌａｔｅ）フィルムなどが例示され得るが、これに制限されるものではない。

本出願の基板で前記基材層の厚さも特に制限されず、用途に応じて適正範囲が選択され得る。

本出願の基板で前記基材層上には複数のスペーサーが存在する。前記スペーサーは前記基材層に固定されていてもよい。このような場合、スペーサーは前記基材層に直接接して固定されているか、あるいは基材層とスペーサーの間に他層が存在する場合、該当他層上に固定されていてもよい。前記他層の種類には光学デバイスの駆動に必要な公知の層が含まれ、例えば、後述する電極層がある。

前記複数のスペーサーは、前記基材層上で所定の規則性と不規則性を同時に有して配置されている。具体的には、前記基材層上の複数のスペーサーのうち少なくとも一部は、互いに異なるピッチを有するように配置されているという側面では不規則な配置であるが、所定の規則により定められた領域間では実質的に同じ密度を有して配置されるという側面では規則的である。

前記の通り、本出願の基板で前記基材層上に配置されるスペーサーの少なくとも一部は互いに異なるピッチを有するように配置される。

前記で用語ピッチは、前記複数のスペーサーのうち一部を、内部に他のスペーサーが存在しない状態の閉図形を形成するように選択した時に、前記閉図形の辺の長さと定義され得る。また、特に別途に規定しない限り、ピッチの単位はマイクロメートルである。

一例示において、前記閉図形の辺の長さは最大６００マイクロメートル程度であり得る。前記閉図形の辺の長さのうち最大長さは、他の例示において約５５０マイクロメートル以下、約５００マイクロメートル以下、約４５０マイクロメートル以下または約４００マイクロメートル以下であるか、約３００マイクロメートル以上、３５０マイクロメートル以上または４００マイクロメートル以上であり得る。

また、前記閉図形の辺の長さのうち最小長さは約１０マイクロメートル以上であり得る。前記閉図形の辺の長さのうち最小長さは、他の例示において約１００マイクロメートル以下、約９０マイクロメートル以下、約８０マイクロメートル以下、７０マイクロメートル以下または約６５マイクロメートル以下であるか、約２０マイクロメートル以上、３０マイクロメートル以上または４０マイクロメートル以上であり得る。

前記のような間隔配置を通じて、本出願の基板が製品に適用された時に素子のセルギャップ（ｃｅｌｌｇａｐ）が安定的に維持され、シミなどの外観不良が発生することを防止することができる。

前記最大または最小長さは、公知の乱数座標プログラム、例えば、ＣＡＤ、ＭＡＴＬＡＢまたはＳＴＥＬＬＡ乱数座標プログラムなどを使用して求めることができる。

前記形成される閉図形は三角形、四角形または六角形であり得る。すなわち、複数のスペーサーのうち任意に３個のスペーサーを選択してそれらを互いに連結した時には前記三角形が形成され、４個のスペーサーを選択してそれらを互いに連結した時は前記四角形が形成され、６個のスペーサーを選択してそれらを互いに連結した時は前記六角形が形成される。

図１は、基材層上に存在するスペーサー（黒い点）のうち任意に４個のスペーサーを選択し、それらを仮想の線（点線）で連結して形成した閉図形である四角形の例示である。ただし、前記ピッチを決定する時に形成される前記閉図形は、その内部にスペーサーが存在しないように形成されるものである。したがって、例えば、図２のように内部に他のスペーサーが存在するようにスペーサーが形成される場合は、前記ピッチの決定時に除外される。

一例示において、前記のように形成された閉図形である三角形、四角形または六角形の辺のうち、同じ長さを有する辺の数の比率（％）（三角形の場合に１００×（同一長さの辺の数）／３、四角形の場合に１００×（同一長さの辺の数）／４、六角形の場合に１００×（同一長さの辺の数）／６）は、８５％以下であり得る。前記比率は他の例示において８４％以下、８０％以下、７６％以下、６７％以下、５５％以下または４０％以下であり得る。前記比率の下限は特に制限されない。すなわち、場合によっては前記閉図形のすべての辺の長さが異なり得るため、前記比率の下限は０％であり得る。

前記のように本出願のスペーサーの配置は、その少なくとも一部が互いに異なるピッチを有しているという点で不規則的であるが、このような不規則性は一定の規則性の下で制御される。前記で規則性はスペーサーの配置密度が一定の領域間では実質的に近接することを意味し得る。

例えば、前記不規則的に配置された複数のスペーサーの正常ピッチをＰとすれば、前記基材層の表面で１０Ｐを一辺の長さとする正四角形の領域を任意に２個以上複数選択した時に、各正四角形の領域内に存在するスペーサーの個数の標準偏差は２以下である。

図３は、前記１０Ｐを一辺の長さとする正四角形の領域（図３の点線四角形の領域）が４個任意に選択された場合を例示的に示す図面である。

前記で用語正常ピッチは、実際には不規則的に基材層上に配置されている複数のスペーサーを、前記スペーサーの個数と前記基材層の面積を考慮して仮想的にすべてのスペーサーが同じピッチで配置されるように位置させた状態で、隣接するスペーサーの中心間の距離を意味する。

前記言及されたすべてのスペーサーが同一ピッチを有するように配置された仮想の状態を確認する方式は公知であり、例えば、ＣＡＤ、ＭＡＴＬＡＢ、ＳＴＥＬＬＡまたはエクセル（Ｅｘｃｅｌ）などのような乱数座標発生プログラムを使用して達成することができる。

前記標準偏差（ｓｔａｎｄａｒｄｄｅｖｉａｔｉｏｎ）は、スペーサーの個数の散布度を示す数値であり、分散の正の平方根に決定される数値である。

すなわち、基材層のスペーサーが形成された表面に、任意に前記四角形の領域を少なくとも２個以上複数指定した後、その領域内に存在するスペーサーの個数の標準偏差を求めた時にその標準偏差は２以下である。前記標準偏差は他の例示において１．５以下、１以下または０．５以下であり得る。また、前記標準偏差はその数値が低いほど目的とする規則性が達成されたことを意味するので、その下限は特に制限されず、例えば、０であり得る。

前記で指定される四角形の領域の数は２個以上である限り特に制限されないが、一例示において、前記四角形の領域が基材層の表面上で互いに重ならないように任意に選択されるものの、その任意に選択された領域が占める面積が前記基材層の全体の面積の約１０％以上、２０％以上、３０％以上、４０％以上、５０％以上、６０％以上、７０％以上、８０％以上または９０％以上となるようにする個数で選択され得る。

前記任意の四角形の領域の一辺を形成する正常ピッチＰの範囲は、前述したように基材層上に存在するスペーサーの個数と該当基材層の面積によって決定され得るものに特に制限されず、通常的に５０マイクロメートル～１，０００マイクロメートルの範囲内であり得る。前記正常ピッチＰは他の例示において、約６０マイクロメートル以上、７０マイクロメートル以上、８０マイクロメートル以上、９０マイクロメートル以上、１００マイクロメートル以上または１１０マイクロメートル以上であり得、約９００マイクロメートル以下、８００マイクロメートル以下、７００マイクロメートル以下、６００マイクロメートル以下、５００マイクロメートル以下、４００マイクロメートル以下、３００マイクロメートル以下、２００マイクロメートル以下または１５０マイクロメートル以下でもよい。

特に制限されるものではないが、前記のように任意に選択された正四角形の領域内に存在するスペーサーの平均個数は例えば、約８０個～１５０個程度であり得る。前記平均個数は他の例示において、８２個以上、８４個以上、８６個以上、８８個以上、９０個以上、９２個以上、９４個以上、９６個以上または９８個以上であり得る。また、他の例示において前記平均個数は、１４８個以下、１４６個以下、１４４個以下、１４２個以下、１４０個以下、１３８個以下、１３６個以下、１３４個以下、１３２個以下、１３０個以下、１２８個以下、１２６個以下、１２４個以下、１２２個以下、１２０個以下、１１８個以下、１１６個以下、１１４個以下または１１２個以下であり得る。

前記スペーサーの平均個数Ａと前記言及した標準偏差ＳＤの比率ＳＤ／Ａは、０．１以下であり得る。前記比率は他の例示において、０．０９以下、０．０８以下、０．０７以下、０．０６以下、０．０５以下、０．０４以下、０．０３以下、０．０２以下または０．０１以下であり得る。また、前記比率ＳＤ／Ａは、０以上または約０．００５以上程度でもよい。

前記平均個数Ａや比率ＳＤ／Ａは場合により変更され得るが、例えば、前記基板が適用されるデバイスで要求される透過率、セルギャップ（ｃｅｌｌｇａｐ）および／またはセルギャップの均一度などを考慮して前記数値は変更され得る。

他の例示において、前記不規則的に配置されたスペーサーが形成されている基材層の表面を同一面積を有する２個以上の領域に分割した時、各単位領域内に前記スペーサーの個数の標準偏差が２以下であり得る。

前記で標準偏差の意味とその具体的な例示は前述したものと同じである。

すなわち、前記例示では、基材層を同一面積を有する少なくとも２個以上の領域に分割し、分割した各単位領域内に存在するスペーサーの個数の標準偏差を求めた時にその標準偏差は２以下である。このような場合に分割した各単位領域の形態は、該当単位領域が同じ面積を有するように分割される限り特に制限されないが、例えば、三角、四角または六角形の領域であり得る。また、前記状態で標準偏差は他の例示において、１．５以下、１以下または０．５以下であるか、０以上、０．５以上、１以上または１．５以上であり得る。

前記で単位領域の個数は特に制限されるものではないが、一例示において、前記基材層は同一面積を有する２個以上、４個以上、６個以上、８個以上または１０個以上の領域に分割され得る。前記で分割される領域の数が多いほどスペーサーの密度がより均一に維持されることを意味するので、分割領域の個数の上限は特に制限されない。

前記のように規則性と不規則性を同時に有するように複数のスペーサーが配置されている基板上で、前記正常ピッチであるＰを一辺とする仮想の正四角形の領域を選択した時に、該当領域内に存在するスペーサーの平均個数は０～４の範囲内であり得る。前記平均個数は、他の例示において、３．５以下、３以下、２．５以下、２以下または１．５以下であり得る。前記平均個数はさらに他の例示において０．５以上であり得る。前記で任意に指定される一辺の長さが正常ピッチＰである正四角形の領域の数は２個以上である限り特別に制限されるものではないが、一例示において、前記正四角形の領域が基材層の表面上で互いに重ならないように任意に選択されるものの、その任意に選択された領域が占める面積が前記基材層の全体の面積の約１０％以上、２０％以上、３０％以上、４０％以上、５０％以上、６０％以上、７０％以上、８０％以上または９０％以上となるようにする個数で選択され得る。

前記複数のスペーサーの全体密度は、基材層の全面積対比スペーサーが占める面積の比率が約５０％以下となるように調節され得る。前記比率は他の例示において、約４５％以下、約４０％以下、約３５％以下、約３０％以下、約２５％以下、約２０％以下、約１５％以下、約１０％以下、約９．５％以下、９％以下、８．５％以下、８％以下、７．５％以下、７％以下、６．５％以下、６％以下、５．５％以下、５％以下、４．５％以下、４％以下、３．５％以下、３％以下、２．５％以下、２％以下または１．５％以下であり得る。他の例示において前記比率は、約０．１％以上、０．２％以上、０．３％以上、０．４％以上、０．５％以上、０．６％以上、０．７％以上、０．８％以上、０．９％以上または０．９５％以上であり得る。

前記のような形態で複数のスペーサーが基材層上に配置されることによって光学デバイスを具現した時に、スペーサーが基板間のピッチ（ｃｅｌｌｇａｐ）を均一に維持しながらも、いわゆるモアレ現象を誘発させず、均一な光学特性が確保されるようにすることができる。

前記各数値は必要な場合に変更され得るが、例えば、前記基板が適用されるデバイスで要求される透過率、セルギャップ（ｃｅｌｌｇａｐ）および／またはセルギャップの均一度などを考慮して前記数値は変更され得る。

前記複数のスペーサーはそのスペーシング正規分布度が所定の形態を示すように配置され得る。

前記でスペーシング正規分布度は、スペーサー間のピッチをＸ軸にし、全体のスペーサーのうち該当ピッチを有するスペーサーの比率をＹ軸にして図示した分布度であり、このときスペーサーの比率は全体のスペーサーの数を１に仮定した時に求められる比率である。

このような分布度の例示は図４に示されている。また、本明細書で前記スペーシング正規分布度と関連した説明でのピッチは、前記言及した閉図形である三角形、四角形または六角形での辺の長さである。

前記分布度は、公知の乱数座標プログラム、例えば、ＣＡＤ、ＭＡＴＬＡＢまたはＳＴＥＬＬＡ乱数座標プログラムなどを使用して求めることができる。

一例示において、前記複数のスペーサーは前記分布度での１／２高さ面積が０．４～０．９５の範囲内となるように配置され得る。前記１／２高さ面積は他の例示において０．４５以上、０．５以上、０．５５以上、０．６以上、０．６５以上、０．７以上または０．８５以上であり得る。また、前記１／２高さ面積は他の例示においては、０．９以下、０．８５以下、０．８以下、０．７５以下、０．７以下、０．６５以下、０．６以下、０．５５以下または０．５以下であり得る。

前記複数のスペーサーは、前記分布度での１／２高さ幅ＦＷＨＭと平均ピッチＰｍの比ＦＷＨＭ／Ｐｍが１以下となるように配置され得る。前記比ＦＷＨＭ／Ｐｍは、他の例示において０．０５以上、０．１以上、０．１１以上、０．１２以上または０．１３以上であり得る。また、前記比ＦＷＨＭ／Ｐｍは、他の例示においては約０．９５以下、約０．９以下、約０．８５以下、約０．８以下、約０．７５以下、約０．７以下、約０．６５以下、約０．６以下、約０．５５以下、約０．５以下、約０．４５以下または約０．４以下であり得る。

前記平均ピッチＰｍは、前述した閉図形である三角形、四角形または六角形を形成するように少なくとも８０％以上、８５％以上、９０％以上または９５％以上のスペーサーを選択した時に選択されたスペーサーによって形成される三角形、四角形または六角形の各辺の長さの平均である。また、前記でスペーサーは、形成された三角形、四角形または六角形が互いに頂点は共有しないように選択される。

前記複数のスペーサーは、前記分布度での１／２高さ幅ＦＷＨＭが０．５マイクロメートル～１，０００マイクロメートルの範囲内にあるように配置され得る。前記１／２高さ幅ＦＷＨＭは、他の例示において約１マイクロメートル以上、２マイクロメートル以上、３マイクロメートル以上、４マイクロメートル以上、５マイクロメートル以上、６マイクロメートル以上、７マイクロメートル以上、８マイクロメートル以上、９マイクロメートル以上、１０マイクロメートル以上、１１マイクロメートル以上、１２マイクロメートル以上、１３マイクロメートル以上、１４マイクロメートル以上、１５マイクロメートル以上、１６マイクロメートル以上、１７マイクロメートル以上、１８マイクロメートル以上、１９マイクロメートル以上、２０マイクロメートル以上、２１マイクロメートル以上、２２マイクロメートル以上、２３マイクロメートル以上または２４マイクロメートル以上、２７マイクロメートル以上、３０マイクロメートル以上、３５マイクロメートル以上、４０マイクロメートル以上、４５マイクロメートル以上または５０マイクロメートル以上であり得る。他の例示において前記１／２高さ幅ＦＷＨＭは、約９００マイクロメートル以下、８００マイクロメートル以下、７００マイクロメートル以下、６００マイクロメートル以下、５００マイクロメートル以下、４００マイクロメートル以下、３００マイクロメートル以下、２００マイクロメートル以下、１５０マイクロメートル以下、１００マイクロメートル以下、９０マイクロメートル以下、８０マイクロメートル以下、７０マイクロメートル以下、６０マイクロメートル以下、５０マイクロメートル以下、４０マイクロメートル以下または３０マイクロメートル以下であり得る。

前記複数のスペーサーは、前記スペーシング正規分布度の最大高さＦｍａｘが０．００６以上であり、１未満となるように配置され得る。前記最大高さＦｍａｘは他の例示において約０．００７以上、約０．００８以上、約０．００９以上または約０．００９５以上、約０．０１以上または約０．０１５以上であり得る。また、前記最大高さＦｍａｘは他の例示において約０．９以下、約０．８以下、約０．７以下、約０．６以下、約０．５以下、約０．４以下、約０．３以下、約０．２以下、約０．１以下、約０．０９以下、約０．０８以下、約０．０７以下、約０．０６以下、約０．０５以下、約０．０４以下、約０．０３以下または約０．０２以下であり得る。

複数のスペーサーが前記のような形態のスペーシング正規分布度を有するように配置されることによって、前記基板を通じて光学デバイスを具現した時にスペーサーが基板間のピッチ（ｃｅｌｌｇａｐ）を均一に維持しながらも、いわゆるモアレ現象を誘発させず、均一な光学特性が確保されるようにすることができる。

複数のスペーサーが前記のように不規則性と規則性を同時に有するように配置されるために、不規則度という概念が導入される。以下、前記のような形態のスペーサーの配置を設計するための方法を説明する。

前記言及された規則性と不規則性を同時に有するスペーサーの配置を達成するためには、正常配置状態から出発して不規則性を有するようにスペーサーを再配置する段階を遂行する。

前記で正常配置状態は、複数のスペーサーが基材層上にすべての辺の長さが同じ正三角形、正四角形または正六角形を形成できるように配置された状態である。図５は、一例示としてスペーサーが前記正四角形を形成するように配置された状態である。この状態での正四角形の一辺の長さＰは、前述した正常ピッチと同じであり得る。前記のような配置状態で一つのスペーサーが存在する地点を基準として前記の一辺の長さＰに対して一定の比率となる長さの半径を有する円領域を指定し、その領域内で前記一つのスペーサーが無作為的に移動できるようにプログラムをセッティングする。例えば、図５は前記長さＰ対比５０％の長さ（０．５Ｐ）の半径を有する円領域を設定し、その領域内の任意の地点で前記スペーサーが移動する形態を模式的に示している。前記のような移動を少なくとも８０％以上、８５％以上、９０％以上、９５％以上または１００％（すべてのスペーサー）のスペーサーに適用して前述した配置を達成することができる。

前記のような設計方式で前記円領域の半径となる長さＰに対する比率が不規則度と定義され得る。例えば、図５に示された場合において不規則度は約５０％である。

一例示において、前記設計方式での不規則度は約５％以上、約１０％以上、約１５％以上、約２０％以上、約２５％以上、約３０％以上、約３５％以上、約４０％以上、約４５％以上、約５０％以上、約５５％以上、約６０％以上または約６５％以上であり得る。前記不規則度は一例示において約９５％以下、約９０％以下、約８５％以下または約８０％以下であり得る。

前記のような方式でスペーサーの配置を設計し、設計した配置にしたがってスペーサーを形成することによって前述した不規則性と規則性を同時に有する配置を達成することができる。

前記では正常状態が正四角形から出発する場合を例示にしたが、前記正常状態は正三角形または正六角形などの異なる図形であり得、その場合にも前述した配置が達成され得る。

前記のような方式でスペーサーの配置を設計する手段は特に制限されず、公知の乱数座標プログラム、例えば、ＣＡＤ、ＭＡＴＬＡＢ、ＳＴＥＬＬＡまたはＥｘｃｅｌ乱数座標プログラムなどを使用することができる。

例えば、前記のような方式でまずスペーサーの配置を設計した後に、該当設計に従うパターンを有するマスクなどを製造し、該当マスクを使用したリソグラフィーまたはインプリンティング方式などによって前記のようなスペーサーを具現することができる。

前記のようなスペーサーのディメンションは特に制限されず、公知の範囲内で選択され得る。例えば、前記スペーサーは底部の断面積が約０．２５マイクロメートル^２～１ｍｍ^２の範囲内であり、高さが約０．５マイクロメートル～１ｍｍの範囲内となり得る。前記底部断面積は他の例示において，約０．５マイクロメートル^２以上、０．７５マイクロメートル^２以上、１マイクロメートル^２以上、５マイクロメートル^２以上、１０マイクロメートル^２以上、１５マイクロメートル^２以上または２０マイクロメートル^２以上であるか、９０００００マイクロメートル^２以下、８０００００マイクロメートル^２以下、７０００００マイクロメートル^２以下、６０００００マイクロメートル^２以下、５０００００マイクロメートル^２以下、４０００００マイクロメートル^２以下、３０００００マイクロメートル^２以下、２０００００マイクロメートル^２以下、１０００００マイクロメートル^２以下、９００００マイクロメートル^２以下、８００００マイクロメートル^２以下、７００００マイクロメートル^２以下、６００００マイクロメートル^２以下、５００００マイクロメートル^２以下、４００００マイクロメートル^２以下、３００００マイクロメートル^２以下、２００００マイクロメートル^２以下、１００００マイクロメートル^２以下、９０００マイクロメートル^２以下、８０００マイクロメートル^２以下、７０００マイクロメートル^２以下、６０００マイクロメートル^２以下、５０００マイクロメートル^２以下、４０００マイクロメートル^２以下、３０００マイクロメートル^２以下、２０００マイクロメートル^２以下、１０００マイクロメートル^２以下、９００マイクロメートル^２以下、８００マイクロメートル^２以下、７００マイクロメートル^２以下、６００マイクロメートル^２以下、５００マイクロメートル^２以下、４００マイクロメートル^２以下、３００マイクロメートル^２以下、２００マイクロメートル^２以下、１００マイクロメートル^２以下、９０マイクロメートル^２以下、８０マイクロメートル^２以下、７０マイクロメートル^２以下、６０マイクロメートル^２以下、５０マイクロメートル^２以下、４０マイクロメートル^２以下または３０マイクロメートル^２以下でもある。

前記スペーサーは、公知の素材および方式を使用して形成することができる。一例示において、前記スペーサーは、紫外線硬化型樹脂を含んで形成され得る。例えば、前記スペーサーは前述した方式で規則的な不規則性を設計し、設計した内容によりデザインされたマスクを使用したインプリンティングまたはリソグラフィー方式で紫外線硬化型化合物を目的とする配置により硬化させて形成できるが、このような場合に前記紫外線硬化型化合物の硬化体である紫外線硬化型樹脂が前記スペーサーを形成することができる。スペーサーの形成に使用され得る紫外線硬化型化合物の具体的な種類は特に制限されず、例えば、アクリレート系列の高分子やエポキシ系列高分子などが使用され得るが、これに制限されるものではない。

本出願の基板は、前記基材層とスペーサーに光学デバイスの駆動に要求される他の要素をさらに含むことができる。このような要素は多様に公知されており、代表的には電極層がある。一例示において、前記基板は、前記基材層と前記スペーサーの間に電極層をさらに含むことができる。電極層としては、公知の素材が適用され得る。例えば、電極層は、金属合金、電気伝導性化合物または前記のうち２種以上の混合物を含むことができる。このような材料としては、金などの金属、ＣｕＩ、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）、ＩＺＯ（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ）、ＺＴＯ（ＺｉｎｃＴｉｎＯｘｉｄｅ）、アルミニウムまたはインジウムがドーピングされた亜鉛オキシド、マグネシウムインジウムオキシド、ニッケルタングステンオキシド、ＺｎＯ、ＳｎＯ_２またはＩｎ_２Ｏ_３等の酸化物材料や、ガリウムナイトライドのような金属ナイトライド、亜鉛セレニドなどのような金属セレニド、亜鉛スルフィドのような金属スルフィドなどが例示され得る。透明な正孔注入性電極層は、また、Ａｕ、ＡｇまたはＣｕなどの金属薄膜とＺｎＳ、ＴｉＯ_２またはＩＴＯなどのような高屈折の透明物質の積層体などを使用しても形成することができる。

電極層は、蒸着、スパッタリング、化学蒸着または電気化学的手段などの任意の手段で形成され得る。電極層のパターン化も特に制限なく公知の方式で可能であり、例えば、公知とされているフォトリソグラフィーやシャドーマスクなどを使用した工程を通じてパターン化されてもよい。

本出願の基板はさらに前記基材層とスペーサー上に存在する配向膜をさらに含むことができる。

前記で基材層とスペーサー上に形成される配向膜の種類も特に制限されず、公知の配向膜、例えば、公知のラビング配向膜または光配向膜が適用され得る。

前記配向膜を基材層とスペーサー上に形成し、それに対する配向処理を遂行する方式も公知の方式に従う。

本出願はさらに、前記のような基板を使用して形成した光学デバイスに関するものである。

本出願の例示的な光学デバイスは、前記基板および前記基板と対向配置されており、前記基板のスペーサーによって前記基板との間隔が維持された第２基板を含むことができる。

前記光学デバイスで２個の基板の間の間隔には光変調層が存在し得る。本出願で用語光変調層には、入射した光の偏光状態、透過率、色調および反射率などの特性のうち、少なくとも一つの特性を目的により変化させることができる公知のすべての種類の層が含まれ得る。

例えば、前記光変調層は、液晶物質を含む層であって、電圧、例えば垂直電界や水平電界のオンオフ（ｏｎ－ｏｆｆ）によって拡散モードと透過モードの間でスイッチングされる液晶層であるか、透過モードと遮断モードの間でスイッチングされる液晶層であるか、透過モードとカラーモードでスイッチングされる液晶層または互いに異なる色のカラーモードの間をスイッチングする液晶層であり得る。

前記作用を遂行できる光変調層、例えば、液晶層は多様に公知とされている。一つの例示的な光変調層としては、通常の液晶ディスプレイに使用される液晶層がある。他の例示において、光変調層は多様な形態のいわゆるゲストホスト液晶層（ＧｕｅｓｔＨｏｓｔＬｉｑｕｉｄＣｒｙｓｔａｌＬａｙｅｒ）、高分子分散型液晶層（ＰｏｌｙｍｅｒＤｉｓｐｅｒｓｅｄＬｉｑｕｉｄＣｒｙｓｔａｌ）、画素孤立型液晶層（Ｐｉｘｃｅｌ－ｉｓｏｌａｔｅｄＬｉｑｕｉｄＣｒｙｓｔａｌ）、浮遊粒子デバイス（ＳｕｓｐｅｎｄｅｄＰａｒｔｉｃｌｅＤｅｉｖｉｃｅ）または電気変色ディスプレイ（Ｅｌｅｃｔｒｏｃｈｒｏｍｉｃｄｅｖｉｃｅ）等でもよい。

前記で高分子分散型液晶層（ＰＤＬＣ）は、いわゆるＰＩＬＣ（ｐｉｘｅｌｉｓｏｌａｔｅｄｌｉｑｕｉｄｃｒｙｓｔａｌ）、ＰＤＬＣ（ｐｏｌｙｍｅｒｄｉｓｐｅｒｓｅｄｌｉｑｕｉｄｃｒｙｓｔａｌ）、ＰＮＬＣ（ＰｏｌｙｍｅｒＮｅｔｗｏｒｋＬｉｑｕｉｄＣｒｙｓｔａｌ）またはＰＳＬＣ（ＰｏｌｙｍｅｒＳｔａｂｌｉｚｅｄＬｉｑｕｉｄＣｒｙｓｔａｌ）等を含む上位概念である。高分子分散型液晶層（ＰＤＬＣ）は、例えば、高分子ネットワークおよび前記高分子ネットワークと相分離された状態で分散されている液晶化合物を含む液晶領域を含むことができる。

前記のような光変調層の具現方式や形態は特に制限されず、目的にしたがって公知とされている方式を制限なく採択することができる。

また、前記光学デバイスは必要な場合、追加的な公知の機能性層、例えば、偏光層、ハードコーティング層および／または反射防止層などもさらに含むことができる。

本出願は特定の配置状態でスペーサーが配置されている基板およびそのような基板を使用した光学デバイスに関するものである。本出願では基板上に複数のスペーサーが所定の規則にしたがって不規則的に配置されるようにして、前記スペーサーが光学デバイスの構成時に均一なセルギャップを維持するようにしつつ、モアレ現象などを誘発せず、全体的に均一な光学特性が確保されるようにするごとができる。

スペーサー間のピッチを説明するための図面。スペーサー間のピッチを説明するための図面。スペーサー間のピッチを説明するための図面。スペーサーの分布度の例示。不規則度を具現する方式を説明するための図面。実施例１のスペーサー配置を示す図面。実施例１の配置から確認した分布度。実施例１のスペーサー配置でのモアレ現象の観察結果。正常配置状態のスペーサー配置でのモアレ現象の観察結果。実施例２のスペーサー配置を示す図面。実施例２のスペーサー配置から確認した分布度。実施例２のスペーサー配置でのモアレ現象の観察結果。実施例３のスペーサー配置を示す図面。実施例３のスペーサー配置から確認した分布度。実施例３のスペーサー配置でのモアレ現象の観察結果。実施例３の基板を適用したデバイスの外観を評価した結果。実施例４のスペーサー配置から確認した分布度。実施例４のスペーサー配置でのモアレ現象の観察結果。実施例４の基板を適用したデバイスの外観を評価した結果。比較例１のスペーサー配置でのモアレ現象の観察結果。比較例１の基板を適用したデバイスの外観を評価した結果。比較例２のスペーサー配置でのモアレ現象の観察結果。比較例２の基板を適用したデバイスの外観を評価した結果。比較例３のスペーサー配置でのモアレ現象の観察結果。比較例３の基板を適用したデバイスの外観を評価した結果。

以下、実施例を通じて本出願を具体的に説明するが、本出願の範囲は下記の実施例によって制限されるものではない。

実施例１．

スペーサー配置の設計
不規則度が約１０％であるスペーサー配置パターンは乱数座標発生プログラム（ＣＡＤ）を使用して次のような方式で設計した。まず、全体の面積が約１０ｍｍ程度である基材層上に１００個のスペーサーが、図５に示されたように、１２７マイクロメートルの一定間隔（正常ピッチ）で配置されている状態を仮定した（正常配置状態）。この時、個別スペーサーの底部の断面積は約２７マイクロメートル程度であり、高さは約１０マイクロメートル程度となるようにした。その後、図５のように、スペーサーを４個ずつ選択して構成した正四角形で個別スペーサーが各スペーサーを基準として前記正常ピッチの１０％の半径（０．１Ｐ）を有する円領域内で無作為に移動するようにプログラムをセッティングして、個別スペーサーを移動させてスペーサー配置パターンを構成した。図６は、前記のように設計されたスペーサー配置の例示である。図６に示されたように、前記スペーサーの配置で閉図形である四角形が構成されるように４個のスペーサーを選択し、各辺の長さを測定した時に、前記四角形の辺の長さのうち少なくとも一つは長さが異なっていた。また、前記閉図形である四角形のすべての辺の長さの中で最小長さは略８７マイクロメートル程度であり、最大長さは略１１３マイクロメートル程度であった。また、前記図６で前記正常ピッチＰの１０倍（１０Ｐ）の長さを一辺とする正四角形の領域を前記領域が互いに重ならないように１２個選択した時に、各正四角形の領域内のスペーサーの平均個数は１００個であり、標準偏差は約０程度であった。また、図６に示された基材層の表面を同一面積を有する４個の四角領域に分割した時に、各四角形の領域内のスペーサーの平均個数は２４．１個であり、標準偏差は約１．７程度であった。図７は、前記のような配置のスペーサーのスペーシング正規分布度であり、その分布度での１／２高さ面積は約０．７１であり、１／２高さ幅ＦＷＨＭは約１４．１９であり、平均ピッチＰｍは約１２７マイクロメートルであり、最大高さＦｍａｘは約０．０９５であった。

スペーサーの形成
基材層（図１０の１００）としてＰＣ（ｐｏｌｙｃａｒｂｏｎａｔｅ）フィルム上に電極層として結晶質のＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）層が形成された基材層を使用した。前記基材層上に通常のコラムスペーサー形成方式にしたがってスペーサーを形成するものの、その配置が前記設計された方式に従うようにスペーサーを形成して基板を製造した。このように製造された基板を一般的な市販のＭｏｎｉｔｏｒ上に置き、前記の方式でモアレ現象の発生の有無を評価した。図８は、前記方式で評価したモアレ現象の発生の有無の確認結果であり、図９は前記言及した正常配置状態によりスペーサーを形成した基板に対して測定した結果である。図８および図９の結果からスペーサーの配置状態の制御を通じてモアレ現象の発生を抑制できるという点を確認することができる。

実施例２．
実施例１と同じ方式でスペーサー配置を設計するものの、不規則度が５０％となるようにスペーサーの配置を設計した（個別のスペーサーが正常ピッチの５０％の半径（０．５Ｐ）を有する円領域内で無作為に移動するようにプログラムをセッティングして個別スペーサーを移動）。また、前記閉図形である四角形のすべての辺の長さの中で最小長さは略３６マイクロメートル程度であり、最大長さは略１６４マイクロメートル程度であった。

図１０は、前記のように設計されたスペーサー配置の例示である。図１０に示されたように、前記スペーサーの配置で閉図形である四角形が構成されるように４個のスペーサーを選択し、各辺の長さを測定した時に前記四角形の辺の長さのうち少なくとも一つは長さが異なっていた。また、前記図１０で前記正常ピッチＰの１０倍（１０Ｐ）の長さを一辺とする正四角形の領域を前記領域が互いに重ならないように１２個選択した時に、各正四角形の領域内のスペーサーの平均個数は１００個であり、標準偏差は約０程度であった。また、図１０に示された基材層の表面を同一面積を有する４個の四角領域に分割した時に各四角形の領域内のスペーサーの平均個数は２４．４個であり、標準偏差は約１．２程度であった。図１１は、前記のような配置のスペーサーのスペーシング正規分布度であり、その分布度での１／２高さ面積は約０．６８であり、１／２高さ幅ＦＷＨＭは約５３．５８であり、平均ピッチＰｍは、約１２７マイクロメートルであり、最大高さＦｍａｘは約０．０１９であった。

図１２は前記のような方式で形成された基板を使用して実施例１と同様にモアレ現象の発生の有無を評価した結果であり、実施例１のようにモアレ現象の発生が抑制されるのを確認することができる。

実施例３．
実施例１と同じ方式でスペーサー配置を設計するものの、不規則度が７０％となるようにスペーサーの配置を設計した（個別のスペーサーが正常ピッチの７０％の半径（０．７Ｐ）を有する円領域内で無作為に移動するようにプログラムをセッティングして個別スペーサーを移動）。また、前記閉図形である四角形のすべての辺の長さの中で最小長さは略１１マイクロメートル程度であり、最大長さは略１８９マイクロメートル程度であった。

図１３は，前記のように設計されたスペーサー配置の例示である。図１３に示されたように、前記スペーサーの配置で閉図形である四角形が構成されるように４個のスペーサーを選択し、各辺の長さを測定した時に前記四角形の辺の長さのうち少なくとも一つは長さが異なっていた。また、前記図１３で前記正常ピッチＰの１０倍（１０Ｐ）の長さを一辺とする１２正四角形の領域を前記領域が互いに重ならないように１２個選択した時に各正四角形の領域内のスペーサーの平均個数は９９．５個であり、標準偏差は約０．９程度であった。また、図１３に示された基材層の表面を同一面積を有する４個の四角領域に分割した時に各四角形の領域内のスペーサーの平均個数は２３．１個であり、標準偏差は約１．７程度であった。図１４は、前記のような配置のスペーサーのスペーシング正規分布度であって、その分布度での１／２高さ面積は約０．６４であり、１／２高さ幅ＦＷＨＭは約７７．０９であり、平均ピッチＰｍは約１２７マイクロメートルであり、最大高さＦｍａｘは約０．０１６であった。

図１５は前記のような方式で形成された基板を使用して実施例１と同様にモアレ現象の発生の有無を評価した結果であって、実施例１のようにモアレ現象の発生が抑制されるのを確認することができる。
図１６は、前記実施例３に対して実施例１と同じ方式で外観不良の発生の有無を評価した写真である。

実施例４．
実施例１と同じ方式でスペーサー配置を設計するものの、不規則度が７０％となるようにスペーサーの配置を設計した（個別のスペーサーが正常ピッチの７０％の半径（０．７Ｐ）を有する円領域内で無作為に移動するようにプログラムをセッティングして個別スペーサーを移動）。また、前記閉図形である四角形のすべての辺の長さの中で最小長さは略５９マイクロメートル程度であり、最大長さは略４４７マイクロメートル程度であった。

前記のように設計されたスペーサー配置は、図１３に示されたものと略類似であった。すなわち、図１３に示されたように、実施例４の場合もスペーサーの配置で閉図形である四角形が構成されるように４個のスペーサーを選択し、各辺の長さを測定した時に前記四角形の辺の長さのうち少なくとも一つは長さが異なっていた。また、前記図１３に示されたような形態で前記正常ピッチＰの１０倍（１０Ｐ）の長さを一辺とする正四角形の領域を前記領域が互いに重ならないように１２個選択した時に各正四角形の領域内のスペーサーの平均個数は９９．５個であり、標準偏差は約０．９程度であった。また、図１３に示された基材層の表面を同一面積を有する４個の四角領域に分割した時に各四角形の領域内のスペーサーの平均個数は２３．１個であり、標準偏差は約１．７程度であった。図１７は、前記のような配置のスペーサーのスペーシング正規分布度であって、その分布度での１／２高さ面積は約０．６４であり、１／２高さ幅ＦＷＨＭは約１８１．４２であり、平均ピッチＰｍは約２７７マイクロメートルであり、最大高さＦｍａｘは約０．００６１であった。

図１８は前記のような方式で形成された基板を使用して実施例１と同様にモアレ現象の発生の有無を評価した結果であって、実施例１のようにモアレ現象の発生が抑制されるのを確認することができる。

図１９は、前記実施例４に対して実施例１と同じ方式で外観不良の発生の有無を評価した写真である。

比較例１．
実施例１と同じ方式でスペーサー配置を設計するものの、不規則度が７０％となるようにスペーサーの配置を設計した（個別のスペーサーが正常ピッチの７０％の半径（０．７Ｐ）を有する円領域内で無作為に移動するようにプログラムをセッティングして個別スペーサーを移動）。また、前記閉図形である四角形のすべての辺の長さの中で最小長さは略８９マイクロメートル程度であり、最大長さは略６１６マイクロメートル程度であった。

前記のように設計されたスペーサー配置は図１３に示されたものと略類似していた。すなわち、図１３に示されたように、比較例１の場合もスペーサーの配置で閉図形である四角形が構成されるように４個のスペーサーを選択し、各辺の長さを測定した時に前記四角形の辺の長さのうち少なくとも一つは長さが異なっていた。また、正常ピッチＰの１０倍（１０Ｐ）の長さを一辺とする正四角形の領域を前記領域が互いに重ならないように１２個選択した時に各正四角形の領域内のスペーサーの平均個数は９９．５個であり、標準偏差は約０．９程度であった。また、図１３に示された基材層の表面を同一面積を有する４個の四角領域に分割した時に各四角形の領域内のスペーサーの平均個数は２３．１個であり、標準偏差は約１．７程度であった。

図２０は前記のような方式で形成された基板を使用して実施例１と同様にモアレ現象の発生の有無を評価した結果であり、実施例１のようにモアレ現象の発生が抑制されるのを確認することができる。

図２１は前記比較例１に対して実施例１と同じ方式で外観不良の発生の有無を評価した写真であって、図面から外観の不良が大きく発生するのを確認することができる。

比較例２．
実施例１と同じ方式でスペーサー配置を設計するものの、不規則度が７０％となるようにスペーサーの配置を設計した（個別のスペーサーが正常ピッチの７０％の半径（０．７Ｐ）を有する円領域内で無作為に移動するようにプログラムをセッティングして個別スペーサーを移動）。また、前記閉図形である四角形のすべての辺の長さの中で最小長さは略１１９マイクロメートル程度であり、最大長さは略７８６マイクロメートル程度であった。

前記のように設計されたスペーサー配置は図１３に示されたものと略類似していた。すなわち、図１３に示されたように比較例２の場合もスペーサーの配置で閉図形である四角形が構成されるように４個のスペーサーを選択し、各辺の長さを測定した時に前記四角形の辺の長さのうち少なくとも一つは長さが異なっていた。また、正常ピッチＰの１０倍（１０Ｐ）の長さを一辺とする正四角形の領域を前記領域が互いに重ならないように１２個選択した時に各正四角形の領域内のスペーサーの平均個数は９９．５個であり、標準偏差は約０．９程度であった。また、基材層の表面を同一面積を有する４個の四角領域に分割した時に各四角形の領域内のスペーサーの平均個数は２３．１個であり、標準偏差は約１．７程度であった。

図２２は前記のような方式で形成された基板を使用して実施例１と同様にモアレ現象の発生の有無を評価した結果であり、実施例１のようにモアレ現象の発生が抑制されるのを確認することができる。
図２３は前記比較例１に対して実施例１と同じ方式で外観不良の発生の有無を評価した写真であって、図面から外観の不良が大きく発生するのを確認することができる。

比較例３．
実施例１と同じ方式でスペーサー配置を設計するものの、不規則度が７０％となるようにスペーサーの配置を設計した（個別のスペーサーが正常ピッチの７０％の半径（０．７Ｐ）を有する円領域内で無作為に移動するようにプログラムをセッティングして個別スペーサーを移動）。また、前記閉図形である四角形のすべての辺の長さの中で最小長さは略１３４マイクロメートル程度であり、最大長さは略８７２マイクロメートル程度であった。

前記のように設計されたスペーサー配置は図１３に示されたものと略類似していた。すなわち、図１３に示されたことのように、比較例３の場合もスペーサーの配置で閉図形である四角形が構成されるように４個のスペーサーを選択し、各辺の長さを測定した時に前記四角形の辺の長さのうち少なくとも一つは長さが異なっていた。また、前記正常ピッチＰの１０倍（１０Ｐ）の長さを一辺とする正四角形の領域を前記領域が互いに重ならないように１２個選択した時に各正四角形の領域内のスペーサーの平均個数は９９．５個であり、標準偏差は約０．９程度であった。また、基材層の表面を同一面積を有する４個の四角領域に分割した時に各四角形の領域内のスペーサーの平均個数は２３．１個であり、標準偏差は約１．７程度であった。

図２４は前記のような方式で形成された基板を使用して実施例１と同様にモアレ現象の発生の有無を評価した結果であって、実施例１のようにモアレ現象の発生が抑制されるのを確認することができる。

図２５は前記比較例１に対して実施例１と同じ方式で外観不良の発生の有無を評価した写真であって、図面から外観の不良が大きく発生するのを確認することができる。

Claims

基材層；および
前記基材層上に存在する複数のスペーサー
を含み、
前記複数のスペーサーは、前記複数のスペーサーが、一辺の長さが正常ピッチＰである正四角形を形成するように配置された正常配置状態において、各々のスペーサーが存在する地点を基準として前記正常ピッチＰに対して前記長さ対比５５％以上９５％以下の比率となる長さの半径を有する円領域の内部で前記各々のスペーサーを無作為的に移動させて配置されたのであり、
前記複数のスペーサーのうち４個のスペーサーを選択して形成された閉図形である四角形の辺の長さのうち少なくとも一つが異なるように前記スペーサーが配置されており、
前記閉図形である四角形の辺の長さのうちの最大長さが６００マイクロメートル以下であり、
前記閉図形である四角形の内部には、他のスペーサーが存在せず、
前記正常ピッチであるＰの１０倍の長さである１０Ｐを一辺の長さとする、複数の仮想の正四角形を、前記複数の仮想の正四角形が、お互い重ならないように、また、前記基材層の全体の面積の７０％以上を占有するように任意に選択されたとき、前記仮想の正四角形の領域内の前記スペーサーの個数の標準偏差が２以下であり、
前記仮想の正四角形の領域内に存在するスペーサーの平均個数（Ａ）および標準偏差（ＳＤ）の比率（ＳＤ／Ａ）が、０．００５～０．１の範囲内である、
基板。
正常ピッチＰが５０マイクロメートル～１，０００マイクロメートルの範囲内にある、
請求項１に記載の基板。
前記仮想の正四角形の領域内に存在するスペーサーの平均個数（Ａ）および標準偏差（ＳＤ）の比率（ＳＤ／Ａ）が０．００５～０．０９の範囲内である、
請求項１または２に記載の基板。
前記仮想の正四角形の領域内に存在するスペーサーの平均個数（Ａ）が８０個～１５０個の範囲内である、
請求項１から３のいずれか一項に記載の基板。
基材層；および
前記基材層上に存在する複数のスペーサー
を含み、
前記複数のスペーサーは、前記複数のスペーサーが、一辺の長さが正常ピッチＰである正四角形を形成するように配置された正常配置状態において、各々のスペーサーが存在する地点を基準として前記正常ピッチＰに対して前記長さ対比５５％以上９５％以下の比率となる長さの半径を有する円領域の内部で前記各々のスペーサーを無作為的に移動させて配置されたのであり、
前記複数のスペーサーのうち４個のスペーサーを選択して形成された閉図形である四角形の辺の長さのうち少なくとも一つが異なるように前記スペーサーが配置されており、
前記閉図形である四角形の辺の長さのうちの最大長さが６００マイクロメートル以下であり、
前記閉図形である四角形の内部には、他のスペーサーが存在せず、
前記基材層の表面を同一面積を有する２個以上の領域に分割した時、各単位領域内に前記スペーサーの個数の標準偏差が０．５～２の範囲内である、
基板。
基材層は有機基材層である、
請求項１から５のいずれか１項に記載の基板。
閉図形である前記四角形で同じ長さを有する辺の数の比率が８５％未満である、
請求項１から６のいずれか１項に記載の基板。
複数のスペーサーのスペーシング正規分布度の１／２高さ面積が０．６～０．７５の範囲内である、
請求項１から７のいずれか１項に記載の基板。
複数のスペーサーのスペーシング正規分布度の１／２高さ幅（ＦＷＨＭ）と平均ピッチＰｍの比（ＦＷＨＭ／Ｐｍ）が１以下である、
請求項１から８のいずれか１項に記載の基板。
複数のスペーサーのスペーシング正規分布度の１／２高さ幅（ＦＷＨＭ）が０．５マイクロメートル～１，０００マイクロメートルの範囲内にある、
請求項１から９のいずれか１項に記載の基板。
複数のスペーサーのスペーシング正規分布度の最大高さ（Ｆｍａｘ）が０．００６以上、１未満である、
請求項１から１０のいずれか１項に記載の基板。
基材層の表面で選択された正常ピッチＰを一辺とする仮想の正四角形の領域内のスペーサーの個数が０～４の範囲内である、
請求項１から１１のいずれか１項に記載の基板。
基材層の全体の面積対比複数のスペーサーが占める面積の比率が５０％以下である、
請求項１から１２のいずれか１項に記載の基板。
請求項１から１３のいずれか１項に記載された基板および
前記基板と対向配置されており、前記基板のスペーサーによって前記基板との間隔が維持された第２基板を含む、
光学デバイス。
基板間の間隔には液晶物質が存在する、
請求項１４に記載の光学デバイス。