JP7116985B2 - Semiconductor substrate manufacturing method - Google Patents
Semiconductor substrate manufacturing method Download PDFInfo
- Publication number
- JP7116985B2 JP7116985B2 JP2018037571A JP2018037571A JP7116985B2 JP 7116985 B2 JP7116985 B2 JP 7116985B2 JP 2018037571 A JP2018037571 A JP 2018037571A JP 2018037571 A JP2018037571 A JP 2018037571A JP 7116985 B2 JP7116985 B2 JP 7116985B2
- Authority
- JP
- Japan
- Prior art keywords
- aln
- film
- substrate
- aln film
- precursor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
本発明は、半導体基板の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor substrate.
従来、半導体デバイスは、半導体基板(以下、単に「基板」ともいう)、または、半導体以外の基板表面に成膜された半導体膜上に形成されている。例えば、サファイア基板の表面にAlN膜を形成し、当該AlN膜に半導体デバイスが形成される。また、サファイア基板の表面にAlN膜を形成した基板の製造技術は、多岐にわたる。 Conventionally, a semiconductor device is formed on a semiconductor substrate (hereinafter also simply referred to as "substrate") or a semiconductor film formed on the surface of a substrate other than a semiconductor. For example, an AlN film is formed on the surface of a sapphire substrate, and a semiconductor device is formed on the AlN film. Moreover, there are various techniques for manufacturing a substrate in which an AlN film is formed on the surface of a sapphire substrate.
半導体デバイスの性能を向上するためには、サファイア基板の表面に成膜されたAlN膜の結晶性を向上させ、基板の反りおよびクラック(ひび割れ)を低減させることが求められる。例えば、特許文献1に記載の技術では、基板の反りを低減する技術が開示されている(例えば、特許文献1参照)。
In order to improve the performance of semiconductor devices, it is required to improve the crystallinity of the AlN film formed on the surface of the sapphire substrate and reduce the warp and cracks of the substrate. For example, the technology described in
ここで、AlN膜の結晶性を向上するには、サファイア基板の表面にAlN膜を成膜した後、アニールを行うことが知られている。しかし、AlN膜の結晶性を向上するためにアニールを行うと、基板全体に反りが生じてしまう。また、アニールの温度が高くなるほど、反り量は大きくなるという課題がある。上述した特許文献1に記載の技術では、結晶性を向上するためにアニールを行う場合には、基板の反りを低減することは難しい。
Here, in order to improve the crystallinity of the AlN film, it is known to perform annealing after forming the AlN film on the surface of the sapphire substrate. However, when annealing is performed to improve the crystallinity of the AlN film, the entire substrate is warped. There is also the problem that the higher the annealing temperature, the greater the amount of warpage. With the technique described in
本発明は、上述した課題を解決しようとするものであり、AlN膜の結晶性を向上し、かつ、反りが低減された半導体基板の製造方法を提供することを目的とする。 An object of the present invention is to solve the above-described problems, and to provide a method of manufacturing a semiconductor substrate in which the crystallinity of the AlN film is improved and the warp is reduced.
上記目的を達成するために、本発明の一態様に係る半導体基板の製造方法は、基板の第1主面に第1のAlNを含む膜の前駆体を形成し、前記基板の前記第1主面と反対側の第2主面に第2のAlNを含む膜の前駆体を形成する第1ステップと、前記第1のAlNを含む膜の前駆体および前記第2のAlNを含む膜の前駆体が形成された前記基板をアニールする第2ステップとを含み、前記第1ステップでは、前記第1のAlNを含む膜の前駆体および前記第2のAlNを含む膜の前駆体それぞれの膜厚の違いによる反りを測定した結果を用いて、前記第1のAlNを含む膜の前駆体および前記第2のAlNを含む膜の前駆体それぞれの膜厚を決定し、決定した膜厚となるように前記第1のAlNを含む膜の前駆体および前記第2のAlNを含む膜の前駆体を形成し、前記第1ステップでは、前記アニール前の前記基板が反りを有するように、前記第1のAlNを含む膜の前駆体および前記第2のAlNを含む膜の前駆体を成膜する。 To achieve the above object, a method for manufacturing a semiconductor substrate according to one aspect of the present invention includes forming a precursor of a film containing a first AlN on a first main surface of a substrate, a first step of forming a second AlN-comprising film precursor on a second major surface opposite to the face; and said first AlN-comprising film precursor and said second AlN-comprising film precursor. and a second step of annealing the substrate with the body formed thereon, wherein in the first step, the film thickness of each of the first AlN-comprising film precursor and the second AlN-comprising film precursor. Using the results of measuring the warpage due to the difference in the thickness, the film thickness of each of the precursor of the first film containing AlN and the precursor of the second film containing AlN is determined, and the determined film thickness is obtained. forming the precursor of the first AlN-containing film and the second precursor of the AlN-containing film in the first step so that the substrate before the annealing has a warp; and a precursor of the second AlN-containing film.
また、本発明の一態様に係る基板製造方法は、サファイア基板の第1主面に第1のAlN膜を形成し、前記サファイア基板の前記第1主面と反対側の第2主面に第2のAlN膜を形成する。 Further, in a substrate manufacturing method according to an aspect of the present invention, a first AlN film is formed on a first main surface of a sapphire substrate, and a second main surface is formed on a second main surface opposite to the first main surface of the sapphire substrate. 2 AlN film is formed.
本態様によれば、基板の両面にAlN膜を成膜することがで、アニールのときに基板の両面にかかる応力を同程度にすることができる。これにより、AlN膜の結晶性を向上し、かつ、反りが低減された基板を製造することができる。 According to this aspect, the AlN films can be formed on both surfaces of the substrate, so that the stress applied to both surfaces of the substrate during annealing can be made approximately the same. Thereby, the crystallinity of the AlN film is improved, and a substrate with reduced warpage can be manufactured.
また、前記第1主面に前記第1のAlN膜の前駆体を形成し、前記第2主面に前記第2のAlN膜の前駆体を成膜した後、窒素雰囲気中の密閉空間において1400℃以上1750℃以下でアニールすることにより、前記第1のAlN膜および前記第2のAlN膜を形成してもよい。 Further, after forming the precursor of the first AlN film on the first main surface and forming the precursor of the second AlN film on the second main surface, the film was placed in a closed space in a nitrogen atmosphere for 1400 degrees. C. to 1750.degree. C. to form the first AlN film and the second AlN film.
本態様によれば、密閉空間で高温でアニールすることにより、より結晶性がよく反りが低減された基板を製造することができる。 According to this aspect, by performing annealing at a high temperature in a closed space, it is possible to manufacture a substrate with better crystallinity and reduced warpage.
また、前記第1のAlN膜の前駆体および前記第2のAlN膜の前駆体を、1000℃以下でスパッタにより成膜してもよい。 Further, the precursor of the first AlN film and the precursor of the second AlN film may be formed by sputtering at 1000° C. or lower.
本態様によれば、スパッタ条件を変更することにより、第1のAlN膜および第2のAlN膜の膜厚、ならびに、基板にかかる応力を簡便に変更することができる。これにより、基板の反り量を容易に調整することができる。 According to this aspect, the thickness of the first AlN film and the second AlN film and the stress applied to the substrate can be easily changed by changing the sputtering conditions. This makes it possible to easily adjust the amount of warpage of the substrate.
また、前記第1主面および前記第2主面は、前記第1のAlN膜の前駆体および前記第2のAlN膜の前駆体の成膜前に、前記第2主面が前記第1主面と同等以上の平坦性を有するように精密研磨されてもよい。 In addition, the first main surface and the second main surface are formed such that the second main surface is the first main surface before forming the precursor of the first AlN film and the precursor of the second AlN film. It may be precision-polished so as to have flatness equal to or greater than that of the surface.
本態様によれば、第1のAlN膜および第2のAlN膜が形成される、サファイア基板の両面の表面の平坦性を良好にすることにより、サファイア基板上に結晶性が良好な第1のAlN膜および第2のAlN膜を形成することができる。 According to this aspect, by improving the flatness of both surfaces of the sapphire substrate on which the first AlN film and the second AlN film are formed, the first AlN film having good crystallinity is formed on the sapphire substrate. An AlN film and a second AlN film can be formed.
また、前記第1のAlN膜の前駆体および前記第2のAlN膜の前駆体の膜厚を変更することにより、前記基板の反りを調整してもよい。 Further, the warp of the substrate may be adjusted by changing the film thickness of the precursor of the first AlN film and the precursor of the second AlN film.
本態様によれば、第1のAlN膜および第2のAlN膜の膜厚を変更するだけで、簡便に基板の反りを低減することができる。 According to this aspect, the warp of the substrate can be easily reduced simply by changing the film thicknesses of the first AlN film and the second AlN film.
また、前記アニール前の前記基板が反りを有するように、前記第1のAlN膜の前駆体および前記第2のAlN膜の前駆体を成膜してもよい。 Further, the precursor of the first AlN film and the precursor of the second AlN film may be formed such that the substrate before the annealing has warpage.
本態様によれば、オフセットの反り分の膜厚差が生じるように第1のAlN膜および第2のAlN膜の膜厚を設定することにより、アニール後の基板の反りを低減することができる。 According to this aspect, by setting the film thicknesses of the first AlN film and the second AlN film so as to produce a film thickness difference corresponding to the offset warpage, the warpage of the substrate after annealing can be reduced. .
本発明によれば、AlN膜の結晶性を向上し、かつ、反りが低減された基板を提供することができる。 According to the present invention, it is possible to provide a substrate in which the crystallinity of the AlN film is improved and the warp is reduced.
(概要)
具体的な実施の形態の説明の前に、本発明に関連する主要な技術を説明する。
(Overview)
Prior to describing specific embodiments, main techniques related to the present invention will be described.
窒化アルミニウム(AlN)は、深紫外用LED等の半導体デバイス用の材料、特に下地基板としての用途が期待されている。ただし、AlN単体の基板は小径でありかつ高価であるため、大口径で安価な基板として、AlN膜を他の材料からなる基板の上に形成した異種基板が用いられる。 Aluminum nitride (AlN) is expected to be used as a material for semiconductor devices such as deep ultraviolet LEDs, especially as a base substrate. However, since a single AlN substrate has a small diameter and is expensive, a heterogeneous substrate in which an AlN film is formed on a substrate made of another material is used as a large-diameter, inexpensive substrate.
AlN膜を形成する基板として、例えばサファイア、Si、SiCなどが一般的に用いられるが、性能のよい半導体デバイスを得るには、これらの基板上に形成されたAlN膜の質が良好であることが求められる。具体的には、結晶欠陥、基板の反り、クラックなどのない結晶性のよいAlN膜が求められる。 For example, sapphire, Si, SiC, etc. are generally used as a substrate for forming an AlN film, but in order to obtain a semiconductor device with good performance, the quality of the AlN film formed on these substrates should be good. is required. Specifically, an AlN film with good crystallinity without crystal defects, substrate warpage, cracks, or the like is required.
上述した結晶欠陥などが発生する原因としては、基板となる材料とAlNとの格子定数の差、熱膨張係数の差などが挙げられる。サファイアとAlNとの格子定数の差は13%、熱膨張係数の差は41%である。したがって、サファイア基板上に形成されたAlN膜は、上述した結晶欠陥などを有する場合がある。 The above-mentioned crystal defects and the like are caused by a difference in lattice constant between the substrate material and AlN, a difference in thermal expansion coefficient, and the like. The difference in lattice constant between sapphire and AlN is 13%, and the difference in thermal expansion coefficient is 41%. Therefore, the AlN film formed on the sapphire substrate may have the above-described crystal defects and the like.
従来の青色LEDなどで広く利用されている、サファイア基板上に形成されるGaN膜では、サファイアとGaNとの格子定数の差は16%、熱膨張係数の差は20%である。したがって、サファイア基板上に形成されるGaN膜では、AlN膜の場合と比べて、結晶欠陥などを生じる原因として、格子定数の差による影響が大きい。 In a GaN film formed on a sapphire substrate, which is widely used in conventional blue LEDs, etc., the difference in lattice constant between sapphire and GaN is 16%, and the difference in thermal expansion coefficient is 20%. Therefore, in the GaN film formed on the sapphire substrate, the difference in the lattice constant is more important than the AlN film in causing crystal defects.
これに対し、サファイア基板の上にAlN膜を形成する場合には、上述のように、格子定数の差とともに熱膨張係数の差による影響が大きい。したがって、サファイア基板の上にAlN膜を形成する場合に結晶欠陥などを低減させるには、GaN膜をサファイア基板上に形成する場合と異なる対応が必要である。 In contrast, when an AlN film is formed on a sapphire substrate, as described above, the difference in lattice constant and the difference in thermal expansion coefficient have a large effect. Therefore, in order to reduce crystal defects and the like when forming an AlN film on a sapphire substrate, measures different from those for forming a GaN film on a sapphire substrate are required.
ここで、一般的に、基板の結晶性を向上させるためには、アニールを行うことで結晶格子を整列させ、応力を緩和する方法が効果的である。しかし、サファイアとAlNとの熱膨張係数の差は大きいため、基板をアニールすることにより、基板の反りが大きく生じてしまう。一例を挙げると、2インチ径片面研磨サファイア基板を用いた場合、アニール温度が1400℃の場合の反り量は2.4μm(7.4km-1)、アニール温度が1600℃の場合の反り量は5.2μm(16km-1)、である。 Here, generally, in order to improve the crystallinity of the substrate, it is effective to perform annealing to align the crystal lattice and relieve the stress. However, since the difference in thermal expansion coefficient between sapphire and AlN is large, annealing the substrate causes large warping of the substrate. For example, when using a 2-inch diameter single-sided polished sapphire substrate, the amount of warpage when the annealing temperature is 1400° C. is 2.4 μm (7.4 km −1 ), and the amount of warpage when the annealing temperature is 1600° C. is 5.2 μm (16 km −1 ).
基板の反り量が大きくなると、基板上のAlN膜に形成される半導体デバイスを形成しにくく、半導体デバイスの性能が安定しないという問題が生じる。また、上述のように、アニール温度を上げるにつれて基板の反り量はさらに大きくなる。したがって、結晶性のよいAlN膜を形成するとともに、基板の反り量をアニール前の段階で低減することが重要である。 When the amount of warping of the substrate increases, it becomes difficult to form a semiconductor device formed on the AlN film on the substrate, and the problem arises that the performance of the semiconductor device is unstable. Moreover, as described above, the warp amount of the substrate increases as the annealing temperature increases. Therefore, it is important to form an AlN film with good crystallinity and reduce the amount of substrate warpage before annealing.
そこで、本発明は、以下に説明するように、AlN膜の結晶性を向上し、かつ、反りが低減された基板を提供する。 Accordingly, the present invention provides a substrate with improved AlN film crystallinity and reduced warpage, as described below.
以下、本発明の実施の形態について、図面を用いて詳細に説明する。以下の説明においては、窒化アルミニウムをAlNと示す。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following description, aluminum nitride is indicated as AlN.
なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。 It should be noted that each of the embodiments described below is a preferred specific example of the present invention. Numerical values, shapes, materials, components, arrangement positions and connection forms of components, steps, order of steps, and the like shown in the following embodiments are examples and are not intended to limit the present invention. The invention is defined by the claims. Therefore, among the constituent elements in the following embodiments, constituent elements not described in independent claims will be described as optional constituent elements.
(実施の形態)
[1.基板の構成]
図1を参照して本実施の形態に係る基板1について説明する。図1は、本実施の形態に係る基板1の概略構成図である。
(Embodiment)
[1. Substrate configuration]
A
基板1は、一方の主面(表面)に半導体デバイスが形成される半導体基板である。詳細には、基板1は、サファイア基板2と、サファイア基板2の裏面である第1主面に形成された第1のAlN膜3aと、サファイア基板2の表面である第2主面に配置された第2のAlN膜3bとを備えている。
The
サファイア基板2は、第1主面および第2主面のそれぞれが精密研磨された基板である。具体的には、第1主面および第2主面のそれぞれが機械的および化学的に研磨された基板である。特に、後にデバイスを形成する表面である第2主面は、機械的研磨の後化学薬品を用いて研磨が行われており、裏面である第1主面と同等または第1主面よりも平坦性が良好で例えば表面粗さが1nm以下となるように、研磨されている。第1主面は、第2主面よりも平坦性が劣っていてもよく、例えば、機械的研磨のみで研磨されていてもよい。なお、第1主面についても、機械的研磨の後に化学的研磨が行われていてもよい。また、基板2の第1主面、第2主面を工程上見分けやすくするために、基板の切り欠きであるオリフラ(オリエンテーションフラット)を、長さを変えて2つ以上持つことは有効な判別手段になる。
The
第1のAlN膜3aおよび第2のAlN膜3bは、スパッタ法によりそれぞれサファイア基板2の第1主面および第2主面に成膜されている。このときの成膜温度は、例えば1000℃以下である。サファイア基板2の第2主面は第1主面よりも平坦性が良好であるため、後述するように、第2のAlN膜3bの方が第1のAlN膜3aよりも結晶性は良好である。第1のAlN膜3aおよび第2のAlN膜3bの膜厚は、0nmより大きく600nm以下、例えば200nmである。なお、第1のAlN膜3aおよび第2のAlN膜3bの膜厚は、同一であってもよいし異なっていてもよい。基板1の製造方法については、後に詳述する。
The
また、基板1は、第1主面または第2主面の一方が凹、他方が凸となるように、オフセットの反りを有する構成であってもよい。図2は、実施の形態に係る基板のそり量を説明するための模式図である。図2では、理解を容易にするため基板の反り量を実際の反り量より大きく描いている。図2において、Pは曲率半径の中心点、Rは曲率半径、rは基板1の中心付近の反り量(基板周縁からの深さ:Bowing)を示している。なお、反り量の評価には、BowingまたはCurvature(曲率:曲率半径Rの逆数)を用いる。
Further, the
図2に示すように、基板1が反りを有する場合、基板1の形状は、中央がほぼ球形に凹状または凸状となっている。
As shown in FIG. 2, when the
例えば、2インチ径、厚さ400μmの円形のサファイア基板2の第1主面および第2主面に、図2に示すように、第1のAlN膜3aおよび第2のAlN膜3bの膜厚がそれぞれ800nmおよび2μm形成されているとする。この場合、基板1の反りは第1のAlN膜3a側から見て凹状である。このときの基板1の中心付近の反り量rは例えば32μm、曲率1/Rは100km-1以下である。
For example, as shown in FIG. 2, a
サファイア基板2は、後述するように、少なくとも両面に同じ膜厚の第1のAlN膜3aおよび第2のAlN膜3bが形成された場合に反りを有する構成である。そして、後述するように、第1のAlN膜3aおよび第2のAlN膜3bの膜厚を変更することにより、基板1の反りを調整することができる。これにより、第1のAlN膜3aおよび第2のAlN膜3bの膜厚を変更することにより、反りのない平坦な基板1を形成することができる。
As will be described later, the
なお、第1のAlN膜3aおよび第2のAlN膜3bが形成される基板は、サファイア基板2だけに限られず、サファイア、炭化ケイ素(SiC)および窒化アルミニウム(AlN)、シリコン(Si)の少なくとも一つからなる基板であればよい。
The substrate on which the
[2.基板の製造方法]
次に、上記した基板1の製造方法を、図3および図4を用いて説明する。図3は、本実施の形態に係る基板1の製造方法を示すフローチャートである。図4は、本実施の形態に係る基板1の製造方法を示すステップ毎の基板1の断面図である。
[2. Substrate manufacturing method]
Next, a method for manufacturing the
図3に示すように、基板1の製造工程は、次の4つのステップを含んでいる。
As shown in FIG. 3, the manufacturing process of the
はじめに、図4の(a)に示すように、第1主面および第2主面が精密研磨されたサファイア基板2を準備する(ステップS10)。サファイア基板2の第1主面および第2主面は、第2主面が第1主面と同等以上の平坦性を有するように、以下のように精密研磨されている。なお、サファイア基板2の厚さは、例えば400μmである。
First, as shown in FIG. 4(a), a
第1主面および第2主面の精密研磨は、例えば機械的および化学的に行われる。後に半導体デバイスが形成される第2主面は、平坦性を良好にするために、はじめに機械的に研磨され、その後化学薬品を用いて研磨が行われる。これにより、第2主面の表面粗さは、例えば10nm以下となる。また、第1主面は、例えば機械的研磨のみで研磨されていてもよい。なお、第1主面についても、機械的研磨の後に化学的研磨が行われていてもよい。 Precision polishing of the first main surface and the second main surface is performed mechanically and chemically, for example. The second main surface, on which semiconductor devices are formed later, is first mechanically polished and then chemically polished to improve flatness. Thereby, the surface roughness of the second main surface is, for example, 10 nm or less. Also, the first main surface may be polished only by mechanical polishing, for example. The first main surface may also be chemically polished after mechanically polished.
次に、サファイア基板2の裏面である第1主面に第1のAlN膜3aの前駆体を成膜する(ステップS12)。第1のAlN膜3aの前駆体は、後のアニール(熱処理)の工程において結晶化されて第1のAlN膜3aとなる。第1のAlN膜3aの前駆体は、RFマグネトロンスパッタリング装置を用い、スパッタ法により1000℃以下でAlターゲットをスパッタすることで成膜される。例えば、スパッタ条件として、チャンバー温度を600℃、RF出力を700W、チャンバー圧力を0.2Pa、窒素流量を95sccmとしてもよい。第1のAlN膜3aの前駆体の膜厚は、例えば200nmである。なお、サファイア基板2は、一度アニールされ、結晶状態を改善した基板であってもよい。
Next, a precursor of the
第1のAlN膜3aの前駆体が成膜された基板1は、図4の(b)に示すように、第1のAlN膜3aの前駆体側から基板1をみたときに、凹状となるように基板1全体が反りを有している。これは、第1のAlN膜3aの前駆体を構成する柱状グレイン間には原子間力が生じており、スパッタ中にグレイン同士が密着する過程で引張応力が発生したためだと考えられる。ここで、第1のAlN膜3aの成膜後、続けて基板1のアニールを行うと、サファイア基板2と第1のAlN膜3aの熱膨張係数の差により、第1のAlN膜3aには圧縮応力が生じ、第1のAlN膜3a側から基板1をみたときに、凸状となるように基板1全体が大きく反る。そこで、基板1の反りを低減するために、基板1のアニールを行う前に、以下のようにサファイア基板2の表面である第2主面に第2のAlN膜3bの前駆体を成膜する(ステップS14)。
The
第2のAlN膜3bの前駆体は、後のアニールの工程において結晶化されて第2のAlN膜3bとなる。第2のAlN膜3bの前駆体は、第1のAlN膜3aと同様、RFマグネトロンスパッタリング装置を用い、スパッタ法により1000℃以下でAlターゲットをスパッタすることで成膜される。スパッタ条件は、第1のAlN膜3aと同様、チャンバー温度を600℃、RF出力を700W、チャンバー圧力を0.2Pa、窒素流量を95sccmとしてもよい。第2のAlN膜3bの前駆体の膜厚は、0nmより大きく600nm以下、例えば200nmである。
The precursor of the
第2のAlN膜3bの前駆体が成膜された基板1は、第1のAlN膜3aの前駆体を成膜した場合と同様、第2のAlN膜3bには引張応力が生じる。したがって、サファイア基板2は、第1のAlN膜3aの前駆体が成膜されたときに受けた応力と均衡する応力を受けるため、図4の(c)に示すように、基板1全体の反りが低減される。なお、第1のAlN膜3aの前駆体および第2のAlN膜3bの前駆体の膜厚は、同一であってもよいし異なっていてもよい。また、第1のAlN膜3aの前駆体および第2のAlN膜3bの前駆体の膜厚を変更することにより、基板1の反り量を調整してもよい。
In the
また、サファイア基板2の第1主面に第1のAlN膜3aを成膜した後に、第2主面に第2のAlN膜3bを成膜する順番で説明したが、その逆であっても良い。通常のスパッタリング装置では、基板載置用プレート上にほぼ水平に複数枚の基板を並べてスパッタリングし、一旦常温まで温度を下げて基板を反転し、スパッタ条件まで戻すことで基板の第1および第2主面の両方が成膜されるが、片方の主面に成膜した後に、蓋用のプレートをかぶせ、その後に蓋用のプレートが載置用のプレート位置に来るように自動反転する機構を設けることで、温度を下げずにサファイア基板2の両面の成膜を実現することができる。
In addition, although the order of forming the
さらに、第1のAlN膜3aの前駆体および第2のAlN膜3bの前駆体が成膜されたサファイア基板2のアニールを行う(ステップS16)。アニールは、電気炉などを用いた熱処理である。アニールにより、第1のAlN膜3aの前駆体および第2のAlN膜3bの前駆体が結晶化され、第1のAlN膜3aおよび第2のAlN膜3bが得られる。このとき、第1のAlN膜3aおよび第2のAlN膜3bには熱膨張係数差に起因した圧縮応力が生じ、これによってサファイア基板2に生じる応力は均衡する方向に近づく。つまり、アニール後には、基板1全体の反りが低減されることになる。
Further, the
アニールの工程では、第1のAlN膜3aの前駆体および第2のAlN膜3bの前駆体が成膜されたサファイア基板2を、窒素雰囲気中で1400℃以上1750℃以下の温度でアニール処理を行う。アニール時間は、例えば3時間である。アニール時間は、10分以上10時間以下が許容範囲であり、好ましくは30分以上3時間以下程度である。
In the annealing step, the
このとき、第1のAlN膜3aの前駆体および第2のAlN膜3bの前駆体に、AlN膜が形成された他のサファイア基板のAlN膜をそれぞれ対向配置させてもよい。この配置により、第1のAlN膜3aの前駆体および第2のAlN膜3bの前駆体は、第1のAlN膜3aの前駆体と他のサファイア基板のAlN膜との間、および、第2のAlN膜3bの前駆体と他のサファイア基板のAlN膜との間に密閉空間を設けた状態でアニール処理が行われることとなる。
At this time, an AlN film of another sapphire substrate on which an AlN film is formed may be arranged to face the precursor of the
アニール中は、アニールが行われる炉の内部を不活性ガスの窒素等により、0.3気圧以上3気圧以下程度で保ちつつ、不純物を排出するために、窒素ガスなどの不活性ガスを常時、供給し排出する制御を行っている。ここで、第1のAlN膜3aの前駆体および第2のAlN膜3bの前駆体に、AlN膜が形成された他のサファイア基板のAlN膜をそれぞれ対向配置させることにより、第1主面および第2主面の周囲では、ガスが実質的に流れない滞留状態となっており、熱処理時にAlNの成分が解離して抜け出すのが抑制される。
During annealing, the inside of the furnace where the annealing is performed is maintained at approximately 0.3 to 3 atmospheres by inert gas such as nitrogen, and an inert gas such as nitrogen gas is constantly supplied to discharge impurities. It controls supply and discharge. Here, the AlN film of another sapphire substrate on which the AlN film is formed is opposed to the precursor of the
これにより、表面が平坦でかつ高品質の第1のAlN膜3aおよび第2のAlN膜3bが形成された基板1が得られる。また、サファイア基板2の反り量が低減された状態でアニールされるので、アニール後の基板1の反り量も低減されることとなる。
As a result, the
[3.基板の特性]
以下、上述した方法で作成された基板1の特性について説明する。
[3. Characteristics of Substrate]
The characteristics of the
[3-1.基板の結晶性]
はじめに、図5を用いて、第2のAlN膜3bの(0002)面または(10-12)面における配向性(結晶性)について説明する。ここでは、第2のAlN膜3bの結晶性を、X線回折のロッキングカーブ測定(XRC)の半値全幅(FWHM)により評価している。計測された第1のAlN膜3aおよび第2のAlN膜3b試料は、上述したようにスパッタ法により成膜したものである。スパッタ条件は、チャンバー温度が600℃、RF出力が700W、チャンバー圧力が0.2Pa、窒素流量が95sccmである。
[3-1. Crystallinity of Substrate]
First, the orientation (crystallinity) of the (0002) plane or (10-12) plane of the
図5は、第2のAlN膜3bの(0002)面または(10-12)面におけるXRCの半値全幅を示す図である。図5に示す実線は第2のAlN膜3bの(0002)面回折において得られた測定結果、破線は第2のAlN膜3bの(10-12)面回折において得られた測定結果である。なお、(0002)面および(10-12)面のいずれの場合も、第1のAlN膜3aの膜厚が0nm、200nm、400nm、600nmの場合について測定している。
FIG. 5 is a diagram showing the full width at half maximum of XRC in the (0002) plane or (10-12) plane of the
図5に示すように、第2のAlN膜3bの(0002)面回折において得られた測定結果から、XRCの半値全幅は、20arcsec以上44arcsec以下の範囲内の値となっている。また、第2のAlN膜3bの(10-12)面回折において得られた測定結果から、XRCの半値全幅は、212arcsec以上260arcsec以下の範囲内の値となっている。
As shown in FIG. 5, the XRC full width at half maximum is a value within the range of 20 arcsec to 44 arcsec from the measurement results obtained in the (0002) plane diffraction of the
これらの値によると、(0002)面および(10-12)面のいずれの場合も、第2のAlN膜3bは、膜厚によらず500arcsec以下の半値全幅が得られており、良好な結晶性を有していることがわかる。
According to these values, in both the (0002) plane and the (10-12) plane, the
なお、上述したサファイア基板2ついては、第1のAlN膜3aのXRCの半値全幅についても測定を行っている。図6は、第1のAlN膜3aのXRCの半値全幅を示す図である。図6に示す実線は第2のAlN膜3bの測定結果であり、図5に示した測定結果と同一のものである。図6に示す破線は第1のAlN膜3aの測定結果である。
For the
図6に示すように、XRCの半値全幅は、120arcsec以上270arcsec以下の範囲内の値となっている。 As shown in FIG. 6, the full width at half maximum of XRC is a value within the range of 120 arcsec or more and 270 arcsec or less.
したがって、第1のAlN膜3aの膜厚にもよるが、第1のAlN膜3aは良好な結晶性を有していることがわかる。
Therefore, although it depends on the thickness of the
[3-2.基板の反り量]
次に、基板1の反り量について説明する。基板の反り量は、上述したXRCのピーク角度の推移から、結晶面に由来する曲率(Curvature)を概算している。図7は、第1のAlN膜3aおよび第2のAlN膜3bの膜厚と基板1の曲率との関係を説明するための図である。
[3-2. Warpage amount of substrate]
Next, the amount of warpage of the
基板1の反り量を制御するため、上述したように両面に精密研磨を行ったサファイア基板2の第2主面に形成される第2のAlN膜3bの膜厚を200nmの一定とし、第1主面に形成される第1のAlN膜3aの膜厚を0、200、400、600nmに変化させたときの基板1の反り量をX線回折法(XRD)により測定した。図7に示す実線は、第2主面に形成された第2のAlN膜3bの膜厚を200nmとし、第1主面に形成された第1のAlN膜3aの膜厚を変更した場合における、第2のAlN膜3b側から測定した基板1の曲率(第2主面側の反り)である。また、図7に示す破線は、第2主面に形成された第2のAlN膜3bの膜厚を200nmとし、第1主面に形成された第1のAlN膜3aの膜厚を変更した場合における、第1のAlN膜3a側から測定した基板1の曲率(第1主面側の反り)である。
In order to control the amount of warpage of the
第1のAlN膜3aおよび第2のAlN膜3bは、上述したようにスパッタ法により成膜したものである。スパッタ条件は、チャンバー温度が600℃、RF出力が700W、チャンバー圧力が0.2Pa、窒素流量が95sccmである。
The
図7の実線に示すように、サファイア基板2の表面である第2主面に形成される第2のAlN膜3bの膜厚を200nmの一定とし、裏面である第1主面に形成された第1のAlN膜3aの膜厚hを0、200、400、600nmに変化させることで、基板1の曲率を-24km-1から+27km-1まで線形的に制御することができることがわかる。図7の破線は、サファイア基板2の第1主面側の反りを測定したものである。
As shown by the solid line in FIG. 7, the film thickness of the
1400℃以上1750℃以下の温度でアニール処理を行う場合、サファイア基板2と第2のAlN膜3bとの熱膨張係数の違いにより、サファイア基板2の方が第2のAlN膜3bよりも熱による収縮量が大きいため、第2のAlN膜3bが形成された側が凸となる方向にサファイア基板2が応力を受ける。一般に、第1のAlN膜3aと第2のAlN膜3bのうち、膜厚が厚いほうがアニール処理を行ったときの反り量が大きいため、基板1は、膜厚の厚いAlN膜側が形成された面側が凸となるように反りを生じる。したがって、第1のAlN膜3aの膜厚の方が第2のAlN膜3bの膜厚よりも厚い場合には、第1のAlN膜3a側に凸となるように反りが生じる。また、第2のAlN膜3bの膜厚の方が第1のAlN膜3aの膜厚よりも厚い場合には、第2のAlN膜3b側に凸となるように反りが生じる。
When annealing is performed at a temperature of 1400° C. or higher and 1750° C. or lower, the
ここで、図7に示すように、第1のAlN膜3aの膜厚と第2のAlN膜3bの膜厚が200nmで同一の場合であっても基板1の反りは発生している。つまり、基板1はオフセットの反りを有していることがわかる。オフセットの反りの量は、例えば負の方向(第2のAlN膜3b側に凸となる方向)に5km-1である。このようなオフセットが生じているのは、サファイア基板2の第1主面および第2主面の結晶面が納品時において負の方向に反っていたためである。また、図7に示すように、第1のAlN膜3aの膜厚を200nmとして第2のAlN膜3bの膜厚を150nm程度とした場合、または、第2のAlN膜3bの膜厚を200nmとして第1のAlN膜3aの膜厚を280nm程度とする場合に、基板1の反り量を0km-1とすることができることがわかる。
Here, as shown in FIG. 7, even when the film thickness of the
つまり、サファイア基板2の裏面である第1主面に形成される第1のAlN膜3aの膜厚を第2のAlN膜3bの膜厚よりも若干厚く形成すると、基板1の反りが発生しないことがわかる。
That is, if the thickness of the
よって、基板1の反りを発生させないために、第1のAlN膜3aの膜厚を第2のAlN膜3bの膜厚よりも厚く形成してもよい。このときの第1のAlN膜3aと第2のAlN膜3bの膜厚は、各膜の厚さおよび比率によっても異なるが、例えば、上述したオフセットの反り分の膜厚差が生じるような第1のAlN膜3aおよび第2のAlN膜3bの膜厚としてもよい。
Therefore, in order to prevent the
例えば、第1のAlN膜3aの前駆体および第2のAlN膜3bの前駆体を形成したときに、基板1がオフセットの反りを有するように、第1のAlN膜3aの前駆体および第2のAlN膜3bの前駆体の膜厚を調整してもよい。このときの基板1のオフセットの反りは、例えば、サファイア基板を用いた場合、第1のAlN膜3aの前駆体の厚さを100nmとしたときに、8km-1である。
For example, the precursor of the
なお、図7に一点鎖線で囲む領域のように、第1のAlN膜3aの膜厚と第2のAlN膜3bの膜厚が同程度の場合には、基板1の反りはほぼ発生していないとしてもよい。基板1の反りが発生していないといえる反り量(Bowing)は、例えば50μmである。この範囲の反り量であれば、後に第2のAlN膜3bに形成される半導体デバイスの特性には影響がない。したがって、第1のAlN膜3aと第2のAlN膜3bの膜厚により基板1の反り量を調整する場合、図7に破線で囲む領域内で調整してもよい。またLED等の構造を積層後に、ほぼ反りをゼロにする基板も実現することができる。反り量は基板2の上部に設けられるLED等の層構造によって変わるが、図7の反り係数から計算で求めても良いし、試作工程で図7の係数を用いて第1主面膜厚を変えながら第1主面膜厚値を収斂させる製造方法も有効である。
It should be noted that when the film thickness of the
[3-3.基板に発生するクラック]
次に、基板1に発生するクラックについて説明する。基板1に形成された第1のAlN膜3aおよび第2のAlN膜3bに発生するクラックについては、光学顕微鏡で第1のAlN膜3aおよび第2のAlN膜3bのクラックを観測した。
[3-3. Cracks generated in the substrate]
Next, cracks generated in the
図8は、サファイア基板2の表面である第2主面に形成された第2のAlN膜3bの膜厚を200nmの一定とし、裏面である第1主面に形成された第1のAlN膜3aの膜厚hを200、400、600nmに変化させたときの第2のAlN膜3bの観測画像である。図8において、(a)はh=200nm、(b)はh=400nm、(c)はh=600nmの場合の観測画像である。
In FIG. 8, the film thickness of the
図8の(a)~(c)に示すように、第1のAlN膜3aの膜厚hを変化させた場合には、第1のAlN膜3aの膜厚に関わらず、第2主面に形成された第2のAlN膜3bにはクラックは見られなかった。
As shown in (a) to (c) of FIG. 8, when the film thickness h of the
また、図9は、第2のAlN膜3bの膜厚を200nmの一定とし、第1のAlN膜3aの膜厚hを200、400、600nmに変化させたときの第1のAlN膜3aの観測画像である。図9において、(a)はh=200nm、(b)はh=400nm、(c)はh=600nmの場合の観測画像である。
FIG. 9 shows the thickness of the
第1のAlN膜3aの膜厚hを変化させた場合には、第1主面に形成された第1のAlN膜3aにはクラックが発生していることが観測された。特に、図9の(b)および(c)に示すように、第1のAlN膜3aの膜厚が400nmおよび600nmの場合には、明確にクラックが観測されている。したがって、第1のAlN膜3aの膜厚が大きくなるにつれてクラックの数は増加していることがわかる。
When the film thickness h of the
これは、膜厚が厚いAlNではアニール処理で生じる歪エネルギーが開放されてクラックが発生するため、または、サファイア基板2の第1主面は第2主面ほど平坦性が良好でないことにより、第1のAlN膜3aは第2のAlN膜3bほど結晶性が良好ではなくクラックが発生するため、と理解される。
This is because strain energy generated by the annealing process is released in AlN having a large film thickness and cracks are generated, or because the flatness of the first main surface of the
また、図8および図9に示した観測画像より、観測画像内のクラックの総長を画像面積で割ることでクラック密度を算出した。図10は、第1のAlN膜3aの膜厚を変化させたときの、第1のAlN膜3aおよび第2のAlN膜3bにおけるクラック密度を示した図である。図10に示す実線は、第2のAlN膜3bの膜厚を200nmの一定とし、第1のAlN膜3aの膜厚hを0、200、400、600nmに変化させたときの第2のAlN膜3bのクラック密度を示している。また、図10に示す破線は、第2のAlN膜3bの膜厚を200nmの一定とし、第1のAlN膜3aの膜厚hを0、200、400、600nmに変化させたときの第1のAlN膜3aのクラック密度を示している。
Also, from the observed images shown in FIGS. 8 and 9, the crack density was calculated by dividing the total length of cracks in the observed image by the image area. FIG. 10 is a diagram showing crack densities in the
図10に示すように、第2のAlN膜3bの膜厚を一定とし第1のAlN膜3aの膜厚hを変化させた場合、第2のAlN膜3bにおいてクラック密度はほぼ0に近い値を示しているのに対し、第1のAlN膜3aにはクラックが発生しており、膜厚が400nmおよび600nmのときにそれぞれクラック密度が4mm-1および70mm-1となっている。したがって、第2のAlN膜3bは、第1のAlN膜3aよりも結晶性が良好であることがわかる。
As shown in FIG. 10, when the film thickness of the
以上の結果として、第1のAlN膜3aにはクラックが発生しているものの、第2のAlN膜3bにはクラックは発生しておらず、第2のAlN膜3bに半導体構造を形成する場合に影響はないといえる。
As a result of the above, although cracks have occurred in the
[4.効果等]
以上、本実施の形態に係る基板1によると、アニール前にサファイア基板2の裏面である第1主面に第1のAlN膜3aの前駆体を成膜し、サファイア基板2の表面である第2主面に第2のAlN膜3bの前駆体を成膜する。その後、アニールを行うことにより、第2のAlN膜3bの結晶性を向上するとともに、アニール後の基板1内部の応力分布を平衡させて基板1の反りを低減することができる。これにより、半導体デバイスが形成される第2のAlN膜3bの結晶性を向上し、かつ、基板1全体の反りを低減することができる。
[4. effects, etc.]
As described above, according to the
(その他の実施の形態)
以上、本発明に係る窒化物半導体基板、窒化物半導体基板の製造方法及び窒化物半導体デバイスについて、実施の形態に基づいて説明したが、本発明は実施の形態に限定されるものではない。実施の形態に対して当業者が思いつく変形を施して得られる形態、および、複数の実施の形態における構成要素を任意に組み合わせて実現される別の形態も本発明に含まれる。
(Other embodiments)
Although the nitride semiconductor substrate, the method for manufacturing the nitride semiconductor substrate, and the nitride semiconductor device according to the present invention have been described above based on the embodiments, the present invention is not limited to the embodiments. The present invention also includes a form obtained by modifying the embodiment conceived by a person skilled in the art, and another form realized by arbitrarily combining the constituent elements of a plurality of embodiments.
例えば、第1のAlN膜3aおよび第2のAlN膜3bが形成される基板は、サファイア基板2だけに限られず、サファイア、炭化ケイ素(SiC)および窒化アルミニウム(AlN)、シリコン(Si)の少なくとも一つからなる基板であればよい。また、第1のAlN膜および第2のAlN膜は、窒化アルミニウム(AlN)だけに限られず、AlxGayIn(1-x-y)N(0≦x≦1、0≦y≦1、(x+y)≦1)で表わされる窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、または、窒化アルミニウムガリウムインジウム(AlGaInN)であってもよい。また、第1のAlN膜3aおよび第2のAlN膜3bは、同じ材質であってもよいし異なる材質であってもよい。
For example, the substrate on which the
また、AlN膜の前駆体の成膜は、スパッタ法に限らず、MOVPE法、ハイドライド気相成長(Hydride vapor phase epitaxy:HVPE)法、分子線エピタキシャル(Molecular beam epitaxy:MBE)法などであってもよい。 In addition, the deposition of the precursor of the AlN film is not limited to the sputtering method, but may be the MOVPE method, the hydride vapor phase epitaxy (HVPE) method, the molecular beam epitaxial (MBE) method, or the like. good too.
また、第1のAlN膜の前駆体を成膜するときのスパッタ条件と、第2のAlN膜の前駆体を成膜するときのスパッタ条件を異なるものとしてもよい。例えば、第1のAlN膜の前駆体を成膜するときにはAlターゲットに窒素プラズマを照射することによりスパッタを行い、第2のAlN膜の前駆体を成膜するときには窒素雰囲気中でAlNターゲットを用いてスパッタを行ってもよい。また、サファイア基板の第1主面にはAlN膜を一層のみ成膜し、第2主面にはAlN膜を2層成膜するとしてもよい。 Also, the sputtering conditions for depositing the precursor of the first AlN film may be different from the sputtering conditions for depositing the precursor of the second AlN film. For example, when forming the precursor of the first AlN film, sputtering is performed by irradiating the Al target with nitrogen plasma, and when forming the precursor of the second AlN film, the AlN target is used in a nitrogen atmosphere. Sputtering may also be performed. Alternatively, only one AlN film may be formed on the first main surface of the sapphire substrate, and two AlN films may be formed on the second main surface.
また、AlN膜の前駆体が成膜されるサファイア基板の面方位は、サファイアc面((0002)面)に限られず、a面((10-12)面)、r面、n面、m面等であってもよい。さらに、AlN膜が両面に形成される基板の材料は、サファイアに限られず、SiC、AlN、シリコンなどの基板を用いてもよい。また、AlN膜が両面に形成される基板は、一度アニールされ、結晶状態を改善した基板としてもよい。 Further, the plane orientation of the sapphire substrate on which the precursor of the AlN film is formed is not limited to the sapphire c-plane ((0002) plane), but also the a-plane ((10-12) plane), r-plane, n-plane, and m-plane. It may be a surface or the like. Furthermore, the material of the substrate on which the AlN films are formed on both sides is not limited to sapphire, and substrates such as SiC, AlN, and silicon may be used. Also, the substrate on which the AlN films are formed on both sides may be a substrate that has been annealed once to improve the crystal state.
また、サファイア基板の研磨方法は、上述した機械的方法および化学的方法に限らず、他の方法であってもよい。 Further, the method for polishing the sapphire substrate is not limited to the mechanical method and chemical method described above, and other methods may be used.
また、スパッタ条件およびアニール条件は、上述した条件に限らず、所望のAlN膜の特性および環境等に応じて適宜変更してもよい。 Moreover, the sputtering conditions and annealing conditions are not limited to the conditions described above, and may be appropriately changed according to the desired properties of the AlN film, the environment, and the like.
本発明は、半導体デバイスが形成されるAlN膜等の半導体膜を有する基板に利用することができる。 INDUSTRIAL APPLICABILITY The present invention can be applied to a substrate having a semiconductor film such as an AlN film on which a semiconductor device is formed.
1 基板
2 サファイア基板
3a 第1のAlN膜
3b 第2のAlN膜
1
Claims (2)
前記第1のAlNを含む膜の前駆体および前記第2のAlNを含む膜の前駆体が形成された前記基板をアニールする第2ステップとを含み、
前記第1ステップでは、前記第1のAlNを含む膜の前駆体および前記第2のAlNを含む膜の前駆体それぞれの膜厚の違いによる反りを測定した結果を用いて、前記第1のAlNを含む膜の前駆体および前記第2のAlNを含む膜の前駆体それぞれの膜厚を決定し、決定した膜厚となるように前記第1のAlNを含む膜の前駆体および前記第2のAlNを含む膜の前駆体を形成し、
前記第1ステップでは、前記アニール前の前記基板が反りを有するように、前記第1のAlNを含む膜の前駆体および前記第2のAlNを含む膜の前駆体を成膜する、
半導体基板の製造方法。 forming a precursor of a film containing a first AlN on a first main surface of a substrate, and forming a precursor of a second film containing AlN on a second main surface of the substrate opposite to the first main surface; a first step to
a second step of annealing the substrate on which the first AlN-comprising film precursor and the second AlN-comprising film precursor were formed;
In the first step, the first AlN-containing film precursor and the second AlN-containing film precursor are measured for warpage due to differences in film thickness. and the second AlN-containing film precursor, and the first AlN-containing film precursor and the second AlN-containing film precursor are deposited so as to have the determined film thicknesses. forming a film precursor comprising AlN;
In the first step, the first AlN-containing film precursor and the second AlN-containing film precursor are formed such that the substrate before the annealing has warpage.
A method for manufacturing a semiconductor substrate.
前記第1のAlNを含む膜および前記第2のAlNを含む膜は、AlxGayIn(1-x-y)N(0<x≦1、0≦y≦1、(x+y)≦1)で表わされ、
前記第1ステップでは、前記第1のAlNを含む膜の前駆体および前記第2のAlNを含む膜の前駆体を、1000℃以下でスパッタにより成膜し、
前記第2ステップでは、前記第1主面に前記第1のAlNを含む膜の前駆体を形成し、前記第2主面に前記第2のAlNを含む膜の前駆体を成膜した後、窒素雰囲気中の密閉空間において1400℃以上1750℃以下でアニールすることにより、前記第1のAlNを含む膜および前記第2のAlNを含む膜を形成し、
前記第1主面および前記第2主面は、前記第1のAlNを含む膜の前駆体および前記第2のAlNを含む膜の前駆体の成膜前に、前記第2主面が前記第1主面と同等以上の平坦性を有するように精密研磨される、
請求項1に記載の半導体基板の製造方法。 the substrate is made of at least one of sapphire, silicon carbide, aluminum nitride, and silicon;
The first AlN-containing film and the second AlN-containing film are Al x Ga y In (1−x−y) N (0 < x≦1, 0≦y≦1, (x+y)≦1 ),
In the first step, the first AlN-containing film precursor and the second AlN-containing film precursor are formed by sputtering at 1000° C. or lower,
In the second step, after forming a precursor of the film containing the first AlN on the first main surface and forming a precursor of the film containing the second AlN on the second main surface, forming the first film containing AlN and the second film containing AlN by annealing at 1400° C. or more and 1750° C. or less in a closed space in a nitrogen atmosphere;
The first principal surface and the second principal surface are arranged such that the second principal surface is the second principal surface before the formation of the first AlN-containing film precursor and the second AlN-containing film precursor. It is precision-polished so as to have flatness equal to or greater than that of one main surface,
A method for manufacturing a semiconductor substrate according to claim 1 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018037571A JP7116985B2 (en) | 2018-03-02 | 2018-03-02 | Semiconductor substrate manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018037571A JP7116985B2 (en) | 2018-03-02 | 2018-03-02 | Semiconductor substrate manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019151520A JP2019151520A (en) | 2019-09-12 |
JP7116985B2 true JP7116985B2 (en) | 2022-08-12 |
Family
ID=67948144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018037571A Active JP7116985B2 (en) | 2018-03-02 | 2018-03-02 | Semiconductor substrate manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7116985B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4137620A4 (en) | 2020-04-14 | 2024-05-22 | Kwansei Gakuin Educational Foundation | Manufacturing method of modified aluminum nitride raw material, modified aluminum nitride raw material, manufacturing method of aluminum nitride crystals, and downfall defect prevention method |
CN116888311A (en) * | 2021-03-25 | 2023-10-13 | 日本碍子株式会社 | AlN single crystal substrate |
WO2023223858A1 (en) * | 2022-05-18 | 2023-11-23 | 株式会社ジャパンディスプレイ | Semiconductor device and method for manufacturing same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002198762A (en) | 2000-12-27 | 2002-07-12 | Kyocera Corp | Single crystal wafer and its manufacturing method |
JP2003017412A (en) | 2001-06-28 | 2003-01-17 | Toyoda Gosei Co Ltd | Method of manufacturing iii nitride compound semiconductor element |
JP2003113000A (en) | 2001-10-05 | 2003-04-18 | Hitachi Cable Ltd | Semiconductor epitaxial wafer and method for manufacturing the same |
US20100075175A1 (en) | 2008-09-11 | 2010-03-25 | Soraa, Inc. | Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture |
JP2013513944A (en) | 2009-12-11 | 2013-04-22 | ナショナル セミコンダクター コーポレーション | Backside stress compensation of gallium nitride or other nitride-based semiconductor devices |
WO2017043628A1 (en) | 2015-09-11 | 2017-03-16 | 国立大学法人三重大学 | Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate, and device for heating same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3306578B2 (en) * | 1996-10-24 | 2002-07-24 | 昭和電工株式会社 | Compound semiconductor epitaxial wafer |
JP2004168622A (en) * | 2002-11-22 | 2004-06-17 | Kyocera Corp | Single crystal sapphire substrate and its manufacturing method |
JP2010021439A (en) * | 2008-07-11 | 2010-01-28 | Showa Denko Kk | Group iii nitride semiconductor laminate structure, and manufacturing method thereof |
JP5929599B2 (en) * | 2012-07-31 | 2016-06-08 | 三菱化学株式会社 | Group 13 nitride substrate and manufacturing method thereof |
JP2016139751A (en) * | 2015-01-29 | 2016-08-04 | 住友金属鉱山株式会社 | Sapphire substrate polishing method and sapphire substrate obtained |
-
2018
- 2018-03-02 JP JP2018037571A patent/JP7116985B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002198762A (en) | 2000-12-27 | 2002-07-12 | Kyocera Corp | Single crystal wafer and its manufacturing method |
JP2003017412A (en) | 2001-06-28 | 2003-01-17 | Toyoda Gosei Co Ltd | Method of manufacturing iii nitride compound semiconductor element |
JP2003113000A (en) | 2001-10-05 | 2003-04-18 | Hitachi Cable Ltd | Semiconductor epitaxial wafer and method for manufacturing the same |
US20100075175A1 (en) | 2008-09-11 | 2010-03-25 | Soraa, Inc. | Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture |
JP2013513944A (en) | 2009-12-11 | 2013-04-22 | ナショナル セミコンダクター コーポレーション | Backside stress compensation of gallium nitride or other nitride-based semiconductor devices |
WO2017043628A1 (en) | 2015-09-11 | 2017-03-16 | 国立大学法人三重大学 | Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate, and device for heating same |
Also Published As
Publication number | Publication date |
---|---|
JP2019151520A (en) | 2019-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7244116B2 (en) | nitride semiconductor substrate | |
US7976630B2 (en) | Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture | |
JP7116985B2 (en) | Semiconductor substrate manufacturing method | |
WO2009090821A1 (en) | Process for producing laminate comprising al-based group iii nitride single crystal layer, laminate produced by the process, process for producing al-based group iii nitride single crystal substrate using the laminate, and aluminum nitride single crystal substrate | |
US20220029022A1 (en) | Semiconductor film | |
TWI834703B (en) | Manufacturing method of GaN laminated substrate | |
JP6138974B2 (en) | Semiconductor substrate | |
CN113215531A (en) | Preparation method for regulating and controlling large-chamfer-angle aluminum nitride film defects through heat treatment | |
US11942520B2 (en) | Semiconductor film | |
CN112038217B (en) | AlN single crystal film growing method and surface acoustic wave resonator with same | |
Shervin et al. | Flexible single-crystalline GaN substrate by direct deposition of III-N thin films on polycrystalline metal tape | |
US20220285154A1 (en) | Method for manufacturing diamond substrate | |
JP2002299267A (en) | Manufacturing method for semiconductor wafer | |
JP2003128499A (en) | Method for producing nitride crystal substrate and nitride crystal substrate | |
US20220320417A1 (en) | Method of manufacturing aluminum nitride films | |
US20180258550A1 (en) | Growth Method of Aluminum Nitride | |
JP7157953B2 (en) | Nitride-based thin film composite structure and manufacturing method thereof | |
WO2024084836A1 (en) | Method for manufacturing nitride semiconductor epitaxial wafer, and composite substrate for nitride semiconductor epitaxial wafer | |
WO2022079939A1 (en) | Group iii nitride semiconductor substrate | |
JP7439117B2 (en) | Underlying substrate and its manufacturing method | |
KR102556712B1 (en) | Method of manufacturing AlxGa1-xN (0.5≤x≤1) piezoelectric thin films with high purity and their apparatus using the thin film | |
CN114381802B (en) | Diamond-forming structure and method for producing diamond-forming structure | |
US20230100683A1 (en) | Nitride semiconductor substrate, semiconductor element, and method for manufacturing nitride semiconductor substrate | |
KR102227213B1 (en) | Method of manufacturing AlxGa1-xN (0.5≤x≤1) piezoelectric thin films with high purity and their apparatus using the thin film | |
WO2020162346A1 (en) | Group iii nitride semiconductor substrate, and method for manufacturing group iii nitride semiconductor substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180409 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220331 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220331 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220408 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7116985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |