JP7110205B2 - 超音波トランスデューサのための制御回路 - Google Patents

Description

本出願は超音波撮像に関し、より具体的には、超音波撮像システムの超音波トランスデューサを制御すべく構成された電子回路を目的とする。

超音波撮像システムは通常、例えば線形アレイ又はマトリクスアレイに配置された複数の超音波トランスデューサを備えている。動作中、トランスデューサ集合体が、所望の撮像対象の身体に対向して配置されている。超音波撮像システムは、電気励起信号をトランスデューサに与えて、トランスデューサによって超音波を放射させることができる電子制御回路を更に備えている。トランスデューサによって放射された超音波は、分析対象の身体（身体の内部構造及び／又は表面構造）によって反射した後、トランスデューサに戻り、トランスデューサが超音波を電気信号に変換し戻す。電気応答信号を電子制御回路によって読み取り、電気応答信号から研究対象の身体に関する情報を導き出すために記憶して分析してもよい。

従来の超音波撮像システムは、例えば医療分野（超音波走査）又は産業用途（材料の非破壊制御）で使用される比較的複雑で高価なシステムである。より最近では、ユーザの生体特徴、例えば指紋を得るために超音波トランスデューサセンサを使用する消費者向け用途がある。光学式のバイオメトリックセンサと比較して、特に識別に使用される身体部分（指、掌など）の内部構造に関する情報の統合により、識別の信頼性が高まるという利点がある。

既存の超音波撮像システムのある態様を少なくとも部分的に改善することが望ましい。特に、このようなシステムのコスト、特にトランスデューサを制御する電子回路によるコストを下げ得ることが望ましい。これは、トランスデューサを制御する電子回路のコストがシステムのコスト全体のかなりの部分になり得る消費者向け用途では特に重要である。

従って、実施形態は、制御対象の超音波トランスデューサのタイプに応じて設定可能であることを特徴とする超音波トランスデューサ制御回路を提供する。

実施形態によれば、前記制御回路は、前記超音波トランスデューサの各々の第１の電極に連結されるように構成されている第１の端子と、制御対象の超音波トランスデューサのタイプに応じて前記第１の端子を第１のバイアスノード又は第２のバイアスノードに連結すべく設定可能なバイアススイッチとを備えている。

実施形態によれば、前記第１のバイアスノードはDCバイアス電圧供給回路の出力ノードであり、前記第２のバイアスノードは、前記制御回路の基準電位が与えられるノードである。

実施形態によれば、DCバイアス電圧を供給すべく構成された前記回路は、前記DCバイアス電圧のレベルを変更すべく設定可能なDC/DC 電圧変換器を有している。

実施形態によれば、前記制御回路は、制御対象の前記超音波トランスデューサの第２の電極に夫々連結されるように構成された複数の第２の端子を更に備えている。

実施形態によれば、前記制御回路は複数の電圧パルス発生器を更に備えており、前記第２の端子の各々は前記電圧パルス発生器の内の１つに連結されている。

実施形態によれば、前記電圧パルス発生器によって供給される電圧パルスの電圧レベルは設定可能である。

実施形態によれば、前記制御回路は、入力ノード、入力が前記入力ノードに連結されている受信増幅器、入力が前記受信増幅器の出力に連結されているアナログ／デジタル変換器、及び前記アナログ／デジタル変換器の出力に連結されている出力を有している受信回路を更に備えている。

実施形態によれば、前記制御回路は、前記第２の端子を前記受信回路の入力ノードに夫々連結する複数のスイッチを更に備えている。

実施形態によれば、前記受信回路は、制御対象の超音波トランスデューサのタイプに応じて設定可能なインピーダンス整合回路を有している。

実施形態によれば、前記受信回路は、アナログのゲイン調整回路及びアナログのアンチエイリアシングフィルタの内の少なくとも１つを前記受信増幅器と前記アナログ／デジタル変換器との間に更に有している。

実施形態によれば、前記受信回路は、前記アナログ／デジタル変換器によるデジタル化の前に前記受信増幅器の出力信号を表すアナログサンプルを記憶することが可能なスイッチトキャパシタのアレイを、前記アナログ／デジタル変換器の上流側に有している。

前述及び他の特徴及び利点を、添付図面を参照して本発明を限定するものではない特定の実施形態について以下に詳細に説明する。

超音波トランスデューサの電子制御回路の実施形態を示す簡略化された電気回路図である。 図１の電子制御回路のパルス発生器の実施形態を更に詳細に示す電気回路図である。 図１の電子制御回路のパルス発生器の別の実施形態を更に詳細に示す電気回路図である。 図１の電子制御回路の受信増幅器の代替的な実施形態を更に詳細に示す電気回路図である。 図１の電子制御回路の受信増幅器の代替的な実施形態を更に詳細に示す電気回路図である。 図１の電子制御回路の受信増幅器の代替的な実施形態を更に詳細に示す電気回路図である。 図１の電子制御回路の受信回路の代替的な実施形態を示す電気回路図である。

同一の要素は異なる図面で同一の参照番号で示されている。明瞭化のために、記載された実施形態の理解に有用な要素のみが示され詳述されている。特に、制御回路の様々な可能な用途は詳述されておらず、記載された実施形態は超音波撮像システムの通常の用途と適合する。更に、制御回路によって超音波トランスデューサに与えられる電子励起信号の特性（周波数、形状、振幅など）は詳述されておらず、記載された実施形態は、対象とする用途、特に分析対象の身体の性質及び得たい情報のタイプに応じて選択されてもよい超音波撮像システムで現在使用されている励起信号と適合する。

本明細書では、「接続」という用語は、例えば一又は複数の導電トラック又は導電ワイヤを用いた中間の電子部品無しの直接の電気接続を表すために使用されており、「連結」又は「結合」という用語は、直接（そのため「接続」を意味する）、又は間接（つまり、一又は複数の中間部品を介す）であってもよい電気接続を表すために使用されている。

既存の超音波撮像システムでは、トランスデューサを制御する電子回路は、対象とする用途のために、特に使用されるトランスデューサのタイプに応じて特別に設計された回路である。実際、様々な超音波トランスデューサ技術があり、例えば圧電トランスデューサ、水晶トランスデューサ、CMUTトランスデューサ（容量性微細加工超音波トランスデューサ）などがある。選択された技術に応じて、及び／又は所与の技術ではトランスデューサの大きさに応じて、制御回路の制約は、特にトランスデューサに与えられる励起信号の電力、トランスデューサに印加されるバイアス電圧のレベル、及び／又はトランスデューサとトランスデューサによって生成される電気応答信号を読み取るように構成された回路とのインピーダンス整合に関して異なってもよい。

超音波撮像用途毎に特定の制御信号を準備することは、制御回路の著しい開発費を意味し、ひいては比較的高いコストを意味する。

実施形態の態様によれば、制御対象のトランスデューサのタイプに応じて設定可能か又はパラメータ化可能な超音波トランスデューサ制御回路を提供する。このような回路は、様々な用途に使用可能であり、特に様々な技術でトランスデューサを制御する及び／又は様々な大きさを有するトランスデューサを制御するために使用可能であるという利点を有する。このため、超音波撮像用途毎に特定の制御回路を開発する必要がなく、ひいては収益性が向上する。

図１は、超音波トランスデューサの電子制御回路100 の実施形態を示す簡略化された電気回路図である。図１は、制御回路100 に加えて、制御対象のｎ個の超音波トランスデューサTD₁, ..., TD_n （ｎは２以上の整数であり、例えば10～5000の範囲内である）及びバイアスコンデンサC_pを示している。図１のシステムの超音波トランスデューサTD₁, ..., TD_n は、例えば製造ばらつきの範囲内で同一である。例として、超音波トランスデューサTD₁, ..., TD_n は、圧電トランスデューサ、水晶トランスデューサ又はCMUTトランスデューサである。各超音波トランスデューサTD_i （ｉは１～ｎの範囲内の整数である）は２つの電極E1, E2を有している。適切な励起電圧が電極E1と電極E2との間に印加されるとき、超音波トランスデューサは超音波を放射する。超音波トランスデューサが所与の波長領域内の超音波を受信すると、超音波トランスデューサは、受信した超音波を表す電圧をトランスデューサの電極E1及び電極E2間に供給する。

制御回路100 は、超音波トランスデューサTD₁, ..., TD_n の電極E2に夫々連結されるように構成されたｎ個の端子a₁, ..., a_n を備えている。制御回路100 は、超音波トランスデューサTD₁, ..., TD_n の電極E1に連結されるように構成された１個の端子b を更に備えている。図示された例では、超音波トランスデューサTD₁, ..., TD_n の電極E2は制御回路100 の端子a₁, ..., a_n に夫々接続されており、超音波トランスデューサTD₁, ..., TD_n の電極E1は制御回路100 の端子b に接続されている。

図１のシステムのバイアスコンデンサC_pは、制御回路100 の端子b をシステムの基準電位が与えられるノードGND 、例えば接地に連結する。図示された例では、バイアスコンデンサC_pは制御回路100 の外側にある。変形例として、バイアスコンデンサC_pは制御回路100 内に含まれてもよい。

図１の制御回路100 は、超音波トランスデューサTD_i 毎に、パルス発生器TX_i と、パルス発生器TX_i の出力ノードout を超音波トランスデューサTD_i の電極E2に連結された制御回路の端子a_iに連結する制御可能なスイッチSWTX_i とを備えている。異なる超音波トランスデューサに関連付けられたパルス発生器TX₁, ..., TX_n は、例えば製造ばらつきの範囲内で同一である。更に、スイッチSWTX₁, ..., SWTX_n は製造ばらつきの範囲内で同一であってもよい。各パルス発生器TX_i は、論理制御信号を受信することができる入力ノードinを有している。パルス発生器TX_i の入力ノードinに与えられる論理制御信号が第１の状態にあるとき、パルス発生器TX_i は高レベル電圧+HV を出力ノードout に印加し、パルス発生器TX_i の入力ノードinに与えられる論理制御信号が第２の状態にあるとき、パルス発生器TX_i は低レベル電圧-HV を出力ノードout に印加する。例として、高レベル電圧+HV 及び低レベル電圧-HV は夫々、ノードGND に印加される制御回路の基準電圧に対して正及び負である。変形例として、低レベル電圧-HV は制御回路の基準電圧に等しく、高レベル電圧+HV は制御回路の基準電圧に対して正である。パルス発生器TX_i の出力信号は、スイッチSWTX_i を介して超音波トランスデューサTD_i の電極E2に与えられてもよい超音波トランスデューサTD_i の励起信号に相当する。励起信号の電圧レベルは比較的高く、ピーク・トウ・ピーク（つまり低レベル電圧-HV と高レベル電圧+HV との間）で例えば10～50ボルト程度である。図１の例では、制御回路100 は、例えば１～５ボルトの範囲内の制御回路100 の電源電圧（不図示）から、パルス発生器TX_i の電源電圧+HV 及び場合によっては電源電圧-HV を生成することができるDC/DC 電圧変換器(DC/DC) 101 を備えている。好ましくは、DC/DC 電圧変換器101 は、印加される出力電圧+HV 及び場合によっては出力電圧-HV のレベルを変更すべく設定可能であるため、制御回路100 を、様々な励起電圧レベルを受けることができる様々なタイプの超音波トランスデューサと適合させることが可能になる。図示された例では、DC/DC 電圧変換器101 は様々なパルス発生器TX_i によって共有される１つの変換器である。変形例として、各パルス発生器TX_i は自身のDC/DC 電圧変換器に連結されてもよい。

図１の制御回路100 は、様々なパルス発生器TX_i の入力ノードinに連結された論理制御回路103 (CTRL)を更に備えている。論理制御回路103 は、様々なパルス発生器に論理制御シーケンスを与えることができる。論理制御回路103 は、個々に様々なパルス発生器TX₁, ..., TX_n を同時的に又は連続的に制御してもよい。論理制御回路103 は、例えばマイクロプロセッサ又はプログラマブル論理回路のタイプ（例えばFPGA）の一又は複数のデジタル処理又は調整回路（詳述せず）と、一又は複数のメモリ回路（詳述せず）とを有している。論理制御回路103 は例えば、例えば様々な励起周波数に対応する所定のトランスデューサの複数の励起計画を記憶することができ、想定される用途、特に使用されるトランスデューサのタイプ、及び／又は分析対象の身体のタイプ、及び／又は検索画像若しくは検索情報のタイプに応じてユーザによって選択されることができる。DC/DC 電圧変換器101 が設定可能である場合、DC/DC 電圧変換器101 は、例えば論理制御回路103 によって、不図示の接続形態を介して設定されてもよい。

図１の電子制御回路100 は、超音波トランスデューサによって生成される電気応答信号を増幅してデジタル化することができる受信回路105 を更に備えている。図１の電子制御回路100 は、端子a₁, ..., a_n を受信回路105 の入力ノードc に夫々連結するｎ個の制御可能なスイッチSWRX₁, ..., SWRX_n を更に備えている。受信回路105 は、入力が入力ノードc に連結されている受信増幅器107 、好ましくは低ノイズ増幅器(LNA) と、入力が受信増幅器107 の出力に連結されて出力が受信回路105 の（複数ビットの）出力d に連結されているアナログ／デジタル変換器109 (ADC) とを有している。受信回路105 の出力d は論理制御回路103 に連結されている。例として、アナログ／デジタル変換器109 は、50～250 MHz の範囲内のデジタル化周波数、例えば120 MHz の周波数で、アナログ／デジタル変換器109 の入力信号の振幅を表す、８～24ビット、例えば14ビットの量子化されたデジタルサンプルを出力d に供給することができる。

図１の例では、受信回路105 は、必要とあれば、受信増幅器107 の入力インピーダンスを超音波トランスデューサのインピーダンスに整合させることができるインピーダンス整合回路111 を、入力ノードc と受信増幅器107 の入力との間に更に有している。インピーダンス整合回路111 は設定可能であるため、制御回路100 を、異なるインピーダンスを有する様々なタイプの超音波トランスデューサと適合させることができることが好ましい。例として、インピーダンス整合回路111 は、抵抗器及び／又はコンデンサの設定可能なアレイを有している。インピーダンス整合回路111 が設定可能である場合、インピーダンス整合回路111 は、例えば論理制御回路103 によって、不図示の接続形態を介して設定されてもよい。

図１の例では、受信回路105 は、受信増幅器107 の出力とアナログ／デジタル変換器109 の入力との間にゲイン調整回路113 (VGA) を更に有している。ゲイン調整回路113 は、例えば論理制御回路103 によってデジタル的に制御可能である。ゲイン調整回路113 によって、超音波トランスデューサにより受信するリターン信号を読み出す段階中、受信増幅器107 の出力信号に可変ゲインを適用することが可能である。例として、超音波トランスデューサにより受信するリターン信号を読み出す段階中、論理制御回路103 は、ゲイン調整回路113 を制御して受信増幅器107 の出力信号に適用されるゲインを徐々に増加させる。実際、分析対象の身体によって反射する超音波信号を受信する段階中、時間が経過するにつれて、反射信号が伝わる距離が増加し、反射信号が減衰するので、反射信号の振幅は経時的に減少する。ゲイン調整回路113 によって適用されるゲインが徐々に増加するため、アナログ／デジタル変換器109 の入力に与えられる信号の振幅を最大化することが可能になり、ひいては、アナログ／デジタル変換器109 によって導入される量子化ノイズを最小限度に抑えることが可能になる。

図１の例では、受信回路105 は、受信増幅器107 の出力とアナログ／デジタル変換器109 の入力との間に配置されたアナログのアンチエイリアシングフィルタ115 (AAF) 、例えば低域通過フィルタを更に有している。図示された例では、アンチエイリアシングフィルタ115 は、ゲイン調整回路113 の出力とアナログ／デジタル変換器109 の入力との間に配置されている。

図１の制御回路100 は、制御回路100 に接続された超音波トランスデューサTD_i のタイプに応じてノードb を第１のバイアスノードP1又は第２のバイアスノードP2のいずれかに連結すべく設定可能なバイアススイッチSW_p を更に備えている。バイアススイッチSW_p は、例えば論理制御回路103 によって制御されてもよい。

図１の例では、第１のバイアスノードP1は、制御回路の基準電圧又は接地に対してDCバイアス電圧Vbias 、例えば正電圧を供給するように構成された回路117 の出力ノードである。例として、バイアス電圧Vbias は、５～200 Ｖの範囲内であり、例えば30Ｖ程度である。このようなバイアス電圧は、特にCMUTタイプのトランスデューサに適合されている。従って、制御回路100 がCMUTタイプのトランスデューサを制御するために使用されるとき、バイアススイッチSW_p はノードb を第１のバイアスノードP1に接続するように設定されてもよい。回路117 は例えば、例えば１～５ボルトの範囲内の制御回路100 の電源電圧（不図示）からバイアス電圧Vbias を発生させることができるDC/DC 電圧変換器(DC/DC) である。好ましくは、回路117 は、供給するバイアス電圧Vbias のレベルを変更すべく設定可能であるため、様々なバイアス電圧レベルを受けることができる様々なタイプの超音波トランスデューサ、又は所与のタイプの超音波トランスデューサと制御回路100 を適合させて、超音波トランスデューサの機械－電気変換係数を変更することが可能になる。回路117 が設定可能である場合、回路117 は、例えば論理制御回路103 を介して設定されてもよい。

図１の例では、第２のバイアスノードP2は制御回路の基準ノード又は接地GND に接続されている。超音波トランスデューサにバイアスをかける必要がないので、制御回路100 が圧電タイプ又は水晶タイプの超音波トランスデューサを制御するために使用されるとき、バイアススイッチSW_p はノードb を第２のバイアスノードP2に接続するように設定されてもよい。

例として、図１の制御回路100 の様々な部品は、不図示の一又は複数の集積回路チップに一体化されてもよい。例えば、パルス発生器TX_i 、スイッチSWTX_i 、スイッチSWRX_i 、DC/DC 電圧変換器101 、バイアス回路117 及びバイアススイッチSW_p は同一の集積回路チップに一体化されており、受信回路105 及び論理制御回路103 は同一の第２の集積回路チップに一体化されている。しかしながら、記載された実施形態は、この特定の場合に限定されない。

図１の例では、制御回路100 は、異なる超音波トランスデューサTD₁, ..., TD_n によって共有される１つの受信回路105 を備えている。この場合、分析対象の身体の画像を得るために、複数の連続的な超音波バーストを行ってもよい。システム動作の一例は以下の通りである。第１の超音波放射段階中、スイッチSWTX₁, ..., SWTX_n は全てオンであり（導電状態に設定され）、論理制御回路103 は、パルス発生器TX₁, ..., TX_n を同時的に制御して様々なトランスデューサに励起信号を与える。このために、論理制御回路103 は、超音波トランスデューサTD_i に与える励起信号を表す所定の論理シーケンス（又はビット列）を各パルス発生器TX_i の入力に与える。論理信号は、スイッチSWTX_i を介して超音波トランスデューサTD_i の電極E2に与えられるレベル+HV/-HV のパルス列にパルス発生器TX_i によって変換される。例として、超音波トランスデューサTD_i の固有周波数、つまり主共振周波数は10～50 MHzの範囲内であり、例えば30 MHz程度である。パルス発生器TX_i の入力に与えられる論理シーケンスのレート、ひいては超音波トランスデューサTD_i に与えられるパルス列のレートは、放射モードで好適なスペクトル範囲を与え得るために、超音波トランスデューサTD_i の固有周波数の４倍、例えば30 MHzのトランスデューサでは120 MHz より大きいことが好ましい。放射段階の終わりに、スイッチSWTX₁, ..., SWTX_n はオフであり（非導電状態であり）、第１の受信スイッチSWRX_i をオンし、他の受信スイッチのオフを維持する。その後、超音波トランスデューサTD_i によって生成された応答信号を、第１の受信段階中に受信回路105 を介して読み取ってデジタル化する。応答信号を論理制御回路103 によって記憶してもよい。その後、受信モードで様々な超音波トランスデューサTD₁, ..., TD_n を交替することにより、つまり、受信段階中にオン状態に制御された受信スイッチSWRX_i のアドレスを反復毎に変更することにより、放射段階及び受信段階を繰り返す。送信スイッチSWTX_i 及び受信スイッチSWRX_i の制御を、例えば論理制御回路103 によって行う。

変形例（不図示）として、制御回路100 は、ｎ個の端子a₁, ..., a_n に夫々連結された、上記の受信回路105 と同一又は同様のｎ個の受信回路105₁, ..., 105_n を備えている。この場合、受信スイッチSWRX₁, ..., SWRX_n を省いてもよく、各受信経路105_iの入力ノードc は対応する端子a_iに接続されている。この変形例では、ｎ個のトランスデューサによって受信するリターン信号を同時的に読み取ってもよい。従って、トランスデューサによる超音波の放射／受信の１つのサイクル後に、分析対象の画像を得ることができる。

別の変形例では、制御回路100 は、１とｎとの間の中間の数ｒの受信回路を備えているため、ｎ／ｒの超音波の放射／受信サイクル後に対象の画像を得ることが可能になる。

図２は、図１の制御回路100 のパルス発生器TX_i の実施形態を更に詳細に示す電気回路図である。この例では、パルス発生器TX_i はMOS トランジスタから構成されたプッシュプル集合体である。より具体的には、図２のパルス発生器TX_i はＰチャネルMOS トランジスタ201 及びＮチャネルMOS トランジスタ203 を有している。ＰチャネルMOS トランジスタ201 は、パルス発生器の高電源電圧+HV が印加されるノードに連結されたソース(s) と、ＮチャネルMOS トランジスタ203 のドレイン(d) に連結されたドレイン(d) とを有している。ＮチャネルMOS トランジスタ203 のソース(s) は、パルス発生器の低電源電圧-HV が印加されるノードに連結されている。ＰチャネルMOS トランジスタ201 のゲート(g) は、ＮチャネルMOS トランジスタ203 のゲート(g) に更に連結されている。パルス発生器TX_i の入力ノードinは、ＰチャネルMOS トランジスタ201 及びＮチャネルMOS トランジスタ203 のゲートに共通のノードに連結されており、パルス発生器TX_i の出力ノードout は、ＰチャネルMOS トランジスタ201 及びＮチャネルMOS トランジスタ203 のドレインに共通のノードに連結されている。

変形例として、ＰチャネルMOS トランジスタ201 をNPN 型バイポーラトランジスタと取り換えて、ＮチャネルMOS トランジスタ203 をPNP 型バイポーラトランジスタに取り替えることにより、同様の集合体を形成してもよい。

図３は、図１の制御回路100 のパルス発生器TX_i の別の実施形態を更に詳細に示す電気回路図である。

この例では、パルス発生器TX_i は、パルス発生器の低電源電圧-HV が印加されるノードと、パルス発生器の高電源電圧+HV が印加されるノードとの間に直列接続された２つの制御スイッチ251, 253、例えばMOS トランジスタ又はバイポーラトランジスタを有している。より具体的には、図示された例では、スイッチ251 はノード-HV に接続された第１の導電ノード、及び第２の導電ノードを有しており、スイッチ253 は、スイッチ251 の第２の導電ノードに接続された第１の導電ノード、及びノード+HV に接続された第２の導電ノードを有している。パルス発生器TX_i は、スイッチ251 及びスイッチ253 の接合ポイントとパルス発生器の出力ノードout との間に逆並列に連結された２つのダイオード255, 257を更に有している。より具体的には、図示された例では、ダイオード255 は、スイッチ251 とスイッチ253 との間の共通の導電ノードに接続されたアノードと、出力ノードout に接続されたカソードとを有しており、ダイオード257 は、出力ノードout に接続されたアノードと、スイッチ251 とスイッチ253 との間の共通の導電ノードに接続されたカソードとを有している。図３のパルス発生器TX_i は、スイッチ251 及びスイッチ253 の接合ポイントを基準ノードGND に導電ノードによって連結する制御スイッチ259 、例えばMOS トランジスタ又はバイポーラトランジスタと、出力ノードout を基準ノードGND に導電ノードによって連結する制御スイッチ261 、例えばMOS トランジスタ又はバイポーラトランジスタとを更に有している。パルス発生器TX_i は、３つのバイナリ入力e1, e2, e3及び４つのバイナリ出力s1, s2, s3, s4を有する論理回路263 を更に有している。論理回路263 のバイナリ出力s1, s2, s3, s4は、トランジスタを制御するためにスイッチ253, 251, 261, 259の制御ノードに夫々連結されている。この例では、図１の論理制御回路103 によって供給されるパルス発生器TX_i を制御する論理信号inは３ビットin1, in2, in3 の信号であり、３ビットin1, in2, in3 は、パルス発生器の論理回路263 のバイナリ入力e1, e2, e3に夫々与えられる。より具体的には、二値信号in1 はスイッチ253 を制御するための論理信号であり、二進信号in2 はスイッチ251 を制御するための論理信号であり、二進信号in3 はスイッチ261 を制御するための信号である。

論理回路263 は、論理制御回路103 によって供給される論理信号in1, in2, in3 を、パルス発生器TX_i のスイッチ251, 253, 259, 261の有効な制御信号に変換する機能を有する。

より具体的には、送信段階又は励起段階で、論理制御回路103 は、スイッチ261 をオフ状態に制御するための信号in3 を論理回路263 のノードe3に与える。その後、論理回路263 は、出力ノードs3を介してスイッチ261 をオフ状態に制御する。スイッチ253, 251は、信号in1, in2の状態に応じてノードs1, s2を介して制御される。より具体的には、論理回路263 は入力信号in1, in2を出力ノードs1, s2に直接送信する。論理回路263 は、放射段階では、スイッチ251, 253の少なくとも１つがオンであるときスイッチ259 がオフであり、スイッチ251, 253の両方がオフであるときスイッチ259 がオンであるように、スイッチ259 を出力ノードs4を介して更に制御する。

受信段階では、論理制御回路103 は、スイッチ261 をオフ状態に制御するための信号in3 を論理回路263 のノードe3に与える。その後、論理回路263 は、スイッチ261 を出力ノードs3を介してオフ状態に制御し、スイッチ259 を出力ノードs4を介してオン状態に制御する。スイッチ259 及びスイッチ261 は、論理回路263 の入力ノードe1, e2に与えられる入力信号in1, in2の状態とは独立して夫々オン及びオフのままである。

この例では、ダイオード255, 257は、リターン信号の電力の一部がパルス発生器で失われることを避けるために、トランスデューサによって生成されるリターン信号のためのポテンシャル障壁を受信段階で形成している。

例として、{s1, s2, s3, s4}＝f({e1, e2, e3})のような論理回路263 によって実行される論理関数ｆを、以下の真理値表によって定義する。

ここで、値１及び値０はターンオン制御信号及びターンオフ制御信号を夫々表し、値ｘは１又は０に略等しくてもよい。

図4A、図4B及び図4Cは、図１の制御回路100 の受信増幅器107 (LNA) の３つの代替的な実施形態を更に詳細に示す電気回路図である。

図4Aは、受信増幅器107 の第１の実施形態を示す。この例では、受信増幅器107 はトランスインピーダンス型の増幅器である。受信増幅器は、反転入力(-) が抵抗器Rfを介して出力に連結されている演算増幅器301 を有している。演算増幅器301 の反転入力は受信増幅器107 の入力に更に連結されており、演算増幅器301 の出力は受信増幅器107 の出力に連結されている。演算増幅器301 の非反転入力(+) は回路の基準ノードGND に連結されている。

図4Bは、受信増幅器107 の別の実施形態を示す。この例では、受信増幅器107 は緩衝型増幅器である。受信増幅器107 は、反転入力(-) が一方では抵抗器R1を介して基準ノードGND に連結されて、他方では抵抗器R2を介して出力に連結されている演算増幅器301 を有している。演算増幅器301 の非反転入力(+) は受信増幅器107 の入力に連結されており、演算増幅器301 の出力は受信増幅器107 の出力に連結されている。

図4Cは、受信増幅器107 の別の実施形態を示す。この例では、受信増幅器107 は電荷増幅器型の増幅器である。受信増幅器107 は、反転入力(-) が一方では抵抗器R1を介して受信増幅器107 の入力に連結されて、他方では抵抗器R2及び抵抗器R2と並列に接続されたコンデンサC を介して出力に連結されている演算増幅器301 を有している。演算増幅器301 の非反転入力(+) は回路の基準ノードGND に連結されている。演算増幅器301 の出力は受信増幅器107 の出力に連結されている。

受信増幅器107 のタイプは、制御回路100 によって制御されるように構成された超音波トランスデューサのインピーダンスに応じて、図4A、図4B及び図4Cの集合体から選択してもよい。特に、図4A及び図4Cの集合体は、例えば２ｋΩより大きいインピーダンスを有するトランスデューサに特に適合されている一方、図4Bの集合体は、例えば200 Ω～２ｋΩの範囲内のより小さいインピーダンスを有するトランスデューサに適合されている。例として、制御回路100 の受信回路105 は、複数の異なる受信増幅器107 と、使用されるトランスデューサのタイプに応じて使用される受信増幅器107 を選択すべく設定可能な多重化回路とを有してもよい。

図５は、図１の制御回路100 の受信回路105 の代替的な実施形態を示す電気回路図である。図示された例では、簡略化のために、インピーダンス整合回路111 、ゲイン調整回路113 及びアンチエイリアシングフィルタ115 は示されていない。

図５の受信回路105 は主に、アナログ／デジタル変換器109 によるデジタル化の前に受信増幅器107 の出力信号のサンプルをアナログ方式で記憶することができるスイッチトキャパシタのアレイ401 を受信増幅器107 とアナログ／デジタル変換器109 との間に更に備えている点で、図１の受信回路105 とは異なる。図５の変形例の利点は、アナログ／デジタル変換器109 の動作周波数、ひいてはアナログ／デジタル変換器109 によって消費される電力を減少させることができることである。

図示された例では、スイッチトキャパシタのアレイ401 は、ｋ個のコンデンサC₁, ..., C_k （ｋは２以上の整数である）と、コンデンサC_j（ｊは１～ｋの範囲内の整数である）毎に、コンデンサの第１の電極を受信増幅器107 の出力に連結する書き込みスイッチW_j、及びコンデンサの第２の電極をアナログ／デジタル変換器109 の入力に連結する読み出しスイッチR_jとを有している。書き込みスイッチW_j及び読み出しスイッチR_jは、例えば論理制御回路103 によって制御されている。動作中、受信増幅器107 のアナログ出力信号のサンプルを、受信回路に接続されたトランスデューサによって生成される電気応答信号の所望のサンプリング周波数で、スイッチトキャパシタのアレイ401 の異なるコンデンサC_jに連続的に記憶する。その後、アナログサンプルを、アナログ信号サンプリング周波数より小さな周波数でアナログ／デジタル変換器109 によって連続的にデジタル化する。例として、スイッチトキャパシタのアレイ401 のコンデンサの数ｋは、超音波放射／受信シーケンス中に得たい電気応答信号のサンプルの数と等しい。

受信回路105 がゲイン調整回路113 及びアンチエイリアシングフィルタ115 （図１）の少なくとも１つを有している場合、スイッチトキャパシタのアレイ401 は、これらの要素の下流側に配置されてもよく、すなわち、これらの要素とアナログ／デジタル変換器109 との間に配置されてもよい。

制御回路100 が複数の受信経路105 を備えている場合、各受信経路は、図５に関連して記載されたタイプのスイッチトキャパシタのアレイ401 を有してもよい。

具体的な実施形態が述べられている。様々な変更、調整及び改良が当業者に想起される。特に、記載された実施形態は、明細書に記載されている動作周波数及び／又は電圧レベルの数値例に限定されない。

上述した実施形態は、制御対象の超音波トランスデューサの配置が何であれ適合され得ることに更に注目すべきである。特に、記載された実施形態は、超音波トランスデューサの線形アレイ又はマトリクスアレイでの配置と適合する。

更に、上述した実施形態では、制御回路100 は、複数の超音波トランスデューサの並列接続を制御するために使用されてもよい。より具体的には、図１の例では、並列に連結された複数の超音波トランスデューサが、個々の各制御端子a₁と制御回路100 の共通の端子b との間に接続されてもよい。

図５に関連して記載したように、アナログ／デジタル変換器109 によるデジタル化の前に受信増幅器107 の出力信号を表すアナログ信号を記憶することができるスイッチトキャパシタのアレイ401 を、アナログ／デジタル変換器109 の上流側に受信回路105 に設けることは、制御対象の超音波トランスデューサのタイプに応じて設定可能ではない超音波トランスデューサ制御回路でも有利であることに更に注目すべきである。従って、受信回路が図５に関連して記載されているようなスイッチトキャパシタのアレイ401 を有している場合には、制御対象の超音波トランスデューサのタイプに応じて設定可能ではなく、特に図１のバイアススイッチSW_p を備えない超音波トランスデューサ制御回路を提供することが可能である。

本特許出願は、参照によって本明細書に組み込まれる仏国特許出願第17／50071 号明細書の優先権を主張している。

Claims (10)

1. 超音波トランスデューサを制御する制御回路であって、
   前記超音波トランスデューサの各々の第１の電極に連結されるように構成されている第１の端子と、
   前記第１の端子を第１のバイアスノード又は第２のバイアスノードに連結すべく設定可能なバイアススイッチと、
   前記第１のバイアスノードに接続された出力ノードを有してDCバイアス電圧を供給すべく構成された回路と
   を備えており、
   前記第２のバイアスノードは、前記制御回路の基準電位が与えられるノードであることを特徴とする制御回路。
2. DCバイアス電圧を供給すべく構成された前記回路は、前記DCバイアス電圧のレベルを変更すべく設定可能なDC/DC 電圧変換器を有していることを特徴とする請求項１に記載の制御回路。
3. 制御対象の前記超音波トランスデューサの第２の電極に夫々連結されるように構成された複数の第２の端子を更に備えていることを特徴とする請求項１又は２に記載の制御回路。
4. 複数の電圧パルス発生器を更に備えており、前記第２の端子の各々は前記電圧パルス発生器の内の１つに連結されていることを特徴とする請求項３に記載の制御回路。
5. 前記電圧パルス発生器によって供給される電圧パルスの電圧レベルは設定可能であることを特徴とする請求項４に記載の制御回路。
6. 入力ノード、入力が前記入力ノードに連結されている受信増幅器、入力が前記受信増幅器の出力に連結されているアナログ／デジタル変換器、及び前記アナログ／デジタル変換器の出力に連結されている出力を有している受信回路を更に備えていることを特徴とする請求項３～５のいずれか１つに記載の制御回路。
7. 前記第２の端子を前記受信回路の入力ノードに夫々連結する複数のスイッチを更に備えていることを特徴とする請求項６に記載の制御回路。
8. 前記受信回路は、制御対象の超音波トランスデューサのタイプに応じて設定可能なインピーダンス整合回路を有していることを特徴とする請求項６又は７に記載の制御回路。
9. 前記受信回路は、アナログのゲイン調整回路及びアナログのアンチエイリアシングフィルタの内の少なくとも１つを前記受信増幅器と前記アナログ／デジタル変換器との間に更に有していることを特徴とする請求項６～８のいずれか１つに記載の制御回路。
10. 前記受信回路は、前記アナログ／デジタル変換器によるデジタル化の前に前記受信増幅器の出力信号を表すアナログサンプルを記憶することが可能なスイッチトキャパシタのアレイを、前記アナログ／デジタル変換器の上流側に有していることを特徴とする請求項６～９のいずれか１つに記載の制御回路。

Images