JP7108135B2 - 並び替えの間のキャッシュ一貫性を維持する方法 - Google Patents

Description

コンピューティングシステムでは、或るタイプのアプリケーションは、他のアプリケーションよりも良好に並列処理及び共有メモリを利用することの可能な機能を実行する。このようなアプリケーションの例は、機械学習アプリケーション、エンタテインメントアプリケーション及びリアルタイムアプリケーションと共に、いくつかのビジネスアプリケーション、科学的アプリケーション、医療用アプリケーション及び他のアプリケーションを含む。或るプロセッサアーキテクチャは、複数のプロセッシングユニット（例えば、ＣＰＵ、ＧＰＵ等）又はプロセッシングコアを含むが、いくつかのケースでは、メモリに結合された追加のプロセッシングユニットは、所望のレベルの性能を提供しない。

一般的に、コンピューティングシステムは、通信ファブリック（又は、「ファブリック」）を介して通信メッセージを転送する。通信メッセージの例は、コヒーレンシプローブ、割り込み、読み出しコマンド及び書き込みコマンド、並びに、対応するデータを含む。ファブリックにおける相互接続の例は、バスアーキテクチャ、クロスバーベースのアーキテクチャ、ネットワークオンチップ（ＮｏＣ）通信サブシステム、ダイ間の通信チャネル、シリコンインタポーザ、及び、シリコン貫通電極（ＴＳＶ）である。多くのケースでは、ファブリックは、複数の物理チャネルを有し、その各々は、比較的広範囲のパケットをサポートする。単一のファブリック内でデータを転送する間、ファブリックを介したレイテンシを低減するために、多数の利用可能な物理ワイヤが使用されることがある。このようにして、ファブリックを通じた帯域幅は、全体として比較的大きくなることがある。しかしながら、ファブリックを介して別々のダイを一緒に接続する場合、データを転送するために、別々のダイ上のより少ない数の利用可能な物理ワイヤが一般的に使用される。同様に、各々がファブリックを有する別々の処理ノードを一緒に接続する場合、処理ノード間の利用可能な物理ワイヤの数が少ないと、帯域幅が制限される。結果として、このようなコンピューティングシステムでは、ファブリックの境界においてデータ転送効率が低下することが多い。

上記に鑑みて、コンピューティングシステムにおいて効率的なデータ転送を実行する効率的な方法及びシステムが望まれている。

添付図面と併せて以下の説明を参照することによって、本明細書で説明する方法及びメカニズムの利点をより良好に理解することができる。

コンピューティングシステムの一実施形態のブロック図である。 パケット送信機の一実施形態のブロック図である。 要求キューの一実施形態のブロック図である。 パケット送信機の一実施形態のブロック図である。 コンピューティングシステムにおいて効率的なデータ転送を実行する方法の別の実施形態のフローチャートである。 コンピューティングシステムにおいて効率的なデータ転送を実行する方法の別の実施形態のフローチャートである。 コンピューティングシステムにおいて効率的なデータ転送を実行する方法の別の実施形態のフローチャートである。 コンピューティングシステムにおいて効率的なデータ転送を実行する方法の別の実施形態のフローチャートである。 パケット受信機の一実施形態のブロック図である。 コンピューティングシステムにおいて効率的なデータ転送を実行する方法の別の実施形態のフローチャートである。

本発明は、様々な修正及び代替形態を受け入れることができるが、特定の実施形態が、図面において例として示され、本明細書で詳細に説明される。しかしながら、図面及びその詳細な説明は、本発明を、開示された特定の形態に限定することを意図しておらず、むしろ、本発明は、添付の特許請求の範囲によって定義されるように、本発明の範囲に含まれる全ての修正物、均等物及び代替物をカバーすることを意図している。

以下の説明では、本明細書で提示される方法及びメカニズムの十分な理解を提供するために、多数の具体的な詳細が示されている。しかしながら、当業者は、様々な実施形態がこれらの具体的な詳細無しに実施され得ることを認識すべきである。いくつかの例では、周知の構造、構成要素、信号、コンピュータプログラム命令及び技術は、本明細書で説明されるアプローチを曖昧にするのを回避するために、詳細に示されていない。説明を簡単且つ明確にするために、図面に示される要素は、必ずしも縮尺通りに描かれていないことが理解されよう。例えば、いくつかの要素の寸法は、他の要素に対して誇張されてもよい。

コンピューティングシステムにおいて効率的なデータ転送を実行する様々なシステム、装置、方法及びコンピュータ可読記憶媒体が開示される。コンピューティングシステム内の１つ以上のクライアントは、アプリケーションを処理する。このようなクライアントの例は、汎用中央処理装置（ＣＰＵ）、グラフィックス処理ユニット（ＧＰＵ）、アクセラレーテッド処理ユニット（ＡＰＵ）、及び、入力／出力（Ｉ／Ｏ）デバイス等を含む。コンピューティングシステムは、電力コントローラと、クライアント間でデータを転送するための複数のリンクインタフェースと、を少なくとも含む。また、１つ以上のクライアントの各々と、クライアント間の通信ファブリックとは、パケット送信機及びパケット受信機を有するファブリックインタフェースを含む。様々な実施形態では、パケット送信機は、異なるパケットタイプの要求を記憶するための複数の要求キューを含む。パケット送信機における複数の要求キューの各々は、各々のパケットタイプの要求を記憶する。パケットタイプの例は、要求タイプ、応答タイプ、プローブタイプ、制御タイプ、トークンタイプ又はクレジットタイプ等を含む。様々な実施形態では、パケット送信機は、書き込み要求を、書き込みコマンド及び書き込みデータに分割する。パケット送信機は、書き込みコマンドをコマンド又は制御パケットに挿入し、書き込みデータを、書き込みコマンドに対応する別の書き込みデータパケットに挿入する。同様に、パケット送信機は、読み出し応答を、読み出しメッセージ及び読み出し応答データに分割する。パケット送信機は、読み出しメッセージをコマンド又は制御パケットに挿入し、読み出し応答データを別のデータパケットに挿入する。応答データを含まない読み出し要求について、パケット送信機は、分割するステップを実行しない。むしろ、パケット送信機は、読み出し要求を読み出しコマンドとしてコマンド又は制御パケットに挿入する。

いくつかのケースでは、複数の要求キューのうち２つ以上は、異なるサイズのパケットをパケット送信機に記憶する。また、パケット送信機及びパケット受信機は、１つ以上の要求キューに対応する１つ以上のアドレス履歴キャッシュを含む。アドレス履歴キャッシュは、要求アドレスの少なくとも一部を記憶する。異なる物理デバイスからの要求のストリームがアドレスローカリティ（address locality）を有することができるので、アドレス履歴キャッシュは、リンクの両側のアドレスの上位部分を記憶する。アドレスローカリティは、「空間ローカリティ」とも呼ばれ、互いに比較的近い複数のメモリアクセス要求を指す。例えば、いくつかのケースでは、要求アドレスが連続する場合がある（例えば、連続するメモリアクセス要求の各々は、直前にアクセスされたキャッシュラインに隣接するキャッシュライン、バイト等にアクセスする）。他の例では、アクセスパターンは、要求アドレスが各メモリアクセス要求間で固定数だけインクリメントされるように、特定の一定のオフセットを有する。さらに他の例では、各要求アドレスは、直前の要求アドレスと比較して増加するオフセットを有する。

パケット送信機は、特定のアドレスをローカルアドレス履歴キャッシュにいつ記憶するかを決定する。また、パケット送信機は、パケット受信機が特定のアドレスの少なくとも一部を記憶する記憶位置を識別する指標（又は、「識別子」）を、関連する要求パケットに記憶する。いくつかの実施形態では、特定のアドレスと同じアドレス範囲内の後続の要求に対して、パケット送信機は、これらの後続の要求に対応するアドレスの少なくとも一部を有しないパケットを送信する。パケット送信機は、アドレスの省略された部分を含むのではなく、記憶位置の識別子を送信する。アドレスの一部をパケットに含めないことで、パケット内のデータ量を低減させる。したがって、パケットは、要求アドレス全体を記憶するパケットと比較して、サイズが圧縮される。いくつかの実施形態では、パケット送信機及びパケット受信機の各々は、各々のアドレス履歴キャッシュに対して同じ記憶位置の識別情報を使用する。パケット受信機は、受信した記憶位置の識別情報を使用して要求アドレス全体を決定し、要求アドレスを使用して、受信した要求を処理する。

また、パケット送信機は、複数の要求キューの各々から候補パケットを選択するための複数のキューアービタを含む。さらに、パケット送信機は、リンクパケットを記憶するためのバッファを含む。リンクパケットは、複数の候補パケットを記憶するためのデータ記憶空間を含む。候補パケットが、要求アドレス全体を使用する代わりにアドレス履歴キャッシュ内の記憶位置の識別情報を使用することによって圧縮されたパケットである場合、リンクパケットは、より多くの候補パケットを記憶することが可能である。したがって、より多くの候補パケットを一度に伝送することができ、リンクの使用がより効率的になる。

上述したキューアービタの各々は、対応する要求キューから要求を選択し、パッキングアービタは、１つ以上の属性に基づいて、候補パケットを選択してリンクバッファに挿入する。このような属性の例は、エイジ（age）、パケットタイプの優先度レベル、サービス品質パラメータ、送信元識別子、アプリケーション識別子又はタイプ（例えば、リアルタイムアプリケーション等）、トラフィックタイプの指標（例えば、リアルタイムトラフィック等）、帯域幅要件またはレイテンシ許容要件、及び、仮想チャネル識別子等を含む。いくつかのケースでは、キューアービタは、要求キューからアウトオブオーダ発行のための要求を選択する。

様々な実施形態では、調停ロジックは、アウトオブオーダのエントリを割り当て解除するか無効にする場合に、要求キューのエントリに記憶されたフィールドを更新する。一実施例では、調停ロジックは、特定の要求キュー内の古い第１の要求の前に、新しい第２の要求を選択する。古い第１の要求のための要求キューエントリは、アドレスの一部を受信機に記憶するための指標を記憶する。新しい第２の要求は、第１の要求によって受信機に記憶されるアドレスの少なくとも一部に依存する。アウトオブオーダ発行の間に第２の要求が第１の要求をバイパスし、アドレスの少なくとも一部が受信機において利用可能でない場合に、データ破損が発生する。様々な実施形態では、調停ロジックは、このケースがいつ発生するかを決定し、新しい第２の要求を圧縮フォーマットから非圧縮フォーマットに変更する。圧縮フォーマットは、アドレス履歴キャッシュ内の記憶位置の識別情報を記憶し、アドレス履歴キャッシュは、アドレスの一部を記憶するのに対し、非圧縮フォーマットは、アドレスの一部を記憶する。したがって、調停ロジックは、データ破損を回避するために、発行の間にアウトオブオーダ競合がいつ存在するかを検出し、発信パケット（outbound packets）を調整する。

図１を参照すると、コンピューティングシステム１００の一実施形態の一般化されたブロック図が示されている。図示するように、コンピューティングシステム１００は、クライアント１１０と、メモリコントローラ１３０と、電力コントローラ１７０と、リンクインタフェース１８０と、の各々の間の通信ファブリック１２０を含む。いくつかの実施形態では、コンピューティングシステム１００の構成要素は、システムオンチップ（ＳＯＣ）等の集積回路（ＩＣ）上の個々のダイである。他の実施形態では、構成要素は、システムインパッケージ（ＳｉＰ）又はマルチチップモジュール（ＭＣＭ）内の個々のダイである。図示するように、クライアント１１０は、中央処理装置（ＣＰＵ）１１２と、グラフィックス処理ユニット（ＧＰＵ）１１４と、ハブ１１６と、マルチメディアエンジン１１８と、を含む。ＣＰＵ１１２、ＧＰＵ１１４及びマルチメディアエンジン１１８は、アプリケーションを処理することが可能なコンピューティングリソースの例である。図示していないが、他の実施形態では、他のタイプのコンピューティングリソースがクライアント１１０に含まれる。

一般的に、ＣＰＵ１１２は、所定の命令セットアーキテクチャ（ＩＳＡ）に従って命令を実行する１つ以上のプロセッサコアを含む。１つ以上のプロセッサコアは、命令を処理するためのスーパースカラ及びマルチスレッドマイクロアーキテクチャを使用する。ＧＰＵ１１４は、複数の並列実行レーンを含む並列データマイクロアーキテクチャ（例えば、単一命令複数データ、すなわち、「ＳＩＭＤ」）を使用する。マルチメディアエンジン１１８は、マルチメディアアプリケーションの音声データ及びビデオデータを処理するプロセッサを含む。ハブ１１６は、マルチメディアエンジン１１８と、ビデオポート及び音声ポート等の外部構成要素と、の間の通信のためのインタフェースロジックを含む。また、ハブ１１６は、マルチメディアエンジン１１８と、コンピューティングシステム１００内の複数のローカルコンピューティングリソースと、の間の通信のためのインタフェースロジックを含む。

電力コントローラ１７０は、所定のサンプル間隔の間に所定のサンプリングされた信号等のデータをクライアント１１０から収集する。ダイ上の電流センサ及び温度センサ（図示省略）は、情報を電力コントローラ１７０に送信する。電力コントローラ１７０は、クライアント１１０及びメモリコントローラ１３０内のコンピューティングリソースの少なくとも１つ以上について、各々の電力性能状態（Ｐ状態）を選択する。Ｐ状態は、動作電圧及び動作クロック周波数を少なくとも含む。

単一のメモリコントローラ１３０が示されているが、他の実施形態では、コンピューティングシステム１００は、別の数のメモリコントローラを使用する。メモリコントローラ１３０は、ファブリック１２０を介してクライアント１１０からメモリ要求を受信し、メモリ要求をスケジュールし、スケジュールされたメモリ要求を、システムメモリ及びメインメモリのうち１つ以上に送信する。また、メモリコントローラ１３０は、システムメモリ及びメインメモリから応答を受信し、応答を、クライアント１１０内の当該要求に対応する送信元に送信する。メインメモリは、Ｉ／Ｏコントローラ、バス１６０及びメモリバス１５０を介して、システムメモリをデータで満たす。メインメモリは、元のメモリ要求を完了するために、要求されたブロックを有するキャッシュ埋め込みラインを、クライアント１１０内のキャッシュメモリサブシステムのうち対応する１つに送信する。クライアント１１０内のキャッシュメモリサブシステムのうち対応する１つは、キャッシュ埋め込みラインを、キャッシュの１つ以上のレベルに配置する。

コンピューティングシステム１００のアドレス空間は、少なくともＣＰＵ１１２、ＧＰＵ１１４、マルチメディアエンジン１１８、１つ以上の他の構成要素（例えば、入力／出力（Ｉ／Ｏ）周辺デバイス（図示省略）等）、及び、他のタイプのコンピューティングリソースの間で分割される。メモリマップは、何れのアドレスが何れの構成要素にマッピングされ、したがって、特定のアドレスに対するメモリ要求が、ＣＰＵ１１２、ＧＰＵ１１４、及びマルチメディアエンジン１１８の何れにルーティングされるかを決定するために維持される。システムメモリは、様々なダイナミックランダムアクセスメモリ（ＤＲＡＭ）の１つであり、メモリコントローラ１３０は、対応するプロトコルをサポートする。プロトコルは、例えば、クロックサイクル毎のデータ転送の回数、信号電圧レベル、信号タイミング、信号及びクロックフェーズ、クロック周波数等のように、情報転送に使用される値を決定する。メインメモリは、様々なタイプのデータ不揮発性ランダムアクセス二次記憶装置の何れかである。メインメモリの例は、ハードディスクドライブ（ＨＤＤ）及びソリッドステートディスク（ＳＳＤ）である。

通信ファブリック１２０（又は、ファブリック１２０）は、クライアント１１０とメモリコントローラ１３０との間でトラフィックを転送し、各通信プロトコルをサポートするためのインタフェースを含む。「トラフィック」は、コマンド、メッセージ、プローブ、割り込み、並びに、コマンド及びメッセージに対応するデータ等のデータを含む。ファブリック１２０は、要求及び応答を記憶するためのキューを含む。また、ファブリック１２０は、内部ネットワークを介して要求を送信する前に、受信した要求間を調停する選択ロジックを含む。ファブリック１２０内の追加のロジックは、パケットを構築及び復号し、パケットの経路を選択する。

ファブリックトランスポートインタフェース（ＦＴＩ）１８０は、リンク上でトラフィックを転送することによって、コンピューティングシステム１００と、他のコンピューティングシステム又は処理ノードと、の間の通信をサポートする。リンクを介して送信されるトラフィックは、１つ以上の処理ノードの動作状態の指標、パワーダウン要求、要求に対する応答、割り込み、及び、他の情報を含む。図示するように、クライアント１１０は、ＣＰＵ１１２に対するＦＴＩ１１３と、ＧＰＵ１１４に対するＦＴＩ１１５と、ハブ１１６に対するＦＴＩ１１７と、を含む。また、メモリコントローラ１３０は、ＦＴＩ１３２を含むのに対し、電力コントローラ１７０は、ＦＴＩ１７２を含む。ファブリックトランスポートインタフェース１１３，１１５，１１７，１３２，１７２，１８０の各々は、パケット送信機及びパケット受信機を含む。ファブリック１２０は、説明を容易にするために示されていない複数のファブリックトランスポートインタフェースを含む。いくつかの実施形態では、ファブリックトランスポートインタフェースに接続された各リンクは、ポイントツーポイント通信チャネルである。他の実施形態では、ファブリックトランスポートインタフェースに接続された１つ以上のリンクは、エンドツーエンド通信チャネルである。

ファブリックトランスポートインタフェースは、通信用の制御ロジック及びバッファ又はキューを含む。物理レベルにおいて、リンクは、１つ以上のレーンを含む。ファブリックトランスポートインタフェース及び対応するリンクは、ＰＣＩｅ（Peripheral Component Interconnect Express）、ＩｎｆｉｎｉＢａｎｄ、ＲａｐｉｄＩＯ、ＨｙｐｅｒＴｒａｎｓｐｏｒｔ、ＡＸＩ（Advanced eXtensible Interface）等の通信プロトコル接続を含む。ファブリックトランスポートインタフェース１１３，１１５，１１７，１３２，１７２，１８０の各々は、各々のタイプの要求を記憶するための複数の要求キューを含む。また、ファブリックトランスポートインタフェース１１３，１１５，１１７，１３２，１７２，１８０の各々は、１つ以上の要求キューに対応する１つ以上のアドレス履歴キャッシュを含む。アドレス履歴キャッシュは、要求アドレスの少なくとも一部を記憶する。異なる物理デバイスからの要求のストリームがアドレスローカリティを有するので、アドレス履歴キャッシュは、要求アドレスの上位部分をリンクの両側に記憶する。

ファブリックトランスポートインタフェース１１３，１１５，１１７，１３２，１７２，１８０の各々は、様々な目的のための制御ロジックを含む。例えば、要求を受信し、要求キューにエントリを割り当てる場合、制御ロジックは、アドレス履歴キャッシュにアクセスして、アドレス履歴キャッシュが要求アドレスの一部を既に記憶しているかどうかを判別する。要求キューへのエントリの割り当て中に、制御ロジックは、キューエントリ内のフィールドを更新して、発信パケットがアドレス履歴キャッシュ内の記憶位置の識別情報を使用するかどうか、又は、要求アドレスを使用するかどうかを示す。また、制御ロジックは、複数の要求キューの各々から要求を選択するための複数のキューアービタを含む。キューアービタは、アウトオブオーダ発行のために、要求キューから要求を選択する。キューアービタは、データ破損を回避するために、アウトオブオーダ競合がいつ存在するかを決定し、発信パケット及びキューエントリに記憶されたフィールドの両方を調整する。

一例では、キューアービタは、発行のために新しい第２の要求を選択することによって、要求キュー内の古い第１の要求をバイパスする。第１の要求に対するキューエントリは、要求アドレスの一部を受信機に記憶する指標を記憶する。したがって、この要求アドレスの一部は、受信機に未だ記憶されていない。第２の要求に対するキューエントリは、要求アドレスの一部を受信機のリモートアドレス履歴キャッシュから取得する指標を記憶する。この第２の要求に対するキューエントリは、記憶位置の識別情報を受信機のリモートアドレス履歴キャッシュに記憶する。キューアービタは、このケースがいつ発生するかを決定し、新しい第２の要求を、記憶位置の識別情報を使用する圧縮フォーマットから、要求アドレスの一部を使用する非圧縮フォーマットに変更する。第２の要求を、予測される圧縮フォーマットから非圧縮フォーマットに変更することによって、送信機のキューアービタは、受信機におけるデータ破損を回避する。

コンピューティングシステム１００内のファブリックトランスポートインタフェース１１３，１１５，１１７，１３２，１７２，１８０のうち１つ以上は、複数の候補パケットを記憶するためのデータ記憶空間を含むリンクパケットを記憶するためのバッファを含む。いくつかの実施形態では、複数の要求キューのうち２つ以上は、異なるサイズの候補パケットを記憶する。ファブリックトランスポートインタフェースにおけるパッキングアービタは、複数の要求キューから適格な候補パケットを選択し、これらの候補パケットをリンクパケットに挿入する。候補パケットが、記憶位置の識別情報を受信機のリモートアドレス履歴キャッシュに記憶する圧縮パケットである場合、パッキングアービタは、より多くの候補パケットをリンクパケットに挿入することが可能である。また、パッキングアービタは、リンクパケットが、所定の候補パケットについて所定の境界上で調整された残りの利用可能なデータ記憶空間を有しているかどうかを判別する。ファブリックトランスポートインタフェースにおけるパケット受信機は、パケット送信機によって送信されたリンクパケットを受信するための受信キューを含む。

図２を参照すると、パケット送信機２００の一実施形態の一般的なブロック図が示されている。パケット送信機２００は、要求キュー２３０及び対応するアドレス履歴キャッシュ２２０を含む。パケット送信機２００は、単一の要求キュー及び単一の対応するアドレス履歴キャッシュを含むが、他の実施形態では、パケット送信機２００は、別の数のこれらの構成要素を使用する。パケット送信機２００は、オンチップネットワーク又はファブリックから要求２１０を受信し、発信オフチップリンクに送信する。要求２１０は、送信元識別子（ＩＤ）及びアドレス２１６を少なくとも含む。図示するように、送信元識別子は、プロセッサ識別子（ＰＩＤ）２１２及びスレッド識別子（ＴＩＤ）２１４を含む。他の実施形態では、送信元識別子は、プロセスＩＤ及びアプリケーションＩＤのうち１つ以上をさらに含む。要求２１０内の他の情報（図示省略）は、要求２１０が読み出し動作又は書き込み動作であることを示すための要求タイプを含む。

説明を容易にするために示されていない制御ロジックは、送信元識別子を用いてアドレス履歴キャッシュ２２０にインデックス付けする。いくつかの設計では、アドレス履歴キャッシュ２２０は、直接マッピングされたキャッシュである。他の設計では、アドレス履歴キャッシュ２２０は、任意のセットアソシアティビティを有する。送信元識別子がインデックスとして使用される場合、送信元識別子は、アドレス履歴キャッシュ２２０内の特定のセットを識別する。制御ロジックは、アドレス２１６の一部をタグとして使用して、識別されたセット内の何れかのウェイがキャッシュヒットを生じさせるかどうかを決定する。異なる物理デバイスからの要求のストリームがアドレスローカリティを有するので、アドレス履歴キャッシュ２２０は、要求に関するアドレス２１６の一部を記憶する。一例では、アドレス履歴キャッシュ２２０は、アドレス２１６の上位部分を記憶する。したがって、本明細書で使用されるように、アドレス履歴キャッシュ２２０の「ウェイ」は、「ストリーム」とも呼ばれる。アドレス履歴キャッシュ２２０のルックアップによってキャッシュヒットが生じる場合、アドレス履歴キャッシュ２２０の制御ロジックは、ヒットを生じさせた特定のウェイのウェイ識別子（ＩＤ）を、要求キュー２３０の制御ロジックに送信する。図示した実施形態では、アドレス履歴キャッシュ２２０から要求キュー２３０に送信されるキュー更新２２２は、少なくともウェイＩＤを含む。

アドレス履歴キャッシュ２２０のルックアップがキャッシュミスを生じさせる場合、アドレス履歴キャッシュ２２０の制御ロジックは、セット内の特定のウェイを選択する。いくつかのケースでは、制御ロジックは、ＬＲＵ（Least Recently Used）スキームを使用して、セット内の特定のウェイを選択する。他のケースでは、制御ロジックは、セット内の特定のウェイを選択するために、様々な他のスキームのうち何れかを使用する。その後、制御ロジックは、アドレス履歴キャッシュ２２０の選択されたセット内の特定のウェイにおけるアドレス２１６の少なくとも一部（例えば、上位部分等）を記憶する。図示するように、アドレス履歴キャッシュ２２０から要求キュー２３０に送信されるキュー更新２２２は、少なくともキャッシュヒット／ミス結果の指標を含む。図示するように、キュー更新２２２は、アドレス２１６の少なくとも一部を現在記憶するウェイＩＤを含む。

要求キュー２３０は、情報を記憶するための複数のエントリ２３２ａ～２３２ｇを含む。様々な実施形態では、エントリ２３２ａ～２３２ｇの各々は、少なくともフィールド２４０～２５４を記憶する。フィールド２４０，２４２は、プロセッサＩＤ及びスレッドＩＤ等の送信元識別子情報を記憶する。他の実施形態では、送信元識別子は、プロセスＩＤ及びアプリケーションＩＤ等の他の情報をさらに含む。図示するように、フィールド２４４は、仮想チャネルＩＤを記憶する。複数の異なる物理デバイスからの要求ストリームは、同じ物理リンク上の仮想チャネル（ＶＣ）を介して流れる。調停ロジックは、発行要求を選択する場合に、エントリ２３２ａ～２３２ｇ内の仮想チャネルの優先度レベル及び記憶された仮想チャネルＩＤを少なくとも使用する。

フィールド２４６は、アドレス２１６の少なくとも一部を記憶する。フィールド２４８は、キャッシュロード（cache load）の指標を記憶する。例えば、アドレス履歴キャッシュ２２０へのルックアップがキャッシュミスをもたらし、受信したアドレス２１６の少なくとも一部がアドレス履歴キャッシュ２２０に記憶又はロードされている場合、フィールド２４８は、アサートされた値を記憶する。一例では、アサートされた値はバイナリ「１」であり、受信した要求２１０に対してキャッシュロードが発生したことを示す。別の例では、アサートされた値を示すためにバイナリ「０」が使用される。フィールド２５０は、アドレス履歴キャッシュ２２０の以前の検索が、受信した要求２１０に対応するアドレスを発見したことを示す指標を記憶する。言い換えると、キャッシュヒットフィールド２５０は、受信した要求２１０に対するアドレス履歴キャッシュ２２０の以前のルックアップの間にキャッシュヒットが発生したかどうかの指標を記憶する。アドレス履歴キャッシュ２２０へのルックアップがキャッシュヒットをもたらした場合、フィールド２５０は、アサートされた値を記憶する。

フィールド２５２は、受信したアドレス２１６の少なくとも一部を現在記憶している、選択されたセット内のアドレス履歴キャッシュ２２０内のウェイの指標を記憶する。キャッシュヒットが発生した場合、フィールド２５２によって識別された特定のウェイは、受信したアドレス２１６の少なくとも一部を既に記憶している。しかしながら、キャッシュミスが発生した場合、置換スキームは、フィールド２５２によって識別された特定のウェイを選択しており、この特定のウェイは、キャッシュミスの後にロードされた受信したアドレス２１６の少なくとも一部を有している。図示していないが、エントリ２３２ａ～２３２ｇに含まれる他のフィールドは、割り当てられたエントリの情報をエントリが記憶しているかどうかを示す状態フィールドを含む。このような指標は、有効ビットを含む。別のフィールドは、要求タイプの指標を記憶する。いくつかの実施形態では、追加のフィールドは、エントリ位置がエイジを示さない場合、エイジを記憶する。

いくつかの実施形態では、キューアービタ２６０が、アサートされた値をフィールド２５０に記憶するエントリを選択すると、パケット送信機２００は、圧縮パケットとしてＦＴＩ候補パケット２７０を送信する。例えば、パケット送信機２００は、要求アドレス全体の代わりに、発信圧縮パケット内の送信元識別子及びウェイＩＤを送信する。受信機において、制御ロジックは、受信機のアドレス履歴キャッシュにアクセスするために、フィールド２４０～２４２及びフィールド２５２等のように、送信元識別子及びウェイＩＤを使用する。パケット送信機２００内のローカルアドレス履歴キャッシュ２２０と同様に、受信機のリモートアドレス履歴キャッシュは、要求アドレスの少なくとも一部を記憶する。したがって、パケット送信機２００は、リンクを介して発信圧縮パケットを送信する場合に、要求アドレスの少なくとも一部を、リンクを介して受信機に転送しない。

いくつかの実施形態では、制御ロジックは、インオーダ方式で要求キュー２３０にエントリ２３２ａ～２３２ｇを割り当てるので、エントリ２３２ａ～２３２ｇのエントリ位置は、エイジを示す。制御ロジックが、アウトオブオーダ方式で要求キュー２３０にエントリ２３２ａ～２３２ｇを割り当てる場合、エントリ２３２ａ～２３２ｇは、追加のエイジフィールドを記憶する。様々な実施形態では、制御ロジックは、アウトオブオーダ方式で、要求キュー２３０内のエントリ２３２ａ～２３２ｇを割り当て解除する。既に説明したように、複数の異なる物理デバイスからの要求ストリームは、同じ物理リンク上の仮想チャネル（ＶＣ）を通じて流れる。クライアントは、パケット送信機２００が要求を受信した順序とは異なる順序で、発信リンクを介して異なるＶＣから要求を送信することがある。例えば、キューアービタ２６０は、１つ以上の属性に基づいて、ＦＴＩ候補パケット２７０を生成するために使用するエントリ２３２ａ～２３２ｇのうち１つを選択する。１つ以上の属性の例は、要求タイプの優先度レベル、サービス品質パラメータ、送信元識別子、リアルタイムアプリケーション等のアプリケーション識別子又はタイプ、リアルタイムトラフィック等のトラフィックタイプの指標、帯域幅要件又はレイテンシ許容要件、及び、仮想チャネル識別子等である。異なる順序によって、システムレベルのデッドロックを回避する。

フィールド２５４は、キャッシュロードマッチ（cache load match）の指標を記憶する。第２の要求に対するキャッシュロードマッチは、キャッシュロードフィールド２４８に対したアサートされた値を記憶する、同一の送信元からの要求キュー２３０内の、第２の要求より古い第１の要求を示す。したがって、この古い第１の要求は、受信機のリモートアドレス履歴キャッシュにロードされたアドレスの少なくとも一部を有しているはずである。言い換えると、キャッシュロードマッチフィールド２５４は、新しい第２の要求に対応するアドレスを受信機に記憶することになる、第１の要求に対する有効な第２のエントリを要求キュー２３０が有するかどうかを指定する。第１の要求及び第２の要求の各々は、同じ送信元からのものである。言い換えると、第１の要求及び第２の要求の各々に対する要求キュー２３０内のエントリは、同じ値をフィールド２４０，２４２，２５２に記憶する。制御ロジックが、第１の要求が、要求キュー２３０に記憶された第２の要求よりも古い要求のうち最も新しい要求であり、アドレスが受信機に記憶されることを指定する指標を有すると判別した場合、キャッシュロードマッチフィールド２５４は、アサートされた値を記憶する。したがって、古い第１の要求が、要求アドレスの少なくとも一部を受信機に記憶しているはずなので、第２の要求は、古い第１の要求に依存する。要求アドレスの少なくとも一部が受信機に記憶されていると場合、制御ロジックは、新しい第２の要求を圧縮パケットとして送信する。

キューアービタ２６０又は他の制御ロジックは、キューアービタ２６０がアウトオブオーダでエントリを割り当て解除するように、要求キュー２３０のエントリ２３２ａ～２３２ｇに記憶されたフィールド２４０～２５４のうち１つ以上を更新する。一例では、キューアービタ２６０は、要求キュー２３０内の古い第１の要求をバイパスして、割り当て解除のための新しい第２の要求を選択する。古い第１の要求を記憶する要求キュー２３０内のエントリは、アドレスの一部を受信機に記憶する指標を含む。新しい第２の要求は、受信機に既に記憶されているアドレスの一部に依存する。キューアービタ２６０は、このケースがいつ発生するかを決定し、新しい第２の要求を、圧縮フォーマットから非圧縮フォーマットに変更する。圧縮フォーマットは、少なくともフィールド２４０，２４２，２５２に記憶された値等のような記憶位置の識別情報を記憶する。非圧縮フォーマットは、フィールド２４６に記憶された値等のようなアドレスの一部を記憶する。要求キュー２３０からのアウトオブオーダ発行によって生じる上記のケースを検出することによって、キューアービタ２６０は、データ破損が受信機において発生することを回避する。

図３を参照すると、要求キュー３００の一実施形態の一般化されたブロック図が示されている。上述した回路及びロジックには、同一の符号が付されている。図示するように、要求キュー３００は、キュー３１０及び制御ロジック３２０を含む。要求キュー３１０は、少なくともフィールド２４０～２５４を有するエントリ内に情報を記憶する。キュー３１０のエントリは、状態フィールド等のように、図示されていない他のフィールドを記憶する。状態フィールドは、エントリが割り当てられるかどうかの指標を記憶する。このような指標は、一例では、有効ビットを含む。別のフィールドは、要求タイプの指標を記憶する。いくつかの実施形態では、要求キュー３００は、テーブル３３０を含み、テーブル３３０は、特定のエントリに依存する、アサートされた値を記憶するキャッシュロードフィールド２４８を有する特定のエントリと、アサートされた値を記憶するキャッシュヒットフィールド２５０を有するキュー３１０内の対応する数の割り当てられたエントリと、を追跡する。例えば、テーブル３３０内の第１のエントリは、エントリ８の指標を記憶する。キュー３１０のエントリ８は、キャッシュロードフィールド２４８にアサートされた値を記憶する。また、テーブル３３０の第１のエントリは、エントリ８に対応するアサートされたキャッシュヒットフィールド２５０を有するキュー３１０内の割り当てられたエントリ数について１のカウントを記憶する。ここで、１のカウントは、エントリ７を指す。

制御ロジック３２０が、エイジを示すためにエントリ位置を使用しない場合、キュー３１０のエントリ内の追加のフィールド（図示省略）は、エイジを記憶する。図示するように、制御ロジック３２０は、エイジによってインオーダ方式でキュー３１０を割り当て、新しい要求をキュー３１０の上部に記憶するのに対し、制御ロジック３２０は、古い要求をキュー３１０の下部に記憶する。他の実施形態では、制御ロジック３２０は、要求をキュー３１０に記憶するために逆エイジオーダを使用する。キュー３１０のエントリ７～８，１５，２０，３２，４３～４４の各々は、ＩＤ２を有するプロセッサ、ＩＤ６を有するスレッド、ＩＤ３を有するウェイ等の同じ送信元からの情報を記憶する。エントリ４４に記憶された要求は、このグループの最も古い要求であるのに対し、エントリ７に記憶された要求は、このグループの最も新しい要求である。

エントリ８，３２，４４に割り当てられた要求は、アサートされた値をキャッシュロードフィールド２４８に記憶する。上述したように、いくつかのケースでは、バイナリ「１」は、アサートされた値を示す。したがって、エントリ８，３２，４４に対応する要求は、送信機のローカルアドレス履歴キャッシュのルックアップの間にキャッシュミスを生じさせており、これらの各々のアドレス又はアドレスの一部は、送信機のローカルアドレス履歴キャッシュにロードされている。エントリ４４に割り当てられた要求は、キャッシュミスによって、送信機のローカルアドレス履歴キャッシュにロードされた要求アドレス０ｘ６７０を有する。ここで、指標「０ｘ」は、１６進数値フォーマットを示す。エントリ３２に割り当てられた要求は、キャッシュミスによって、送信機のローカルアドレス履歴キャッシュにロードされた要求アドレス０ｘ１００を有する。エントリ８に割り当てられた要求は、キャッシュミスによって、送信機のローカルアドレス履歴キャッシュにロードされた要求アドレス０ｘ３３０を有する。

エントリ７，１５，２０，４３に割り当てられた要求の各々は、アサートされた値をキャッシュヒットフィールド２５０に記憶する。したがって、対応する要求は、送信機のローカルアドレス履歴キャッシュのルックアップの間にキャッシュヒットを生じさせている。外部発行ロジックが、各々のアドレス又はアドレスの一部を、対応するパケットに挿入しない場合、これらのパケットは、圧縮パケットであり、リンクの効率性を改善する。圧縮パケットについて、受信機は、受信機のリモートアドレス履歴キャッシュにアクセスして、以前に受信機に記憶された要求アドレスを取得するために、フィールド２４０～２４２，２５２を使用する。

図示するように、エントリ４４に割り当てられた要求のみが、クリアされた（ネゲートされた）値をフィールド２５４（キャッシュロードマッチフィールド）に記憶する。上述したように、第２の要求に対するキャッシュロードマッチは、同じ送信元からのキュー３１０内の古い第１の要求が、キャッシュロードフィールド２４８に対してアサートされた値を記憶することを示す。したがって、制御ロジック３２０がこの古い第１の要求を受信機に送信した直後に、この古い第１の要求は、送信機のローカルアドレス履歴キャッシュ及び受信機のリモートアドレス履歴キャッシュの各々にロードされたアドレスの少なくとも一部を有しているはずである。図示した例では、エントリ４４に割り当てられた要求のみが、少なくとも送信機のローカルアドレス履歴キャッシュに記憶された要求アドレスを有する同じ送信元からの古い要求を有しない。

上述したように、いくつかの実施形態では、制御ロジック３２０は、アウトオブオーダ方式で、キュー３１０内のエントリを割り当て解除する。いくつかのケースでは、制御ロジック３２０は、アウトオブオーダ方式での割り当て解除のためにキュー３１０内のエントリを選択するが、実際の割り当て解除は、後の時点で行われる。調停ロジックは、いくつかの設計では制御ロジック３２０に含まれるが、他の設計では、制御ロジック３２０とは別に配置される。キュー３１０の下では、要求を発行する場合にキュー３１０内のエントリを割り当て解除する（無効にする）４つのケースが示されている。

ケース１：エントリ２０がエントリ３２より前の発行対象として選択される場合

ケース１の場合、制御ロジック３２０は、エントリ３２に割り当てられた古い要求よりも先に、割り当て解除のためにエントリ２０に割り当てられた新しい要求を選択する。このようなケースでは、制御ロジック３２０は、エントリ２０に割り当てられた新しい要求の結果として生じるパケットを、予測される圧縮パケットではなく、非圧縮パケットとして送信する。受信機が、エントリ３２に割り当てられた古い要求からの要求アドレスを未だ有していないので、制御ロジック３２０は、非圧縮パケット内のアドレスフィールド２４６内の要求アドレス（例えば、０ｘ１００）を送信する。

図示した実施形態では、キャッシュロードマッチフィールド２５４内のアサートされた値は、制御ロジック３２０が、エントリ２０に割り当てられた、選択された新しい要求を、予測される圧縮パケットから非圧縮パケットに変換すべきであることを示す。エントリ２０，３２に割り当てられた要求の場合と同様に、エントリ１５，３２に割り当てられた要求は、制御ロジック３２０がエントリ３２より前に発行するエントリ１５を選択する場合等、これらに対してケース１を発生させる。同様に、ケース１は、制御ロジック３２０がエントリ８より前に発行するエントリ７を選択する場合等、エントリ７～８に割り当てられた要求に対しても発生する。同様に、ケース１は、制御ロジック３２０がエントリ４４より前に発行するエントリ４３を選択する場合等、エントリ７～８，４３～４４に割り当てられた要求に対しても発生する。他のケースでは、制御ロジック３２０は、エントリ３２に割り当てられた古い要求の後の、エントリ２０に割り当てられた新しい要求を選択する。それらのケースでは、フィールド２５４内の消去された値又は無効にされた値は、エントリ２０に割り当てられた、選択された新しい要求が、予測される圧縮パケットとして残ることを示す。

ケース２：エントリ１５，２０，３２，４３～４４よりも前に発行するためのエントリ８の選択

ケース２では、制御ロジック３２０は、エントリ１５，２０，３２，４３～４４に割り当てられた古い要求のうち１つ以上に先立って、エントリ８に割り当てられた新しい要求を、割り当て解除のために選択する。このようなケースでは、制御ロジック３２０は、エントリ８に割り当てられた新しい要求に対して生成されたパケットを、予測される非圧縮パケットとして送信する。上述したように、エントリ８に割り当てられた要求は、アサートされた値をキャッシュロードフィールド２４８に記憶する。したがって、要求は、送信機におけるローカルアドレス履歴キャッシュのルックアップの間にキャッシュミスを生成し、そのアドレス又はアドレスの一部が、ローカルアドレス履歴キャッシュにロードされている。制御ロジック３２０は、エントリ８に割り当てられた、選択された要求に対して予測される非圧縮パケットを生成するが、制御ロジック３２０は、エントリ１５，２０，３２，４３～４４に割り当てられた、未だ割り当てられている１つ以上の古い要求に対する更新を実行する。制御ロジック３２０は、アウトオブオーダ発行と、エントリ１５，２０に割り当てられた要求によって使用されるアドレス０ｘ１００、及び、エントリ４３に割り当てられた要求によって使用されるアドレス０ｘ６７０の記憶の代わりに、受信機へのアドレス０ｘ３３０の記憶と、によって、これらの古い要求に対して生成されたパケットを圧縮パケットとして送信することができない。したがって、更新を実行するために、制御ロジック３２０は、エントリ８に割り当てられた要求と同じ送信元からの全ての古い要求を検索し、この検索から発見された要求の特定のフィールドを更新する。

上述したように、制御ロジック３２０は、フィールド２４０～２４２，２５２（例えば、ＰＩＤ２、ＴＩＤ６、ウェイ３）を用いて送信元を識別する。エントリ８に割り当てられた要求と同じ送信元からの要求を記憶するエントリは、エントリ１５，２０，３２，４３～４４に割り当てられた古い要求を含む。識別されたエントリ１５，２０，３２，４３～４４に対し、制御ロジック３２０は、キャッシュロードフィールド２４８及びキャッシュヒットフィールド２５０の各々を消去する。したがって、受信機は、エントリ１５，２０，３２，４３～４４に割り当てられた要求に対応する受信パケットに対して、リモートアドレス履歴キャッシュを使用しない。

上述したように、要求キュー３００に記憶された古い要求を更新することに加えて、制御ロジック３２０は、キャッシュロードフィールド２４８が、アサートされた値をエントリ８に記憶する場合に、エントリ８に割り当てられた要求よりも新しい要求を更新する。図示した例では、制御ロジック３２０は、キュー３１０内の新しいエントリを、キャッシュロードフィールド２４８に記憶されたアサートされた値を有する同じ送信元から検索する。このようなエントリは存在しない。したがって、制御ロジック３２０は、エントリ８とエントリ１との間の検索を、最も古いものから最も新しいものまでエイジによって実行して、同じ送信元からの要求に対して割り当てられたエントリを識別する。この特定のケースでは、検索によりエントリ７が発見され、アサートされた値がキャッシュヒットフィールド２５０に記憶される。制御ロジック３２０は、エントリ７のキャッシュロードマッチフィールド２５４を消去する。したがって、制御ロジック３２０がエントリ７に割り当てられた要求を選択するときの後の時点において、制御ロジック３２０は、圧縮パケットを生成する。制御ロジック３２０が古いエントリ８を既に発行していたことに起因して、要求アドレス又は要求アドレスの一部が受信機のリモートアドレス履歴キャッシュに記憶されるので、制御ロジック３２０は、圧縮パケットを生成する。

ケース３：発行のためのエントリ３２の最初の選択

ケース３の場合、制御ロジック３２０は、エントリ４３～４４に割り当てられた古い要求のうち１つ以上に先立って、及び、エントリ７～８，１５，２０に割り当てられた新しい要求のうち１つ以上に先立って、エントリ３２に割り当てられた新しい要求を、割り当て解除のために選択する。ケース３は、ケース２と同様であるが、同じ送信元からの複数の新しい要求が存在し、キャッシュロードフィールド２４８に記憶された、アサートされた値を有する新しい要求が存在する。ケース３の場合、制御ロジック３２０は、エントリ３２に割り当てられた要求に対して生成されたパケットを、予測される非圧縮パケットとして送信する。上述したように、エントリ３２に割り当てられた要求は、アサートされた値をキャッシュロードフィールド２４８に記憶する。したがって、要求は、送信機におけるローカルアドレス履歴キャッシュのルックアップの間にキャッシュミスを生成し、そのアドレス又はアドレスの一部は、ローカルアドレス履歴キャッシュにロードされている。

制御ロジック３２０は、エントリ３２に割り当てられた選択された要求に対して、予測される非圧縮パケットを生成しているが、制御ロジック３２０は、エントリ４３～４４に割り当てられた、未だ割り当てられている１つ以上の古い要求に対する更新と共に、エントリ７～８，１５，２０に割り当てられた、未だ割り当てられている１つ以上の新しい要求に対する更新を実行する。制御ロジック３２０は、エントリ４３に割り当てられた古い要求に対して生成されたパケットを、圧縮パケットとして送信することができない。図示するように、エントリ４３に割り当てられた古い要求は、アサートされた値をキャッシュヒットフィールド２５０に記憶する。アウトオブオーダ発行と、エントリ４３に割り当てられた要求によって使用されるアドレス０ｘ６７０の代わりにアドレス０ｘ１００の受信機への記憶とは、制御ロジック３２０がパケットを圧縮パケットとして送信した場合にデータ破損を生じさせる。データ破損を回避するために、制御ロジック３２０は、キュー３１０内で、エントリ３２に割り当てられた要求と同じ送信元からの古い要求を検索する。エントリ３２に割り当てられた要求と同じ送信元からの古い要求を記憶するエントリは、エントリ４３～４４に割り当てられた要求を含む。識別されたエントリ４３～４４内の古い要求に対し、制御ロジック３２０は、キャッシュロードフィールド２４８及びキャッシュヒットフィールド２５０の各々を消去する。したがって、受信機は、エントリ４３～４４に割り当てられた要求に対応する受信パケットに対して、そのリモートアドレス履歴キャッシュを使用しない。

上述したように、キュー３１０に記憶された古い要求を更新することに加えて、キャッシュロードフィールド２４８がアサートされた値を記憶する場合に、制御ロジック３２０は、エントリ３２に割り当てられた要求より新しい要求も更新する。図示した例では、制御ロジック３２０は、キャッシュロードフィールド２４８に記憶されたアサートされた値を有する、同じ送信元からの新しいエントリを検索する。制御ロジック３２０は、エントリ８を発見する。したがって、制御ロジック３２０は、同じ送信元からの要求に対して割り当てられたエントリを識別するために、エントリ８とエントリ３２との間で、エイジによって最も古いものから最も新しいものまで検索を実行する。この特定のケースでは、制御ロジック３２０は、エントリ１５，２０を発見し、エントリ１５，２０の各々は、アサートされた値をキャッシュヒットフィールド２５０に記憶している。制御ロジック３２０は、エントリ１５，２０についてフィールド２５４を消去する。したがって、制御ロジック３２０がエントリ１５，２０に割り当てられた要求を選択するときの後の時点において、制御ロジック３２０は、圧縮パケットを生成する。制御ロジック３２０が古いエントリ３２を既に発行していることに起因して、要求アドレス又は要求アドレスの一部が受信機のリモートアドレス履歴キャッシュに記憶されるので、制御ロジック３２０は、圧縮パケットを生成する。

ケース４：発行のためのエントリ４４の最初の選択

ケース４の場合、制御ロジック３２０は、エントリ７～８，１５，２０，４３に割り当てられた要求のうち１つ以上に先立って、エントリ４４に割り当てられた要求を、割り当て解除のために選択する。ケース４の場合、制御ロジック３２０は、エントリ４４に割り当てられた要求に対して生成されたパケットを、予測される非圧縮パケットとして送信する。上述したように、エントリ４４に割り当てられた要求は、アサートされた値をキャッシュロードフィールド２４８に記憶する。したがって、要求は、送信機におけるローカルアドレス履歴キャッシュのルックアップの間にキャッシュミスを生成し、そのアドレス又はアドレスの一部は、ローカルアドレス履歴キャッシュにロードされている。要求キュー３００の制御ロジック３２０は、エントリ４４に割り当てられた要求と同じ送信元からの古い要求を検索する。図示するように、ケース４の場合、キュー３１０に割り当てられた同じ送信元からの古い要求が存在しない。したがって、制御ロジック３２０は、古い要求のキャッシュロードフィールド２４８及びキャッシュヒットフィールド２５０を消去するための更新を実行しない。

キュー３１０に記憶されたフィールドを更新する可能性がある古い要求を検索することに加えて、キャッシュロードフィールド２４８がアサートされた値を記憶する場合、制御ロジック３２０は、エントリ４４に割り当てられた要求より新しい要求も検索する。図示した例では、要求キュー３００の制御ロジック３２０は、キャッシュロードフィールド２４８に記憶されたアサートされた値を有する、同じ送信元からの新しいエントリを検索する。制御ロジック３２０は、エントリ３２を発見する。したがって、制御ロジック３２０は、同じ送信元からの要求に対して割り当てられたエントリを識別するために、エイジによって最も古いものから最も新しいものまで、エントリ３２とエントリ４４との間で検索を実行する。この特定のケースでは、制御ロジック３２０は、キャッシュヒットフィールド２５０に記憶されたアサートされた値を有する、エントリ４３を発見する。制御ロジック３２０は、エントリ４３のキャッシュロードマッチフィールド２５４を消去する。したがって、制御ロジック３２０がエントリ４３に割り当てられた要求を選択するときの後の時点において、制御ロジック３２０は、圧縮パケットを生成する。制御ロジック３２０が古いエントリ４４を既に発行したことに起因して、要求アドレス又は要求アドレスの一部が受信機のリモートアドレス履歴キャッシュに記憶されるので、制御ロジック３２０は、圧縮パケットを生成する。

キャッシュヒット数の追跡

上述したように、制御ロジック３２０は、テーブル３３０を使用して、アサートされたキャッシュロードフィールド２４８を有する特定のエントリに対応する、アサートされたキャッシュヒットフィールド２５０を有するキュー３１０内の割り当てられたエントリの数を追跡する。図示するように、テーブル３３０内の第１のエントリは、アサートされたキャッシュロードフィールド２４８を有する、エントリ８の指標を記憶する。また、テーブル３３０の第１のエントリは、エントリ８に対応するアサートされたキャッシュヒットフィールド２５０を有する、キュー３１０内の割り当てられたエントリの数に対する１のカウントを記憶する。１のカウントは、エントリ７を指す。同様に、テーブル３３０内の第２のエントリは、アサートされたキャッシュロードフィールド２４８を有する、エントリ３２の指標を記憶する。また、テーブル３３０の第２のエントリは、エントリ３２に対応するアサートされたキャッシュヒットフィールド２５０を有する、キュー３１０内の割り当てられたエントリ１５，２０に対する２のカウントを記憶する。第３のエントリは、エントリ４４の指標と、エントリ４３に対応する１のカウントと、を記憶する。

上述したケース２を再度参照すると、制御ロジック３２０が発行のためにエントリ８を選択し、対応するキャッシュロードフィールド２４８がアサートされた値を記憶すると判別した場合、制御ロジック３２０は、テーブル３３０にアクセスする。制御ロジック３２０は、キュー３１０のエントリ８の指標を使用してテーブル３３０を検索し、第１のエントリを発見し、エントリ８内の要求に依存する、キュー３１０に割り当てられた１つの要求が現在存在すると判別する。このケースでは、１のカウントは、エントリ７に対応する。２のカウントを有する第２のエントリ等のように、テーブル３３０内の少なくとも１つの他の割り当てられたエントリが、より高いカウントを記憶すると制御ロジック３２０が判別した場合、いくつかの実施形態では、制御ロジック３２０は、他の要求を検索する前のステップを実行しない。むしろ、制御ロジック３２０は、エントリ８に対する予測される非圧縮パケットを送信し、他のエントリのフィールドに対する更新を実行しない。また、制御ロジック３２０は、エントリ８に割り当てられた要求に対する要求アドレスの少なくとも一部を記憶するアドレス履歴キャッシュ内の記憶位置を無効にする。例えば、制御ロジック３２０は、プロセッサ識別子２及びスレッド識別子６によってインデックスが付けられたセット内のキャッシュウェイ３を無効にする。したがって、同じ要求アドレスの一部を有する同じ送信元からの後の要求は、アドレス履歴キャッシュ内でヒットしない。

キュー３１０のエントリ７に対するフィールド２５４に記憶されたアサートされた値は、エントリ７に対して後に発行されるパケットが非圧縮パケットであることを保証する。他の実施形態では、テーブル３３０内の少なくとも１つの他の割り当てられたエントリがより高いカウントを記憶すると制御ロジック３２０が判別した場合、制御ロジック３２０は、エントリ７等の新しい要求を検索し、キャッシュヒットフィールド２５０を消去又は無効にする。エントリ８に対する非圧縮パケットは、アサートされたキャッシュロードフィールドの指標を含まず、したがって、受信機において要求アドレス（例えば、アドレス０ｘ３３０）の少なくとも一部のロードが行われない。したがって、制御ロジック３２０がエントリ８の直後のエントリ３２を選択する場合、制御ロジック３２０は、後の時点において、エントリ１５，２０に対する２つのパケットを圧縮パケットとして送信することが可能である。制御ロジック３２０がキュー３１０のエントリ８を発行した場合、制御ロジック３２０は、エントリ１５，２０に対する２つのパケットのキャッシュヒットフィールド２５０を消去していない。

いくつかの実施形態では、制御ロジック３２０は、テーブル３３０内の１つのエントリが別のエントリよりも高いカウントを有しているかどうかを判別するために、閾値を使用している。上記の例では、制御ロジック３２０は、閾値０を使用している。他の実施形態では、制御ロジック３２０は、閾値として、０ではない正の整数を使用する。例えば、閾値が３である場合、制御ロジック３２０は、７が６よりも大きいので（３のカウント＋３の閾値）、７のカウントを有するテーブル３３０内の第５のエントリ（図示省略）が、３のカウントを有する第９のエントリ（図示省略）よりも高いとみなす。しかしながら、制御ロジック３２０は、７が７よりも大きいとみなされないので（４のカウント＋３の閾値）、７のカウントを有する第５のエントリが、少なくとも４のカウントを有する他のエントリよりも高いとみなさない。

いくつかの実施形態では、制御ロジック３２０が、アサートされたキャッシュロードフィールド２４８を有する要求をキュー３１０に割り当てる場合、制御ロジック３２０は、所定のエントリをテーブル３３０に割り当てる。アサートされたキャッシュヒットフィールド２５０を有する要求が所定のエントリに対応する要求と同じ要求アドレスを有する場合、制御ロジック３２０は、テーブル３３０内の所定のエントリにおける対応するカウントを更新する（インクリメントする）。例えば、制御ロジック３２０がキュー３１０にエントリ２０を割り当てると、キュー３１０のエントリ３２の指標を記憶するテーブル３３０の第２のエントリは、そのカウントを１にインクリメントする。制御ロジック３２０がキュー３１０にエントリ１５を割り当てると、このカウントは、１から２にインクリメントされる。また、制御ロジック３２０は、制御ロジック３２０が対応する圧縮パケットを発行すると、対応するカウントを更新する（デクリメントする）。例えば、外部調停ロジックが発行するエントリ１５を選択し、圧縮発信パケットがエントリ１５のリンクを介して送信される場合、制御ロジック３２０は、テーブル３３０の第２のエントリにおいてカウントを２から１にデクリメントする。

いくつかの実施形態では、より高いカウント状態に起因して、制御ロジック３２０が、キュー３１０内の他のエントリのフィールドを更新することなく、キュー３１０の示されたエントリに対する要求を発行する場合に、テーブル３３０内の所定のエントリが割り当て解除される。他の実施形態では、制御ロジック３２０が、アサートされたキャッシュロードフィールド２４８を有する新しい要求をキュー３１０に割り当て、カウントが所定のエントリについて０に到達した場合、テーブル３３０内の所定のエントリが割り当て解除される。そのようなケースでは、発行する圧縮パケットが存在しないので、制御ロジックは、所定のエントリを割り当て解除するか無効にする。

図４を参照すると、パケット送信機４００の一実施形態の一般化されたブロック図が示されている。パケット送信機４００は、各々のタイプの要求を記憶する要求キュー４１１，４１３，４１５を含む。要求キュー４１１，４１３，４１５の各々は、対応するローカルアドレス履歴キャッシュ４１０，４１２，４１４を有する。ローカルアドレス履歴キャッシュ４１０，４１２，４１４は、要求アドレスを記憶する。他の実施形態では、要求キュー４１１，４１３，４１５のうち１つ以上は、対応するローカルアドレス履歴キャッシュを使用しない。

要求キュー４１１，４１３，４１５に記憶された要求は、フロー制御ユニット（「フリット（flit）」）として知られるタイプのパケットである。フリットは、より大きなパケットのサブセットである。フリットは、概して、データと、例えばより大きなパケットのヘッダ情報及びテール情報等の制御情報と、を伝送する。伝送のためのデータは、ネットワークにおいてルーティングされるパケットとして説明されるが、いくつかの実施形態では、伝送のためのデータは、ポイントツーポイント相互接続におけるビットストリーム又はバイトストリームである。要求キュー４１１，４１３，４１５は、ファブリックリンク上で送信する制御ロジックに対する制御パケットを記憶する。パケット送信機４００以外の別の送信元は、フリットに対応するより大きなパケット等の対応するデータパケットを送信する。

いくつかのケースでは、より大きなデータパケットに対する送信元等の１つ以上の他の送信元は、パケット送信機４００とファブリックリンクを共有する。したがって、ファブリックリンクは、制御パケットを送信するために常に利用可能ではない。また、パケット送信機４００は、候補パケット４３０～４３４のうち１つ以上をリンクパケット４６０に挿入するためのパッキングバッファアービタ４５０を含む。リンクパケット４６０は、ＦＴＩ候補パケット４３０～４３４のうち１つ以上を記憶するための十分なデータ記憶空間を有する。２つの要件が満たされると制御ロジックが判別した場合、パケット送信機４００は、ファブリックリンク上にリンクパケット４６０を送信する。第１の要件は、ファブリックトランスポートインタフェースが、ファブリックリンクが利用可能であることを示す信号をパケット送信機４００に送信することである。第２の要件は、パケット送信機４００が、リンクパケット４６０が空でないと判別することである。

キュー４１１～４１５に記憶される制御パケットタイプの例は、要求タイプ、応答タイプ、プローブタイプ、及び、トークンタイプ又はクレジットタイプである。パケットタイプの他の例も可能であり、考慮される。図示するように、キュー４１１は、一例では、制御要求タイプである「タイプ１」のパケットを記憶する。キュー４１３は、いくつかのケースでは、制御応答タイプである「タイプ２」のパケットを記憶し、キュー４１５は、いくつかのケースでは、制御トークンタイプ又はクレジットタイプである「タイプＮ」のパケットを記憶する。

キューアービタ４２０は、キュー４１１からＦＴＩ候補パケット４３０を選択する。いくつかの実施形態では、キューアービタ４２０は、１つ以上の属性に基づいてＦＴＩ候補パケット４３０を選択する。属性の例は、エイジ、パケットタイプの優先度レベル、パケットの優先度レベル、サービス品質パラメータ、送信元識別子、リアルタイムアプリケーション等のアプリケーション識別子又はタイプ、リアルタイムトラフィック等のトラフィックタイプの指標、及び、帯域幅要件又はレイテンシ許容要件等である。同様に、キューアービタ４２２～４２４は、キュー４１３，４１５からＦＴＩ候補パケット４３２～４３４を選択する。

図示するように、ＦＴＩ候補パケット４３０～４３４の各々は、異なるデータサイズ４４０～４４４を有する。いくつかのケースでは、ＦＴＩ候補パケット４３０～４３４のうち２つ以上は、同じデータサイズを有する。キュー４１１，４１３，４１５のうち１つ以上は、異なるサイズのＦＴＩパケットを記憶することが可能である。したがって、キューアービタ４２０～４２４のうち所定の１つがＦＴＩ候補パケットを選択する場合、選択されたＦＴＩ候補パケットは、同じキューから選択された、以前に選択されたＦＴＩ候補パケットとは異なるサイズを有する。一例では、キュー４１１が要求タイプのパケットを記憶する場合、キュー４１１は、１２８ビットのサイズを有する非圧縮要求パケットを記憶し、６４ビットのサイズを有する圧縮要求パケットを記憶する。したがって、キュー４１１のいくつかのエントリは、データサイズ４４０とは異なるデータサイズを有するＦＴＩ候補パケットを記憶する。

リンクパケット４６０は、セクタ４６２～４６６に分割される。一例では、各セクタは、３２ビットである。セクタ４６２～４６６について他のデータサイズが可能であり、考慮される。一例では、リンクパケット４６０は、８個のセクタを含む。他の数のセクタがリンクパケット４６０に含まれることも可能である。リンクパケット４６０は、レジスタ又は他の順次記憶要素（sequential storage elements）に記憶される。制御ＦＴＩ候補パケット等のデータを記憶することに加えて、リンクパケット４６０は、他のメタデータ（図示省略）も記憶する。他のメタデータの例は、セクタ４６２～４６６のうち何れか（複数可）が利用可能であることの指標である。パッキングバッファアービタ４５０は、ＦＴＩ候補パケット４３０～４３４を受信し、受信したＦＴＩ候補パケット４３０～４３４のうち１つ以上を選択して、リンクパケット４６０内の利用可能なデータ記憶空間に挿入する。

図５を参照すると、コンピューティングシステムにおいて効率的なデータ転送を実行する方法５００の一実施形態が示されている。説明のために、この実施形態におけるステップ（図６～図８及び図１０におけるステップと同様に）は、順番通りに示されている。しかしながら、説明する方法の様々な実施形態では、説明する要素のうち１つ以上は、同時に実行されてもよいし、図示した順序とは異なる順序で実行されてもよいし、完全に省略されてもよいことに留意されたい。他の追加の要素も必要に応じて実行される。本明細書で説明する様々なシステム又は装置は、方法５００を実施するように構成されている。

パケット送信機は、アドレスを含む要求を受信する（ブロック５０２）。いくつかのケースでは、パケット送信機は、オンチップネットワーク又はファブリックから要求を受信し、パケット送信機は、オフチッププロセッサにパケットを送信するための発信リンクを使用する。パケット送信機における制御ロジックは、要求タイプに基づいて、複数の要求キューのうち所定の要求キューを選択する（ブロック５０４）。制御ロジックは、受信した要求を所定の要求キューに割り当てる（ブロック５０６）。いくつかのケースでは、制御ロジックは、エントリ位置が対応する要求のエイジを示すように、インオーダ方式でエントリを割り当てる。

対応するアドレス履歴キャッシュ内のアドレスについて検索が行われる（ブロック５０８）。アドレス履歴キャッシュにインデックスを付けるために、送信元識別子が使用される。実施形態では、送信元識別子は、要求を生成したスレッドを実行するプロセッサを識別するのに使用されるプロセッサ識別子及びスレッド識別子を含む。制御ロジックは、送信元識別子を使用して、アドレス履歴キャッシュ内のインデックスを選択し、制御ロジックは、選択されたインデックス内の複数のウェイの何れかが要求アドレスを記憶するかどうかを判別するために、要求アドレスの一部をタグとして使用する。

アドレス履歴キャッシュ内でヒットが存在する場合（条件付きブロック５１０：「はい」）、アドレス履歴キャッシュヒットの指標は、所定の要求キューの割り当てられたエントリに記憶される（ブロック５１２）。いくつかのケースでは、制御ロジックは、キャッシュヒットフィールドを更新して、アサートされた値を記憶する。例えば、（図２及び図３の）キャッシュヒットフィールド２５０が使用される。アドレス履歴キャッシュ内のアドレスの位置の識別が、割り当てられたエントリに記憶される（ブロック５２２）。例えば、キャッシュヒットは、アドレス履歴キャッシュの選択されたインデックス内の複数のウェイのうち特定のウェイを識別する。実施形態では、識別は、キャッシュヒットの間に発見された特定のウェイであり、この特定のウェイの識別は、所定の要求キューの割り当てられたエントリに記憶される。例えば、上述したように、ウェイ３は、（図３の）要求キュー３００に記憶される。

所定の要求キューからのアウトオブオーダ発行を実行するために使用する情報は、所定の要求キューの割り当てられたエントリに記憶される（ブロック５２４）。実施形態では、キャッシュロードの指標を有する古い要求が所定の要求キューに未だ割り当てられている場合、キャッシュロードマッチの指標は、所定の要求キューの割り当てられたエントリに記憶される。一例では、制御ロジックは、アサートされた値で、（図２及び図３の）キャッシュロードマッチフィールド２５４を更新する。

アドレス履歴キャッシュ内でミスが存在する場合（条件付きブロック５１０：「いいえ」）、アドレス履歴キャッシュミスの指標は、所定の要求キューの割り当てられたエントリに記憶される（ブロック５１６）。いくつかのケースでは、制御ロジックは、アサートされた値を記憶するように、キャッシュロードフィールドを更新する。例えば、（図２及び図３の）キャッシュロードフィールド２４８が使用される。要求の要求アドレスの少なくとも一部を記憶するためのアドレス履歴キャッシュ内の位置が識別される（ブロック５１８）。例えば、選択されたインデックス内の複数のウェイのうち特定のウェイが識別される。無効なウェイが利用可能でない場合、割り当てられたウェイの何れかは、置換のために選択される。例えば、最長未使用（ＬＲＵ）スキームが使用される。

要求アドレスの少なくとも一部は、アドレス履歴キャッシュの識別された位置に記憶される（ブロック５２０）。その後、方法５００の制御フローは、ブロック５２２に進み、ブロック５２２では、アドレス履歴キャッシュ内の記憶位置の識別が、所定の要求キューの割り当てられたエントリに記憶される。記憶位置は、要求のアドレスを記憶する。キャッシュヒットの間に発見された特定のウェイの識別子は、所定の要求キューの割り当てられたエントリに記憶される。その後、方法５００の制御フローは、ブロック５２２からブロック５２４に進み、ブロック５２４では、所定の要求キューからのアウトオブオーダ発行を実行するために使用される情報が、所定の要求キューの割り当てられたエントリに記憶される。一例では、キャッシュロードの指標を有する古い要求が所定の要求キューに未だ割り当てられている場合、キャッシュロードマッチの指標は、所定の要求キューの割り当てられたエントリに記憶される。

図６を参照すると、コンピューティングシステムにおいて効率的なデータ転送を実行する方法６００の一実施形態が示されている。要求のアドレスを記憶するアドレス履歴キャッシュ内の記憶位置を識別する、記憶位置の識別情報を受信する（ブロック６０２）。要求キューの制御ロジックは、記憶位置の識別情報を受信する。一実施形態では、受信した識別は、パケット送信機によって受信された要求に対する要求アドレスの少なくとも一部を記憶するアドレス履歴キャッシュ内の特定のウェイを識別する。例えば、ウェイ３が、（図３の）要求キュー３００に送信される。要求キューは、要求の記憶位置の識別及び要求の送信元の識別子を用いて検索される（ブロック６０４）。上述したように、送信元識別子は、要求を生成したスレッドを実行するプロセッサを識別するために使用されるプロセッサ識別子及びスレッド識別子を含む。

要求キュー内でミスが存在する場合（条件付きブロック６０６：「いいえ」）、要求キュー内のエントリは、要求キュー内に古い要求が存在しないことを指定する要求に対して割り当てられる（ブロック６０８）。例えば、割り当てられたエントリは、要求に対するアドレス履歴キャッシュのヒット／ミス結果の指標を記憶するが、（図２及び図３の）キャッシュロードマッチフィールド２５４は、消去された値又は無効にされた値で更新される。しかしながら、要求キュー内でヒットが存在する場合（条件付きブロック６０６：「はい」）、ヒットエントリが要求アドレスを受信機に記憶することを指定する指標を記憶するかどうかの判別が行われる。一実施形態では、ヒットエントリは、アサートされた値を（図２及び図３の）キャッシュロードフィールド２４８に記憶する。

ヒットエントリが要求アドレスを受信機に記憶することを指定する指標を記憶する場合（条件付きブロック６１０：「はい」）、エントリは、古い要求が要求アドレスを受信機に記憶することを指定する要求に対して要求キューに割り当てられる（ブロック６１２）。例えば、割り当てられたエントリは、要求に対するアドレス履歴キャッシュについてのヒット／ミス結果の指標を記憶し、（図２及び図３の）キャッシュロードマッチフィールド２５４は、アサートされた値で更新される。要求キュー内でヒットが存在する場合（条件付きブロック６０６：「はい」）、及び、ヒットエントリが要求アドレスを受信機に記憶することを指定する指標を記憶しない場合（条件付きブロック６１０：「いいえ」）、エントリが要求キューに割り当てられる。割り当てられたエントリは、要求キューに記憶された古い要求が要求アドレスを受信機に記憶しないことを指定する要求に対するものである（ブロック６１４）。例えば、ヒットエントリは、消去された値を（図２及び図３の）キャッシュロードフィールド２４８に記憶する。割り当てられたエントリは、要求に対するアドレス履歴キャッシュについてのヒット／ミス結果の指標を記憶するが、（図２及び図３の）キャッシュロードマッチフィールド２５４は、消去された値又は無効にされた値で更新される。

図７を参照すると、コンピューティングシステムにおいて効率的なデータ転送を実行する方法７００の一実施形態が示されている。以前のアドレス履歴キャッシュヒットの指標を有する要求は、発行するために要求キューから選択される（ブロック７０２）。一実施形態では、要求キュー内の選択された要求は、アサートされた値を（図２及び図３の）キャッシュヒットフィールド２５０に記憶する。選択された要求が、古い要求のアドレスを受信機に記憶することを示す、同じ送信元からの要求キュー内の古い要求を指定する指標を含むかどうかが判別される（ブロック７０４）。一例では、指標は、（図２及び図３の）キャッシュロードマッチフィールド２５４に記憶された、アサートされた値である。

選択された要求が上記の指標を含む場合（条件付きブロック７０６：「はい」）、非圧縮候補パケットは、発信リンクパケットにパックするように、選択された要求に対してアドレスと共に生成される（ブロック７０８）。アドレス履歴キャッシュ内で以前のヒットがあるにも関わらず、選択された要求は、要求アドレスを受信機に記憶する古い要求よりも前に発行するために選択される。この古い要求が未だ発行されていないので、要求アドレスは、受信機に未だ記憶されていない。

選択された要求が上記の指標を含まない場合（条件付きブロック７０６：「いいえ」）、圧縮候補パケットは、発信リンクパケットにパックするように、選択された要求に対してアドレスの一部無しに生成される（ブロック７１０）。選択された要求が、アドレス履歴キャッシュ内で以前にヒットしており、選択された要求が、要求アドレスを受信機に記憶する古い要求の後での発行のために選択されるので、要求アドレスの少なくとも一部を有しない圧縮パケットは、受信機に送信される。

図８を参照すると、コンピューティングシステムにおいて効率的なデータ転送を実行する方法８００の一実施形態が示されている。要求のアドレスを記憶することを指定する指標を有する要求は、発行するために要求キューから選択される（ブロック８０２）。一実施形態では、要求キュー内の選択された要求は、アサートされた値を（図２及び図３の）キャッシュロードフィールド２４８に記憶する。要求キュー３００について上述したテーブル３３０等のテーブルの使用についてはここで説明しないが、いくつかのケースでは、選択された要求は、他のステップが実行される前に適格にされる。例えば、アサートされたキャッシュヒットフィールドを用いて、カウントを有する保留中の要求以外の選択された要求と同じ要求アドレスを使用して、選択された要求が、対応する要求のより高いカウントを有するものとして発見される場合、選択された要求は、適格であるとみなされる。制御ロジックは、同じ送信元識別子からの要求に対して、及び、アドレス履歴キャッシュ内の記憶位置の同じ識別情報を使用して、選択された要求より古い要求を検索する（ブロック８０４）。例えば、制御ロジックは、選択された要求と同じ送信元識別子及び記憶位置（キャッシュウェイ）を有する、要求について古い要求を検索する。

上記の検索でマッチを発見した場合（条件付きブロック８０６：「はい」、マッチする要求内のアドレス履歴キャッシュヒットの指標が消去される（ブロック８０８）。また、いくつかの実施形態では、パケット受信機の制御ロジックは、マッチする要求内の受信機に記憶されているアドレスの指標を消去する（ブロック８１０）。（図３の）要求キュー３００におけるケースの例を再度参照すると、方法８００のブロック８０６～８１０は、アドレス履歴キャッシュ内の同じ記憶位置を使用して、同じ送信元からの古い要求を検索する間の（図３の）ケース２～４のステップと同様である。

制御ロジックが上記の検索からマッチを発見しない場合（条件付きブロック８０６：「いいえ」）、又は、制御ロジックが１つ以上の古い要求に対する指標を消去することを完了した場合（ブロック８０８，８１０）、制御ロジックは、別の検索を実行する。例えば、制御ロジックは、同じ送信元識別子からの要求に対して、アドレス履歴キャッシュ内の記憶位置の同じ識別情報を使用して、選択された要求より新しい要求を検索する（ブロック８１６）。一実施形態では、制御ロジックは、選択された要求と同じ送信元識別子、及び、記憶位置（キャッシュウェイ）の同じ識別情報を使用して、要求に対する新しい要求を検索する。この検索からマッチが発見される場合（条件付きブロック８１８：「はい」）、マッチする要求の要求は、受信機に記憶するアドレスの指標を用いて、選択された要求と次に古い要求との間のエイジによって識別される（ブロック８２０）。図３における例、及び、選択されたエントリ３２に対するケース３を再度簡潔に参照すると、制御ロジックは、未だ割り当てられているエントリ８と選択されたエントリ３２との間で、未だ割り当てられている新しいエントリ１５，２０を識別する。

識別された要求が存在する場合（条件付きブロック８２２：「はい」）、選択された要求と同じ送信元情報を共有することを指定する、識別された要求の指標が消去される（ブロック８２４）。送信元情報は、送信元識別子と、アドレス履歴キャッシュ内の記憶位置の識別と、を含む。一実施形態では、送信元識別子は、プロセッサ識別子及びスレッド識別子を少なくとも含む。いくつかのケースでは、キャッシュロードマッチフィールドは、識別された要求に対して消去又は無効にされる。したがって、後の時点において、調停ロジックが、発行のための１つ以上の識別された要求を選択すると、制御ロジックは、圧縮パケットを生成する。このようなときに圧縮パケットが生成されるが、これは、現在の（及び、古い）選択された要求が発行されることに起因して、要求アドレス又は要求アドレスの一部が受信機のリモートアドレス履歴キャッシュに記憶されるからである。

識別された要求が存在しない場合（条件付きブロック８２２：「いいえ」）、方法８００の制御フローは、ブロック８２６に進み、ブロック８２６では、選択された要求に対する非圧縮候補パケットが、発信リンクパケットにパックするように、アドレスと共に生成される。（図３の）要求キュー３００におけるケースの例を再度参照すると、方法８００におけるブロック８１６～８２４は、アドレス履歴キャッシュ内の同じ記憶位置を使用して、同じ送信元からの新しい要求を検索する間のケース２～４のステップと同様である。上述したように、制御ロジックは、同じ送信元識別子を有する要求に対する選択された要求より新しい要求であって、アドレス履歴キャッシュ内の記憶位置の同じ識別情報を使用する要求を検索する（ブロック８１６）。この検索からマッチが発見されない場合（条件付きブロック８１８：「いいえ」）、方法８００の制御フローは、ブロック８２６に進み、ブロック８２６では、選択された要求に対する非圧縮候補パケットが、発信リンクパケットにパックするように、アドレスと共に生成される。

図９を参照すると、パケット受信機９００の一実施形態の一般化されたブロック図が示されている。図示した実施形態では、パケット受信機９００は、各々のタイプのパケットを記憶するためのキュー９１１，９１３，９１５を含む。図示するように、要求キュー９１１，９１３，９１５の各々は、対応するアドレス履歴キャッシュ９１０，９１２，９１４を有する。アドレス履歴キャッシュ９１０，９１２，９１４は、受信した圧縮パケットに使用される要求アドレスを記憶する。

図示するように、パケット受信機９００は、ファブリックリンクからリンクパケット９６０を受信する。リンクパケット９６０は、複数のＦＴＩパケットを記憶するのに十分なデータ記憶空間を有する。分散逆多重化（distribution demux）ロジック９５０（又は、ロジック９５０）は、リンクパケット９００内のセクタ９６２～９６６を分析し、何個のＦＴＩ制御パケットがリンクパケット９６０内にあり、これらがリンクパケット９６０内の何処に位置するかを判別し、ＦＴＩ制御パケットを記憶のためにキュー９１１，９１３，９１５に送信する。キュー９１０～９１４に記憶される制御パケットタイプの例は、要求タイプ、応答タイプ、プローブタイプ、及び、トークンタイプ又はクレジットタイプを含む。他の実施形態では、パケットタイプの他の例も含まれる。図示するように、キュー９１１は、「タイプ１」のパケットを記憶し、キュー９１３は、「タイプ２」のパケットを記憶し、キュー９１５は、「タイプＮ」のパケットを記憶する。

リンクパケット９６０は、セクタ９６２～９６６に分割される。一例では、各セクタは、３２ビットである。セクタ９６２～９６６について他のデータサイズが可能であり、考慮される。制御ＦＴＩパケット等のデータを記憶することに加えて、他のメタデータ（図示省略）が記憶される。他のメタデータの例は、いくつかの実施形態では、制御ＦＴＩパケットが可変データサイズを有するので、セクタ９６２～９６６の間に割り当てられたセクタの指標、及び、制御ＦＴＩパケットが開始する場所の指標である。様々な実施形態では、ロジック９５０は、組み合わせロジック及び順序要素（sequential elements）の組み合わせを含む。ロジック９５０は、ハードウェア、ソフトウェア、又は、これらの組み合わせにおいて実装される。ロジック９５０は、１つ以上の制御ＦＴＩパケットをリンクパケット９６０から除去し、これらをキュー９１１，９１３，９１５に送信する。

いくつかのケースでは、ＦＴＩ候補パケット９３０～９３４の各々は、異なるデータサイズ９４０～９４４を有する。他のケースでは、ＦＴＩ候補パケット９３０～９３４のうち２つ以上は、同じデータサイズを有する。実施形態では、キュー９１１～９１５のうち１つ以上は、異なるサイズのＦＴＩパケットを記憶する。したがって、ロジック９５０が、ＦＴＩパケット９３０等のＦＴＩパケットをキュー９１１に送信する場合、ＦＴＩパケットは、同じキューに送信された以前のＦＴＩパケットとは異なるサイズを有する。一例では、キュー９１１が要求タイプのパケットを記憶する場合、キュー９１１は、１２８ビットのサイズを有する非圧縮要求パケットを記憶し、６４ビットのサイズを有する圧縮要求パケットを記憶する。したがって、キュー９１１のいくつかのエントリは、データサイズ９４０とは異なるデータサイズを有するＦＴＩ候補パケットを記憶する。

様々な実施形態では、ＦＴＩ候補パケット９３０～９３４のうち１つ以上は、要求アドレスの少なくとも一部を記憶しない圧縮パケットである。圧縮パケットについて、ロジック９５０は、アドレス履歴キャッシュ９１０～９１４のうち対応するものにアクセスして、リンクを介して送信された圧縮パケットに存在しない要求アドレスの一部を取得する。いくつかのケースでは、圧縮パケットは、圧縮パケットであることを指定する指標を含む。上述したように、キャッシュヒットフィールド２５０に対するアサートされた値は、要求アドレスの少なくとも一部が、圧縮パケット内に記憶されるのではなく、アドレス履歴キャッシュ９１０～９１４のうち対応するものに記憶されることを示す。要求アドレスの少なくとも一部を有しない圧縮パケットを伝送することによって、リンク効率が増大する。

いくつかの実施形態では、ＦＴＩ候補パケット９３０～９３４のうち非圧縮パケットは、非圧縮パケット内の要求アドレスの少なくとも一部を、アドレス履歴キャッシュ９１０～９１４のうち対応するものに記憶する指標を含む。上述したように、キャッシュロードフィールド２４８は、ロジック９５０に対して、ロジック９５０が要求アドレスの少なくとも一部をアドレス履歴キャッシュ９１０～９１４のうち対応するものに記憶することを示す。ロジック９５０は、後の時点において受信する圧縮パケットのために、要求アドレスの記憶された部分を使用する。

様々な実施形態では、キュー９１１～９１５の各々は、割り当てのためのいくつかの利用可能なエントリを維持するための制御ロジック（図示省略）を含む。キュー９１１～９１５のエントリは、利用可能なエントリを示す有効ビットを含む。いくつかのケースでは、有効フィールドに記憶された、無効にされた値は、利用可能なエントリを示すのに対し、有効フィールドに記憶された、アサートされた値は、割り当てられたエントリを示す。いくつかの実施形態では、キュー９１１～９１５における制御ロジックは、利用可能なエントリの数に基づいて、トークン又はクレジット９５２の数を判別する。制御ロジックは、トークン９５２の値を、１つ以上のリンクの他方の側にあるパケット送信機に送信する。例えば、パケット受信機９００は、トークン９５２をパケット送信機に送信するために側波帯を使用する。

図１０を参照すると、コンピューティングシステムにおいて効率的なデータ転送を実行する方法１０００の一実施形態が示されている。要求は、インバウンドリンク（inbound link）から受信される（ブロック１００２）。パケット受信機は、リンク上でパケット送信機から要求を受信する。パケット受信機は、要求が、当該要求に対するアドレスを記憶するアドレス履歴キャッシュを指定する指標を含むかどうかを判別する（ブロック１００４）。受信した要求は、要求アドレスの少なくとも一部を含まない要求が圧縮パケット内にあるかどうかを指定する指標を記憶する。上述したように、いくつかのケースでは、キャッシュヒットフィールド２５０は、この指標を記憶する。このような指標が要求に含まれる場合（条件付きブロック１００６：「はい」）、パケット受信機は、要求のアドレスを記憶するアドレス履歴キャッシュ内の記憶位置の識別情報を取得する（ブロック１００８）。一実施形態では、要求は、キャッシュウェイを含む。送信元識別子と組み合わされると、キャッシュウェイは、パケット受信機のアドレス履歴キャッシュ内の特定の記憶位置を識別する。

パケット受信機の制御ロジックは、アドレス履歴キャッシュ内の記憶位置の識別情報を少なくとも使用して、アドレス履歴キャッシュからアドレスを取得する（ブロック１０１０）。例えば、制御ロジックは、アドレス履歴キャッシュ内の特定のインデックスを選択するための送信元識別子を使用し、要求に含まれるキャッシュウェイを使用して、特定のインデックス内の特定のウェイを選択する。その後、パケット受信機は、取得したアドレスを使用して、要求を処理する（ブロック１０２２）。

アドレス履歴キャッシュが要求に対するアドレスを記憶することを指定する指標が要求に含まれていない場合（条件付きブロック１００６：「いいえ」）、パケット受信機は、後の要求に対するアドレスを記憶する指標が要求に存在するかどうかを判別する。上述したように、一実施形態では、パケット受信機は、キャッシュロードフィールド２４８を使用して判別を行う。このような指標が存在する場合（条件付きブロック１０１２：「はい」）、パケット受信機は、要求から、アドレス履歴キャッシュ内の記憶位置の識別情報を取得する（ブロック１０１４）。パケット受信機は、要求からアドレスを取得し（ブロック１０１６）、記憶位置の識別情報を使用して、アドレスをアドレス履歴キャッシュに記憶する（ブロック１０１８）。上述したように、送信元識別子も使用される。例えば、パケット受信機は、送信元識別子を使用して、アドレス履歴キャッシュ内の特定のインデックスを選択し、要求に含まれるキャッシュウェイを使用して、特定のインデックス内の特定のウェイを選択する。その後、パケット受信機は、取得したアドレスを使用して、要求を処理する（ブロック１０２２）。

アドレスを対応するアドレス履歴キャッシュに記憶することを指定する指標が存在しない場合（条件付きブロック１０１２：「いいえ」）、パケット受信機は、アドレスをアドレス履歴キャッシュに記憶することなく、要求からアドレスを取得する（ブロック１０２０）。一実施形態では、パケット受信機は、上述したキャッシュロードフィールド２４８及びキャッシュヒットフィールド２５０の各々を検査し、各フィールドが無効にされた値又は消去された値を記憶すると判別する。そのようなケースでは、パケット受信機は、要求を処理するためにアドレス履歴キャッシュを使用しない（ブロック１０２２）。

様々な実施形態では、上述した方法及び／又はメカニズムを実装するために、ソフトウェアアプリケーションのプログラム命令が使用される。プログラム命令は、Ｃ等の高レベルプログラミング言語でハードウェアの動作を記述する。代わりに、Ｖｅｒｉｌｏｇ等のハードウェア設計言語（ＨＤＬ）が使用される。プログラム命令は、非一時的なコンピュータ可読記憶媒体に記憶される。様々なタイプの記憶媒体が利用可能である。記憶媒体は、プログラム実行のためにプログラム命令及び付随するデータをコンピューティングシステムに提供するために、使用中にコンピューティングシステムによってアクセス可能である。コンピューティングシステムは、少なくとも１つ以上のメモリと、プログラム命令を実行する１つ以上のプロセッサと、を含む。

上述した実施形態は、実装の非限定的な例に過ぎないことを強調しておきたい。上記の開示が十分に認識されると、多数の変形及び修正が当業者に明らかになるであろう。以下の特許請求の範囲は、このような変形及び修正の全てを包含するように解釈されることが意図される。

Claims (20)

1. 各々のタイプの要求を記憶するように構成された複数のキューと、
   各々が要求アドレスを記憶するように構成された１つ以上のアドレス履歴キャッシュと、
   制御ロジックと、を備え、
   前記制御ロジックは、
   アドレスを含む受信した第１の要求について、前記複数のキューのうち何れかのキューを選択することと、
   前記第１の要求について、第１のエントリを選択されたキューに割り当てることと、
   第１の指標と、第２の指標と、を前記第１のエントリに記憶することと、
   を行うように構成されており、
   前記第１の指標は、
   前記アドレスが、前記１つ以上のアドレス履歴キャッシュのうち何れかのアドレス履歴キャッシュ内で発見されたことを示し、
   前記第２の指標は、
   第２の要求が、前記第１の要求と同じ送信元を有しており、アドレスが受信機に記憶されるという指標を含む前記選択されたキューのエントリに記憶されており、前記第１の要求より古い１つ以上の要求のうち最も新しい要求である、ことを判別したことに応じて、前記選択されたキューが、前記第２の要求によって前記アドレスの記憶のために割り当てられた第２のエントリを有することを示す、
   装置。
2. 前記制御ロジックは、
   前記第１の要求が発行のために選択され、前記第１の要求について前記選択されたキューの前記第１のエントリが、前記第１の指標を未だ記憶しており、前記第２の指標を記憶していない、と判別したことに応じて、前記アドレス履歴キャッシュ内の前記アドレスの位置の識別情報と、前記アドレスの全体よりも少ない前記アドレスの一部と、を含む、前記第１の要求に対応する圧縮パケットを生成するように構成されている、
   請求項１の装置。
3. 前記制御ロジックは、
   前記第１の要求が発行のために選択され、前記第１の要求について前記選択されたキューの前記第１のエントリが、前記第１の指標を未だ記憶しており、前記第２の指標を未だ記憶している、と判別したことに応じて、前記アドレスを含む、前記第１の要求に対応する非圧縮パケットを生成するように構成されている、
   請求項１の装置。
4. 前記制御ロジックは、
   前記選択されたキューに対応する前記アドレス履歴キャッシュ内の前記第１の要求に対応する前記アドレスを発見しなかったことに応じて、
   前記アドレスが前記アドレス履歴キャッシュ内で発見されなかったという指標を前記第１のエントリに記憶することと、
   前記アドレスの少なくとも一部を記憶するための前記アドレス履歴キャッシュ内の位置を識別することと、
   前記アドレスの一部を前記位置に記憶することと、
   前記位置の識別情報を前記第１のエントリに記憶することと、
   を行うように構成されている、
   請求項１の装置。
5. 前記制御ロジックは、
   前記第２の要求が発行のために選択されると判別したことに応じて、前記選択されたキュー内で割り当てられたエントリを有する、前記第２の要求より古い１つ以上のマッチする古い要求を検索するように構成されており、
   前記１つ以上のマッチする古い要求は、前記第２の要求と同じ送信元、及び、前記アドレス履歴キャッシュ内の位置の同じ識別情報を有する、
   請求項１の装置。
6. 前記制御ロジックは、
   前記１つ以上のマッチする古い要求を発見したことに応じて、
   前記１つ以上のマッチする古い要求の前記割り当てられたエントリ内のアドレス履歴キャッシュヒットの指標を消去することと、
   前記１つ以上のマッチする古い要求の前記割り当てられたエントリ内の前記受信機に記憶するアドレスの指標を消去することと、
   を行うように構成されている、
   請求項５の装置。
7. 前記制御ロジックは、
   前記第２の要求が発行のために選択されると判別したことに応じて、前記選択されたキュー内の割り当てられたエントリを有する、前記第２の要求より新しい複数のマッチする新しい要求を検索するように構成されており、
   前記複数のマッチする新しい要求は、前記第２の要求と同じ送信元、及び、前記アドレス履歴キャッシュ内の同じ位置の識別情報を有する、
   請求項５の装置。
8. 前記制御ロジックは、
   前記１つ以上のマッチする新しい要求を発見したことに応じて、
   前記第２の要求と、第３の要求より古い第４の要求と、の間のエイジによって、前記第３の要求を識別することであって、前記第４の要求に対する前記選択されたキュー内のエントリは、前記受信機のアドレス履歴キャッシュに記憶される前記第４の要求のアドレスを指定する指標を記憶する、ことと、
   前記第３の要求のアドレスを前記受信機のアドレス履歴キャッシュに記憶するために前記第３の要求が前記第２の要求に依存することを指定する指標であって、識別された第３の要求に対する前記選択されたキューに記憶された指標を消去することと、
   を行うよう構成されている、
   請求項７の装置。
9. 要求を、各々のタイプの要求を記憶するように構成された複数のキューに記憶することと、
   要求アドレスを、１つ以上のアドレス履歴キャッシュに記憶することと、
   アドレスを含む受信した第１の要求について、前記複数のキューのうち何れかのキューを選択することと、
   前記第１の要求について、第１のエントリを選択されたキューに割り当てることと、
   第１の指標と、第２の指標と、を前記第１のエントリに記憶することと、を含み、
   前記第１の指標は、
   前記アドレスが、前記１つ以上のアドレス履歴キャッシュのうち何れかのアドレス履歴キャッシュ内で発見されたことを示し、
   前記第２の指標は、
   第２の要求が、前記第１の要求と同じ送信元を有しており、アドレスが受信機に記憶されるという指標を含む前記選択されたキューのエントリに記憶されており、前記第１の要求より古い１つ以上の要求のうち最も新しい要求である、ことを判別したことに応じて、前記選択されたキューが、前記第２の要求によって前記アドレスの記憶のために割り当てられた第２のエントリを有することを示す、
   方法。
10. 前記第１の要求が発行のために選択され、前記第１の要求について前記選択されたキューの前記第１のエントリが、前記第１の指標を未だ記憶しており、前記第２の指標を記憶していない、と判別したことに応じて、前記アドレス履歴キャッシュ内の前記アドレスの位置の識別情報と、前記アドレスの全体よりも少ない前記アドレスの一部と、を含む、前記第１の要求に対応する圧縮パケットを生成することを含む、
    請求項９の方法。
11. 前記第１の要求が発行のために選択され、前記第１の要求について前記選択されたキューの前記第１のエントリが、前記第１の指標を未だ記憶しており、前記第２の指標を未だ記憶している、と判別したことに応じて、前記アドレスを含む、前記第１の要求に対応する非圧縮パケットを生成することを含む、
    請求項９の方法。
12. 前記選択されたキューに対応する前記アドレス履歴キャッシュ内の前記第１の要求に対応する前記アドレスを発見しなかったことに応じて、
    前記アドレスが前記アドレス履歴キャッシュ内で発見されなかったという指標を前記第１のエントリに記憶することと、
    前記アドレスの少なくとも一部を記憶するための前記アドレス履歴キャッシュ内の位置を識別することと、
    前記アドレスの一部を前記位置に記憶することと、
    前記位置の識別情報を前記第１のエントリに記憶することと、を含む、
    請求項９の方法。
13. 前記第２の要求が発行のために選択されると判別したことに応じて、前記選択されたキュー内で割り当てられたエントリを有する、前記第２の要求より古い１つ以上のマッチする古い要求を検索することを含み、
    前記１つ以上のマッチする古い要求は、前記第２の要求と同じ送信元、及び、前記アドレス履歴キャッシュ内の位置の同じ識別情報を有する、
    請求項９の方法。
14. 前記１つ以上のマッチする古い要求を発見したことに応じて、
    前記１つ以上のマッチする古い要求の前記割り当てられたエントリ内のアドレス履歴キャッシュヒットの指標を消去することと、
    前記１つ以上のマッチする古い要求の前記割り当てられたエントリ内の前記受信機に記憶するアドレスの指標を消去することと、を含む、
    請求項１３の方法。
15. 前記第２の要求が発行のために選択されると判別したことに応じて、前記キュー内の前記割り当てられたエントリを有する、前記第２の要求より新しい複数のマッチする新しい要求を検索することを含み、
    前記複数のマッチする新しい要求は、前記第２の要求と同じ送信元、及び、前記アドレス履歴キャッシュ内の同じ位置の識別情報を有する、
    請求項１３の方法。
16. プログラム命令を記憶するコンピュータ可読記憶媒体であって、
    前記プログラム命令は、
    要求を、各々のタイプの要求を記憶するように構成された複数のキューに記憶することと、
    要求アドレスを、１つ以上のアドレス履歴キャッシュに記憶することと、
    アドレスを含む受信した第１の要求について、前記複数のキューのうち何れかのキューを選択することと、
    前記第１の要求について、第１のエントリを選択されたキューに割り当てることと、
    第１の指標と、第２の指標と、を前記第１のエントリに記憶することと、
    をプロセッサに実行させ、
    前記第１の指標は、
    前記アドレスが、前記１つ以上のアドレス履歴キャッシュのうち何れかのアドレス履歴キャッシュ内で発見されたことを示し、
    前記第２の指標は、
    第２の要求が、前記第１の要求と同じ送信元を有しており、アドレスが受信機に記憶されるという指標を含む前記選択されたキューのエントリに記憶されており、前記第１の要求より古い１つ以上の要求のうち最も新しい要求である、ことを判別したことに応じて、前記選択されたキューが、前記第２の要求によって前記アドレスの記憶のために割り当てられた第２のエントリを有することを示す、
    コンピュータ可読記憶媒体。
17. 前記プログラム命令は、
    前記第１の要求が発行のために選択され、前記第１の要求について前記選択されたキューの前記第１のエントリが、前記第１の指標を未だ記憶しており、前記第２の指標を記憶していない、と判別したことに応じて、前記アドレス履歴キャッシュ内の前記アドレスの位置の識別情報と、前記アドレスの全体よりも少ない前記アドレスの一部と、を含む、前記第１の要求に対応する圧縮パケットを生成すること、をプロセッサに実行させる、
    請求項１６のコンピュータ可読記憶媒体。
18. 前記プログラム命令は、
    前記第１の要求が発行のために選択され、前記第１の要求について前記選択されたキューの前記第１のエントリが、前記第１の指標を未だ記憶しており、前記第２の指標を未だ記憶している、と判別したことに応じて、前記アドレスを含む、前記第１の要求に対応する非圧縮パケットを生成すること、をプロセッサに実行させる、
    請求項１６のコンピュータ可読記憶媒体。
19. 前記プログラム命令は、
    前記キューに対応する前記アドレス履歴キャッシュ内の前記第１の要求に対応する前記アドレスを発見しなかったことに応じて、
    前記アドレスが前記アドレス履歴キャッシュ内で発見されなかったという指標を前記第１のエントリに記憶することと、
    前記アドレスの少なくとも一部を記憶するための前記アドレス履歴キャッシュ内の位置を識別することと、
    前記アドレスの一部を前記位置に記憶することと、
    前記位置の識別情報を前記位置に記憶することと、
    をプロセッサに実行させる、
    請求項１６のコンピュータ可読記憶媒体。
20. 前記プログラム命令は、
    前記第２の要求が発行のために選択されると判別したことに応じて、前記選択されたキュー内で割り当てられたエントリを有する、前記第２の要求より古い１つ以上のマッチする古い要求を検索することをプロセッサに実行させ、
    前記１つ以上のマッチする古い要求は、前記第２の要求と同じ送信元、及び、前記アドレス履歴キャッシュ内の位置の同じ識別情報を有する、
    請求項１６のコンピュータ可読記憶媒体。

Images