JP2022511377A - 並び替えの間のキャッシュ一貫性を維持する方法 - Google Patents
並び替えの間のキャッシュ一貫性を維持する方法 Download PDFInfo
- Publication number
- JP2022511377A JP2022511377A JP2021517642A JP2021517642A JP2022511377A JP 2022511377 A JP2022511377 A JP 2022511377A JP 2021517642 A JP2021517642 A JP 2021517642A JP 2021517642 A JP2021517642 A JP 2021517642A JP 2022511377 A JP2022511377 A JP 2022511377A
- Authority
- JP
- Japan
- Prior art keywords
- request
- address
- entry
- index
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1072—Decentralised address translation, e.g. in distributed shared memory systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/742—Route cache; Operation thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/745—Address table lookup; Address filtering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/622—Queue service order
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/624—Altering the ordering of packets in an individual queue
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/6295—Queue scheduling characterised by scheduling criteria using multiple queues, one for each individual QoS, connection, flow or priority
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/40—Specific encoding of data in memory or cache
- G06F2212/401—Compressed data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/656—Address space sharing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
Abstract
Description
Claims (20)
- 各々のタイプの要求を記憶するように構成された複数のキューと、
各々が要求アドレスを記憶するように構成された1つ以上のアドレス履歴キャッシュと、
制御ロジックと、を備え、
前記制御ロジックは、
アドレスを含む受信した第1の要求について、前記複数のキューのうち何れかのキューを選択することと、
前記第1の要求について、第1のエントリを選択されたキューに割り当てることと、
第1の指標と、第2の指標と、を前記第1のエントリに記憶することと、
を行うように構成されており、
前記第1の指標は、
前記アドレスが、前記1つ以上のアドレス履歴キャッシュのうち何れかのアドレス履歴キャッシュ内で発見されたことを示し、
前記第2の指標は、
第2の要求が、前記第1の要求と同じ送信元を有しており、アドレスが受信機に記憶されるという指標を含む前記選択されたキューのエントリに記憶されており、前記第1の要求より古い1つ以上の要求のうち最も新しい要求である、ことを判別したことに応じて、前記選択されたキューが、前記第2の要求によって前記アドレスの記憶のために割り当てられた第2のエントリを有することを示す、
装置。 - 前記制御ロジックは、
前記第1の要求が発行のために選択され、前記第1の要求について前記選択されたキューの前記第1のエントリが、前記第1の指標を未だ記憶しており、前記第2の指標を記憶していない、と判別したことに応じて、前記アドレス履歴キャッシュ内の前記アドレスの位置の識別情報と、前記アドレスの全体よりも少ない前記アドレスの一部と、を含む、前記第1の要求に対応する圧縮パケットを生成するように構成されている、
請求項1の装置。 - 前記制御ロジックは、
前記第1の要求が発行のために選択され、前記第1の要求について前記選択されたキューの前記第1のエントリが、前記第1の指標を未だ記憶しており、前記第2の指標を未だ記憶している、と判別したことに応じて、前記アドレスを含む、前記第1の要求に対応する非圧縮パケットを生成するように構成されている、
請求項1の装置。 - 前記制御ロジックは、
前記選択されたキューに対応する前記アドレス履歴キャッシュ内の前記第1の要求に対応する前記アドレスを発見しなかったことに応じて、
前記アドレスが前記アドレス履歴キャッシュ内で発見されなかったという指標を前記第1のエントリに記憶することと、
前記アドレスの少なくとも一部を記憶するための前記アドレス履歴キャッシュ内の位置を識別することと、
前記アドレスの一部を前記位置に記憶することと、
前記位置の識別情報を前記第1のエントリに記憶することと、
を行うように構成されている、
請求項1の装置。 - 前記制御ロジックは、
前記第2の要求が発行のために選択されると判別したことに応じて、前記選択されたキュー内で割り当てられたエントリを有する、前記第2の要求より古い1つ以上のマッチする古い要求を検索するように構成されており、
前記1つ以上のマッチする古い要求は、前記第2の要求と同じ送信元、及び、前記アドレス履歴キャッシュ内の位置の同じ識別情報を有する、
請求項1の装置。 - 前記制御ロジックは、
前記1つ以上のマッチする古い要求を発見したことに応じて、
前記1つ以上のマッチする古い要求の前記割り当てられたエントリ内のアドレス履歴キャッシュヒットの指標を消去することと、
前記1つ以上のマッチする古い要求の前記割り当てられたエントリ内の前記受信機に記憶するアドレスの指標を消去することと、
を行うように構成されている、
請求項5の装置。 - 前記制御ロジックは、
前記第2の要求が発行のために選択されると判別したことに応じて、前記選択されたキュー内の割り当てられたエントリを有する、前記第2の要求より新しい複数のマッチする新しい要求を検索するように構成されており、
前記複数のマッチする新しい要求は、前記第2の要求と同じ送信元、及び、前記アドレス履歴キャッシュ内の同じ位置の識別情報を有する、
請求項5の装置。 - 前記制御ロジックは、
前記1つ以上のマッチする新しい要求を発見したことに応じて、
前記第2の要求と、第3の要求より古い第4の要求と、の間のエイジによって、前記第3の要求を識別することであって、前記第4の要求に対する前記選択されたキュー内のエントリは、前記受信機のアドレス履歴キャッシュに記憶される前記第4の要求のアドレスを指定する指標を記憶する、ことと、
前記第3の要求のアドレスを前記受信機のアドレス履歴キャッシュに記憶するために前記第3の要求が前記第2の要求に依存することを指定する指標であって、識別された第3の要求に対する前記選択されたキューに記憶された指標を消去することと、
を行うよう構成されている、
請求項7の装置。 - 要求を、各々のタイプの要求を記憶するように構成された複数のキューに記憶することと、
要求アドレスを、1つ以上のアドレス履歴キャッシュに記憶することと、
アドレスを含む受信した第1の要求について、前記複数のキューのうち何れかのキューを選択することと、
前記第1の要求について、第1のエントリを選択されたキューに割り当てることと、
第1の指標と、第2の指標と、を前記第1のエントリに記憶することと、を含み、
前記第1の指標は、
前記アドレスが、前記1つ以上のアドレス履歴キャッシュのうち何れかのアドレス履歴キャッシュ内で発見されたことを示し、
前記第2の指標は、
第2の要求が、前記第1の要求と同じ送信元を有しており、アドレスが受信機に記憶されるという指標を含む前記選択されたキューのエントリに記憶されており、前記第1の要求より古い1つ以上の要求のうち最も新しい要求である、ことを判別したことに応じて、前記選択されたキューが、前記第2の要求によって前記アドレスの記憶のために割り当てられた第2のエントリを有することを示す、
方法。 - 前記第1の要求が発行のために選択され、前記第1の要求について前記選択されたキューの前記第1のエントリが、前記第1の指標を未だ記憶しており、前記第2の指標を記憶していない、と判別したことに応じて、前記アドレス履歴キャッシュ内の前記アドレスの位置の識別情報と、前記アドレスの全体よりも少ない前記アドレスの一部と、を含む、前記第1の要求に対応する圧縮パケットを生成することを含む、
請求項9の方法。 - 前記第1の要求が発行のために選択され、前記第1の要求について前記選択されたキューの前記第1のエントリが、前記第1の指標を未だ記憶しており、前記第2の指標を未だ記憶している、と判別したことに応じて、前記アドレスを含む、前記第1の要求に対応する非圧縮パケットを生成することを含む、
請求項9の方法。 - 前記選択されたキューに対応する前記アドレス履歴キャッシュ内の前記第1の要求に対応する前記アドレスを発見しなかったことに応じて、
前記アドレスが前記アドレス履歴キャッシュ内で発見されなかったという指標を前記第1のエントリに記憶することと、
前記アドレスの少なくとも一部を記憶するための前記アドレス履歴キャッシュ内の位置を識別することと、
前記アドレスの一部を前記位置に記憶することと、
前記位置の識別情報を前記第1のエントリに記憶することと、を含む、
請求項9の方法。 - 前記第2の要求が発行のために選択されると判別したことに応じて、前記選択されたキュー内で割り当てられたエントリを有する、前記第2の要求より古い1つ以上のマッチする古い要求を検索することを含み、
前記1つ以上のマッチする古い要求は、前記第2の要求と同じ送信元、及び、前記アドレス履歴キャッシュ内の位置の同じ識別情報を有する、
請求項9の方法。 - 前記1つ以上のマッチする古い要求を発見したことに応じて、
前記1つ以上のマッチする古い要求の前記割り当てられたエントリ内のアドレス履歴キャッシュヒットの指標を消去することと、
前記1つ以上のマッチする古い要求の前記割り当てられたエントリ内の前記受信機に記憶するアドレスの指標を消去することと、を含む、
請求項13の方法。 - 前記第2の要求が発行のために選択されると判別したことに応じて、前記キュー内の前記割り当てられたエントリを有する、前記第2の要求より新しい複数のマッチする新しい要求を検索することを含み、
前記複数のマッチする新しい要求は、前記第2の要求と同じ送信元、及び、前記アドレス履歴キャッシュ内の同じ位置の識別情報を有する、
請求項13の方法。 - プログラム命令を記憶するコンピュータ可読記憶媒体であって、
前記プログラム命令は、
要求を、各々のタイプの要求を記憶するように構成された複数のキューに記憶することと、
要求アドレスを、1つ以上のアドレス履歴キャッシュに記憶することと、
アドレスを含む受信した第1の要求について、前記複数のキューのうち何れかのキューを選択することと、
前記第1の要求について、第1のエントリを選択されたキューに割り当てることと、
第1の指標と、第2の指標と、を前記第1のエントリに記憶することと、
をプロセッサに実行させ、
前記第1の指標は、
前記アドレスが、前記1つ以上のアドレス履歴キャッシュのうち何れかのアドレス履歴キャッシュ内で発見されたことを示し、
前記第2の指標は、
第2の要求が、前記第1の要求と同じ送信元を有しており、アドレスが受信機に記憶されるという指標を含む前記選択されたキューのエントリに記憶されており、前記第1の要求より古い1つ以上の要求のうち最も新しい要求である、ことを判別したことに応じて、前記選択されたキューが、前記第2の要求によって前記アドレスの記憶のために割り当てられた第2のエントリを有することを示す、
コンピュータ可読記憶媒体。 - 前記プログラム命令は、
前記第1の要求が発行のために選択され、前記第1の要求について前記選択されたキューの前記第1のエントリが、前記第1の指標を未だ記憶しており、前記第2の指標を記憶していない、と判別したことに応じて、前記アドレス履歴キャッシュ内の前記アドレスの位置の識別情報と、前記アドレスの全体よりも少ない前記アドレスの一部と、を含む、前記第1の要求に対応する圧縮パケットを生成すること、をプロセッサに実行させる、
請求項16のコンピュータ可読記憶媒体。 - 前記プログラム命令は、
前記第1の要求が発行のために選択され、前記第1の要求について前記選択されたキューの前記第1のエントリが、前記第1の指標を未だ記憶しており、前記第2の指標を未だ記憶している、と判別したことに応じて、前記アドレスを含む、前記第1の要求に対応する非圧縮パケットを生成すること、をプロセッサに実行させる、
請求項16のコンピュータ可読記憶媒体。 - 前記プログラム命令は、
前記キューに対応する前記アドレス履歴キャッシュ内の前記第1の要求に対応する前記アドレスを発見しなかったことに応じて、
前記アドレスが前記アドレス履歴キャッシュ内で発見されなかったという指標を前記第1のエントリに記憶することと、
前記アドレスの少なくとも一部を記憶するための前記アドレス履歴キャッシュ内の位置を識別することと、
前記アドレスの一部を前記位置に記憶することと、
前記位置の識別情報を前記位置に記憶することと、
をプロセッサに実行させる、
請求項16のコンピュータ可読記憶媒体。 - 前記プログラム命令は、
前記第2の要求が発行のために選択されると判別したことに応じて、前記選択されたキュー内で割り当てられたエントリを有する、前記第2の要求より古い1つ以上のマッチする古い要求を検索することをプロセッサに実行させ、
前記1つ以上のマッチする古い要求は、前記第2の要求と同じ送信元、及び、前記アドレス履歴キャッシュ内の位置の同じ識別情報を有する、
請求項16のコンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/150,520 | 2018-10-03 | ||
US16/150,520 US11831565B2 (en) | 2018-10-03 | 2018-10-03 | Method for maintaining cache consistency during reordering |
PCT/US2019/039919 WO2020072112A1 (en) | 2018-10-03 | 2019-06-28 | Method for maintaining cache consistency during reordering |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022511377A true JP2022511377A (ja) | 2022-01-31 |
JP7108135B2 JP7108135B2 (ja) | 2022-07-27 |
Family
ID=67439386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021517642A Active JP7108135B2 (ja) | 2018-10-03 | 2019-06-28 | 並び替えの間のキャッシュ一貫性を維持する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11831565B2 (ja) |
EP (1) | EP3861450A1 (ja) |
JP (1) | JP7108135B2 (ja) |
KR (1) | KR102693393B1 (ja) |
CN (1) | CN112789603A (ja) |
WO (1) | WO2020072112A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11165777B2 (en) | 2019-05-30 | 2021-11-02 | Bank Of America Corporation | Controlling access to secure information resources using rotational datasets and dynamically configurable data containers |
US11138328B2 (en) | 2019-05-30 | 2021-10-05 | Bank Of America Corporation | Controlling access to secure information resources using rotational datasets and dynamically configurable data containers |
US11153315B2 (en) | 2019-05-30 | 2021-10-19 | Bank Of America Corporation | Controlling access to secure information resources using rotational datasets and dynamically configurable data containers |
US11199992B2 (en) * | 2019-07-15 | 2021-12-14 | Western Digital Technologies, Inc. | Automatic host buffer pointer pattern detection |
US11500581B2 (en) | 2020-09-25 | 2022-11-15 | Western Digital Technologies, Inc. | Efficient TLP fragmentations in extended LBA environment |
US11853218B2 (en) | 2020-11-20 | 2023-12-26 | Western Digital Technologies, Inc. | Semi and cached TLP coalescing |
US11537524B2 (en) | 2020-11-20 | 2022-12-27 | Western Digital Technologies, Inc. | Effective PCIe utilization by PCIe TLP coalescing |
US20220171717A1 (en) * | 2020-12-01 | 2022-06-02 | Advanced Micro Devices, Inc. | Adaptive out of order arbitration for numerous virtual queues |
US11983164B1 (en) | 2022-11-17 | 2024-05-14 | Bank Of America Corporation | System and method for data community detection via data network telemetry |
US12021731B1 (en) | 2023-01-05 | 2024-06-25 | Bank Of America Corporation | System and method for evaluating compliance of transmitted object data via data efficiency mapping |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070106874A1 (en) * | 2005-11-04 | 2007-05-10 | P.A. Semi, Inc. | R and C bit update handling |
US20180052631A1 (en) * | 2016-08-17 | 2018-02-22 | Advanced Micro Devices, Inc. | Method and apparatus for compressing addresses |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01208934A (ja) | 1988-02-16 | 1989-08-22 | Sumitomo Electric Ind Ltd | ノード装置 |
US20030041138A1 (en) | 2000-05-02 | 2003-02-27 | Sun Microsystems, Inc. | Cluster membership monitor |
US7224840B2 (en) * | 2000-10-26 | 2007-05-29 | International Business Machines Corporation | Method, system, and program for error recovery while decoding compressed data |
US7356026B2 (en) | 2000-12-14 | 2008-04-08 | Silicon Graphics, Inc. | Node translation and protection in a clustered multiprocessor system |
US20040010612A1 (en) | 2002-06-11 | 2004-01-15 | Pandya Ashish A. | High performance IP processor using RDMA |
US8185602B2 (en) | 2002-11-05 | 2012-05-22 | Newisys, Inc. | Transaction processing using multiple protocol engines in systems having multiple multi-processor clusters |
US7151544B2 (en) * | 2003-05-16 | 2006-12-19 | Sun Microsystems, Inc. | Method for improving texture cache access by removing redundant requests |
US7526607B1 (en) * | 2004-09-23 | 2009-04-28 | Juniper Networks, Inc. | Network acceleration and long-distance pattern detection using improved caching and disk mapping |
US7383423B1 (en) | 2004-10-01 | 2008-06-03 | Advanced Micro Devices, Inc. | Shared resources in a chip multiprocessor |
US8037281B2 (en) | 2005-04-07 | 2011-10-11 | Advanced Micro Devices, Inc. | Miss-under-miss processing and cache flushing |
US8804765B2 (en) * | 2005-06-21 | 2014-08-12 | Optis Wireless Technology, Llc | Dynamic robust header compression |
US20080024489A1 (en) | 2006-07-28 | 2008-01-31 | Robert Allen Shearer | Cache Utilization Optimized Ray Traversal Algorithm with Minimized Memory Bandwidth Requirements |
US8060226B2 (en) * | 2006-08-01 | 2011-11-15 | Creative Technology Ltd | Method and signal processing device to provide one or more fractional delay lines |
US8243757B2 (en) * | 2007-07-05 | 2012-08-14 | Ceragon Networks Ltd. | MAC header compression using a pointer |
US7519777B1 (en) * | 2008-06-11 | 2009-04-14 | International Business Machines Corporation | Methods, systems and computer program products for concomitant pair prefetching |
US20110055838A1 (en) | 2009-08-28 | 2011-03-03 | Moyes William A | Optimized thread scheduling via hardware performance monitoring |
US8904115B2 (en) | 2010-09-28 | 2014-12-02 | Texas Instruments Incorporated | Cache with multiple access pipelines |
US20180107591A1 (en) * | 2011-04-06 | 2018-04-19 | P4tents1, LLC | System, method and computer program product for fetching data between an execution of a plurality of threads |
US9294589B2 (en) * | 2011-06-22 | 2016-03-22 | Telefonaktiebolaget L M Ericsson (Publ) | Header compression with a code book |
US8996840B2 (en) | 2011-12-23 | 2015-03-31 | International Business Machines Corporation | I/O controller and method for operating an I/O controller |
US9424228B2 (en) | 2012-11-01 | 2016-08-23 | Ezchip Technologies Ltd. | High performance, scalable multi chip interconnect |
US9146877B2 (en) * | 2012-11-29 | 2015-09-29 | Infinidat Ltd. | Storage system capable of managing a plurality of snapshot families and method of snapshot family based read |
US9210072B2 (en) | 2013-03-08 | 2015-12-08 | Dell Products L.P. | Processing of multicast traffic in computer networks |
JP6194875B2 (ja) * | 2014-12-11 | 2017-09-13 | 日本電気株式会社 | キャッシュ装置、キャッシュシステム、キャッシュ方法、及びキャッシュプログラム |
US10320695B2 (en) | 2015-05-29 | 2019-06-11 | Advanced Micro Devices, Inc. | Message aggregation, combining and compression for efficient data communications in GPU-based clusters |
US10079916B2 (en) | 2015-08-13 | 2018-09-18 | Advanced Micro Devices, Inc. | Register files for I/O packet compression |
US9767028B2 (en) | 2015-10-30 | 2017-09-19 | Advanced Micro Devices, Inc. | In-memory interconnect protocol configuration registers |
US10397377B2 (en) * | 2016-03-27 | 2019-08-27 | Qualcomm Incorporated | Data compression for cellular internet of things (CIoT) |
US9793919B1 (en) | 2016-12-08 | 2017-10-17 | Advanced Micro Devices, Inc. | Compression of frequent data values across narrow links |
US10565122B2 (en) * | 2017-05-30 | 2020-02-18 | Microsoft Technology Licensing, Llc | Serial tag lookup with way-prediction |
-
2018
- 2018-10-03 US US16/150,520 patent/US11831565B2/en active Active
-
2019
- 2019-06-28 EP EP19744975.4A patent/EP3861450A1/en active Pending
- 2019-06-28 CN CN201980065151.6A patent/CN112789603A/zh active Pending
- 2019-06-28 KR KR1020217013439A patent/KR102693393B1/ko active IP Right Grant
- 2019-06-28 JP JP2021517642A patent/JP7108135B2/ja active Active
- 2019-06-28 WO PCT/US2019/039919 patent/WO2020072112A1/en unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070106874A1 (en) * | 2005-11-04 | 2007-05-10 | P.A. Semi, Inc. | R and C bit update handling |
US20180052631A1 (en) * | 2016-08-17 | 2018-02-22 | Advanced Micro Devices, Inc. | Method and apparatus for compressing addresses |
JP2019525354A (ja) * | 2016-08-17 | 2019-09-05 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | アドレスを圧縮するための方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2020072112A1 (en) | 2020-04-09 |
US11831565B2 (en) | 2023-11-28 |
KR102693393B1 (ko) | 2024-08-09 |
US20200112525A1 (en) | 2020-04-09 |
JP7108135B2 (ja) | 2022-07-27 |
KR20210064377A (ko) | 2021-06-02 |
EP3861450A1 (en) | 2021-08-11 |
CN112789603A (zh) | 2021-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7108135B2 (ja) | 並び替えの間のキャッシュ一貫性を維持する方法 | |
KR102402630B1 (ko) | 캐시 제어 인지 메모리 컨트롤러 | |
US10152434B2 (en) | Efficient arbitration for memory accesses | |
US11429281B2 (en) | Speculative hint-triggered activation of pages in memory | |
US20220091980A1 (en) | Memory access response merging in a memory hierarchy | |
US20190266102A1 (en) | Cache drop feature to increase memory bandwidth and save power | |
US10049035B1 (en) | Stream memory management unit (SMMU) | |
US11232033B2 (en) | Application aware SoC memory cache partitioning | |
JP7540102B2 (ja) | アドレス変換タイプパケットの伝送 | |
US7454580B2 (en) | Data processing system, processor and method of data processing that reduce store queue entry utilization for synchronizing operations | |
US10540304B2 (en) | Power-oriented bus encoding for data transmission | |
CN117940908A (zh) | 动态分配高速缓存存储器作为ram | |
WO2000052584A1 (en) | Data buffer with priority-based data storage | |
KR102584507B1 (ko) | 링크 계층 데이터 패킹 및 패킷 흐름 제어 기법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7108135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |