JP7095136B2 - Flexible wiring for low temperature applications - Google Patents

Flexible wiring for low temperature applications Download PDF

Info

Publication number
JP7095136B2
JP7095136B2 JP2021037304A JP2021037304A JP7095136B2 JP 7095136 B2 JP7095136 B2 JP 7095136B2 JP 2021037304 A JP2021037304 A JP 2021037304A JP 2021037304 A JP2021037304 A JP 2021037304A JP 7095136 B2 JP7095136 B2 JP 7095136B2
Authority
JP
Japan
Prior art keywords
layer
elongated flexible
electromagnetic shielding
flexible wiring
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021037304A
Other languages
Japanese (ja)
Other versions
JP2021090075A (en
Inventor
ジョン・マルティニス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Priority to JP2021037304A priority Critical patent/JP7095136B2/en
Publication of JP2021090075A publication Critical patent/JP2021090075A/en
Priority to JP2022100479A priority patent/JP7460690B2/en
Application granted granted Critical
Publication of JP7095136B2 publication Critical patent/JP7095136B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示は、超伝導量子ビットを使用する量子プロセッサなどの、低温用途のためのフレキシブル配線に関する。 The present disclosure relates to flexible wiring for low temperature applications such as quantum processors using superconducting qubits.

量子コンピューティングは、特定の計算を従来のデジタルコンピュータよりも効率的に実行するために、基底状態の重ね合わせやエンタングルメントなどの量子効果を利用する比較的新しいコンピューティング方法である。情報をビットの形(たとえば、「1」または「0」)で記憶および操作するデジタルコンピュータとは対照的に、量子コンピューティングシステムは量子ビットを使用して情報を操作することができる。量子ビットは、複数の状態(たとえば、「0」状態と「1」状態の両方のデータ)の重ね合わせを可能にする量子デバイス、および/または複数の状態のデータ自体の重ね合わせを指すことができる。従来の用語によれば、量子システムにおける「0」状態と「1」状態の重ね合わせは、たとえば、α|0>+β|1>として表され得る。デジタルコンピュータの「0」状態と「1」状態は、それぞれ量子ビットの|0>および|1>基底状態に類似している。値|α|は、量子ビットが|0>状態にある確率を表し、値|β|は、量子ビットが|1>基底状態にある確率を表す。 Quantum computing is a relatively new computing method that utilizes quantum effects such as ground state superposition and entanglement to perform specific calculations more efficiently than traditional digital computers. In contrast to digital computers, which store and manipulate information in the form of bits (eg, "1" or "0"), qubits can be used to manipulate information. A qubit can refer to a quantum device that allows superposition of multiple states (eg, data in both "0" and "1" states) and / or superposition of the data in multiple states themselves. can. According to conventional terms, the superposition of "0" and "1" states in a quantum system can be represented, for example, as α | 0> + β | 1>. The "0" and "1" states of a digital computer are similar to the | 0> and | 1> ground states of a qubit, respectively. The value | α | 2 represents the probability that the qubit is in the | 0> state, and the value | β | 2 represents the probability that the qubit is in the | 1> ground state.

一般に、いくつかの態様では、本開示の主題は、細長いフレキシブル基板と、細長いフレキシブル基板の第1の側にアレイ状に配置された複数の導電性トレースと、細長いフレキシブル基板の第2の側の電磁遮蔽層とを含むフレキシブル配線などのデバイスにおいて具現化され得、第2の側は第1の側の反対側にあり、細長いフレキシブル基板は、電磁遮蔽層が、第1の導電性トレースと第2の導電性トレースとの間に電磁遮蔽を提供するように、第1の導電性トレースと第2の導電性トレースの間に折畳み領域を含む。 In general, in some embodiments, the subject matter of the present disclosure is an elongated flexible substrate, a plurality of conductive traces arranged in an array on the first side of the elongated flexible substrate, and a second side of the elongated flexible substrate. It can be embodied in devices such as flexible wiring that include an electromagnetic shielding layer, the second side is on the opposite side of the first side, and the elongated flexible substrate has the electromagnetic shielding layer with the first conductive trace and the first. A folding region is included between the first conductive trace and the second conductive trace so as to provide electromagnetic shielding between the two conductive traces.

デバイスの実装形態は、次の機能のうちの1つまたは複数を含み得る。たとえば、いくつかの実装形態では、折畳み領域はフレキシブル基板に隆起バンドを含み、細長い隆起バンドの長さは、第1の導電性トレースと第2の導電性トレースの長さに平行に延びている。 The device implementation may include one or more of the following functions: For example, in some implementations, the folding region contains a raised band in the flexible substrate, and the length of the elongated raised band extends parallel to the length of the first conductive trace and the second conductive trace. ..

いくつかの実装形態では、フレキシブル配線は折畳み領域に第1の細長い溝を含み、第1の細長い溝の長さは、第1の導電性トレースの長さと第2の導電性トレースの長さに平行である。 In some implementations, the flexible wiring includes a first elongated groove in the folding region, where the length of the first elongated groove is the length of the first conductive trace and the length of the second conductive trace. It is parallel.

第1の細長い溝は、細長いフレキシブル基板の第1の側または第2の側へと延びていてもよい。フレキシブル配線は、折畳み領域に第2の細長い溝を含み得、第2の細長い溝の長さは第1の導電性トレースの長さおよび第2の導電性トレースの長さと平行であり、第1の細長い溝は基板の第1の側にあり、第2の細長い溝は基板の第2の側にある。第1の細長い溝は、電磁遮蔽層へと延びていてもよい。第1の細長い溝は、細長いフレキシブル性基板へと延びていてもよい。 The first elongated groove may extend to the first side or the second side of the elongated flexible substrate. The flexible wiring may include a second elongated groove in the folding region, the length of the second elongated groove being parallel to the length of the first conductive trace and the length of the second conductive trace, the first. The elongated groove is on the first side of the substrate and the second elongated groove is on the second side of the substrate. The first elongated groove may extend to the electromagnetic shielding layer. The first elongated groove may extend into an elongated flexible substrate.

いくつかの実装形態では、複数の導電性トレースのうちの少なくとも1つの導電性トレースは二重層を含み、二重層は、超伝導体層と、超伝導体層上の金属層とを有する。超伝導体層は、ニオブまたはNbTiを含み得る。金属層は銅または銅合金を含み得る。 In some implementations, the conductive trace of at least one of the plurality of conductive traces comprises a double layer, the double layer having a superconductor layer and a metal layer on the superconductor layer. The superconductor layer may contain niobium or NbTi. The metal layer may include copper or a copper alloy.

いくつかの実装形態では、電磁遮蔽層は二重層を備え、二重層は、超伝導体層と、超伝導体層上の金属層とを含む。超伝導体層は、ニオブまたはNbTiを含み得る。金属層は、銅または銅合金を含み得る。 In some implementations, the electromagnetic shielding layer comprises a bilayer, which comprises a superconductor layer and a metal layer on the superconductor layer. The superconductor layer may contain niobium or NbTi. The metal layer may include copper or a copper alloy.

いくつかの実装形態では、電磁遮蔽層は、複数の導電性トレースの長さに対して直交する向きの長さを有する複数のマイクロストリップを含む。 In some embodiments, the electromagnetic shielding layer comprises a plurality of microstrips having lengths oriented orthogonal to the length of the plurality of conductive traces.

一般に、いくつかの他の態様では、本開示の主題は、第1の細長いフレキシブル層と、第1の細長いフレキシブル層に接合された第2の細長いフレキシブル層と、第1の細長いフレキシブル層と第2の細長いフレキシブル層との間の接合界面(bond interface)に配置された複数の導電性トレースと、第1の細長いフレキシブル層の主面上の第1の電磁遮蔽層と、第2の細長いフレキシブル層の主面上の第2の電磁遮蔽層と、第1の細長いフレキシブル層を通って延びるビアであって、超伝導体ビアコンタクトを含む、ビアとを含む、フレキシブル配線などのデバイスにおいて具現化され得る。 In general, in some other aspects, the subject matter of the present disclosure is a first elongated flexible layer, a second elongated flexible layer joined to the first elongated flexible layer, a first elongated flexible layer and a first. A plurality of conductive traces arranged at a bond interface between two elongated flexible layers, a first electromagnetic shielding layer on the main surface of the first elongated flexible layer, and a second elongated flexible layer. Vias extending through a second electromagnetic shielding layer on the main surface of the layer and a first elongated flexible layer, embodied in devices such as flexible wiring, including vias including superconductor via contacts. Can be done.

フレキシブル配線の実装形態は、次の機能のうちの1つまたは複数を含み得る。たとえば、いくつかの実装形態では、ビアは接着剤層を含み、超伝導体ビアコンタクトは接着剤層上に形成される。 Flexible wiring implementations may include one or more of the following functions: For example, in some implementations, vias include an adhesive layer and superconductor via contacts are formed on the adhesive layer.

いくつかの実装形態では、ビアは第1の電磁遮蔽層から複数の導電性トレースのうちの少なくとも1つの導電性トレースまで延び、超伝導体ビアコンタクトは、第1の電磁遮蔽層と、少なくとも1つの導電性トレースとに接続される。 In some embodiments, the via extends from the first electromagnetic shielding layer to at least one of the plurality of conductive traces, and the superconductor via contact is with the first electromagnetic shielding layer and at least one. Connected to two conductive traces.

いくつかの実装形態では、ビアは第1の電磁遮蔽層から第2の電磁遮蔽層まで延び、超伝導体ビアコンタクトは、第1の電磁遮蔽層と、少なくとも1つの導電性トレースとに接続される。 In some implementations, vias extend from the first electromagnetic shielding layer to the second electromagnetic shielding layer, and superconductor via contacts are connected to the first electromagnetic shielding layer and at least one conductive trace. Beer.

一般に、他の態様では、本開示の主題は、第1の細長いフレキシブル基板と、第1の細長いフレキシブル基板の第1の側にアレイ状に配置された第1の複数の導電性トレースと、第1の細長いフレキシブル基板の第2の側の第1の電磁遮蔽層であって、第1の細長いフレキシブル基板の第2の側が、第1の細長いフレキシブル基板の第1の側の反対側にある、第1の電磁遮蔽層とを備える、第1のフレキシブル配線と、第2の細長いフレキシブル基板と、第2の細長いフレキシブル基板の第1の側にアレイ状に配置された第2の複数の導電性トレースと、第2の細長いフレキシブル基板の第2の側の第2の電磁遮蔽層であって、第2の細長いフレキシブル基板の第2の側が、第2の細長いフレキシブル基板の第1の側の反対側にある、第2の電磁遮蔽層とを含む、第2のフレキシブル配線と、を含むデバイスにおいて具現化され得、第1のフレキシブル配線は、突合せ接合を通じて第2のフレキシブル配線に結合される。 In general, in other aspects, the subject matter of the present disclosure is a first elongated flexible substrate and a first plurality of conductive traces arranged in an array on the first side of the first elongated flexible substrate. A first electromagnetic shielding layer on the second side of one elongated flexible substrate, wherein the second side of the first elongated flexible substrate is on the opposite side of the first side of the first elongated flexible substrate. A first flexible wiring provided with a first electromagnetic shielding layer, a second elongated flexible substrate, and a second plurality of conductive pieces arranged in an array on the first side of the second elongated flexible substrate. The trace and the second electromagnetic shielding layer on the second side of the second elongated flexible substrate, the second side of the second elongated flexible substrate is opposite to the first side of the second elongated flexible substrate. It can be embodied in a device comprising a second flexible wiring, including a second electromagnetic shielding layer on the side, the first flexible wiring being coupled to the second flexible wiring through butt junction.

デバイスの実装形態は、次の機能のうちの1つまたは複数を含み得る。たとえば、いくつかの実装形態では、突合せ接合は、第1の複数の導電性トレースからの第1の導電性トレースを第2の複数の導電性トレースからの第1の導電性トレースに接続するワイヤボンドを含む。 The device implementation may include one or more of the following functions: For example, in some implementations, the butt joint is a wire that connects the first conductive trace from the first plurality of conductive traces to the first conductive trace from the second plurality of conductive traces. Including bond.

いくつかの実装形態では、突合せ接合は、第1の複数の導電性トレースからの第1の導電性トレースを第2の複数の導電性トレースからの第1の導電性トレースに接続するはんだブリッジを含む。 In some implementations, the butt joint provides a solder bridge that connects the first conductive trace from the first plurality of conductive traces to the first conductive trace from the second plurality of conductive traces. include.

いくつかの実装形態では、デバイスは、第1の電磁遮蔽層および第2の電磁遮蔽層に固定され熱接触している金属ブロックを含む。 In some embodiments, the device comprises a first electromagnetically shielded layer and a metal block that is fixed and in thermal contact with the second electromagnetically shielded layer.

一般に、他の態様では、本開示の主題は、第1の細長いフレキシブル基板と、第1の細長いフレキシブル基板内の接合界面に配置された第1の複数の導電性トレースと、第1の細長いフレキシブル基板の第1の主面上の第1の電磁遮蔽層と、第1の細長いフレキシブル基板の第2の主面上の第2の電磁遮蔽層と、を含む、第1のフレキシブル配線と、第2の細長いフレキシブル基板と、第2の細長いフレキシブル基板内の接合界面に配置された第2の複数の導電性トレースと、第2の細長いフレキシブル基板の第1の主面上の第3の電磁遮蔽層と、第2の細長いフレキシブル基板の第2の主面上の第4の電磁遮蔽層とを含む、第2のフレキシブル配線デバイスとにおいて具現化され得、第1のフレキシブル配線は、突合せ接合を通じて第2のフレキシブル配線に電気的に接続されている。 In general, in other aspects, the subject matter of the present disclosure is a first elongated flexible substrate, a first plurality of conductive traces located at a junction interface within the first elongated flexible substrate, and a first elongated flexible substrate. A first flexible wiring comprising a first electromagnetic shielding layer on a first main surface of a substrate and a second electromagnetic shielding layer on a second main surface of a first elongated flexible substrate. Two elongated flexible substrates, a second plurality of conductive traces located at the junction interface within the second elongated flexible substrate, and a third electromagnetic shield on the first main surface of the second elongated flexible substrate. It can be embodied in a second flexible wiring device, including a layer and a fourth electromagnetic shielding layer on the second main surface of the second elongated flexible substrate, the first flexible wiring through butt junction. It is electrically connected to the second flexible wiring.

デバイスの実装形態は、次の機能のうちの1つまたは複数を含み得る。たとえば、いくつかの実装形態では、第1の細長いフレキシブル基板は、第1の複数の導電性トレースの第1の導電性トレースが露出される第1のキャビティを含み、第2の細長いフレキシブル基板は、第2の複数の導電性トレースの第1の導電性トレースが露出される第2のキャビティを備える。突合せ接合は、第1の複数の導電性トレースの露出した第1の導電性トレースを第2の複数の導電性トレースの露出した第1の導電性トレースに接続するワイヤボンドを含み得る。 The device implementation may include one or more of the following functions: For example, in some implementations, the first elongated flexible substrate comprises a first cavity in which the first conductive traces of the first plurality of conductive traces are exposed, and the second elongated flexible substrate. , A second cavity to which the first conductive trace of the second plurality of conductive traces is exposed. The butt joint may include a wire bond connecting the exposed first conductive trace of the first plurality of conductive traces to the exposed first conductive trace of the second plurality of conductive traces.

いくつかの実装形態では、突合せ接合は、第1の複数の導電性トレースの露出した第1の導電性トレースを第2の複数の導電性トレースの露出した第1の導電性トレースに接続するはんだブリッジを含み得る。 In some implementations, the butt joint is a solder that connects the exposed first conductive trace of the first plurality of conductive traces to the exposed first conductive trace of the second plurality of conductive traces. May include bridges.

いくつかの実装形態では、デバイスは、第1の電磁遮蔽層および第3の電磁遮蔽層に固定され熱接触している第1の金属ブロックをさらに含む。本デバイスは、第2の電磁遮蔽層および第4の電磁遮蔽層に固定され熱接触している第2の金属ブロックをさらに含み得る。 In some embodiments, the device further comprises a first electromagnetic shielding layer and a first metal block that is fixed and in thermal contact with the third electromagnetic shielding layer. The device may further include a second electromagnetic shielding layer and a second metal block that is fixed and in thermal contact with the fourth electromagnetic shielding layer.

一般に、他の態様では、本開示の主題は、第1の温度範囲内に保持されるように構成された第1の段階を含むクライオスタットと、第1の段階内の量子情報処理システムと、第1の段階内にあり、量子情報処理システムに結合されたフレキシブル配線とを含むシステムにおいて具現化され得、フレキシブル配線は、細長いフレキシブル基板と、細長いフレキシブル基板の第1の側にアレイ状に配置された複数の導電性トレースと、細長いフレキシブル基板の第2の側の電磁遮蔽層とを含むフレキシブル配線などのデバイスにおいて具現化され得、第2の側は第1の側の反対側にあり、細長いフレキシブル基板は、電磁遮蔽層が、第1の導電性トレースと第2の導電性トレースとの間に電磁遮蔽を提供するように、第1の導電性トレースと第2の導電性トレースの間に折畳み領域を含む。 In general, in other aspects, the subject matter of the present disclosure is a cryostat comprising a first stage configured to be kept within a first temperature range, a quantum information processing system within the first stage, and a first. Within step 1 and can be embodied in a system that includes flexible wiring coupled to a quantum information processing system, the flexible wiring is arranged in an array on the elongated flexible substrate and the first side of the elongated flexible substrate. Can be embodied in devices such as flexible wiring, including multiple conductive traces and an electromagnetic shielding layer on the second side of an elongated flexible substrate, the second side being opposite to the first side and elongated. The flexible substrate is provided between the first conductive trace and the second conductive trace so that the electromagnetic shielding layer provides electromagnetic shielding between the first conductive trace and the second conductive trace. Includes folding area.

一般に、他の態様では、本開示の主題は、第1の温度範囲内に保持されるように構成された第1の段階を含むクライオスタットと、第1の段階内の量子情報処理システムと、第1の段階内にあり、量子情報処理システムに結合されたフレキシブル配線とを含むシステムにおいて具現化され得、フレキシブル配線は、第1の細長いフレキシブル層と、第1の細長いフレキシブル層に接合された第2の細長いフレキシブル層と、第1の細長いフレキシブル層と第2の細長いフレキシブル層との間の接合界面に配置された複数の導電性トレースと、第1の細長いフレキシブル層の主面上の第1の電磁遮蔽層と、第2の細長いフレキシブル層の主面上の第2の電磁遮蔽層と、第1の細長いフレキシブル層を通って延びるビアであって、超伝導体ビアコンタクトを含む、ビアとを含む。 In general, in other aspects, the subject matter of the present disclosure is a cryostat comprising a first stage configured to be kept within a first temperature range, a quantum information processing system within the first stage, and a first. Within step 1, it can be embodied in a system that includes flexible wiring coupled to a quantum information processing system, the flexible wiring being joined to a first elongated flexible layer and a first elongated flexible layer. A plurality of conductive traces arranged at the junction interface between the two elongated flexible layers and the first elongated flexible layer and the second elongated flexible layer, and the first on the main surface of the first elongated flexible layer. And vias that extend through the electromagnetic shielding layer, the second electromagnetic shielding layer on the main surface of the second elongated flexible layer, and the first elongated flexible layer, including the superconductor via contact. including.

本明細書で説明される主題の特定の実装形態は、以下の利点のうちの1つまたは複数を実現することができる。たとえば、いくつかの実装形態では、フレキシブル配線の折畳み領域が信号トレース間の電磁遮蔽を提供する。遮蔽は、基板内にビアホールを形成する必要なしに、クロストークを低減することができる。いくつかの実装形態では、基板内にビアが提供されると、信号の完全性の改善とクロストークの低減を可能にする超伝導材料(たとえば、ニオブ)でビアが充填され得る。さらに、超伝導である材料はDC抵抗を示さないため、ビアの金属は抵抗加熱につながらない。いくつかの実装形態では、フレキシブル配線により、同軸ケーブルを使用する装置と比較して、クライオスタット内に含まれるデバイス(たとえば、量子情報処理システムなど)に接続され得るワイヤの数と密度を大幅に増やすことが可能になる。さらに、同軸ケーブルの代わりにフレキシブル配線を使用することによって、同軸ケーブルによって必要とされるスペースが、電気的接続提供以外の目的のために解放され得る。いくつかの実装形態では、フレキシブル配線は、比較的低い熱伝導率、したがって低い熱負荷を提供する、銅、銅合金(たとえば、真鍮)、または超伝導体(たとえば、NbTi)などの材料を利用する。さらに、いくつかの実装形態では、フレキシブル配線に関連付けられる製造コストは、同軸ケーブルに依存する装置よりもワイヤごとに低くなる場合がある。いくつかの実装形態では、同軸ケーブルコネクタの代わりに突合せ接合を使用して、フレキシブル配線が他のフレキシブル配線に接合され得る。同軸ケーブルコネクタの代わりに突合せ接合を使用することによって、多数の接続が確立され得る。また、突合せ接合を使用すると、そうでなければ同軸ケーブルコネクタによって使用されるクライオスタット内のスペースを解放し得る。さらに、いくつかの実装形態では、特に多数の接続が行われる必要がある場合に、突合せ接合は、回路基板をはんだ付けするよりも低コストの製造技法を提供する。 Certain embodiments of the subject matter described herein can realize one or more of the following advantages: For example, in some implementations, the folded area of the flexible wiring provides electromagnetic shielding between signal traces. Shielding can reduce crosstalk without the need to form via holes in the substrate. In some implementations, once the vias are provided in the substrate, the vias can be filled with a superconducting material (eg, niobium) that allows for improved signal integrity and reduced crosstalk. Furthermore, since superconducting materials do not exhibit DC resistance, via metals do not lead to resistance heating. In some embodiments, flexible wiring significantly increases the number and density of wires that can be connected to devices contained within the cryostat (eg, quantum information processing systems) compared to devices that use coaxial cables. Will be possible. Moreover, by using flexible wiring instead of coaxial cable, the space required by coaxial cable can be freed for purposes other than providing electrical connectivity. In some implementations, flexible wiring utilizes materials such as copper, copper alloys (eg brass), or superconductors (eg NbTi) that provide relatively low thermal conductivity and thus low thermal load. do. Moreover, in some implementations, the manufacturing costs associated with flexible wiring may be lower per wire than equipment that relies on coaxial cable. In some implementations, butt joints can be used instead of coaxial cable connectors to join flexible wiring to other flexible wiring. By using butt joints instead of coaxial cable connectors, multiple connections can be established. Also, butt joints can free up space in cryostats that would otherwise be used by coaxial cable connectors. Moreover, in some implementations, butt joints provide a lower cost manufacturing technique than soldering circuit boards, especially when a large number of connections need to be made.

1つまたは複数の実装形態の詳細は、添付の図面および以下の説明に記載される。他の特徴および利点は、説明、図面、および特許請求の範囲から明らかになるであろう。 Details of one or more implementations are given in the accompanying drawings and the following description. Other features and advantages will become apparent from the description, drawings, and claims.

量子情報処理システムを冷却するための冷却システムの一例を示す概略図である。It is a schematic diagram which shows an example of the cooling system for cooling a quantum information processing system. フレキシブル配線の一例を示す概略図である。It is a schematic diagram which shows an example of flexible wiring. フレキシブル配線の一例を示す概略図である。It is a schematic diagram which shows an example of flexible wiring. フレキシブル配線の一例を示す概略図である。It is a schematic diagram which shows an example of flexible wiring. フレキシブル配線の一例を示す概略図である。It is a schematic diagram which shows an example of flexible wiring. フレキシブル配線用の修正された突合せ接合ボンドの一例を示す概略図である。It is a schematic diagram which shows an example of the modified butt-joining bond for flexible wiring. フレキシブル配線用の修正された突合せ接合ボンドの一例を示す概略図である。It is a schematic diagram which shows an example of the modified butt-joining bond for flexible wiring. 図7Aに示されるフレキシブル配線の側面図である。It is a side view of the flexible wiring shown in FIG. 7A.

量子コンピューティングでは、量子コンピュータの量子ビット(qubit)に記憶されている量子情報をコヒーレントに処理する必要がある。超伝導量子コンピューティングは、量子情報処理システムが部分的に超伝導材料から形成される固体量子コンピューティング技術の有望な実装形態である。超伝導量子ビットなどの固体量子コンピューティング技術を採用した量子情報処理システムを運用するために、システムは、たとえば数十mKといった非常に低い温度に維持される。システムの極端な冷却は、超伝導材料を臨界温度以下に保ち、望ましくない状態遷移を回避するのに役立つ。そのような低温を維持するために、量子情報処理システムは、希釈冷凍機などのクライオスタット内で動作される場合がある。いくつかの実装形態では、そのようなクライオスタットの限られた冷却能力は、はるかに大きな冷却能力が利用可能であり、散逸回路が量子情報処理システム内の量子ビットを乱す可能性が低い、より高温の環境で制御信号が生成されることを必要とする。制御信号は、同軸ケーブルなどの遮蔽されたインピーダンス制御GHz対応送信線を使用して、量子情報処理システムに送信され得る。 In quantum computing, it is necessary to coherently process quantum information stored in a qubit of a quantum computer. Superconducting quantum computing is a promising implementation of solid-state quantum computing technology in which quantum information processing systems are partially formed from superconducting materials. In order to operate a quantum information processing system that employs solid-state quantum computing technology such as superconducting qubits, the system is maintained at a very low temperature, for example, several tens of mK. Extreme cooling of the system helps keep the superconducting material below the critical temperature and avoids unwanted state transitions. To maintain such a low temperature, the quantum information processing system may be operated in a cryostat such as a dilution refrigerator. In some embodiments, the limited cooling capacity of such cryostats is available at much higher cooling capacity, and the higher temperatures are less likely to cause the dissipative circuit to disturb the qubits in the quantum information processing system. It is necessary that the control signal is generated in the environment of. The control signal can be transmitted to the quantum information processing system using a shielded impedance controlled GHz capable transmit line such as a coaxial cable.

量子情報処理システムにおいて利用される量子ビットの数は、近い将来に大幅に増加する(たとえば、数万、数十万、数百万以上)ことが予想される。量子ビットの数が増加すると、量子ビットを駆動するために、また量子情報処理システムによって実行される動作から出力を読み取るために必要な送信線(たとえば、制御線およびデータ線)の数も大幅に増加する可能性がある。 The number of qubits used in quantum information processing systems is expected to increase significantly in the near future (eg, tens of thousands, hundreds of thousands, millions or more). As the number of qubits increases, so does the number of transmission lines (eg, control lines and data lines) needed to drive the qubits and to read the output from the operations performed by the quantum information processing system. May increase.

本開示は、超伝導量子情報処理システムなどの低温用途向けの配線を対象とし、特定の実装形態では、配線により、送信線間の低クロストークと低熱負荷を維持しながら、送信線密度が大幅に増加することが可能になる。さらに、本明細書に開示されるデバイスおよび方法は、特定の実装形態では、同軸ケーブルなどのかさばる送信線の低コストの代替を提供し得る。 The present disclosure is intended for wiring for low temperature applications such as superconducting quantum information processing systems, and in certain implementations, wiring results in significant transmission line density while maintaining low crosstalk and low thermal load between transmission lines. It will be possible to increase to. Moreover, the devices and methods disclosed herein may provide a low cost alternative to bulky transmission lines such as coaxial cables in certain implementations.

図1は、量子情報処理システムを冷却するための冷却システム100の一例を示す概略図である。例示的な冷却システム100は、量子情報処理システム110が含まれ得るクライオスタット102を含む。クライオスタット102は、量子情報処理システム110を取り巻く周囲環境を、システム110で動作を実行するために適した温度まで冷却する。たとえば、量子情報処理システム110が超伝導量子ビットを有する量子プロセッサを含む実装形態では、クライオスタット102は、量子プロセッサを取り巻く周囲環境を超伝導材料の臨界温度以下の温度、たとえば、約20mKに至るまで、または約10mKまで冷却し得る。超伝導量子情報処理システムにおいて使用され得る超伝導材料の例は、Al(Tc=1.2K)、In(Tc=3.4K)、およびNb(Tc=9.3K)を含む。クライオスタット102は、ヘリウムおよび窒素などの液体または気体の寒剤を使用して冷却されてもよく、ヘリウムガスを使用する閉サイクルクライオクーラーで冷却されてもよい。場合によっては、量子情報処理システム110の回路素子は、マイクロ波周波数(たとえば、約300MHzから10GHzの間など、約300MHzから約100GHzの範囲の周波数)で動作する。したがって、クライオスタット102は、量子情報処理システム110との干渉をブロックするために外部および内部の電磁遮蔽を含み得る。 FIG. 1 is a schematic diagram showing an example of a cooling system 100 for cooling a quantum information processing system. An exemplary cooling system 100 includes a cryostat 102 that may include a quantum information processing system 110. The cryostat 102 cools the ambient environment surrounding the quantum information processing system 110 to a temperature suitable for performing operations in the system 110. For example, in an embodiment in which the quantum information processing system 110 includes a quantum processor having superconducting qubits, the cryostat 102 sets the ambient environment surrounding the quantum processor to a temperature below the critical temperature of the superconducting material, for example, about 20 mK. , Or can be cooled to about 10 mK. Examples of superconducting materials that can be used in superconducting quantum information processing systems include Al (Tc = 1.2K), In (Tc = 3.4K), and Nb (Tc = 9.3K). The cryostat 102 may be cooled with a liquid or gaseous cryogen such as helium and nitrogen, or with a closed cycle cryocooler using helium gas. In some cases, the circuit elements of the quantum information processing system 110 operate at microwave frequencies (for example, frequencies in the range of about 300 MHz to about 100 GHz, such as between about 300 MHz and 10 GHz). Therefore, the cryostat 102 may include external and internal electromagnetic shielding to block interference with the quantum information processing system 110.

いくつかの実装形態では、クライオスタットは、大きな温度差にわたる複数の熱的に分離された段階(たとえば、希釈冷凍機の異なる段階)を含む。たとえば、例示的なクライオスタット102は、複数の段階101、103、および105を含む。第1の段階101は第1の温度範囲T1に維持され得、第2の段階103は第1の温度T1より低い第2の温度範囲T2に維持され得、第3の段階105は第2の温度T2より低い第3の温度範囲T3に維持され得る。たとえば、第3の温度範囲T3は、量子情報処理システム110において使用される超伝導材料の臨界温度Tc以下、たとえば、T2≒10~20mKであり得る。対照的に、第2の段階103は、第3の段階105よりも高い温度に維持され得る。たとえば、第2の段階103は、3K未満で20mKを超える温度範囲T2内に維持され得る。第1の段階101は、第2の段階103よりも高い温度範囲内に維持され得る。たとえば、第1の段階101は、300K未満で3Kを超える温度範囲T1内に維持され得る。図1の例では3つの段階のみが示されているが、クライオスタットは異なる温度レベルで追加の段階を含むことができる。たとえば、場合によっては、クライオスタットは、それぞれ第4の温度範囲T4および第5の温度範囲T5内に保持される第4および第5の段階を含み得る。クライオスタットの各温度段階は、通常、たとえば、次の温度段階までの長さが数cmにわたる。 In some embodiments, the cryostat comprises multiple thermally separated stages over large temperature differences (eg, different stages of the dilution refrigerator). For example, the exemplary cryostat 102 includes a plurality of stages 101, 103, and 105. The first step 101 can be maintained in the first temperature range T1, the second step 103 can be maintained in the second temperature range T2 lower than the first temperature T1, and the third step 105 can be maintained in the second temperature range T2. It can be maintained in a third temperature range T3, which is lower than the temperature T2. For example, the third temperature range T3 may be less than or equal to the critical temperature Tc of the superconducting material used in the quantum information processing system 110, for example, T2 ≈ 10 to 20 mK. In contrast, the second step 103 can be maintained at a higher temperature than the third step 105. For example, the second step 103 may be maintained within the temperature range T2 below 3K and above 20mK. The first step 101 can be maintained within a higher temperature range than the second step 103. For example, the first step 101 may be maintained within the temperature range T1 below 300K and above 3K. Although only three stages are shown in the example of FIG. 1, the cryostat can include additional stages at different temperature levels. For example, in some cases, the cryostat may include fourth and fifth steps held within a fourth temperature range T4 and a fifth temperature range T5, respectively. Each temperature step of the cryostat usually spans several centimeters, for example, to the next temperature step.

クライオスタット102内の各段階は、境界104、106によって分離され得る。境界104、106は、一定温度に保持された熱シンクを含み得る。クライオスタット102の段階は、真空環境下で動作される。たとえば、第1の段階101、第2の段階103、および第3の段階105は、約1×10-7Torr以下の真空ベース圧力下で動作され得る。量子情報処理システム110は、量子ビットなどの量子情報処理デバイスが形成された基板(たとえば、シリコンまたはサファイアなどの誘電体基板)を含み得る。量子ビットは、システム110の動作中に、量子ビットが有用な計算を実行するように、互いに結合可能であり得る。量子ビットに加えて、量子情報処理システム110は、測定読出しデバイス、量子ビットを結合するためのカプラデバイス、量子ビットを駆動および調整するための制御デバイスなどの、他のコンポーネントを含み得る。量子情報処理システム110は、第3の段階105内のサンプルマウント112に配置および/または固定されてもよい。 Each stage within the cryostat 102 can be separated by boundaries 104, 106. Boundaries 104, 106 may include a thermal sink held at a constant temperature. The stage of cryostat 102 is operated in a vacuum environment. For example, the first step 101, the second step 103, and the third step 105 can be operated under a vacuum base pressure of about 1 × 10-7 Torr or less. The quantum information processing system 110 may include a substrate on which a quantum information processing device such as a qubit is formed (for example, a dielectric substrate such as silicon or sapphire). The qubits may be coupled to each other during the operation of the system 110 so that the qubits perform useful calculations. In addition to the qubit, the quantum information processing system 110 may include other components such as a measurement and readout device, a coupler device for coupling the qubit, and a control device for driving and adjusting the qubit. The quantum information processing system 110 may be arranged and / or fixed to the sample mount 112 in the third stage 105.

量子情報処理システム110を制御し、そこからデータを読み取るために、量子情報処理システム110はクライオスタット102の外側に配置された制御電子機器150に結合され得る。図1に示される例では、制御電子機器150は、フレキシブル配線114、116を使用してクライオスタット102内の量子情報処理システム110に結合される。制御電子機器150または量子情報処理システム110によって生成される信号は、フレキシブル配線114、116を介して送信される。フレキシブル配線114、116は、たとえば、細長いフレキシブル基板の上または内部にある複数の導電性ワイヤを含む。フレキシブル配線114、116は、信号干渉からワイヤを保護するための電磁遮蔽を含み得る。さらに、配線114、116内のワイヤは、負荷からの信号反射を低減するために、量子情報処理システム110および制御電子機器150にインピーダンス整合され得る。 In order to control the quantum information processing system 110 and read data from it, the quantum information processing system 110 may be coupled to a control electronic device 150 located outside the cryostat 102. In the example shown in FIG. 1, the control electronic device 150 is coupled to the quantum information processing system 110 in the cryostat 102 using flexible wiring 114, 116. The signal generated by the control electronic device 150 or the quantum information processing system 110 is transmitted via the flexible wirings 114 and 116. Flexible wiring 114, 116 includes, for example, a plurality of conductive wires on or inside an elongated flexible substrate. Flexible wiring 114, 116 may include electromagnetic shielding to protect the wire from signal interference. Further, the wires in the wirings 114, 116 may be impedance matched to the quantum information processing system 110 and the control electronics 150 in order to reduce signal reflection from the load.

各フレキシブル配線114、116は、複数の個々のワイヤを含み得る。個々のワイヤは、フレキシブル配線114、116の長さ(長寸法)に沿って延びてよく、アレイ状に配置されてよい(たとえば、ワイヤはフレキシブル配線114、116の長さに沿って平行に延びてよい)。フレキシブル配線内またはフレキシブル配線上のワイヤの総数は異なる場合がある。たとえば、各フレキシブル配線114、116は、10本以上のワイヤ、20本以上のワイヤ、30本以上のワイヤ、50本以上のワイヤ、100本以上のワイヤ、または200本以上のワイヤを含み得る。同様に、各フレキシブル配線114、116内で他の数のワイヤが使用され得る。あるフレキシブル配線から別のフレキシブル配線にデータおよび制御信号が送信され得るように、各フレキシブル配線を別のフレキシブル配線に結合され得る。たとえば、フレキシブル配線114は、フレキシブル配線116に結合され得る。いくつかの実装形態では、少なくとも2つのフレキシブル配線の第1のセットは、少なくとも2つのフレキシブル配線の第2のセットにそれぞれ結合される。たとえば、5、10、15、20またはそれ以上のフレキシブル配線の第1のセットは、5、10、15、20またはそれ以上のフレキシブル配線の第2のセットにそれぞれ結合され得る。他の数のフレキシブル配線が一緒に結合され得る。第1および/または第2セットでは、セット内のフレキシブル配線が互いに直接積み重ねられてもよく、あるいは、スタック内の個々のフレキシブル配線がスペーサ(たとえば2~10mmのスペーサ)を使用して互いに分離されてもよい。フレキシブル配線内に複数のワイヤを形成する、および/または複数のフレキシブル配線を使用する利点は、いくつかの実装形態では、フレキシブル配線のフットプリントがより小さく、ワイヤ密度がより大きいため、量子情報処理システムと制御電子機器との間の接続の総数が、同軸ケーブルに依存する装置に比べて大幅に増加することを可能にすることである。いくつかの実装形態では、フレキシブル配線114、116を熱シンクするために、フレキシブル配線114、116の短い部分が境界104、106またはクライオスタット102内のどこかで固定される。たとえば、配線116は、境界104で3Kの温度に保持される熱シンクに固定され得る。同様に、配線114は、境界106において20mKの温度に保持された熱シンクに固定され得る。対照的に、配線114、116の境界間の距離は、熱エネルギーの流れを減らすためのクランプ長よりもはるかに長い。 Each flexible wiring 114, 116 may include a plurality of individual wires. The individual wires may extend along the length (long dimension) of the flexible wiring 114, 116 and may be arranged in an array (eg, the wires extend parallel along the length of the flexible wiring 114, 116). You can). The total number of wires in or on flexible wiring may vary. For example, each flexible wiring 114, 116 may include 10 or more wires, 20 or more wires, 30 or more wires, 50 or more wires, 100 or more wires, or 200 or more wires. Similarly, other numbers of wires may be used within each flexible wiring 114, 116. Each flexible wiring can be coupled to another flexible wiring so that data and control signals can be transmitted from one flexible wiring to another. For example, the flexible wiring 114 may be coupled to the flexible wiring 116. In some implementations, the first set of at least two flexible wirings is coupled to the second set of at least two flexible wirings, respectively. For example, a first set of 5, 10, 15, 20 or more flexible wiring may be coupled to a second set of 5, 10, 15, 20 or more flexible wiring, respectively. Other numbers of flexible wires may be coupled together. In the first and / or second set, the flexible wires in the set may be stacked directly on each other, or the individual flexible wires in the stack may be separated from each other using spacers (eg, spacers of 2-10 mm). You may. The advantage of forming multiple wires within a flexible wiring and / or using multiple flexible wirings is that in some implementations, the flexible wiring footprint is smaller and the wire density is higher, resulting in quantum information processing. It is possible that the total number of connections between the system and the control electronics can be significantly increased compared to devices that rely on coaxial cables. In some implementations, the short portion of the flexible wiring 114, 116 is fixed somewhere within the boundaries 104, 106 or cryostat 102 to heat sink the flexible wiring 114, 116. For example, wiring 116 may be secured to a thermal sink held at a temperature of 3K at boundary 104. Similarly, the wiring 114 may be secured to a thermal sink maintained at a temperature of 20 mK at the boundary 106. In contrast, the distance between the boundaries of the wires 114, 116 is much longer than the clamp length to reduce the flow of thermal energy.

図2は、たとえば、クライオスタット102などのクライオスタット内の量子情報処理システムへの結合などを含む低温用途に使用され得る、フレキシブル配線の一例を示す概略図である。フレキシブル配線200の上面の平面図と、線A-Aに沿ったフレキシブル配線200の断面図が図2に示されている。平面図に示されるように、フレキシブル配線200は、細長いフレキシブル基板202を含む。フレキシブル配線200は、細長いフレキシブル基板202の主面(たとえば、上面または上側)に配置された複数の導電性トレース204も含む。各導電性トレース204は個々のワイヤに対応し、複数のトレース204はアレイ状に配置され得る。たとえば、導電性トレース204は、それらの長寸法(たとえば、それらの長さ)が細長いフレキシブル基板202の長寸法(長さ)に沿って延びるように、平行に配置され得る。隣接するトレース204間の間隔は、隣接するトレース204の各ペアに対して同じであり得る。 FIG. 2 is a schematic diagram illustrating an example of flexible wiring that can be used in low temperature applications, including, for example, coupling to a quantum information processing system in a cryostat such as the cryostat 102. A plan view of the upper surface of the flexible wiring 200 and a cross-sectional view of the flexible wiring 200 along the lines AA are shown in FIG. As shown in the plan view, the flexible wiring 200 includes an elongated flexible substrate 202. The flexible wiring 200 also includes a plurality of conductive traces 204 arranged on the main surface (eg, top or top) of the elongated flexible substrate 202. Each conductive trace 204 corresponds to an individual wire, and a plurality of traces 204 may be arranged in an array. For example, the conductive traces 204 may be arranged in parallel such that their length dimensions (eg, their length) extend along the length dimension (length) of the elongated flexible substrate 202. The spacing between adjacent traces 204 can be the same for each pair of adjacent traces 204.

細長いフレキシブル基板202は、ポリイミドリボンなどのフレキシブルプラスチックリボンから形成され得る。細長いフレキシブル基板202に使用できる材料の例は、たとえば、ポリ(4,4’-オキシジフェニレン-ピロメリットイミド)(カプトン(登録商標)とも呼ばれる)を含む。細長いフレキシブル基板202の厚さは、とりわけ約20μm、50μm、75μm、および100μmなどの厚さを含む、たとえば約10μmから約500μmの間であり得る。細長いフレキシブル基板202の幅は、たとえば、とりわけ10mm、15mm、および20mmなどの幅を含む、たとえば約1mmから約30mmの間であり得る。細長いフレキシブル基板202の長さは、少なくとも、デバイス、システム、および/または他の配線間の結合を提供するために必要な長さであり得る。 The elongated flexible substrate 202 can be formed from a flexible plastic ribbon such as a polyimide ribbon. Examples of materials that can be used for the elongated flexible substrate 202 include, for example, poly (4,4'-oxydiphenylene-pyromellisimide) (also referred to as Kapton®). The thickness of the elongated flexible substrate 202 can be, for example, between about 10 μm and about 500 μm, including, among other things, thicknesses such as about 20 μm, 50 μm, 75 μm, and 100 μm. The width of the elongated flexible substrate 202 can be, for example, between about 1 mm and about 30 mm, including, for example, widths such as, among other things, 10 mm, 15 mm, and 20 mm. The length of the elongated flexible substrate 202 can be at least the length required to provide coupling between devices, systems, and / or other wiring.

導電性トレース204は、細長いフレキシブル基板202上にパターン化され得る薄膜材料を含む。導電性トレース204は、たとえば、材料の単層または材料の2層を含み得る。導電性トレース204を形成するために使用され得る材料は、超伝導材料および/または超伝導ではない金属を含み得る。導電性トレース204を形成するために使用され得る材料の例は、たとえば、銅、銅合金(キュプロニッケル、黄銅、青銅)、アルミニウム、インジウム、NbTi、NbTi合金、および/またはニオブを含む。場合によっては、銅の熱伝導率が高すぎる可能性があり、そうでなければ熱輸送がより高くなる可能性があるため、熱伝導率の低い銅合金を使用することが有利な場合がある。これは、量子情報処理システム110の動作に必要な低温がクライオスタットによって維持されるように、より低い熱電力負荷を低減するために役立つ。2層トレースの場合、トレース204は、細長いフレキシブル基板202の上に、およびそれに接触して形成された第1の層と、第1の層の上に、およびそれに接触して形成された第2の層を含み得る。2層トレースの第1の層は、たとえば、ニオブなどの超伝導材料を含み得、2層トレースの第2の層は、たとえば、銅または銅合金などの非超伝導材料を含み得る。基板202の表面への金属または超伝導体の接着を改善するために、たとえば、ポリイミド基板の場合、基板202はイオンミリングされ得る。あるいは、2層トレースの第1の層は、銅などの非超伝導材料を含んでもよく、2層トレースの第2の層は、ニオブまたはアルミニウムなどの超伝導材料を含んでもよい。いくつかの実装形態では、導電性トレースを形成するために使用される材料は、クライオスタットにおいてフレキシブル配線が使用される場所に依存する場合がある。たとえば、3Kから10mKの間などの最低温度領域(たとえば、量子情報処理システムが配置され得る場所)では、低損失接線と低熱輸送を備えた材料を使用してフレキシブル配線が形成され得る。そのような場合、導電性トレースは、ニオブなどの超伝導体から形成され得る。3Kを超える温度など、クライオスタットの高温領域(たとえば、配線が低温から室温に遷移する場所)では、フレキシブル配線は、銅合金などの、超伝導性ではないが熱輸送がより低い材料で形成され得るが、高温超伝導体(たとえば、Nb)も使用され得る。さらに、いくつかの実装形態では、はんだ接続を提供する際の役割のためにトレースを形成する材料が選択され得る。たとえば、ワイヤボンドまたは他のはんだボンドが必要な領域において銅が使用され得る。 The conductive trace 204 contains a thin film material that can be patterned on an elongated flexible substrate 202. The conductive trace 204 may include, for example, a single layer of material or two layers of material. Materials that can be used to form the conductive trace 204 may include superconducting materials and / or non-superconducting metals. Examples of materials that can be used to form the conductive trace 204 include, for example, copper, copper alloys (cupronickel, brass, bronze), aluminum, indium, NbTi, NbTi alloys, and / or niobium. In some cases, it may be advantageous to use a copper alloy with low thermal conductivity, as copper may have too high a thermal conductivity, otherwise heat transport may be higher. .. This helps reduce the lower thermal power load so that the cryostat maintains the low temperatures required for the operation of the quantum information processing system 110. In the case of a two-layer trace, the trace 204 is formed on the elongated flexible substrate 202 and on the first layer formed in contact with the first layer, and on the first layer and in contact with the first layer. May include layers of. The first layer of the two-layer trace may contain a superconducting material such as niobium and the second layer of the two-layer trace may contain a non-superconducting material such as copper or a copper alloy. To improve the adhesion of the metal or superconductor to the surface of the substrate 202, for example, in the case of a polyimide substrate, the substrate 202 can be ion-milled. Alternatively, the first layer of the two-layer trace may contain a non-superconducting material such as copper and the second layer of the two-layer trace may contain a superconducting material such as niobium or aluminum. In some implementations, the material used to form the conductive traces may depend on where the flexible wiring is used in the cryostat. In the lowest temperature regions, such as between 3K and 10mK (eg, where quantum information processing systems can be located), flexible wiring can be formed using materials with low loss tangents and low thermal transport. In such cases, the conductive trace can be formed from a superconductor such as niobium. In the high temperature regions of the cryostat (eg, where the wiring transitions from low temperature to room temperature), such as temperatures above 3K, flexible wiring can be formed of materials that are not superconducting but have lower heat transfer, such as copper alloys. However, high temperature superconductors (eg, Nb) can also be used. In addition, in some implementations, the material forming the trace may be selected for its role in providing the solder connection. For example, copper may be used in areas where wire bonds or other solder bonds are required.

導電性トレース204の長さは、細長いフレキシブル基板202の長さと同じ長さであり得る。各導電性トレース204の幅は、とりわけ5μm、10μm、20μm、30μm、50μm、または100μmなどの幅を含む、たとえば約1μmから約250μmの間であり得る。いくつかの実装形態では、導電性トレースの幅は、負荷からの信号反射を低減するために、あらかじめ定められたインピーダンス、たとえば50オームのインピーダンス、または75オームのインピーダンスを提供するように選択される。各導電性トレース204の厚さは、とりわけ50nm、100nm、250nm、500nm、750nm、1μm、5μm、10μm、20μm、50μmなどの厚さを含む、たとえば、約10μmから約100μmの間であり得る。2層の導電性トレースの場合、各層の厚さは同じでもよく、異なっていてもよい。たとえば、いくつかの実装形態では、第1の層の厚さは2μmであるのに対し、第2の層の厚さは5μmである。あるいは、場合によっては、第1の層の厚さは20μmであるのに対し、第2の層の厚さは5μmである。導電性トレース204は、一定または可変のピッチで分離され得る。たとえば、いくつかの実装形態では、隣接する導電性トレース204間のピッチは、とりわけ5μm、10μm、50μm、100μm、250μm、500μm、または750μmなどのピッチを含む、約1μmから約1mmの間である。導電性トレース204は、堆積(たとえば、スパッタリングおよび堆積)、エッチング、および/またはリフトオフ技法などの集積チップ(IC)製造技法を使用して細長いフレキシブル基板202上に形成され得る。 The length of the conductive trace 204 can be the same as the length of the elongated flexible substrate 202. The width of each conductive trace 204 can be, for example, between about 1 μm and about 250 μm, including widths such as 5 μm, 10 μm, 20 μm, 30 μm, 50 μm, or 100 μm, among others. In some implementations, the width of the conductive trace is selected to provide a predetermined impedance, such as an impedance of 50 ohms, or an impedance of 75 ohms to reduce signal reflection from the load. .. The thickness of each conductive trace 204 can be, for example, between about 10 μm and about 100 μm, including, among other things, thicknesses such as 50 nm, 100 nm, 250 nm, 500 nm, 750 nm, 1 μm, 5 μm, 10 μm, 20 μm, 50 μm. In the case of two layers of conductive traces, the thickness of each layer may be the same or different. For example, in some implementations, the thickness of the first layer is 2 μm, whereas the thickness of the second layer is 5 μm. Alternatively, in some cases, the thickness of the first layer is 20 μm, while the thickness of the second layer is 5 μm. The conductive trace 204 may be separated at a constant or variable pitch. For example, in some implementations, the pitch between adjacent conductive traces 204 is between about 1 μm and about 1 mm, including pitches such as 5 μm, 10 μm, 50 μm, 100 μm, 250 μm, 500 μm, or 750 μm, among others. .. The conductive trace 204 may be formed on an elongated flexible substrate 202 using integrated chip (IC) manufacturing techniques such as deposition (eg, sputtering and deposition), etching, and / or lift-off techniques.

図2の断面図A-Aに示されるように、フレキシブル配線200は、細長いフレキシブル基板202の第2の主面/底面に導電性層208を含み、第2の主面は第1の主面/上面の反対側である。導電性層208は、クロストークから導電性トレース204を遮蔽するための電磁遮蔽層であり得る。電磁遮蔽層208がトレース204間に遮蔽を提供できるようにするために、フレキシブル基板202は折畳み領域206を含む。折畳み領域206は、細長い隆起バンドが提供されるように基板202が折り畳まれたフレキシブル基板202の領域を含む。折畳み領域206の細長い隆起バンドは、導電性トレース204間およびそれに沿って延びる長さを有し得る。たとえば、折畳み領域206の細長い隆起バンドは、隣接する導電性トレース204間のスペース内で導電性トレース204と平行に延びてもよい。隆起バンドは、プリーツと同様の方法でそれ自体の上にフレキシブル基板を折り畳むことにより形成され得る。いくつかの実装形態では、隆起バンドのピークまたは頂点は、導電性トレース204の上面(たとえば、基板202とは反対側を向くトレース204の表面)の上に延びる。基板202がこのように折り畳まれた状態で、折畳み領域206の電磁遮蔽層208は、隣接するトレース204間に延びる壁として機能する細長い弧を作成する。各折畳み領域206の弧のスパンは、図2の平面図において2本の平行な破線で示されている。さらに、折畳み領域206内の細長い弧のピークまたは頂点は、導電性トレース204の上面の上に延びていてもよい。結果として、折畳み領域206内の電磁遮蔽層208は、トレース間のクロストークを遮蔽するために、隣接するトレース間に電磁障壁を提供する。図2の断面図に示されるように、折畳み領域206は、隆起フィンとして現れ、フレキシブル配線にアコーディオンのような形状を与える。図2に示される折畳み領域206は、導電性トレース204が形成されていないフレキシブル基板の第1の主面の部分を含む。他の実装形態では、折畳み領域206は、導電性トレース204が形成される基板202の第1の主面の部分を含み得る。折畳み領域206を導入する利点は、ストリップライン設計に必要となる可能性があるように、ワイヤに外部遮蔽を提供したり、基板202内に遮蔽を形成したりせずに、トレース間の遮蔽を提供できることである。いくつかの実装形態では、折畳み領域206は、折畳み領域のない第1の主面上に形成された導電性トレースを有するフレキシブル配線と比較して、隣接する導電性トレース間のクロストークを20~60dBまたはそれ以上低減する。 As shown in sectional views AA of FIG. 2, the flexible wiring 200 includes a conductive layer 208 on the second main surface / bottom surface of the elongated flexible substrate 202, and the second main surface is the first main surface. / The opposite side of the top surface. The conductive layer 208 can be an electromagnetic shielding layer for shielding the conductive trace 204 from crosstalk. The flexible substrate 202 includes a folding region 206 so that the electromagnetic shielding layer 208 can provide shielding between the traces 204. The folding region 206 includes an region of the flexible substrate 202 in which the substrate 202 is folded so that an elongated raised band is provided. The elongated raised band of the folding region 206 may have a length extending between and along the conductive traces 204. For example, the elongated ridge band of the folding region 206 may extend parallel to the conductive trace 204 in the space between adjacent conductive traces 204. The raised band can be formed by folding the flexible substrate onto itself in a manner similar to pleats. In some implementations, the peak or apex of the raised band extends over the top surface of the conductive trace 204 (eg, the surface of the trace 204 facing away from the substrate 202). With the substrate 202 thus folded, the electromagnetic shielding layer 208 of the folding region 206 creates an elongated arc that acts as a wall extending between adjacent traces 204. The span of the arc of each folding region 206 is shown by two parallel dashed lines in the plan view of FIG. Further, the peak or apex of the elongated arc in the folding region 206 may extend over the top surface of the conductive trace 204. As a result, the electromagnetic shielding layer 208 within the folding region 206 provides an electromagnetic barrier between adjacent traces to shield crosstalk between traces. As shown in the cross-sectional view of FIG. 2, the folding region 206 appears as raised fins, giving the flexible wiring an accordion-like shape. The folding region 206 shown in FIG. 2 includes a portion of the first main surface of the flexible substrate on which the conductive trace 204 is not formed. In other mounting embodiments, the folding region 206 may include a portion of the first main surface of the substrate 202 on which the conductive trace 204 is formed. The advantage of introducing folding area 206 is that it provides shielding between traces without providing external shielding for the wires or forming shielding within substrate 202, as may be required for stripline design. It is possible to provide. In some implementations, the folding region 206 has a crosstalk between adjacent conductive traces of 20 to 20-as compared to a flexible wiring having a conductive trace formed on a first main surface without a folding region. Reduce by 60 dB or more.

基板がその最初の平らな状態に戻らないように折畳み領域を所定の位置に保持するために、折畳み形状を保持するために役立つ機械的応力を導入するために基板および/または電磁遮蔽層208を修正することができる。図3は、折畳み領域を所定の位置に保持するための機械的応力を導入するための溝領域を含む、フレキシブル配線250の一例を示す概略図である。配線200と同様に、フレキシブル配線250は、細長いフレキシブル基板202と、基板202の第1の主面上の導電性トレース204と、基板202の第2の主面上の電磁遮蔽層208とを含む。配線200に関して本明細書で説明した材料および寸法に関する様々なパラメータは、配線250にも適用し得る。配線250(図3における線A-Aに沿った平面図および断面図に示される)と図2における配線200との違いは、折畳み領域に形成された溝の図示を助けるために、配線250が平らな状態で示されていることである。基板202を折り畳んで折畳み領域を提供すると、溝は、折畳み領域を所定の位置に保持する機械的応力を提供し得る。 To hold the folded area in place so that the board does not return to its initial flat state, to introduce the mechanical stress that helps to keep the folded shape, the board and / or the electromagnetic shielding layer 208. It can be fixed. FIG. 3 is a schematic diagram showing an example of a flexible wiring 250 including a groove region for introducing mechanical stress to hold a folded region in place. Like the wiring 200, the flexible wiring 250 includes an elongated flexible substrate 202, a conductive trace 204 on the first main surface of the substrate 202, and an electromagnetic shielding layer 208 on the second main surface of the substrate 202. .. The various material and dimensional parameters described herein for wiring 200 may also apply to wiring 250. The difference between the wiring 250 (shown in the plan view and the sectional view along the line AA in FIG. 3) and the wiring 200 in FIG. 2 is that the wiring 250 is provided to help illustrate the grooves formed in the folding region. It is shown in a flat state. When the substrate 202 is folded to provide a folding area, the grooves may provide mechanical stress to hold the folding area in place.

いくつかの実装形態では、溝、たとえば溝210は、基板202の第1の主面内に形成される。溝210の長さは、1つまたは複数の隣接する導電性トレース204の長さに平行に(たとえば、図3におけるX方向に沿って)延びる。溝210は、基板202への様々な異なる深さを有し得る。たとえば、溝の深さは、他の深さの中でも、10μm、20μm、50μm、70μm、100μm、200μm、250μm、300μm、または400μmなどの、約1μmから約500μmの範囲であり得る。溝210は、様々な異なる幅を有し得る。たとえば、溝の幅は、他の幅の中でも、20μm、50μm、100μm、250μm、500μm、または750μmなどの、約10μmから約1mmの範囲であり得る。溝210は、細長いフレキシブル基板202の全長にわたって延びてもよく、または細長いフレキシブル基板の全長よりも短い長さまで延びてもよい。図3の例では、各溝210は、隣接する導電性トレース204間を延びる単一の連続として示されている。他の実装形態では、単一の線または一連の線(たとえば、2次元アレイ)に配置されているかどうかにかかわらず、導電性トレース204間に複数の別個の個々の溝が形成され得る。 In some mounting embodiments, the groove, eg, the groove 210, is formed in the first main surface of the substrate 202. The length of the groove 210 extends parallel to the length of one or more adjacent conductive traces 204 (eg, along the X direction in FIG. 3). The groove 210 may have various different depths to the substrate 202. For example, the groove depth can range from about 1 μm to about 500 μm, such as 10 μm, 20 μm, 50 μm, 70 μm, 100 μm, 200 μm, 250 μm, 300 μm, or 400 μm, among other depths. The groove 210 can have a variety of different widths. For example, the width of the groove can range from about 10 μm to about 1 mm, such as 20 μm, 50 μm, 100 μm, 250 μm, 500 μm, or 750 μm, among other widths. The groove 210 may extend over the entire length of the elongated flexible substrate 202, or may extend to a length shorter than the overall length of the elongated flexible substrate. In the example of FIG. 3, each groove 210 is shown as a single continuum extending between adjacent conductive traces 204. In other embodiments, multiple separate individual grooves may be formed between the conductive traces 204, whether arranged in a single line or a series of lines (eg, a two-dimensional array).

いくつかの実装形態では、溝、たとえば溝212は、基板202の第2の主面内に形成される。溝210に関して本明細書で説明した溝の深さ、幅の長さ、および配置の同じ変化は、溝212に適用され得る。電磁遮蔽層208は、フレキシブル基板202の第2の主面内に形成された溝を被覆し得る。図3の線A-Aに沿った断面図に示されるように、溝212は、たとえばY軸に沿って、隣接する導電性トレース204間に配置され得る。いくつかの実装形態では、図3に示されるように、溝212は、基板202の第2の主面の代わりに電磁遮蔽層208内に形成される。すなわち、電磁遮蔽層208は、開口部が基板202内ではなく電磁遮蔽層内のみに形成されるように、(たとえば、フォトリソグラフィおよびエッチングまたはリフトオフプロセスを通じて)パターン化され得る。溝の深さは、電磁遮蔽層208を完全に貫通してもよく、電磁遮蔽層208を部分的に貫通してもよい。いくつかの実装形態では、溝は、図3の断面図において破線によって区切られた溝214によって示されるように、電磁遮蔽層208を通り、フレキシブル基板202の第2の主面へと延びる。 In some mounting embodiments, the groove, eg, the groove 212, is formed in the second main surface of the substrate 202. The same changes in groove depth, width length, and arrangement described herein with respect to the groove 210 may apply to the groove 212. The electromagnetic shielding layer 208 may cover the groove formed in the second main surface of the flexible substrate 202. As shown in the cross-sectional view along line AA of FIG. 3, the groove 212 may be located between adjacent conductive traces 204, for example along the Y axis. In some implementations, the groove 212 is formed in the electromagnetic shielding layer 208 instead of the second main surface of the substrate 202, as shown in FIG. That is, the electromagnetic shielding layer 208 can be patterned (eg, through photolithography and etching or lift-off processes) such that the openings are formed only within the electromagnetic shielding layer, not within the substrate 202. The groove depth may completely penetrate the electromagnetic shielding layer 208, or may partially penetrate the electromagnetic shielding layer 208. In some implementations, the grooves extend through the electromagnetic shielding layer 208 to the second main surface of the flexible substrate 202, as indicated by the grooves 214 separated by dashed lines in the cross-sectional view of FIG.

溝は、写真処理技法(たとえば、基板202上のスピンコーティングレジスト、レジスト内のパターンの露光および現像、および溝を形成するための基板202の露光領域のエッチング)を使用して、フレキシブル基板202に形成され得る。他の実装形態では、溝は、ユーザレーザ加工(たとえば、ポリイミドレーザドリル技術)で形成され得る。 Grooves are made into the flexible substrate 202 using photographic processing techniques (eg, spin-coated resist on substrate 202, exposure and development of patterns in the resist, and etching of exposed areas of substrate 202 to form grooves). Can be formed. In other embodiments, the grooves may be formed by user laser machining (eg, polyimide laser drilling techniques).

いくつかの実装形態では、フレキシブル配線の折畳み領域は、細長いフレキシブル基板の第2の主面を横切って延びる複数のストリップに電磁遮蔽層を配置することによって、所定の位置に保持され得る。本明細書に記載の溝の代わりに、または溝に加えて、ストリップが使用され得る。たとえば、フレキシブル配線300の一例を示す概略図である。具体的には、図4は、電磁遮蔽層308が形成されるフレキシブル配線基板302の第2の主面の平面図と、線A-Aで基板302を通る断面図とを含む。図4の平面図において、基板302の第1の主面上に形成された導電性トレース304の位置、境界、および配置が破線を使用して示されている。フレキシブル配線300は、平らな状態、すなわち、まだ折畳み領域が形成されていない状態で示されている。 In some implementations, the folded area of the flexible wiring may be held in place by placing the electromagnetic shielding layer on a plurality of strips extending across the second main surface of the elongated flexible substrate. Strips may be used in place of or in addition to the grooves described herein. For example, it is a schematic diagram which shows an example of a flexible wiring 300. Specifically, FIG. 4 includes a plan view of a second main surface of the flexible wiring board 302 on which the electromagnetic shielding layer 308 is formed, and a cross-sectional view taken along the line AA through the board 302. In the plan view of FIG. 4, the positions, boundaries, and arrangements of the conductive traces 304 formed on the first main surface of the substrate 302 are shown using dashed lines. The flexible wiring 300 is shown in a flat state, that is, in a state in which a folding region has not yet been formed.

図4に示されるように、電磁遮蔽層308は、Y方向に沿って延びる長さを有する複数の別個のストリップに配置される。基板302を折り畳んで折畳み領域を提供すると、遮蔽層ストリップ308は、折畳み領域を所定の位置に保持する機械的応力を提供し得る。図4の平面図にさらに示されるように、ストリップ308の長さは、導電性トレース304の長さが延びる方向(X方向)に直交する方向(Y方向)に沿って延びる。電磁遮蔽層308を形成するために別個のストリップを使用する利点は、遮蔽層を提供するために熱伝導性の低い材料が使用されているため、全体的な熱輸送を低くできることである。 As shown in FIG. 4, the electromagnetic shielding layer 308 is arranged on a plurality of separate strips having a length extending along the Y direction. When the substrate 302 is folded to provide a folding area, the shielding layer strip 308 may provide mechanical stress to hold the folding area in place. As further shown in the plan view of FIG. 4, the length of the strip 308 extends along a direction (Y direction) orthogonal to the direction (X direction) in which the length of the conductive trace 304 extends. The advantage of using separate strips to form the electromagnetic shielding layer 308 is that overall heat transport can be reduced due to the use of materials with low thermal conductivity to provide the shielding layer.

あるいは、いくつかの実装形態では、ストリップは、接地層としてではなく、接地層に加えて形成され得る。たとえば、層208などの接地面層は、接地面を提供するために細長いフレキシブル基板の第2の主面上に提供され得、ストリップ308などの複数のストリップは、機械的安定性を提供するために接地面層の表面に形成され得る。たとえば、接地面層はニオブから形成されてもよく、一方、接地面層の表面に形成されるストリップは銅から形成されてもよい。層208に関して本明細書で説明される寸法は、接地面層にも適用され得る。同様に、ストリップ308に関して本明細書で説明した寸法および間隔は、接地面層に形成されたストリップにも適用され得る。 Alternatively, in some embodiments, the strip may be formed in addition to the ground layer rather than as a ground layer. For example, a tread layer such as layer 208 may be provided on a second main surface of an elongated flexible substrate to provide a tread, and multiple strips such as strip 308 may provide mechanical stability. Can be formed on the surface of the ground plane layer. For example, the tread layer may be formed from niobium, while the strips formed on the surface of the tread layer may be made from copper. The dimensions described herein with respect to layer 208 may also apply to the ground plane layer. Similarly, the dimensions and spacing described herein for strip 308 may also apply to strips formed in the tread layer.

いくつかの実装形態では、フレキシブル配線内に含まれるワイヤの数は、フレキシブル配線を積み重ねることによって増やすことができる。たとえば、積層フレキシブル配線を提供するために、フレキシブル配線200、250、または300のいずれかを一緒に積み重ねることができる。場合によっては、フレキシブル配線は、接着剤ベースまたは接着剤なしのラミネートボンディング技法(たとえば、ポリイミド層を接合するための熱および/または圧力の適用)を使用して一緒に積み重ねられ得る。特定の実装形態では、真空環境下で脱ガスが発生することがある接着剤を排除するため、接着剤なしのポリイミド接合の使用が有利になる場合がある。さらに、接着剤なしのラミネートは、銅の熱膨張係数(CTE)と密接に一致するCTEを有し得、したがって、クライオスタットにおいて使用される温度などの極端に低い温度まで冷却する際の温度の大幅な変化によって生じる基板と遮蔽/トレースとの間のストレスを低減する。場合によっては、導電性トレース/遮蔽層を含む最初の細長いポリマー基板にスプレーまたは塗装されたポリマーカプセル材料を使用して、積層フレキシブル配線を形成することができる。たとえば、場合によっては、配線200、250、300などのフレキシブル配線にエポキシカプセル材料(たとえば、Stycast2850FT)をスプレーまたは塗装し、次いで、追加のポリマー層を提供するために硬化させ、その上にさらに導電性材料を堆積させてパターン化させることができる。 In some implementations, the number of wires contained within the flexible wiring can be increased by stacking the flexible wiring. For example, to provide laminated flexible wiring, any of the flexible wiring 200, 250, or 300 can be stacked together. In some cases, flexible wiring can be stacked together using an adhesive-based or adhesive-free laminate bonding technique (eg, application of heat and / or pressure to join the polyimide layers). In certain implementations, the use of adhesiveless polyimide bonds may be advantageous in order to eliminate adhesives that may cause degassing in a vacuum environment. In addition, adhesive-free laminates can have a CTE that closely matches the coefficient of thermal expansion (CTE) of copper, thus significantly increasing the temperature when cooling to extremely low temperatures, such as those used in cryostats. Reduces the stress between the substrate and the shield / trace caused by the changes. In some cases, a polymer capsule material sprayed or painted on the first elongated polymer substrate containing a conductive trace / shielding layer can be used to form laminated flexible wiring. For example, in some cases, flexible wiring such as wiring 200, 250, 300 may be sprayed or painted with an epoxy capsule material (eg, Stycast2850FT), then cured to provide an additional polymer layer, and further conductive on it. Sexual materials can be deposited and patterned.

図2から図4に示されたフレキシブル配線とは対照的に、いくつかの実装形態では、フレキシブル配線はストリップラインとして形成され得る。図5は、ストリップライン構成で形成されたフレキシブル配線500の一例を示す概略図である。フレキシブル配線500は、第1の細長いフレキシブル基板部分502と第2の細長いフレキシブル基板部分504との間に配置された信号トレース506を含む。信号トレース506は、制御および/またはデータ信号を送信するための導電性薄膜材料を含み得る。第1の細長いフレキシブル基板部分502の上面(たとえば、第1の主面)は、第1の導電性層508を含み得、一方、第2の細長いフレキシブル基板部分504の底面(たとえば、第2の主面)は、第2の導電性層510を含み得る。第1の導電性層508、第2の導電性層510、および信号トレース506は、たとえば、金属または超伝導体薄膜などの薄膜材料を含み得る。たとえば、金属または超伝導体の薄膜は、銅、銅合金、アルミニウム、ニオブ、またはインジウムの薄膜層を含み得る。図5には単一の信号トレース506のみが示されているが、複数の信号トレース506が、第1の細長いフレキシブル基板部分502と第2の細長いフレキシブル基板部分504との間に(たとえば、図5のページに出入りするY軸に沿って)含まれ得る。たとえば、そのような信号トレース506は、図2に示される導電性トレース204と同様の方法で平行に整列され得る。 In contrast to the flexible wiring shown in FIGS. 2-4, in some implementations the flexible wiring can be formed as striplines. FIG. 5 is a schematic view showing an example of the flexible wiring 500 formed in the stripline configuration. The flexible wiring 500 includes a signal trace 506 disposed between the first elongated flexible substrate portion 502 and the second elongated flexible substrate portion 504. The signal trace 506 may include a conductive thin film material for transmitting control and / or data signals. The upper surface of the first elongated flexible substrate portion 502 (eg, the first main surface) may include the first conductive layer 508, while the bottom surface of the second elongated flexible substrate portion 504 (eg, the second main surface). The main surface) may include a second conductive layer 510. The first conductive layer 508, the second conductive layer 510, and the signal trace 506 may include a thin film material such as, for example, a metal or superconductor thin film. For example, a thin film of metal or superconductor may include a thin film layer of copper, copper alloy, aluminum, niobium, or indium. Although only a single signal trace 506 is shown in FIG. 5, a plurality of signal traces 506 are located between the first elongated flexible substrate portion 502 and the second elongated flexible substrate portion 504 (eg, FIG. Can be included (along the Y-axis entering and exiting page 5). For example, such signal traces 506 can be aligned in parallel in a manner similar to the conductive traces 204 shown in FIG.

場合によっては、第1の導電性層508、第2の導電性層510、および/または信号トレース506は、フレキシブル配線200に関して本明細書で説明するような2層膜を含み得る。たとえば、図5に示されるように、第2の導電性層510は、第2の細長いフレキシブル基板部分504の底面におよび/または底面に接触して形成される第1の薄膜層518を有する2層膜を含み得る。2層膜は、第1の薄膜層518上に、およびそれに接触して形成された第2の薄膜層516をさらに含み得る。2層膜はまた、第1の細長いフレキシブル基板部分502の上面に形成され得る。いくつかの実装形態では、第2の層516の一部が除去され、下にある第1の層518が現れる。 In some cases, the first conductive layer 508, the second conductive layer 510, and / or the signal trace 506 may include a two-layer film as described herein with respect to the flexible wiring 200. For example, as shown in FIG. 5, the second conductive layer 510 has a first thin film layer 518 formed on and / or in contact with the bottom surface of the second elongated flexible substrate portion 504. It may include a layered membrane. The two-layer film may further include a second thin film layer 516 formed on and in contact with the first thin film layer 518. The two-layer film can also be formed on the upper surface of the first elongated flexible substrate portion 502. In some embodiments, a portion of the second layer 516 is removed to reveal the underlying first layer 518.

信号トレース506の長さは、細長いフレキシブル基板部分502、504の長さと同じ長さであり得る。各信号トレース506の幅は、とりわけ5μm、10μm、20μm、30μm、50μm、または100μmなどの幅を含む、たとえば約1μmから約250μmの間であり得る。各信号トレース506の厚さは、とりわけ50nm、100nm、250nm、500nm、750nm、1μm、5μm、10μm、20μm、50μmなどの厚さを含む、たとえば、約10μmから約100μmの間であり得る。2層の導電性トレースの場合、各層の厚さは同じでもよく、異なっていてもよい。たとえば、いくつかの実装形態では、第1の層の厚さは2μmであるのに対し、第2の層の厚さは5μmである。あるいは、場合によっては、第1の層の厚さは20μmであるのに対し、第2の層の厚さは5μmである。導電性トレース204は、一定または可変のピッチで分離され得る。たとえば、いくつかの実装形態では、隣接する信号トレース506間のピッチは、とりわけ5μm、10μm、50μm、100μm、250μm、500μm、または750μmなどのピッチを含む、約1μmから約1mmの間である。信号トレース506は、堆積(たとえば、スパッタリングおよび堆積)、エッチング、および/またはリフトオフ技法などの集積チップ(IC)製造技法を使用して細長いフレキシブル基板部分502または504上に形成され得る。 The length of the signal trace 506 can be the same as the length of the elongated flexible substrate portions 502, 504. The width of each signal trace 506 can be, for example, between about 1 μm and about 250 μm, including widths such as 5 μm, 10 μm, 20 μm, 30 μm, 50 μm, or 100 μm, among others. The thickness of each signal trace 506 can be, for example, between about 10 μm and about 100 μm, including, among other things, thicknesses such as 50 nm, 100 nm, 250 nm, 500 nm, 750 nm, 1 μm, 5 μm, 10 μm, 20 μm, 50 μm. In the case of two layers of conductive traces, the thickness of each layer may be the same or different. For example, in some implementations, the thickness of the first layer is 2 μm, whereas the thickness of the second layer is 5 μm. Alternatively, in some cases, the thickness of the first layer is 20 μm, while the thickness of the second layer is 5 μm. The conductive trace 204 may be separated at a constant or variable pitch. For example, in some implementations, the pitch between adjacent signal traces 506 is between about 1 μm and about 1 mm, including pitches such as 5 μm, 10 μm, 50 μm, 100 μm, 250 μm, 500 μm, or 750 μm, among others. The signal trace 506 can be formed on an elongated flexible substrate portion 502 or 504 using integrated chip (IC) manufacturing techniques such as deposition (eg, sputtering and deposition), etching, and / or lift-off techniques.

第1の細長いフレキシブル基板部分502および第2の細長いフレキシブル基板部分504の各々は、たとえば、ポリイミドリボン(たとえば、ポリ(4、4’-オキシジフェニレン-ピロメリットイミド))などのフレキシブルプラスチックリボンから形成され得る。第1の細長いフレキシブル基板部分502は、第2の細長いフレキシブル基板部分504に接合され得る。基板部分502および504の厚さは、とりわけ約20μm、50μm、75μm、および100μmなどの厚さを含む、たとえば約10μmから約500μmの間であり得る。細長いフレキシブル基板502の幅は、たとえば、とりわけ10mm、15mm、および20mmなどの幅を含む、たとえば約1mmから約30mmの間であり得る。細長いフレキシブル基板部分502および504の長さは、少なくとも、デバイス、システム、および/または他の配線間の結合を提供するために必要な長さであり得る。 Each of the first elongated flexible substrate portion 502 and the second elongated flexible substrate portion 504 is made from a flexible plastic ribbon such as, for example, a polyimide ribbon (for example, poly (for example, poly (4, 4'-oxydiphenylene-pyromellisimide))). Can be formed. The first elongated flexible substrate portion 502 can be joined to the second elongated flexible substrate portion 504. The thickness of the substrate portions 502 and 504 can be, for example, between about 10 μm and about 500 μm, including, among other things, thicknesses such as about 20 μm, 50 μm, 75 μm, and 100 μm. The width of the elongated flexible substrate 502 can be, for example, between about 1 mm and about 30 mm, including, for example, widths such as, among other things, 10 mm, 15 mm, and 20 mm. The length of the elongated flexible substrate portions 502 and 504 can be at least the length required to provide coupling between devices, systems, and / or other wiring.

第1の導電性層508および第2の導電性層510はそれぞれ、信号トレース506を外部信号ノイズから遮蔽する電磁遮蔽層に対応し得る。いくつかの実装形態では、制御信号および/またはデータ信号を送信するための信号線の数が増加した積層フレキシブル配線を提供するために、フレキシブル配線500を1つまたは複数のフレキシブル配線500と一緒に積み重ねることができる。本明細書で説明するように、フレキシブル配線は、接着剤ベースまたは接着剤なしのラミネートボンディング技法を使用して一緒に積み重ねられ得る。場合によっては、導電性トレース/遮蔽層を含む最初の細長いポリマー基板にスプレーまたは塗装されたポリマーカプセル材料を使用して、積層フレキシブル配線を形成することができる。たとえば、場合によっては、配線500などのフレキシブル配線にエポキシカプセル材料(たとえば、Stycast2850FT)をスプレーまたは塗装し、次いで、追加のポリマー層を提供するために硬化させ、その上にさらに導電性材料を堆積させてパターン化させることができる。 The first conductive layer 508 and the second conductive layer 510 can each correspond to an electromagnetic shielding layer that shields the signal trace 506 from external signal noise. In some implementations, the flexible wiring 500 is combined with one or more flexible wiring 500 to provide a laminated flexible wiring with an increased number of signal lines for transmitting control signals and / or data signals. Can be stacked. As described herein, flexible wiring can be stacked together using an adhesive-based or adhesive-free laminate bonding technique. In some cases, a polymer capsule material sprayed or painted on the first elongated polymer substrate containing a conductive trace / shielding layer can be used to form laminated flexible wiring. For example, in some cases, flexible wiring such as wiring 500 may be sprayed or painted with an epoxy capsule material (eg, Stycast2850FT), then cured to provide an additional polymer layer, on which additional conductive material is deposited. It can be made to be patterned.

いくつかの実装形態では、フレキシブル配線500は、第1の細長いフレキシブル基板部分502を通って延びる1つまたは複数のビア512を含む。ビア512は、ビア512内に形成された導電性材料(ビアコンタクト514)を含み得る。ビアコンタクト514は、たとえば、銅、アルミニウム、ニオブ、インジウム、または銅合金などの超伝導および/または非超伝導金属を含み得る。場合によっては、ビアコンタクト514は、ビア512の側壁上に形成されるが、ビア512を完全には満たさない。他の場合には、ビアコンタクト514は、ビア512を完全に満たし、その結果、ビア512を通って延びる連続した開口部がない。いくつかの実装形態では、ビアコンタクト514は、ビアコンタクト514がビア512の側面に接着するのを助けるために形成された接着層を含む。たとえば、接着層は、銅またはニオブの膜(たとえば、ビア側壁に対して定義される約1nmから約1ミクロンの間の厚さ)を含み得る。いくつかの実装形態では、接着層上に形成されるビアコンタクト514の材料は、銅またはニオブの膜(たとえば、ビア側壁に対して定義される約500nmから約20ミクロンの間の厚さ)を含み得る。 In some implementations, the flexible wiring 500 includes one or more vias 512 extending through the first elongated flexible substrate portion 502. The via 512 may include a conductive material (via contact 514) formed within the via 512. The via contact 514 may include superconducting and / or non-superconducting metals such as, for example, copper, aluminum, niobium, indium, or copper alloys. In some cases, the via contact 514 is formed on the side wall of the via 512, but does not completely fill the via 512. In other cases, the via contact 514 completely fills the via 512, so that there is no continuous opening extending through the via 512. In some embodiments, the via contact 514 includes an adhesive layer formed to help the via contact 514 adhere to the sides of the via 512. For example, the adhesive layer may include a film of copper or niobium (eg, a thickness between about 1 nm and about 1 micron as defined for the via sidewall). In some implementations, the material of the via contact 514 formed on the adhesive layer is a copper or niobium film (eg, a thickness between about 500 nm and about 20 microns defined for the via sidewall). Can include.

接着層は、たとえば、薄い第1の接着層を確立するために接着層材料(たとえば、Cu)の無電解めっきを使用し、次いで、第1の接着剤層上に第2の接着層を確立するために接着層材料(たとえば、Cu)の電気めっきを実行することによって形成され得る。次に、ビアコンタクト514の残りの材料(たとえば、Al、Cu、またはNb)も、たとえば電気めっきを使用して接着層上に形成され得る。たとえば、接着層上にアルミニウムがめっき(たとえば、電気めっき)され得る。ビアコンタクト514をめっきするために、他のめっき技法も使用され得る。たとえば、ニオブビアコンタクトを形成するために、溶媒ベースのめっきが使用され得る。 The adhesive layer uses, for example, electroless plating of the adhesive layer material (eg Cu) to establish a thin first adhesive layer, then establishes a second adhesive layer on top of the first adhesive layer. It can be formed by performing electroplating of the adhesive layer material (eg Cu) to do so. The remaining material of the via contact 514 (eg, Al, Cu, or Nb) can then also be formed on the adhesive layer using, for example, electroplating. For example, aluminum can be plated (eg, electroplated) on the adhesive layer. Other plating techniques may also be used to plate the via contact 514. For example, solvent-based plating may be used to form niobium via contacts.

いくつかの実装形態では、ビアコンタクト514が第1の導電性層508を信号トレース506に接続するように、ビア512は第1の導電性層508から信号トレース506まで延びている。いくつかの実装形態では、ビアコンタクト514が第1の導電性層508を第2の導電性層510に接続するように、ビア512は第1の導電性層508から第2の導電性層510まで延びている。いくつかの実装形態では、ビアコンタクト514が第2の導電性層510を信号トレース506に接続するように、ビア512は、第2の導電性層510から信号トレース506まで延びている。ビア512は、レーザドリル技術を使用して形成され得る。 In some implementations, the via 512 extends from the first conductive layer 508 to the signal trace 506, just as the via contact 514 connects the first conductive layer 508 to the signal trace 506. In some implementations, the via 512 connects the first conductive layer 508 to the second conductive layer 510 so that the via contact 514 connects the first conductive layer 508 to the second conductive layer 510. Extends to. In some implementations, the via 512 extends from the second conductive layer 510 to the signal trace 506, just as the via contact 514 connects the second conductive layer 510 to the signal trace 506. The via 512 can be formed using laser drilling techniques.

いくつかの実装形態では、ワイヤボンドまたはバンプボンドなどの電気的接続が信号トレースに行われ得るように、フレキシブル配線500は信号トレース506が露出している領域を有する。信号トレース506を露出することは、第1の細長いフレキシブル基板部分502の一部を除去すること、および/または信号トレース506を覆う第2の細長いフレキシブル基板部分504の一部を除去することを含み得る。場合によっては、第1の細長いフレキシブル基板部分502および/または第2の細長いフレキシブル基板部分504の長さは、信号トレース506の一部が露出するように信号トレース506全体を覆うために十分な長さではない。 In some implementations, the flexible wiring 500 has an exposed area of the signal trace 506 so that electrical connections such as wire bonds or bump bonds can be made to the signal trace. Exposing the signal trace 506 involves removing a portion of the first elongated flexible substrate portion 502 and / or removing a portion of the second elongated flexible substrate portion 504 covering the signal trace 506. obtain. In some cases, the length of the first elongated flexible substrate portion 502 and / or the second elongated flexible substrate portion 504 is long enough to cover the entire signal trace 506 so that a portion of the signal trace 506 is exposed. Not really.

フレキシブル配線を相互に、量子情報処理システムに、および/または回路コンポーネントに接続するための技法の例は、SMAコネクタなどの同軸コネクタを使用することである。しかしながら、同軸接続はかさばる可能性があり、したがって、クライオスタット内の限られた利用可能スペースを多く占有する。さらに、同軸コネクタのかさばりは、高密度フレキシブル配線のコンタクトへの接続を困難にする可能性もある。同軸コネクタに代わるものは、フレキシブル配線のコンタクト間にワイヤボンディングを採用する、修正された突合せ接合ボンドの使用である。図6は、ワイヤボンディングを採用する修正された突合せ接合ボンドの一例を示す概略図である。具体的には、図6は、修正された突合せ接合ボンドを使用して第2のフレキシブル配線604に結合された第1のフレキシブル配線602の断面図を示す。第1のフレキシブル配線602および第2のフレキシブル配線604の各々は、図2に示されるフレキシブル配線200と同じ構成を有し得る。たとえば、フレキシブル配線602は、細長いフレキシブル基板606、細長いフレキシブル基板606の主面上に配置された複数の導電性トレース608(1つのトレース608が図6に示されている)、および細長いフレキシブル基板606の第2の主面上の導電性層610を含み得る。同様に、フレキシブル配線604は、細長いフレキシブル基板612、細長いフレキシブル基板612の主面上に配置された複数の導電性トレース614(1つのトレース614が図6に示されている)、および細長いフレキシブル基板612の第2の主面上の導電性層616を含み得る。図2に示されるフレキシブル配線200のように、各導電性トレース608、614は個々のワイヤに対応し、複数のトレースはアレイ状に配置され得る(たとえば、図6のページに出入りするY方向に沿って)。さらに、導電性層610および616は、それぞれ、クロストークから導電性トレース608、614を遮蔽するための電磁遮蔽層であり得る。図6においてフレキシブル配線602と604の両方が平坦に示されているが、それらは、フレキシブル配線200などの折畳み領域を含むことができ、その結果、層610、616は、トレース608、614に遮蔽を提供することができる。 An example of a technique for connecting flexible wiring to each other, to a quantum information processing system, and / or to a circuit component is to use a coaxial connector such as an SMA connector. However, coaxial connections can be bulky and therefore occupy a lot of the limited available space within the cryostat. In addition, the bulk of the coaxial connector can make it difficult to connect high density flexible wiring to contacts. An alternative to coaxial connectors is the use of modified butt-bonding bonds that employ wire bonding between the contacts of flexible wiring. FIG. 6 is a schematic diagram showing an example of a modified butt-bonding bond that employs wire bonding. Specifically, FIG. 6 shows a cross-sectional view of the first flexible wiring 602 coupled to the second flexible wiring 604 using a modified butt joint bond. Each of the first flexible wiring 602 and the second flexible wiring 604 may have the same configuration as the flexible wiring 200 shown in FIG. For example, the flexible wiring 602 includes an elongated flexible substrate 606, a plurality of conductive traces 608 arranged on the main surface of the elongated flexible substrate 606 (one trace 608 is shown in FIG. 6), and an elongated flexible substrate 606. Can include a conductive layer 610 on the second main surface of the. Similarly, the flexible wiring 604 includes an elongated flexible substrate 612, a plurality of conductive traces 614 arranged on the main surface of the elongated flexible substrate 612 (one trace 614 is shown in FIG. 6), and an elongated flexible substrate. It may include a conductive layer 616 on the second main surface of the 612. Like the flexible wiring 200 shown in FIG. 2, each conductive trace 608, 614 corresponds to an individual wire, and the plurality of traces can be arranged in an array (eg, in the Y direction entering and exiting the page of FIG. 6). Along). Further, the conductive layers 610 and 616 can be electromagnetic shielding layers for shielding the conductive traces 608 and 614 from crosstalk, respectively. Although both flexible wiring 602 and 604 are shown flat in FIG. 6, they can include a folding area such as flexible wiring 200, so that layers 610, 616 are shielded by traces 608, 614. Can be provided.

第1のフレキシブル配線602は、第2のフレキシブル配線604のエッジ603に面するエッジ601で配置される。エッジ601は、エッジ603から比較的短い距離622だけ離れてもよく、互いに接触してもよい。たとえば、距離622は、他の距離の中でも、100μmまたは250μmなどの、約25ミクロンから約数ミリメートルの間であり得る。第1のフレキシブル配線602のトレース608を第2のフレキシブル配線604のトレース614に電気的に接続するために使用され得るワイヤボンド618が提供される。 The first flexible wiring 602 is arranged at the edge 601 facing the edge 603 of the second flexible wiring 604. The edges 601 may be separated from the edge 603 by a relatively short distance of 622 or may contact each other. For example, the distance 622 can be between about 25 microns and about a few millimeters, such as 100 μm or 250 μm, among other distances. A wire bond 618 that can be used to electrically connect the trace 608 of the first flexible wiring 602 to the trace 614 of the second flexible wiring 604 is provided.

いくつかの実装形態では、第1のフレキシブル配線602のトレース608を第2のフレキシブル配線604のトレース614に電気的に接続するために、ワイヤボンドの代わりにはんだブリッジが使用され得る。距離622は、はんだブリッジが形成することを可能にするために可能な限り小さく維持される必要がある。ワイヤボンド618またははんだブリッジを形成するために使用されるはんだは、超伝導または非超伝導材料から形成され得る。 In some implementations, a solder bridge may be used instead of a wire bond to electrically connect the trace 608 of the first flexible wiring 602 to the trace 614 of the second flexible wiring 604. The distance 622 needs to be kept as small as possible to allow the solder bridge to form. The solder used to form the wire bond 618 or solder bridge can be formed from superconducting or non-superconducting materials.

第1のフレキシブル配線602のエッジ601と第2のフレキシブル配線604のエッジ603の両方は、より正確で比較的滑らかなエッジを提供するためにレーザ加工を使用して切断され得る。次いで、はんだブリッジのブリッジ長を短くするために、エッジ601および603が互いに近づけて配置され得、これにより接続の完全性が向上し、ボンディングプロセスが容易になる。 Both the edge 601 of the first flexible wiring 602 and the edge 603 of the second flexible wiring 604 can be cut using laser machining to provide a more accurate and relatively smooth edge. The edges 601 and 603 can then be placed close to each other to reduce the bridge length of the solder bridge, which improves connection integrity and facilitates the bonding process.

いくつかの実装形態では、第1のフレキシブル配線602と第2のフレキシブル配線604との間の接合部は、第1のフレキシブル配線602と第2のフレキシブル配線604間との電気的接続を提供するために、および/または、配線が配置されるクライオスタット段階の温度で配線を維持するために、第1のフレキシブル配線602および第2のフレキシブル配線604に機械的接続を提供するために金属ブロックに対して固定される。たとえば、図6に示されるように、金属ブロック620は、電磁遮蔽層610、616に固定され、熱接触してもよい。いくつかの実装形態では、金属ブロック620は、フレキシブル配線602および604に対して所定の位置に固定されている。代替的または追加的に、金属ブロック620は、はんだなどの接着剤を通じて遮蔽層610、616に固定されている。金属ブロック620は、銅などのクライオスタット内で十分な熱伝達を提供するために適した材料から形成され得る。いくつかの実装形態では、遮蔽層610、616は接地面を兼ね、金属ブロック620は共通接地を提供する。 In some embodiments, the junction between the first flexible wiring 602 and the second flexible wiring 604 provides an electrical connection between the first flexible wiring 602 and the second flexible wiring 604. For and / or to the metal block to provide mechanical connectivity to the first flexible wiring 602 and the second flexible wiring 604 to maintain the wiring at the temperature of the cryostat stage where the wiring is located. Is fixed. For example, as shown in FIG. 6, the metal block 620 may be fixed to the electromagnetic shielding layers 610 and 616 and may be in thermal contact. In some implementations, the metal block 620 is fixed in place with respect to the flexible wires 602 and 604. Alternatively or additionally, the metal block 620 is fixed to the shielding layers 610, 616 through an adhesive such as solder. The metal block 620 can be formed from a material suitable for providing sufficient heat transfer within the cryostat, such as copper. In some implementations, the shielding layers 610, 616 also serve as a grounding surface, and the metal block 620 provides a common grounding.

図6は、図2に示される、提供された構成を有するフレキシブル配線用の修正された突合せ接合を示している。いくつかの実装形態では、修正された突合せ接合は、図5に示される構成を有するフレキシブル配線にも使用され得る。たとえば、図7Aは、修正された突合せ接合を使用して第2のフレキシブル配線704に結合された第1のフレキシブル配線702の断面を示す概略図である。第1のフレキシブル配線702および第2のフレキシブル配線704の各々は、図5に示されるフレキシブル配線500と同じストリップライン構成を有する。たとえば、フレキシブル配線702は、第1の細長いフレキシブル基板部分706と、第2の細長いフレキシブル基板部分708と、部分706と708との間に配置された信号トレース714と、基板部分706の上面の第1の導電性層710と、基板部分708の底面上の第2の導電性層712とを含み得る。同様に、フレキシブル配線704は、第1の細長いフレキシブル基板部分716と、第2の細長いフレキシブル基板部分718と、部分716と718との間に配置された信号トレース724と、基板部分716の上面の第1の導電性層720と、基板部分718の底面上の第2の導電性層722とを含み得る。図5に示されるフレキシブル配線500のように、各信号トレース714、724は個々のワイヤに対応し、複数のトレースはアレイ状に配置され得る(たとえば、図7Aのページに出入りするY方向に沿って)。さらに、導電性層710、712、720、722は、クロストークから信号トレース714、724を遮蔽するための電磁遮蔽層であり得る。 FIG. 6 shows a modified butt joint for flexible wiring with the provided configuration shown in FIG. In some implementations, the modified butt joint can also be used for flexible wiring with the configuration shown in FIG. For example, FIG. 7A is a schematic diagram showing a cross section of a first flexible wiring 702 coupled to a second flexible wiring 704 using a modified butt joint. Each of the first flexible wiring 702 and the second flexible wiring 704 has the same stripline configuration as the flexible wiring 500 shown in FIG. For example, the flexible wiring 702 includes a first elongated flexible substrate portion 706, a second elongated flexible substrate portion 708, a signal trace 714 disposed between the portions 706 and 708, and a first surface of the substrate portion 706. The conductive layer 710 of 1 and the second conductive layer 712 on the bottom surface of the substrate portion 708 may be included. Similarly, the flexible wiring 704 is a signal trace 724 arranged between the first elongated flexible substrate portion 716, the second elongated flexible substrate portion 718, the portions 716 and 718, and the upper surface of the substrate portion 716. It may include a first conductive layer 720 and a second conductive layer 722 on the bottom surface of the substrate portion 718. Like the flexible wiring 500 shown in FIG. 5, each signal trace 714, 724 corresponds to an individual wire, and the plurality of traces can be arranged in an array (eg, along the Y direction entering and exiting the page of FIG. 7A). hand). Further, the conductive layers 710, 712, 720, 722 may be electromagnetic shielding layers for shielding signal traces 714, 724 from crosstalk.

第1のフレキシブル配線702は、第2のフレキシブル配線704のエッジ703に面するエッジ701で配置される。エッジ701は、エッジ703から比較的短い距離だけ離れてもよく、互いに接触してもよい。たとえば、エッジ701は、他の距離の中でも、100μmまたは250μmなどの、約25ミクロンから約数ミリメートルの間の距離だけエッジ703から離れていてもよい。第1のフレキシブル配線702のトレース714を第2のフレキシブル配線704のトレース724に電気的に接続するために使用され得るワイヤボンド730が提供される。いくつかの実装形態では、第1のフレキシブル配線702のトレース714を第2のフレキシブル配線704のトレース724に接続するために、ワイヤボンドの代わりにはんだブリッジが使用され得る。第1のエッジ701と第2のエッジ703との間の距離は、はんだブリッジが形成することを可能にするために可能な限り小さく維持される必要がある。第1のフレキシブル配線702のエッジ701と第2のフレキシブル配線704のエッジ703の両方は、より正確で比較的滑らかなエッジを提供するためにレーザ加工を使用して切断され得る。次いで、はんだブリッジのブリッジ長を短くするために、エッジ701および703が互いに近づけて配置され得、これにより接続の完全性が向上し、ボンディングプロセスが容易になる。ワイヤボンド730またははんだブリッジを形成するために使用されるはんだは、超伝導または非超伝導材料から形成され得る。 The first flexible wiring 702 is arranged at the edge 701 facing the edge 703 of the second flexible wiring 704. The edges 701 may be separated from the edge 703 by a relatively short distance or may be in contact with each other. For example, the edge 701 may be separated from the edge 703 by a distance between about 25 microns and about a few millimeters, such as 100 μm or 250 μm, among other distances. A wire bond 730 that can be used to electrically connect the trace 714 of the first flexible wiring 702 to the trace 724 of the second flexible wiring 704 is provided. In some implementations, a solder bridge may be used instead of a wire bond to connect the trace 714 of the first flexible wiring 702 to the trace 724 of the second flexible wiring 704. The distance between the first edge 701 and the second edge 703 needs to be kept as small as possible to allow the solder bridge to form. Both the edge 701 of the first flexible wiring 702 and the edge 703 of the second flexible wiring 704 can be cut using laser machining to provide a more accurate and relatively smooth edge. The edges 701 and 703 can then be placed close to each other to reduce the bridge length of the solder bridge, which improves connection integrity and facilitates the bonding process. The solder used to form the wire bond 730 or solder bridge can be formed from superconducting or non-superconducting materials.

いくつかの実装形態では、第1のフレキシブル配線702は、基板部分706が除去されるか、または信号トレース714の一部を露出しない領域726を含み得る。同様に、第2のフレキシブル配線704は、基板部分716が除去されるか、または信号トレース724の一部を露出しない領域728を含み得る。領域726、728内の信号トレースを露出することによって、ワイヤボンドまたははんだブリッジボンドを形成するために信号トレース726、728にアクセスすることができる。図7Bは、図7Aの第2のフレキシブル配線704のエッジ703および領域728の側面図を示す概略図である。図7Bに示されるように、領域728を形成し、信号トレース724を露出するために、信号トレースの真上の基板部分716の一部のみを除去または不在にする必要がある。領域728の左側および右側の基板部分716は、基板部分718に接合し、導電性層720の支持表面を提供するために所定の位置に残されてもよい。いくつかの実装形態では、領域726、728は、第1のフレキシブル配線702と第2のフレキシブル配線704との間の電気的接続を形成するはんだを含む。 In some implementations, the first flexible wiring 702 may include a region 726 where the substrate portion 706 is removed or part of the signal trace 714 is not exposed. Similarly, the second flexible wiring 704 may include a region 728 in which the substrate portion 716 is removed or part of the signal trace 724 is not exposed. By exposing the signal traces in regions 726, 728, the signal traces 726, 728 can be accessed to form wire bonds or solder bridge bonds. FIG. 7B is a schematic view showing a side view of the edge 703 and the region 728 of the second flexible wiring 704 of FIG. 7A. As shown in FIG. 7B, only a portion of the substrate portion 716 directly above the signal trace needs to be removed or absent in order to form the region 728 and expose the signal trace 724. The left and right substrate portions 716 of the region 728 may be joined to the substrate portion 718 and left in place to provide a support surface for the conductive layer 720. In some implementations, regions 726, 728 include solder forming an electrical connection between the first flexible wiring 702 and the second flexible wiring 704.

いくつかの実装形態では、第1のフレキシブル配線702と第2のフレキシブル配線704との間の接合部は、第1のフレキシブル配線702と第2のフレキシブル配線704間との電気的接続を提供するために、および/または、配線が配置されるクライオスタット段階の温度で配線を維持するために、第1のフレキシブル配線702と第2のフレキシブル配線704との間に機械的接続を提供するために金属ブロックに固定され、熱接触している。たとえば、図7Aに示されるように、金属ブロック732は電磁遮蔽層712、722に対して配置され得る。いくつかの実装形態では、金属ブロック732は、フレキシブル配線702および704に対して所定の位置に固定される。代替的または追加的に、金属ブロック732は、はんだなどの接着剤を通じて遮蔽層712、722に固定される。代替的または追加的に、追加の金属ブロックが遮蔽層710、720に固定され、熱接触している。追加の金属ブロックはまた、はんだなどの接着剤を通じて遮蔽層710、720に固定され得る。金属ブロックは、銅などのクライオスタット内で十分な熱伝達を提供するために適した材料から形成され得る。いくつかの実装形態では、遮蔽層712、722は接地面を兼ね、金属ブロック732は共通接地を提供する。同様に、遮蔽層710、720は、追加の金属ブロックが共通の接地を提供する接地面を兼ねてもよい。 In some embodiments, the junction between the first flexible wiring 702 and the second flexible wiring 704 provides an electrical connection between the first flexible wiring 702 and the second flexible wiring 704. Metal to provide a mechanical connection between the first flexible wire 702 and the second flexible wire 704 for and / or to maintain the wire at the cryostat stage temperature at which the wire is placed. It is fixed to the block and is in thermal contact. For example, as shown in FIG. 7A, the metal block 732 may be disposed with respect to the electromagnetic shielding layers 712,722. In some implementations, the metal block 732 is fixed in place with respect to the flexible wires 702 and 704. Alternatively or additionally, the metal block 732 is fixed to the shielding layers 712,722 through an adhesive such as solder. Alternatively or additionally, additional metal blocks are secured to the shielding layers 710, 720 and are in thermal contact. Additional metal blocks may also be secured to the shielding layers 710, 720 through an adhesive such as solder. The metal block can be formed from a material suitable for providing sufficient heat transfer within the cryostat, such as copper. In some implementations, the shielding layers 712, 722 also serve as a ground plane and the metal block 732 provides a common ground. Similarly, the shielding layers 710, 720 may also serve as a grounding surface on which additional metal blocks provide a common grounding.

いくつかの実装形態では、第1のフレキシブル配線と第2のフレキシブル配線との間の接合部は、第1の温度に保持されたクライオスタットの1つの温度段階と、第1の段階とは異なる第2の温度に保持されたクライオスタットの第2の温度段階とを分離するクライオスタット内の境界に提供され得る。たとえば、接合部は、3K未満の温度に保持された温度段階(たとえば、図1における段階103)内の第1のフレキシブル配線602または702などの第1のフレキシブル配線を、3Kより高いが室温より低い温度に保持された温度段階(たとえば、図1における段階101)内の第2のフレキシブル配線604または704などの第2のフレキシブル配線に接続し得る。いくつかの実装形態では、クライオスタット内の異なる温度段階間の遷移、あるいは真空環境から別の真空環境または非真空環境への遷移におけるフレキシブル配線は、フレキシブル配線とクランプデバイス(たとえば、銅リングなどの金属リング)に固定されたエポキシ接着剤を使用して、遷移部で密閉され得る。 In some implementations, the junction between the first flexible wire and the second flexible wire is different from one temperature step of the cryostat held at the first temperature and the first step. It may be provided at the boundary within the cryostat that separates it from the second temperature stage of the cryostat held at a temperature of 2. For example, the junction may have a first flexible wire, such as a first flexible wire 602 or 702, in a temperature step held at a temperature below 3K (eg, step 103 in FIG. 1), which is higher than 3K but above room temperature. It may be connected to a second flexible wire such as a second flexible wire 604 or 704 in a temperature step kept at a lower temperature (eg, step 101 in FIG. 1). In some embodiments, flexible wiring in transitions between different temperature stages within a cryostat, or transitions from a vacuum environment to another vacuum or non-vacuum environment, is a flexible wiring and clamp device (eg, a metal such as a copper ring). It can be sealed at the transition using an epoxy adhesive fixed to the ring).

本明細書で開示されるように、フレキシブル配線を製造するために様々な手法が使用され得る。たとえば、いくつかの実装形態では、金属および/または超伝導膜が形成される大きい基板(たとえば、ポリイミドなどのフレキシブルプラスチック基板)を提供することによって、フレキシブル配線が構築され得る。基板は、たとえば、一辺が8インチよりも大きい、たとえば12インチ×14インチの大きいシートを含み得る。金属/超伝導膜を堆積させるために、基板を真空チャンバに入れてもよい。膜を堆積する前に、たとえばイオン洗浄(たとえば、Arイオン洗浄)を実行することによって、基板表面を洗浄してもよい。2層膜が基板上に形成される場合、材料の第1の層が基板上にブランケット堆積される。第1の層は、たとえば、スパッタリングを使用して堆積されるニオブなどの超伝導体膜を含み得る。あるいは、第1の層は、銅などの非超伝導膜を含み得る。第1の層は、約5μmまでの厚さを有するように堆積され得る。たとえば、第1の層は、他の厚さの中でも100nm、250nm、500nm、750nm、1μm、または2μmの厚さを有するように堆積され得る。次いで、第2の層が第1の層上にブランケット堆積(たとえば、スパッタリングまたは無電解めっき)される。第2の層は、銅などの非超伝導膜、またはニオブまたはアルミニウムなどの超伝導膜を含み得る。第2の層は、約20μmまでの厚さを有するように堆積され得る。たとえば、第2の層は、100nm、250nm、500nm、750nm、または1μmの厚さを有するように堆積され得る。場合によっては、第2の層の第1の堆積された部分が、後の電気めっきステップのベース層として機能する。たとえば、銅の薄い100nmの膜が、より厚い銅の層が電気めっきされた後に堆積され得る。いくつかの実装形態では、膜は、基板の上側と下側の両方に堆積される。次いで、所望の回路パターンを形成するために、(たとえば、エッチングまたはリフトオフプロセスを使用して)堆積された膜がパターン化され得る。場合によっては、2層膜の場合、パターン化ステップ中に同一のパターンが第1の層と第2の層の両方に転写される。他の場合には、パターン化ステップにおいて、第1の層に、次いで第2の層に異なるパターンが形成される。いくつかの実装形態では、レーザエッチングプロセスを使用して、基板内にビアホールが形成される。次いで、ビアコンタクトを形成するために、ビアホールがビアコンタクト材料(たとえば、銅および/または超伝導材料)で充填され得る。パターン化されると、基板シートは、個々のフレキシブル配線に分割され得る。基板シートを分割するには、基板シート上でレーザ切断を実行するか、基板シートを機械的に切断するためにブレードを使用する必要がある場合がある。いくつかの実装形態では、基板シートを分割すると、最終的なフレキシブル配線が得られる。あるいは、いくつかの実装形態では、積層フレキシブル配線(たとえば、複数のフレキシブル配線200のスタック)を形成するために、ストリップライン構成(たとえば、フレキシブル配線500)を形成するために、または積層ストリップラインフレキシブル配線を形成するために、分割された基板シートが一緒に積み重ねられ得る。分割された基板シートを積み重ねることは、積層基板が一緒に接合されるように、硬化した基板の間に接着剤を導入することを伴う場合がある。あるいは、無接着結合技法を使用して、分割された基板シートが一緒に接合され得る。積層フレキシブル配線を取得した後、必要に応じてさらなる処理が実行され得る。たとえば、積層フレキシブル配線上の導電性トレースへの接続を提供するために、追加のビアコンタクトが積層基板のうちの1つまたは複数内に形成され得る。 As disclosed herein, various techniques can be used to manufacture flexible wiring. For example, in some implementations, flexible wiring can be constructed by providing a large substrate on which the metal and / or superconducting film is formed (eg, a flexible plastic substrate such as polyimide). The substrate may include, for example, a large sheet larger than 8 inches on a side, for example 12 inches x 14 inches. The substrate may be placed in a vacuum chamber to deposit the metal / superconducting membrane. The substrate surface may be cleaned, for example, by performing ion cleaning (eg, Ar ion cleaning) prior to depositing the membrane. When a two-layer film is formed on the substrate, a first layer of material is blanket deposited on the substrate. The first layer may include, for example, a superconductor membrane such as niobium deposited using sputtering. Alternatively, the first layer may include a non-superconducting film such as copper. The first layer can be deposited to have a thickness of up to about 5 μm. For example, the first layer can be deposited to have a thickness of 100 nm, 250 nm, 500 nm, 750 nm, 1 μm, or 2 μm, among other thicknesses. The second layer is then blanket deposited (eg, sputtering or electroless plating) on the first layer. The second layer may include a non-superconducting membrane such as copper or a superconducting membrane such as niobium or aluminum. The second layer can be deposited to have a thickness of up to about 20 μm. For example, the second layer can be deposited to have a thickness of 100 nm, 250 nm, 500 nm, 750 nm, or 1 μm. In some cases, the first deposited portion of the second layer serves as the base layer for later electroplating steps. For example, a thin 100 nm film of copper can be deposited after a thicker layer of copper is electroplated. In some implementations, the membrane is deposited on both the top and bottom of the substrate. The deposited membrane can then be patterned (eg, using an etching or lift-off process) to form the desired circuit pattern. In some cases, in the case of a two-layer film, the same pattern is transferred to both the first layer and the second layer during the patterning step. In other cases, in the patterning step, different patterns are formed in the first layer and then in the second layer. In some implementations, a laser etching process is used to form via holes in the substrate. Via holes can then be filled with via contact material (eg, copper and / or superconducting material) to form via contacts. Once patterned, the substrate sheet can be divided into individual flexible wiring. To split the substrate sheet, it may be necessary to perform laser cutting on the substrate sheet or use a blade to mechanically cut the substrate sheet. In some implementations, the board sheet is split to give the final flexible wiring. Alternatively, in some implementations, to form laminated flexible wiring (eg, a stack of multiple flexible wiring 200), to form a stripline configuration (eg, flexible wiring 500), or to form laminated stripline flexible. The divided substrate sheets can be stacked together to form the wiring. Stacking the divided substrate sheets may involve introducing an adhesive between the cured substrates so that the laminated substrates are joined together. Alternatively, the divided substrate sheets can be joined together using a non-adherens junction technique. After obtaining the laminated flexible wiring, further processing may be performed as needed. For example, additional via contacts may be formed within one or more of the laminated substrates to provide a connection to the conductive traces on the laminated flexible wiring.

いくつかの実装形態では、フレキシブル配線は、押出しおよびロールプロセスを使用して構築され得る。たとえば、超伝導材料または非超伝導材料の第1の細長いシート(たとえば、厚さ0.25インチのニオブ、アルミニウム、または銅のシート)が提供され得る。場合によっては、超伝導材料または非超伝導材料の第2の細長いシート(たとえば、厚さ0.25インチのニオブ、アルミニウム、または銅のシート)が第1の細長いシートの上部に提供され得る。単一のシートのみが提供される場合、材料の単一のシートは、シートを薄くする(たとえば、約20ミクロンから約10mmの間の厚さに)押出機に通される。2層が提供される場合、第1および第2の細長いシートは、真空および/または熱の下で一緒にプレスされ、2層シートを薄くする押出機に通されてもよく(たとえば、約20ミクロンから約10mmの間の厚さに)、2層シートにおける材料が互いに接着する。次いで、薄層化された単層または2層シートは、ポリイミド基板と積層され得る。いくつかの実装形態では、ポリイミド基板の両面に薄層化された単層または2層シートが積層される。本明細書で説明するように、所望の回路パターンを形成するために、(たとえば、エッチングプロセスを使用して)ポリイミド基板上の超伝導膜および/または非超伝導膜がパターン化され得る。場合によっては、2層膜の場合、パターン化ステップ中に同一のパターンが第1の層と第2の層の両方に転写される。他の場合には、パターン化ステップにおいて、第1の層に、次いで第2の層に異なるパターンが形成される。いくつかの実装形態では、レーザエッチングプロセスを使用して、基板内にビアホールが形成される。次いで、ビアコンタクトを形成するために、ビアホールがビアコンタクト材料(たとえば、銅および/または超伝導材料)で充填され得る。パターン化されると、パターン化された膜を含む基板シートは、個々のフレキシブル配線に分割され得る。基板シートを分割するには、基板シート上でレーザ切断を実行するか、基板シートを機械的に切断するためにブレードを使用する必要がある場合がある。いくつかの実装形態では、基板シートを分割すると、最終的なフレキシブル配線が得られる。あるいは、いくつかの実装形態では、積層フレキシブル配線(たとえば、複数のフレキシブル配線200のスタック)を形成するために、ストリップライン構成(たとえば、フレキシブル配線500)を形成するために、または積層ストリップラインフレキシブル配線を形成するために、分割された基板シートが一緒に積み重ねられ得る。分割された基板シートを積み重ねることは、積層基板が一緒に接合されるように、硬化した基板の間に接着剤を導入することを伴う場合がある。あるいは、無接着結合技法を使用して、分割された基板シートが一緒に接合され得る。積層フレキシブル配線を取得した後、必要に応じてさらなる処理が実行され得る。たとえば、積層フレキシブル配線上の導電性トレースへの接続を提供するために、追加のビアコンタクトが積層基板のうちの1つまたは複数内に形成され得る。 In some implementations, flexible wiring can be constructed using extrusion and roll processes. For example, a first elongated sheet of superconducting or non-superconducting material (eg, a 0.25 inch thick niobium, aluminum, or copper sheet) may be provided. In some cases, a second elongated sheet of superconducting or non-superconducting material (eg, a 0.25 inch thick niobium, aluminum, or copper sheet) may be provided on top of the first elongated sheet. If only a single sheet is provided, a single sheet of material is passed through an extruder that thins the sheet (eg, to a thickness between about 20 microns and about 10 mm). If two layers are provided, the first and second elongated sheets may be pressed together under vacuum and / or heat and passed through an extruder that thins the two layers (eg, about 20). The materials in the two-layer sheet adhere to each other (to a thickness between micron and about 10 mm). The thinned single-layer or two-layer sheet can then be laminated with the polyimide substrate. In some mounting embodiments, thinned single-layer or two-layer sheets are laminated on both sides of the polyimide substrate. As described herein, superconducting and / or non-superconducting films on a polyimide substrate can be patterned (eg, using an etching process) to form the desired circuit pattern. In some cases, in the case of a two-layer film, the same pattern is transferred to both the first layer and the second layer during the patterning step. In other cases, in the patterning step, different patterns are formed in the first layer and then in the second layer. In some implementations, a laser etching process is used to form via holes in the substrate. Via holes can then be filled with via contact material (eg, copper and / or superconducting material) to form via contacts. Once patterned, the substrate sheet containing the patterned membrane can be divided into individual flexible wiring. To split the substrate sheet, it may be necessary to perform laser cutting on the substrate sheet or use a blade to mechanically cut the substrate sheet. In some implementations, the board sheet is split to give the final flexible wiring. Alternatively, in some implementations, to form laminated flexible wiring (eg, a stack of multiple flexible wiring 200), to form a stripline configuration (eg, flexible wiring 500), or to form laminated stripline flexible. The divided substrate sheets can be stacked together to form the wiring. Stacking the divided substrate sheets may involve introducing an adhesive between the cured substrates so that the laminated substrates are joined together. Alternatively, the divided substrate sheets can be joined together using a non-adherens junction technique. After obtaining the laminated flexible wiring, further processing may be performed as needed. For example, additional via contacts may be formed within one or more of the laminated substrates to provide a connection to the conductive traces on the laminated flexible wiring.

本明細書で説明される量子主題および量子動作の実装形態は、適切な量子回路、またはより一般的には、本明細書で開示される構造およびそれらの構造的同等物を含む、量子情報処理システムとも呼ばれる量子計算システムにおいて、あるいはそれらの1つまたは複数の組合せにおいて実装することができる。「量子計算システム」および「量子情報処理システム」という用語は、量子コンピュータ、量子暗号システム、トポロジ量子コンピュータ、または量子シミュレータを含み得るが、これらに限定されない。 The quantum themes and implementations of quantum operation described herein include suitable quantum circuits, or more generally, the structures disclosed herein and their structural equivalents. It can be implemented in quantum computing systems, also called systems, or in one or more combinations thereof. The terms "quantum computing system" and "quantum information processing system" may include, but are not limited to, a quantum computer, a quantum cryptography system, a topology quantum computer, or a quantum simulator.

量子情報および量子データという用語は、量子システムによって搬送され、量子システムに保持され、または記憶される情報またはデータを指し、最小の重要なシステムは量子ビットであり、たとえば、量子情報の単位を定義するシステムである。「量子ビット」という用語は、対応する文脈において2レベルシステムとして適切に近似され得るすべての量子システムを包含することが理解される。そのような量子システムは、たとえば2つ以上のレベルを備えたマルチレベルシステムを含み得る。例として、そのようなシステムは、原子、電子、光子、イオン、または超伝導量子ビットを含むことができる。いくつかの実装形態では、計算基底状態は基底および第1の励起状態で識別されるが、計算状態がより高いレベルの励起状態で識別される他のセットアップが可能であることが理解される。量子メモリは、高い忠実度と効率で長時間にわたって量子データを記憶することができるデバイス、たとえば、光が送信のために使用される光物質インターフェースや、重ね合わせまたは量子コヒーレンスなどの量子データの量子特徴を記憶および保存するためのものなどであると理解される。 The terms quantum information and quantum data refer to information or data carried by a quantum system and held or stored in the quantum system, the smallest important system being a qubit, for example defining a unit of quantum information. It is a system to do. It is understood that the term "qubit" includes all quantum systems that can be adequately approximated as a two-level system in the corresponding context. Such a quantum system may include, for example, a multi-level system with two or more levels. As an example, such a system can include atoms, electrons, photons, ions, or superconducting qubits. It is understood that in some implementations, the calculated ground state is identified by the ground and the first excited state, but other setups are possible in which the calculated state is identified by a higher level excited state. Quantum memory is a device that can store quantum data over a long period of time with high fidelity and efficiency, such as the optical material interface in which light is used for transmission, and the quantum of quantum data such as superposition or quantum coherence. It is understood that it is for storing and preserving features.

量子回路素子(量子コンピューティング回路素子とも呼ばれる)は、量子処理動作を実行するための回路素子を含む。すなわち、量子回路素子は、非決定論的な方法でデータに対する動作を実行するために、重ね合わせやエンタングルメントなどの量子力学的現象を利用するように構成される。量子ビットなどの特定の量子回路素子は、複数の状態における情報を同時に表現および動作するように構成することができる。超伝導量子回路素子の例は、とりわけ、量子LC発振器、量子ビット(たとえば、磁束量子ビット、位相量子ビット、または電荷量子ビット)、および超伝導量子干渉デバイス(SQUID)(たとえば、RF-SQUIDまたはDC-SQUID)などの回路素子を含む。 Quantum circuit elements (also called quantum computing circuit elements) include circuit elements for performing quantum processing operations. That is, quantum circuit elements are configured to utilize quantum mechanical phenomena such as superposition and entanglement in order to perform operations on data in a non-deterministic way. Certain quantum circuit elements, such as qubits, can be configured to simultaneously represent and operate information in multiple states. Examples of superconducting quantum circuit elements are, among other things, quantum LC oscillators, quantum bits (eg, flux qubits, phase qubits, or charge qubits), and superconducting quantum interference devices (SQUIDs) (eg, RF-SQUIDs or Includes circuit elements such as DC-SQUID).

対照的に、古典的な回路素子は、一般に決定論的な方法でデータを処理する。古典的な回路素子は、データに対して基本的な算術、論理、および/または入力/出力動作を実行することによって、コンピュータプログラムの命令をまとめて実行するように構成することができ、データはアナログ形式またはデジタル形式で表される。いくつかの実装形態では、電気または電磁接続を通じて量子回路素子にデータを送信するために、および/あるいはそこからデータを受信するために、古典的な回路素子を使用することができる。古典的な回路素子の例は、CMOS回路、高速単一磁束量子(RSFQ)デバイス、相互量子論理(RQL)デバイス、およびERSFQデバイスに基づく回路素子を含み、これらは、バイアス抵抗を使用しないRSFQのエネルギー効率の高いバージョンである。 In contrast, classical circuit elements generally process data in a deterministic way. Classic circuit elements can be configured to execute the instructions of a computer program together by performing basic arithmetic, logic, and / or input / output operations on the data. Represented in analog or digital format. In some implementations, classical circuit devices can be used to send data to and / or receive data from quantum circuit devices via electrical or electromagnetic connections. Examples of classical circuit elements include CMOS circuits, fast single flux quantum (RSFQ) devices, mutual quantum logic (RQL) devices, and circuit elements based on ERSFQ devices, which are RSFQs that do not use bias resistors. It is an energy efficient version.

本明細書に記載の量子回路素子および古典的回路素子の製造は、超伝導体、誘電体、および/または金属などの1つまたは複数の材料の堆積を伴う可能性がある。選択した材料に応じて、これらの材料は、他の堆積プロセスの中でも、化学気相堆積、物理気相堆積(たとえば、蒸着またはスパッタリング)、またはエピタキシャル技法などの堆積プロセスを使用して堆積することができる。本明細書で説明する回路素子を製造するためのプロセスは、製造中にデバイスから1つまたは複数の材料を除去することを伴う場合がある。除去される材料に応じて、除去プロセスは、たとえば、ウェットエッチング技法、ドライエッチング技法、またはリフトオフプロセスを含むことができる。本明細書に記載の回路素子を形成する材料は、知られているリソグラフィ技法(たとえば、フォトリソグラフィまたは電子ビームリソグラフィ)を使用してパターン化することができる。 The manufacture of quantum circuit elements and classical circuit elements described herein can involve the deposition of one or more materials such as superconductors, dielectrics, and / or metals. Depending on the material selected, these materials may be deposited using a deposition process such as chemical vapor deposition, physical vapor deposition (eg, vapor deposition or sputtering), or epitaxial techniques, among other deposition processes. Can be done. The process for manufacturing the circuit elements described herein may involve removing one or more materials from the device during manufacturing. Depending on the material to be removed, the removal process can include, for example, a wet etching technique, a dry etching technique, or a lift-off process. The materials forming the circuit elements described herein can be patterned using known lithography techniques (eg, photolithography or electron beam lithography).

本明細書で説明する回路素子などの超伝導量子回路素子および/または超伝導古典的回路素子を使用する量子計算システムの動作中、超伝導回路素子は、超伝導材料が超伝導特性を示すことを可能にする温度までクライオスタット内で冷却される。超伝導(または超伝導の)材料は、超伝導臨界温度以下で超伝導特性を示す材料として理解することができる。超伝導材料の例は、アルミニウム(約1.2ケルビンの超伝導臨界温度)、インジウム(約3.4ケルビンの超伝導臨界温度)、NbTi(約10ケルビンの超伝導臨界温度)、およびニオブ(約9.3ケルビンの超伝導臨界温度)を含む。したがって、超伝導トレースおよび超伝導接地面などの超伝導構造は、超伝導臨界温度以下で超伝導特性を示す材料から形成される。 During the operation of a superconducting quantum circuit element such as the circuit element described herein and / or a quantum computing system using a superconducting classical circuit element, the superconducting circuit element is a superconducting material exhibiting superconducting properties. Cooled in the cryostat to a temperature that allows. A superconducting (or superconducting) material can be understood as a material that exhibits superconducting properties below the superconducting critical temperature. Examples of superconducting materials are aluminum (superconducting critical temperature of about 1.2 Kelvin), indium (superconducting critical temperature of about 3.4 Kelvin), NbTi (superconducting critical temperature of about 10 Kelvin), and niobium (superconducting critical temperature of about 10 Kelvin). Approximately 9.3 Kelvin superconducting critical temperature) is included. Therefore, superconducting structures such as superconducting traces and superconducting ground planes are formed from materials that exhibit superconducting properties below the superconducting critical temperature.

本明細書は多くの特定の実装形態の詳細を含むが、これらは主張され得る範囲の制限としてではなく、特定の実装形態に固有であり得る機能の説明として解釈されるべきである。個別の実装形態の文脈において、本明細書において説明されている特定の機能は、単一の実装形態において組み合わせて実装することもできる。逆に、単一の実装形態の文脈において説明されている様々な機能は、複数の実装形態において個別に、または適切なサブコンビネーションにおいて実装することもできる。さらに、特定の組合せにおいて機能するものとして機能を上記で説明し、最初はそのように主張する場合もあるが、場合によっては、主張された組合せからの1つまたは複数の機能は組合せから削除することができ、主張された組合せは、サブコンビネーションまたはサブコンビネーションのバリエーションを対象とし得る。 Although this specification contains many specific implementation details, these should be construed as a description of features that may be specific to a particular implementation, rather than as a limitation to the extent that can be claimed. In the context of the individual implementations, the particular features described herein can also be implemented in combination in a single implementation. Conversely, the various features described in the context of a single implementation can also be implemented individually in multiple implementations or in the appropriate subcombination. Further, a function is described above as functioning in a particular combination and may be initially claimed as such, but in some cases one or more functions from the claimed combination may be removed from the combination. The claimed combination can be a sub-combination or a variation of the sub-combination.

同様に、動作は図面において特定の順序で描かれているが、これは、望ましい結果を達成するために、そのような動作が示された特定の順序または順番で実行されること、またはすべての説明された動作が実行されることを必要とするものとして理解されるべきではない。たとえば、特許請求の範囲に記載されているアクションは、異なる順序で実行することができ、依然として望ましい結果を達成することができる。特定の状況では、マルチタスキングおよび並列処理が有利な場合がある。さらに、上述の実装形態における様々なコンポーネントの分離は、すべての実装形態においてそのような分離を必要とするものとして理解されるべきではない。 Similarly, the movements are depicted in a particular order in the drawings, but this means that such movements are performed in a particular order or order shown, or all, in order to achieve the desired result. It should not be understood as requiring the described actions to be performed. For example, the actions described in the claims can be performed in a different order and still achieve the desired result. In certain situations, multitasking and parallelism may be advantageous. Moreover, the separation of the various components in the implementations described above should not be understood as requiring such separation in all implementations.

多くの実装形態が説明された。それにもかかわらず、本発明の趣旨および範囲から逸脱することなしに、様々な修正が行われてよいことが理解されよう。したがって、他の実装形態は以下の特許請求の範囲内にある。 Many implementations have been described. Nevertheless, it will be appreciated that various modifications may be made without departing from the spirit and scope of the invention. Therefore, other implementations are within the scope of the following claims.

100 冷却システム
102 クライオスタット
101 第1の段階
103 第2の段階
104 境界
105 第3の段階
106 境界
110 量子情報処理システム
112 サンプルマウント
114 フレキシブル配線
116 フレキシブル配線
150 制御電子機器
200 フレキシブル配線
202 細長いフレキシブル基板
204 導電性トレース
206 折畳み領域
208 導電性層
208 電磁遮蔽層
210 溝
212 溝
214 溝
250 フレキシブル配線
300 フレキシブル配線
302 フレキシブル配線基板
304 導電性トレース
308 電磁遮蔽層
308 遮蔽層ストリップ
500 フレキシブル配線
502 第1の細長いフレキシブル基板部分
504 第2の細長いフレキシブル基板部分
506 信号トレース
508 第1の導電性層
510 第2の導電性層
512 ビア
514 ビアコンタクト
516 第2の薄膜層
518 第1の薄膜層
601 エッジ
602 第1のフレキシブル配線
603 エッジ
604 第2のフレキシブル配線
606 細長いフレキシブル基板
608 導電性トレース
610 導電性層
610 電磁遮蔽層
612 細長いフレキシブル基板
614 導電性トレース
616 導電性層
616 電磁遮蔽層
618 ワイヤボンド
620 金属ブロック
622 距離
701 エッジ
702 第1のフレキシブル配線
703 エッジ
704 第2のフレキシブル配線
706 第1の細長いフレキシブル基板部分
708 第2の細長いフレキシブル基板部分
710 遮蔽層
710 第1の導電性層
712 遮蔽層
712 第2の導電性層
712 電磁遮蔽層
714 信号トレース
716 第1の細長いフレキシブル基板部分
718 第2の細長いフレキシブル基板部分
720 第1の導電性層
720 遮蔽層
722 第2の導電性層
722 遮蔽層
722 電磁遮蔽層
724 信号トレース
726 領域
728 領域
730 ワイヤボンド
732 金属ブロック
100 Cooling system 102 Cryostat 101 First stage 103 Second stage 104 Boundary 105 Third stage 106 Boundary 110 Quantum information processing system 112 Sample mount 114 Flexible wiring 116 Flexible wiring 150 Control electronics 200 Flexible wiring 202 Elongated flexible board 204 Conductive trace 206 Folding area 208 Conductive layer 208 Electromagnetic shielding layer 210 Groove 212 Groove 214 Groove 250 Flexible wiring 300 Flexible wiring 302 Flexible wiring board 304 Conductive trace 308 Electromagnetic shielding layer 308 Shielding layer strip 500 Flexible wiring 502 First elongated Flexible substrate part 504 Second elongated flexible substrate part 506 Signal trace 508 First conductive layer 510 Second conductive layer 512 Via 514 Via contact 516 Second thin film layer 518 First thin film layer 601 Edge 602 First Flexible wiring 603 Edge 604 Second flexible wiring 606 Elongated flexible wiring 608 Conductive trace 610 Conductive layer 610 Electromagnetic shielding layer 612 Elongated flexible substrate 614 Conductive trace 616 Conductive layer 616 Electromagnetic shielding layer 618 Wire bond 620 Metal block 622 Distance 701 Edge 702 First flexible wiring 703 Edge 704 Second flexible wiring 706 First elongated flexible substrate portion 708 Second elongated flexible substrate portion 710 Shielding layer 710 First conductive layer 712 Shielding layer 712 Second Conductive layer 712 Electromagnetic shielding layer 714 Signal trace 716 First elongated flexible substrate part 718 Second elongated flexible substrate portion 720 First conductive layer 720 Shielding layer 722 Second conductive layer 722 Shielding layer 722 Electromagnetic shielding layer 724 Signal Trace 726 Area 728 Area 730 Wire Bond 732 Metal Block

Claims (15)

第1の細長いフレキシブル層と、
前記第1の細長いフレキシブル層に接合された第2の細長いフレキシブル層と、
前記第1の細長いフレキシブル層と前記第2の細長いフレキシブル層との間の接合界面に配置された複数の導電性トレースと、
前記第1の細長いフレキシブル層の主面上の第1の電磁遮蔽層と、
前記第2の細長いフレキシブル層の主面上の第2の電磁遮蔽層と、
前記第1の細長いフレキシブル層を通って延びるビアであって、超伝導体ビアコンタクトを含む、ビアと
を備える、フレキシブル配線。
The first elongated flexible layer and
A second elongated flexible layer joined to the first elongated flexible layer,
A plurality of conductive traces arranged at the junction interface between the first elongated flexible layer and the second elongated flexible layer.
A first electromagnetic shielding layer on the main surface of the first elongated flexible layer,
A second electromagnetic shielding layer on the main surface of the second elongated flexible layer,
Flexible wiring comprising vias extending through the first elongated flexible layer, including superconductor via contacts.
前記ビアが接着剤層を備え、前記超伝導体ビアコンタクトが前記接着剤層上に形成される、請求項1に記載のフレキシブル配線。 The flexible wiring according to claim 1 , wherein the via comprises an adhesive layer and the superconductor via contact is formed on the adhesive layer. 前記ビアが前記第1の電磁遮蔽層から前記複数の導電性トレースのうちの少なくとも1つの導電性トレースまで延び、前記超伝導体ビアコンタクトが、前記第1の電磁遮蔽層と、前記少なくとも1つの導電性トレースとに接続される、請求項1に記載のフレキシブル配線。 The via extends from the first electromagnetic shielding layer to at least one of the plurality of conductive traces, and the superconductor via contact is the first electromagnetic shielding layer and the at least one. The flexible wiring according to claim 1 , which is connected to a conductive trace. 前記ビアが前記第1の電磁遮蔽層から前記第2の電磁遮蔽層まで延び、前記超伝導体ビアコンタクトが、前記第1の電磁遮蔽層と、少なくとも1つの前記導電性トレースとに接続される、請求項1に記載のフレキシブル配線。 The via extends from the first electromagnetic shielding layer to the second electromagnetic shielding layer, and the superconductor via contact is connected to the first electromagnetic shielding layer and at least one conductive trace. , The flexible wiring according to claim 1 . 第1の細長いフレキシブル基板と、前記第1の細長いフレキシブル基板の第1の側にアレイ状に配置された第1の複数の導電性トレースと、前記第1の細長いフレキシブル基板の第2の側の第1の電磁遮蔽層であって、前記第1の細長いフレキシブル基板の前記第2の側が、前記第1の細長いフレキシブル基板の前記第1の側の反対側にある、第1の電磁遮蔽層とを備える第1のフレキシブル配線と、
第2の細長いフレキシブル基板と、前記第2の細長いフレキシブル基板の第1の側にアレイ状に配置された第2の複数の導電性トレースと、前記第2の細長いフレキシブル基板の第2の側の第2の電磁遮蔽層であって、前記第2の細長いフレキシブル基板の前記第2の側が、前記第2の細長いフレキシブル基板の前記第1の側の反対側にある、第2の電磁遮蔽層とを備える第2のフレキシブル配線と
を備える、デバイスであって、
前記第1のフレキシブル配線が、突合せ接合を通じて前記第2のフレキシブル配線に結合される、デバイス。
A first elongated flexible substrate, a plurality of conductive traces arranged in an array on the first side of the first elongated flexible substrate, and a second side of the first elongated flexible substrate. A first electromagnetic shielding layer, wherein the second side of the first elongated flexible substrate is opposite to the first side of the first elongated flexible substrate. With the first flexible wiring,
A second elongated flexible substrate, a second plurality of conductive traces arranged in an array on the first side of the second elongated flexible substrate, and a second side of the second elongated flexible substrate. A second electromagnetic shielding layer in which the second side of the second elongated flexible substrate is opposite to the first side of the second elongated flexible substrate. A device comprising, with a second flexible wiring.
A device in which the first flexible wiring is coupled to the second flexible wiring through a butt joint.
前記突合せ接合が、前記第1の複数の導電性トレースからの第1の導電性トレースを前記第2の複数の導電性トレースからの第1の導電性トレースに接続するワイヤボンドを備える、請求項5に記載のデバイス。 The butt joint comprises a wire bond connecting a first conductive trace from the first plurality of conductive traces to a first conductive trace from the second plurality of conductive traces. The device according to 5 . 前記突合せ接合が、前記第1の複数の導電性トレースからの第1の導電性トレースを前記第2の複数の導電性トレースからの第1の導電性トレースに接続するはんだブリッジを備える、請求項5に記載のデバイス。 The butt joint comprises a solder bridge connecting a first conductive trace from the first plurality of conductive traces to a first conductive trace from the second plurality of conductive traces. The device according to 5 . 前記第1の電磁遮蔽層および前記第2の電磁遮蔽層に固定され熱接触している金属ブロックをさらに備える、請求項5に記載のデバイス。 The device according to claim 5 , further comprising a metal block fixed to and thermally contacted with the first electromagnetic shielding layer and the second electromagnetic shielding layer. 第1の細長いフレキシブル基板と、前記第1の細長いフレキシブル基板内の接合界面に配置された第1の複数の導電性トレースと、前記第1の細長いフレキシブル基板の第1の主面上の第1の電磁遮蔽層と、前記第1の細長いフレキシブル基板の第2の主面上の第2の電磁遮蔽層とを備える、第1のフレキシブル配線と、
第2の細長いフレキシブル基板と、前記第2の細長いフレキシブル基板内の接合界面に配置された第2の複数の導電性トレースと、前記第2の細長いフレキシブル基板の第1の主面上の第3の電磁遮蔽層と、前記第2の細長いフレキシブル基板の第2の主面上の第4の電磁遮蔽層とを備える、第2のフレキシブル配線と
を備えるデバイスであって、
前記第1のフレキシブル配線が、突合せ接合を通じて前記第2のフレキシブル配線に電気的に接続されている、デバイス。
A first elongated flexible substrate, a first plurality of conductive traces arranged at a bonding interface in the first elongated flexible substrate, and a first on a first main surface of the first elongated flexible substrate. A first flexible wiring comprising the electromagnetic shielding layer of the first elongated flexible substrate and a second electromagnetic shielding layer on the second main surface of the first elongated flexible substrate.
A second elongated flexible substrate, a second plurality of conductive traces arranged at the joining interface in the second elongated flexible substrate, and a third on the first main surface of the second elongated flexible substrate. A device comprising a second flexible wiring comprising the electromagnetic shielding layer of the above and a fourth electromagnetic shielding layer on the second main surface of the second elongated flexible substrate.
A device in which the first flexible wiring is electrically connected to the second flexible wiring through a butt joint.
前記第1の細長いフレキシブル基板が、前記第1の複数の導電性トレースの第1の導電性トレースが露出される第1のキャビティを備え、前記第2の細長いフレキシブル基板が、前記第2の複数の導電性トレースの第1の導電性トレースが露出される第2のキャビティを備える、請求項9に記載のデバイス。 The first elongated flexible substrate comprises a first cavity from which the first conductive trace of the first plurality of conductive traces is exposed, and the second elongated flexible substrate comprises the second plurality. 9. The device of claim 9 , comprising a second cavity in which the first conductive trace of the conductive trace is exposed. 前記突合せ接合が、前記第1の複数の導電性トレースの前記露出した第1の導電性トレースを前記第2の複数の導電性トレースの前記露出した第1の導電性トレースに接続するワイヤボンドを備える、請求項10に記載のデバイス。 The butt joint provides a wire bond that connects the exposed first conductive trace of the first plurality of conductive traces to the exposed first conductive trace of the second plurality of conductive traces. The device according to claim 10 . 前記突合せ接合が、前記第1の複数の導電性トレースの前記露出した第1の導電性トレースを前記第2の複数の導電性トレースの前記露出した第1の導電性トレースに接続するはんだブリッジを備える、請求項10に記載のデバイス。 The butt joint provides a solder bridge that connects the exposed first conductive trace of the first plurality of conductive traces to the exposed first conductive trace of the second plurality of conductive traces. The device according to claim 10 . 前記第1の電磁遮蔽層および前記第3の電磁遮蔽層に固定され熱接触している第1の金属ブロックをさらに備える、請求項10に記載のデバイス。 The device according to claim 10 , further comprising a first metal block fixed to and thermally contacted with the first electromagnetic shielding layer and the third electromagnetic shielding layer. 前記第2の電磁遮蔽層および前記第4の電磁遮蔽層に固定され熱接触している第2の金属ブロックをさらに備える、請求項13に記載のデバイス。 13. The device of claim 13 , further comprising a second electromagnetic shielding layer and a second metal block that is fixed and in thermal contact with the fourth electromagnetic shielding layer. 第1の温度範囲内に保持されるように構成された第1の段階を備えるクライオスタットと、
前記第1の段階内の量子情報処理システムと、
前記第1の段階内にあり、前記量子情報処理システムに結合されたフレキシブル配線と
を備えるシステムであって、前記フレキシブル配線が、
第1の細長いフレキシブル層と、
前記第1の細長いフレキシブル層に接合された第2の細長いフレキシブル層と、
前記第1の細長いフレキシブル層と前記第2の細長いフレキシブル層との間の接合界面に配置された複数の導電性トレースと、
前記第1の細長いフレキシブル層の主面上の第1の電磁遮蔽層と、
前記第2の細長いフレキシブル層の主面上の第2の電磁遮蔽層と、
前記第1の細長いフレキシブル層を通って延びるビアであって、超伝導体ビアコンタクトを含む、ビアと
を備える、システム。
A cryostat with a first stage configured to be kept within a first temperature range,
The quantum information system in the first stage and
A system that is in the first stage and includes flexible wiring coupled to the quantum information processing system, wherein the flexible wiring is:
The first elongated flexible layer and
A second elongated flexible layer joined to the first elongated flexible layer,
A plurality of conductive traces arranged at the junction interface between the first elongated flexible layer and the second elongated flexible layer.
A first electromagnetic shielding layer on the main surface of the first elongated flexible layer,
A second electromagnetic shielding layer on the main surface of the second elongated flexible layer,
A system comprising vias extending through the first elongated flexible layer, comprising superconductor via contacts.
JP2021037304A 2021-03-09 2021-03-09 Flexible wiring for low temperature applications Active JP7095136B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021037304A JP7095136B2 (en) 2021-03-09 2021-03-09 Flexible wiring for low temperature applications
JP2022100479A JP7460690B2 (en) 2021-03-09 2022-06-22 Flexible cabling for low temperature applications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021037304A JP7095136B2 (en) 2021-03-09 2021-03-09 Flexible wiring for low temperature applications

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019554668A Division JP6852187B2 (en) 2017-09-07 2017-09-07 Flexible wiring for low temperature applications

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022100479A Division JP7460690B2 (en) 2021-03-09 2022-06-22 Flexible cabling for low temperature applications

Publications (2)

Publication Number Publication Date
JP2021090075A JP2021090075A (en) 2021-06-10
JP7095136B2 true JP7095136B2 (en) 2022-07-04

Family

ID=76220477

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021037304A Active JP7095136B2 (en) 2021-03-09 2021-03-09 Flexible wiring for low temperature applications
JP2022100479A Active JP7460690B2 (en) 2021-03-09 2022-06-22 Flexible cabling for low temperature applications

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022100479A Active JP7460690B2 (en) 2021-03-09 2022-06-22 Flexible cabling for low temperature applications

Country Status (1)

Country Link
JP (2) JP7095136B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102580A1 (en) 2007-10-22 2009-04-23 Uchaykin Sergey V Systems, methods, and apparatus for electrical filters and input/output systems
US20100197505A1 (en) 2008-06-05 2010-08-05 Florian Steinmeyer Superconducting wire with low ac losses
JP6164151B2 (en) 2014-05-14 2017-07-19 Jfeスチール株式会社 Method for refining molten iron using a converter-type refining furnace

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2777031B2 (en) * 1992-11-24 1998-07-16 京セラ株式会社 Multilayer wiring board
JP2953273B2 (en) * 1993-10-22 1999-09-27 住友電気工業株式会社 How to connect devices that cool to low temperatures
JP4430419B2 (en) 2004-01-29 2010-03-10 株式会社フジクラ Electronic circuit using parallel conductive circuit sheet and method for manufacturing the same
JP5578443B2 (en) 2011-04-21 2014-08-27 日立金属株式会社 Multi-core shielded flat cable and method of manufacturing multi-core shielded flat cable
TWM482829U (en) 2014-01-28 2014-07-21 wei-sheng Zhang Flexible flat cable

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102580A1 (en) 2007-10-22 2009-04-23 Uchaykin Sergey V Systems, methods, and apparatus for electrical filters and input/output systems
US20100197505A1 (en) 2008-06-05 2010-08-05 Florian Steinmeyer Superconducting wire with low ac losses
JP6164151B2 (en) 2014-05-14 2017-07-19 Jfeスチール株式会社 Method for refining molten iron using a converter-type refining furnace

Also Published As

Publication number Publication date
JP2021090075A (en) 2021-06-10
JP2022136080A (en) 2022-09-15
JP7460690B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
JP6852187B2 (en) Flexible wiring for low temperature applications
CN109891591B (en) Reducing losses in stacked quantum devices
US10141493B2 (en) Thermal management for superconducting interconnects
JP6771660B2 (en) Multi-layer printed circuit board to reduce quantum signal crosstalk
JP2020536397A (en) Flip chip shaped low footprint resonator
US20210091062A1 (en) Systems and methods for assembling processor systems
JP7095136B2 (en) Flexible wiring for low temperature applications
Herrell et al. Hybrid wafer scale interconnections

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220622

R150 Certificate of patent or registration of utility model

Ref document number: 7095136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150