JP7088785B2

JP7088785B2 - Digital microphone

Info

Publication number: JP7088785B2
Application number: JP2018159291A
Authority: JP
Inventors: 嘉和高木
Original assignee: 日清紡マイクロデバイス株式会社
Priority date: 2018-08-28
Filing date: 2018-08-28
Publication date: 2022-06-21
Anticipated expiration: 2038-08-28
Also published as: JP2020036119A

Description

本発明は、静電容量型のマイクロホン素子から出力するアナログ信号をデジタル信号に変換するΔΣ変調型Ａ／Ｄ変換器として構成されるデジタルマイクロホンに関する。 The present invention relates to a digital microphone configured as a delta-sigma modulation type A / D converter that converts an analog signal output from a capacitance type microphone element into a digital signal.

デジタルマイクロホンとして、図６に示すように、ＭＥＭＳ（Micro Electro Mechanical System)で形成した静電容量型のマイクロホン素子１００と信号処理のための集積回路３００を組み合わせて構成されたものがある（類似のものとして特許文献１参照）。 As shown in FIG. 6, there is a digital microphone configured by combining a capacitance type microphone element 100 formed by a MEMS (Micro Electro Mechanical System) and an integrated circuit 300 for signal processing (similar). See Patent Document 1).

このデジタルマイクロホンは、集積回路３００のバイアス回路３１０からマイクロホン素子１００に所定のバイアス電圧を供給する。そして、マイクロホン素子１００に入力する音圧の変動による容量変化を電気信号に変換することで電気的なアナログ信号とし、そのアナログ信号を集積回路３００に取り込で低雑音増幅器３２０で増幅した後にΔΣ変調型Ａ／Ｄ変換器３３０でデジタル信号に変換して出力するものである。 This digital microphone supplies a predetermined bias voltage from the bias circuit 310 of the integrated circuit 300 to the microphone element 100. Then, the capacitance change due to the fluctuation of the sound pressure input to the microphone element 100 is converted into an electric signal to obtain an electric analog signal, and the analog signal is taken into the integrated circuit 300 and amplified by the low noise amplifier 320, and then ΔΣ. It is converted into a digital signal by a modulation type A / D converter 330 and output.

ΔΣ変調型Ａ／Ｄ変換器３３０は高ＳＮＲを実現するために用いられる。このΔΣ変調型Ａ／Ｄ変換器３３０は、マイクロホン素子１００の出力信号が入力する加算器３３１、加算器３３１の出力信号を積分する積分器３３２、積分器３３２の出力信号が基準値より低ければ“Ｌ”の信号、高ければ“Ｈ”のデジタル信号を出力する例えば１ビットの量子化器３３３、量子化器３３３の出力するデジタル信号“Ｌ”、“Ｈ”をアナログ信号に変換して加算器３３１に帰還するＤ／Ａ変換器３３４で構成されている。量子化器３３３は１ビットに限らずマルチビットの場合もある。このような構成により、近年のモバイル機器用のマイクロホンの高ＳＮＲ化、小型化、低消費電力化の要請に対応することができる。 The delta-sigma modulation type A / D converter 330 is used to achieve a high signal-to-noise ratio. In this ΔΣ modulation type A / D converter 330, if the output signal of the adder 331 to be input by the output signal of the microphone element 100, the adder 332 to integrate the output signal of the adder 331, and the output signal of the adder 332 are lower than the reference value. For example, a 1-bit quantizer 333 that outputs an "L" signal, or a digital signal of "H" if it is high, and digital signals "L" and "H" output by the quantifier 333 are converted into analog signals and added. It is composed of a D / A converter 334 that returns to the device 331. The quantizer 333 is not limited to one bit, but may be multi-bit. With such a configuration, it is possible to meet the recent demands for high SNR, miniaturization, and low power consumption of microphones for mobile devices.

ここで、ΔΣ変調型Ａ／Ｄ変換器３３０が高ＳＮＲを実現できる理由を説明する。図６のΔΣ変調型Ａ／Ｄ変換器３３０は図７のようなブロック図で表すことができる。Ｘ（ｚ）を入力信号、Ｙ（ｚ）を出力信号、Ｅ（ｚ）の量子化ノイズとすると、
Ｙ（ｚ）＝Ｚ^-1Ｘ（ｚ）＋（１－Ｚ^-1）Ｅ（ｚ）（１）
となる。Ｚ^-1は1クロック遅延を示す。ここからノイズ成分のみの伝達関数ＮＴＦ(Noise Transfer Function)を求めると、
ＮＴＦ＝Ｙ（ｚ）／Ｘ（ｚ）＝（１－Ｚ^-1）（２）
が得られる。 Here, the reason why the ΔΣ modulation type A / D converter 330 can realize a high SNR will be described. The delta-sigma modulation type A / D converter 330 of FIG. 6 can be represented by a block diagram as shown in FIG. Let X (z) be the input signal, Y (z) be the output signal, and E (z) be the quantization noise.
Y (z) = Z ^-1 X (z) + (1-Z ^-1 ) E (z) (1)
Will be. Z ^-1 indicates 1 clock delay. If the transfer function NTF (Noise Transfer Function) of only the noise component is obtained from this,
NTF = Y (z) / X (z) = (1-Z ^-1 ) (2)
Is obtained.

一般的に量子化の際に発生する量子化ノイズＥ（ｚ）は全周波数領域にわたって一様に分布するが、ΔΣ変調の効果によって、量子化ノイズＥ（ｚ）に式（２）のＮＴＦの係数がかかることで、ノイズの分布をより高範囲にシフトさせることが可能となる。これはノイズシェーピングと呼ばれ、低域側の量子化ノイズを抑制して信号帯域の高ＳＮＲを実現することが可能である。 Generally, the quantization noise E (z) generated during quantization is uniformly distributed over the entire frequency region, but due to the effect of ΔΣ modulation, the quantization noise E (z) is expressed by the NTF of the equation (2). By applying the coefficient, it becomes possible to shift the noise distribution to a higher range. This is called noise shaping, and it is possible to suppress the quantization noise on the low frequency side and realize a high SNR in the signal band.

特開２０１０－０４５８４０号公報Japanese Unexamined Patent Publication No. 2010-405840

しかしながら、ΔΣ変調型Ｄ／Ａ変換器を構成して式（２）の伝達関数を実現するためには、様々な回路ブロックが必要となり、近年求められる小型化、低消費電力化を実現することが難しい。 However, in order to construct a delta-sigma modulation type D / A converter and realize the transfer function of the equation (2), various circuit blocks are required, and it is necessary to realize the miniaturization and low power consumption required in recent years. Is difficult.

本発明の目的は、高いＳＮＲを実現しつつ、部品共通化及び削減によって小型化と低消費電力化を実現したデジタルマイクロホンを提供することである。 An object of the present invention is to provide a digital microphone which realizes miniaturization and low power consumption by standardizing and reducing parts while realizing high SNR.

上記目的を達成するために、請求項１にかかる発明のデジタルマイクロホンは、バイアス電圧が印加され音圧変動を電気的なアナログ電圧信号に変換する静電容量型のマイクロホン素子と、該マイクロホン素子から出力する前記アナログ電圧信号を積分する積分器と、該積分器の出力信号を所定ビット数のデジタル信号に量子化し出力信号として出力する量子化器と、該量子化器から出力する前記デジタル信号に対応したバイアス電圧を擬似音圧変動に変換して前記マイクロホン素子に印加する可変バイアス回路とを備え、前記マイクロホン素子から出力する前記アナログ電圧信号は、前記音圧変動と前記可変バイアス回路から入力する前記擬似音圧変動とを前記マイクロホン素子により加算して前記アナログ電圧信号に変換した信号であり、全体でΔΣ変調型Ａ／Ｄ変換器が構成されることを特徴とする。
請求項２にかかる発明は、請求項１に記載のデジタルマイクロホンにおいて、前記可変バイアス回路は、前記量子化器から出力するｎビットのデジタル信号の値に応じて２ｎ個（ｎは１以上の正の整数）の互いに異なる電圧の内から１つの電圧を選択して前記バイアス電圧として出力することを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載のデジタルマイクロホンにおいて、前記積分器が複数縦続接続されることにより高次のΔΣ変調型Ａ／Ｄ変換器として構成され、前記複数縦続接続された積分器のうちの特定の積分器の出力信号を該特定の積分器の１段又は複数段前の積分器の入力側に帰還するフィードバック経路が設けられていることを特徴とする。 In order to achieve the above object, the digital microphone of the invention according to claim 1 is composed of a capacitive microphone element to which a bias voltage is applied to convert a sound pressure fluctuation into an electrical analog voltage signal, and the microphone element. An integrator that integrates the analog voltage signal to be output, a quantifier that quantizes the output signal of the integrator into a digital signal having a predetermined number of bits and outputs it as an output signal, and the digital signal that is output from the quantifier. A variable bias circuit that converts the corresponding bias voltage into a pseudo sound pressure fluctuation and applies it to the microphone element is provided, and the analog voltage signal output from the microphone element is input from the sound pressure fluctuation and the variable bias circuit. It is a signal converted into the analog voltage signal by adding the pseudo sound pressure fluctuation by the microphone element, and is characterized in that a ΔΣ modulation type A / D converter is configured as a whole.
The invention according to claim 2 is the digital microphone according to claim 1, wherein the variable bias circuit has 2 n (n is 1 or more positives) depending on the value of an n-bit digital signal output from the quantizer. It is characterized in that one voltage is selected from the different voltages of (an integer of) and output as the bias voltage.
The invention according to claim 3 is configured as a high-order ΔΣ modulation type A / D converter by connecting a plurality of integrators in the digital microphone according to claim 1 or 2, and the plurality of integrators are connected. It is characterized in that a feedback path is provided to feed back the output signal of a specific integrator among the integrators to the input side of the integrator one stage or a plurality of stages before the specific integrator.

本発明のデジタルマイクロホンによれば、全体がΔΣ変調型Ａ／Ｄ変換器として構成されるので高いＳＮＲを実現できる。また、マイクロホン素子がΔΣ変調型Ａ／Ｄ変換器の加算器として働くので、加算器が不要となり、さらにＤ／Ａ変換器の役割を可変バイアス回路に統合できる。これによって部品共通化及び削減が可能となってΔΣ変調の特徴である高ＮＳＲを保ったまま小型化と低消費電力化を実現できる。 According to the digital microphone of the present invention, a high SNR can be realized because the whole is configured as a delta-sigma modulation type A / D converter. Further, since the microphone element works as an adder of the delta-sigma modulation type A / D converter, the adder becomes unnecessary, and the role of the D / A converter can be integrated into the variable bias circuit. As a result, it is possible to standardize and reduce parts, and it is possible to realize miniaturization and low power consumption while maintaining the high NSR characteristic of delta-sigma modulation.

本発明の第１実施例のデジタルマイクロホンの回路図である。It is a circuit diagram of the digital microphone of 1st Embodiment of this invention. 本発明の第２実施例のデジタルマイクロホンの回路図である。It is a circuit diagram of the digital microphone of the 2nd Embodiment of this invention. 本発明の第３実施例のデジタルマイクロホンの回路図である。It is a circuit diagram of the digital microphone of the 3rd Embodiment of this invention. 本発明の第４実施例のデジタルマイクロホンの回路図である。It is a circuit diagram of the digital microphone of 4th Embodiment of this invention. 本発明の第５実施例のデジタルマイクロホンの回路図である。It is a circuit diagram of the digital microphone of the 5th Embodiment of this invention. 従来のデジタルマイクロホンの回路図である。It is a circuit diagram of a conventional digital microphone. ΔΣ変調型Ａ／Ｄ変換器のブロック図である。It is a block diagram of a delta-sigma modulation type A / D converter.

＜第１実施例＞
図１に本発明の第１実施例のデジタルマイクロホンの構成を示す。１００は前記したようにＭＥＭＳで形成した静電容量型のマイクロホン素子である。２００は信号処理のための集積回路であり、マイクロホン素子１００とともに共通のパッケージ（図示せず）に収められる。この集積回路２００は、マイクロホン素子１００の出力信号が入力するバッファ回路２１０、バッファ回路２１０の出力信号を積分する積分器２２０、積分器２２０の出力信号を１ビットのデジタル信号に量子化して出力する量子化器２３０、量子化器２３０で量子化された１ビットのデジタル信号に応じてバイアス電圧を生成してマイクロホン素子１００に印加する可変バイアス回路２４０を備える。 <First Example>
FIG. 1 shows the configuration of the digital microphone according to the first embodiment of the present invention. Reference numeral 100 is a capacitance type microphone element formed by MEMS as described above. Reference numeral 200 is an integrated circuit for signal processing, which is housed in a common package (not shown) together with the microphone element 100. The integrated circuit 200 quantifies the output signals of the buffer circuit 210 input by the output signal of the microphone element 100, the integrator 220 that integrates the output signal of the buffer circuit 210, and the integrator 220 into a 1-bit digital signal and outputs the signal. A variable bias circuit 240 is provided which generates a bias voltage according to a 1-bit digital signal quantized by the quantizer 230 and the quantizer 230 and applies the bias voltage to the microphone element 100.

本発明のデジタルマイクロホンの動作は次の通りである。音圧信号はマイクロホン素子１００によって電気的な信号に変換され、集積回路２００に入力される。ここで、静電容量型のマイクロホン素子１００はその出力インピーダンスが高いことから、このままでは積分器２２０に接続することはできないので、インピーダンス変換を行うためにバッファ回路２１０を用いている。このバッファ回路２１０は、ゲイン調整を行うことも可能である。バッファ回路２１０から出力される信号を積分器２２０で積分し、積分器２２０の出力が量子化器２３０によって量子化される。１ビット量子化器を用いれば、積分器２２０の出力が基準値より低ければ“Ｌ”のデジタル信号が、基準値より高ければ“Ｈ”のデジタル信号がＤＯＵＴとして出力されることになる。 The operation of the digital microphone of the present invention is as follows. The sound pressure signal is converted into an electrical signal by the microphone element 100 and input to the integrated circuit 200. Here, since the capacitance type microphone element 100 has a high output impedance, it cannot be connected to the integrator 220 as it is, so a buffer circuit 210 is used to perform impedance conversion. The buffer circuit 210 can also adjust the gain. The signal output from the buffer circuit 210 is integrated by the integrator 220, and the output of the integrator 220 is quantized by the integrator 230. If the 1-bit quantizer is used, if the output of the integrator 220 is lower than the reference value, the digital signal of "L" is output, and if the output of the integrator 220 is higher than the reference value, the digital signal of "H" is output as DOUT.

従来のΔΣ変調型Ａ／Ｄ変換器では、図６で説明したように量子化器３３３で量子化されたデジタル信号をＤ／Ａ変換器３３４でアナログ信号に変換したものを帰還し、加算器３３１を用いて入力信号（アナログ信号）と帰還信号（アナログ信号）を加算していた。これに対して本発明のΔΣ変調型Ａ／Ｄ変換器では、量子化されたデジタル信号値に応じてバイアス信号を切り換える可変バイアス回路２４０によって擬似的に音圧変動に変換したものをマイクロホン素子１００に帰還し、マイクロホン素子１００を用いて入力信号（音圧変動）と帰還信号（擬似音圧変動）を加算している。つまり、マイクロホン素子１００は、音圧変動を電気的なアナログ信号に変換する他、量子化値に応じた値を入力信号と加算する加算器としても動作している。 In the conventional ΔΣ modulation type A / D converter, as described in FIG. 6, the digital signal quantized by the quantizer 333 is converted into an analog signal by the D / A converter 334, and the signal is fed back to the adder. The input signal (analog signal) and the feedback signal (analog signal) were added using 331. On the other hand, in the ΔΣ modulation type A / D converter of the present invention, the microphone element 100 is pseudo-converted into sound pressure fluctuation by the variable bias circuit 240 that switches the bias signal according to the quantized digital signal value. The input signal (sound pressure fluctuation) and the feedback signal (pseudo sound pressure fluctuation) are added by using the microphone element 100. That is, the microphone element 100 not only converts the sound pressure fluctuation into an electrical analog signal, but also operates as an adder that adds a value corresponding to the quantization value to the input signal.

本実施例のデジタルマイクロホンによれば、上記したような可変バイアス回路２４０とマイクロホン素子１００によってフィードバックループが構成されるので、前記した式（２）の伝達特性を実現することが可能となる。そして、ΔΣ変調型Ａ／Ｄ変換器が構成されることから高いＳＮＲを実現できる。また、ΔΣ変調型Ａ／Ｄ変換器の加算器としてマイクロホン素子１００を共用するので、差分信号生成用の加算器が不要となり、さらにＤ／Ａ変換器の役割を可変バイアス回路に統合できる。これにより部品共通化及び削減が可能となって小型化と低消費電力化を実現できる。 According to the digital microphone of this embodiment, since the feedback loop is formed by the variable bias circuit 240 and the microphone element 100 as described above, it is possible to realize the transmission characteristic of the above equation (2). Since the ΔΣ modulation type A / D converter is configured, a high SNR can be realized. Further, since the microphone element 100 is shared as the adder of the ΔΣ modulation type A / D converter, the adder for generating the difference signal becomes unnecessary, and the role of the D / A converter can be integrated into the variable bias circuit. As a result, parts can be standardized and reduced, and miniaturization and low power consumption can be realized.

なお、量子化器２３０は１ビットに限らず２ビット以上のマルチビットの信号を出力するようにすることもできる。また、積分器２２０として、スイッチドキャパシタを用いた離散系と抵抗と容量を用いた連続系が知られているが、どちらを使用してもよい。 The quantizer 230 can output not only one bit but also a multi-bit signal of two or more bits. Further, as the integrator 220, a discrete system using a switched capacitor and a continuous system using resistance and capacitance are known, but either of them may be used.

＜第２実施例＞
図２に第２実施例のデジタルマイクロホンの構成を示す。本実施例は、図１の可変バイアス回路の具体例の一例を示している。可変バイアス回路２４０は、縦続接続したＮ個のチャージポンプからなる昇圧器２４１＿１、２４１＿２、・・・・・２４１＿Ｎと、セレクタ２４２で構成している。セレクタ２４２は、最終段の昇圧器２４１＿Ｎと最終段から２段前の昇圧器２４１＿Ｎ－２の出力電圧を、量子化器２３０の出力データに応じて切り替えてバイアス電圧として出力する。昇圧器の数Ｎは任意である。 <Second Example>
FIG. 2 shows the configuration of the digital microphone of the second embodiment. This embodiment shows a specific example of the variable bias circuit of FIG. The variable bias circuit 240 is composed of boosters 241_1, 241_2, ... 241_N, which are composed of N charge pumps connected in series, and a selector 242. The selector 242 switches the output voltage of the booster 241_N in the final stage and the booster 241_N-2 two stages before the final stage according to the output data of the quantizer 230, and outputs the bias voltage. The number N of boosters is arbitrary.

なお、量子化器２３０が２ビット以上のマルチビット信号を出力する場合は、２^ｎ個（ｎは２以上の整数）のバイアス電圧を用意しておき、セレクタ２４２によって２^ｎ個のバイアス電圧のうちから１つのバイアス電圧が選択されるようにすればよい。 When the quantizer 230 outputs a multi-bit signal of 2 bits or more, 2 ⁿ bias voltages (n is an integer of 2 or more) are prepared, and 2 ⁿ bias voltages are set by the selector 242. Only one bias voltage may be selected from them.

＜第３実施例＞
図３に第３実施例のデジタルマイクロホンの構成を示す。一般的にＭＥＭＳで構成されるマイクロホン素子には、４次のΔΣ型変調器が用いられるので、図３では縦続接続された４つの積分器２２０＿１、２２０＿２、２２０＿３、２２０＿４を使用している。２５０＿１、２５０＿２、２５０＿３、２５０＿４は加算器である。ΔΣ変調型Ａ／Ｄ変換器は積分の回数を増やすほど、つまり次数を高くするほど量子化雑音の抑制効果が大きくなり、低い周波数でのノイズがより抑圧される。 <Third Example>
FIG. 3 shows the configuration of the digital microphone of the third embodiment. Since a fourth-order delta-sigma modulator is generally used for the microphone element composed of MEMS, four integrators 220_1, 220_2, 220_3, and 220_4 connected in cascade are used in FIG. 250_1, 250_2, 250_3 and 250_4 are adders. In the delta-sigma modulation type A / D converter, the more the number of integrations is increased, that is, the higher the order is, the greater the effect of suppressing the quantization noise becomes, and the noise at a low frequency is further suppressed.

ただし、本発明のデジタルマイクロホンはΔΣ変調型Ａ／Ｄ変換器の次数に依存しないため、次数は要求される仕様によって任意に設定可能である。 However, since the digital microphone of the present invention does not depend on the order of the delta-sigma modulation type A / D converter, the order can be arbitrarily set according to the required specifications.

＜第４実施例＞
図４に第４実施例のデジタルマイクロホンの構成を示す。ΔΣ変調型Ａ／Ｄ変換器は、ノイズ改善のために、積分器２２０＿２と積分器２２０＿３の間に加算器２５０＿５を挿入して、積分器２２０＿４の積分出力を加算器２５０＿５に帰還させることで、ローカルフィードバックを設けることも可能である。このローカルフィードバックによりＮＴＦに任意のゼロ点を設定することができるため、帯域内のノイズをより高い周波数域に押し出すことが可能となる。ただ、これは素子追加が必要であるため、特性と面積のトレードオフを考慮する必要がある。 <Fourth Example>
FIG. 4 shows the configuration of the digital microphone of the fourth embodiment. The delta-sigma modulation type A / D converter inserts an adder 250_5 between the integrator 220_2 and the integrator 220_3 to improve noise, and returns the integrated output of the integrator 220_4 to the integrator 250_5. It is also possible to provide local feedback. Since any zero point can be set in the NTF by this local feedback, it is possible to push the noise in the band to a higher frequency range. However, since this requires the addition of elements, it is necessary to consider the trade-off between characteristics and area.

＜第５実施例＞
図５に第５実施例のデジタルマイクロホンの構成を示す。本実施例では、ΔΣ変調型Ａ／Ｄ変換器の量子化器２３０で量子化されたデジタル信号を、ＤＳＰ（Digital Signal Processing）２６０に取り込んで、特性補正のための信号処理もしくはフォーマット変換してから出力デジタル信号ＤＯＵＴとして取り出すようにした。フォーマットとしては、例えば、ＰＤＭ(Pulse Density Modulation)フォーマット、Ｉ２Ｓ(Inter-IC Sound)フォーマット、その他のがある。 <Fifth Example>
FIG. 5 shows the configuration of the digital microphone of the fifth embodiment. In this embodiment, the digital signal quantized by the quantizer 230 of the ΔΣ modulation type A / D converter is taken into the DSP (Digital Signal Processing) 260 and subjected to signal processing or format conversion for characteristic correction. It was taken out as an output digital signal DOUT from. Examples of the format include a PDM (Pulse Density Modulation) format, an I2S (Inter-IC Sound) format, and the like.

１００：マイクロホン素子
２００：集積回路、２１０：バッファ回路、２２０：積分器、２３０：量子化器、２４０：可変バイアス回路、２５０：加算器、２６０：ＤＳＰ 100: Microphone element 200: Integrated circuit, 210: Buffer circuit, 220: Integrator, 230: Quantifier, 240: Variable bias circuit, 250: Adder, 260: DSP

Claims

A capacitive microphone element that converts sound pressure fluctuations into electrical analog voltage signals when a bias voltage is applied, and
An integrator that integrates the analog voltage signal output from the microphone element, and
A quantizer that quantizes the output signal of the integrator into a digital signal with a predetermined number of bits and outputs it as an output signal.
It is provided with a variable bias circuit that converts a bias voltage corresponding to the digital signal output from the quantizer into pseudo sound pressure fluctuation and applies it to the microphone element.
The analog voltage signal output from the microphone element is a signal obtained by adding the sound pressure fluctuation and the pseudo sound pressure fluctuation input from the variable bias circuit by the microphone element and converting the analog voltage signal into the analog voltage signal as a whole. A digital microphone characterized in that a ΔΣ modulation type A / D converter is configured in the microphone.

In the digital microphone according to claim 1,
The variable bias circuit selects one voltage from 2n (n is a positive integer of 1 or more) different from each other according to the value of the n-bit digital signal output from the quantizer. A digital microphone characterized by outputting as a bias voltage.

In the digital microphone according to claim 1 or 2.
By connecting a plurality of integrators in cascade, it is configured as a high-order delta-sigma modulation type A / D converter, and the output signal of a specific integrator among the integrators connected in multiple cascades is used as the specific integrator. A digital microphone characterized in that a feedback path is provided to return to the input side of the integrator one or more stages before the above.