JP2020036119A - Digital microphone - Google Patents

Digital microphone Download PDF

Info

Publication number
JP2020036119A
JP2020036119A JP2018159291A JP2018159291A JP2020036119A JP 2020036119 A JP2020036119 A JP 2020036119A JP 2018159291 A JP2018159291 A JP 2018159291A JP 2018159291 A JP2018159291 A JP 2018159291A JP 2020036119 A JP2020036119 A JP 2020036119A
Authority
JP
Japan
Prior art keywords
signal
digital
output
microphone
integrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018159291A
Other languages
Japanese (ja)
Other versions
JP7088785B2 (en
Inventor
嘉和 高木
Yoshikazu Takagi
嘉和 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2018159291A priority Critical patent/JP7088785B2/en
Publication of JP2020036119A publication Critical patent/JP2020036119A/en
Application granted granted Critical
Publication of JP7088785B2 publication Critical patent/JP7088785B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

To realize compaction and low power consumption by commonization and reduction of components, while realizing high SNR.SOLUTION: A digital microphone includes a capacitive microphone element 100 applied with a bias voltage and converting a sound pressure fluctuation into an electrical analog signal, an integrator 220 for integrating the analog signals output from the microphone element 100, a quantizer 230 for quantizing the output signal from the integrator 220 into a digital signal of a prescribed bit number, and a variable bias circuit 240 for generating a bias voltage, corresponding to the digital signal output from the quantizer 230, and applying to the microphone element 100. An analog signal output from the microphone element 100 is a signal determined by the sound pressure fluctuation and the bias voltage input from the variable bias circuit 240. A ΔΣ modulation-type A/D converter is constituted of the whole converter.SELECTED DRAWING: Figure 1

Description

本発明は、静電容量型のマイクロホン素子から出力するアナログ信号をデジタル信号に変換するΔΣ変調型Ａ／Ｄ変換器として構成されるデジタルマイクロホンに関する。   The present invention relates to a digital microphone configured as a ΔΣ modulation A / D converter that converts an analog signal output from a capacitance type microphone element into a digital signal.

デジタルマイクロホンとして、図６に示すように、ＭＥＭＳ（Micro Electro Mechanical System)で形成した静電容量型のマイクロホン素子１００と信号処理のための集積回路３００を組み合わせて構成されたものがある（類似のものとして特許文献１参照）。   As shown in FIG. 6, there is a digital microphone configured by combining a capacitance type microphone element 100 formed by MEMS (Micro Electro Mechanical System) and an integrated circuit 300 for signal processing (similar to FIG. 6). See Patent Document 1).

このデジタルマイクロホンは、集積回路３００のバイアス回路３１０からマイクロホン素子１００に所定のバイアス電圧を供給する。そして、マイクロホン素子１００に入力する音圧の変動による容量変化を電気信号に変換することで電気的なアナログ信号とし、そのアナログ信号を集積回路３００に取り込で低雑音増幅器３２０で増幅した後にΔΣ変調型Ａ／Ｄ変換器３３０でデジタル信号に変換して出力するものである。   The digital microphone supplies a predetermined bias voltage to the microphone element 100 from the bias circuit 310 of the integrated circuit 300. Then, a change in capacitance due to a change in sound pressure input to the microphone element 100 is converted into an electric signal to be an electric analog signal. The analog signal is taken into the integrated circuit 300 and amplified by the low-noise amplifier 320, and then ΔΣ The signal is converted into a digital signal by the modulation type A / D converter 330 and output.

ΔΣ変調型Ａ／Ｄ変換器３３０は高ＳＮＲを実現するために用いられる。このΔΣ変調型Ａ／Ｄ変換器３３０は、マイクロホン素子１００の出力信号が入力する加算器３３１、加算器３３１の出力信号を積分する積分器３３２、積分器３３２の出力信号が基準値より低ければ“Ｌ”の信号、高ければ“Ｈ”のデジタル信号を出力する例えば１ビットの量子化器３３３、量子化器３３３の出力するデジタル信号“Ｌ”、“Ｈ”をアナログ信号に変換して加算器３３１に帰還するＤ／Ａ変換器３３４で構成されている。量子化器３３３は１ビットに限らずマルチビットの場合もある。このような構成により、近年のモバイル機器用のマイクロホンの高ＳＮＲ化、小型化、低消費電力化の要請に対応することができる。   The ΔΣ modulation type A / D converter 330 is used to realize a high SNR. The ΔΣ modulation type A / D converter 330 includes an adder 331 to which the output signal of the microphone element 100 is input, an integrator 332 for integrating the output signal of the adder 331, and if the output signal of the integrator 332 is lower than the reference value. A 1-bit quantizer 333 that outputs a digital signal of “L” or “H” if higher, for example, converts the digital signals “L” and “H” output from the quantizer 333 into analog signals and adds them And a D / A converter 334 that feeds back to the unit 331. The quantizer 333 is not limited to one bit and may be multi-bit. With such a configuration, it is possible to respond to recent demands for higher SNR, smaller size, and lower power consumption of microphones for mobile devices.

ここで、ΔΣ変調型Ａ／Ｄ変換器３３０が高ＳＮＲを実現できる理由を説明する。図６のΔΣ変調型Ａ／Ｄ変換器３３０は図７のようなブロック図で表すことができる。Ｘ（ｚ）を入力信号、Ｙ（ｚ）を出力信号、Ｅ（ｚ）の量子化ノイズとすると、
Ｙ（ｚ）＝Ｚ-1 Ｘ（ｚ）＋（１−Ｚ-1）Ｅ（ｚ） （１）
となる。Ｚ-1 は1クロック遅延を示す。ここからノイズ成分のみの伝達関数ＮＴＦ(Noise Transfer Function)を求めると、
ＮＴＦ＝Ｙ（ｚ）／Ｘ（ｚ）＝（１−Ｚ-1） （２）
が得られる。 Here, the reason why the ΔΣ modulation type A / D converter 330 can realize a high SNR will be described. The ΔΣ modulation type A / D converter 330 in FIG. 6 can be represented by a block diagram as in FIG. If X (z) is an input signal, Y (z) is an output signal, and E (z) is quantization noise,
Y (z) = Z -1 X (z) + (1-Z -1 ) E (z) (1)
Becomes Z -1 indicates one clock delay. When a transfer function NTF (Noise Transfer Function) of only the noise component is obtained from this,
NTF = Y (z) / X (z) = (1−Z −1 ) (2)
Is obtained.

一般的に量子化の際に発生する量子化ノイズＥ（ｚ）は全周波数領域にわたって一様に分布するが、ΔΣ変調の効果によって、量子化ノイズＥ（ｚ）に式（２）のＮＴＦの係数がかかることで、ノイズの分布をより高範囲にシフトさせることが可能となる。これはノイズシェーピングと呼ばれ、低域側の量子化ノイズを抑制して信号帯域の高ＳＮＲを実現することが可能である。   Generally, the quantization noise E (z) generated at the time of quantization is uniformly distributed over the entire frequency range. However, due to the effect of ΔΣ modulation, the quantization noise E (z) is obtained by adding the NTF of the equation (2) to the quantization noise E (z). By applying the coefficient, it is possible to shift the noise distribution to a higher range. This is called noise shaping, and it is possible to realize a high SNR in a signal band by suppressing quantization noise on the low frequency side.

特開２０１０−０４５８４０号公報JP 2010-45840 A

しかしながら、ΔΣ変調型Ｄ／Ａ変換器を構成して式（２）の伝達関数を実現するためには、様々な回路ブロックが必要となり、近年求められる小型化、低消費電力化を実現することが難しい。   However, various circuit blocks are required to configure the ΔΣ modulation type D / A converter to realize the transfer function of Expression (2), and to achieve the miniaturization and low power consumption required in recent years. Is difficult.

本発明の目的は、高いＳＮＲを実現しつつ、部品共通化及び削減によって小型化と低消費電力化を実現したデジタルマイクロホンを提供することである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a digital microphone that realizes a small size and low power consumption by realizing a high SNR and using common components and reducing the number of components.

上記目的を達成するために、請求項１にかかる発明のデジタルマイクロホンは、バイアス電圧が印加され音圧変動を電気的なアナログ信号に変換する静電容量型のマイクロホン素子と、該マイクロホン素子から出力する前記アナログ信号を積分する積分器と、該積分器の出力信号を所定ビット数のデジタル信号に量子化し出力信号として出力する量子化器と、該量子化器から出力する前記デジタル信号に対応したバイアス電圧を発生して前記マイクロホン素子に印加する可変バイアス回路とを備え、前記マイクロホン素子から出力する前記アナログ信号は、前記音圧変動と前記可変バイアス回路から入力する前記バイアス電圧とから決まる信号であり、全体でΔΣ変調型Ａ／Ｄ変換器が構成されることを特徴とする。
請求項２にかかる発明は、請求項１に記載のデジタルマイクロホンにおいて、前記可変バイアス回路は、前記量子化器から出力するｎビットのデジタル信号の値に応じて２ｎ個（ｎは１以上の正の整数）の互いに異なる電圧の内から１つの電圧を選択して前記バイアス電圧として出力することを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載のデジタルマイクロホンにおいて、前記積分器が複数縦続接続されることにより高次のΔΣ変調型Ａ／Ｄ変換器として構成され、前記複数縦続接続された積分器のうちの特定の積分器の出力信号を該特定の積分器の１段又は複数段前の積分器の入力側に帰還するフィードバック経路が設けれれていることを特徴とする。 In order to achieve the above object, a digital microphone according to the first aspect of the present invention includes a capacitance-type microphone element to which a bias voltage is applied to convert a sound pressure fluctuation into an electric analog signal, and an output from the microphone element. An integrator that integrates the analog signal, a quantizer that quantizes an output signal of the integrator into a digital signal having a predetermined number of bits and outputs the digital signal as an output signal, and a digital signal that is output from the quantizer. A variable bias circuit that generates a bias voltage and applies the bias voltage to the microphone element, wherein the analog signal output from the microphone element is a signal determined from the sound pressure fluctuation and the bias voltage input from the variable bias circuit. In this case, a ΔΣ modulation A / D converter is constituted as a whole.
According to a second aspect of the present invention, in the digital microphone according to the first aspect, the variable bias circuit includes 2 n (n is 1 or more) in accordance with a value of an n-bit digital signal output from the quantizer. One voltage is selected from mutually different voltages (positive integer) and output as the bias voltage.
According to a third aspect of the present invention, in the digital microphone according to the first or second aspect, the integrator is configured as a high-order ΔΣ modulation type A / D converter by connecting a plurality of integrators, and the plurality of integrators are connected in series. A feedback path is provided that feeds back an output signal of a specific integrator among the integrators performed to the input side of the integrator one or more stages before the specific integrator.

本発明のデジタルマイクロホンによれば、全体がΔΣ変調型Ａ／Ｄ変換器として構成されるので高いＳＮＲを実現できる。また、マイクロホン素子がΔΣ変調型Ａ／Ｄ変換器の加算器として働くので、加算器が不要となり、さらにＤ／Ａ変換器の役割を可変バイアス回路に統合できる。これによって部品共通化及び削減が可能となってΔΣ変調の特徴である高ＮＳＲを保ったまま小型化と低消費電力化を実現できる。   According to the digital microphone of the present invention, a high SNR can be realized because the whole is configured as a ΔΣ modulation type A / D converter. Further, since the microphone element functions as an adder of the ΔΣ modulation type A / D converter, an adder becomes unnecessary, and the role of the D / A converter can be integrated with the variable bias circuit. As a result, components can be shared and reduced, and downsizing and low power consumption can be realized while maintaining high NSR, which is a feature of ΔΣ modulation.

本発明の第１実施例のデジタルマイクロホンの回路図である。FIG. 2 is a circuit diagram of the digital microphone according to the first embodiment of the present invention. 本発明の第２実施例のデジタルマイクロホンの回路図である。FIG. 6 is a circuit diagram of a digital microphone according to a second embodiment of the present invention. 本発明の第３実施例のデジタルマイクロホンの回路図である。FIG. 9 is a circuit diagram of a digital microphone according to a third embodiment of the present invention. 本発明の第４実施例のデジタルマイクロホンの回路図である。FIG. 9 is a circuit diagram of a digital microphone according to a fourth embodiment of the present invention. 本発明の第５実施例のデジタルマイクロホンの回路図である。FIG. 14 is a circuit diagram of a digital microphone according to a fifth embodiment of the present invention. 従来のデジタルマイクロホンの回路図である。FIG. 10 is a circuit diagram of a conventional digital microphone. ΔΣ変調型Ａ／Ｄ変換器のブロック図である。FIG. 3 is a block diagram of a ΔΣ modulation type A / D converter.

＜第１実施例＞
図１に本発明の第１実施例のデジタルマイクロホンの構成を示す。１００は前記したようにＭＥＭＳで形成した静電容量型のマイクロホン素子である。２００は信号処理のための集積回路であり、マイクロホン素子１００とともに共通のパッケージ（図示せず）に収められる。この集積回路２００は、マイクロホン素子１００の出力信号が入力するバッファ回路２１０、バッファ回路２１０の出力信号を積分する積分器２２０、積分器２２０の出力信号を１ビットのデジタル信号に量子化して出力する量子化器２３０、量子化器２３０で量子化された１ビットのデジタル信号に応じてバイアス電圧を生成してマイクロホン素子１００に印加する可変バイアス回路２４０を備える。 <First embodiment>
FIG. 1 shows a configuration of a digital microphone according to a first embodiment of the present invention. Reference numeral 100 denotes a capacitance type microphone element formed by MEMS as described above. Reference numeral 200 denotes an integrated circuit for signal processing, which is housed together with the microphone element 100 in a common package (not shown). The integrated circuit 200 includes a buffer circuit 210 to which an output signal of the microphone element 100 is input, an integrator 220 for integrating the output signal of the buffer circuit 210, and a quantization of the output signal of the integrator 220 into a 1-bit digital signal to be output. The quantizer 230 includes a variable bias circuit 240 that generates a bias voltage according to the 1-bit digital signal quantized by the quantizer 230 and applies the bias voltage to the microphone element 100.

本発明のデジタルマイクロホンの動作は次の通りである。音圧信号はマイクロホン素子１００によって電気的な信号に変換され、集積回路２００に入力される。ここで、静電容量型のマイクロホン素子１００はその出力インピーダンスが高いことから、このままでは積分器２２０に接続することはできないので、インピーダンス変換を行うためにバッファ回路２１０を用いている。このバッファ回路２１０は、ゲイン調整を行うことも可能である。バッファ回路２１０から出力される信号を積分器２２０で積分し、積分器２２０の出力が量子化器２３０によって量子化される。１ビット量子化器を用いれば、積分器２２０の出力が基準値より低ければ“Ｌ”のデジタル信号が、基準値より高ければ“Ｈ”のデジタル信号がＤＯＵＴとして出力されることになる。   The operation of the digital microphone of the present invention is as follows. The sound pressure signal is converted into an electric signal by the microphone element 100 and input to the integrated circuit 200. Here, since the capacitance type microphone element 100 has a high output impedance and cannot be connected to the integrator 220 as it is, the buffer circuit 210 is used to perform impedance conversion. This buffer circuit 210 can also perform gain adjustment. The signal output from the buffer circuit 210 is integrated by the integrator 220, and the output of the integrator 220 is quantized by the quantizer 230. If a 1-bit quantizer is used, a digital signal of “L” is output as DOUT if the output of the integrator 220 is lower than the reference value, and a digital signal of “H” is output as DOUT if the output is higher than the reference value.

従来のΔΣ変調型Ａ／Ｄ変換器では、図６で説明したように量子化器３３３で量子化されたデジタル信号をＤ／Ａ変換器３３４でアナログ信号に変換したものを帰還し、加算器３３１を用いて入力信号（アナログ信号）と帰還信号（アナログ信号）を加算していた。これに対して本発明のΔΣ変調型Ａ／Ｄ変換器では、量子化されたデジタル信号値に応じてバイアス信号を切り換える可変バイアス回路２４０によって擬似的に音圧変動に変換したものをマイクロホン素子１００に帰還し、マイクロホン素子１００を用いて入力信号（音圧変動）と帰還信号（擬似音圧変動）を加算している。つまり、マイクロホン素子１００は、音圧変動を電気的なアナログ信号に変換する他、量子化値に応じた値を入力信号と加算する加算器としても動作している。   In the conventional ΔΣ modulation type A / D converter, as described with reference to FIG. 6, a digital signal quantized by the quantizer 333 is converted into an analog signal by the D / A converter 334 and fed back to the adder. The input signal (analog signal) and the feedback signal (analog signal) are added using 331. On the other hand, in the ΔΣ modulation type A / D converter according to the present invention, the microphone element 100 converts a signal which is pseudo-converted into a sound pressure fluctuation by the variable bias circuit 240 which switches a bias signal according to a quantized digital signal value. The input signal (sound pressure fluctuation) and the feedback signal (pseudo sound pressure fluctuation) are added using the microphone element 100. That is, the microphone element 100 operates as an adder that converts a sound pressure fluctuation into an electric analog signal and also adds a value corresponding to the quantization value to the input signal.

本実施例のデジタルマイクロホンによれば、上記したような可変バイアス回路２４０とマイクロホン素子１００によってフィードバックループが構成されるので、前記した式（２）の伝達特性を実現することが可能となる。そして、ΔΣ変調型Ａ／Ｄ変換器が構成されることから高いＳＮＲを実現できる。また、ΔΣ変調型Ａ／Ｄ変換器の加算器としてマイクロホン素子１００を共用するので、差分信号生成用の加算器が不要となり、さらにＤ／Ａ変換器の役割を可変バイアス回路に統合できる。これにより部品共通化及び削減が可能となって小型化と低消費電力化を実現できる。   According to the digital microphone of the present embodiment, since the feedback loop is configured by the variable bias circuit 240 and the microphone element 100 as described above, it is possible to realize the transfer characteristic of the above-described equation (2). Since the ΔΣ modulation type A / D converter is configured, a high SNR can be realized. Further, since the microphone element 100 is shared as an adder of the ΔΣ modulation type A / D converter, an adder for generating a difference signal is not required, and the role of the D / A converter can be integrated into the variable bias circuit. As a result, parts can be shared and reduced, and downsizing and low power consumption can be realized.

なお、量子化器２３０は１ビットに限らず２ビット以上のマルチビットの信号を出力するようにすることもできる。また、積分器２２０として、スイッチドキャパシタを用いた離散系と抵抗と容量を用いた連続系が知られているが、どちらを使用してもよい。   Note that the quantizer 230 may output a multi-bit signal of not less than one bit but two bits or more. As the integrator 220, a discrete system using a switched capacitor and a continuous system using a resistor and a capacitor are known, but either may be used.

＜第２実施例＞
図２に第２実施例のデジタルマイクロホンの構成を示す。本実施例は、図１の可変バイアス回路の具体例の一例を示している。可変バイアス回路２４０は、縦続接続したＮ個のチャージポンプからなる昇圧器２４１＿１、２４１＿２、・・・・・２４１＿Ｎと、セレクタ２４２で構成している。セレクタ２４２は、最終段の昇圧器２４１＿Ｎと最終段から２段前の昇圧器２４１＿Ｎ−２の出力電圧を、量子化器２３０の出力データに応じて切り替えてバイアス電圧として出力する。昇圧器の数Ｎは任意である。 <Second embodiment>
FIG. 2 shows the configuration of a digital microphone according to the second embodiment. This embodiment shows an example of a specific example of the variable bias circuit of FIG. The variable bias circuit 240 includes boosters 241_1, 241_2,..., 241_N composed of N cascade-connected charge pumps, and a selector 242. The selector 242 switches the output voltage of the booster 241_N of the last stage and the output voltage of the booster 241_N-2 two stages before the last stage according to the output data of the quantizer 230 and outputs the output as a bias voltage. The number N of boosters is arbitrary.

なお、量子化器２３０が２ビット以上のマルチビット信号を出力する場合は、２ｎ個（ｎは２以上の整数）のバイアス電圧を用意しておき、セレクタ２４２によって２ｎ個のバイアス電圧のうちから１つのバイアス電圧が選択されるようにすればよい。 When the quantizer 230 outputs a multi-bit signal of 2 bits or more, 2 n (n is an integer of 2 or more) bias voltages are prepared, and the selector 242 sets the 2 n bias voltages of 2 n or more. One bias voltage may be selected from among them.

＜第３実施例＞
図３に第３実施例のデジタルマイクロホンの構成を示す。一般的にＭＥＭＳで構成されるマイクロホン素子には、４次のΔΣ型変調器が用いられるので、図３では縦続接続された４つの積分器２２０＿１、２２０＿２、２２０＿３、２２０＿４を使用している。２５０＿１、２５０＿２、２５０＿３、２５０＿４は加算器である。ΔΣ変調型Ａ／Ｄ変換器は積分の回数を増やすほど、つまり次数を高くするほど量子化雑音の抑制効果が大きくなり、低い周波数でのノイズがより抑圧される。 <Third embodiment>
FIG. 3 shows the configuration of a digital microphone according to the third embodiment. In general, a fourth-order ΔΣ modulator is used for a microphone element composed of MEMS. Therefore, FIG. 3 uses four cascade-connected integrators 220_1, 220_2, 220_3, and 220_4. 250_1, 250_2, 250_3, 250_4 are adders. In the ΔΣ modulation type A / D converter, as the number of integrations is increased, that is, as the order is increased, the effect of suppressing the quantization noise is increased, and the noise at a low frequency is further suppressed.

ただし、本発明のデジタルマイクロホンはΔΣ変調型Ａ／Ｄ変換器の次数に依存しないため、次数は要求される仕様によって任意に設定可能である。   However, since the digital microphone of the present invention does not depend on the order of the ΔΣ modulation type A / D converter, the order can be arbitrarily set according to required specifications.

＜第４実施例＞
図４に第４実施例のデジタルマイクロホンの構成を示す。ΔΣ変調型Ａ／Ｄ変換器は、ノイズ改善のために、積分器２２０＿２と積分器２２０＿３の間に加算器２５０＿５を挿入して、積分器２２０＿４の積分出力を加算器２５０＿５に帰還させることで、ローカルフィードバックを設けることも可能である。このローカルフィードバックによりＮＴＦに任意のゼロ点を設定することができるため、帯域内のノイズをより高い周波数域に押し出すことが可能となる。ただ、これは素子追加が必要であるため、特性と面積のトレードオフを考慮する必要がある。 <Fourth embodiment>
FIG. 4 shows the configuration of a digital microphone according to the fourth embodiment. The ΔΣ modulation type A / D converter inserts an adder 250_5 between the integrator 220_2 and the integrator 220_3 to improve noise, and feeds back the integrated output of the integrator 220_4 to the adder 250_5. It is also possible to provide local feedback. Since an arbitrary zero point can be set in the NTF by the local feedback, it is possible to push out noise in the band to a higher frequency range. However, since this requires an additional element, it is necessary to consider a trade-off between characteristics and area.

＜第５実施例＞
図５に第５実施例のデジタルマイクロホンの構成を示す。本実施例では、ΔΣ変調型Ａ／Ｄ変換器の量子化器２３０で量子化されたデジタル信号を、ＤＳＰ（Digital Signal Processing）２６０に取り込んで、特性補正のための信号処理もしくはフォーマット変換してから出力デジタル信号ＤＯＵＴとして取り出すようにした。フォーマットとしては、例えば、ＰＤＭ(Pulse Density Modulation)フォーマット、Ｉ２Ｓ(Inter-IC Sound)フォーマット、その他のがある。 <Fifth embodiment>
FIG. 5 shows the configuration of the digital microphone of the fifth embodiment. In the present embodiment, the digital signal quantized by the quantizer 230 of the ΔΣ modulation type A / D converter is taken into a DSP (Digital Signal Processing) 260 and subjected to signal processing or format conversion for characteristic correction. From the output digital signal DOUT. Examples of the format include a PDM (Pulse Density Modulation) format, an I2S (Inter-IC Sound) format, and others.

１００：マイクロホン素子
２００：集積回路、２１０：バッファ回路、２２０：積分器、２３０：量子化器、２４０：可変バイアス回路、２５０：加算器、２６０：ＤＳＰ 100: microphone element 200: integrated circuit, 210: buffer circuit, 220: integrator, 230: quantizer, 240: variable bias circuit, 250: adder, 260: DSP

Claims (3)

バイアス電圧が印加され音圧変動を電気的なアナログ信号に変換する静電容量型のマイクロホン素子と、該マイクロホン素子から出力する前記アナログ信号を積分する積分器と、該積分器の出力信号を所定ビット数のデジタル信号に量子化し出力信号として出力する量子化器と、該量子化器から出力する前記デジタル信号に対応したバイアス電圧を発生して前記マイクロホン素子に印加する可変バイアス回路とを備え、前記マイクロホン素子から出力する前記アナログ信号は、前記音圧変動と前記可変バイアス回路から入力する前記バイアス電圧とから決まる信号であり、全体でΔΣ変調型Ａ／Ｄ変換器が構成されることを特徴とするデジタルマイクロホン。   A capacitance type microphone element to which a bias voltage is applied to convert a sound pressure fluctuation into an electric analog signal, an integrator for integrating the analog signal output from the microphone element, and an output signal of the integrator being predetermined. A quantizer that quantizes to a digital signal of the number of bits and outputs as an output signal, and a variable bias circuit that generates a bias voltage corresponding to the digital signal output from the quantizer and applies the bias voltage to the microphone element, The analog signal output from the microphone element is a signal determined from the sound pressure fluctuation and the bias voltage input from the variable bias circuit, and constitutes a ΔΣ modulation type A / D converter as a whole. Digital microphone. 請求項１に記載のデジタルマイクロホンにおいて、
前記可変バイアス回路は、前記量子化器から出力するｎビットのデジタル信号の値に応じて２ｎ個（ｎは１以上の正の整数）の互いに異なる電圧の内から１つの電圧を選択して前記バイアス電圧として出力することを特徴とするデジタルマイクロホン。 The digital microphone according to claim 1,
The variable bias circuit selects one voltage from 2 n (n is a positive integer of 1 or more) different voltages in accordance with the value of an n-bit digital signal output from the quantizer. A digital microphone that outputs the bias voltage. 請求項１又は２に記載のデジタルマイクロホンにおいて、
前記積分器が複数縦続接続されることにより高次のΔΣ変調型Ａ／Ｄ変換器として構成され、前記複数縦続接続された積分器のうちの特定の積分器の出力信号を該特定の積分器の１段又は複数段前の積分器の入力側に帰還するフィードバック経路が設けれれていることを特徴とするデジタルマイクロホン。
The digital microphone according to claim 1, wherein
A plurality of the integrators are connected in cascade to constitute a higher-order ΔΣ modulation type A / D converter, and an output signal of a specific one of the plurality of integrators is connected to the specific integrator. A digital microphone provided with a feedback path that feeds back to the input side of the integrator one or more stages before.
JP2018159291A 2018-08-28 2018-08-28 Digital microphone Active JP7088785B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018159291A JP7088785B2 (en) 2018-08-28 2018-08-28 Digital microphone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018159291A JP7088785B2 (en) 2018-08-28 2018-08-28 Digital microphone

Publications (2)

Publication Number Publication Date
JP2020036119A true JP2020036119A (en) 2020-03-05
JP7088785B2 JP7088785B2 (en) 2022-06-21

Family

ID=69668707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018159291A Active JP7088785B2 (en) 2018-08-28 2018-08-28 Digital microphone

Country Status (1)

Country Link
JP (1) JP7088785B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004502391A (en) * 2000-07-05 2004-01-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ A / D converter for microphone with integrated bias
JP2009503930A (en) * 2005-07-22 2009-01-29 シーラス ロジック，インコーポレイテッド Quantizer overload prevention of feedback type delta-sigma modulator
JP2010514384A (en) * 2006-12-15 2010-04-30 テレフオンアクチーボラゲット エル エム エリクソン（パブル） Method and apparatus for generating a feedback signal in a sigma-delta analog-to-digital converter
JP2010523045A (en) * 2007-03-28 2010-07-08 シーラス ロジック，インコーポレイテッド Low delay signal processing based on high oversampling digital processing
US20130271307A1 (en) * 2012-04-16 2013-10-17 Infineon Technologies Ag System and Method for High Input Capacitive Signal Amplifier
WO2018135125A1 (en) * 2017-01-17 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 Analog-digital converter, solid-state imaging element, and electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004502391A (en) * 2000-07-05 2004-01-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ A / D converter for microphone with integrated bias
JP2009503930A (en) * 2005-07-22 2009-01-29 シーラス ロジック，インコーポレイテッド Quantizer overload prevention of feedback type delta-sigma modulator
JP2010514384A (en) * 2006-12-15 2010-04-30 テレフオンアクチーボラゲット エル エム エリクソン（パブル） Method and apparatus for generating a feedback signal in a sigma-delta analog-to-digital converter
JP2010523045A (en) * 2007-03-28 2010-07-08 シーラス ロジック，インコーポレイテッド Low delay signal processing based on high oversampling digital processing
US20130271307A1 (en) * 2012-04-16 2013-10-17 Infineon Technologies Ag System and Method for High Input Capacitive Signal Amplifier
WO2018135125A1 (en) * 2017-01-17 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 Analog-digital converter, solid-state imaging element, and electronic device

Also Published As

Publication number Publication date
JP7088785B2 (en) 2022-06-21

Similar Documents

Publication Publication Date Title
US7936293B2 (en) Delta-sigma modulator
JP5312319B2 (en) Digital circuit device for environmental noise reduction
JP5311156B2 (en) Digital-analog converter
KR101840730B1 (en) Bandwidth extension of oversampled analog-to-digital converters by means of gain boosting
JP2007267433A (en) Noise shaping circuit and method with feedback steering overload compensation and system using the same
JP2010171484A (en) Semiconductor integrated circuit device
US9768798B2 (en) Delta-sigma modulator and method for signal conversion
KR101742131B1 (en) Delta-sigma modulator
US8427350B2 (en) Sigma-delta modulator
US20080143567A1 (en) Analog digital converter (adc) having improved stability and signal to noise ratio (snr)
CN114512154B (en) Signal density modulation encoder, digital sound reconstruction system and signal processing system
CN109889203B (en) Semiconductor device and method of operating the same
JP4823244B2 (en) converter
JP2002368620A (en) DIGITAL DeltaΣ MODULATOR AND DIGITAL-TO-ANALOG CONVERTER USING THE SAME
JP7088785B2 (en) Digital microphone
JP2005519560A (en) Delta-sigma modulator with feedforward path
JP2017098670A (en) Pulse width modulator and program therefor
JP2006173819A (en) Switching amplifier
KR101559456B1 (en) A low-power·low-area third order sigma-delta modulator with delayed feed-forward path
US11799494B2 (en) Delta-sigma modulator, delta-sigma digital-analog converter, and method for operating a delta-sigma modulator and a delta-sigma digital-analog converter
KR100764775B1 (en) Delta sigma modulator
JP6217737B2 (en) Pulse width modulator and program thereof
WO2019087809A1 (en) A/d converter
KR101463034B1 (en) Parallel processing sigma delta modulator and design method thereof
JP2004080430A (en) DeltaSigma CONVERSION CIRCUIT

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20200220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220609

R150 Certificate of patent or registration of utility model

Ref document number: 7088785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150