JP7085796B2 - 試験測定装置及び特定リンク・トレーニング情報を選択する方法 - Google Patents
試験測定装置及び特定リンク・トレーニング情報を選択する方法 Download PDFInfo
- Publication number
- JP7085796B2 JP7085796B2 JP2017007808A JP2017007808A JP7085796B2 JP 7085796 B2 JP7085796 B2 JP 7085796B2 JP 2017007808 A JP2017007808 A JP 2017007808A JP 2017007808 A JP2017007808 A JP 2017007808A JP 7085796 B2 JP7085796 B2 JP 7085796B2
- Authority
- JP
- Japan
- Prior art keywords
- control channel
- channel data
- data value
- link training
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/30—Monitoring; Testing of propagation channels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0677—Localisation of faults
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
- H04L41/0813—Configuration setting characterised by the conditions triggering a change of settings
- H04L41/0816—Configuration setting characterised by the conditions triggering a change of settings the condition being an adaptation, e.g. in response to network events
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0631—Management of faults, events, alarms or notifications using root cause analysis; using analysis of correlation between notifications, alarms or events based on decision criteria, e.g. hierarchy, tree or time analysis
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/22—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks comprising specially adapted graphical user interfaces [GUI]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/04—Processing captured monitoring data, e.g. for logfile generation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Environmental & Geological Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Data Mining & Analysis (AREA)
- Debugging And Monitoring (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
本発明は、試験測定装置と、シリアル通信を試験、測定及び分析する方法に関する。
情報技術や、普及しているオンライン・ソーシャル・メディアから、いわゆるクラウド・コンピューティング、モバイル・ゲーム、ストリーミング・ビデオ・オン・デマンド等に至るトレンドは、どれも、より高い、高レベルの通信ネットワーク・パフォーマンスに関する消費者の要求を増大させるのを助長するものである。このために、ネットークの運営者、オンライン・サービス・プロバイダ及び電子機器製造メーカの全てが、かつてない大容量のデータをユーザに配信するためのかつてない高い帯域幅を実現するネットワーク・プロトコルを開発するように動機付けられている。
多くの最新のシリアル・データ通信ネットワーク・プロトコルは、通常、ワイヤ又は光ファイバで互いにリンクされた２つのトランシーバを含む。これらリンクは、多くの場合、図１に描かれるように「全２重（full-duplex）」レーンを有する。１００Ｇｂｐｓイーサネットのような最新の高速プロトコルは、プロトコルがリンク・トレーニング・プロシージャ（procedure：手順）を特定し、このとき、２つのトランシーバが通信と、種々の設定を取り決めるプロセスに関与し、リンクを通して通信されるデータに関する帯域幅と信号インテグリティ（integrity）を最適化する。有り得るリンク・トレーニング・プロセスの一例については、例えば、米国特許公開第２０１３／０３４３４００号（２０１３年１２月２６日）参照。また、１００Ｇｂｐｓイーサネット規格のオリジナル・バージョンについては、ＩＥＥＥ８０２.３ｂａ－２０１０（その後の改定バージョンも）を参照。
「100ギガビット・イーサネット」の記事、Wikipedia、［online］、［２０１７年１月１７日検索］、インターネット<https://ja.wikipedia.org/wiki/100ギガビット・イーサネット>
「DPOJETデータ・シート」、テクトロニクス、［online］、［２０１７年１月１９日検索］、インターネット<http://jp.tek.com/datasheet/dpojet-datasheet-1>
「DPO/DSA70000 Series Data Sheet」、特に第７頁左欄に、「DPOJET Plots」のウィンドウのキャプチャ画像と、DPOJETによるオシロスコープの機能拡張の説明があり、また、第１７頁左欄に「Operating System: Windows XP」「CPU: Intel Pentium 4, 3.4-GHz processor」「PC System Memory: 2GB」と記載、テクトロニクス、２００９年３月３１日発行、文書番号4HW-19377-15、［online］、［２０２１年５月６日検索］、インターネット<https://download.tek.com/datasheet/4HW_19377_15_0.pdf>
「Digital Storage Oscilloscope TDS6000B/C Series Data Sheet」、テクトロニクス社製ＴＤＳ６１５４Ｃ型等のデータ・シートであり、特に、第６頁左欄に「Windows XP oscilloscopes」と説明があり、マイクロソフト社製Excelがオシロスコープの画面上で編集可能なことを示す写真を掲載、テクトロニクス、２００９年６月５日発行、文書番号55W-14873-9、［online］、［２０２１年５月６日検索］、インターネット<https://download.tek.com/datasheet/55W_14873_9.pdf>
トランジスタ技術ＳＰＥＣＩＡＬ編集部編、「ディジタル・オシロスコープ活用ノート」、特に、第３２頁の写真１８にテクトロニクス社製ＴＤＳ６１５４Ｃ型オシロスコープを掲載、また、「５－２ トリガ回路のしくみ」、第８５～８７頁、図２（回路ブロック図）、図４（トリガ点に対するプリ・トリガ、ポスト・トリガの図）、トランジスタ技術ＳＰＥＣＩＡＬ ｆｏｒ フレッシャーズ Ｎｏ．９９、ＣＱ出版株式会社、２００７年７月１日発行
エンジニアは、トレーニング中に発生する可能性のあるエラーをトラブル・シューティングし、エラーの原因を突き止めて修正するために、これらのネットワーク・リンクのトレーニング・セッションを迅速かつ簡単にモニタ及び分析できる必要がある。リンク・トレーニング・セッションのデバッグは、リンク・トレーニングの障害がどこにあるかを判断するのに、相互運用で問題解決が必要な場合（つまり、リンクの一方の側が第１のベンダー製のデバイスによって制御され、リンクの他方の側が第２のベンダー製のデバイスによって制御される場合）に、特に関心が持たれる。
本発明の実施形態は、従来技術のこれら及び他の制約に取り組むものである。
本発明は、例えば、以下のように記述しても良い。
本発明の概念１は、試験測定装置であって、
リンク・トレーニング情報を保持する複数のアナログ入力信号を受ける入力部と、
上記入力部に結合され、複数の上記アナログ入力信号から制御チャンネル・データを含む特定リンク・トレーニング情報を選択するリンク・トレーニング情報抽出部と
を具え、
上記リンク・トレーニング情報抽出部が、
制御チャンネル・データ値を記憶するメモリと、
上記アナログ入力信号からの制御チャンネル・データ値を記憶された上記制御チャンネル・データ値に対して評価するよう構成される比較部と、
上記アナログ入力信号からのチャンネル値が記憶された上記制御チャンネル・データ値と合致しない場合に、上記アナログ入力信号からの新しい制御チャンネル・データ値を上記メモリへ記憶させるループバック機関とを含んでいる。
リンク・トレーニング情報を保持する複数のアナログ入力信号を受ける入力部と、
上記入力部に結合され、複数の上記アナログ入力信号から制御チャンネル・データを含む特定リンク・トレーニング情報を選択するリンク・トレーニング情報抽出部と
を具え、
上記リンク・トレーニング情報抽出部が、
制御チャンネル・データ値を記憶するメモリと、
上記アナログ入力信号からの制御チャンネル・データ値を記憶された上記制御チャンネル・データ値に対して評価するよう構成される比較部と、
上記アナログ入力信号からのチャンネル値が記憶された上記制御チャンネル・データ値と合致しない場合に、上記アナログ入力信号からの新しい制御チャンネル・データ値を上記メモリへ記憶させるループバック機関とを含んでいる。
本発明の概念２は、上記概念１による試験測定装置であって、上記情報抽出部が、上記アナログ入力信号からの上記制御チャンネル・データ値が記憶された制御チャンネル・データ値と合致しない場合に、上記アナログ入力信号からの制御チャンネル・データ値を出力する出力待ち行列を更に有している。
本発明の概念３は、上記概念２による試験測定装置であって、上記アナログ入力信号からの上記制御チャンネル・データ値が記憶された制御チャンネル・データ値と合致しない場合に、トリガ信号を生成するよう構成されるトリガ回路を更に具えている。
本発明の概念４は、上記概念３による試験測定装置であって、このとき、上記試験測定装置は、上記トリガ信号が生成された後に、複数の上記アナログ信号から生成されたデジタル化データを記憶するよう構成される。
本発明の概念５は、上記概念４による試験測定装置であって、上記トリガ信号が生成されたときに、上記トリガ回路が、記憶された上記デジタル化データにタイムスタンプを付けるよう構成される。
本発明の概念６は、上記概念２による試験測定装置であって、上記試験測定装置が特定チャンネルに関するリンク・トレーニング情報を受けている限り、特定チャンネルに関するトリガ信号を抑制するよう構成されるトリガ回路を更に具えている。
本発明の概念７は、上記概念３による試験測定装置であって、上記トリガ回路は、複数の上記アナログ入力信号が最初のリンク・トレーニング・フレーム又は最後のリンク・トレーニング・フレームを示すものを含む場合に、上記トリガ信号を生成するよう構成される。
本発明の概念８は、上記概念１による試験測定装置であって、記憶されたリンク・トレーニング・データのテーブル（表）を生成するよう構成されるリンク・トレーニング情報生成部を更に具えている。
本発明の概念９は、上記概念１による試験測定装置であって、上記装置は、リアルタイム・オシロスコープであり、上記リンク・トレーニング・データは、イーサネット・プロトコルに従ったものである。
本発明の概念１０は、上記概念１による試験測定装置であって、上記装置は、４チャンネル入力を有するリアルタイム・オシロスコープであり、上記４チャンネルのそれぞれは、４つの半二重レーンのデータにそれぞれ結合される。
本発明の概念１１は、シリアル・データ・リンクの少なくとも１つのレーンに結合される試験測定装置において特定リンク・トレーニング情報を選択する方法であって、上記方法は、
少なくとも１つの上記シリアル・データ・リンクから受けた制御データ値を記憶する処理と、
少なくとも１つの上記シリアル・データ・リンクについて新しく取り込まれた制御データ値を先に記憶された制御データ値に対して比較する処理と、
新しく取り込まれた上記制御データ値を、先に記憶された上記制御データ値と合致しない場合にのみ記憶する処理と
を具えている。
少なくとも１つの上記シリアル・データ・リンクから受けた制御データ値を記憶する処理と、
少なくとも１つの上記シリアル・データ・リンクについて新しく取り込まれた制御データ値を先に記憶された制御データ値に対して比較する処理と、
新しく取り込まれた上記制御データ値を、先に記憶された上記制御データ値と合致しない場合にのみ記憶する処理と
を具えている。
本発明の概念１２は、上記概念１１による特定リンク・トレーニング情報を選択する方法であって、記憶された上記制御データ値のテーブルを形成する処理を更に具えている。
本発明の概念１３は、上記概念１１による特定リンク・トレーニング情報を選択する方法であって、少なくとも１つの上記シリアル・データ・リンクについての新しく取り込まれた上記制御データ値が記憶された上記制御データ値と合致しない場合に、記憶された上記制御データ値を、少なくとも１つの上記シリアル・データ・リンクについての新しく取り込まれた上記制御データ値と交換する処理を更に具えている。
本発明の概念１４は、上記概念１１による特定リンク・トレーニング情報を選択する方法であって、少なくとも１つの上記シリアル・データ・リンクから上記制御データ値が記憶された上記制御データ値と合致しない場合に、トリガ信号を生成する処理を更に具えている。
本発明の概念１５は、上記概念１１による特定リンク・トレーニング情報を選択する方法であって、上記トリガ信号が生成された後に、少なくとも１つの上記シリアル・データ・リンクから生成されたデジタル化データをアクイジション・メモリ中に記憶する処理を更に具えている。
本発明の概念１６は、上記概念１１による特定リンク・トレーニング情報を選択する方法であって、上記トリガ信号が生成されたときに、記憶された上記デジタル化データにタイムスタンプを付ける処理を更に具えている。
本発明の概念１７は、上記概念１１による特定リンク・トレーニング情報を選択する方法であって、少なくとも１つの上記シリアル・データ・リンクから受けたデータが、最初のリンク・トレーニング・フレーム又は最後のリンク・トレーニング・フレームを示すものを含む場合に、トリガ信号を生成する処理を更に具えている。
本発明の概念１８は、上記概念１１による特定リンク・トレーニング情報を選択する方法であって、少なくとも１つの上記シリアル・データ・リンクの最初のものから受けたデータが、最初のシリアル・データ・リンクがリンク・トレーニングを完了したことを示すものを含む場合に、トリガ信号を生成する処理を更に具えている。
本発明の概念１９は、上記概念１１による特定リンク・トレーニング情報を選択する方法であって、上記装置は、イーサネット・プロトコルに従って送信される２つのレーンに結合されたリアルタイム・オシロスコープである。
１００Ｇｂｐｓイーサネット・ネットワークのような高速シリアル通信ネットワークにおけるリンク・トーニング・セッションを監視するための一般的な環境は、図１に示されており、これは、典型的なネットワーク１００の単一の２５Ｇｂｐｓレーンを示し、このとき、第１トランシーバ１１０には、送信（Ｔｘ）部１１２と受信（Ｒｘ）部１１４とがあり、これらは、第２トランシーバ１２０の受信（Ｒｘ）部１２２及び送信（Ｔｘ）部１２４に、例えばワイヤによって、物理的にそれぞれ接続される。この構成では、ネットワークのこのレーンは全二重であり、これらネットワーク装置は、２つの「会話」を互いに同時に行うことができる。このレーン上のリンク・トレーニング・プロセスは、２つのトランシーバ１１０及び１２０の間のワイヤに、オシロスコープ１３０などの適切な試験測定装置を接続し、２つのデバイスによって送受信される信号を観察することによって監視できる。
伝統的に、リンク・トレーニング・プロセスは、まず、オシロスコープ１３０を使用して、リンク・トレーニング・プロセス中に通信された信号を取得し、続いて、取得後、取得したデータを特殊な分析ソフトウェアに渡すことによって分析されている。特に、この取得後分析技術は、リンク・トレーニング・プロセス中に交換される制御チャンネル情報を分析及び抽出するために使用されてきた。
しかし、この従来の、オシロスコープ内でデジタル化されたアナログ信号からのリンク・トレーニング制御チャンネル情報の取得後の抽出は、非常に時間がかかる。非常に短い時間であっても、デジタル化されたバージョンのデータを保存するには、大きなレコード長が必要となる。例えば、オシロスコープの最大サンプリングレート未満であっても４０ｍｓの時間範囲をカバーする１Ｇバイトのデジタル化された波形の取得及び後処理（例えば、フィルタ、補間、マーク、デコードなど）には、オシロスコープの現在のマルチコアＣＰＵを使って、５分以上かかる。例えば、１００Ｇｂのイーサネット・リンク・トレーニング・セッションは、完了するのに１桁多い時間（つまり、５００ｍｓ）かかることがあるので、従来の取得後分析を用いたこうしたセッションの分析には、１時間近くかかることが有り得る。さらに、これらの時間は全二重通信レーンの半分のみの分析を考慮している。リンク・トレーニング・セッションの完全なステータスを得るためには、複数全部のレーンを監視する必要があり、従来の方法を使用すると、必要な分析時間がさらに長くなる。
従来の後処理手法は、高機能検索及びマーク（Advanced Search and Mark）、バス・デコーダ（Bus Decoders）、ＤＰＯＪＥＴ（テクトロニクス社製のジッタ、タイミング及びアイ・ダイアグラム分析ツール）などのソフトウェア・ツールでマーキング、デコード、測定可能な波形を捕捉（キャプチャ）するのに、依然として大変有益なものではあるが、この後処理アプローチに必要な全体的な時間は、リンク・トレーニングの適切なデバッグ作業用としては、あまりにも長く、多くのユーザにとって非常に望ましくない可能性がある。
更に、伝統的な分析方法を使用して生成されたリンク・トレーニング制御チャンネル情報の大部分は冗長であり、オシロスコープのユーザに情報の過剰な負荷を引き起こすことに留意されたい。例えば、１つの１００Ｇｂｐｓイーサネット・レーンは、１つのリンク・トレーニング・セッション中に５００万以上の制御チャンネル・データ・ブロックを送信することがあり、人間のユーザがマニュアルで閲覧するにはあまりにも多くのレコードである。
これら過剰な分析時間及び情報過負荷の問題に対処するために、図２は、テクトロニクス社によって製造されたＤＰＯ７００００ＳＸシリーズ・オシロスコープのような試験測定装置２００の一実施例のブロック図を示し、これは、アナログ信号からリンク・トレーニング制御チャンネル情報を抽出して分析する新しいリアルタイムの方法を可能にする。
オシロスコープ２００には、フロント・エンド部２１０（例えば、プリアンプ）への４つのアナログ入力チャンネルＣＨ１～ＣＨ４ ２０１～２０４がある。フロント・エンド部２１０は、入力信号２０１～２０４について増幅と信号調整（signal conditioning）を行い、入力信号２０１～２０４を２つのアナログ信号パス２１１、２１２に分ける。一方のアナログ信号パス２１１は、複数のアナログ信号２１１のデジタル化のために、アナログ・デジタル変換（ＡＤＣ）部２２０への経路がとられる。ＡＤＣ部２２０の複数の出力信号は、続いて、アクイジション・メモリに記憶するために、デマルチプレクサ（demux）部２３０へ送られる。デマルチプレクサ部２３０は、既知の方法に従って、トリガ論理回路部２６０からのトリガ信号に応答して、ＡＤＣ部２２０からのデジタル化信号を、表示スクリーン上で表示するために、アクイジション・メモリ２７０へと取り込ませる。第２のアナログ信号パス２１２は、トリガ回路２４０、２５０、２６０への経路がとられる。最初、アナログ入力信号２０１～２０４は、等化処理アナログ・バッファ部２４０へ渡される。バッファ部２４０は、高速な信号２１２の等化処理とバッファ処理を行い、高速な信号２１２は、次にシリアル・トリガＦＰＧＡ２５０へ送られる。以下で更に述べるように、シリアル・トリガ回路２５０は、データ・ストリーム２１２から、分析及び表示のために、リンク・トレーニング情報を抽出すると共に、もしある設定変更可能な基準が満たされたことを検出すると、トリガ出力信号２５１を生成するようにもして良い。トリガ信号２５１をトリガ論理回路２６０に入力して、既知の方法によって、他のトリガ・イベントと組み合わせ、オシロスコープ２００が波形にトリガをかけてメモリに取込むための総合的なトリガ信号２６１を生成するようにしても良い。
図３は、図２のシリル・トリガ回路２５０の例示的な実施形態の構造のブロック図を示す。シリアル・トリガ回路２５０は、アナログ・シリアル・データ・ストリーム２４１～２４４の合計４チャンネルを入力として受け入れる。各チャンネルは、シリアライザ・デシリアライザ（ＳｅｒＤｅｓ）デジタイザ部３１１～３１４へそれぞれ入力される。各ＳｅｒＤｅｓデジタイザ部３１１～３１４は、連続的にアナログ・データ・ストリーム２４１～２４４をサンプリングして、デジタル・データ・ストリームへと変換し、これらは、続いて、対応するフレーム・マーカ検出部３２１～３２４によって連続的に監視（モニタ）される。各フレーム・マーカ検出部が制御チャンネル情報の開始部分を特定すると、対応するパターン比較部３３１～３３４へと渡される。各パターン比較部３３１～３３４は、最初に、差分マンチャスタ符号化制御チャンネル・データ（differential Manchester encoded 制御チャンネル・データ）を、図７のテーブルや図８のテーブ中に夫々示されるもののように、１６ビット係数アップデート（coefficient update）と１６ビット・ステータス・レポート値（status report values）へとデコードし、続いて、これらは、記憶されたパターンと比較される。
各パターン比較部３３１～３３４は、続いて、デコードされたデータを記憶されたパターンと連続的に比較する。もしデータと記憶パターンが合致しなければ、データは出力待ち行列（queue：キュー）に蓄積される。言い換えると、各パターン比較部３３１～３３４が、デコード・データ中に遷移があるのを見つけた場合、データは、いつ変化が生じたかを記録する最新のタイムスタンプと共に、それぞれの出力待ち行列３４１～３４４に蓄積される。重要なことは、各パターン比較部３３１～３３４は、それぞれのループバック・パス３３５～３３８を通して、記憶パターンを新しいデコード・データ値にアップデートも行うことである。よって、データ値中の遷移のみがメモリに記憶される。データ値中の遷移が検出された場合に、各パターン・デコード及び比較部３３１～３３４が、統合（consolidated）論理回路部３５０へ信号を出力するようにしても良く、これは、次にトリガ信号２５１を生成しても良い。各パターン・デコード及び比較部３３１～３３４は、また、統合論理回路部３５０へ「リンク・トレーニング状態」を出力するように構成されても良い。このリンク・トーニング状態は、各パターン・デコード及び比較ブロック３３１～３３４が制御チャンネル・データを受けているときは常にアサートされる。制御チャンネル・データが引き続き受信される限り、統合論理回路３５０への出力信号はアサートされたままである。もし制御チャンネル・データが止まり、プリセット・タイマが満了すると、「リンク・トレーニング状態」はデアサート状態（deasserted state）へと戻る。これによって、論理回路部３５０が、任意の特定チャンネルにおける最初又は最後のリンク・トレーニング・フレームにおいて、トリガ出力信号２５１を出力するよう構成可能になる。
図２及び３は、シリアル・トリガ回路２５０がＦＰＧＡで実現されるとして示しているが、これは、単に１つの実施形態に過ぎない。シリアル・トリガ回路は、これに代えて、ＡＳＩＣ、プログラマブル・ロジック・デバイス、ディスクリート回路、ファームウェア、ソフトウェア、又は、これらの任意の組み合わせで実現されても良い。
図２及び３に示されるトリガ信号パスの構造を用いて、オシロスコープ２００は、トレーニング・フレーム・マーカと、それに続くネゴシエーション要求／応答データ値とのパターン・マッチングにより、全二重レーンの両側を表す複数のアナログ信号を連続的にリアルタイムで監視することによって、リンク・トレーニング・ネゴシエーションの完全な履歴を捕捉できる。入力信号のデジタル化したものをパターンに対して比較し、現在の比較パターンと合致しないこれらの制御チャンネル・データ値のみを記憶することによって、データ値中の遷移のみが記憶される。これは、ユーザに提示される必要のあるデータの量を、１レーン当たり約５００万から５０個の制御チャンネル・データへと５桁低減するが、それにもかかわらず、リンク・トレーニング・ネゴシエーションの実質的に完全な履歴を保持する。
出力待ち行列３４１～３４４に蓄積された遷移データ値は、オシロスコープ２００において、ソフトウェアでアクセス可能である。リンク・トレーニング・データは、リアルタイムに、分析及びフィルタ処理されるか、又は、ふるいにかけられる（簡略化される）ので、冗長でないデータだけを含む結果のテーブルが、リンク・トレーニング・ネゴシエーションが完了するとほぼ直ぐにユーザに提示される。従って、５００ｍｓの長さの１００Ｇｂｐｓイーサネット・ネゴシエーションに関して、従来の取得後分析法を用いて必要とされる約1時間のリンク・トレーニング分析時間と比較して、この新しい分析方法の実施形態は、ユーザに数秒でデータを提示できる。
更に、１台の４チャンネル・オシロスコープ２００で２つの全二重レーンを監視でき、テクトロニクス社製のUltraSyncのような同期技術を用いて、２台のこうしたオシロスコープ２００を同期させて一緒に利用できるので、例えば、１００Ｇｂｐｓイーサネット・リンク・トレーニング・セッションの４レーン全部を監視でき、全セッションに関する結果を数秒で提供できる。こうした迅速なフィードバックは、リンク・トレーニングのデバックを簡素化するのに効果的である。
図４は、図２のオシロスコープ２００用のリンク・トレーニング情報の分析及び抽出結果を表示するためのユーザ・インタフェース表示例４００を示す。表示４００の上側には、波形部分４１０及び４１５があり、リンク・トレーニング・データが抽出された実際のアナログ信号のトリガされた表示を示す。表示４００の下側は、結果テーブル部分４２０を示し、オシロスコープ２００によってリアルタイムに抽出、デコード及びフィルタ処理されたリンク・トレーニング制御チャンネル情報を示す。
図５は、本発明のある実施形態によるリンク・トレーニング制御ウィンドウ５００のスクリーン・ショットの実施例の例である。この例では、監視するレーンを１つ以上選択できる。また、ユーザは、フレーム・マーカ、制御チャンネル、又はトレーニング・データにマークを付けるか選択できる。
図６は、結果テーブル（Results Table）４２０の結果テーブルの例示的な実施形態の詳細図を示す。図６の結果テーブル４２０は、データの１レーンに関する複数の結果の１つのタブだけを示している。更なるレーンについては、追加のタブ上に表示できる。結果テーブル４２０をユーザが読むのをもっと簡単にするため、テーブルは、例えば、一方のトランシーバが、他方のトランシーバからの要求に応じた係数アップデート値の設定に失敗したというような場合に、ある複数の制御チャンネル・データ値を色分けしたり、あるいは、強調表示しても良い。ここで省略は、次の通りである。
Inc: Increment（増加）, Dec: Decrement（現象）, Int: Initialize（初期化）,
C [+１]: Coefficient [+１], C [０]: Coefficient [０], C [-１]: Coefficient [-１]
Inc: Increment（増加）, Dec: Decrement（現象）, Int: Initialize（初期化）,
C [+１]: Coefficient [+１], C [０]: Coefficient [０], C [-１]: Coefficient [-１]
上述のように、図２及び３のシリアル・トリガ回路２５０は、リンク・トレーニングを監視する過程では、リンク・トレーニング・プロセス中に生じるある特定のイベントに応答してトリガ信号を生成しても良い。例えば、図２のオシロスコープ２００は、オプションで、制御チャンネル・データが変化するときはいつも、通常のやり方で、デジタル化波形を捕捉するようにトリガされても良い。特に、「高速フレーム」（セグメント化アクイジション・メモリ）ユーティリティを有するオシロスコープ２００は、固定長のフレーム・マーカ／制御チャンネル・ブロック／トレーニング・データ・シーケンスのデジタル化波形の複数の短いレコードを捕捉するのに利用でき、これらは、ＤＰＯＪＥＴ又は他のスコープ分析ツールを使用して分析し、アイ・クロージャー、ジッターなどの量を決定するために、これら波形セクションの輪郭を描ように通常のやり方でマークが付けられ、デコードされても良い。実際、ＤＰＯＪＥＴの測定は、その時点での動作における実際のプリエンファシスや他の信号特性を与える特定のトランスミッタ係数を測定するためのマークや波形カーソルを用いることによって、単一のリンク・トレーニング（例えば、ＰＲＢＳ）データ・セクションに制限できる。オシロスコープ上で実現される場合、特定のリンク・トレーニング・イベント後の信号特性と、リンク・トレーニング中のイベントの論理的なシーケンスの両方の詳細な分析を提供するのは、信号波形のリアルタイムの捕捉と、制御チャンネル係数のアップデート要求及びステータス・レポート応答との組み合わせであることに留意されたい。
制御チャンネル・カウントダウン値がゼロに達し、所与のレーンのリンク・トレーニングが完了したことを示す場合のような、制御チャンネル・データ内で生じる更なるイベントも、オシロスコープ２００をトリガするのに利用できる。制御チャンネル・フレーム・マーカの最後の発生についてトリガをかけたり、そのリンク・トレーニングが完了した最初のレーンについてトリガをかけたり、全てのチャンネルについてトレーニングが完了した場合にのみトリガをかけたり、又は、特定のレーンで制御チャンネル係数が変化した場合やいくつかのレーンが要求する係数の変化が履行されないままリンク・トレーニングが完了した場合にトリガをかけたりというような、更なるトリガ基準を利用しても良い。
更に、所与のネットワーク・プロトコルの仕様によっていくつかのリンク・トレーニング制御チャンネル・データの遷移を不正に与えて、これら不正なイベント（illegal events）を用いてオシロスコープにトリガをかけたり、結果テーブル中で強調表示したりして、ユーザにこの違反を知らせても良い。
このようにして、基本的なリンク・トレーニング・ネゴシエーション履歴（トランスミッタ係数のアップデート及びステータスに関する要求及び応答）と、リンク・トレーニング（例えば、ＰＲＢＳ）波形データの両方を、リンク・トレーニング・プロセス自身が完了するのにかかる時間よりそれほど多くない程度で、オシロスコープ２００によって正確に追跡及び記録でき、それによって、分析時間とユーザが調査しなければならないデータ量を大幅に低減し、高速シリアル・ネットワークのデバッグ作業をずっと実行容易なものにする。
複数の実施例
本願で開示した技術の例示的な実施例を以下で示す。この技術の実施形態は、以下に記述する１つ以上の実施例と、任意の組み合わせを含んでも良い。
本願で開示した技術の例示的な実施例を以下で示す。この技術の実施形態は、以下に記述する１つ以上の実施例と、任意の組み合わせを含んでも良い。
実施例１としては、リンク・トレーニング情報を保持する複数のアナログ入力信号を受ける入力部と、上記入力部に結合され、複数の上記アナログ入力信号から制御チャンネル・データを含む特定リンク・トレーニング情報を選択するリンク・トレーニング情報抽出部とを具える試験測定装置があり、上記リンク・トレーニング情報抽出部は、制御チャンネル・データ値を記憶するメモリと、上記アナログ入力信号からの制御チャンネル・データ値を記憶された上記制御チャンネル・データ値に対して評価するよう構成される比較部と、上記アナログ入力信号からのチャンネル値が記憶された上記制御チャンネル・データ値と合致しない場合に上記アナログ入力信号からの新しい制御チャンネル・データ値を上記メモリへ記憶させるループバック機関とを含んでいる。
実施例２としては、実施例１の上記試験測定装置、又は、本願に記述した他の例示的な試験測定装置があり、このとき、上記情報抽出部が、上記アナログ入力信号からの上記制御チャンネル・データ値が記憶された制御チャンネル・データ値と合致しない場合に、上記アナログ入力信号からの制御チャンネル・データ値を出力する出力待ち行列を更に有している。
実施例３としては、実施例２の上記試験測定装置、又は、本願に記述した他の例示的な試験測定装置があり、上記アナログ入力信号からの上記制御チャンネル・データ値が記憶された制御チャンネル・データ値と合致しない場合に、トリガ信号を生成するよう構成されるトリガ回路を更に具えている。
実施例４としては、実施例３の上記試験測定装置、又は、本願に記述した他の例示的な試験測定装置があり、このとき、上記試験測定装置は、上記トリガ信号が生成された後に複数の上記アナログ信号から生成されたデジタル化データを記憶するよう構成される。
実施例５としては、実施例４の上記試験測定装置、又は、本願に記述した他の例示的な試験測定装置があり、このとき、上記トリガ信号が生成されたときに、上記トリガ回路が、記憶された上記デジタル化データにタイムスタンプを付けるよう構成される。
実施例６としては、実施例３の上記試験測定装置、又は、本願に記述した他の例示的な試験測定装置があり、上記試験測定装置が特定チャンネルに関するリンク・トレーニング情報を受けている限り、上記特定チャンネルに関するトリガ信号を抑制するよう構成されるトリガ回路を更に具えている。
実施例７としては、実施例３の上記試験測定装置、又は、本願に記述した他の例示的な試験測定装置があり、このとき、上記トリガ回路は、複数の上記アナログ入力信号が最初のリンク・トレーニング・フレーム又は最後のリンク・トレーニング・フレームを示すものを含む場合に、上記トリガ信号を生成するよう構成される。
実施例８としては、実施例１～７の上記試験測定装置、又は、本願に記述した他の例示的な試験測定装置があり、記憶されたリンク・トレーニング・データのテーブル（表）を生成するよう構成されるリンク・トレーニング情報生成部を更に具えている。
実施例９としては、実施例１～８の上記試験測定装置、又は、本願に記述した他の例示的な試験測定装置があり、このとき、上記装置は、リアルタイム・オシロスコープであり、上記リンク・トレーニング・データは、イーサネット・プロトコルに従ったものである。
実施例１０としては、実施例１～９の上記試験測定装置、又は、本願に記述した他の例示的な試験測定装置があり、このとき、上記装置は、４チャンネル入力を有するリアルタイム・オシロスコープであり、上記４チャンネルのそれぞれは、４つの半二重レーンのデータにそれぞれ結合される。
実施例１１は、シリアル・データ・リンクの少なくとも１つのレーンに結合される試験測定装置において特定リンク・トレーニング情報を選択する方法に関し、上記方法は、少なくとも１つの上記シリアル・データ・リンクから受けた制御データ値を記憶する処理と、少なくとも１つの上記シリアル・データ・リンクについて新しく取り込まれた制御データ値を先に記憶された制御データ値に対して比較する処理と、新しく取り込まれた上記制御データ値を、先に記憶された上記制御データ値と合致しない場合にのみ記憶する処理とを具えている。
実施例１２は、実施例１１の試験測定装置において特定リンク・トレーニング情報を選択する方法、又は、本願に記述した他の例示的な方法に関し、記憶された上記制御データ値のテーブルを形成する処理を更に具えている。
実施例１３は、実施例１１～１２の試験測定装置において特定リンク・トレーニング情報を選択する方法、又は、本願に記述した他の例示的な方法に関し、少なくとも１つの上記シリアル・データ・リンクについての新しく取り込まれた上記制御データ値が記憶された上記制御データ値と合致しない場合に、記憶された上記制御データ値を、少なくとも１つの上記シリアル・データ・リンクについての新しく取り込まれた上記制御データ値と交換する処理を更に具えている。
実施例１４は、実施例１１～１３の試験測定装置において特定リンク・トレーニング情報を選択する方法、又は、本願に記述した他の例示的な方法に関し、少なくとも１つの上記シリアル・データ・リンクについての新しく取り込まれた上記制御データ値が記憶された上記制御データ値と合致しない場合に、トリガ信号を生成する処理を更に具えている。
実施例１５は、実施例１１～１４の試験測定装置において特定リンク・トレーニング情報を選択する方法、又は、本願に記述した他の例示的な方法に関し、上記トリガ信号が生成された後に、少なくとも１つの上記シリアル・データ・リンクから生成されたデジタル化データをアクイジション・メモリ中に記憶する処理を更に具えている、を更に具えている。
実施例１６は、実施例１１～１５の試験測定装置において特定リンク・トレーニング情報を選択する方法、又は、本願に記述した他の例示的な方法に関し、上記トリガ信号が生成されたときに、記憶された上記デジタル化データにタイムスタンプを付ける処理を更に具えている。
実施例１７は、実施例１１～１６の試験測定装置において特定リンク・トレーニング情報を選択する方法、又は、本願に記述した他の例示的な方法に関し、少なくとも１つの上記シリアル・データ・リンクから受けたデータが、最初のリンク・トレーニング・フレーム又は最後のリンク・トレーニング・フレームを示すものを含む場合に、トリガ信号を生成する処理を更に具えている。
実施例１８は、実施例１１～１７の試験測定装置において特定リンク・トレーニング情報を選択する方法、又は、本願に記述した他の例示的な方法に関し、少なくとも１つの上記シリアル・データ・リンクの最初のものから受けたデータが、最初のシリアル・データ・リンクがリンク・トレーニングを完了したことを示すものを含む場合に、トリガ信号を生成する処理を更に具えている。
実施例１９は、実施例１１～１８の試験測定装置において特定リンク・トレーニング情報を選択する方法、又は、本願に記述した他の例示的な方法に関し、このとき、上記装置は、イーサネット・プロトコルに従って送信される２つのレーンに結合されたリアルタイム・オシロスコープである。
本願で用いた用語「コントローラ」及び「プロセッサ」は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラを含むことを意図している。本発明の１つ以上の態様は、１つ以上のコンピュータ（モニタリング・モジュールを含む）又は他のデバイスによって実行される、１つまたは複数のプログラム・モジュールなどのコンピュータ利用可能データ及びコンピュータ実行可能命令で実施することができる。一般に、プログラム・モジュールは、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータまたは他の電子デバイス内のプロセッサによって実行されるときに、特定のタスクを実行するか、又は、特定の抽象データ型を実現する。
コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステートメモリ、ＲＡＭ等のような非一時的なコンピュータ可読媒体に格納されてもよい。当業者には理解されるように、上記プログラム・モジュールの機能は、種々の実施形態において、要求に応じて、組み合わせたり、分散させることができる。更に、上記機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェアの等価物で、全体又は一部分が実現されてもよい。本発明の１つ又は複数の態様をより効果的に実施するために特定のデータ構造を利用しても良く、こうしたデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内にあると考えられる。
本発明の好ましい実施形態において、本発明の原理を説明し、図示してきたが、本発明は、こうした原理から逸脱することなく構成及び詳細を変更できることは明らかである。
１００ シリアル通信ネットワーク
１１０ 第１トランシーバ
１１２ 送信部
１１４ 受信部
１２０ 第２トランシーバ
１２２ 送信部
１２４ 受信部
１３０ オシロスコープ
２００ オシロスコープ
２０１ アナログ入力チャンネル
２０２ アナログ入力チャンネル
２０３ アナログ入力チャンネル
２０４ アナログ入力チャンネル
２１０ プリアンプ
２１１ 第１アナログ信号パス
２１２ 第２アナログ信号パス
２２０ ＡＤＣ
２３０ デマルチプレクサ（demux）部
２４０ 等化処理アナログ・バッファ
２４１ アナログ・シリアル・データ・ストリーム
２４２ アナログ・シリアル・データ・ストリーム
２４３ アナログ・シリアル・データ・ストリーム
２４４ アナログ・シリアル・データ・ストリーム
２５０ シリアル・トリガ回路
２５１ トリガ出力信号
２６０ トリガ論理回路
２６１ 総合的なトリガ信号
２７０ アクイジション・メモリ
３１１ シリアライザ・デシリアライザ（SerDes）デジタイザ部
３１２ シリアライザ・デシリアライザ（SerDes）デジタイザ部
３１３ シリアライザ・デシリアライザ（SerDes）デジタイザ部
３１４ シリアライザ・デシリアライザ（SerDes）デジタイザ部
３２１ フレーム・マーカ検出部
３２２ フレーム・マーカ検出部
３２３ フレーム・マーカ検出部
３２４ フレーム・マーカ検出部
３３１ パターン比較部
３３２ パターン比較部
３３３ パターン比較部
３３４ パターン比較部
３４１ 出力待ち行列
３４２ 出力待ち行列
３４３ 出力待ち行列
３４４ 出力待ち行列
３５０ 統合論理回路部
４００ ユーザ・インタフェース表示
４１０ 上側波形部分
４１５ 下側波形部分
４２０ 結果テーブル部
５００ リンク・トレーニング制御ウィンドウ
７００ テーブル
８００ テーブル
１１０ 第１トランシーバ
１１２ 送信部
１１４ 受信部
１２０ 第２トランシーバ
１２２ 送信部
１２４ 受信部
１３０ オシロスコープ
２００ オシロスコープ
２０１ アナログ入力チャンネル
２０２ アナログ入力チャンネル
２０３ アナログ入力チャンネル
２０４ アナログ入力チャンネル
２１０ プリアンプ
２１１ 第１アナログ信号パス
２１２ 第２アナログ信号パス
２２０ ＡＤＣ
２３０ デマルチプレクサ（demux）部
２４０ 等化処理アナログ・バッファ
２４１ アナログ・シリアル・データ・ストリーム
２４２ アナログ・シリアル・データ・ストリーム
２４３ アナログ・シリアル・データ・ストリーム
２４４ アナログ・シリアル・データ・ストリーム
２５０ シリアル・トリガ回路
２５１ トリガ出力信号
２６０ トリガ論理回路
２６１ 総合的なトリガ信号
２７０ アクイジション・メモリ
３１１ シリアライザ・デシリアライザ（SerDes）デジタイザ部
３１２ シリアライザ・デシリアライザ（SerDes）デジタイザ部
３１３ シリアライザ・デシリアライザ（SerDes）デジタイザ部
３１４ シリアライザ・デシリアライザ（SerDes）デジタイザ部
３２１ フレーム・マーカ検出部
３２２ フレーム・マーカ検出部
３２３ フレーム・マーカ検出部
３２４ フレーム・マーカ検出部
３３１ パターン比較部
３３２ パターン比較部
３３３ パターン比較部
３３４ パターン比較部
３４１ 出力待ち行列
３４２ 出力待ち行列
３４３ 出力待ち行列
３４４ 出力待ち行列
３５０ 統合論理回路部
４００ ユーザ・インタフェース表示
４１０ 上側波形部分
４１５ 下側波形部分
４２０ 結果テーブル部
５００ リンク・トレーニング制御ウィンドウ
７００ テーブル
８００ テーブル
Claims (4)
- リンク・トレーニング情報を伝送する複数のアナログ入力信号を受ける入力部と、
上記入力部に結合され、複数の上記アナログ入力信号から制御チャンネル・データを含む特定リンク・トレーニング情報を選択するリンク・トレーニング情報抽出部と、
表示部と
を具え、
上記リンク・トレーニング情報抽出部が、
上記アナログ入力信号をデジタル・データに変換するデジタイザと、
制御チャンネル・データ値を記憶制御チャンネル・データ値として記憶するメモリと、
上記リンク・トレーニング情報の中の制御チャンネル・データ値を含む制御チャンネル情報の開始部分を特定するフレーム・マーカ検出部と、
上記アナログ入力信号からの制御チャンネル・データ値を上記記憶制御チャンネル・データ値に対して評価するよう構成される比較部と、
上記アナログ入力信号からの上記制御チャンネル・データ値が上記記憶制御チャンネル・データ値と合致しない場合に、上記アナログ入力信号からの新しい制御チャンネル・データ値を、上記記憶制御チャンネル・データ値として上記メモリへ記憶させるループバック機構と、
上記アナログ入力信号からの上記制御チャンネル・データ値が上記記憶制御チャンネル・データ値と合致しない場合に、上記アナログ入力信号からの上記新しい制御チャンネル・データ値の夫々のみを蓄積する出力待ち行列と
を含み、
上記表示部が、上記出力待ち行列に蓄積された上記新しい制御チャンネル・データ値を表示する試験測定装置。 - 上記アナログ入力信号からの上記制御チャンネル・データ値が上記記憶制御チャンネル・データ値と合致しない場合に、トリガ信号を生成するよう構成されるトリガ回路を更に具え、
上記トリガ信号に応じて、上記アナログ入力信号を波形として取り込む請求項１の試験測定装置。 - シリアル・データ・リンクの少なくとも１つのレーンに結合される試験測定装置において、特定リンク・トレーニング情報を選択する方法であって、
リンク・トレーニング情報を伝送するアナログ入力信号を受ける処理と、
上記アナログ入力信号をデジタル・データに変換する処理と、
上記リンク・トレーニング情報の中の制御チャンネル・データ値を含む制御チャンネル情報の開始部分を特定する処理と、
上記シリアル・データ・リンクの少なくとも１つのレーンから受けた制御チャンネル・データ値をメモリに記憶する処理と、
上記シリアル・データ・リンクの少なくとも１つのレーンから新しく取り込まれた制御チャンネル・データ値を受ける処理と、
上記シリアル・データ・リンクの少なくとも１つのレーンから新しく取り込まれた上記制御チャンネル・データ値を、先に上記メモリに記憶された上記制御チャンネル・データ値に対して比較する処理と、
上記シリアル・データ・リンクの少なくとも１つのレーンから新しく取り込まれた上記制御チャンネル・データ値が、先に上記メモリに記憶された上記制御チャンネル・データ値と合致しない場合に、先に上記メモリに記憶された上記制御チャンネル・データ値を、上記シリアル・データ・リンクの少なくとも１つのレーンから新しく取り込まれた上記制御チャンネル・データ値と置き換える処理と、
新しく取り込まれた上記制御チャンネル・データ値を、先に上記メモリに記憶された上記制御チャンネル・データ値と合致しない場合にのみ出力待ち行列に蓄積する処理と、
先に上記メモリに記憶された上記制御チャンネル・データ値と合致しない場合にのみ上記出力待ち行列に蓄積された新しく取り込まれた上記制御チャンネル・データ値を表示する処理と
を具える方法。 - 上記シリアル・データ・リンクの少なくとも１つのレーンから新しく取り込まれた上記制御チャンネル・データ値が、先に上記メモリに記憶された上記制御チャンネル・データ値と合致しない場合に、トリガ信号を生成する処理と、
上記試験測定装置が、上記トリガ信号に応じて、上記アナログ入力信号を波形として取り込む処理と
を更に具える請求項３による特定リンク・トレーニング情報を選択する方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662280662P | 2016-01-19 | 2016-01-19 | |
| US62/280662 | 2016-01-19 | ||
| US15/395600 | 2016-12-30 | ||
| US15/395,600 US11018964B2 (en) | 2016-01-19 | 2016-12-30 | Selective extraction of network link training information |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017142238A JP2017142238A (ja) | 2017-08-17 |
| JP7085796B2 true JP7085796B2 (ja) | 2022-06-17 |
Family
ID=58053974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017007808A Active JP7085796B2 (ja) | 2016-01-19 | 2017-01-19 | 試験測定装置及び特定リンク・トレーニング情報を選択する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11018964B2 (ja) |
| EP (1) | EP3197099B1 (ja) |
| JP (1) | JP7085796B2 (ja) |
| CN (1) | CN107040430B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11516106B2 (en) * | 2018-06-27 | 2022-11-29 | Intel Corporation | Protocol analyzer for monitoring and debugging high-speed communications links |
| CN113127398A (zh) * | 2019-12-31 | 2021-07-16 | 华为技术有限公司 | 一种数据处理方法及装置 |
| CN110874239A (zh) * | 2020-01-20 | 2020-03-10 | 翱捷科技(上海)有限公司 | 一种电子设备的空中固件差分升级方法及装置 |
| CN112637008B (zh) * | 2020-12-14 | 2022-08-09 | 广州品唯软件有限公司 | 链路模拟测试方法、装置、系统、计算机设备和存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009271063A (ja) | 2008-04-30 | 2009-11-19 | Tektronix Inc | 等化シミュレータ及び等化シミュレーション方法 |
| US20130301696A1 (en) | 2012-05-11 | 2013-11-14 | Dale T. Smith | Equalization of transmissions |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5375126B1 (en) * | 1991-04-09 | 1999-06-22 | Hekimian Laboratories Inc | Integrated logical and physical fault diagnosis in data transmission systems |
| US7173943B1 (en) * | 2002-02-26 | 2007-02-06 | Computer Access Technology Corporation | Protocol analyzer and time precise method for capturing multi-directional packet traffic |
| JP5163856B2 (ja) * | 2007-06-19 | 2013-03-13 | 横河電機株式会社 | 波形測定装置 |
| GB2455052A (en) * | 2007-09-21 | 2009-06-03 | Agilent Technologies Inc | Trigger event detection apparatus and method therefore |
| US8320439B2 (en) * | 2008-02-29 | 2012-11-27 | Agere Systems Inc. | Methods and apparatus for adaptive link partner transmitter equalization |
| US8793541B2 (en) * | 2008-10-10 | 2014-07-29 | Teledyne Lecroy, Inc. | Link equalization tester |
| CN101666820A (zh) * | 2009-07-21 | 2010-03-10 | 秦轲 | 数字示波器及其数据处理方法 |
| US20120001657A1 (en) * | 2010-06-30 | 2012-01-05 | Tektronix, Inc. | Apparatus and method for improved edge triggering in a test and measurement instrument |
| US8615382B2 (en) | 2011-01-27 | 2013-12-24 | Tektronix, Inc. | Test and measurement instrument with common presentation of time domain data |
| US9252968B2 (en) * | 2012-06-22 | 2016-02-02 | Intel Corporation | Link training and training frame for 100GBPS ethernet |
| US9356847B2 (en) * | 2012-10-31 | 2016-05-31 | Keysight Technologies, Inc. | Method for monitoring and displaying high speed bus performance |
| US9397792B2 (en) | 2013-12-06 | 2016-07-19 | Intel Corporation | Efficient link layer retry protocol utilizing implicit acknowledgements |
| US10094868B2 (en) | 2014-04-11 | 2018-10-09 | Tektronix, Inc. | Test and measurement instrument having advanced triggering capability |
| US10079830B2 (en) * | 2014-04-17 | 2018-09-18 | Viavi Solutions Inc. | Lockable network testing device |
-
2016
- 2016-12-30 US US15/395,600 patent/US11018964B2/en active Active
-
2017
- 2017-01-19 JP JP2017007808A patent/JP7085796B2/ja active Active
- 2017-01-19 EP EP17152305.3A patent/EP3197099B1/en active Active
- 2017-01-19 CN CN201710149549.0A patent/CN107040430B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009271063A (ja) | 2008-04-30 | 2009-11-19 | Tektronix Inc | 等化シミュレータ及び等化シミュレーション方法 |
| US20130301696A1 (en) | 2012-05-11 | 2013-11-14 | Dale T. Smith | Equalization of transmissions |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3197099A1 (en) | 2017-07-26 |
| US20170207987A1 (en) | 2017-07-20 |
| EP3197099B1 (en) | 2018-10-31 |
| CN107040430B (zh) | 2021-11-16 |
| US11018964B2 (en) | 2021-05-25 |
| CN107040430A (zh) | 2017-08-11 |
| JP2017142238A (ja) | 2017-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7085796B2 (ja) | 試験測定装置及び特定リンク・トレーニング情報を選択する方法 | |
| CA2749160C (en) | Informative data streaming server | |
| US10601639B2 (en) | Multi cause correlation in wireless protocols | |
| WO2012136633A1 (en) | Method and device for quality measuring of streaming media services | |
| US9641405B2 (en) | System and method for sequencing per-hop data in performance-monitored network environments | |
| CN106535240B (zh) | 基于云平台的移动app集中性能分析方法 | |
| JP7059382B2 (ja) | データ処理方法およびサーバ | |
| US9374283B2 (en) | System and method for analyzing online game packets | |
| CN110749763A (zh) | 一种基于i2s信号的触发方法及示波器 | |
| CN115706687A (zh) | 用于抽头加速tdecq和其他测量的机器学习 | |
| US20130120652A1 (en) | Method and apparatus for evaluating time delay of mobile video service | |
| JP2014202757A (ja) | 試験測定装置及び波形取込み方法 | |
| CN111405603B (zh) | 一种时延获取方法、测试装置以及计算机存储介质 | |
| US11281611B2 (en) | General purpose interface bus (GPIB) sniffer system and method | |
| US9001670B2 (en) | Monitoring apparatus, monitoring method, and computer product | |
| Yang et al. | Design and implementation of web-based speed test analysis tool kit | |
| US20130200923A1 (en) | Jitter measuring trigger generator, jitter measuring apparatus using the same, method of generating jitter measuring trigger, and method of measuring jitter | |
| KR101625567B1 (ko) | 화면동기화정보 검증장치 및 방법 | |
| CN203340223U (zh) | 一种基于视频码流分析的视频质量评价系统 | |
| EP3505941A1 (en) | Network oscilloscope using packet timestamps | |
| Hirsch et al. | Performance Analysis of C2IS in Distributed Tactical Networks | |
| IT et al. | Beaverton, Oregon 97077-0001 (US) | |
| JP7425733B2 (ja) | 試験測定装置及び入力信号のジッタを求める方法 | |
| WO2017113360A1 (zh) | 数据分析方法、系统和设备 | |
| A Aziz | Performance analysis of VOiP over 3G and 4G network/Mohamad Azrai A. Aziz |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20200114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201104 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210203 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20220201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220308 |
|
| R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220607 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7085796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |