JP7083703B2 - 電気全体回路のシミュレーションのためのコンピュータ実装方法 - Google Patents

Description

本発明は、少なくとも１つの計算ユニットによる電気全体回路のシミュレーションのためのコンピュータ実装方法に関する。この場合、電気全体回路は複数の回路素子を有しており、全体状態空間表現により数学的に記述され、全体回路は分割ステップにおいて、回路分岐の分割により少なくとも２つの部分回路に分解され、各部分回路は、それぞれ１つの部分状態空間表現により数学的に記述され、部分状態空間表現は、分割された回路分岐の結合変数を介して互いに結合されており、さらに各部分回路は、結合された部分状態空間表現の数値解法によって、少なくとも１つの計算ユニットにおいて計算される。

本発明は、技術物理的プロセスの制御または検査を目的とする電気回路のリアルタイムシミュレーションの技術分野に属するものである。技術物理的プロセスをたとえば、電気モータ、エネルギー供給回路網、動作制御される任意の機械部材、特に自動化技術によるもの、とすることができ、シミュレートされる電気回路によりこれらの動作が制御される。ただし技術物理的プロセスをたとえば、自動車、航空機、エネルギー生成施設またはエネルギー分配施設等で数多く用いられるような制御装置としてもよい。第１の適用事例は、ラピッド・コントロール・プロトライピング（Rapid Control Prototyping RCP）というコンセプトによりしばしば書き換えられ、第２の適用事例は、ハードウェア・イン・ザ・ループ（Hardware-in-the-Loop-Simulation HIL）の分野に関するものである。

よって、シミュレーションを実施する冒頭で述べた計算ユニットは、制御装置またはＨＩＬシミュレータの構成部分であることが多く、これらはそれぞれＩ／Ｏインタフェースを有している。Ｉ／Ｏインタフェースを介して、電気信号を読み込むことができ、または出力することができ、ここで電気信号を、低電力のアナログまたはディジタルの情報通信技術信号とすることができ、ただしパワーエレクトロニクス用途のケースでは、たとえば電気モータの動作を制御するために、Ｉ／Ｏインタフェースを介してかなり大きい電力を伝送することもできる。

つまりＩ／Ｏインタフェースを介して、電気全体回路の選択されて計算された出力量が、技術物理的プロセスに作用を及ぼすように、電気信号として出力される。このことに加えて、または別の選択肢として、技術物理的プロセスのプロセス量が測定技術的に捕捉され、電気信号の形態でＩ／Ｏインタフェースを介して読み込まれ、計算ユニットに供給される。このシミュレーションは、物理的世界に直接、作用を及ぼす。

たとえば電気駆動装置、発電機または電気エネルギー供給回路網などを対象とするパワーエレクトロニクス用途の場合には、電気全体回路は一般にオーム抵抗、コンデンサおよびコイルのほか、たとえば電力変換器を実現するための電力終段などにおいて多数の（半導体）スイッチも備えている。この場合には全体回路においてたとえば、電力変換器の電力スイッチの動作を適切に制御するために用いられる電力変換器制御データを生成することができ、これらの電力スイッチは通常、半導体スイッチ素子（たとえばＭＯＳＦＥＴ metal-oxide-semiconductor fieldeffect transistor）として実現されている。これらの電力スイッチは、制御端子を介して能動的に導通状態にすることができ、もしくは阻止状態にすることができる。パワーエレクトロニクス回路における他のスイッチ素子はダイオードであり、これらのダイオードはたとえば、ブリッジ回路において電力スイッチに対し逆並列に組み込まれ、電力スイッチが開いているときはこれらのダイオードを介して、インダクタンスにより引き起こされる電流を減衰して抑えることができる。これらのフリーホイールダイオードは、もちろん他のダイオードも同様であるが、制御端子を介して能動的に導通状態にしたり阻止状態にしたりすることはできず、むしろこれらのダイオードの通電状態は、それらの電気端子量つまりそれらの端子電圧または内部ダイオード電流の結果としてもたらされる。

この種の回路のシミュレーションは、特にパワーエレクトロニクス回路のシミュレーションは、現実のプロセスに作用が及ぼされるという理由で、もしくは現実のプロセスから測定技術的に得られた量がシミュレーションの枠内で処理されるという理由で、シミュレーションを通常はリアルタイムに実施する必要があることからも特に、使用されるシミュレーションハードウェアに対し、つまり使用される計算ユニットおよびそれらのメモリ装備に対し、高い要求が課される。したがって、計算時間およびメモリに関して要求が満たされるのか否か、について規則的に留意しなければならない。

この問題に対処する１つの可能性は、全体回路を冒頭で述べた分割ステップにおいて、回路分岐の分割により少なくとも２つの部分回路に分解する、ということである。自明のとおり、個々の部分回路各々の数学的記述は、結果として電気全体回路の数学的記述よりも手間がかからない。この種のシステムの数学的記述は通常、状態空間表現の枠内で行われ、状態量はこの場合には、全体回路もしくは電気部分回路の回路分岐におけるコンデンサ電圧およびコイル電流である。

当然ながら、分割ステップにより得られた部分回路を、完全に互いに無関係に考察して計算することはできず、むしろそれらの部分回路は分割個所のところで、分割された回路分岐のそれ相応の結合変数を介して互いに結合されており、その際に各部分回路はそれらの結合量を、入力量および出力量として、もしくは出力量および入力量として、含んでいる。電気全体回路から２つおよびさらに別の部分回路への分解によって、たとえば複数の計算ユニットを使用する可能性が開かれ、その際に電気部分回路もしくはそれらの対応する部分状態空間表現を、それぞれ異なる計算ユニットにおいて計算することができ、その結果としていっそう大きい計算能力を使用できるようになる。

これらの計算ユニットを、１つのプロセッサのそれぞれ異なるコアとすることができ、ただしマルチプロセッサシステムのそれぞれ異なるプロセッサとしてもよく、このことは比較的大規模なＨＩＬシミュレータの場合に該当することも稀ではない。また、１つの計算ユニットもしくは複数の計算ユニットを、１つ（または複数の）ＦＰＧＡ（field programmable gate array）に基づき実現することも可能であり、このことによって速度については利点がもたらされるけれども、除算など特定の数値演算については難しさも伴う。

しかしながら全体回路から部分回路への分解、およびそれに付随して生じる全体状態空間表現から複数の部分状態空間表現への分解は、複数の計算ユニットを使用した場合に有利になるだけでなく、ただ１つの計算ユニットしか使用しない場合でも有利なものとなる可能性がある。１つの全体回路にたとえばｎ個のスイッチが含まれているのであれば、結果としてその全体回路についてすべて合わせて２^ｎ個のスイッチ状態が生じる。全体回路のこれらの状態は、それぞれ別個に数学的に状態空間表現において、状態空間表現の相応の個数の種々の行列により表される。これらの行列は、スイッチが通電状態のときには対応するポジションにおいてそれ相応のコンダクタンスを含み、スイッチが阻止状態のときには、著しく低いコンダクタンスまたはまさしくコンダクタンス０を含む。すべてのスイッチ設定を数学的にモデリングするならば、結果として、様々な状態空間表現のためにそれ相応の個数の行列が生じ、これに伴いそれ相応に大きなメモリが必要とされることになる。２つの部分回路に分解すれば、スイッチングの組み合わせ数が２^ｎ１＋２^ｎ２＜２^ｎ（ｎ＝ｎ１＋ｎ２）に低減し、このことは、ただ１つの計算ユニットだけしか用いないとしても、有利な効果であるといえる。

ただしここで留意されたいのは、電気全体回路から複数の部分回路へのどのような分割も、同じように適しているわけではない、ということであり、その理由は、このような分割は、シミュレーションの安定性および精度に影響を及ぼすからであり、つまりは少なくとも１つの計算ユニットにおける部分回路の計算に影響を及ぼすからである。全体回路が不都合なかたちで分割されると、部分回路に対応する部分状態空間表現の計算が、たとえば時間的な数値計算ステップ幅などの所与の境界条件のもとでは不可能、という事態が生じる可能性がある。全体回路から部分回路への有利な分割を見出すには、経験および専門的な知識が必要である。

従来技術によれば、全体回路から部分回路への分割が手動で行われ、つまりたとえば、グラフィックでコンピュータ支援はされるけれども、グラフィック表示された全体回路内の分割個所にオペレータが単に手動で目印を付けることによって行われる（dSPACE GmbH: "Manual of the Electrical Power Systems Simulation Package" ２０１６年９月、またはOpalRT: "ARTEMiS User Guide" バージョン６．１、２００８年）。オペレータは、もっぱら自身の経験に基づいて分割個所を選定する。次いで、このようにして得られた全体回路から部分回路への分割が数値的に安定しているか否かを見出す目的で、通常はその分解に基づいてシミュレーションが実施され、シミュレーション結果に基づき安定性が判定され、つまりたとえば、特定の状態量が実際には決して到達しないであろう値をとるか否か、について監視される。このようなアプローチは著しく時間がかかり、高度な専門的知識が必要とされ、しかも必ずしも安定したシミュレーションには至らない。その理由は、安定性を評価するためのシミュレーションのテストラン中に、場合によっては特定のスイッチ状態にはそもそも到達していなかったかもしれず、または不安定性を疑いなく認識できるほどにはシミュレーション時間内にエラーが十分に蓄積されなかったため、不安定な挙動を明らかにするには、テストランが十分な長さで実施されなかった、ということによる。

したがって本発明の課題は、冒頭で述べた電気全体回路のシミュレーション方法を、全体回路から部分回路へのシステム的に安定した分割が求められて、部分回路に基づく電気全体回路の機能性の安定した最適化されたシミュレーションに自動的に到達するように、改善することである。

本発明によれば上述の課題は、基本的にまずは以下のことにより解決される。すなわち、部分状態空間表現の結合を、計算された結合変数を部分回路間で交換するための結合方程式系において表し、評価ステップにおいて、この結合方程式系に基づき少なくとも１つの安定性パラメータを計算し、選択ステップにおいて、安定性パラメータに依存して、全体回路から部分回路への目下の分解がシミュレーションの基礎となるか否か、を判定し、さらに選択が成功した後、電気全体回路のシミュレーションを、少なくとも１つの計算ユニットにおいて部分状態空間表現の計算により実施する、ことにより解決される。

本発明による解決手段は、実際に行われたシミュレーションに基づく従来技術から公知の「試行錯誤」（"Trial and Error"）方式とは、基本的に異なっている。本発明による方法の基礎は、計算された結合変数を交換するための結合方程式系を介して互いに結合された部分状態空間表現である。これに続く評価ステップにおいて、結合方程式系に基づき、シミュレーションに関する少なくとも１つの安定性パラメータが計算される。したがって全体回路から部分回路への分割の評価は、システム理論的なベースに基づいて行われる。この評価を、分割に基づき取得され結合方程式により互いに結合された部分状態空間表現の固有値を求める、という形態で、古典的なシステム理論的特性とすることができる。ただし、全体回路の分割により得られる方程式系の特定の数値解法を考察するとすれば、この数学的表現に基づく数値的考察とすることもできる。しかも、サブシステムの数値解法と結合変数の交換とに付随して現れる特定の遅延作用も、結合方程式系に取り込むことができる。ただし結局のところ、いずれのケースであれ理論的な安定性考察が実施されるのであって、分割された部分回路に基づくシミュレーションが必要とされるようなことはない。

したがってこの安定性考察の結果が、計算された安定性パラメータに依存して選択ステップにおいて下される、全体回路から部分回路への目下の分解がシミュレーションの基礎となるか否か、の判定の基礎である。該当する分解が不安定であるか、または十分には正確でない（したがって安定した結果が得られるまでにかなり長い時間が必要とされる）、という評価ステップの結果であれば、全体回路から部分回路への分解を却下することもできる。

ただし全体回路の分解が却下されないならば、つまり成功した選択が下されたならば、少なくとも１つの計算ユニットにおいて、事前にシステム理論的／数値的に判定された部分状態空間表現を計算することによって、電気全体回路のシミュレーションが行われる。従来技術から公知の方法とは異なり、この場合にはシステム理論的もしくは数値的な考察に基づき、全体回路から部分回路へ特定の分割の確実な選択が行われるので、それらの部分回路に基づく全体回路の機能性のシミュレーションも確実なものであり、基礎を成す安定性要求を、または計算精度に関する要求も、最初から保証することができる。このことは、ユーザに対して実際の運用における利点（シミュレーションに時間がかからず時間が節約される）がもたらされるだけでなく、むしろサブモデルおよび特に結合方程式の安定性考察を通して、シミュレーション品質も予測可能になる。シミュレーションにより通例、実際の技術物理的プロセスに直接作用が及ぼされるので、本発明による方法はプロセス安全性にも大きく寄与する。

次いで選択ステップにおいて、計算された安定性パラメータに依存して、全体回路から部分回路への目下の分解がシミュレーションの基礎となるか、が判定される。次いでこれに基づき、適切なものとして識別された全体回路の分解の選択が成功した後に、計算ユニットにおいて部分回路の部分状態空間表現を計算することによって、電気全体回路のシミュレーションを実施することができる。

本発明による方法の１つの好ましい実施形態によれば、結合方程式系の直接数値解法の場合には、つまり方程式系を解くために直接数値法を使用することにより、安定性パラメータとして数値による品質パラメータが計算されるように構成されており、この場合、それらの数値による品質パラメータは、以下の量のうちの少なくとも１つを含む：条件、安定性、一致性、収束。これらは基本的に、直接数値解法の安定性、精度または速度を判定するための既知のパラメータである。

結合方程式系の反復数値解法の場合には、安定性パラメータとして結合方程式系の固有値が特定されるように構成されている。特に、結合方程式系のスペクトル半径が安定性パラメータとして特定される、ように構成されている。

本発明による方法のさらに別の実施形態によれば、少なくとも１つのむだ時間を結合方程式系へ挿入することにより、この結合方程式系を結合変数間の陰的数学関係から陽的数学関係へ移行させる、ように構成されている。その結果、目下の計算ステップについて直接得られる値を有する結合量のために、実際に条件方程式が生じる。たとえば時点ｋにおける結合変数の値の代わりに、時点ｋ－１における結合変数の値を適用することなどによって、むだ時間を挿入するということを、「数学的な策略」としてだけでなく、実際の物理的背景を伴って、モデリング措置として捉えることもできる。つまり、サブシステムひいては部分状態空間表現が、それぞれ異なる計算ユニットにおいて計算される場合には、結合変数を伝達しなければならず、これによって常に時間がかかり、したがってこれはそのように表されるむだ時間に付随する事象である。

本発明による方法の１つの発展形態の特徴によれば、結合変数が計算ステップｋにおいて、以前の計算ステップ（ｋ－１，ｋ－２，．．．）におけるこれらの結合変数の複数の以前の値の外挿によって計算される。つまりこのような外挿によって、時点ｋにおける結合変数の値の推定が、この状態変数の以前の値から計算される。計算によって判明したのは、このようにすれば、時点ｋにおける状態変数の値をこの状態変数のそれよりも古い１つの値によって単純に置き換えるよりも、著しく改善された計算結果が達成される、ということである。このことが当てはまるのは特に、むだ時間の挿入がシステム内でいかなる対応も有しておらず、本来は回避すべきである場合である。

上述のケースにおいて、電気全体回路のシミュレーションのための本発明による方法の発展形態の特徴によれば、部分状態空間表現と、取り込まれたむだ時間により拡張された結合方程式とから、合成された全体状態空間表現が形成され、安定性パラメータとして、合成された全体状態空間表現の固有値が求められる。

結合方程式に付加的なむだ時間を適用する本発明による方法の１つの有利な実施形態は、合成された全体状態空間表現の求められた固有値の評価に関する。この場合、分割されていない全体回路つまり分割されていないシステムの全体状態空間表現の固有値が、付加的に特定される。次いで、全体状態空間表現の固有値各々について、合成された全体状態空間表現の固有値に対する間隔が求められ、ただし概括安定性パラメータの計算のためには、最小固有値間隔（つまりは絶対値が最小の固有値差）だけが使用される。したがって、合成されていない全体状態空間表現の固有値各々を用いて、この方法が実施される。この場合、最小固有値間隔（つまり固有値差の絶対値）が総和される。このようにして得られた値は、分割されたシステムの固有値が分割されていないシステムからどの程度隔たったのか、を表す尺度である。分割されていない全体回路は当然ながら（数値的に）安定した解法を表す、ということを前提とすれば、総和間隔が小さくなればなるほど、行われた分割の品質が安定性の点で良好になる。

電気全体回路のシミュレーション方法の格別有利な変形実施形態の特徴によれば、全体回路が複数の分割ステップにおいて、それぞれ異なる複数の部分回路バリエーションに分解される。それぞれ異なる部分回路バリエーション各々について、固有の評価ステップにおいて少なくとも１つの安定性パラメータが計算され、その結果、複数の安定性パラメータが得られる。次いで選択ステップにおいて、計算された複数の安定性パラメータに依存して、特に計算された複数の安定性パラメータの比較によって、全体回路の最も適した分解が選択される。

本発明による方法の１つの発展形態は、全体回路における有望な分割個所の探索という冒頭で述べた問題点に取り組むものである。本発明による方法のそのような趣旨の発展形態によれば、以下のように構成されている。すなわち、全体回路内で依存し合う回路素子を検出する検出ステップにおいて、全体回路の互いに直接依存し合う状態量つまりは線形依存性の回路素子が求められる。かかる依存性が生じるのはたとえば、コンデンサと電圧源だけである回路網が形成される場合、または電流源とインダクタンスだけが接続されたノードが形成される場合である。

次いで分割除外ステップにおいて、依存し合う回路素子間の回路分岐が、全体回路の可能な分割個所としては除外され、分割除外ステップにおいて全体回路の可能な分割個所としては除外された回路分岐が、後続の分割ステップにおいて排除される。このような措置によって、線形依存性の状態量の分割が回避または阻止されて、数学的な意味で状態量のリジッドな結合が存在する個所で、全体回路の分割が行われるようになる。

一方では、分割除外ステップにおいて求められた回路分岐をユーザに表示することができ、したがってユーザは、分割個所を手動で配置できる場合には、対応する回路分岐を避けることができる。当然ながら、コンピュータにより全体回路が全自動化されて分割される場合であっても、線形依存性の状態量間における分割を除外することができ、これはたとえば、全体回路のネットリスト内に分割禁止に関するそれ相応のメモを格納することによって行うことができる。

検出ステップに関する本発明による方法の１つの発展形態によれば、以下のように構成されている。すなわち、全体回路内で依存し合う回路素子を検出するために、依存し合うスイッチ群が求められ、つまり直接互いに作用を及ぼし合うスイッチが求められる。これをたとえば、１つのＭＯＳＦＥＴと１つのダイオードとの直列接続とすることができる。ＭＯＳＦＥＴは外部から能動的にスイッチング可能であり、つまりＭＯＳＦＥＴは強制的なスイッチ状態を有するのに対し、ダイオードは、ＭＯＳＦＥＴのスイッチ状態と、それより結果としてもたらされるダイオードの接続負荷とに依存して、自身のスイッチ状態を設定する。直接関連する互いに依存し合うこのようなスイッチイベントも、互いに分割してはならない。

依存し合う回路素子の検出についてすでに言及したように、検出された依存し合うスイッチ群の素子をユーザに表示するようにして、本発明による方法のこのステップも、この方法のユーザを支援するかたちで実装することができ、ただしこの場合にはユーザ自身が、全体回路において可能性としてあり得る分割個所を定義する。しかし本発明による方法のこのステップを、全自動化して実施することもできる。

本発明による方法の１つの好ましい実施形態によれば、スイッチ設定の複数の組み合わせに対し安定性パラメータが計算される。冒頭で説明したように、スイッチ設定が変更されるたびに必然的に、数学的記述が変更されることになり、つまりは対応する回路の状態空間表現が変更されることになり、各行列ポジションは、スイッチポジションに依存して変更された値を有する。したがってスイッチ設定の複数の組み合わせに対し、複数の安定性パラメータが得られ、それらの安定性パラメータを全体的に評価することができる。この場合、総和において最良の安定特性を有する全体回路の分割を優先させることができる。好ましくは、現実においても発生する可能性があるスイッチ設定の組み合わせだけが考慮される。たとえば、電力変換器におけるスイッチは、まるっきり決められたやり方だけで決められたスイッチパターンに基づき操作されるので、理論的には全体として考えられるスイッチ設定のうち、そもそもごく限られたスイッチ設定の選択だけを考察すればよい。

最後に、本発明による方法のさらに別の実施形態の特徴によれば、分割ステップにおいて全体回路の分割すべき回路分岐の選択が、生じるサブシステムがコイルおよびコンデンサの形態のほぼ等しい個数エネルギー蓄積器を有するか否か、および／または生じるサブシステムがほぼ等しい個数のスイッチを有するか否か、に従って実施され、特にこの場合、エネルギー蓄積器および／またはスイッチおよび／または入力および／または出力の個数の等量性からの許容可能な逸脱に対して、制限が設定される。

詳細には、電気全体回路のシミュレーションのための本発明による方法を構成および発展させる様々な可能性が存在する。これについては、請求項１に従属する請求項ならびに好ましい実施例の説明を、図面と共に参照されたい。

複数の半導体スイッチ素子を備えた電気全体回路と、状態空間表現を得るためのそれらの半導体スイッチ素子の扱いとについて示す図である。 全体回路の状態空間記述および全体回路状態空間表現に基づく全体回路の計算について示す図である。 図１による全体回路から２つの部分回路への分割を、対応する部分状態空間表現および結合変数と共に示す図である。 ＨＩＬシミュレータをＩ／Ｏインタフェースおよび接続された制御装置と共に示す図である。 部分状態空間表現を、結合方程式系およびこの結合方程式系に基づく安定性パラメータの計算と共に示す図である。 分割ステップと評価ステップと選択ステップとを含み、選択されて結合された部分回路のシミュレーションが最後に行われるフローチャートを示す図である。 全体回路を種々の想定可能な分割個所と共に示す図である。 図６と類似しているが複数の安定性パラメータの特定を含むフローチャートを示す図である。 安定性と状態分布とメモリ要求とについて、図７による種々の分割個所の評価を示す図である。 結合変数の直達がない部分状態空間表現が生じる複数の分割個所を含む部分回路を示す図である。

図１～図１０には、複数の回路素子（Ｒ，Ｌ，Ｃ，Ｄ，Ｔ）を含む電気全体回路２のシミュレーションのためのコンピュータ実装方法１が、種々の重点と共に描かれている。

図１ａに例示された全体回路２には、左から右に向かって、整流器（Rectifier）、伝送ライン（Transmission line）、降圧コンバータ（Buck converter）、およびオーム負荷（Load）が含まれている。半導体スイッチは、ダイオードＤ_１，Ｄ_２およびＭＯＳＦＥＴトランジスタＴ_１である。図１ｂには、全体回路２を状態空間において定式化するのに適した表現への書き換えが示されている。この場合、半導体スイッチＤ_１，Ｄ_２，Ｔ_１は、コンダクタンスＧ，Ｇ_Ｄ１，Ｇ_Ｄ２，Ｇ_Ｔ１を有する電圧制御型電流源によって表される。コンダクタンスＧは、半導体スイッチＤ_１，Ｄ_２，Ｔ_１のスイッチ状態に応じて変化するので、状態空間表現において、半導体スイッチＤ_１，Ｄ_２，Ｔ_１のスイッチ状態に応じて、種々のコンダクタンス行列Ｇが結果として生じる。このとき全体回路２は、時間連続的な全体状態空間表現４で記述される（方程式１）：

この表現において、Ａはシステム行列、Ｂは入力行列、Ｃは出力行列、Ｄは、システム理論から知られているような直達行列である。ここでＩは単位行列、Ｇはスイッチ状態に依存するコンダクタンス行列であり、ただしξはξ番目のスイッチ状態を表す。数値計算において一般的であるように、これらの関係を時間離散的な全体状態空間表現４として定式化することができる（方程式２）：

回路素子Ｒ，Ｌ，Ｃ，Ｄ，Ｔを含む全体回路２のこれらの数学的記述は、（半導体）スイッチ素子Ｄ_１，Ｄ_２，Ｔ_１の扱いと同様、基本的に従来技術から公知である。

図２ａには、全体回路２の全体状態空間表現４のブロック回路図が示されている。この図から、半導体スイッチに起因する全体状態空間表現４の非線形成分（Nonlinear part）が、図２ｂで説明されているように、相応のスイッチングロジック（Logic）により捉えられることがわかる。次いで図２ｃには、全体回路２が全体状態空間表現４に基づきどのようにして数学的に解かれるのか、が示されている。最後に計算された状態変数ｘ_ｋおよび入力量ｕ_Ｌ，ｋに基づき、出力量ｙ_ｋが計算される（Calculation of the output values）。動作制御可能な半導体スイッチの動作制御（Gates, switch-state determination）に基づき、全体回路２のスイッチ状態ξが結果として生じ、この場合、スイッチ状態ξの決定にあたり、定常的なスイッチ状態ξが見つけられるまで、１回の中間反復が生じる可能性があり、または複数回の中間反復が生じる可能性もある。このことが生じるのは、特に受動的なスイッチが、つまりたとえば図１および図２に示されたダイオードＤ_１，Ｄ_２などのように、外部の制御端子を備えていないスイッチが、自身の出力量に依存する、つまり自身の端子電圧と自身の内部電流とに依存するスイッチ状態をとる、ということによる。したがって、本来の計算ステップ幅の中で、スイッチ状態ξが定常状態に維持されるまで、計算反復が数回、継続する可能性がある。最後に、状態量ｘ_ｋ＋１の新たな計算が実行される（Update of the state variables）。

図３ａには、理解を深めるために、図１ａにおいてすでに示したような全体回路２がもう一度、示されている。垂直方向の破線によって分割ステップ１００が示されており、このステップにおいて、回路分岐の分割により電気全体回路２が２つの部分回路５ａ，５ｂに分解される。分割ステップ１００の結果は、図３ｂに示されている。分割ステップ１００において、これよりも遙かに多くの分割回路５を形成することができるが、このアプローチをわかりやすく説明するため、ここでは具体例を２つの部分回路５ａ，５ｂに制限している。部分回路５ａ，５ｂ各々は、図３ｃに示されているように、部分状態空間表現６ａ，６ｂによって数学的に記述される。部分状態空間表現６ａ，６ｂ（図３ではサブシステム１およびサブシステム２とも称する）は、ここでもやはり時間離散的である。部分回路５ａ，５ｂは、分割個所つまり分割された回路分岐のところで互いに無関係ではなく、互いに結合されているので、この関係は、結合方程式として結合変数ｉ_{Ｉ，ＩＩ，ｋ}およびｖ_{ＩＩ，Ｉ，ｋ}に依存して記述される。部分回路５ａ，５ｂ各々は、結合された部分状態空間表現６ａ，６ｂの数値解法により、計算ユニット３において計算される。

図４には、典型的な周辺環境が描かれており、この周辺環境において、電気全体回路２もしくは部分回路５ａ，５ｂのシミュレーション方法１が実施される。この実施例によれば方法１は、複数の計算ユニット３を有するシミュレータ７において実施される。単独の計算ユニット３だけしか用いなくても、この方法は同様に良好に適用される。シミュレータ７の計算ユニット３によって、結合変数を介して互いに結合されている部分状態空間表現６ａ，６ｂが、数値的に計算ユニット３によって解かれる。シミュレータ７のＩ／Ｏインタフェース８を介して、計算された量の一部が、制御装置９の形態の技術物理的プロセスにおいて出力される。これとは逆に、制御装置インタフェース１０を介して出力される制御装置９のリアクション量も、シミュレータ７によりそのＩ／Ｏインタフェース８を介して読み込まれ、やはりシミュレータ７内の計算の基礎となる。したがってシミュレータ７の複数の計算ユニット３における全体回路２もしくは部分回路５ａ，５ｂの計算は、制御装置９の形態の技術物理的プロセスに直接的な作用を及ぼす。図示された適用事例はＨＩＬシミュレーションであり、この場合、検査すべき装置（device under test）はここでは制御装置９である。全体回路２もしくは部分回路５ａ，５ｂの計算は、複数の計算ユニット３においてリアルタイムに行われる。なぜならば、技術物理的プロセスは当然ながらやはり「リアルタイム」で動作するからである。したがってここで保証されなければならないのは、全体回路２もしくは部分回路５ａ，５ｂを既存のハードウェアリソースによってリアルタイムに計算できる、ということである。

冒頭で述べたように、上述の課題を解決するための公知の手法は、全体回路２から複数の部分回路５ａ，５ｂへの分割である。このような分割によって、複雑さ（考えられるスイッチングの組み合わせ）が低減されるので、比較的大きい回路であってもリアルタイム計算が可能になる。ここで問題となるのは、１つの全体回路２から複数の部分回路５ａ，５ｂへのどのような分割１００であっても同じように適切というわけではない、ということであり、たとえばその理由は、数値計算ステップ幅などの所与の境界条件のもとでは、数値的に安定した、または十分に高速なシミュレーションが可能ではないからである。冒頭で述べたように、従来技術において一般的であるのは、複数の部分回路５ａ，５ｂの計算の安定性を求めるために、シミュレーションを実際に実施して安定性に関して経験値が得られるように、該当する部分回路５ａ，５ｂもしくは対応する部分状態空間表現６ａ，６ｂを、１つまたは複数の計算ユニット３において実行することである。ただしこの経験値は、疑わしいケースでは信頼性がなく、その理由は、安定性を表す情報は、たとえばかなり長いシミュレーションを行って初めて判明するからであり、または実施されたシミュレーションが、考えられるすべてのスイッチングの組み合わせをカバーしていないからである。

図５以降の図面には、この問題にどのように対処するのかが示されている。最初に図５の上方の領域には、図２ｃに示したような全体状態空間表現４の扱いに基本的に対応する部分状態空間表現６ａ，６ｂの扱いが示されている。いくらか詳細に定式化すると、部分状態空間表現６ａ，６ｂは以下のとおり、部分回路Ｉ，５ａについては（方程式３）

であり、部分回路ＩＩ，５ｂについては（方程式４）

である。

ここで指標Ｉは、第１の部分回路５ａを表し、指標ＩＩは部分回路５ｂを表す。部分回路５ａ，５ｂもしくはそれらの部分状態空間表現６ａ，６ｂの入力は、任意の入力ｕ_{Ｉ，ｉｎｔ，ｋ}；ｕ_{ＩＩ，ｉｎｔ，ｋ}（一般的にはこれらは全体回路２の分割に依存しない部分回路内のソース）であり、または分割個所と関連した入力ｕ_{Ｉ，ＭＳ，ｋ}；ｕ_{ＩＩ，ＭＳ，ｋ}である。同様に出力ベクトルが、全体回路２の分割と関連していない任意の出力ｙ_{Ｉ，ｍ，ｋ}；ｙ_{ＩＩ，ｍ，ｋ}と、分割と関連している出力ｙ_{Ｉ，ＭＳ，ｋ}；ｙ_{ＩＩ，ＭＳ，ｋ}と、に分割される。上の指標αおよびβは、部分回路５ａ，５ｂ内のスイッチ状態を表す。

方程式３および４における表現をもとにして、これらの方程式系が全体回路２の分割個所において、入力および出力を介してどのように互いに結合されているのかもわかる。なぜならば（方程式５）：

が成り立つからである。

結合量を介した両方の部分回路５ａ，５ｂの結合について示された関係（方程式５）により、次いで部分回路５ａ，５ｂの方程式による記述が、以下の部分状態空間表現６ａ，６ｂによって得られ、つまり部分回路５ａについては（方程式６）

が、部分回路５ｂについては（方程式７）

が得られる。

ここで方程式６および方程式７における出力量に関する関係から、結合方程式系１１が導出される（方程式８、図５）：

結合方程式系１１は、部分回路５ａ，５ｂ間の計算された結合変数の交換を表している。

次いで結合方程式系１１に基づき、評価ステップ１１０において安定性パラメータＳが計算され、これによれば理論的考察に基づき、結合された部分状態空間表現６ａ，６ｂの計算の安定性について、根拠のある判定が可能となる。つまり部分状態空間表現６ａ，６ｂのシミュレーションを実施する必要がなく、安定性パラメータＳは結合方程式系１１をベースに、システム理論的および／または数値的な安定性判定基準に基づいている。

図６には、これまでの方法の流れが、および以降の方法の流れも、１つの図面に描かれている。出発点は、電気全体回路２およびその全体状態空間表現４である。分割ステップ１００において、全体回路２から複数の部分回路５への分割が行われ、これらの部分回路５は、部分状態空間表現６によって数学的に記述される。最初に、部分状態空間表現６の結合を表す結合方程式系１１が定式化される。次いで、これに続く評価ステップ１１０において、結合方程式系１１に基づき少なくとも１つの安定性パラメータＳが計算され、これはたとえば固有値、（直接数値解法のときの）条件数の計算、といった形態である。

次いで選択ステップ１２０において、計算された安定性パラメータＳに依存して、全体回路２から部分回路５への目下の分解がシミュレーションの基礎となるか否か、が判定される。つまりこの選択ステップ１２０において、安定性パラメータＳ自体が評価され、その際、基本的に不安定な解は、分割されていないシステムが安定していたかぎりは、以降のシミュレーションの基礎とすることはできない。ただしたとえば、分割によってたしかに基本的には安定した結果に至ったが、計算が十分な速さでは収束しない、ということが判明したならば、全体回路の安定した分割を選択ステップ１２０において却下することもできる。ある分割が不適切であるとみなされた場合には、全体回路２に基づき全体回路２の別の分割を試して評価する通常のアプローチが行われ、このことは図６では、評価ｅｖａｌ（Ｓ）後の選択ステップ１２０における「不良」分岐によって表されている。

安定性パラメータＳが選択ステップ１２０における評価を充足しているならば、該当する分割が、計算ユニット３における以降のシミュレーションの基礎とされる（ｓｉｍ（５，６））。

安定性パラメータＳの計算を、それぞれ異なるように行うことができる。たとえばＬＵ分解を用いたガウス法の適用などによる、結合方程式系１１の直接数値解法の場合には、安定性パラメータＳとして、結合方程式系１１の条件数κが計算される。これにより、結合方程式系１１（方程式８）から結果として得られた方程式（方程式９）が解かれる：

条件数κは、同様に収束速度つまりは計算の安定性を表し、さらに計算の精度も表す。

直接数値解法を使用する場合に欠点となるのは、大規模に除算を実施しなければならないという点であり、このような除算はＦＰＧＡ（Field Programmable Gate Array）において極端に時間とリソースを費やす。よって、ＦＰＧＡベースでシミュレーションを実施するならば、結合方程式系１１を処理するために、たとえば不動点反復などにより、除算を用いずに反復数値解法を使用する方が適している。この目的で、結合方程式系１１は最初に、不動点方程式として定式化され、つまり反復規則であるｘ＝ｆ（ｘ）の形式にされる（方程式１０）：

方程式１０中、ｐは反復ステップを表す。安定性および不動点反復の収束速度を判定するために、スペクトル半径ρの特定が安定性パラメータＳとして適当である（方程式１１）：

結合方程式１１から結果として得られる行列Ｊの固有値に対し、別の適切な評価を行うこともできる。

方法１の他の態様によれば、陰的結合を回避する目的で、結合方程式系１１の結合方程式に、付加的なむだ時間が取り込まれる。この場合、結合方程式系１１に基づき、方程式８から以下の方程式１２となる：

方程式８の右辺において、時点ｋにおける結合変数ｕ_{Ｉ，ＭＳ，ｋ}，ｕ_{ＩＩ，ＭＳ，ｋ}が、時点ｋ－１における結合変数つまりｕ_{Ｉ，ＭＳ，ｋ－１}およびｕ_{ＩＩ，ＭＳ，ｋ－１}と置き換えられる。したがってこれにより生じる方程式１２は、時点ｋにおける結合変数について単純な条件方程式となる。なぜならば、時点ｋ－１における結合変数はなにしろ既知であり、つまりは煩雑な陰的数値解法が省かれるからである。ここでは分割個所に、つまり分割ステップ１００において分割された全体回路２の回路分岐に、むだ時間が設けられる。分割個所において、結合変数が１つの計算ステップだけ遅延させられ、このことは状態空間表現の時間離散的な定式化において、簡単に実現可能である。一般的な説明個所で述べたように、この措置に実際の物理的な対応をもたせることもでき、つまりこれはたとえば、ある計算ユニットから別の計算ユニットへの結合変数の伝送時間である。この場合、たとえば以下が成り立つ（方程式１３、方程式５の定式化と比較されたい）：

陰的数学的関係から陽的数学的関係へ結合方程式系１１を移行することの利点をそのまま維持したいのであれば、ただし、時点ｋにおけるｕ_{Ｉ，ＭＳ，ｋ}，ｕ_{ＩＩ，ＭＳ，ｋ}を時点ｋ－１におけるｕ_{Ｉ，ＭＳ，ｋ－１}およびｕ_{ＩＩ，ＭＳ，ｋ－１}によって単純に置き換えたときに、付加的なむだ時間の作用を阻止したいまたは少なくとも弱めたいのであれば、ｕ_{Ｉ，ＭＳ，ｋ}，ｕ_{ＩＩ，ＭＳ，ｋ}が結合変数の過去の値に基づき妥当な推定値によって置き換えられる。１つの態様によれば、以下のように構成されている。すなわち、結合変数が計算ステップｋにおいて、以前の計算ステップ（ｋ－１，ｋ－２，．．．）におけるこれらの結合変数の複数の以前の値の外挿によって計算される。最も簡単なケースであれば、この外挿は、時点ｋ－１およびｋ－２における結合変数の以前の２つの値の直線的な延長である。この方法の１つの発展形態によれば、電気全体回路においてスイッチイベントが発生したときには、上述の外挿が中断される。なぜならばこの場合には、電流および電圧が著しく急速に変化する可能性があるからである。このとき、結合量の（直線的な）延長は、結合量の実際の推移とは大きく隔たる可能性があるので、このケースでは、１つまたはいくつかの僅かな計算ステップの間は、再び陰的結合方程式系が陰的数値法によって計算される。

自明のとおり、この措置によって付加的な状態方程式が生じるので、結果として部分状態空間表現６ａ，６ｂの拡張された定式化が生じ、つまり第１の部分回路５ａについては方程式１４

が、さらに第２の部分回路５ｂについては方程式１５

が生じる。

部分状態空間表現６ａ，６ｂ（方程式１４および１５）と、取り込まれたむだ時間により拡張された結合方程式系１１の結合方程式とから、合成された全体状態空間表現（合成されていない全体状態空間表現４と混同しないようにされたい）が形成され、合成された全体状態空間表現の固有値が安定性パラメータＳとして求められる。この場合、合成された全体状態空間表現は以下のようになる（方程式１６）：

合成された全体状態空間表現の求められた固有値自体を、安定性パラメータＳとして用いることができる。方法１の特別な態様によれば、以下のように構成されている。すなわち、分割されていない全体回路２の合成されていない全体状態空間表現４の固有値が付加的に求められ、合成された全体状態空間表現の固有値と、合成されていない全体状態空間表現４の固有値と、の間の最小固有値差の総和間隔量εが、概括安定性パラメータＳとして計算される（方程式１７）：

図７には、全体回路２を複数の分割ステップ１００において、２つの部分回路から成るそれぞれ異なる複数の部分回路バリエーションに分解することが示されている。図８に示されている方法の手順は、これに基づくものである。別の分割ステップ１００に基づくそれぞれ異なる部分回路バリエーション各々について、評価ステップ１１０において少なくとも１つの安定性パラメータＳ_ｉが計算され、その結果、複数の安定性パラメータＳ_ｉ，Ｓ_１，Ｓ_２，Ｓ_ｎが得られる。選択ステップ１２０において、計算された複数の安定性パラメータＳ_ｉに依存して、ここでは計算された複数の安定性パラメータＳ_ｉの比較によって、最良の安定性パラメータＳ_ｏｐｔが求められ、これによって全体回路２の最も適した分解が選択され、このようにすることで、最も適した部分回路５_ｏｐｔおよび最も適した部分状態空間表現６_ｏｐｔも既知となる。次いでこれらに基づき、シミュレーションが実施される（ｓｉｍ（５_ｏｐｔ，６_ｏｐｔ））。

図７にさらに示されているように、全体回路２内で依存し合う回路素子を検出する検出ステップ１３０において、全体回路２の互いに直接依存し合う状態量つまりは線形依存性の回路素子が求められる。図示されている全体回路２の場合、並列接続されているコンデンサＣ_１およびＣ_２は互いに依存し合っており、もしくは共通の端子電圧を有する。このケースでは、分割除外ステップ１４０（図８参照）において、依存し合う回路素子Ｃ_１，Ｃ_２間の回路分岐が全体回路２の可能な分割の個所としては除外され、この場合、分割除外ステップ１４０において全体回路２の可能な分割の個所としては除外された回路分岐が、後続の分割ステップ１００において排除される。

これに関連して図７にさらに示されているように、全体回路２内で依存し合う回路素子を検出する検出ステップ１３０において、依存し合うスイッチ群が求められ、つまり直接互いに作用を及ぼし合うスイッチＤ，Ｔが求められる。図示されている回路例であれば、これはＭＯＳＦＥＴ Ｔ_１およびダイオードＤ_２である。次いで、これに続く分割除外ステップ１４０において、全体回路２の可能な分割の個所として、上述のように依存し合うスイッチ群の依存し合うスイッチ間の回路分岐は除外される。

図９には、図７に示した全体回路２の種々の分割の評価について示されている。５つの異なるグラフ９ａ）～９ｅ）の横軸には分割個所が記載されており、ここで図９における番号付けは図７における分割個所の番号付けに対応する。最初に気がつくのは、分割除外ステップ１４０において除外された分割個所２および７は、図９による評価にはそもそも記載されていない、ということであり、それというのも、これらの個所では全体回路２の分割に至らなかったからである。

図９ａ）～図９ｃ）には、すでに説明した種々の安定性パラメータＳに基づく評価が示されており、つまり合成された全体状態空間表現の固有値と合成されていない全体状態空間表現の固有値との間の最小固有値差の総和間隔量ε（付加的なむだ時間を追加した場合、ＦＰＧＡに適しており、最小の総和間隔が最良）と、スペクトル半径ρ（不動点反復、ＦＰＧＡに適しており、１よりも小さい値のときに安定性）と、条件数κ（除算を伴う直接数値解法、１以上の値、良好に条件設定された行列のときに小さい値）と、に基づく評価が示されている。さらに図９ｄ）には、複数の部分回路への状態変数の配分が示されており、図９ｅ）には、部分回路ごとのメモリ消費が示されている。

この評価から、分割１は安定性の理由から、および条件設定が悪いことから、まったく適していない、ということを読み取ることができる。分割３および４は、すべての方法について同様の卓越した安定性を有している。これらについては、むだ時間の変化の計算が簡単なことから優先される。分割５は、直接的な方法を使用したときのみ推奨され、これと同時に、状態変数の配分およびメモリ消費がバランスよく割り当てられている。分割６は、たしかに状態変数およびメモリ消費がバランスよく割り当てられているが、直接的な方法についてのみ安定性が生じており、また、この場合も条件設定は中庸であるにすぎない。分割８，９および１０は、たしかに安定はしているけれども、すべてのスイッチは左側の部分回路内にまとまっており、このことによって不所望なメモリ消費が引き起こされ、したがって望ましいものではない。

以下では、さらに別のアプローチについて説明する。このアプローチによれば、全体回路２を、もしくは結合方程式系１１により結合された部分状態空間表現６ａ，６ｂを計算するための手間が軽減される。概略的にいうとこのアプローチは、全体回路２は第一に、発生する結合量の直達がなく、もしくは分割によって発生しないような個所で分割される、という考察に基づいている。数学的に連続的なケースであれば、このことは、部分回路５ａ，５ｂの直達行列Ｄがゼロであり、もしくはＤ行列の要素がゼロになる、ということを意味する。次いで、部分回路５ａ，５ｂの状態空間表現が、結合量を伴わない内的部分と、入力量として結合量を伴う結合部分と、に分割される。この場合、内的部分は、内部状態量と場合によっては外部入力量とだけを有し、ただし外部入力量は結合量とは無関係である。次いでこの結合部分が、陽的数値法によって離散化される。その理由は、この場合にのみ、離散的な部分状態空間表現６ａ，６ｂの離散的な直達行列Ｄ_ｄもしくはＤ_ｄ行列の要素もゼロのまま維持される、ということが保証されるからである。内的部分は、陰的数値法により離散化されて計算される。

分割ステップ１００において、全体回路２の分割個所として、陽的数学形態で連続的な結合方程式系を生じさせる、つまり部分回路５ａ，５ｂの結合変数間において直達が存在しない、というような回路分岐が選択される。このような状態となるのは、部分回路５ａ，５ｂの結合変数が、個々の部分回路５ａ，５ｂのジャンプ不可能な状態量のみに依存している場合であり、つまりたとえばコイル内の電流および／またはコンデンサにおける電圧のみに依存している場合である。このことは、具体例として図１０に示されている。図１０ａおよび図１０ｂに示されている部分回路５ａおよび５ｂへの分割によって、直達のない簡単にされた所望の関係が得られる。雲の部分が表すのは、任意の残りの回路である。これら両方のケースにおいて、コンデンサＣ_ｉにおける電圧と、コイルＬ_ｉを流れる電流と、が状態量であり、したがって時間連続的な状態空間記述において、直達行列はゼロであり、陽的方法で離散化した場合に、これらの特性は、すでに述べたように時間離散的な記述においてもそのまま維持される。

以下に示すのは、部分回路５ａ，５ｂの内部状態量を有する部分状態空間表現を、陽的数値法と陰的数値法との組み合わせによって解くことである。

時間連続的なケースであれば、ここでは指標Ｉによって表された部分回路５ａ，５ｂの状態空間記述は、以下のとおりである（方程式１８）：

最初の２つの項

は、結合量のない部分状態空間表現の内的部分であり、残りの項

は、回路分割に起因する結合量を入力量として有する部分状態空間表現の結合部分である（指標ＭＳは"model splitting"「モデル分割」を表す）、したがって、

となる。

ここで、時間連続的な部分状態空間表現の内的部分と結合部分とについて、それぞれ異なる離散化方法が用いられ、つまり内的部分については陰的離散化方法（たとえば後退オイラー法）が用いられ、結合部分については陽的離散化方法（たとえば前進オイラー法）が用いられる。この場合、時間離散的な表現は以下のとおりとなる（方程式１９）：

ここでＴは計算ステップ幅であり、γの値を選択することによって個々の離散化方法をコンフィギュレーションすることができる（γ＝０，γ＝１／２およびγ＝１のとき、前進オイラー法、タスティン法および後退オイラー法）。代入（方程式２０）

により、以下の時間離散的な部分状態空間表現を導出することができる（方程式２１）：

したがって出力について、以下のとおりとなる（方程式２２）

ここでわかるのは、時間連続的な表現における直達行列の要素は時間離散的な定式化においてもそのまま維持される、ということである。これらの要素が、上述のように全体回路から部分回路へ巧みに分割されてゼロになると、それらは時間離散的表現においてもゼロであり、それによって計算が著しく簡単になる。

本発明による方法１によれば、全体回路から部分回路への分割の判定を、部分回路をシミュレートする必要なく、結合方程式系に基づき安定性パラメータを計算することによって行うことができる。この方法は高速でありかつ信頼性があり、安定性を推定するための既知のシミュレーション方法の不確かさがない。

全体回路２の想定可能な分割個所から除外するための分割除外ステップ１４０の種々の判定基準によって、有用な分割個所の確実な抽出が実現され、その際に専門知識や経験は必要とされない。この方法のすべてのステップは、完全に自動化可能であり、全体回路から部分回路への最適な分割を、安定したシミュレーション結果と、場合によっては最適に割り当てられた所要メモリおよび所要計算時間とを保証しながら、短時間で探し出して実施するようになる。

１ 方法
２ 電気全体回路
３ 計算ユニット
４ 全体状態空間表現
５ａ，５ｂ 部分回路
６ａ，６ｂ 部分状態空間表現
７ シミュレータ
８ シミュレータのＩ／Ｏインタフェース
９ 制御装置
１０ 制御装置のＩ／Ｏインタフェース
１１ 結合方程式系
１００ 分割ステップ
１１０ 評価ステップ
１２０ 選択ステップ
１３０ 検出ステップ
１４０ 分割除外ステップ

Claims (15)

1. 少なくとも１つの計算ユニット（３）による電気全体回路（２）のシミュレーションのためのコンピュータ実装方法（１）であって、
   前記電気全体回路（２）は、回路素子（Ｒ_１，Ｒ_２，Ｌ_１，Ｌ_２，Ｃ_１～Ｃ_４，Ｄ_１，Ｄ_２，Ｔ_１）を有しており、全体状態空間表現（４）により数学的に記述され、前記全体回路（２）は、分割ステップ（１００）において、回路分岐の分割により少なくとも２つの部分回路（５ａ，５ｂ）に分解され、
   各部分回路（５ａ，５ｂ）は、それぞれ１つの部分状態空間表現（６ａ，６ｂ）により数学的に記述され、
   前記部分状態空間表現（６ａ，６ｂ）は、分割された前記回路分岐の結合変数（ｉ_{Ｉ，ＩＩ，ｋ}，ｖ_{ＩＩ，Ｉ，ｋ}，ｕ_{Ｉ，ＭＳ，ｋ}，ｕ_{ＩＩ，ＭＳ，ｋ}，ｙ_{Ｉ，ＭＳ，ｋ}，ｙ_{ＩＩ，ＭＳ，ｋ}）を介して互いに結合されており、各部分回路（５ａ，５ｂ）は、結合された前記部分状態空間表現（６ａ，６ｂ）の数値解法によって、少なくとも１つの前記計算ユニット（３）において計算されるコンピュータ実装方法（１）において、
   前記部分状態空間表現（６ａ，６ｂ）の結合を、計算された前記結合変数を前記部分回路（５ａ，５ｂ）間で交換するための結合方程式系（１１）において表し、
   評価ステップ（１１０）において、前記結合方程式系（１１）に基づき少なくとも１つの安定性パラメータＳを計算し、
   選択ステップ（１２０）において、計算された前記安定性パラメータＳに依存して、前記全体回路（２）から前記部分回路（５ａ，５ｂ）への目下の分解がシミュレーションの基礎となるか否か、を判定し、
   選択が成功した後、前記電気全体回路（２）のシミュレーションを、少なくとも１つの前記計算ユニット（３）において前記部分状態空間表現（６ａ，６ｂ）の計算により実施する、
   ことを特徴とするコンピュータ実装方法（１）。
2. 前記結合方程式系（１１）の直接数値解法の場合には、安定性パラメータＳとして前記結合方程式系（１１）の以下の量すなわち、条件、安定性、一致性、収束、のうち少なくとも１つの量を計算する、
   請求項１記載の方法（１）。
3. 前記結合方程式系（１１）の反復数値解法の場合には、安定性パラメータＳとして前記結合方程式系（１１）の固有値を特定し、特に前記結合方程式系（１１）のスペクトル半径を特定する、
   請求項１記載の方法（１）。
4. 少なくとも１つのむだ時間を前記結合方程式系（１１）へ挿入することにより、前記結合方程式系（１１）を、前記結合変数間の陰的数学関係から陽的数学関係へ移行させる、
   請求項１から３までのいずれか１項記載の方法（１）。
5. １つの結合変数を計算ステップｋにおいて、以前の計算ステップ（ｋ－１，ｋ－２，．．．）における前記結合変数の複数の以前の値の外挿によって計算する、
   請求項１から４までのいずれか１項記載の方法（１）。
6. 前記部分状態空間表現（６ａ，６ｂ）と、取り込まれた前記むだ時間により拡張された前記結合方程式系（１１）の結合方程式と、から、合成された全体状態空間表現を形成し、安定性パラメータＳとして、前記合成された全体状態空間表現の固有値を求める、
   請求項４または５記載の方法（１）。
7. 分割されていない全体回路（２）の合成されていない全体状態空間表現（４）の固有値を付加的に特定し、前記合成された全体状態空間表現の前記固有値と、前記合成されていない全体状態空間表現（４）の前記固有値と、の間の最小固有値間隔の総和間隔量を、概括安定性パラメータとして計算する、
   請求項６記載の方法（１）。
8. 前記全体回路（２）を複数の分割ステップ（１００）において、それぞれ異なる複数の部分回路バリエーションに分解し、前記それぞれ異なる部分回路バリエーション各々について、１つの評価ステップにおいて少なくとも１つの安定性パラメータＳを計算し、結果として複数の安定性パラメータＳを生じさせ、
   前記選択ステップ（１２０）において、前記複数の計算された安定性パラメータＳに依存して、特に前記複数の計算された安定性パラメータＳの比較によって、前記全体回路（２）の最も適した分解を選択する、
   請求項１から７までのいずれか１項記載の方法（１）。
9. 前記全体回路（２）内の依存し合う回路素子（Ｃ_１，Ｃ_２）を検出するための検出ステップ（１３０）において、前記全体回路（２）の直接互いに依存し合う状態量を、つまりは線形依存性の回路素子（Ｃ_１，Ｃ_２）を求め、
   分割除外ステップ（１４０）において、前記依存し合う回路素子（Ｃ_１，Ｃ_２）間の回路分岐を、前記全体回路（２）の可能な分割個所としては除外し、
   さらに、前記分割除外ステップ（１４０）において前記全体回路（２）の可能な分割個所としては除外された前記回路分岐を、後続の分割ステップ（１００）において排除する、
   請求項１から８までのいずれか１項記載の方法（１）。
10. 前記全体回路（２）内の依存し合う回路素子（Ｄ_２，Ｔ_１）を検出するための前記検出ステップ（１３０）において、依存し合うスイッチ群を求め、つまり直接的な作用を互いに及ぼし合うスイッチ（Ｄ_２，Ｔ_１）を求め、
    前記分割除外ステップ（１４０）において、前記依存し合うスイッチ群の依存し合うスイッチ間の回路分岐を、前記全体回路（２）の可能な分割個所としては除外する、
    請求項９記載の方法（１）。
11. 前記分割ステップ（１００）において、前記全体回路（２）の分割個所として、陽的数学形態で結合方程式系（１１）を生じさせる、つまり前記部分回路（５ａ，５ｂ）の結合変数間において直達が存在しない回路分岐を選択する、
    請求項１から１０までのいずれか１項記載の方法（１）。
12. 前記部分回路（５ａ，５ｂ）の結合変数は、個々の前記部分回路（５ａ，５ｂ）のジャンプ不可能な状態量のみに依存し、つまりたとえばコイル内の電流および／またはコンデンサにおける電圧のみに依存する、
    請求項１１記載の方法（１）。
13. 前記部分回路（５ａ，５ｂ）の内部状態量を有する前記部分状態空間表現（６ａ，６ｂ）を、陽的数値法と陰的数値法との組み合わせによって解く、
    請求項１１または１２記載の方法（１）。
14. スイッチ設定の複数の組み合わせに対し前記安定性パラメータＳを計算する、
    請求項１から１３までのいずれか１項記載の方法（１）。
15. 前記分割ステップ（１００）において、前記全体回路（２）の分割すべき回路分岐の選択を、生じる前記部分回路（５ａ，５ｂ）がコイルおよびコンデンサの形態のほぼ等しい個数のエネルギー蓄積器を有するか否か、および／または生じる前記部分回路（５ａ，５ｂ）がほぼ等しい個数のスイッチを有するか否か、に従って実施し、
    特に、エネルギー蓄積器および／またはスイッチおよび／または入力および／または出力の個数の等量性からの許容可能な逸脱に対して、制限を設定する、
    請求項１から１４までのいずれか１項記載の方法（１）。

Images