JP7079134B2 - Power supply and control method of power supply - Google Patents
Power supply and control method of power supply Download PDFInfo
- Publication number
- JP7079134B2 JP7079134B2 JP2018083579A JP2018083579A JP7079134B2 JP 7079134 B2 JP7079134 B2 JP 7079134B2 JP 2018083579 A JP2018083579 A JP 2018083579A JP 2018083579 A JP2018083579 A JP 2018083579A JP 7079134 B2 JP7079134 B2 JP 7079134B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- duty ratio
- battery circuit
- range
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/72—Electric energy management in electromobility
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、複数の電池回路モジュールを備えた電源装置、及びこの電源装置の制御方法に関する。 The present invention relates to a power supply device including a plurality of battery circuit modules and a control method for the power supply device.
様々な電源装置が知られており、例えば、ハイブリッド車両や電動車両における走行モータの駆動に用いられる電源装置では、電池の電圧を昇圧コンバータで昇圧してインバータに入力している。 Various power supply devices are known. For example, in a power supply device used for driving a traveling motor in a hybrid vehicle or an electric vehicle, the voltage of a battery is boosted by a boost converter and input to an inverter.
特に、特許文献1には、バッテリ等の電池からの直流電圧をスイッチング素子のスイッチングによりDC/DC変換して、走行モータに出力するDC/DCコンバータと、DC/DCコンバータの損失特性に基づいてスイッチング素子のスイッチング周波数を設定する周波数設定手段と、この設定された周波数に基づきスイッチング素子をスイッチング制御する制御手段とを備えた電源装置が記載されている。この電源装置によれば、DC/DCコンバータの損失を小さくするスイッチング周波数を設定することにより、DC/DCコンバータを効率良く駆動することができる。
In particular,
特許文献1に記載の電源装置において、スイッチング素子やDC/DCコンバータに用いられる昇圧用リアクトルは、必要とされる電流容量や出力電圧に応じて設計される。また、それを収納する筐体も、使用する部品の大きさに応じて設計される。このため、スイッチング素子や昇圧用リアクトル、また、これらに関係する周辺部品等は、必要とされる電流容量や出力電圧に基づいて毎回、設計する必要がある。
In the power supply device described in
すなわち、電源装置は、求められる仕様(必要とされる電流容量や出力電圧)に基づいて毎回新たに設計する必要があり汎用性が低かった。また、昇圧のためのDC/DCコンバータが必要である。 That is, the power supply device needs to be newly designed every time based on the required specifications (required current capacity and output voltage), and its versatility is low. In addition, a DC / DC converter for boosting is required.
そこで、本発明では、構成が簡素であり、所望の出力電圧に応じて容易に対応することができる電源装置を提供することを目的とする。 Therefore, it is an object of the present invention to provide a power supply device having a simple configuration and capable of easily responding to a desired output voltage.
第1の本発明は、電池と、前記電池の正極端子と負極端子の間に並列に接続される第1のスイッチング素子と、前記電池と直列に接続される第2のスイッチング素子と、をそれぞれ備える複数の電池回路モジュールを含み、隣り合う前記電池回路モジュール同士の前記正極端子と前記負極端子とを順次接続することで、複数の前記電池回路モジュールを直列に接続した電池回路モジュール群と、前記電池回路モジュールの各々における前記第1のスイッチング素子及び前記第2のスイッチング素子を排他的にオン/オフ駆動させるゲート信号を出力し、前記ゲート信号によって前記電池回路モジュール群から出力される合計電圧を制御する制御回路と、を備え、前記制御回路は、前記第2のスイッチング素子におけるオン時間の割合を示すデューティ比の使用範囲を部分的に制限したデューティ比の指令値を出力する範囲制限部と、前記デューティ比の指令値に応じたデューティ比を有する前記ゲート信号を生成する信号生成部と、を備え、前記信号生成部により生成された前記ゲート信号を、各々の前記電池回路モジュールに対して一定の時間差を設けながら順繰りに出力し、前記デューティ比の指令値に対応する電圧を前記電池回路モジュール群から出力させる制御を行う、電源装置である。 The first invention comprises a battery, a first switching element connected in parallel between the positive and negative terminals of the battery, and a second switching element connected in series with the battery, respectively. A group of battery circuit modules in which a plurality of the battery circuit modules are connected in series by sequentially connecting the positive terminal and the negative terminal of the adjacent battery circuit modules including the plurality of battery circuit modules to be provided, and the said A gate signal for exclusively turning on / off the first switching element and the second switching element in each of the battery circuit modules is output, and the total voltage output from the battery circuit module group by the gate signal is calculated. A control circuit for controlling is provided, and the control circuit includes a range limiting unit that outputs a command value of the duty ratio that partially limits the range of use of the duty ratio indicating the ratio of the on-time in the second switching element. A signal generation unit that generates the gate signal having a duty ratio corresponding to the command value of the duty ratio, and the gate signal generated by the signal generation unit is transmitted to each battery circuit module. It is a power supply device that outputs in sequence while providing a constant time difference, and controls to output a voltage corresponding to the command value of the duty ratio from the battery circuit module group.
また、前記範囲制限部は、前記デューティ比の最小値よりも大きく、かつ、前記デューティ比の最大値を下回る第1の値よりも小さい範囲である第1の制限範囲を使用せず、前記合計電圧の目標値として、前記第1の制限範囲内にある前記デューティ比の要求値が入力された場合、前記最小値又は前記第1の値のいずれか一方を、前記デューティ比の指令値として前記信号生成部に対して出力してもよい。 Further, the range limiting unit does not use the first limiting range, which is a range larger than the minimum value of the duty ratio and smaller than the first value below the maximum value of the duty ratio, and the total is described. When the required value of the duty ratio within the first limitation range is input as the target value of the voltage, either the minimum value or the first value is used as the command value of the duty ratio. It may be output to a signal generator.
また、前記範囲制限部は、前記デューティ比の最小値を上回る第2の値よりも大きく、かつ前記デューティ比の最大値よりも小さい範囲である第2の制限範囲を使用せず、前記合計電圧の目標値として、前記第2の制限範囲内にある前記デューティ比の要求値が入力された場合、前記第2の値又は前記最大値のいずれか一方を、前記デューティ比の指令値として前記信号生成部に対して出力してもよい。 Further, the range limiting unit does not use the second limiting range, which is a range larger than the second value exceeding the minimum value of the duty ratio and smaller than the maximum value of the duty ratio, and the total voltage is not used. When the required value of the duty ratio within the second limitation range is input as the target value of, either the second value or the maximum value is used as the command value of the duty ratio of the signal. It may be output to the generator.
また、前記範囲制限部は、前記デューティ比の要求値が入力周期毎に入力される場合、前記デューティ比の指令値の時間平均が、前記デューティ比の要求値の時間平均に許容範囲内で等しくなるように前記デューティ比の指令値を逐次決定してもよい。 Further, in the range limiting unit, when the required value of the duty ratio is input for each input cycle, the time average of the command value of the duty ratio is equal to the time average of the required value of the duty ratio within an allowable range. The command value of the duty ratio may be sequentially determined so as to be.
また、前記範囲制限部は、前記デューティ比の要求値と前記デューティ比の指令値の間の偏差の時間積算値を前記入力周期毎に算出し、前記時間積算値が所定範囲内に収まるように前記デューティ比の指令値を逐次決定してもよい。 Further, the range limiting unit calculates a time-integrated value of the deviation between the required value of the duty ratio and the command value of the duty ratio for each input cycle, so that the time-integrated value falls within a predetermined range. The command value of the duty ratio may be sequentially determined.
また、前記信号生成部は、一定時間の遅延を順次与えながら前記ゲート信号を上流側から下流側にわたって伝達する、互いに直列接続された2つ以上の遅延回路を備え、各々の前記電池回路モジュールは、前記ゲート回路及び前記2つ以上の遅延回路のうちいずれか1つの回路の出力側に択一的に接続されていてもよい。 Further, the signal generation unit includes two or more delay circuits connected in series with each other to transmit the gate signal from the upstream side to the downstream side while sequentially giving a delay for a certain period of time, and each of the battery circuit modules , The gate circuit and the output side of any one of the two or more delay circuits may be selectively connected.
第2の本発明は、電池と、前記電池の正極端子と負極端子の間に並列に接続される第1のスイッチング素子と、前記電池と直列に接続される第2のスイッチング素子と、をそれぞれ備える複数の電池回路モジュールを含み、隣り合う前記電池回路モジュール同士の前記正極端子と前記負極端子とを順次接続することで、複数の前記電池回路モジュールを直列に接続した電池回路モジュール群と、前記電池回路モジュールの各々における前記第1のスイッチング素子及び前記第2のスイッチング素子を排他的にオン/オフ駆動させるゲート信号を出力し、前記ゲート信号によって前記電池回路モジュール群から出力される電圧を制御する制御回路と、を備える電源装置に関して、前記第2のスイッチング素子におけるオン時間の割合を示すデューティ比の使用範囲を部分的に制限したデューティ比の指令値を出力する制限ステップと、前記デューティ比の指令値に応じたデューティ比を有し、前記第1のスイッチング素子及び前記第2のスイッチング素子を排他的にオン/オフ駆動させるゲート信号を生成する生成ステップと、生成された前記ゲート信号を各々の前記電池回路モジュールに対して一定の時間差を設けながら順繰りに出力し、前記デューティ比の指令値に対応する電圧を前記電池回路モジュール群から出力させる制御を行う制御ステップと、を備える電源装置の制御方法である。 The second invention comprises a battery, a first switching element connected in parallel between the positive and negative terminals of the battery, and a second switching element connected in series with the battery, respectively. A group of battery circuit modules in which a plurality of the battery circuit modules are connected in series by sequentially connecting the positive terminal and the negative terminal of the adjacent battery circuit modules including the plurality of battery circuit modules to be provided, and the said A gate signal for exclusively turning on / off the first switching element and the second switching element in each of the battery circuit modules is output, and the voltage output from the battery circuit module group is controlled by the gate signal. A limiting step for outputting a duty ratio command value that partially limits the range of use of the duty ratio indicating the ratio of the on-time in the second switching element, and the duty ratio. A generation step of generating a gate signal having a duty ratio corresponding to the command value of the above and driving the first switching element and the second switching element exclusively on / off, and the generated gate signal. A power supply device including a control step for sequentially outputting each battery circuit module with a certain time difference and controlling the voltage corresponding to the command value of the duty ratio to be output from the battery circuit module group. It is a control method of.
本発明によれば、構成が簡素であり、所望の出力電圧に応じて容易に対応することができる、すなわち、汎用性が高い電源装置を得ることができる。 According to the present invention, it is possible to obtain a power supply device having a simple structure and easily responding to a desired output voltage, that is, having high versatility.
[第1の実施形態]
第1の実施形態における電源装置1について、図1~図10を参照しながら説明する。
[First Embodiment]
The
<電源装置1の構成>
図1は、第1の実施形態における電源装置1の概略ブロック図を示している。この電源装置1は、複数(例えば、N個)の電池回路モジュール10a,10b,10c,・・・と、電池回路モジュール10a,10b,10c,・・・にゲート信号を出力して電池回路モジュール10a,10b,10c,・・・をON・OFF駆動する制御回路11とを備えている。各々の電池回路モジュール10a,10b,10c,・・・の構成は同様であるので、1つの電池回路モジュール10aの構成及び駆動について説明する。
<Configuration of
FIG. 1 shows a schematic block diagram of the
電池回路モジュール10aは、複数の電池セルが直列接続されてなる電池Bと、電池Bの正極端子(以下、端子TP)と、電池Bの負極端子(以下、端子TN)と、端子TP,TNの間に並列に接続される第1のスイッチング素子SW1と、電池Bと直列に接続される第2のスイッチング素子SW2と、電池Bと第2のスイッチング素子SW2との間に配設されるチョークコイルLと、電池Bと並列に接続されるコンデンサCとを備えている。
The
第1のスイッチング素子SW1及び第2のスイッチング素子SW2は、電界効果トランジスタとしてのMOS-FETである。第1のスイッチング素子SW1及び第2のスイッチング素子SW2は、制御回路11からのゲート信号によってスイッチング動作される。なお、スイッチング動作可能な素子であれば、MOS-FET以外のスイッチング素子を使用することもできる。
The first switching element SW1 and the second switching element SW2 are MOS-FETs as field effect transistors. The first switching element SW1 and the second switching element SW2 are switched by the gate signal from the
また、ここでは電池Bとして二次電池を使用しているので、内部抵抗損失の増加による電池Bの劣化を抑制するため、電池B、チョークコイルL及びコンデンサCによってRLCフィルタを形成して電流の平滑化を図っている。 Further, since the secondary battery is used as the battery B here, in order to suppress the deterioration of the battery B due to the increase in the internal resistance loss, an RLC filter is formed by the battery B, the choke coil L and the capacitor C to generate a current. We are trying to smooth it.
なお、電池回路モジュール10aの端子TNは、電池回路モジュール10bの端子TPに接続されている。これと同様に、隣り合う電池回路モジュール10a,10b,10c,・・・同士の端子TPと端子TNとは順次接続されている。つまり、N個の電池回路モジュール10a,10b,10c,・・・は直列接続されており、電池回路モジュール群100を構成している。電池回路モジュール群100は、2つの出力端子V+,V-の間に電圧を出力する。
The terminal TN of the
制御回路11は、N個の電池回路モジュール10a,10b,10c,・・・の動作をそれぞれ制御することで、電池回路モジュール群100から出力される合計電圧を制御する。この制御回路11は、デューティ比Dの使用範囲を部分的に制限した指令値Dcomを出力する範囲制限部12と、指令値Dcomに応じたデューティ比を有するゲート信号を生成する信号生成部13と、を含んで構成される。なお、指令値Dcomの定義及び範囲制限部12の機能については後述する。
The
信号生成部13は、矩形波のゲート信号を生成するゲート回路14と、互いに直列接続された少なくとも2つ(ここでは、N個)の遅延回路15a,15b,15c,・・・とから構成される。ゲート回路14の出力側は、電池回路モジュール群100を構成するN個の電池回路モジュール10a,10b,10c,・・・のうちの最上流側の電池回路モジュール10aに接続されている。
The
遅延回路15a,15b,15c,・・・は、入力されたゲート信号を予め定められた時間(以下、遅延時間tdという)遅延させて出力する回路である。遅延回路15a,15b,15c,・・・は、電気的な回路構成としては制御回路11に含まれているが、対応する電池回路モジュール10a,10b,10c,・・・と一体化したハードウェア構成を有してもよい。例えば、一点鎖線Mで示すように、遅延回路15bと電池回路モジュール10bとを一体化(モジュール化)して構成されている。
The
<電池回路モジュール10aの単体動作>
次に、電池回路モジュール10aの単体動作について図2~図4を参照して説明する。図2は電池回路モジュール10aの概略動作図を、図3は電池回路モジュール10aの動作に関するタイムチャートを、図4は電池回路モジュール10aの動作説明図をそれぞれ示している。
<Single operation of
Next, the operation of the
図2において、第1のスイッチング素子SW1はノーマリーオン型のスイッチング素子であり、第2のスイッチング素子SW2はノーマリーオフ型のスイッチング素子である。この場合、電池回路モジュール10aの初期状態、すなわち、ゲート信号が出力されていない状態では、第1のスイッチング素子SW1はON状態、第2のスイッチング素子SW2はOFF状態となっている。
In FIG. 2, the first switching element SW1 is a normally-on type switching element, and the second switching element SW2 is a normally-off type switching element. In this case, in the initial state of the
そして、制御回路11(より詳しくは、ゲート回路14)からゲート信号が電池回路モジュール10aに入力されると、電池回路モジュール10aはパルス幅変調(PWM;Pulse Width Modulation)制御によってスイッチング動作する。このスイッチング動作は、第1のスイッチング素子SW1と第2のスイッチング素子SW2とを排他的にON/OFFすることによって行われる。
Then, when a gate signal is input to the
図3において、符号P1は、電池回路モジュール10aを駆動するゲート信号を、符号P2は、第1のスイッチング素子SW1のON・OFF状態を、符号P3は、第2のスイッチング素子SW2のON・OFF状態を、符号P4は、電池回路モジュール10aからの出力電圧をそれぞれ示している。
In FIG. 3, reference numeral P1 is a gate signal for driving the
図3の符号P1で示すように、ゲート回路14からゲート信号が出力されると、このゲート信号に応じて、電池回路モジュール10aの第1のスイッチング素子SW1及び第2のスイッチング素子SW2が駆動される。第1のスイッチング素子SW1は、ゲート信号の立ち上がりに応じて、ON状態からOFF状態に切り替わる。その後、第1のスイッチング素子SW1は、ゲート信号の立ち下がりから僅かな時間(デッドタイムδt)遅れて、OFF状態からON状態に切り替わる(符号P2参照)。
As shown by reference numeral P1 in FIG. 3, when a gate signal is output from the
一方、第2のスイッチング素子SW2は、ゲート信号の立ち上がりから僅かな時間(デッドタイムδt)遅れて、OFF状態からON状態に切り替わる。その後、第2のスイッチング素子SW2は、ゲート信号の立ち下がりと同時に、ON状態からOFF状態に切り替わる(符号P3参照)。このように、第1のスイッチング素子SW1と第2のスイッチング素子SW2とは交互にON・OFF動作する。 On the other hand, the second switching element SW2 switches from the OFF state to the ON state with a slight time delay (dead time δt) from the rise of the gate signal. After that, the second switching element SW2 switches from the ON state to the OFF state at the same time as the fall of the gate signal (see reference numeral P3). In this way, the first switching element SW1 and the second switching element SW2 operate alternately on and off.
なお、デッドタイムδtは、第1のスイッチング素子SW1と第2のスイッチング素子SW2とを同時に動作させないように設けられている。すなわち、第1のスイッチング素子SW1と第2のスイッチング素子SW2とが同時にONして短絡することを防止している。このデッドタイムδtは、例えば、100nsに設定しているが、適宜設定することができる。なお、デッドタイムδtの間は、ダイオードを還流し、その還流したダイオードと並列にあるスイッチング素子がONしたときと同じ状態になる。 The dead time δt is provided so that the first switching element SW1 and the second switching element SW2 do not operate at the same time. That is, it is prevented that the first switching element SW1 and the second switching element SW2 are turned on at the same time and short-circuited. This dead time δt is set to, for example, 100 ns, but it can be set as appropriate. During the dead time δt, the diode is refluxed, and the state is the same as when the switching element in parallel with the refluxed diode is turned on.
そして、この動作によって、電池回路モジュール10aは、図3の符号P4で示すように、ゲート信号がOFF時(すなわち、第1のスイッチング素子SW1がON状態、第2のスイッチング素子SW2がOFF状態)では、コンデンサCは、電池回路モジュール10aの端子TPから切り離される。その結果、図4(a)に示す「スルー状態」になることで、電池回路モジュール10aの電池B(コンデンサC)がバイパスされる。
Then, by this operation, as shown by reference numeral P4 in FIG. 3, the
また、ゲート信号がON時(すなわち、第1のスイッチング素子SW1がOFF状態、第2のスイッチング素子SW2がON状態)では、コンデンサCは、電池回路モジュール10aの端子TPに接続される。その結果、図4(b)に示す「接続状態」になることで、電池回路モジュール10aの電圧(モジュール電圧Vmod)がコンデンサCを介して、端子TP,TNの間に出力される。
Further, when the gate signal is ON (that is, the first switching element SW1 is in the OFF state and the second switching element SW2 is in the ON state), the capacitor C is connected to the terminal TP of the
<電源装置1の全体動作>
次に、電源装置1の全体動作について説明する。上述した通り、ゲート回路14から電池回路モジュール10aにゲート信号が出力されると、電池回路モジュール10aが駆動され、電池回路モジュール10aの電圧(モジュール電圧Vmod)が端子TP,TNの間に出力される。また、ゲート回路14からのゲート信号は、遅延回路15aにより遅延時間tdだけ遅延された後、隣り合う電池回路モジュール10bに入力される。
<Overall operation of
Next, the overall operation of the
遅延回路15aから電池回路モジュール10bにゲート信号が出力されると、電池回路モジュール10bが駆動され、電池回路モジュール10bの電圧(モジュール電圧Vmod)が端子TP,TNの間に出力される。また、遅延回路15aからのゲート信号は、遅延回路15bにより遅延時間td(通算時間は2td)だけ遅延された後、隣り合う電池回路モジュール10cに入力される。
When the gate signal is output from the
以下、同様にして、N個の電池回路モジュール10a,10b,10c,・・・は、一定の時間差が設けられたゲート信号により順次駆動(つまり、スイープ駆動)され、ON・OFF状態に応じた電圧が各々の端子TP,TNの間に順次出力される。その結果、電源装置1は、N個の電池回路モジュール10a,10b,10c,・・・からの合計電圧を出力端子V+,V-の間に出力する。
Hereinafter, in the same manner, the N
図5は、電源装置1の全体動作を説明するタイムチャートを示している。符号E1は、第1のスイッチング素子SW1がOFF状態であり、第2のスイッチング素子SW2がON状態であり、電池回路モジュール10a,10b,10c,・・・が端子TP,TN間に電圧を出力している状態(接続状態)を示している。符号E2は、第1のスイッチング素子SW1がON状態であり、第2のスイッチング素子SW2がOFF状態であり、電池回路モジュール10a,10b,10c,・・・が端子TP,TN間に電圧を出力していない状態(スルー状態)を示している。
FIG. 5 shows a time chart illustrating the overall operation of the
電池回路モジュール10a,10b,10c,・・・は、矩形のゲート信号に応じて、一定の時間差(遅延時間td)を設けながら上流側から下流側にわたってスイープ駆動されている。ここでは、ゲート信号の1周期分の動作を示しているが、実際には、制御回路11は、ゲート信号の周期T毎にON時間Ton(後述するデューティ比D)を変化させながらスイープ動作を継続する。
The
周期Tは、N個の電池回路モジュール10a,10b,10c,・・・の遅延時間tdの合計時間(N×td)に相当する。この遅延時間tdは、電源装置1に求められる仕様に応じて適宜設定することができる。例えば、遅延時間tdが長いほどゲート信号の周波数が低くなり、遅延時間tdが短いほどゲート信号の周波数が高くなる。
The period T corresponds to the total time (N × t d ) of the delay times t d of the N
ON時間Tonは、各々の電池回路モジュール10a,10b,10c,・・・における第2のスイッチング素子SW2のON時間に相当し、周期T及びデューティ比Dを用いて、Ton=D・Tと表現される。このデューティ比Dは、第2のスイッチング素子SW2のON時間の割合(Ton/T)を示すとともに、電池回路モジュール群100から出力される合計電圧に対応する。例えば、チョッパ回路で一般的に用いられる公知の補正技術(例えば、フィードバック制御又はフィードフォワード制御)を用いてデューティ比Dを補正することで、上記したデッドタイムδt(図3参照)に相当するずれ量を相殺してもよい。
The ON time Ton corresponds to the ON time of the second switching element SW2 in each of the
なお、電池回路モジュール10a,10b,10c,・・・におけるモジュール電圧Vmodがすべて互いに等しい場合、デューティ比Dは、電池回路モジュール群100から出力される合計電圧に概ね比例する。このとき、デューティ比Dは、この合計電圧を[0,1]に正規化した値(正規化済みの電圧値)を示す。
When the module voltages V mods in the
デューティ比Dが、有理分数D=i/N(i=0,1,・・・・,N)で表現される場合、ON・OFF状態がインフェーズ(in-phase)で切り替えられる。つまり、電池回路モジュール10aが「スルー状態」から「接続状態」に切り替わると同時に、別の電池回路モジュールが「接続状態」から「スルー状態」に切り替わる。この結果、一定のデューティ比Dを与え続けた場合、接続状態のモジュール数が常に一定(i個)に保たれるので、電池回路モジュール群100から出力される合計電圧は一定になる。
When the duty ratio D is expressed by a rational fraction D = i / N (i = 0,1, ..., N), the ON / OFF state is switched in-phase. That is, at the same time that the
ところが、デューティ比Dが、有理分数D=i/Nで表現されない場合、ON・OFF状態がアウトフェーズ(out-phase)で切り替えられる。この結果、一定のデューティ比Dを与え続けた場合であっても、接続状態のモジュール数が[ND]個又は([ND]+1)個のうちいずれか一方になる。ここで、ガウス記号[・]は、括弧内の値の整数部分(つまり、括弧内の値を超えない最大の整数)を示している。 However, when the duty ratio D is not expressed by a rational fraction D = i / N, the ON / OFF state is switched in the out-phase. As a result, even when a constant duty ratio D is continuously applied, the number of modules in the connected state is either [ND] or ([ND] + 1). Here, the Gaussian symbol [・] indicates the integer part of the value in parentheses (that is, the maximum integer that does not exceed the value in parentheses).
このとき、電池回路モジュール群100から出力される合計電圧は、最短の場合は(td=T/N)の時間間隔で変動してしまう。ところが、Nの値が十分大きい場合(例えば、数十~数百個オーダ)、電池回路モジュール群100の寄生インダクタンスは無視できない程度に大きくなる。上記した合計電圧の変動は、この寄生インダクタンスに起因するローパスフィルタ(LPF)効果を受けて平滑化されるので、時間平均としてデューティ比Dに相当する出力電圧(中間的・連続的な電圧レベル)が得られる。
At this time, the total voltage output from the battery
次に、具体例について説明する。図5において、例えば、所望の合計電圧が400V(Vsum=400[V])、電池回路モジュール10aの電圧が15V(Vmod=15[V])、電池回路モジュール10a,10b,10c,・・・の個数が40個(N=40[個])、ゲート信号の時間差が200ns(td=200[ns])であるとする。
Next, a specific example will be described. In FIG. 5, for example, the desired total voltage is 400 V (V sum = 400 [V]), the voltage of the
この数値の例では、ゲート信号の周期Tは、T=N・td=40[個]×200[ns]=8[μs]となる。すなわち、ゲート信号の周波数は、1/T=125kHzに相当する。また、デューティ比Dは、D=Vsum/(N・Vmod)=400[V]/(40[個]×15[V])=2/3≒0.67となる。 In the example of this numerical value, the period T of the gate signal is T = N · t d = 40 [pieces] × 200 [ns] = 8 [μs]. That is, the frequency of the gate signal corresponds to 1 / T = 125 kHz. Further, the duty ratio D is D = V sum / (N ・ V mod ) = 400 [V] / (40 [pieces] × 15 [V]) = 2/3 ≈0.67.
電池回路モジュール10a,10b,10c,・・・をスイープ駆動すると、電源装置1として、図5中、符号F1で示す矩形波状の出力特性が得られる。この出力特性は、390V(26個分の電圧),405V(27個分の電圧)が1:2の出現比率で変動する電圧波形を示している。この変動の最小時間単位は、td=200ns(周波数に換算すれば、5MHz)に相当する。符号F1に示す電圧波形はLPF効果を受けて平滑化されるので、電池回路モジュール群100は、符号F2で示すように時間平均された電圧(400V)を出力する。
When the
なお、最上流側の電池回路モジュール10aのコンデンサCには、接続状態の場合に電流が流れるため、図5中符号G1で示すように、コンデンサ電流波形は矩形波になる。電池BとコンデンサCはRLCフィルタを形成しているので、電源装置1にはフィルタリングされて平滑化された電流が出力される(図5中、符号G2参照)。このように、すべての電池回路モジュール10a,10b,10c,・・・において電流波形は同様であり、また、全ての電池回路モジュール10a,10b,10c,・・・から均等に電流を出力することができる。
Since a current flows through the capacitor C of the
<ゲート信号の出力時における問題点>
図6は、遅延回路15aの入出力特性の一例を示す波形図である。符号H1は入力信号の波形を、符号H2は出力信号の波形をそれぞれ示している。ここでは、遅延回路15a,15b,15c,・・・の構成はすべて同じであり、応答特性もすべて一致することを想定する。
<Problems when outputting gate signals>
FIG. 6 is a waveform diagram showing an example of the input / output characteristics of the
この入力信号は、デューティ比Dの時系列として[1]D=0.05、[2]D=0.4、[3]D=0.95、[4]D=0、を順次与えた場合におけるゲート信号に相当する。機能上の観点から言えば、理想的な遅延回路15aは、入力信号の波形を維持したまま一定の時間分(遅延時間td)だけ遅延させて出力する。ところが、遅延回路15aは、入力信号に含まれる高周波成分を遮断(カットオフ)する応答特性を有するので、高周波成分が減衰した信号を出力することがある。
This input signal sequentially gives [1] D = 0.05, [2] D = 0.4, [3] D = 0.95, and [4] D = 0 as a time series of the duty ratio D. Corresponds to the gate signal in the case. From a functional point of view, the
その結果、符号H2に示すように、破線で示す2つのパルス(1つの山状パルス及び1つの谷状パルス)が消滅した出力波形が得られる。つまり、D=0に近いデューティ比Dが与えられた場合、電池回路モジュール群100は、ゲート信号の山状パルスがカットオフされることで、D=0に対応する出力動作を行う。同様に、D=1に近いデューティ比Dが与えられた場合、電池回路モジュール群100は、ゲート信号の谷状パルスがカットオフされることで、D=1に対応する出力動作を行う。つまり、信号生成部13の回路構成によっては、指令通りの出力が得られない電圧範囲が存在し得るという問題がある。
As a result, as shown by the reference numeral H2, an output waveform in which the two pulses (one mountain-shaped pulse and one valley-shaped pulse) shown by the broken line disappears is obtained. That is, when a duty ratio D close to D = 0 is given, the battery
そこで、この出力精度の低下に関する問題を考慮しつつ、所望の出力電圧を得るための制御方法を提案する。この制御方法は、具体的には、信号生成部13によるデューティ比Dの使用範囲を部分的に制限することで、ゲート信号の出力再現性の低下を未然に防ぐ方法である。
Therefore, we propose a control method for obtaining a desired output voltage while considering the problem of deterioration of output accuracy. Specifically, this control method is a method of preventing a decrease in the output reproducibility of the gate signal by partially limiting the range of use of the duty ratio D by the
<範囲制限部12の動作>
図7は、デューティ比Dに関する各種範囲の定義を説明する図である。信号生成部13の駆動可能範囲は、[0,1]の範囲、つまり0≦D≦1で定義される。駆動可能範囲の下限値は、デューティ比Dの最小値(D=0)に一致する。駆動可能範囲の上限値は、デューティ比Dの最大値(D=1)に一致する。なお、デューティ比Dの使用が一切制限されていない場合、デューティ比Dの使用範囲は、駆動可能範囲(0≦D≦1)に一致する点に留意する。
<Operation of
FIG. 7 is a diagram illustrating definitions of various ranges relating to the duty ratio D. The driveable range of the
ところで、駆動可能範囲のうち少なくとも1つの制限範囲が設けられることで、デューティ比Dの使用範囲が部分的に制限される。本図の例では、制限範囲は、0<D<Dminに相当する第1の制限範囲と、Dmax<D<1に相当する第2の制限範囲と、からなる。Dminは、使用が制限されない部分範囲(以下、非制限範囲という)の下限値に相当し、最大値(D=1)を下回る正値(例えば、tc/T+α)である。Dmaxは、非制限範囲の上限値に相当し、最小値(D=0)を上回る正値(例えば、1-tc/T-α)である。なお、tcは、遅延回路15a,15b,15c・・・のカットオフ周波数に対応する時間であり、αは、正のマージンである。ここでは、0<Dmin<Dmax<1の大小関係が成り立っている。
By the way, the use range of the duty ratio D is partially limited by providing at least one limit range in the driveable range. In the example of this figure, the limiting range consists of a first limiting range corresponding to 0 <D <D min and a second limiting range corresponding to D max <D <1. D min corresponds to a lower limit value of a partial range (hereinafter referred to as an unrestricted range) whose use is not restricted, and is a positive value (for example, t c / T + α) below the maximum value (D = 1). D max corresponds to the upper limit value of the non-restricted range and is a positive value (for example, 1-t c / T−α) exceeding the minimum value (D = 0). Note that t c is the time corresponding to the cutoff frequency of the
デューティ比Dの使用範囲は、駆動可能範囲(0≦D≦1)から制限範囲を除いた残りの範囲で定義される。本図の例では、使用範囲は、上述した1つの非制限範囲(Dmin≦D≦Dmax)と、2つの非制限値(D=0,1)とからなる。この場合、範囲制限部12は、使用範囲内にあるいずれかの値(D=0,Dmin≦D≦Dmax,D=1)を信号生成部13に対して出力する。
The usage range of the duty ratio D is defined by the remaining range excluding the limit range from the driveable range (0 ≦ D ≦ 1). In the example of this figure, the range of use consists of one unrestricted range (D min ≤ D ≤ D max ) and two unrestricted values (D = 0, 1) described above. In this case, the
図8は、範囲制限部12の動作を説明するフローチャートを示している。以下、範囲制限部12に入力されるデューティ比Dを「要求値Dreq」といい、範囲制限部12から出力されるデューティ比Dを「指令値Dcom」という。ここで、要求値Dreqは、電池回路モジュール群100から出力される合計電圧の目標値であり、制御回路11によって入力周期(T)毎に算出される。なお、後述する預入値Ddepoは、初期状態としてDdepo=0と設定されている。
FIG. 8 shows a flowchart illustrating the operation of the
ステップS1において、範囲制限部12は、直近に入力された要求値Dreqが、第1の制限範囲内(0<Dreq<Dmin)にあるか否かを判定する。ステップS2において、範囲制限部12は、上記した要求値Dreqが、第2の制限範囲内(Dmax<Dreq<1)にあるか否かを判定する。例えば、要求値Dreqが使用範囲内にある場合、(ステップS1:NO)及び(ステップS2:NO)を経由して、ステップS3に進む。
In step S1, the
ステップS3において、範囲制限部12は、指令値Dcomに要求値Dreqを代入し(Dcom=Dreq)、得られた指令値Dcomを信号生成部13(ゲート回路14)に向けて出力する。つまり、使用範囲内にある要求値Dreqは、値が変更されることなくそのまま用いられる。
In step S3, the
ところで、ステップS1に戻って、要求値Dreqが第1の制限範囲内にある場合、具体的には、0<Dreq<Dminの大小関係を満たす場合(ステップS1:YES)、ステップS4に進む。 By the way, returning to step S1, when the required value D rec is within the first limiting range, specifically, when the magnitude relationship of 0 <D rec <D min is satisfied (step S1: YES), step S4. Proceed to.
ステップS4において、範囲制限部12は、現時点における預入値Ddepoに要求値Dreqを加算する(Ddepo=Ddepo+Dreq)。この預入値Ddepoは、要求値Dreqと指令値Dcomとの間の偏差を時間積算した値(以下、偏差積算値という)に相当する。この預入値Ddepoの更新を通じて、要求値Dreqに相当するデューティ比Dが預け入れられる。
In step S4, the
ステップS5において、範囲制限部12は、ステップS4で更新された預入値Ddepoと下限値Dminとの間の大小関係を判定する。Ddepo>Dminの大小関係を満たす場合(ステップS5:YES)、ステップS6に進む。
In step S5, the
ステップS6において、範囲制限部12は、指令値Dcomに下限値Dminを代入し(Dcom=Dreq)、得られた指令値Dcomを信号生成部13に向けて出力する。そして、次のステップS7に進む。
In step S6, the
ステップS7において、範囲制限部12は、ステップS4で更新された預入値Ddepoから、ステップS6で選択された指令値Dcomを減算する(Ddepo=Ddepo-Dcom)。この預入値Ddepoの更新を通じて、下限値Dminに相当するデューティ比Dが払い戻される。
In step S7, the
このように、範囲制限部12は、合計電圧の目標値として、第1の制限範囲内にある要求値Dreqが入力された場合、第1の制限範囲を使用せずに、使用範囲内にあるいずれかの値を指令値Dcomとして出力する。預入値Ddepoが下限値Dminを上回った場合(ステップS5:YES)、要求値Dreqに代わって、要求値Dreqから正方向に最も近い下限値Dminが、指令値Dcomとして選択される。
As described above, when the required value Dreq within the first limiting range is input as the target value of the total voltage, the
一方、ステップS5に戻って、Ddepo≦Dminであり、Ddepo>Dminの大小関係を満たさない場合(ステップS5:NO)、ステップS8に進む。 On the other hand, returning to step S5, when D depo ≤ D min and the magnitude relationship of D depo > D min is not satisfied (step S5: NO), the process proceeds to step S8.
ステップS8において、範囲制限部12は、指令値Dcomに0を代入し(Dcom=0)、得られた指令値Dcomを信号生成部13に向けて出力する。そして、次のステップS7に進む。
In step S8, the
ステップS7において、範囲制限部12は、ステップS4で更新された預入値Ddepoから、ステップS8で選択された指令値Dcomを減算する(Ddepo=Ddepo-Dcom)。ここで、Dcom=0(ステップS8)が選択された場合、預入値Ddepoは実質的に更新されない点に留意する。
In step S7, the
このように、範囲制限部12は、合計電圧の目標値として、第1の制限範囲内にある要求値Dreqが入力された場合、第1の制限範囲を使用せずに、使用範囲内にあるいずれかの値を指令値Dcomとして出力する。預入値Ddepoが下限値Dmin以下である場合(ステップS5:NO)、要求値Dreqに代わって、要求値Dreqから負方向に最も近い0が、指令値Dcomとして選択される。
As described above, when the required value Dreq within the first limiting range is input as the target value of the total voltage, the
図9は、第1の制限範囲内にある要求値Dreqが与えられた場合における、指令値Dcomの算出結果を時系列的に示している。グラフの横軸は時間(制御実行単位は周期T)を示すとともに、グラフの縦軸はデューティ比Dを示している。太い実線は指令値Dcomの時間遷移を、丸印のプロットは預入値Ddepoの時間遷移をそれぞれ示している。ここでは、0<Dreq<Dminの大小関係を満たす一定の要求値Dreqを連続して入力した場合について説明する。 FIG. 9 shows the calculation result of the command value D com in chronological order when the required value Dreq within the first limit range is given. The horizontal axis of the graph indicates time (control execution unit is period T), and the vertical axis of the graph indicates duty ratio D. The thick solid line shows the time transition of the command value D com , and the circled plot shows the time transition of the deposit value D depo . Here, a case where a certain required value D req satisfying the magnitude relation of 0 <D req <D min is continuously input will be described.
預入値Ddepoは、初期状態(時間が0)にて0であり、制御実行単位毎にDreqずつ加算される。なお、Ddepo<Dminの大小関係を満たしている間、指令値Dcom=0と算出される。その後、時間が4Tである場合にDdepoとDminの大小関係が逆転する(Ddepo>Dmin)。このタイミングで指令値Dcom=Dminと算出されるとともに、預入値Ddepoの一部(下限値Dmin)が払い戻される。同様に、時間が7Tであるタイミングで指令値Dcom=Dminと算出されるとともに、預入値Ddepoの一部(下限値Dmin)が払い戻される。 The deposit value D depo is 0 in the initial state (time is 0), and is added by D req for each control execution unit. It should be noted that the command value D com = 0 is calculated while the magnitude relationship of D depo <D min is satisfied. After that, when the time is 4T, the magnitude relationship between D depo and D min is reversed (D depo > D min ). At this timing, the command value D com = D min is calculated, and a part of the deposit value D depo (lower limit value D min ) is refunded. Similarly, the command value D com = D min is calculated at the timing when the time is 7T, and a part of the deposit value D depo (lower limit value D min ) is refunded.
以下、預け入れと払い戻しを繰り返すことで、常に所定範囲内(0≦Ddepo≦Dmin)に収まるように預入値Ddepoが調整される。また、この調整により、指令値Dcomの時間平均は、要求値Dreqの時間平均に許容される範囲内で等しくなる。ここで、「許容される範囲内で等しい」とは、両者の差分の絶対値がDmin以下になることを意味する。 Hereinafter, by repeating deposit and refund, the deposit value D depo is adjusted so as to always be within a predetermined range (0 ≦ D depo ≦ D min ). Further, by this adjustment, the time average of the command value D com becomes equal within the range allowed for the time average of the required value Dreq . Here, "equal within the permissible range" means that the absolute value of the difference between the two is D min or less.
図8のステップS2に戻って、要求値Dreqが第2の制限範囲内にある場合、具体的には、Dmax<Dreq<1の大小関係を満たす場合(ステップS2:YES)、ステップS9に進む。 Returning to step S2 in FIG. 8, when the required value D rec is within the second limiting range, specifically, when the magnitude relationship of D max <D rec <1 is satisfied (step S2: YES), step. Proceed to S9.
ステップS9において、範囲制限部12は、ステップS4の場合と同様に、現時点における預入値Ddepoに要求値Dreqを加算する(Ddepo=Ddepo+Dreq)。この預入値Ddepoは、要求値Dreqと指令値Dcomとの間の偏差を時間積算した値(上記した偏差積算値)に相当する。この預入値Ddepoの更新を通じて、要求値Dreqに相当するデューティ比Dが預け入れられる。
In step S9, the
ステップS10において、範囲制限部12は、ステップS9で更新された預入値Ddepoと1(最大値)との間の大小関係を判定する。Ddepo≧1の大小関係を満たす場合(ステップS10:YES)、ステップS11に進む。
In step S10, the
ステップS11において、範囲制限部12は、指令値Dcomに1を代入し(Dcom=1)、得られた指令値Dcomを信号生成部13に向けて出力する。そして、次のステップS7に進む。
In step S11, the
ステップS7において、範囲制限部12は、ステップS9で更新された預入値Ddepoから、ステップS11で選択された指令値Dcomを減算する(Ddepo=Ddepo-Dcom)。この預入値Ddepoの更新を通じて、最大値1に相当するデューティ比Dが払い戻される。
In step S7, the
このように、範囲制限部12は、合計電圧の目標値として、第2の制限範囲内にある要求値Dreqが入力された場合、第2の制限範囲を使用せずに、使用範囲内にあるいずれかの値を指令値Dcomとして出力する。預入値Ddepoが1以上である場合(ステップS10:YES)、要求値Dreqに代わって、要求値Dreqから正方向に最も近い1が、指令値Dcomとして選択される。
As described above, when the required value Dreq within the second limiting range is input as the target value of the total voltage, the
一方、ステップS10に戻って、Ddepo<1であり、Ddepo≧1の大小関係を満たさない場合(ステップS10:NO)、ステップS12に進む。 On the other hand, returning to step S10, if D depo <1 and the magnitude relationship of D depo ≧ 1 is not satisfied (step S10: NO), the process proceeds to step S12.
ステップS12において、範囲制限部12は、指令値Dcomに上限値Dmaxを代入し(Dcom=Dmax)、得られた指令値Dcomを信号生成部13に向けて出力する。そして、次のステップS7に進む。
In step S12, the
ステップS7において、範囲制限部12は、ステップS9で更新された預入値Ddepoから、ステップS12で選択された指令値Dcomを減算する(Ddepo=Ddepo-Dcom)。この預入値Ddepoの更新を通じて、上限値Dmaxに相当するデューティ比Dが払い戻される。
In step S7, the
このように、範囲制限部12は、合計電圧の目標値として、第2の制限範囲内にある要求値Dreqが入力された場合、第2の制限範囲を使用せずに、使用範囲内にあるいずれかの値を指令値Dcomとして出力する。預入値Ddepoが1を下回る場合(ステップS10:NO)、要求値Dreqに代わって、要求値Dreqから負方向に最も近い上限値Dmaxが、指令値Dcomとして選択される。
As described above, when the required value Dreq within the second limiting range is input as the target value of the total voltage, the
図10は、第2の制限範囲内にある要求値Dreqが与えられた場合における、指令値Dcomの算出結果を時系列的に示している。グラフの横軸は時間(制御実行単位は周期T)を示すとともに、グラフの縦軸はデューティ比Dを示している。太い実線は指令値Dcomの時間遷移を、丸印のプロットは預入値Ddepoの時間遷移をそれぞれ示している。ここでは、Dmax<Dreq<1の大小関係を満たす一定の要求値Dreqを連続して入力した場合について説明する。 FIG. 10 shows the calculation result of the command value D com in chronological order when the required value Dreq within the second limitation range is given. The horizontal axis of the graph indicates time (control execution unit is period T), and the vertical axis of the graph indicates duty ratio D. The thick solid line shows the time transition of the command value D com , and the circled plot shows the time transition of the deposit value D depo . Here, a case where a certain required value D req satisfying the magnitude relation of D max <D req <1 is continuously input will be described.
預入値Ddepoは、初期状態(時間が0)にて0であり、制御実行単位毎にDreqずつ加算される。なお、Ddepo<1の大小関係を満たしている間、指令値Dcom=Dmaxと算出される。その後、時間が4Tである場合にDdepoと1の大小関係が逆転する(Ddepo>1)。このタイミングで指令値Dcom=1と算出されるとともに、預入値Ddepoの一部(最大値である1)が払い戻される。同様に、時間が7Tであるタイミングで指令値Dcom=1と算出されるとともに、預入値Ddepoの一部(最大値である1)が払い戻される。 The deposit value D depo is 0 in the initial state (time is 0), and is added by D req for each control execution unit. It should be noted that the command value D com = D max is calculated while the magnitude relationship of D depo <1 is satisfied. After that, when the time is 4T, the magnitude relationship between D depo and 1 is reversed (D depo > 1). At this timing, the command value D com = 1 is calculated, and a part of the deposit value D depo (the maximum value 1) is refunded. Similarly, the command value D com = 1 is calculated at the timing when the time is 7T, and a part of the deposit value D depo (the maximum value 1) is refunded.
以下、預け入れと払い戻しを繰り返すことで、常に所定範囲内(0≦Ddepo≦1)に収まるように預入値Ddepoが調整される。また、この調整により、指令値Dcomの時間平均は、要求値Dreqの時間平均に許容される範囲内で等しくなる。ここで、「許容される範囲内で等しい」とは、両者の差分の絶対値が1以下になることを意味する。 Hereinafter, by repeating deposit and refund, the deposit value D depo is adjusted so as to always be within a predetermined range (0 ≦ D depo ≦ 1). Further, by this adjustment, the time average of the command value D com becomes equal within the range allowed for the time average of the required value Dreq . Here, "equal within the permissible range" means that the absolute value of the difference between the two is 1 or less.
[第1の実施形態による効果]
以上のように、第1の実施形態における電源装置1の制御回路11は、デューティ比Dの使用範囲を部分的に制限したデューティ比の指令値Dcomを出力する範囲制限部12と、指令値Dcomに応じたデューティ比を有するゲート信号を生成する信号生成部13と、を備え、生成されたゲート信号を、各々の電池回路モジュール10a,10b,10c,・・・に対して一定の時間差を設けながら順繰りに出力し、指令値Dcomに対応する電圧を電池回路モジュール群100から出力させる制御を行う。
[Effect of the first embodiment]
As described above, the
このように、指令値Dcomに応じたデューティ比を有するゲート信号を生成し、このゲート信号を一定の時間差を設けながら順繰りに出力するので、電池回路モジュール10a,10b,10c,・・・の出力電圧の単なる組み合わせ(モジュール単位での電圧の加算)では表現できない中間的・連続的な電圧レベルを、時間平均の概念を用いて疑似的に表現可能となり、所望の出力電圧を得ることができる。また、各々の電池回路モジュール10a,10b,10c,・・・からの電圧の取得頻度及び取得量が均等化されるので、電池回路モジュール群100全体の長寿命化を図ることができる。
In this way, a gate signal having a duty ratio corresponding to the command value D com is generated, and the gate signal is sequentially output while providing a constant time difference. Therefore, the
なお、ゲート信号を一定の時間差を設けながら順繰りに出力する際に、信号生成部13は、構成上の何らかの理由により、所望のゲート信号を出力できない可能性がある。そこで、信号生成部13による指令値Dcomの使用範囲を部分的に制限し、ゲート信号の出力再現性が低い範囲(つまり、制限範囲)での使用を控えることで、電圧の出力精度の低下を抑制することができる。
When the gate signals are sequentially output with a certain time difference, the
特に、信号生成部13は、一定時間(遅延時間td)の遅延を順次与えながらゲート信号を上流側から下流側にわたって伝達する、互いに直列接続された2つ以上の遅延回路15a,15b,15c,・・・を備えており、各々の電池回路モジュール10a,10b,10c,・・・は、ゲート回路14及び遅延回路15a,15b,15c,・・・のうちいずれか1つの回路の出力側に択一的に接続されている場合、上記した抑制効果が顕著に現われる。なぜならば、通常の遅延回路15a,15b,15c,・・・は、入力信号に含まれる高周波成分を遮断する応答特性を有しており、指令値Dcomによっては所望のゲート信号を出力できない可能性が高いためである。
In particular, the
また、範囲制限部12は、第1の制限範囲(0<D<Dmin)を使用せず、第1の制限範囲内にある要求値Dreqが入力された場合、最小値0又は下限値Dminのいずれか一方を、指令値Dcomとして信号生成部13に対して出力してもよい。適切な下限値Dminを設定することで、高周波成分からなる山状パルスの発生を回避可能となり、再現性の高いゲート信号が出力される。また、使用範囲のうち要求値Dreqに最も近い2種類の値(正方向に最も近いDminと、負方向に最も近い0)を選択することで、要求値Dreqと指令値Dcomとの間の乖離量(微視的な出力誤差)が最小になる。
Further, the
また、範囲制限部12は、第2の制限範囲内(Dmax<D<1)を使用せず、第2の制限範囲内にある要求値Dreqが入力された場合、上限値Dmax又は最大値1のいずれか一方を、指令値Dcomとして信号生成部13に対して出力してもよい。適切な上限値Dmaxを設定することで、高周波成分からなる谷状パルスの発生を回避可能となり、再現性の高いゲート信号が出力される。また、使用範囲のうち要求値Dreqに最も近い2種類の値(正方向に最も近い1と、負方向に最も近いDmax)を選択することで、要求値Dreqと指令値Dcomとの間の乖離量(微視的な出力誤差)が最小になる。
Further, the
また、範囲制限部12は、要求値Dreqが入力周期(T)毎に入力される場合、指令値Dcomの時間平均が、要求値Dreqの時間平均に許容される範囲内で等しくなるように指令値Dcomを逐次決定してもよい。特に、範囲制限部12は、要求値Dreqと指令値Dcomの間の偏差の時間積算値(預入値Ddepo)を入力周期(T)毎に算出し、預入値Ddepoが所定範囲内(0≦Ddepo<Dmin,0≦Ddepo<1)に収まるように指令値Dcomを逐次決定してもよい。これにより、要求値Dreqと指令値Dcomとの間の乖離量が常に許容範囲内に収まり、巨視的には要求通りの出力電圧が得られる。
Further, in the
[第2の実施形態]
図11は、第2の実施形態における電源装置2の概略ブロック図を示している。この電源装置2は、電池回路モジュール群100を構成する複数の電池回路モジュール10a,10b,10c,・・・と、電池回路モジュール10a,10b,10c,・・・にゲート信号を出力して電池回路モジュール10a,10b,10c,・・・をON・OFF駆動する制御回路21と、を備えている。各々の電池回路モジュール10a,10b,10c,・・・は、制御回路21の出力側から分岐して接続されている。
[Second Embodiment]
FIG. 11 shows a schematic block diagram of the
制御回路21は、複数(N個)の電池回路モジュール10a,10b,10c,・・・の動作をそれぞれ制御することで、電池回路モジュール群100から出力される合計電圧を制御する。この制御回路21は、デューティ比Dの使用範囲を部分的に制限した指令値Dcomを出力する範囲制限部22と、指令値Dcomに応じたデューティ比を有するゲート信号を生成する信号生成部23と、を含んで構成される。
The
信号生成部23は、電池回路モジュール10a,10b,10c,・・・を駆動するゲート信号を出力するゲート回路である。範囲制限部22は、制御回路21による出力先の切り替え動作に起因してゲート信号の出力再現性が低くなる範囲(つまり、制限範囲)の使用を制限し、使用範囲内にある指令値Dcomを出力する。
The
ここで、制御回路21は、ゲート信号の出力順を変更可能に構成されている。出力順の一例として、[1]電池回路モジュール群100の上流側を若番とし、下流側を老番とする出力順、[2]電池回路モジュール群100の下流側を若番とし、上流側を老番とする出力順、[3]いわゆるインターレース型の出力順(「1つ飛ばし」の場合、上流側から奇数番をすべて出力した後に、上流側から偶数番をすべて出力する順番)、などが挙げられる。
Here, the
このように、電源装置2の制御回路21は、信号生成部23により生成されたゲート信号を、電池回路モジュール10a,10b,10c,・・・に対して一定の時間差(遅延時間td)を設けながら順繰りに出力する。つまり、遅延回路15a,15b,15c,・・・を設けない場合であっても、第1の実施形態における電源装置1の場合と同様に、所望の出力電圧が得られるとともに、電圧の出力精度の低下が抑制される。
As described above, the
[変形例]
なお、この発明は、上記した実施形態に限定されるものではなく、この発明の主旨を逸脱しない範囲で自由に変更できる。あるいは、技術的に矛盾が生じない範囲で各構成を任意に組み合わせてもよいことは勿論である。
[Modification example]
The present invention is not limited to the above-described embodiment, and can be freely changed without departing from the gist of the present invention. Alternatively, it goes without saying that each configuration may be arbitrarily combined as long as there is no technical contradiction.
図1における電池回路モジュール10aの構成の変形例について説明する。図12に示すように、電池回路モジュール30aの構成として、図1に示す電池回路モジュール10aのチョークコイルLと電池Bとの配置位置(接続位置)を入れ替えてもよい。また、第2のスイッチング素子SW2を、第1のスイッチング素子SW1に対して端子TN側に配置してもよい。すなわち、第1のスイッチング素子SW1と第2のスイッチング素子SW2とのスイッチング動作により電池B(コンデンサC)の電圧を端子TP,TN間に出力できるのであれば、電池回路モジュール30aにおける各素子、電気部品の配置を適宜変更することができる。
A modified example of the configuration of the
また、電池Bの電圧出力特性が優れている場合、すなわち、電源電流がコンデンサ電流と一致して、出力波形が矩形波となっても電源回路において問題がないときには、RLCフィルタを省略してもよい。また、電池回路モジュール10a,10b,10c,・・・の配線による寄生インダクタンスを利用していたが、配線による寄生インダクタンスを利用する代わりに、必要なインダクタンス値を担保するためにインダクタンス部品を実装してもよい。
Further, when the voltage output characteristic of the battery B is excellent, that is, when the power supply current matches the capacitor current and there is no problem in the power supply circuit even if the output waveform becomes a square wave, the RLC filter may be omitted. good. Further, although the parasitic inductance due to the wiring of the
また、第1の実施形態では、ゲート回路14からのゲート信号を電池回路モジュール10aに直接出力していたが、このゲート信号を遅延させた後に電池回路モジュール10aに出力してもよい。この場合、遅延回路15aにより遅延されたゲート信号が、電池回路モジュール10a及び遅延回路15bにそれぞれ出力される。このように、順次出力されるゲート信号の相対的な時間関係が一定であれば、制御回路11と電池回路モジュール群100との間の接続形態を適宜変更してもよい。
Further, in the first embodiment, the gate signal from the
また、第1の実施形態では、図7に示す2つの制限範囲が設けられているが、制限範囲の数、長さ、下限値、上限値、又は区間の種類(開区間・閉区間)はこれに限られない。例えば、範囲制限部12は、信号生成部13の構成に応じて制限範囲を可変に設定し、ゲート信号の出力再現性が相対的に低い範囲を適宜制限してもよい。
Further, in the first embodiment, the two restriction ranges shown in FIG. 7 are provided, but the number of restriction ranges, the length, the lower limit value, the upper limit value, or the type of section (open section / closed section) can be determined. Not limited to this. For example, the
また、第2の実施形態では、N個すべての電池回路モジュール10a,10b,10c,・・・に対してゲート信号を順繰りに出力しているが、出力先の数を制限してもよい。例えば、制御回路21は、N個のうちn個(2≦n<N)のサブセットを選択した後、このn個の電池回路モジュール間で一定の時間差を設けながらゲート信号を順繰りに出力してもよい。この場合、周期Tは、T=n×td(tdは遅延時間)に設定される。
Further, in the second embodiment, the gate signals are sequentially output to all N
1,2 電源装置、10a,10b,10c,30a 電池回路モジュール、11,21 制御回路、12,22 範囲制限部、13,23 信号生成部、14 ゲート回路、15a,15b,15c 遅延回路、100 電池回路モジュール群、B 電池、C コンデンサ、L チョークコイル、SW1 第1のスイッチング素子、SW2 第2のスイッチング素子、TP 端子(正極端子)、TN 端子(負極端子)。
1,2 power supply, 10a, 10b, 10c, 30a Battery circuit module, 11,21 control circuit, 12,22 range limiting unit, 13,23 signal generator, 14 gate circuit, 15a, 15b, 15c delay circuit, 100 Battery circuit module group, B battery, C capacitor, L choke coil, SW1 first switching element, SW2 second switching element, TP terminal (positive terminal), TN terminal (negative terminal).
Claims (7)
前記電池回路モジュールの各々における前記第1のスイッチング素子及び前記第2のスイッチング素子を排他的にオン/オフ駆動させるゲート信号を出力し、前記ゲート信号によって前記電池回路モジュール群から出力される合計電圧を制御する制御回路と、
を備え、
前記制御回路は、
前記第2のスイッチング素子におけるオン時間の割合を示すデューティ比の使用範囲を部分的に制限したデューティ比の指令値を出力する範囲制限部と、
前記デューティ比の指令値に応じたデューティ比を有する前記ゲート信号を生成する信号生成部と、
を備え、
前記信号生成部により生成された前記ゲート信号を、各々の前記電池回路モジュールに対して一定の時間差を設けながら順繰りに出力し、前記デューティ比の指令値に対応する電圧を前記電池回路モジュール群から出力させる制御を行う
ことを特徴とする電源装置。 A plurality of battery circuit modules including a battery, a first switching element connected in parallel between the positive electrode terminal and the negative electrode terminal of the battery, and a second switching element connected in series with the battery. A group of battery circuit modules in which a plurality of the battery circuit modules are connected in series by sequentially connecting the positive electrode terminal and the negative electrode terminal of the adjacent battery circuit modules to each other.
A gate signal for exclusively turning on / off the first switching element and the second switching element in each of the battery circuit modules is output, and the total voltage output from the battery circuit module group by the gate signal is output. And the control circuit that controls
Equipped with
The control circuit is
A range limiting unit that outputs a command value of the duty ratio that partially limits the usage range of the duty ratio indicating the ratio of the on-time in the second switching element.
A signal generation unit that generates the gate signal having a duty ratio corresponding to the command value of the duty ratio, and
Equipped with
The gate signal generated by the signal generation unit is sequentially output with a certain time difference for each battery circuit module, and a voltage corresponding to the command value of the duty ratio is output from the battery circuit module group. A power supply that controls output.
前記範囲制限部は、
前記デューティ比の最小値よりも大きく、かつ、前記デューティ比の最大値を下回る第1の値よりも小さい範囲である第1の制限範囲を使用せず、
前記合計電圧の目標値として、前記第1の制限範囲内にある前記デューティ比の要求値が入力された場合、前記最小値又は前記第1の値のいずれか一方を、前記デューティ比の指令値として前記信号生成部に対して出力することを特徴とする電源装置。 The power supply device according to claim 1.
The range limiting part is
Without using the first limiting range, which is greater than the minimum value of the duty ratio and smaller than the first value below the maximum value of the duty ratio.
When the required value of the duty ratio within the first limit range is input as the target value of the total voltage, either the minimum value or the first value is set as the command value of the duty ratio. A power supply device characterized by outputting to the signal generation unit.
前記範囲制限部は、
前記デューティ比の最小値を上回る第2の値よりも大きく、かつ前記デューティ比の最大値よりも小さい範囲である第2の制限範囲を使用せず、
前記合計電圧の目標値として、前記第2の制限範囲内にある前記デューティ比の要求値が入力された場合、前記第2の値又は前記最大値のいずれか一方を、前記デューティ比の指令値として前記信号生成部に対して出力することを特徴とする電源装置。 The power supply device according to claim 1 or 2.
The range limiting part is
Without using the second limiting range, which is greater than the second value above the minimum value of the duty ratio and smaller than the maximum value of the duty ratio.
When the required value of the duty ratio within the second limit range is input as the target value of the total voltage, either the second value or the maximum value is set as the command value of the duty ratio. A power supply device characterized by outputting to the signal generation unit.
前記範囲制限部は、前記デューティ比の要求値が入力周期毎に入力される場合、前記デューティ比の指令値の時間平均が、前記デューティ比の要求値の時間平均に許容される範囲内で等しくなるように前記デューティ比の指令値を逐次決定することを特徴とする電源装置。 The power supply device according to claim 2 or 3.
When the required value of the duty ratio is input in each input cycle, the range limiting unit equalizes the time average of the command value of the duty ratio within the range allowed for the time average of the required value of the duty ratio. A power supply device characterized in that the command value of the duty ratio is sequentially determined so as to be.
前記範囲制限部は、前記デューティ比の要求値と前記デューティ比の指令値の間の偏差の時間積算値を前記入力周期毎に算出し、前記時間積算値が所定範囲内に収まるように前記デューティ比の指令値を逐次決定することを特徴とする電源装置。 The power supply device according to claim 4.
The range limiting unit calculates a time-integrated value of the deviation between the required value of the duty ratio and the command value of the duty ratio for each input cycle, and the duty is set so that the time-integrated value is within a predetermined range. A power supply device characterized in that the command value of the ratio is sequentially determined.
前記信号生成部は、前記ゲート信号を生成して出力するゲート回路と、一定時間の遅延を順次与えながら前記ゲート信号を上流側から下流側にわたって伝達する、互いに直列接続された2つ以上の遅延回路を備え、
各々の前記電池回路モジュールは、前記ゲート回路及び前記2つ以上の遅延回路のうちいずれか1つの回路の出力側に択一的に接続されていることを特徴とする電源装置。 The power supply device according to any one of claims 1 to 5.
The signal generation unit has a gate circuit that generates and outputs the gate signal, and two or more delays connected in series to each other that transmit the gate signal from the upstream side to the downstream side while sequentially giving a delay for a certain period of time. Equipped with a circuit
A power supply device, wherein each battery circuit module is selectively connected to the output side of any one of the gate circuit and the two or more delay circuits.
前記電池回路モジュールの各々における前記第1のスイッチング素子及び前記第2のスイッチング素子を排他的にオン/オフ駆動させるゲート信号を出力し、前記ゲート信号によって前記電池回路モジュール群から出力される電圧を制御する制御回路と、
を備える電源装置の制御方法であって、
前記第2のスイッチング素子におけるオン時間の割合を示すデューティ比の使用範囲を部分的に制限したデューティ比の指令値を出力する制限ステップと、
前記デューティ比の指令値に応じたデューティ比を有し、前記第1のスイッチング素子及び前記第2のスイッチング素子を排他的にオン/オフ駆動させるゲート信号を生成する生成ステップと、
生成された前記ゲート信号を各々の前記電池回路モジュールに対して一定の時間差を設けながら順繰りに出力し、前記デューティ比の指令値に対応する電圧を前記電池回路モジュール群から出力させる制御を行う制御ステップと、
を備えることを特徴とする電源装置の制御方法。 A plurality of battery circuit modules including a battery, a first switching element connected in parallel between the positive electrode terminal and the negative electrode terminal of the battery, and a second switching element connected in series with the battery. A group of battery circuit modules in which a plurality of the battery circuit modules are connected in series by sequentially connecting the positive electrode terminal and the negative electrode terminal of the adjacent battery circuit modules to each other.
A gate signal for exclusively turning on / off the first switching element and the second switching element in each of the battery circuit modules is output, and the voltage output from the battery circuit module group by the gate signal is output. The control circuit to control and
It is a control method of a power supply device equipped with
A limiting step for outputting a duty ratio command value that partially limits the use range of the duty ratio indicating the ratio of the on-time in the second switching element.
A generation step of generating a gate signal having a duty ratio corresponding to a command value of the duty ratio and exclusively driving the first switching element and the second switching element on / off.
Control to output the generated gate signal in sequence with a certain time difference for each battery circuit module, and to output a voltage corresponding to the command value of the duty ratio from the battery circuit module group. Steps and
A method for controlling a power supply device, which comprises.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018083579A JP7079134B2 (en) | 2018-04-25 | 2018-04-25 | Power supply and control method of power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018083579A JP7079134B2 (en) | 2018-04-25 | 2018-04-25 | Power supply and control method of power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019193425A JP2019193425A (en) | 2019-10-31 |
JP7079134B2 true JP7079134B2 (en) | 2022-06-01 |
Family
ID=68391100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018083579A Active JP7079134B2 (en) | 2018-04-25 | 2018-04-25 | Power supply and control method of power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7079134B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012239351A (en) | 2011-05-13 | 2012-12-06 | Mitsubishi Heavy Ind Ltd | Motor drive control device and motor drive control method |
JP2013090525A (en) | 2011-10-21 | 2013-05-13 | Sanyo Electric Co Ltd | Power storage device, power supply, electric vehicle, mobile, and controller |
JP2014183658A (en) | 2013-03-19 | 2014-09-29 | Nippon Soken Inc | Power conversion device |
-
2018
- 2018-04-25 JP JP2018083579A patent/JP7079134B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012239351A (en) | 2011-05-13 | 2012-12-06 | Mitsubishi Heavy Ind Ltd | Motor drive control device and motor drive control method |
JP2013090525A (en) | 2011-10-21 | 2013-05-13 | Sanyo Electric Co Ltd | Power storage device, power supply, electric vehicle, mobile, and controller |
JP2014183658A (en) | 2013-03-19 | 2014-09-29 | Nippon Soken Inc | Power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP2019193425A (en) | 2019-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11451140B2 (en) | Power supply device and control method for power supply device | |
US9438115B2 (en) | Power supply system | |
US9331599B2 (en) | Multilevel electric power converter | |
US9729060B2 (en) | Power conversion apparatus having DC-DC converters with different gate resistances | |
CN107546980B (en) | DC power supply device | |
US11329560B2 (en) | Voltage converter | |
JP7077204B2 (en) | Power supply | |
CN107615632B (en) | power conversion device | |
JP2018174626A (en) | Power supply device | |
JP6960897B2 (en) | Power supply | |
WO2019142704A1 (en) | Automotive dc-dc converter | |
KR20200064557A (en) | 3-Level DC-DC Converter Including multi-phase | |
JP7079134B2 (en) | Power supply and control method of power supply | |
KR101730618B1 (en) | Pulse Modulator | |
JP6825460B2 (en) | Power supply | |
JP6354503B2 (en) | Power conversion system | |
JP7046776B2 (en) | Power supply | |
WO2018042896A1 (en) | Power conversion device | |
EP2719069B1 (en) | Method of controlling a dc/ac converter | |
JP2022132132A (en) | DCDC converter and DC power supply | |
JP2020129948A (en) | Power supply | |
JP5411868B2 (en) | Method for controlling switch mode power supply and corresponding power supply | |
CN118017814A (en) | Modulation for extending zero voltage switching margin of dual active bridge converters | |
TW201735487A (en) | Improved recharging device for recharging electrical equipment, particularly an electric vehicle | |
JPH07312865A (en) | Partial resonance type switching power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7079134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |