JP7079134B2 - Power supply and control method of power supply - Google Patents

Power supply and control method of power supply Download PDF

Info

Publication number
JP7079134B2
JP7079134B2 JP2018083579A JP2018083579A JP7079134B2 JP 7079134 B2 JP7079134 B2 JP 7079134B2 JP 2018083579 A JP2018083579 A JP 2018083579A JP 2018083579 A JP2018083579 A JP 2018083579A JP 7079134 B2 JP7079134 B2 JP 7079134B2
Authority
JP
Japan
Prior art keywords
value
duty ratio
battery circuit
range
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018083579A
Other languages
Japanese (ja)
Other versions
JP2019193425A (en
Inventor
成晶 後藤
直樹 柳沢
修二 戸村
恭佑 種村
賢樹 岡村
嘉崇 新見
健治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2018083579A priority Critical patent/JP7079134B2/en
Publication of JP2019193425A publication Critical patent/JP2019193425A/en
Application granted granted Critical
Publication of JP7079134B2 publication Critical patent/JP7079134B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/72—Electric energy management in electromobility

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、複数の電池回路モジュールを備えた電源装置、及びこの電源装置の制御方法に関する。 The present invention relates to a power supply device including a plurality of battery circuit modules and a control method for the power supply device.

様々な電源装置が知られており、例えば、ハイブリッド車両や電動車両における走行モータの駆動に用いられる電源装置では、電池の電圧を昇圧コンバータで昇圧してインバータに入力している。 Various power supply devices are known. For example, in a power supply device used for driving a traveling motor in a hybrid vehicle or an electric vehicle, the voltage of a battery is boosted by a boost converter and input to an inverter.

特に、特許文献１には、バッテリ等の電池からの直流電圧をスイッチング素子のスイッチングによりＤＣ／ＤＣ変換して、走行モータに出力するＤＣ／ＤＣコンバータと、ＤＣ／ＤＣコンバータの損失特性に基づいてスイッチング素子のスイッチング周波数を設定する周波数設定手段と、この設定された周波数に基づきスイッチング素子をスイッチング制御する制御手段とを備えた電源装置が記載されている。この電源装置によれば、ＤＣ／ＤＣコンバータの損失を小さくするスイッチング周波数を設定することにより、ＤＣ／ＤＣコンバータを効率良く駆動することができる。 In particular, Patent Document 1 describes a DC / DC converter that converts a DC voltage from a battery such as a battery into DC / DC by switching of a switching element and outputs the DC voltage to a traveling motor, and based on the loss characteristics of the DC / DC converter. A power supply device including a frequency setting means for setting a switching frequency of a switching element and a control means for switching and controlling the switching element based on the set frequency is described. According to this power supply device, the DC / DC converter can be efficiently driven by setting the switching frequency that reduces the loss of the DC / DC converter.

特開２００３－１１６２８０号公報Japanese Patent Application Laid-Open No. 2003-116280

特許文献１に記載の電源装置において、スイッチング素子やＤＣ／ＤＣコンバータに用いられる昇圧用リアクトルは、必要とされる電流容量や出力電圧に応じて設計される。また、それを収納する筐体も、使用する部品の大きさに応じて設計される。このため、スイッチング素子や昇圧用リアクトル、また、これらに関係する周辺部品等は、必要とされる電流容量や出力電圧に基づいて毎回、設計する必要がある。 In the power supply device described in Patent Document 1, the boosting reactor used for the switching element and the DC / DC converter is designed according to the required current capacity and output voltage. The housing for storing it is also designed according to the size of the parts used. Therefore, it is necessary to design the switching element, the step-up reactor, and the peripheral parts related to them each time based on the required current capacity and output voltage.

すなわち、電源装置は、求められる仕様（必要とされる電流容量や出力電圧）に基づいて毎回新たに設計する必要があり汎用性が低かった。また、昇圧のためのＤＣ／ＤＣコンバータが必要である。 That is, the power supply device needs to be newly designed every time based on the required specifications (required current capacity and output voltage), and its versatility is low. In addition, a DC / DC converter for boosting is required.

そこで、本発明では、構成が簡素であり、所望の出力電圧に応じて容易に対応することができる電源装置を提供することを目的とする。 Therefore, it is an object of the present invention to provide a power supply device having a simple configuration and capable of easily responding to a desired output voltage.

第１の本発明は、電池と、前記電池の正極端子と負極端子の間に並列に接続される第１のスイッチング素子と、前記電池と直列に接続される第２のスイッチング素子と、をそれぞれ備える複数の電池回路モジュールを含み、隣り合う前記電池回路モジュール同士の前記正極端子と前記負極端子とを順次接続することで、複数の前記電池回路モジュールを直列に接続した電池回路モジュール群と、前記電池回路モジュールの各々における前記第１のスイッチング素子及び前記第２のスイッチング素子を排他的にオン／オフ駆動させるゲート信号を出力し、前記ゲート信号によって前記電池回路モジュール群から出力される合計電圧を制御する制御回路と、を備え、前記制御回路は、前記第２のスイッチング素子におけるオン時間の割合を示すデューティ比の使用範囲を部分的に制限したデューティ比の指令値を出力する範囲制限部と、前記デューティ比の指令値に応じたデューティ比を有する前記ゲート信号を生成する信号生成部と、を備え、前記信号生成部により生成された前記ゲート信号を、各々の前記電池回路モジュールに対して一定の時間差を設けながら順繰りに出力し、前記デューティ比の指令値に対応する電圧を前記電池回路モジュール群から出力させる制御を行う、電源装置である。 The first invention comprises a battery, a first switching element connected in parallel between the positive and negative terminals of the battery, and a second switching element connected in series with the battery, respectively. A group of battery circuit modules in which a plurality of the battery circuit modules are connected in series by sequentially connecting the positive terminal and the negative terminal of the adjacent battery circuit modules including the plurality of battery circuit modules to be provided, and the said A gate signal for exclusively turning on / off the first switching element and the second switching element in each of the battery circuit modules is output, and the total voltage output from the battery circuit module group by the gate signal is calculated. A control circuit for controlling is provided, and the control circuit includes a range limiting unit that outputs a command value of the duty ratio that partially limits the range of use of the duty ratio indicating the ratio of the on-time in the second switching element. A signal generation unit that generates the gate signal having a duty ratio corresponding to the command value of the duty ratio, and the gate signal generated by the signal generation unit is transmitted to each battery circuit module. It is a power supply device that outputs in sequence while providing a constant time difference, and controls to output a voltage corresponding to the command value of the duty ratio from the battery circuit module group.

また、前記範囲制限部は、前記デューティ比の最小値よりも大きく、かつ、前記デューティ比の最大値を下回る第１の値よりも小さい範囲である第１の制限範囲を使用せず、前記合計電圧の目標値として、前記第１の制限範囲内にある前記デューティ比の要求値が入力された場合、前記最小値又は前記第１の値のいずれか一方を、前記デューティ比の指令値として前記信号生成部に対して出力してもよい。 Further, the range limiting unit does not use the first limiting range, which is a range larger than the minimum value of the duty ratio and smaller than the first value below the maximum value of the duty ratio, and the total is described. When the required value of the duty ratio within the first limitation range is input as the target value of the voltage, either the minimum value or the first value is used as the command value of the duty ratio. It may be output to a signal generator.

また、前記範囲制限部は、前記デューティ比の最小値を上回る第２の値よりも大きく、かつ前記デューティ比の最大値よりも小さい範囲である第２の制限範囲を使用せず、前記合計電圧の目標値として、前記第２の制限範囲内にある前記デューティ比の要求値が入力された場合、前記第２の値又は前記最大値のいずれか一方を、前記デューティ比の指令値として前記信号生成部に対して出力してもよい。 Further, the range limiting unit does not use the second limiting range, which is a range larger than the second value exceeding the minimum value of the duty ratio and smaller than the maximum value of the duty ratio, and the total voltage is not used. When the required value of the duty ratio within the second limitation range is input as the target value of, either the second value or the maximum value is used as the command value of the duty ratio of the signal. It may be output to the generator.

また、前記範囲制限部は、前記デューティ比の要求値が入力周期毎に入力される場合、前記デューティ比の指令値の時間平均が、前記デューティ比の要求値の時間平均に許容範囲内で等しくなるように前記デューティ比の指令値を逐次決定してもよい。 Further, in the range limiting unit, when the required value of the duty ratio is input for each input cycle, the time average of the command value of the duty ratio is equal to the time average of the required value of the duty ratio within an allowable range. The command value of the duty ratio may be sequentially determined so as to be.

また、前記範囲制限部は、前記デューティ比の要求値と前記デューティ比の指令値の間の偏差の時間積算値を前記入力周期毎に算出し、前記時間積算値が所定範囲内に収まるように前記デューティ比の指令値を逐次決定してもよい。 Further, the range limiting unit calculates a time-integrated value of the deviation between the required value of the duty ratio and the command value of the duty ratio for each input cycle, so that the time-integrated value falls within a predetermined range. The command value of the duty ratio may be sequentially determined.

また、前記信号生成部は、一定時間の遅延を順次与えながら前記ゲート信号を上流側から下流側にわたって伝達する、互いに直列接続された２つ以上の遅延回路を備え、各々の前記電池回路モジュールは、前記ゲート回路及び前記２つ以上の遅延回路のうちいずれか１つの回路の出力側に択一的に接続されていてもよい。 Further, the signal generation unit includes two or more delay circuits connected in series with each other to transmit the gate signal from the upstream side to the downstream side while sequentially giving a delay for a certain period of time, and each of the battery circuit modules , The gate circuit and the output side of any one of the two or more delay circuits may be selectively connected.

第２の本発明は、電池と、前記電池の正極端子と負極端子の間に並列に接続される第１のスイッチング素子と、前記電池と直列に接続される第２のスイッチング素子と、をそれぞれ備える複数の電池回路モジュールを含み、隣り合う前記電池回路モジュール同士の前記正極端子と前記負極端子とを順次接続することで、複数の前記電池回路モジュールを直列に接続した電池回路モジュール群と、前記電池回路モジュールの各々における前記第１のスイッチング素子及び前記第２のスイッチング素子を排他的にオン／オフ駆動させるゲート信号を出力し、前記ゲート信号によって前記電池回路モジュール群から出力される電圧を制御する制御回路と、を備える電源装置に関して、前記第２のスイッチング素子におけるオン時間の割合を示すデューティ比の使用範囲を部分的に制限したデューティ比の指令値を出力する制限ステップと、前記デューティ比の指令値に応じたデューティ比を有し、前記第１のスイッチング素子及び前記第２のスイッチング素子を排他的にオン／オフ駆動させるゲート信号を生成する生成ステップと、生成された前記ゲート信号を各々の前記電池回路モジュールに対して一定の時間差を設けながら順繰りに出力し、前記デューティ比の指令値に対応する電圧を前記電池回路モジュール群から出力させる制御を行う制御ステップと、を備える電源装置の制御方法である。 The second invention comprises a battery, a first switching element connected in parallel between the positive and negative terminals of the battery, and a second switching element connected in series with the battery, respectively. A group of battery circuit modules in which a plurality of the battery circuit modules are connected in series by sequentially connecting the positive terminal and the negative terminal of the adjacent battery circuit modules including the plurality of battery circuit modules to be provided, and the said A gate signal for exclusively turning on / off the first switching element and the second switching element in each of the battery circuit modules is output, and the voltage output from the battery circuit module group is controlled by the gate signal. A limiting step for outputting a duty ratio command value that partially limits the range of use of the duty ratio indicating the ratio of the on-time in the second switching element, and the duty ratio. A generation step of generating a gate signal having a duty ratio corresponding to the command value of the above and driving the first switching element and the second switching element exclusively on / off, and the generated gate signal. A power supply device including a control step for sequentially outputting each battery circuit module with a certain time difference and controlling the voltage corresponding to the command value of the duty ratio to be output from the battery circuit module group. It is a control method of.

本発明によれば、構成が簡素であり、所望の出力電圧に応じて容易に対応することができる、すなわち、汎用性が高い電源装置を得ることができる。 According to the present invention, it is possible to obtain a power supply device having a simple structure and easily responding to a desired output voltage, that is, having high versatility.

第１の実施形態における電源装置の概略ブロック図である。It is a schematic block diagram of the power supply device in 1st Embodiment. 電池回路モジュールの概略動作図である。It is a schematic operation diagram of a battery circuit module. 電池回路モジュールの動作を説明するタイムチャートである。It is a time chart explaining the operation of a battery circuit module. 電池回路モジュールの動作説明図であり、（ａ）は第１のスイッチング素子がＯＮ、第２のスイッチング素子がＯＦＦした状態を示し、（ｂ）は第１のスイッチング素子がＯＦＦ、第２のスイッチング素子がＯＮした状態を示す。It is an operation explanatory diagram of the battery circuit module, (a) shows the state which the 1st switching element is ON, the 2nd switching element is OFF, (b) is the state which the 1st switching element is OFF, the 2nd switching. Indicates a state in which the element is turned on. 電源装置全体の動作を説明するタイムチャートである。It is a time chart explaining the operation of the whole power supply device. 遅延回路の入出力特性の一例を示す波形図である。It is a waveform diagram which shows an example of the input / output characteristic of a delay circuit. デューティ比に関する各種範囲の定義を説明する図である。It is a figure explaining the definition of various ranges about a duty ratio. 範囲制限部の動作を説明するフローチャートである。It is a flowchart explaining the operation of the range limiting part. 第１の制限範囲内にある要求値が与えられた場合における、指令値の算出結果を時系列的に示す図である。It is a figure which shows the calculation result of the command value in time series when the required value within the first limitation range is given. 第２の制限範囲内にある要求値が与えられた場合における、指令値の算出結果を時系列的に示す図である。It is a figure which shows the calculation result of the command value in time series when the required value within the 2nd limitation range is given. 第２の実施形態における電源装置の概略ブロック図である。It is a schematic block diagram of the power supply device in 2nd Embodiment. 電池回路モジュールの変形例を説明する概略構成図である。It is a schematic block diagram explaining the modification of the battery circuit module.

［第１の実施形態］
第１の実施形態における電源装置１について、図１～図１０を参照しながら説明する。 [First Embodiment]
The power supply device 1 according to the first embodiment will be described with reference to FIGS. 1 to 10.

＜電源装置１の構成＞
図１は、第１の実施形態における電源装置１の概略ブロック図を示している。この電源装置１は、複数（例えば、Ｎ個）の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・と、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・にゲート信号を出力して電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・をＯＮ・ＯＦＦ駆動する制御回路１１とを備えている。各々の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の構成は同様であるので、１つの電池回路モジュール１０ａの構成及び駆動について説明する。 <Configuration of power supply device 1>
FIG. 1 shows a schematic block diagram of the power supply device 1 according to the first embodiment. The power supply device 1 outputs a gate signal to a plurality of (for example, N) battery circuit modules 10a, 10b, 10c, ..., And battery circuit modules 10a, 10b, 10c, ..., And the battery circuit module. It is provided with a control circuit 11 that drives ON / OFF of 10a, 10b, 10c, .... Since the configurations of the respective battery circuit modules 10a, 10b, 10c, ... Are the same, the configuration and drive of one battery circuit module 10a will be described.

電池回路モジュール１０ａは、複数の電池セルが直列接続されてなる電池Ｂと、電池Ｂの正極端子（以下、端子ＴＰ）と、電池Ｂの負極端子（以下、端子ＴＮ）と、端子ＴＰ，ＴＮの間に並列に接続される第１のスイッチング素子ＳＷ１と、電池Ｂと直列に接続される第２のスイッチング素子ＳＷ２と、電池Ｂと第２のスイッチング素子ＳＷ２との間に配設されるチョークコイルＬと、電池Ｂと並列に接続されるコンデンサＣとを備えている。 The battery circuit module 10a includes a battery B in which a plurality of battery cells are connected in series, a positive electrode terminal (hereinafter, terminal TP) of the battery B, a negative electrode terminal (hereinafter, terminal TN) of the battery B, and terminals TP, TN. A choke disposed between the first switching element SW1 connected in parallel between the batteries B, the second switching element SW2 connected in series with the battery B, and the battery B and the second switching element SW2. It includes a coil L and a capacitor C connected in parallel with the battery B.

第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は、電界効果トランジスタとしてのＭＯＳ－ＦＥＴである。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は、制御回路１１からのゲート信号によってスイッチング動作される。なお、スイッチング動作可能な素子であれば、ＭＯＳ－ＦＥＴ以外のスイッチング素子を使用することもできる。 The first switching element SW1 and the second switching element SW2 are MOS-FETs as field effect transistors. The first switching element SW1 and the second switching element SW2 are switched by the gate signal from the control circuit 11. A switching element other than the MOS-FET can also be used as long as it is an element capable of switching operation.

また、ここでは電池Ｂとして二次電池を使用しているので、内部抵抗損失の増加による電池Ｂの劣化を抑制するため、電池Ｂ、チョークコイルＬ及びコンデンサＣによってＲＬＣフィルタを形成して電流の平滑化を図っている。 Further, since the secondary battery is used as the battery B here, in order to suppress the deterioration of the battery B due to the increase in the internal resistance loss, an RLC filter is formed by the battery B, the choke coil L and the capacitor C to generate a current. We are trying to smooth it.

なお、電池回路モジュール１０ａの端子ＴＮは、電池回路モジュール１０ｂの端子ＴＰに接続されている。これと同様に、隣り合う電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・同士の端子ＴＰと端子ＴＮとは順次接続されている。つまり、Ｎ個の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・は直列接続されており、電池回路モジュール群１００を構成している。電池回路モジュール群１００は、２つの出力端子Ｖ＋，Ｖ－の間に電圧を出力する。 The terminal TN of the battery circuit module 10a is connected to the terminal TP of the battery circuit module 10b. Similarly, the terminal TP and the terminal TN of the adjacent battery circuit modules 10a, 10b, 10c, ... Are sequentially connected to each other. That is, the N battery circuit modules 10a, 10b, 10c, ... Are connected in series to form the battery circuit module group 100. The battery circuit module group 100 outputs a voltage between the two output terminals V + and V−.

制御回路１１は、Ｎ個の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の動作をそれぞれ制御することで、電池回路モジュール群１００から出力される合計電圧を制御する。この制御回路１１は、デューティ比Ｄの使用範囲を部分的に制限した指令値Ｄｃｏｍを出力する範囲制限部１２と、指令値Ｄｃｏｍに応じたデューティ比を有するゲート信号を生成する信号生成部１３と、を含んで構成される。なお、指令値Ｄｃｏｍの定義及び範囲制限部１２の機能については後述する。 The control circuit 11 controls the total voltage output from the battery circuit module group 100 by controlling the operation of each of the N battery circuit modules 10a, 10b, 10c, .... The control circuit 11 has a range limiting unit 12 that outputs a command value D com that partially limits the range of use of the duty ratio D, and a signal generation unit that generates a gate signal having a duty ratio according to the command value D com . 13 and. The definition of the command value D com and the function of the range limiting unit 12 will be described later.

信号生成部１３は、矩形波のゲート信号を生成するゲート回路１４と、互いに直列接続された少なくとも２つ（ここでは、Ｎ個）の遅延回路１５ａ，１５ｂ，１５ｃ，・・・とから構成される。ゲート回路１４の出力側は、電池回路モジュール群１００を構成するＮ個の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・のうちの最上流側の電池回路モジュール１０ａに接続されている。 The signal generation unit 13 is composed of a gate circuit 14 that generates a rectangular wave gate signal, and at least two delay circuits 15a, 15b, 15c, ... Connected in series with each other. Rectangle. The output side of the gate circuit 14 is connected to the battery circuit module 10a on the most upstream side of the N battery circuit modules 10a, 10b, 10c, ... Which constitute the battery circuit module group 100.

遅延回路１５ａ，１５ｂ，１５ｃ，・・・は、入力されたゲート信号を予め定められた時間（以下、遅延時間ｔｄという）遅延させて出力する回路である。遅延回路１５ａ，１５ｂ，１５ｃ，・・・は、電気的な回路構成としては制御回路１１に含まれているが、対応する電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・と一体化したハードウェア構成を有してもよい。例えば、一点鎖線Ｍで示すように、遅延回路１５ｂと電池回路モジュール１０ｂとを一体化（モジュール化）して構成されている。 The delay circuits 15a, 15b, 15c, ... Are circuits that delay the input gate signal by a predetermined time (hereinafter referred to as delay time dt ) and output the signal. The delay circuits 15a, 15b, 15c, ... Are included in the control circuit 11 as an electrical circuit configuration, but are integrated with the corresponding battery circuit modules 10a, 10b, 10c, .... It may have a configuration. For example, as shown by the alternate long and short dash line M, the delay circuit 15b and the battery circuit module 10b are integrated (modularized).

＜電池回路モジュール１０ａの単体動作＞
次に、電池回路モジュール１０ａの単体動作について図２～図４を参照して説明する。図２は電池回路モジュール１０ａの概略動作図を、図３は電池回路モジュール１０ａの動作に関するタイムチャートを、図４は電池回路モジュール１０ａの動作説明図をそれぞれ示している。 <Single operation of battery circuit module 10a>
Next, the operation of the battery circuit module 10a as a single unit will be described with reference to FIGS. 2 to 4. FIG. 2 shows a schematic operation diagram of the battery circuit module 10a, FIG. 3 shows a time chart relating to the operation of the battery circuit module 10a, and FIG. 4 shows an operation explanatory diagram of the battery circuit module 10a.

図２において、第１のスイッチング素子ＳＷ１はノーマリーオン型のスイッチング素子であり、第２のスイッチング素子ＳＷ２はノーマリーオフ型のスイッチング素子である。この場合、電池回路モジュール１０ａの初期状態、すなわち、ゲート信号が出力されていない状態では、第１のスイッチング素子ＳＷ１はＯＮ状態、第２のスイッチング素子ＳＷ２はＯＦＦ状態となっている。 In FIG. 2, the first switching element SW1 is a normally-on type switching element, and the second switching element SW2 is a normally-off type switching element. In this case, in the initial state of the battery circuit module 10a, that is, in the state where the gate signal is not output, the first switching element SW1 is in the ON state and the second switching element SW2 is in the OFF state.

そして、制御回路１１（より詳しくは、ゲート回路１４）からゲート信号が電池回路モジュール１０ａに入力されると、電池回路モジュール１０ａはパルス幅変調（ＰＷＭ；Pulse Width Modulation）制御によってスイッチング動作する。このスイッチング動作は、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２とを排他的にＯＮ／ＯＦＦすることによって行われる。 Then, when a gate signal is input to the battery circuit module 10a from the control circuit 11 (more specifically, the gate circuit 14), the battery circuit module 10a switches by pulse width modulation (PWM) control. This switching operation is performed by exclusively turning on / off the first switching element SW1 and the second switching element SW2.

図３において、符号Ｐ１は、電池回路モジュール１０ａを駆動するゲート信号を、符号Ｐ２は、第１のスイッチング素子ＳＷ１のＯＮ・ＯＦＦ状態を、符号Ｐ３は、第２のスイッチング素子ＳＷ２のＯＮ・ＯＦＦ状態を、符号Ｐ４は、電池回路モジュール１０ａからの出力電圧をそれぞれ示している。 In FIG. 3, reference numeral P1 is a gate signal for driving the battery circuit module 10a, reference numeral P2 is an ON / OFF state of the first switching element SW1, and reference numeral P3 is an ON / OFF state of the second switching element SW2. The state is indicated by reference numeral P4, and the output voltage from the battery circuit module 10a is indicated.

図３の符号Ｐ１で示すように、ゲート回路１４からゲート信号が出力されると、このゲート信号に応じて、電池回路モジュール１０ａの第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２が駆動される。第１のスイッチング素子ＳＷ１は、ゲート信号の立ち上がりに応じて、ＯＮ状態からＯＦＦ状態に切り替わる。その後、第１のスイッチング素子ＳＷ１は、ゲート信号の立ち下がりから僅かな時間（デッドタイムδｔ）遅れて、ＯＦＦ状態からＯＮ状態に切り替わる（符号Ｐ２参照）。 As shown by reference numeral P1 in FIG. 3, when a gate signal is output from the gate circuit 14, the first switching element SW1 and the second switching element SW2 of the battery circuit module 10a are driven in response to the gate signal. Ru. The first switching element SW1 switches from the ON state to the OFF state according to the rising edge of the gate signal. After that, the first switching element SW1 switches from the OFF state to the ON state with a slight time delay (dead time δt) from the fall of the gate signal (see reference numeral P2).

一方、第２のスイッチング素子ＳＷ２は、ゲート信号の立ち上がりから僅かな時間（デッドタイムδｔ）遅れて、ＯＦＦ状態からＯＮ状態に切り替わる。その後、第２のスイッチング素子ＳＷ２は、ゲート信号の立ち下がりと同時に、ＯＮ状態からＯＦＦ状態に切り替わる（符号Ｐ３参照）。このように、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２とは交互にＯＮ・ＯＦＦ動作する。 On the other hand, the second switching element SW2 switches from the OFF state to the ON state with a slight time delay (dead time δt) from the rise of the gate signal. After that, the second switching element SW2 switches from the ON state to the OFF state at the same time as the fall of the gate signal (see reference numeral P3). In this way, the first switching element SW1 and the second switching element SW2 operate alternately on and off.

なお、デッドタイムδｔは、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２とを同時に動作させないように設けられている。すなわち、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２とが同時にＯＮして短絡することを防止している。このデッドタイムδｔは、例えば、１００ｎｓに設定しているが、適宜設定することができる。なお、デッドタイムδｔの間は、ダイオードを還流し、その還流したダイオードと並列にあるスイッチング素子がＯＮしたときと同じ状態になる。 The dead time δt is provided so that the first switching element SW1 and the second switching element SW2 do not operate at the same time. That is, it is prevented that the first switching element SW1 and the second switching element SW2 are turned on at the same time and short-circuited. This dead time δt is set to, for example, 100 ns, but it can be set as appropriate. During the dead time δt, the diode is refluxed, and the state is the same as when the switching element in parallel with the refluxed diode is turned on.

そして、この動作によって、電池回路モジュール１０ａは、図３の符号Ｐ４で示すように、ゲート信号がＯＦＦ時（すなわち、第１のスイッチング素子ＳＷ１がＯＮ状態、第２のスイッチング素子ＳＷ２がＯＦＦ状態）では、コンデンサＣは、電池回路モジュール１０ａの端子ＴＰから切り離される。その結果、図４（ａ）に示す「スルー状態」になることで、電池回路モジュール１０ａの電池Ｂ（コンデンサＣ）がバイパスされる。 Then, by this operation, as shown by reference numeral P4 in FIG. 3, the battery circuit module 10a is in the OFF state when the gate signal is OFF (that is, the first switching element SW1 is in the ON state and the second switching element SW2 is in the OFF state). Then, the capacitor C is separated from the terminal TP of the battery circuit module 10a. As a result, the “through state” shown in FIG. 4A causes the battery B (capacitor C) of the battery circuit module 10a to be bypassed.

また、ゲート信号がＯＮ時（すなわち、第１のスイッチング素子ＳＷ１がＯＦＦ状態、第２のスイッチング素子ＳＷ２がＯＮ状態）では、コンデンサＣは、電池回路モジュール１０ａの端子ＴＰに接続される。その結果、図４（ｂ）に示す「接続状態」になることで、電池回路モジュール１０ａの電圧（モジュール電圧Ｖｍｏｄ）がコンデンサＣを介して、端子ＴＰ，ＴＮの間に出力される。 Further, when the gate signal is ON (that is, the first switching element SW1 is in the OFF state and the second switching element SW2 is in the ON state), the capacitor C is connected to the terminal TP of the battery circuit module 10a. As a result, in the "connected state" shown in FIG. 4B, the voltage of the battery circuit module 10a (module voltage V mod ) is output between the terminals TP and TN via the capacitor C.

＜電源装置１の全体動作＞
次に、電源装置１の全体動作について説明する。上述した通り、ゲート回路１４から電池回路モジュール１０ａにゲート信号が出力されると、電池回路モジュール１０ａが駆動され、電池回路モジュール１０ａの電圧（モジュール電圧Ｖｍｏｄ）が端子ＴＰ，ＴＮの間に出力される。また、ゲート回路１４からのゲート信号は、遅延回路１５ａにより遅延時間ｔｄだけ遅延された後、隣り合う電池回路モジュール１０ｂに入力される。 <Overall operation of power supply device 1>
Next, the overall operation of the power supply device 1 will be described. As described above, when the gate signal is output from the gate circuit 14 to the battery circuit module 10a, the battery circuit module 10a is driven and the voltage (module voltage V mod ) of the battery circuit module 10a is output between the terminals TP and TN. Will be done. Further, the gate signal from the gate circuit 14 is delayed by the delay circuit 15a by the delay time dt, and then input to the adjacent battery circuit modules 10b .

遅延回路１５ａから電池回路モジュール１０ｂにゲート信号が出力されると、電池回路モジュール１０ｂが駆動され、電池回路モジュール１０ｂの電圧（モジュール電圧Ｖｍｏｄ）が端子ＴＰ，ＴＮの間に出力される。また、遅延回路１５ａからのゲート信号は、遅延回路１５ｂにより遅延時間ｔｄ（通算時間は２ｔｄ）だけ遅延された後、隣り合う電池回路モジュール１０ｃに入力される。 When the gate signal is output from the delay circuit 15a to the battery circuit module 10b, the battery circuit module 10b is driven, and the voltage (module voltage V mod ) of the battery circuit module 10b is output between the terminals TP and TN. Further, the gate signal from the delay circuit 15a is delayed by the delay circuit 15b by the delay time dt (total time is 2 dt ), and then input to the adjacent battery circuit modules 10c.

以下、同様にして、Ｎ個の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・は、一定の時間差が設けられたゲート信号により順次駆動（つまり、スイープ駆動）され、ＯＮ・ＯＦＦ状態に応じた電圧が各々の端子ＴＰ，ＴＮの間に順次出力される。その結果、電源装置１は、Ｎ個の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・からの合計電圧を出力端子Ｖ＋，Ｖ－の間に出力する。 Hereinafter, in the same manner, the N battery circuit modules 10a, 10b, 10c, ... Are sequentially driven (that is, sweep driven) by a gate signal provided with a certain time difference, and correspond to the ON / OFF state. The voltage is sequentially output between the respective terminals TP and TN. As a result, the power supply device 1 outputs the total voltage from the N battery circuit modules 10a, 10b, 10c, ... Between the output terminals V +, V-.

図５は、電源装置１の全体動作を説明するタイムチャートを示している。符号Ｅ１は、第１のスイッチング素子ＳＷ１がＯＦＦ状態であり、第２のスイッチング素子ＳＷ２がＯＮ状態であり、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・が端子ＴＰ，ＴＮ間に電圧を出力している状態（接続状態）を示している。符号Ｅ２は、第１のスイッチング素子ＳＷ１がＯＮ状態であり、第２のスイッチング素子ＳＷ２がＯＦＦ状態であり、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・が端子ＴＰ，ＴＮ間に電圧を出力していない状態（スルー状態）を示している。 FIG. 5 shows a time chart illustrating the overall operation of the power supply device 1. Reference numeral E1 is such that the first switching element SW1 is in the OFF state, the second switching element SW2 is in the ON state, and the battery circuit modules 10a, 10b, 10c, ... Output a voltage between the terminals TP and TN. Indicates the status (connection status). Reference numeral E2 is such that the first switching element SW1 is in the ON state, the second switching element SW2 is in the OFF state, and the battery circuit modules 10a, 10b, 10c, ... Output a voltage between the terminals TP and TN. Indicates a non-existing state (through state).

電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・は、矩形のゲート信号に応じて、一定の時間差（遅延時間ｔｄ）を設けながら上流側から下流側にわたってスイープ駆動されている。ここでは、ゲート信号の１周期分の動作を示しているが、実際には、制御回路１１は、ゲート信号の周期Ｔ毎にＯＮ時間Ｔｏｎ（後述するデューティ比Ｄ）を変化させながらスイープ動作を継続する。 The battery circuit modules 10a, 10b , 10c, ... Are sweep-driven from the upstream side to the downstream side while providing a constant time difference (delay time dt) according to the rectangular gate signal. Here, the operation for one cycle of the gate signal is shown, but in reality, the control circuit 11 sweeps while changing the ON time Ton (duty ratio D described later) for each cycle T of the gate signal. To continue.

周期Ｔは、Ｎ個の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の遅延時間ｔｄの合計時間（Ｎ×ｔｄ）に相当する。この遅延時間ｔｄは、電源装置１に求められる仕様に応じて適宜設定することができる。例えば、遅延時間ｔｄが長いほどゲート信号の周波数が低くなり、遅延時間ｔｄが短いほどゲート信号の周波数が高くなる。 The period T corresponds to the total time (N × t d ) of the delay times t d of the N battery circuit modules 10a, 10b, 10c, .... The delay time t d can be appropriately set according to the specifications required for the power supply device 1. For example, the longer the delay time t d , the lower the frequency of the gate signal, and the shorter the delay time t d , the higher the frequency of the gate signal.

ＯＮ時間Ｔｏｎは、各々の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・における第２のスイッチング素子ＳＷ２のＯＮ時間に相当し、周期Ｔ及びデューティ比Ｄを用いて、Ｔｏｎ＝Ｄ・Ｔと表現される。このデューティ比Ｄは、第２のスイッチング素子ＳＷ２のＯＮ時間の割合（Ｔｏｎ／Ｔ）を示すとともに、電池回路モジュール群１００から出力される合計電圧に対応する。例えば、チョッパ回路で一般的に用いられる公知の補正技術（例えば、フィードバック制御又はフィードフォワード制御）を用いてデューティ比Ｄを補正することで、上記したデッドタイムδｔ（図３参照）に相当するずれ量を相殺してもよい。 The ON time Ton corresponds to the ON time of the second switching element SW2 in each of the battery circuit modules 10a, 10b, 10c, ... It is expressed as. This duty ratio D indicates the ratio (Ton / T) of the ON time of the second switching element SW2, and corresponds to the total voltage output from the battery circuit module group 100. For example, by correcting the duty ratio D using a known correction technique (for example, feedback control or feedforward control) generally used in a chopper circuit, a deviation corresponding to the above-mentioned dead time δt (see FIG. 3) is obtained. The amount may be offset.

なお、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・におけるモジュール電圧Ｖｍｏｄがすべて互いに等しい場合、デューティ比Ｄは、電池回路モジュール群１００から出力される合計電圧に概ね比例する。このとき、デューティ比Ｄは、この合計電圧を［０，１］に正規化した値（正規化済みの電圧値）を示す。 When the module voltages V mods in the battery circuit modules 10a, 10b, 10c, ... Are all equal to each other, the duty ratio D is substantially proportional to the total voltage output from the battery circuit module group 100. At this time, the duty ratio D indicates a value (normalized voltage value) obtained by normalizing this total voltage to [0,1].

デューティ比Ｄが、有理分数Ｄ＝ｉ／Ｎ（ｉ＝０，１，・・・・，Ｎ）で表現される場合、ＯＮ・ＯＦＦ状態がインフェーズ（in-phase）で切り替えられる。つまり、電池回路モジュール１０ａが「スルー状態」から「接続状態」に切り替わると同時に、別の電池回路モジュールが「接続状態」から「スルー状態」に切り替わる。この結果、一定のデューティ比Ｄを与え続けた場合、接続状態のモジュール数が常に一定（ｉ個）に保たれるので、電池回路モジュール群１００から出力される合計電圧は一定になる。 When the duty ratio D is expressed by a rational fraction D = i / N (i = 0,1, ..., N), the ON / OFF state is switched in-phase. That is, at the same time that the battery circuit module 10a switches from the "through state" to the "connected state", another battery circuit module switches from the "connected state" to the "through state". As a result, when a constant duty ratio D is continuously applied, the number of modules in the connected state is always kept constant (i), so that the total voltage output from the battery circuit module group 100 becomes constant.

ところが、デューティ比Ｄが、有理分数Ｄ＝ｉ／Ｎで表現されない場合、ＯＮ・ＯＦＦ状態がアウトフェーズ（out-phase）で切り替えられる。この結果、一定のデューティ比Ｄを与え続けた場合であっても、接続状態のモジュール数が［ＮＤ］個又は（［ＮＤ］＋１）個のうちいずれか一方になる。ここで、ガウス記号［・］は、括弧内の値の整数部分（つまり、括弧内の値を超えない最大の整数）を示している。 However, when the duty ratio D is not expressed by a rational fraction D = i / N, the ON / OFF state is switched in the out-phase. As a result, even when a constant duty ratio D is continuously applied, the number of modules in the connected state is either [ND] or ([ND] + 1). Here, the Gaussian symbol [・] indicates the integer part of the value in parentheses (that is, the maximum integer that does not exceed the value in parentheses).

このとき、電池回路モジュール群１００から出力される合計電圧は、最短の場合は（ｔｄ＝Ｔ／Ｎ）の時間間隔で変動してしまう。ところが、Ｎの値が十分大きい場合（例えば、数十～数百個オーダ）、電池回路モジュール群１００の寄生インダクタンスは無視できない程度に大きくなる。上記した合計電圧の変動は、この寄生インダクタンスに起因するローパスフィルタ（ＬＰＦ）効果を受けて平滑化されるので、時間平均としてデューティ比Ｄに相当する出力電圧（中間的・連続的な電圧レベル）が得られる。 At this time, the total voltage output from the battery circuit module group 100 fluctuates at the time interval of (t d = T / N) in the shortest case. However, when the value of N is sufficiently large (for example, on the order of several tens to several hundreds), the parasitic inductance of the battery circuit module group 100 becomes so large that it cannot be ignored. Since the above-mentioned fluctuation of the total voltage is smoothed by the low-pass filter (LPF) effect caused by this parasitic inductance, the output voltage (intermediate / continuous voltage level) corresponding to the duty ratio D as a time average. Is obtained.

次に、具体例について説明する。図５において、例えば、所望の合計電圧が４００Ｖ（Ｖｓｕｍ＝４００［Ｖ］）、電池回路モジュール１０ａの電圧が１５Ｖ（Ｖｍｏｄ＝１５［Ｖ］）、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の個数が４０個（Ｎ＝４０［個］）、ゲート信号の時間差が２００ｎｓ（ｔｄ＝２００［ｎｓ］）であるとする。 Next, a specific example will be described. In FIG. 5, for example, the desired total voltage is 400 V (V sum = 400 [V]), the voltage of the battery circuit module 10a is 15 V (V mod = 15 [V]), and the battery circuit modules 10a, 10b, 10c, ... It is assumed that the number of pieces is 40 (N = 40 [pieces]) and the time difference between the gate signals is 200 ns (t d = 200 [ns]).

この数値の例では、ゲート信号の周期Ｔは、Ｔ＝Ｎ・ｔｄ＝４０［個］×２００［ｎｓ］＝８［μｓ］となる。すなわち、ゲート信号の周波数は、１／Ｔ＝１２５ｋＨｚに相当する。また、デューティ比Ｄは、Ｄ＝Ｖｓｕｍ／（Ｎ・Ｖｍｏｄ）＝４００［Ｖ］／（４０［個］×１５［Ｖ］）＝２／３≒０．６７となる。 In the example of this numerical value, the period T of the gate signal is T = N · t d = 40 [pieces] × 200 [ns] = 8 [μs]. That is, the frequency of the gate signal corresponds to 1 / T = 125 kHz. Further, the duty ratio D is D = V sum / (N ・ V mod ) = 400 [V] / (40 [pieces] × 15 [V]) = 2/3 ≈0.67.

電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・をスイープ駆動すると、電源装置１として、図５中、符号Ｆ１で示す矩形波状の出力特性が得られる。この出力特性は、３９０Ｖ（２６個分の電圧），４０５Ｖ（２７個分の電圧）が１：２の出現比率で変動する電圧波形を示している。この変動の最小時間単位は、ｔｄ＝２００ｎｓ（周波数に換算すれば、５ＭＨｚ）に相当する。符号Ｆ１に示す電圧波形はＬＰＦ効果を受けて平滑化されるので、電池回路モジュール群１００は、符号Ｆ２で示すように時間平均された電圧（４００Ｖ）を出力する。 When the battery circuit modules 10a, 10b, 10c, ... Are sweep-driven, the rectangular wavy output characteristic indicated by reference numeral F1 in FIG. 5 can be obtained as the power supply device 1. This output characteristic shows a voltage waveform in which 390V (voltage for 26 pieces) and 405V (voltage for 27 pieces) fluctuate at an appearance ratio of 1: 2. The minimum time unit of this fluctuation corresponds to t d = 200 ns (5 MHz in terms of frequency). Since the voltage waveform indicated by the reference numeral F1 is smoothed by the LPF effect, the battery circuit module group 100 outputs a time-averaged voltage (400V) as indicated by the reference numeral F2.

なお、最上流側の電池回路モジュール１０ａのコンデンサＣには、接続状態の場合に電流が流れるため、図５中符号Ｇ１で示すように、コンデンサ電流波形は矩形波になる。電池ＢとコンデンサＣはＲＬＣフィルタを形成しているので、電源装置１にはフィルタリングされて平滑化された電流が出力される（図５中、符号Ｇ２参照）。このように、すべての電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・において電流波形は同様であり、また、全ての電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・から均等に電流を出力することができる。 Since a current flows through the capacitor C of the battery circuit module 10a on the most upstream side in the connected state, the capacitor current waveform becomes a square wave as shown by reference numeral G1 in FIG. Since the battery B and the capacitor C form an RLC filter, a filtered and smoothed current is output to the power supply device 1 (see reference numeral G2 in FIG. 5). In this way, the current waveforms are the same in all the battery circuit modules 10a, 10b, 10c, ..., And the current is evenly output from all the battery circuit modules 10a, 10b, 10c, .... Can be done.

＜ゲート信号の出力時における問題点＞
図６は、遅延回路１５ａの入出力特性の一例を示す波形図である。符号Ｈ１は入力信号の波形を、符号Ｈ２は出力信号の波形をそれぞれ示している。ここでは、遅延回路１５ａ，１５ｂ，１５ｃ，・・・の構成はすべて同じであり、応答特性もすべて一致することを想定する。 <Problems when outputting gate signals>
FIG. 6 is a waveform diagram showing an example of the input / output characteristics of the delay circuit 15a. Reference numeral H1 indicates a waveform of an input signal, and reference numeral H2 indicates a waveform of an output signal. Here, it is assumed that the configurations of the delay circuits 15a, 15b, 15c, ... Are all the same, and the response characteristics are all the same.

この入力信号は、デューティ比Ｄの時系列として［１］Ｄ＝０．０５、［２］Ｄ＝０．４、［３］Ｄ＝０．９５、［４］Ｄ＝０、を順次与えた場合におけるゲート信号に相当する。機能上の観点から言えば、理想的な遅延回路１５ａは、入力信号の波形を維持したまま一定の時間分（遅延時間ｔｄ）だけ遅延させて出力する。ところが、遅延回路１５ａは、入力信号に含まれる高周波成分を遮断（カットオフ）する応答特性を有するので、高周波成分が減衰した信号を出力することがある。 This input signal sequentially gives [1] D = 0.05, [2] D = 0.4, [3] D = 0.95, and [4] D = 0 as a time series of the duty ratio D. Corresponds to the gate signal in the case. From a functional point of view, the ideal delay circuit 15a outputs the input signal with a delay of a certain amount of time (delay time dt ) while maintaining the waveform of the input signal. However, since the delay circuit 15a has a response characteristic that cuts off the high frequency component contained in the input signal, the delay circuit 15a may output a signal in which the high frequency component is attenuated.

その結果、符号Ｈ２に示すように、破線で示す２つのパルス（１つの山状パルス及び１つの谷状パルス）が消滅した出力波形が得られる。つまり、Ｄ＝０に近いデューティ比Ｄが与えられた場合、電池回路モジュール群１００は、ゲート信号の山状パルスがカットオフされることで、Ｄ＝０に対応する出力動作を行う。同様に、Ｄ＝１に近いデューティ比Ｄが与えられた場合、電池回路モジュール群１００は、ゲート信号の谷状パルスがカットオフされることで、Ｄ＝１に対応する出力動作を行う。つまり、信号生成部１３の回路構成によっては、指令通りの出力が得られない電圧範囲が存在し得るという問題がある。 As a result, as shown by the reference numeral H2, an output waveform in which the two pulses (one mountain-shaped pulse and one valley-shaped pulse) shown by the broken line disappears is obtained. That is, when a duty ratio D close to D = 0 is given, the battery circuit module group 100 performs an output operation corresponding to D = 0 by cutting off the mountain-shaped pulse of the gate signal. Similarly, when a duty ratio D close to D = 1 is given, the battery circuit module group 100 performs an output operation corresponding to D = 1 by cutting off the valley pulse of the gate signal. That is, depending on the circuit configuration of the signal generation unit 13, there is a problem that there may be a voltage range in which the output as instructed cannot be obtained.

そこで、この出力精度の低下に関する問題を考慮しつつ、所望の出力電圧を得るための制御方法を提案する。この制御方法は、具体的には、信号生成部１３によるデューティ比Ｄの使用範囲を部分的に制限することで、ゲート信号の出力再現性の低下を未然に防ぐ方法である。 Therefore, we propose a control method for obtaining a desired output voltage while considering the problem of deterioration of output accuracy. Specifically, this control method is a method of preventing a decrease in the output reproducibility of the gate signal by partially limiting the range of use of the duty ratio D by the signal generation unit 13.

＜範囲制限部１２の動作＞
図７は、デューティ比Ｄに関する各種範囲の定義を説明する図である。信号生成部１３の駆動可能範囲は、［０，１］の範囲、つまり０≦Ｄ≦１で定義される。駆動可能範囲の下限値は、デューティ比Ｄの最小値（Ｄ＝０）に一致する。駆動可能範囲の上限値は、デューティ比Ｄの最大値（Ｄ＝１）に一致する。なお、デューティ比Ｄの使用が一切制限されていない場合、デューティ比Ｄの使用範囲は、駆動可能範囲（０≦Ｄ≦１）に一致する点に留意する。 <Operation of range limiting unit 12>
FIG. 7 is a diagram illustrating definitions of various ranges relating to the duty ratio D. The driveable range of the signal generation unit 13 is defined by the range of [0,1], that is, 0 ≦ D ≦ 1. The lower limit of the driveable range corresponds to the minimum value (D = 0) of the duty ratio D. The upper limit of the driveable range corresponds to the maximum value (D = 1) of the duty ratio D. It should be noted that when the use of the duty ratio D is not restricted at all, the range of use of the duty ratio D corresponds to the driveable range (0 ≦ D ≦ 1).

ところで、駆動可能範囲のうち少なくとも１つの制限範囲が設けられることで、デューティ比Ｄの使用範囲が部分的に制限される。本図の例では、制限範囲は、０＜Ｄ＜Ｄｍｉｎに相当する第１の制限範囲と、Ｄｍａｘ＜Ｄ＜１に相当する第２の制限範囲と、からなる。Ｄｍｉｎは、使用が制限されない部分範囲（以下、非制限範囲という）の下限値に相当し、最大値（Ｄ＝１）を下回る正値（例えば、ｔｃ／Ｔ＋α）である。Ｄｍａｘは、非制限範囲の上限値に相当し、最小値（Ｄ＝０）を上回る正値（例えば、１－ｔｃ／Ｔ－α）である。なお、ｔｃは、遅延回路１５ａ，１５ｂ，１５ｃ・・・のカットオフ周波数に対応する時間であり、αは、正のマージンである。ここでは、０＜Ｄｍｉｎ＜Ｄｍａｘ＜１の大小関係が成り立っている。 By the way, the use range of the duty ratio D is partially limited by providing at least one limit range in the driveable range. In the example of this figure, the limiting range consists of a first limiting range corresponding to 0 <D <D min and a second limiting range corresponding to D max <D <1. D min corresponds to a lower limit value of a partial range (hereinafter referred to as an unrestricted range) whose use is not restricted, and is a positive value (for example, t c / T + α) below the maximum value (D = 1). D max corresponds to the upper limit value of the non-restricted range and is a positive value (for example, 1-t c / T−α) exceeding the minimum value (D = 0). Note that t c is the time corresponding to the cutoff frequency of the delay circuits 15a, 15b, 15c ..., And α is a positive margin. Here, the magnitude relationship of 0 <D min <D max <1 is established.

デューティ比Ｄの使用範囲は、駆動可能範囲（０≦Ｄ≦１）から制限範囲を除いた残りの範囲で定義される。本図の例では、使用範囲は、上述した１つの非制限範囲（Ｄｍｉｎ≦Ｄ≦Ｄｍａｘ）と、２つの非制限値（Ｄ＝０，１）とからなる。この場合、範囲制限部１２は、使用範囲内にあるいずれかの値（Ｄ＝０，Ｄｍｉｎ≦Ｄ≦Ｄｍａｘ，Ｄ＝１）を信号生成部１３に対して出力する。 The usage range of the duty ratio D is defined by the remaining range excluding the limit range from the driveable range (0 ≦ D ≦ 1). In the example of this figure, the range of use consists of one unrestricted range (D min ≤ D ≤ D max ) and two unrestricted values (D = 0, 1) described above. In this case, the range limiting unit 12 outputs any value (D = 0, D min ≦ D ≦ D max , D = 1) within the usage range to the signal generation unit 13.

図８は、範囲制限部１２の動作を説明するフローチャートを示している。以下、範囲制限部１２に入力されるデューティ比Ｄを「要求値Ｄｒｅｑ」といい、範囲制限部１２から出力されるデューティ比Ｄを「指令値Ｄｃｏｍ」という。ここで、要求値Ｄｒｅｑは、電池回路モジュール群１００から出力される合計電圧の目標値であり、制御回路１１によって入力周期（Ｔ）毎に算出される。なお、後述する預入値Ｄｄｅｐｏは、初期状態としてＤｄｅｐｏ＝０と設定されている。 FIG. 8 shows a flowchart illustrating the operation of the range limiting unit 12. Hereinafter, the duty ratio D input to the range limiting unit 12 is referred to as a “required value D req ”, and the duty ratio D output from the range limiting unit 12 is referred to as a “command value D com ”. Here, the required value Dreq is a target value of the total voltage output from the battery circuit module group 100, and is calculated for each input cycle (T) by the control circuit 11. The deposit value D depo , which will be described later, is set to D depo = 0 as an initial state.

ステップＳ１において、範囲制限部１２は、直近に入力された要求値Ｄｒｅｑが、第１の制限範囲内（０＜Ｄｒｅｑ＜Ｄｍｉｎ）にあるか否かを判定する。ステップＳ２において、範囲制限部１２は、上記した要求値Ｄｒｅｑが、第２の制限範囲内（Ｄｍａｘ＜Ｄｒｅｑ＜１）にあるか否かを判定する。例えば、要求値Ｄｒｅｑが使用範囲内にある場合、（ステップＳ１：ＮＯ）及び（ステップＳ２：ＮＯ）を経由して、ステップＳ３に進む。 In step S1, the range limiting unit 12 determines whether or not the most recently input request value D req is within the first limited range (0 <D rec <D min ). In step S2, the range limiting unit 12 determines whether or not the above-mentioned required value D rec is within the second limiting range (D max <D rec <1). For example, when the requested value Dreq is within the usage range, the process proceeds to step S3 via (step S1: NO) and (step S2: NO).

ステップＳ３において、範囲制限部１２は、指令値Ｄｃｏｍに要求値Ｄｒｅｑを代入し（Ｄｃｏｍ＝Ｄｒｅｑ）、得られた指令値Ｄｃｏｍを信号生成部１３（ゲート回路１４）に向けて出力する。つまり、使用範囲内にある要求値Ｄｒｅｑは、値が変更されることなくそのまま用いられる。 In step S3, the range limiting unit 12 substitutes the required value D req into the command value D com (D com = D req ), and directs the obtained command value D com toward the signal generation unit 13 (gate circuit 14). Output. That is, the required value Dreq within the range of use is used as it is without changing the value.

ところで、ステップＳ１に戻って、要求値Ｄｒｅｑが第１の制限範囲内にある場合、具体的には、０＜Ｄｒｅｑ＜Ｄｍｉｎの大小関係を満たす場合（ステップＳ１：ＹＥＳ）、ステップＳ４に進む。 By the way, returning to step S1, when the required value D rec is within the first limiting range, specifically, when the magnitude relationship of 0 <D rec <D min is satisfied (step S1: YES), step S4. Proceed to.

ステップＳ４において、範囲制限部１２は、現時点における預入値Ｄｄｅｐｏに要求値Ｄｒｅｑを加算する（Ｄｄｅｐｏ＝Ｄｄｅｐｏ＋Ｄｒｅｑ）。この預入値Ｄｄｅｐｏは、要求値Ｄｒｅｑと指令値Ｄｃｏｍとの間の偏差を時間積算した値（以下、偏差積算値という）に相当する。この預入値Ｄｄｅｐｏの更新を通じて、要求値Ｄｒｅｑに相当するデューティ比Ｄが預け入れられる。 In step S4, the range limiting unit 12 adds the required value D req to the current deposit value D depo (D depo = D depo + D req ). This deposit value D depo corresponds to a value obtained by time-integrating the deviation between the required value D req and the command value D com (hereinafter referred to as the deviation integrated value). Through the update of the deposit value D depo , the duty ratio D corresponding to the required value D req is deposited.

ステップＳ５において、範囲制限部１２は、ステップＳ４で更新された預入値Ｄｄｅｐｏと下限値Ｄｍｉｎとの間の大小関係を判定する。Ｄｄｅｐｏ＞Ｄｍｉｎの大小関係を満たす場合（ステップＳ５：ＹＥＳ）、ステップＳ６に進む。 In step S5, the range limiting unit 12 determines the magnitude relationship between the deposit value D depo updated in step S4 and the lower limit value D min . When the magnitude relationship of D depo > D min is satisfied (step S5: YES), the process proceeds to step S6.

ステップＳ６において、範囲制限部１２は、指令値Ｄｃｏｍに下限値Ｄｍｉｎを代入し（Ｄｃｏｍ＝Ｄｒｅｑ）、得られた指令値Ｄｃｏｍを信号生成部１３に向けて出力する。そして、次のステップＳ７に進む。 In step S6, the range limiting unit 12 substitutes the lower limit value D min into the command value D com (D com = D rec ), and outputs the obtained command value D com to the signal generation unit 13. Then, the process proceeds to the next step S7.

ステップＳ７において、範囲制限部１２は、ステップＳ４で更新された預入値Ｄｄｅｐｏから、ステップＳ６で選択された指令値Ｄｃｏｍを減算する（Ｄｄｅｐｏ＝Ｄｄｅｐｏ－Ｄｃｏｍ）。この預入値Ｄｄｅｐｏの更新を通じて、下限値Ｄｍｉｎに相当するデューティ比Ｄが払い戻される。 In step S7, the range limiting unit 12 subtracts the command value D com selected in step S6 from the deposit value D depo updated in step S4 (D depo = D depo − D com ). Through the update of the deposit value D depo , the duty ratio D corresponding to the lower limit value D min is refunded.

このように、範囲制限部１２は、合計電圧の目標値として、第１の制限範囲内にある要求値Ｄｒｅｑが入力された場合、第１の制限範囲を使用せずに、使用範囲内にあるいずれかの値を指令値Ｄｃｏｍとして出力する。預入値Ｄｄｅｐｏが下限値Ｄｍｉｎを上回った場合（ステップＳ５：ＹＥＳ）、要求値Ｄｒｅｑに代わって、要求値Ｄｒｅｑから正方向に最も近い下限値Ｄｍｉｎが、指令値Ｄｃｏｍとして選択される。 As described above, when the required value Dreq within the first limiting range is input as the target value of the total voltage, the range limiting unit 12 does not use the first limiting range and within the usage range. One of the values is output as the command value D com . When the deposit value D depo exceeds the lower limit value D min (step S5: YES), the lower limit value D min closest to the positive direction from the required value D req is selected as the command value D com instead of the required value D req . Will be done.

一方、ステップＳ５に戻って、Ｄｄｅｐｏ≦Ｄｍｉｎであり、Ｄｄｅｐｏ＞Ｄｍｉｎの大小関係を満たさない場合（ステップＳ５：ＮＯ）、ステップＳ８に進む。 On the other hand, returning to step S5, when D depo ≤ D min and the magnitude relationship of D depo > D min is not satisfied (step S5: NO), the process proceeds to step S8.

ステップＳ８において、範囲制限部１２は、指令値Ｄｃｏｍに０を代入し（Ｄｃｏｍ＝０）、得られた指令値Ｄｃｏｍを信号生成部１３に向けて出力する。そして、次のステップＳ７に進む。 In step S8, the range limiting unit 12 substitutes 0 for the command value D com (D com = 0), and outputs the obtained command value D com to the signal generation unit 13. Then, the process proceeds to the next step S7.

ステップＳ７において、範囲制限部１２は、ステップＳ４で更新された預入値Ｄｄｅｐｏから、ステップＳ８で選択された指令値Ｄｃｏｍを減算する（Ｄｄｅｐｏ＝Ｄｄｅｐｏ－Ｄｃｏｍ）。ここで、Ｄｃｏｍ＝０（ステップＳ８）が選択された場合、預入値Ｄｄｅｐｏは実質的に更新されない点に留意する。 In step S7, the range limiting unit 12 subtracts the command value D com selected in step S8 from the deposit value D depo updated in step S4 (D depo = D depo − D com ). Note that if D com = 0 (step S8) is selected, the deposit value D depo is not substantially updated.

このように、範囲制限部１２は、合計電圧の目標値として、第１の制限範囲内にある要求値Ｄｒｅｑが入力された場合、第１の制限範囲を使用せずに、使用範囲内にあるいずれかの値を指令値Ｄｃｏｍとして出力する。預入値Ｄｄｅｐｏが下限値Ｄｍｉｎ以下である場合（ステップＳ５：ＮＯ）、要求値Ｄｒｅｑに代わって、要求値Ｄｒｅｑから負方向に最も近い０が、指令値Ｄｃｏｍとして選択される。 As described above, when the required value Dreq within the first limiting range is input as the target value of the total voltage, the range limiting unit 12 does not use the first limiting range and within the usage range. One of the values is output as the command value D com . When the deposit value D depo is equal to or less than the lower limit value D min (step S5: NO), 0 closest to the required value D req in the negative direction is selected as the command value D com instead of the required value D req .

図９は、第１の制限範囲内にある要求値Ｄｒｅｑが与えられた場合における、指令値Ｄｃｏｍの算出結果を時系列的に示している。グラフの横軸は時間（制御実行単位は周期Ｔ）を示すとともに、グラフの縦軸はデューティ比Ｄを示している。太い実線は指令値Ｄｃｏｍの時間遷移を、丸印のプロットは預入値Ｄｄｅｐｏの時間遷移をそれぞれ示している。ここでは、０＜Ｄｒｅｑ＜Ｄｍｉｎの大小関係を満たす一定の要求値Ｄｒｅｑを連続して入力した場合について説明する。 FIG. 9 shows the calculation result of the command value D com in chronological order when the required value Dreq within the first limit range is given. The horizontal axis of the graph indicates time (control execution unit is period T), and the vertical axis of the graph indicates duty ratio D. The thick solid line shows the time transition of the command value D com , and the circled plot shows the time transition of the deposit value D depo . Here, a case where a certain required value D req satisfying the magnitude relation of 0 <D req <D min is continuously input will be described.

預入値Ｄｄｅｐｏは、初期状態（時間が０）にて０であり、制御実行単位毎にＤｒｅｑずつ加算される。なお、Ｄｄｅｐｏ＜Ｄｍｉｎの大小関係を満たしている間、指令値Ｄｃｏｍ＝０と算出される。その後、時間が４Ｔである場合にＤｄｅｐｏとＤｍｉｎの大小関係が逆転する（Ｄｄｅｐｏ＞Ｄｍｉｎ）。このタイミングで指令値Ｄｃｏｍ＝Ｄｍｉｎと算出されるとともに、預入値Ｄｄｅｐｏの一部（下限値Ｄｍｉｎ）が払い戻される。同様に、時間が７Ｔであるタイミングで指令値Ｄｃｏｍ＝Ｄｍｉｎと算出されるとともに、預入値Ｄｄｅｐｏの一部（下限値Ｄｍｉｎ）が払い戻される。 The deposit value D depo is 0 in the initial state (time is 0), and is added by D req for each control execution unit. It should be noted that the command value D com = 0 is calculated while the magnitude relationship of D depo <D min is satisfied. After that, when the time is 4T, the magnitude relationship between D depo and D min is reversed (D depo > D min ). At this timing, the command value D com = D min is calculated, and a part of the deposit value D depo (lower limit value D min ) is refunded. Similarly, the command value D com = D min is calculated at the timing when the time is 7T, and a part of the deposit value D depo (lower limit value D min ) is refunded.

以下、預け入れと払い戻しを繰り返すことで、常に所定範囲内（０≦Ｄｄｅｐｏ≦Ｄｍｉｎ）に収まるように預入値Ｄｄｅｐｏが調整される。また、この調整により、指令値Ｄｃｏｍの時間平均は、要求値Ｄｒｅｑの時間平均に許容される範囲内で等しくなる。ここで、「許容される範囲内で等しい」とは、両者の差分の絶対値がＤｍｉｎ以下になることを意味する。 Hereinafter, by repeating deposit and refund, the deposit value D depo is adjusted so as to always be within a predetermined range (0 ≦ D depo ≦ D min ). Further, by this adjustment, the time average of the command value D com becomes equal within the range allowed for the time average of the required value Dreq . Here, "equal within the permissible range" means that the absolute value of the difference between the two is D min or less.

図８のステップＳ２に戻って、要求値Ｄｒｅｑが第２の制限範囲内にある場合、具体的には、Ｄｍａｘ＜Ｄｒｅｑ＜１の大小関係を満たす場合（ステップＳ２：ＹＥＳ）、ステップＳ９に進む。 Returning to step S2 in FIG. 8, when the required value D rec is within the second limiting range, specifically, when the magnitude relationship of D max <D rec <1 is satisfied (step S2: YES), step. Proceed to S9.

ステップＳ９において、範囲制限部１２は、ステップＳ４の場合と同様に、現時点における預入値Ｄｄｅｐｏに要求値Ｄｒｅｑを加算する（Ｄｄｅｐｏ＝Ｄｄｅｐｏ＋Ｄｒｅｑ）。この預入値Ｄｄｅｐｏは、要求値Ｄｒｅｑと指令値Ｄｃｏｍとの間の偏差を時間積算した値（上記した偏差積算値）に相当する。この預入値Ｄｄｅｐｏの更新を通じて、要求値Ｄｒｅｑに相当するデューティ比Ｄが預け入れられる。 In step S9, the range limiting unit 12 adds the required value D req to the current deposit value D depo (D depo = D depo + D req ), as in the case of step S4. This deposit value D depo corresponds to a value obtained by time-integrating the deviation between the required value D req and the command value D com (the above-mentioned deviation integrated value). Through the update of the deposit value D depo , the duty ratio D corresponding to the required value D req is deposited.

ステップＳ１０において、範囲制限部１２は、ステップＳ９で更新された預入値Ｄｄｅｐｏと１（最大値）との間の大小関係を判定する。Ｄｄｅｐｏ≧１の大小関係を満たす場合（ステップＳ１０：ＹＥＳ）、ステップＳ１１に進む。 In step S10, the range limiting unit 12 determines the magnitude relationship between the deposit value D depo updated in step S9 and 1 (maximum value). When the magnitude relationship of D depo ≧ 1 is satisfied (step S10: YES), the process proceeds to step S11.

ステップＳ１１において、範囲制限部１２は、指令値Ｄｃｏｍに１を代入し（Ｄｃｏｍ＝１）、得られた指令値Ｄｃｏｍを信号生成部１３に向けて出力する。そして、次のステップＳ７に進む。 In step S11, the range limiting unit 12 substitutes 1 for the command value D com (D com = 1), and outputs the obtained command value D com to the signal generation unit 13. Then, the process proceeds to the next step S7.

ステップＳ７において、範囲制限部１２は、ステップＳ９で更新された預入値Ｄｄｅｐｏから、ステップＳ１１で選択された指令値Ｄｃｏｍを減算する（Ｄｄｅｐｏ＝Ｄｄｅｐｏ－Ｄｃｏｍ）。この預入値Ｄｄｅｐｏの更新を通じて、最大値１に相当するデューティ比Ｄが払い戻される。 In step S7, the range limiting unit 12 subtracts the command value D com selected in step S11 from the deposit value D depo updated in step S9 (D depo = D depo − D com ). Through the update of the deposit value D depo , the duty ratio D corresponding to the maximum value 1 is refunded.

このように、範囲制限部１２は、合計電圧の目標値として、第２の制限範囲内にある要求値Ｄｒｅｑが入力された場合、第２の制限範囲を使用せずに、使用範囲内にあるいずれかの値を指令値Ｄｃｏｍとして出力する。預入値Ｄｄｅｐｏが１以上である場合（ステップＳ１０：ＹＥＳ）、要求値Ｄｒｅｑに代わって、要求値Ｄｒｅｑから正方向に最も近い１が、指令値Ｄｃｏｍとして選択される。 As described above, when the required value Dreq within the second limiting range is input as the target value of the total voltage, the range limiting unit 12 does not use the second limiting range and within the usage range. One of the values is output as the command value D com . When the deposit value D depo is 1 or more (step S10: YES), 1 that is closest to the required value D req in the positive direction is selected as the command value D com instead of the required value D req .

一方、ステップＳ１０に戻って、Ｄｄｅｐｏ＜１であり、Ｄｄｅｐｏ≧１の大小関係を満たさない場合（ステップＳ１０：ＮＯ）、ステップＳ１２に進む。 On the other hand, returning to step S10, if D depo <1 and the magnitude relationship of D depo ≧ 1 is not satisfied (step S10: NO), the process proceeds to step S12.

ステップＳ１２において、範囲制限部１２は、指令値Ｄｃｏｍに上限値Ｄｍａｘを代入し（Ｄｃｏｍ＝Ｄｍａｘ）、得られた指令値Ｄｃｏｍを信号生成部１３に向けて出力する。そして、次のステップＳ７に進む。 In step S12, the range limiting unit 12 substitutes the upper limit value D max for the command value D com (D com = D max ), and outputs the obtained command value D com to the signal generation unit 13. Then, the process proceeds to the next step S7.

ステップＳ７において、範囲制限部１２は、ステップＳ９で更新された預入値Ｄｄｅｐｏから、ステップＳ１２で選択された指令値Ｄｃｏｍを減算する（Ｄｄｅｐｏ＝Ｄｄｅｐｏ－Ｄｃｏｍ）。この預入値Ｄｄｅｐｏの更新を通じて、上限値Ｄｍａｘに相当するデューティ比Ｄが払い戻される。 In step S7, the range limiting unit 12 subtracts the command value D com selected in step S12 from the deposit value D depo updated in step S9 (D depo = D depo − D com ). Through the update of the deposit value D depo , the duty ratio D corresponding to the upper limit value D max is refunded.

このように、範囲制限部１２は、合計電圧の目標値として、第２の制限範囲内にある要求値Ｄｒｅｑが入力された場合、第２の制限範囲を使用せずに、使用範囲内にあるいずれかの値を指令値Ｄｃｏｍとして出力する。預入値Ｄｄｅｐｏが１を下回る場合（ステップＳ１０：ＮＯ）、要求値Ｄｒｅｑに代わって、要求値Ｄｒｅｑから負方向に最も近い上限値Ｄｍａｘが、指令値Ｄｃｏｍとして選択される。 As described above, when the required value Dreq within the second limiting range is input as the target value of the total voltage, the range limiting unit 12 does not use the second limiting range and within the usage range. One of the values is output as the command value D com . When the deposit value D depo is less than 1 (step S10: NO), the upper limit value D max closest to the required value D rec in the negative direction is selected as the command value D com instead of the required value D req .

図１０は、第２の制限範囲内にある要求値Ｄｒｅｑが与えられた場合における、指令値Ｄｃｏｍの算出結果を時系列的に示している。グラフの横軸は時間（制御実行単位は周期Ｔ）を示すとともに、グラフの縦軸はデューティ比Ｄを示している。太い実線は指令値Ｄｃｏｍの時間遷移を、丸印のプロットは預入値Ｄｄｅｐｏの時間遷移をそれぞれ示している。ここでは、Ｄｍａｘ＜Ｄｒｅｑ＜１の大小関係を満たす一定の要求値Ｄｒｅｑを連続して入力した場合について説明する。 FIG. 10 shows the calculation result of the command value D com in chronological order when the required value Dreq within the second limitation range is given. The horizontal axis of the graph indicates time (control execution unit is period T), and the vertical axis of the graph indicates duty ratio D. The thick solid line shows the time transition of the command value D com , and the circled plot shows the time transition of the deposit value D depo . Here, a case where a certain required value D req satisfying the magnitude relation of D max <D req <1 is continuously input will be described.

預入値Ｄｄｅｐｏは、初期状態（時間が０）にて０であり、制御実行単位毎にＤｒｅｑずつ加算される。なお、Ｄｄｅｐｏ＜１の大小関係を満たしている間、指令値Ｄｃｏｍ＝Ｄｍａｘと算出される。その後、時間が４Ｔである場合にＤｄｅｐｏと１の大小関係が逆転する（Ｄｄｅｐｏ＞１）。このタイミングで指令値Ｄｃｏｍ＝１と算出されるとともに、預入値Ｄｄｅｐｏの一部（最大値である１）が払い戻される。同様に、時間が７Ｔであるタイミングで指令値Ｄｃｏｍ＝１と算出されるとともに、預入値Ｄｄｅｐｏの一部（最大値である１）が払い戻される。 The deposit value D depo is 0 in the initial state (time is 0), and is added by D req for each control execution unit. It should be noted that the command value D com = D max is calculated while the magnitude relationship of D depo <1 is satisfied. After that, when the time is 4T, the magnitude relationship between D depo and 1 is reversed (D depo > 1). At this timing, the command value D com = 1 is calculated, and a part of the deposit value D depo (the maximum value 1) is refunded. Similarly, the command value D com = 1 is calculated at the timing when the time is 7T, and a part of the deposit value D depo (the maximum value 1) is refunded.

以下、預け入れと払い戻しを繰り返すことで、常に所定範囲内（０≦Ｄｄｅｐｏ≦１）に収まるように預入値Ｄｄｅｐｏが調整される。また、この調整により、指令値Ｄｃｏｍの時間平均は、要求値Ｄｒｅｑの時間平均に許容される範囲内で等しくなる。ここで、「許容される範囲内で等しい」とは、両者の差分の絶対値が１以下になることを意味する。 Hereinafter, by repeating deposit and refund, the deposit value D depo is adjusted so as to always be within a predetermined range (0 ≦ D depo ≦ 1). Further, by this adjustment, the time average of the command value D com becomes equal within the range allowed for the time average of the required value Dreq . Here, "equal within the permissible range" means that the absolute value of the difference between the two is 1 or less.

［第１の実施形態による効果］
以上のように、第１の実施形態における電源装置１の制御回路１１は、デューティ比Ｄの使用範囲を部分的に制限したデューティ比の指令値Ｄｃｏｍを出力する範囲制限部１２と、指令値Ｄｃｏｍに応じたデューティ比を有するゲート信号を生成する信号生成部１３と、を備え、生成されたゲート信号を、各々の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・に対して一定の時間差を設けながら順繰りに出力し、指令値Ｄｃｏｍに対応する電圧を電池回路モジュール群１００から出力させる制御を行う。 [Effect of the first embodiment]
As described above, the control circuit 11 of the power supply device 1 in the first embodiment has a range limiting unit 12 that outputs a command value D com of the duty ratio that partially limits the range of use of the duty ratio D, and a command value. A signal generation unit 13 that generates a gate signal having a duty ratio corresponding to the D com is provided, and the generated gate signal has a constant time difference with respect to the respective battery circuit modules 10a, 10b, 10c, ... It is controlled to output the voltage corresponding to the command value D com from the battery circuit module group 100 in order while providing the above.

このように、指令値Ｄｃｏｍに応じたデューティ比を有するゲート信号を生成し、このゲート信号を一定の時間差を設けながら順繰りに出力するので、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の出力電圧の単なる組み合わせ（モジュール単位での電圧の加算）では表現できない中間的・連続的な電圧レベルを、時間平均の概念を用いて疑似的に表現可能となり、所望の出力電圧を得ることができる。また、各々の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・からの電圧の取得頻度及び取得量が均等化されるので、電池回路モジュール群１００全体の長寿命化を図ることができる。 In this way, a gate signal having a duty ratio corresponding to the command value D com is generated, and the gate signal is sequentially output while providing a constant time difference. Therefore, the battery circuit modules 10a, 10b, 10c, ... Intermediate and continuous voltage levels that cannot be expressed by a simple combination of output voltages (addition of voltage in module units) can be simulated using the concept of time averaging, and the desired output voltage can be obtained. .. Further, since the frequency and amount of voltage acquisition from each of the battery circuit modules 10a, 10b, 10c, ... Are equalized, the life of the entire battery circuit module group 100 can be extended.

なお、ゲート信号を一定の時間差を設けながら順繰りに出力する際に、信号生成部１３は、構成上の何らかの理由により、所望のゲート信号を出力できない可能性がある。そこで、信号生成部１３による指令値Ｄｃｏｍの使用範囲を部分的に制限し、ゲート信号の出力再現性が低い範囲（つまり、制限範囲）での使用を控えることで、電圧の出力精度の低下を抑制することができる。 When the gate signals are sequentially output with a certain time difference, the signal generation unit 13 may not be able to output a desired gate signal for some structural reason. Therefore, by partially limiting the range of use of the command value D com by the signal generation unit 13 and refraining from using it in the range where the output reproducibility of the gate signal is low (that is, the limit range), the voltage output accuracy is lowered. Can be suppressed.

特に、信号生成部１３は、一定時間（遅延時間ｔｄ）の遅延を順次与えながらゲート信号を上流側から下流側にわたって伝達する、互いに直列接続された２つ以上の遅延回路１５ａ，１５ｂ，１５ｃ，・・・を備えており、各々の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・は、ゲート回路１４及び遅延回路１５ａ，１５ｂ，１５ｃ，・・・のうちいずれか１つの回路の出力側に択一的に接続されている場合、上記した抑制効果が顕著に現われる。なぜならば、通常の遅延回路１５ａ，１５ｂ，１５ｃ，・・・は、入力信号に含まれる高周波成分を遮断する応答特性を有しており、指令値Ｄｃｏｍによっては所望のゲート信号を出力できない可能性が高いためである。 In particular, the signal generation unit 13 transmits the gate signal from the upstream side to the downstream side while sequentially giving a delay for a certain period of time (delay time dt ), and two or more delay circuits 15a, 15b, 15c connected in series with each other. , ..., Each battery circuit module 10a, 10b, 10c, ... Is the output side of any one of the gate circuit 14 and the delay circuit 15a, 15b, 15c, ... When it is selectively connected to, the above-mentioned inhibitory effect appears remarkably. This is because the normal delay circuits 15a, 15b, 15c, ... Have a response characteristic of blocking high frequency components contained in the input signal, and it is possible that a desired gate signal cannot be output depending on the command value D com . This is because it has a high sex.

また、範囲制限部１２は、第１の制限範囲（０＜Ｄ＜Ｄｍｉｎ）を使用せず、第１の制限範囲内にある要求値Ｄｒｅｑが入力された場合、最小値０又は下限値Ｄｍｉｎのいずれか一方を、指令値Ｄｃｏｍとして信号生成部１３に対して出力してもよい。適切な下限値Ｄｍｉｎを設定することで、高周波成分からなる山状パルスの発生を回避可能となり、再現性の高いゲート信号が出力される。また、使用範囲のうち要求値Ｄｒｅｑに最も近い２種類の値（正方向に最も近いＤｍｉｎと、負方向に最も近い０）を選択することで、要求値Ｄｒｅｑと指令値Ｄｃｏｍとの間の乖離量（微視的な出力誤差）が最小になる。 Further, the range limiting unit 12 does not use the first limiting range (0 <D <D min ), and when the required value Dreq within the first limiting range is input, the minimum value 0 or the lower limit value. Either one of D min may be output to the signal generation unit 13 as a command value D com . By setting an appropriate lower limit value D min , it is possible to avoid the generation of mountain-shaped pulses composed of high-frequency components, and a gate signal with high reproducibility is output. In addition, by selecting the two types of values closest to the required value D req (D min closest to the positive direction and 0 closest to the negative direction) from the range of use, the required value D req and the command value D com can be obtained. The amount of divergence (microscopic output error) between them is minimized.

また、範囲制限部１２は、第２の制限範囲内（Ｄｍａｘ＜Ｄ＜１）を使用せず、第２の制限範囲内にある要求値Ｄｒｅｑが入力された場合、上限値Ｄｍａｘ又は最大値１のいずれか一方を、指令値Ｄｃｏｍとして信号生成部１３に対して出力してもよい。適切な上限値Ｄｍａｘを設定することで、高周波成分からなる谷状パルスの発生を回避可能となり、再現性の高いゲート信号が出力される。また、使用範囲のうち要求値Ｄｒｅｑに最も近い２種類の値（正方向に最も近い１と、負方向に最も近いＤｍａｘ）を選択することで、要求値Ｄｒｅｑと指令値Ｄｃｏｍとの間の乖離量（微視的な出力誤差）が最小になる。 Further, the range limiting unit 12 does not use within the second limiting range (D max <D <1), and when the required value D req within the second limiting range is input, the upper limit value D max or Either one of the maximum values 1 may be output to the signal generation unit 13 as a command value D com . By setting an appropriate upper limit value D max , it is possible to avoid the generation of valley pulses composed of high frequency components, and a gate signal with high reproducibility is output. In addition, by selecting the two types of values closest to the required value D req (1 closest to the positive direction and D max closest to the negative direction) from the range of use, the required value D req and the command value D com can be obtained. The amount of divergence (microscopic output error) between them is minimized.

また、範囲制限部１２は、要求値Ｄｒｅｑが入力周期（Ｔ）毎に入力される場合、指令値Ｄｃｏｍの時間平均が、要求値Ｄｒｅｑの時間平均に許容される範囲内で等しくなるように指令値Ｄｃｏｍを逐次決定してもよい。特に、範囲制限部１２は、要求値Ｄｒｅｑと指令値Ｄｃｏｍの間の偏差の時間積算値（預入値Ｄｄｅｐｏ）を入力周期（Ｔ）毎に算出し、預入値Ｄｄｅｐｏが所定範囲内（０≦Ｄｄｅｐｏ＜Ｄｍｉｎ，０≦Ｄｄｅｐｏ＜１）に収まるように指令値Ｄｃｏｍを逐次決定してもよい。これにより、要求値Ｄｒｅｑと指令値Ｄｃｏｍとの間の乖離量が常に許容範囲内に収まり、巨視的には要求通りの出力電圧が得られる。 Further, in the range limiting unit 12, when the required value D req is input for each input cycle (T), the time average of the command value D com becomes equal within the range allowed for the time average of the requested value D req . The command value D com may be sequentially determined as described above. In particular, the range limiting unit 12 calculates the time integration value (deposit value D depo ) of the deviation between the required value D req and the command value D com for each input cycle (T), and the deposit value D depo is within a predetermined range. The command value D com may be sequentially determined so as to be within (0 ≦ D depo <D min , 0 ≦ D depo <1). As a result, the amount of deviation between the required value Dreq and the command value Dcom is always within the permissible range, and the output voltage as macroscopically requested can be obtained.

［第２の実施形態］
図１１は、第２の実施形態における電源装置２の概略ブロック図を示している。この電源装置２は、電池回路モジュール群１００を構成する複数の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・と、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・にゲート信号を出力して電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・をＯＮ・ＯＦＦ駆動する制御回路２１と、を備えている。各々の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・は、制御回路２１の出力側から分岐して接続されている。 [Second Embodiment]
FIG. 11 shows a schematic block diagram of the power supply device 2 according to the second embodiment. The power supply device 2 outputs a gate signal to the plurality of battery circuit modules 10a, 10b, 10c, ... And the battery circuit modules 10a, 10b, 10c, ... A control circuit 21 for driving the circuit modules 10a, 10b, 10c, ... By ON / OFF is provided. Each of the battery circuit modules 10a, 10b, 10c, ... Is branched and connected from the output side of the control circuit 21.

制御回路２１は、複数（Ｎ個）の電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の動作をそれぞれ制御することで、電池回路モジュール群１００から出力される合計電圧を制御する。この制御回路２１は、デューティ比Ｄの使用範囲を部分的に制限した指令値Ｄｃｏｍを出力する範囲制限部２２と、指令値Ｄｃｏｍに応じたデューティ比を有するゲート信号を生成する信号生成部２３と、を含んで構成される。 The control circuit 21 controls the total voltage output from the battery circuit module group 100 by controlling the operation of the plurality of (N) battery circuit modules 10a, 10b, 10c, .... The control circuit 21 has a range limiting unit 22 that outputs a command value D com that partially limits the range of use of the duty ratio D, and a signal generation unit that generates a gate signal having a duty ratio according to the command value D com . 23 and.

信号生成部２３は、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・を駆動するゲート信号を出力するゲート回路である。範囲制限部２２は、制御回路２１による出力先の切り替え動作に起因してゲート信号の出力再現性が低くなる範囲（つまり、制限範囲）の使用を制限し、使用範囲内にある指令値Ｄｃｏｍを出力する。 The signal generation unit 23 is a gate circuit that outputs a gate signal for driving the battery circuit modules 10a, 10b, 10c, .... The range limiting unit 22 limits the use of a range (that is, a limiting range) in which the output reproducibility of the gate signal is low due to the switching operation of the output destination by the control circuit 21, and the command value D com within the usage range. Is output.

ここで、制御回路２１は、ゲート信号の出力順を変更可能に構成されている。出力順の一例として、［１］電池回路モジュール群１００の上流側を若番とし、下流側を老番とする出力順、［２］電池回路モジュール群１００の下流側を若番とし、上流側を老番とする出力順、［３］いわゆるインターレース型の出力順（「１つ飛ばし」の場合、上流側から奇数番をすべて出力した後に、上流側から偶数番をすべて出力する順番）、などが挙げられる。 Here, the control circuit 21 is configured so that the output order of the gate signals can be changed. As an example of the output order, [1] the upstream side of the battery circuit module group 100 is the young number and the downstream side is the old number, and [2] the downstream side of the battery circuit module group 100 is the young number and the upstream side. Output order with the old number, [3] So-called interrace type output order (in the case of "skip one", the order in which all odd numbers are output from the upstream side and then all even numbers are output from the upstream side), etc. Can be mentioned.

このように、電源装置２の制御回路２１は、信号生成部２３により生成されたゲート信号を、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・に対して一定の時間差（遅延時間ｔｄ）を設けながら順繰りに出力する。つまり、遅延回路１５ａ，１５ｂ，１５ｃ，・・・を設けない場合であっても、第１の実施形態における電源装置１の場合と同様に、所望の出力電圧が得られるとともに、電圧の出力精度の低下が抑制される。 As described above, the control circuit 21 of the power supply device 2 causes the gate signal generated by the signal generation unit 23 to have a constant time difference (delay time dt) with respect to the battery circuit modules 10a, 10b , 10c, .... Output in order while providing. That is, even when the delay circuits 15a, 15b, 15c, ... Are not provided, a desired output voltage can be obtained and the voltage output accuracy is as in the case of the power supply device 1 in the first embodiment. The decrease in the voltage is suppressed.

［変形例］
なお、この発明は、上記した実施形態に限定されるものではなく、この発明の主旨を逸脱しない範囲で自由に変更できる。あるいは、技術的に矛盾が生じない範囲で各構成を任意に組み合わせてもよいことは勿論である。 [Modification example]
The present invention is not limited to the above-described embodiment, and can be freely changed without departing from the gist of the present invention. Alternatively, it goes without saying that each configuration may be arbitrarily combined as long as there is no technical contradiction.

図１における電池回路モジュール１０ａの構成の変形例について説明する。図１２に示すように、電池回路モジュール３０ａの構成として、図１に示す電池回路モジュール１０ａのチョークコイルＬと電池Ｂとの配置位置（接続位置）を入れ替えてもよい。また、第２のスイッチング素子ＳＷ２を、第１のスイッチング素子ＳＷ１に対して端子ＴＮ側に配置してもよい。すなわち、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２とのスイッチング動作により電池Ｂ（コンデンサＣ）の電圧を端子ＴＰ，ＴＮ間に出力できるのであれば、電池回路モジュール３０ａにおける各素子、電気部品の配置を適宜変更することができる。 A modified example of the configuration of the battery circuit module 10a in FIG. 1 will be described. As shown in FIG. 12, as the configuration of the battery circuit module 30a, the arrangement positions (connection positions) of the choke coil L and the battery B of the battery circuit module 10a shown in FIG. 1 may be exchanged. Further, the second switching element SW2 may be arranged on the terminal TN side with respect to the first switching element SW1. That is, if the voltage of the battery B (capacitor C) can be output between the terminals TP and TN by the switching operation between the first switching element SW1 and the second switching element SW2, each element in the battery circuit module 30a, electricity. The arrangement of parts can be changed as appropriate.

また、電池Ｂの電圧出力特性が優れている場合、すなわち、電源電流がコンデンサ電流と一致して、出力波形が矩形波となっても電源回路において問題がないときには、ＲＬＣフィルタを省略してもよい。また、電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・の配線による寄生インダクタンスを利用していたが、配線による寄生インダクタンスを利用する代わりに、必要なインダクタンス値を担保するためにインダクタンス部品を実装してもよい。 Further, when the voltage output characteristic of the battery B is excellent, that is, when the power supply current matches the capacitor current and there is no problem in the power supply circuit even if the output waveform becomes a square wave, the RLC filter may be omitted. good. Further, although the parasitic inductance due to the wiring of the battery circuit modules 10a, 10b, 10c, ... Was used, instead of using the parasitic inductance due to the wiring, an inductance component was mounted to secure the required inductance value. You may.

また、第１の実施形態では、ゲート回路１４からのゲート信号を電池回路モジュール１０ａに直接出力していたが、このゲート信号を遅延させた後に電池回路モジュール１０ａに出力してもよい。この場合、遅延回路１５ａにより遅延されたゲート信号が、電池回路モジュール１０ａ及び遅延回路１５ｂにそれぞれ出力される。このように、順次出力されるゲート信号の相対的な時間関係が一定であれば、制御回路１１と電池回路モジュール群１００との間の接続形態を適宜変更してもよい。 Further, in the first embodiment, the gate signal from the gate circuit 14 is directly output to the battery circuit module 10a, but the gate signal may be delayed and then output to the battery circuit module 10a. In this case, the gate signal delayed by the delay circuit 15a is output to the battery circuit module 10a and the delay circuit 15b, respectively. As described above, if the relative time relationship of the sequentially output gate signals is constant, the connection form between the control circuit 11 and the battery circuit module group 100 may be appropriately changed.

また、第１の実施形態では、図７に示す２つの制限範囲が設けられているが、制限範囲の数、長さ、下限値、上限値、又は区間の種類（開区間・閉区間）はこれに限られない。例えば、範囲制限部１２は、信号生成部１３の構成に応じて制限範囲を可変に設定し、ゲート信号の出力再現性が相対的に低い範囲を適宜制限してもよい。 Further, in the first embodiment, the two restriction ranges shown in FIG. 7 are provided, but the number of restriction ranges, the length, the lower limit value, the upper limit value, or the type of section (open section / closed section) can be determined. Not limited to this. For example, the range limiting unit 12 may set the limiting range variably according to the configuration of the signal generation unit 13, and appropriately limit the range in which the output reproducibility of the gate signal is relatively low.

また、第２の実施形態では、Ｎ個すべての電池回路モジュール１０ａ，１０ｂ，１０ｃ，・・・に対してゲート信号を順繰りに出力しているが、出力先の数を制限してもよい。例えば、制御回路２１は、Ｎ個のうちｎ個（２≦ｎ＜Ｎ）のサブセットを選択した後、このｎ個の電池回路モジュール間で一定の時間差を設けながらゲート信号を順繰りに出力してもよい。この場合、周期Ｔは、Ｔ＝ｎ×ｔｄ（ｔｄは遅延時間）に設定される。 Further, in the second embodiment, the gate signals are sequentially output to all N battery circuit modules 10a, 10b, 10c, ..., But the number of output destinations may be limited. For example, the control circuit 21 selects n (2≤n <N) subsets out of N, and then sequentially outputs gate signals while providing a constant time difference between the n battery circuit modules. May be good. In this case, the period T is set to T = n × t d (t d is the delay time).

１，２ 電源装置、１０ａ，１０ｂ，１０ｃ，３０ａ 電池回路モジュール、１１，２１ 制御回路、１２，２２ 範囲制限部、１３，２３ 信号生成部、１４ ゲート回路、１５ａ，１５ｂ，１５ｃ 遅延回路、１００ 電池回路モジュール群、Ｂ 電池、Ｃ コンデンサ、Ｌ チョークコイル、ＳＷ１ 第１のスイッチング素子、ＳＷ２ 第２のスイッチング素子、ＴＰ 端子（正極端子）、ＴＮ 端子（負極端子）。
1,2 power supply, 10a, 10b, 10c, 30a Battery circuit module, 11,21 control circuit, 12,22 range limiting unit, 13,23 signal generator, 14 gate circuit, 15a, 15b, 15c delay circuit, 100 Battery circuit module group, B battery, C capacitor, L choke coil, SW1 first switching element, SW2 second switching element, TP terminal (positive terminal), TN terminal (negative terminal).

Claims (7)

電池と、前記電池の正極端子と負極端子の間に並列に接続される第１のスイッチング素子と、前記電池と直列に接続される第２のスイッチング素子と、をそれぞれ備える複数の電池回路モジュールを含み、隣り合う前記電池回路モジュール同士の前記正極端子と前記負極端子とを順次接続することで、複数の前記電池回路モジュールを直列に接続した電池回路モジュール群と、
前記電池回路モジュールの各々における前記第１のスイッチング素子及び前記第２のスイッチング素子を排他的にオン／オフ駆動させるゲート信号を出力し、前記ゲート信号によって前記電池回路モジュール群から出力される合計電圧を制御する制御回路と、
を備え、
前記制御回路は、
前記第２のスイッチング素子におけるオン時間の割合を示すデューティ比の使用範囲を部分的に制限したデューティ比の指令値を出力する範囲制限部と、
前記デューティ比の指令値に応じたデューティ比を有する前記ゲート信号を生成する信号生成部と、
を備え、
前記信号生成部により生成された前記ゲート信号を、各々の前記電池回路モジュールに対して一定の時間差を設けながら順繰りに出力し、前記デューティ比の指令値に対応する電圧を前記電池回路モジュール群から出力させる制御を行う
ことを特徴とする電源装置。 A plurality of battery circuit modules including a battery, a first switching element connected in parallel between the positive electrode terminal and the negative electrode terminal of the battery, and a second switching element connected in series with the battery. A group of battery circuit modules in which a plurality of the battery circuit modules are connected in series by sequentially connecting the positive electrode terminal and the negative electrode terminal of the adjacent battery circuit modules to each other.
A gate signal for exclusively turning on / off the first switching element and the second switching element in each of the battery circuit modules is output, and the total voltage output from the battery circuit module group by the gate signal is output. And the control circuit that controls
Equipped with
The control circuit is
A range limiting unit that outputs a command value of the duty ratio that partially limits the usage range of the duty ratio indicating the ratio of the on-time in the second switching element.
A signal generation unit that generates the gate signal having a duty ratio corresponding to the command value of the duty ratio, and
Equipped with
The gate signal generated by the signal generation unit is sequentially output with a certain time difference for each battery circuit module, and a voltage corresponding to the command value of the duty ratio is output from the battery circuit module group. A power supply that controls output. 請求項１に記載の電源装置であって、
前記範囲制限部は、
前記デューティ比の最小値よりも大きく、かつ、前記デューティ比の最大値を下回る第１の値よりも小さい範囲である第１の制限範囲を使用せず、
前記合計電圧の目標値として、前記第１の制限範囲内にある前記デューティ比の要求値が入力された場合、前記最小値又は前記第１の値のいずれか一方を、前記デューティ比の指令値として前記信号生成部に対して出力することを特徴とする電源装置。 The power supply device according to claim 1.
The range limiting part is
Without using the first limiting range, which is greater than the minimum value of the duty ratio and smaller than the first value below the maximum value of the duty ratio.
When the required value of the duty ratio within the first limit range is input as the target value of the total voltage, either the minimum value or the first value is set as the command value of the duty ratio. A power supply device characterized by outputting to the signal generation unit. 請求項１又は２に記載の電源装置であって、
前記範囲制限部は、
前記デューティ比の最小値を上回る第２の値よりも大きく、かつ前記デューティ比の最大値よりも小さい範囲である第２の制限範囲を使用せず、
前記合計電圧の目標値として、前記第２の制限範囲内にある前記デューティ比の要求値が入力された場合、前記第２の値又は前記最大値のいずれか一方を、前記デューティ比の指令値として前記信号生成部に対して出力することを特徴とする電源装置。 The power supply device according to claim 1 or 2.
The range limiting part is
Without using the second limiting range, which is greater than the second value above the minimum value of the duty ratio and smaller than the maximum value of the duty ratio.
When the required value of the duty ratio within the second limit range is input as the target value of the total voltage, either the second value or the maximum value is set as the command value of the duty ratio. A power supply device characterized by outputting to the signal generation unit. 請求項２又は３に記載の電源装置であって、
前記範囲制限部は、前記デューティ比の要求値が入力周期毎に入力される場合、前記デューティ比の指令値の時間平均が、前記デューティ比の要求値の時間平均に許容される範囲内で等しくなるように前記デューティ比の指令値を逐次決定することを特徴とする電源装置。 The power supply device according to claim 2 or 3.
When the required value of the duty ratio is input in each input cycle, the range limiting unit equalizes the time average of the command value of the duty ratio within the range allowed for the time average of the required value of the duty ratio. A power supply device characterized in that the command value of the duty ratio is sequentially determined so as to be. 請求項４に記載の電源装置であって、
前記範囲制限部は、前記デューティ比の要求値と前記デューティ比の指令値の間の偏差の時間積算値を前記入力周期毎に算出し、前記時間積算値が所定範囲内に収まるように前記デューティ比の指令値を逐次決定することを特徴とする電源装置。 The power supply device according to claim 4.
The range limiting unit calculates a time-integrated value of the deviation between the required value of the duty ratio and the command value of the duty ratio for each input cycle, and the duty is set so that the time-integrated value is within a predetermined range. A power supply device characterized in that the command value of the ratio is sequentially determined. 請求項１～５のいずれか１項に記載の電源装置であって、
前記信号生成部は、前記ゲート信号を生成して出力するゲート回路と、一定時間の遅延を順次与えながら前記ゲート信号を上流側から下流側にわたって伝達する、互いに直列接続された２つ以上の遅延回路を備え、
各々の前記電池回路モジュールは、前記ゲート回路及び前記２つ以上の遅延回路のうちいずれか１つの回路の出力側に択一的に接続されていることを特徴とする電源装置。 The power supply device according to any one of claims 1 to 5.
The signal generation unit has a gate circuit that generates and outputs the gate signal, and two or more delays connected in series to each other that transmit the gate signal from the upstream side to the downstream side while sequentially giving a delay for a certain period of time. Equipped with a circuit
A power supply device, wherein each battery circuit module is selectively connected to the output side of any one of the gate circuit and the two or more delay circuits. 電池と、前記電池の正極端子と負極端子の間に並列に接続される第１のスイッチング素子と、前記電池と直列に接続される第２のスイッチング素子と、をそれぞれ備える複数の電池回路モジュールを含み、隣り合う前記電池回路モジュール同士の前記正極端子と前記負極端子とを順次接続することで、複数の前記電池回路モジュールを直列に接続した電池回路モジュール群と、
前記電池回路モジュールの各々における前記第１のスイッチング素子及び前記第２のスイッチング素子を排他的にオン／オフ駆動させるゲート信号を出力し、前記ゲート信号によって前記電池回路モジュール群から出力される電圧を制御する制御回路と、
を備える電源装置の制御方法であって、
前記第２のスイッチング素子におけるオン時間の割合を示すデューティ比の使用範囲を部分的に制限したデューティ比の指令値を出力する制限ステップと、
前記デューティ比の指令値に応じたデューティ比を有し、前記第１のスイッチング素子及び前記第２のスイッチング素子を排他的にオン／オフ駆動させるゲート信号を生成する生成ステップと、
生成された前記ゲート信号を各々の前記電池回路モジュールに対して一定の時間差を設けながら順繰りに出力し、前記デューティ比の指令値に対応する電圧を前記電池回路モジュール群から出力させる制御を行う制御ステップと、
を備えることを特徴とする電源装置の制御方法。 A plurality of battery circuit modules including a battery, a first switching element connected in parallel between the positive electrode terminal and the negative electrode terminal of the battery, and a second switching element connected in series with the battery. A group of battery circuit modules in which a plurality of the battery circuit modules are connected in series by sequentially connecting the positive electrode terminal and the negative electrode terminal of the adjacent battery circuit modules to each other.
A gate signal for exclusively turning on / off the first switching element and the second switching element in each of the battery circuit modules is output, and the voltage output from the battery circuit module group by the gate signal is output. The control circuit to control and
It is a control method of a power supply device equipped with
A limiting step for outputting a duty ratio command value that partially limits the use range of the duty ratio indicating the ratio of the on-time in the second switching element.
A generation step of generating a gate signal having a duty ratio corresponding to a command value of the duty ratio and exclusively driving the first switching element and the second switching element on / off.
Control to output the generated gate signal in sequence with a certain time difference for each battery circuit module, and to output a voltage corresponding to the command value of the duty ratio from the battery circuit module group. Steps and
A method for controlling a power supply device, which comprises.
JP2018083579A 2018-04-25 2018-04-25 Power supply and control method of power supply Active JP7079134B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018083579A JP7079134B2 (en) 2018-04-25 2018-04-25 Power supply and control method of power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018083579A JP7079134B2 (en) 2018-04-25 2018-04-25 Power supply and control method of power supply

Publications (2)

Publication Number Publication Date
JP2019193425A JP2019193425A (en) 2019-10-31
JP7079134B2 true JP7079134B2 (en) 2022-06-01

Family

ID=68391100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018083579A Active JP7079134B2 (en) 2018-04-25 2018-04-25 Power supply and control method of power supply

Country Status (1)

Country Link
JP (1) JP7079134B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012239351A (en) 2011-05-13 2012-12-06 Mitsubishi Heavy Ind Ltd Motor drive control device and motor drive control method
JP2013090525A (en) 2011-10-21 2013-05-13 Sanyo Electric Co Ltd Power storage device, power supply, electric vehicle, mobile, and controller
JP2014183658A (en) 2013-03-19 2014-09-29 Nippon Soken Inc Power conversion device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012239351A (en) 2011-05-13 2012-12-06 Mitsubishi Heavy Ind Ltd Motor drive control device and motor drive control method
JP2013090525A (en) 2011-10-21 2013-05-13 Sanyo Electric Co Ltd Power storage device, power supply, electric vehicle, mobile, and controller
JP2014183658A (en) 2013-03-19 2014-09-29 Nippon Soken Inc Power conversion device

Also Published As

Publication number Publication date
JP2019193425A (en) 2019-10-31

Similar Documents

Publication Publication Date Title
US11451140B2 (en) Power supply device and control method for power supply device
US9438115B2 (en) Power supply system
US9331599B2 (en) Multilevel electric power converter
CN107546980B (en) DC power supply device
US11329560B2 (en) Voltage converter
US20170110965A1 (en) Power conversion apparatus
JP7077204B2 (en) Power supply
CN107615632B (en) power conversion device
JP2018174626A (en) Power supply device
JP2020072549A (en) Power supply device
JP6960897B2 (en) Power supply
JP2019022378A (en) Power conversion device
JP7079134B2 (en) Power supply and control method of power supply
KR101730618B1 (en) Pulse Modulator
JP6825460B2 (en) Power supply
JP6354503B2 (en) Power conversion system
JP2019126163A (en) On-vehicle dcdc converter
JP7046776B2 (en) Power supply
WO2018042896A1 (en) Power conversion device
EP2719069B1 (en) Method of controlling a dc/ac converter
JP2022132132A (en) DCDC converter and DC power supply
JP2020072550A (en) Power supply device
JP2020129948A (en) Power supply
JP5411868B2 (en) Method for controlling switch mode power supply and corresponding power supply
CN118017814A (en) Modulation for extending zero voltage switching margin of dual active bridge converters

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220520

R150 Certificate of patent or registration of utility model

Ref document number: 7079134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150