JP7075079B2 - バトラーマトリクス回路 - Google Patents
バトラーマトリクス回路 Download PDFInfo
- Publication number
- JP7075079B2 JP7075079B2 JP2018230019A JP2018230019A JP7075079B2 JP 7075079 B2 JP7075079 B2 JP 7075079B2 JP 2018230019 A JP2018230019 A JP 2018230019A JP 2018230019 A JP2018230019 A JP 2018230019A JP 7075079 B2 JP7075079 B2 JP 7075079B2
- Authority
- JP
- Japan
- Prior art keywords
- butler matrix
- matrix circuit
- circuits
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図7において、8×8バトラーマトリクス回路は、第1の4×4バトラーマトリクス回路を構成するハイブリッド回路H1~H4および-67.5°,-22.5°の移相器と、第2の4×4バトラーマトリクス回路を構成するハイブリッド回路H5~H8および-67.5°,-22.5°の移相器と、各4×4バトラーマトリクス回路の出力端に接続されるハイブリッド回路H9~H12および-45°の移相器から構成される。このような固定型の移相器は、伝送線路の長さを調整することで容易に実現できる。
図5は、本発明における16×16バトラーマトリクス回路の実施例の断面構成を示す。
図4および図5において、16×16バトラーマトリクス回路は、図1の8×8バトラーマトリクス回路を2セット用意して多層化する。すなわち、N=1として、第1層に形成されるハイブリッド回路H1~H4,H9~H12と、第3層に形成されるハイブリッド回路H5~H8(図示せず)により第1の8×8バトラーマトリクス回路が形成される。グランド層となる第4層を挟んで、第5層に形成されるハイブリッド回路H13~H16,H21~H24と、第7層に形成されるハイブリッド回路H17~H20(図示せず)により、第1の8×8バトラーマトリクス回路と同等形状の第2の8×8バトラーマトリクス回路が形成される。
ここでは、図1に示す8×8バトラーマトリクス回路の例を示す。Sパラメータの添字は、図1の入力ポートInput の番号に対応している。図示した周波数範囲において、いずれのアイソレーションも-20dBを十分に下回る良好な特性が得られており、非特許文献4のFig.13で示されるアイソレーションと比較して改善していることが確認できる。
Claims (7)
- 少なくとも3層からなる多層基板を用い、2つの4×4バトラーマトリクス回路をグランド層を挟んだ両側の層に形成し、一方の4×4バトラーマトリクス回路と同一層に4個のハイブリッド回路を形成し、該4個のハイブリッド回路にそれぞれ、一方の4×4バトラーマトリクス回路の出力端と、スルーホールを介して他方の4×4バトラーマトリクス回路の出力端を接続して8×8バトラーマトリクス回路を構成し、
前記2つの4×4バトラーマトリクス回路の入力端を前記8×8バトラーマトリクス回路の入力ポートとし、前記4個のハイブリッド回路の出力端を前記8×8バトラーマトリクス回路の出力ポートとする
ことを特徴とするバトラーマトリクス回路。 - 請求項1に記載の8×8バトラーマトリクス回路を最小単位としてグランド層を挟んだ両側の層に積層する構成であり、
2つの2n ×2n バトラーマトリクス回路(nは3以上の整数)をグランド層を挟んだ両側の層に形成し、一方の2n ×2n バトラーマトリクス回路と同一層に2n 個のハイブリッド回路を形成し、該2n 個のハイブリッド回路にそれぞれ、一方の2n ×2n バトラーマトリクス回路の出力端と、スルーホールを介して他方の2n ×2n バトラーマトリクス回路の出力端を接続して2n+1 ×2n+1 バトラーマトリクス回路を構成し、
前記2つの2n ×2n バトラーマトリクス回路の入力端を前記2n+1 ×2n+1 バトラーマトリクス回路の入力ポートとし、前記2n 個のハイブリッド回路の出力端を前記2n+1 ×2n+1 バトラーマトリクス回路の出力ポートとする
ことを特徴とするバトラーマトリクス回路。 - 請求項1または請求項2に記載のバトラーマトリクス回路において、
前記スルーホールに代えて、表面実装型同軸コネクタを用いる構成である
ことを特徴とするバトラーマトリクス回路。 - 請求項1または請求項2に記載のバトラーマトリクス回路において、
前記入力ポートから前記出力ポートまでの全ての配線経路での折り曲げ回数を同一とした構成である
ことを特徴とするバトラーマトリクス回路。 - 請求項1に記載のバトラーマトリクス回路において、
前記2つの4×4バトラーマトリクス回路の形状を同一形状とした構成である
ことを特徴とするバトラーマトリクス回路。 - 請求項1に記載のバトラーマトリクス回路において、
前記2つの4×4バトラーマトリクス回路の出力端が外向きに配置され、前記8×8バトラーマトリクス回路の出力ポートが外側に配置された構成である
ことを特徴とするバトラーマトリクス回路。 - 請求項1に記載のバトラーマトリクス回路において、
前記2つの4×4バトラーマトリクス回路の出力端が内向きに配置され、前記8×8バトラーマトリクス回路の出力ポートが内側に配置された構成である
ことを特徴とするバトラーマトリクス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018230019A JP7075079B2 (ja) | 2018-12-07 | 2018-12-07 | バトラーマトリクス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018230019A JP7075079B2 (ja) | 2018-12-07 | 2018-12-07 | バトラーマトリクス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020092377A JP2020092377A (ja) | 2020-06-11 |
JP7075079B2 true JP7075079B2 (ja) | 2022-05-25 |
Family
ID=71013177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018230019A Active JP7075079B2 (ja) | 2018-12-07 | 2018-12-07 | バトラーマトリクス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7075079B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267863A (ja) | 2000-03-22 | 2001-09-28 | Ntt Docomo Inc | 電力増幅器 |
JP2002057515A (ja) | 2000-08-11 | 2002-02-22 | Nippon Telegr & Teleph Corp <Ntt> | マトリクス回路及びその回路を用いたフェーズドアレイアンテナ |
JP2009158482A (ja) | 2007-12-07 | 2009-07-16 | Nec Corp | 基板同軸接続機構および基板同軸接続装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250922A (ja) * | 1995-03-09 | 1996-09-27 | Nippon Telegr & Teleph Corp <Ntt> | アレイアンテナおよびアレイアンテナへの給電方法 |
JP3255217B2 (ja) * | 1995-09-21 | 2002-02-12 | 日本電信電話株式会社 | バトラーマトリクス回路とアンテナ装置 |
-
2018
- 2018-12-07 JP JP2018230019A patent/JP7075079B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267863A (ja) | 2000-03-22 | 2001-09-28 | Ntt Docomo Inc | 電力増幅器 |
JP2002057515A (ja) | 2000-08-11 | 2002-02-22 | Nippon Telegr & Teleph Corp <Ntt> | マトリクス回路及びその回路を用いたフェーズドアレイアンテナ |
JP2009158482A (ja) | 2007-12-07 | 2009-07-16 | Nec Corp | 基板同軸接続機構および基板同軸接続装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020092377A (ja) | 2020-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wincza et al. | Broadband Integrated $8\times 8$ Butler Matrix Utilizing Quadrature Couplers and Schiffman Phase Shifters for Multibeam Antennas With Broadside Beam | |
US8416033B2 (en) | Compact dual-band metamaterial-based hybrid ring coupler | |
Wincza et al. | Broadband Planar Fully Integrated 8$\,\times\, $8 Butler Matrix Using Coupled-Line Directional Couplers | |
KR20060064606A (ko) | 양면 에지-장착 스트립라인 신호 처리 모듈 및 모듈러네트워크 | |
Gruszczynski et al. | Broadband 4$\times $4 Butler Matrices as a Connection of Symmetrical Multisection Coupled-Line 3-dB Directional Couplers and Phase Correction Networks | |
US7570133B1 (en) | Wideband passive amplitude compensated time delay module | |
US20100171674A1 (en) | Low cost electronically scanned array antenna | |
US20100225417A1 (en) | N-Way Divider/Combiner, With N Different From A Power Of Two, Obtained In Planar, Monolithic, And Single-Face Technology For Distribution Networks For Avionic Radars With Electronic Beam-Scanning Antenna | |
WO2008145037A1 (fr) | Dispositif de réseau d'alimentation, sous-système d'alimentation aérien et système de stations de base | |
CN111525220B (zh) | 耦合装置及天线 | |
CN112103665B (zh) | 一种射频馈电网络、相控阵天线及通讯设备 | |
CN112003028A (zh) | 天线馈电网络及阵列天线 | |
Néron et al. | Microstrip EHF Butler matrix design and realization | |
US9941587B2 (en) | 3×3 Butler matrix and 5×6 Butler matrix | |
Wincza et al. | Ultrabroadband 4× 4 Butler matrix with the use of multisection coupled-line directional couplers and phase shifters | |
US10505251B2 (en) | Cable for coupling a coaxial line to a strip-line including a coupling ground plane for reducing passive intermodulation interference in the cable | |
CN112332048B (zh) | 一种平衡式滤波移相器 | |
JP7075079B2 (ja) | バトラーマトリクス回路 | |
Tadayon et al. | A Wide-Angle Scanning Phased Array Antenna with Non-Reciprocal Butler Matrix Beamforming Network | |
WO2004059898A2 (en) | Multiport serial feed device | |
CN112864637A (zh) | 基于5×6巴特勒矩阵的宽频带多波束形成网络及天线 | |
Piekarz et al. | Four-node antenna feeding network for interfacing with differential front-end electronics | |
Borhani-Kakhki et al. | A Wideband 16x16 Butler Matrix for Millimeter-Wave Beam-Switching Applications | |
Wincza et al. | Broadband 4× 4 Butler matrix in microstrip multilayer technology designed with the use of three-section directional couplers and phase correction Networks | |
EP3120455A1 (en) | Isolation in a multi-port amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20181210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200522 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200701 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200819 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200820 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7075079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |