JP7065843B6 - 一体型スルーホール相互接続部を備える放射線検出器シンチレータ - Google Patents

Description

以下は、概して放射線検出器用のシンチレータに関し、より詳細には、シンチレータアレイの少なくとも１つのシンチレータ画素の少なくとも１つの壁内に少なくとも１つのスルーホール相互接続部を有するシンチレータアレイに関し、特にコンピュータ断層撮影法（ＣＴ）への適用に関してここに記載されるが、他の画像モダリティにも適している。

コンピュータ断層撮影（ＣＴ）放射線検出器は、フォトダイオードのような固体光検出器に直接取り付けられた水晶又はガーネットシンチレータを含む。シンチレータ材料は、吸収Ｘ線光子に応答して光子を生成し、光子は光検出器によって電気信号に変換される。電気信号は画像を生成するために処理される。多層スペクトル（マルチエネルギー）ＣＴ検出器は、垂直に構成された検出器又は水平に構成された検出器を含む。両方のタイプの検出器は、一方が他方の上にあり、一方が放射源に近く、他方が放射源からより遠くにあり、それぞれが異なる光子エネルギー範囲に同調される、少なくとも２つの（デュアルエネルギー）積層シンチレータを含む。

垂直に配置された検出器では、光検出器はシンチレータの側面に取り付けられている。水平に配置された検出器では、少なくとも光検出器がシンチレータ間に取り付けられている。そのため、水平に配置された検出器は、シンチレータ間、シンチレータの下側のまわりにある光検出器から画像生成のための処理電子回路へ信号をルーティングするためにフレックス又は他の回路を必要とする。残念なことに、そのようなフレックス又は他の回路は、Ｘ線ビームの経路内にあり、Ｘ線光子を減衰させ、患者を横切るＸ線がフレックス又は他の回路によって減衰され、検出されないという点で線量効率を低下させる。したがって、患者を放射するが、最終画像には寄与しない。

本明細書に記載の態様は、上で参照した問題及び／又は他の問題に対処する。

一態様では、シンチレータ層は、複数のシンチレータ画素と、複数のシンチレータ画素のそれぞれを囲む非シンチレーション材料の壁と、画素用の少なくとも１つの導電性相互接続部（２２４）とを含み、前記少なくとも１つの導電性相互接続部は、壁の全深さに沿って画素の壁内に延在する。

別の態様では、マルチエネルギー検出器アレイは、上部シンチレータ層と、上部シンチレータ層に光学的に結合される上部光センサと、上部光センサに電気的に結合される下部シンチレータ層と、下部シンチレータ層に光学的かつ電気的に結合される下部光検出器とを含む積層検出器タイルを含む。下部シンチレータ層は、非シンチレーション材料の少なくとも１つの壁によって囲まれる少なくとも１つのシンチレータ画素を含み、少なくとも１つの壁は、上部光センサの壁の上端から下部光検出器の壁の下（底）端にまで延在する少なくとも１つの導電性相互接続部を含む。

別の態様では、少なくとも一つの上部シンチレータ層と、上部シンチレータ層に光学的に結合される上部光センサと、上部光センサに電気的に結合される下部シンチレータ層と、下部シンチレータ層に光学的かつ電気的に結合される下部光検出器とを含む積層マルチエネルギー検出器タイルにおいて光センサ信号をルーティングする方法が、上部シンチレータ層において、第１のエネルギーのＸ線光子と第２のエネルギーのＸ線光子とを含むＸ線光子を受け取るステップと、前記上部シンチレータ層を用いて、前記第１のエネルギーのＸ線光子を第１の光子に変換するステップと、前記上部光センサを用いて、前記第１の光子を検出し、それを示す第１の電気信号を生成するステップと、前記下部シンチレータ層の側壁のスルーホール相互接続部を通じて、前記第１の電気信号を前記下部光検出器にルーティングするステップと、前記下部光検出器を用いて、前記第１の電気信号を処理電子回路にルーティングするステップとを含む。

本発明は、様々な構成要素及び構成要素の配置、ならびに様々なステップ及びステップの配置において形をとることができる。図面は、好ましい実施形態を例示する目的のためだけのものであり、本発明を限定するものとして解釈されるべきではない。

一体型スルーホール相互接続部を有するシンチレータ層を含む検出器タイルを有する検出器モジュールを有する例示的な撮像システムを概略的に示す。 一体型スルーホール相互接続部を有するシンチレータ層を含む検出器タイルの一例を概略的に示す。 一体型スルーホール相互接続部を有するシンチレータ層と、対応する電気的相互接続部を有する上部及び下部光センサとを含む、検出器タイルのサブ部分の分解図を概略的に示す。 図３に記載の光センサ相互接続部の変形例を概略的に示す。 シンチレータ層内の一体型スルーホール相互接続部の位置の変化を概略的に示す。 シンチレータ層内の一体型スルーホール相互接続部の他の位置の変化を概略的に示す。 シンチレータ層内の一体型スルーホール相互接続部の他の位置の変化を概略的に示す。 シンチレータ層内の一体型スルーホール相互接続部の他の位置の変化を概略的に示す。 シンチレータ層内の一体型スルーホール相互接続部の他の位置の変化を概略的に示す。 シンチレータ層内の一体型スルーホール相互接続部の他の位置の変化を概略的に示す。 本明細書の一実施形態による例示的な方法を示す。

図１は、コンピュータ断層撮影（ＣＴ）スキャナのようなイメージングシステム１００を概略的に示す。撮像システム１００は、概ね静止ガントリ１０２と回転ガントリ１０４とを含む。回転ガントリ１０４は、ベアリング（見えない）などによる静止ガントリ１０２によって回転可能に支持され、長手方向又はｚ軸の周りに検査領域１０６の周りで回転する。Ｘ線管などの放射線源１０８は、回転ガントリ１０４によって支持され、それによって回転し、検査領域１０６を横切るＸ線放射線を放出する。寝台などの被検体支持体１１０は検査領域１０６において被検体又は対象を支持する。コンピュータは、オペレータコンソール１１２として機能し、ディスプレイなどの人間可読出力デバイスと、キーボード及び／又はマウスなどの入力デバイスとを含む。コンソール１１２に常駐するソフトウェアは、オペレータが撮像システム１００の動作を制御し、再構成器１１３によって生成される画像を見ることを可能にする。

マルチエネルギー（スペクトル）放射線感受性検出器アレイ１１４は、検査領域１０６を横切って放射線源１０８と反対側の角度の弧を定め、検査領域１０６を横切る放射線を検出し、それを示す電気信号を生成して出力する。マルチエネルギー放射線感受性アレイ１１４は複数の検出器タイル１１６を含み、各々は異なるエネルギーごとに１つずつ、複数のシンチレーション層／光センサ層対を有する。図２は、デュアルエネルギー用に構成される検出器タイル１１６の非限定的な例を示す。しかしながら、２つより多くのエネルギーのためのタイル１１６もまた本明細書で企図されている。検出器タイル１１６は、第１の（上部）シンチレータ層２０２、それに光学的に結合される第１の（上部）光センサ層２０４、それに電気的に結合される第２の（下部）シンチレータ層２０６、それに光学的かつ電気的に結合される第２（下部）の光センサ層２０８、それに電気的に結合される処理電子回路（例えば特定用途向け集積回路、又はＡＳＩＣ）２１０、及びそれに電気的に結合される読み出し電子回路２１２を含む。検出器タイル１１６及びその中の構成要素の相対的な幾何学形状（すなわち、形状、サイズなど）は限定的ではない。二重層水平積層検出器の例は、２０１２年５月７日出願の、「少なくとも２つのシンチレータアレイ層の間に配置される少なくとも１つのシング光センサアレイ層を有するマルチレイヤ水平コンピュータ断層撮影（ＣＴ）検出器アレイ」と題する特許US 9,012,857 B2に記載され、その全体が参照により本明細書に組み込まれる。

各タイル１１６は、第１のシンチレータ層２０２が線源１０８及び線源１０８によって放出されるＸ線光子２１４に最も近くなるようにシステム１００内で空間的に配向されている。低エネルギーＸ線光子２１６は第１のシンチレーション層２０２によって吸収され、これらのX線光子を光子218に変換する。高エネルギーＸ線光子２２０は第１のシンチレーション層２０２を通過し、第２のシンチレーション層２０６によって吸収され、第２のシンチレーション層２０６はこれらのＸ線光子を光子２２２に変換する。通常、第１及び第２のシンチレータ層２０２及び２０６による吸収は、シンチレーション材料の厚さ及び／又はシンチレータ材料の種類に依存する。適切な材料の例には、シンチレーションナノ材料、量子ドットなど、オキシ硫化ガドリニウム（「ＧＯＳ」）、セレン化亜鉛（ＺｎＳｅ）、タングステン酸カドミウム（ＣｄＷＯ _４）、又は他のシンチレーション材料が含まれる。 １つ又は複数の量子ドットシンチレータ層を有する検出器の例は、２０１５年８月７日に出願され、「量子ドットベースのイメージング検出器」という名称の特許出願番号６２ ／ ２０２，３９７に記載されている。量子ドットの一例は、２０１４年９月２３日に出願される、「多孔質粒子中のカプセル化材料」と題する出願番号ＥＰ１４１８６０２２．１に記載されており、その全体は参照により本明細書に組み込まれる。

第１の光センサ層２０４は、第１のシンチレーション層２０２によって生成される光子２１８を検出し、それを示す電気信号を生成する。以下により詳細に説明されるように、この電気信号は、第２のシンチレータ層２０６のシンチレータ画素を囲む少なくとも１つの壁内の少なくとも１つのスルーホール相互接続部２２４（例えば、一体型垂直相互接続アクセス（ＶＩＡ））を通じてルーティングされ、第２の光センサ層２０６を通って処理電子装置２１０に至る。結果として、検出器タイル１１６は、第２のシンチレータ層２０６をバイパスして、第１の光センサ層２０４から処理電子回路２１０に電気信号をルーティングするように、第２のシンチレータ層２０６の上に配置されるフレックス又は他の回路を必要としない。このように、線量効率は、フレックス又は他の回路が第１の光センサ層２０４と第２のシンチレータ層２０６との間に取り付けられる構成と比較して改善され、複雑さ及び組み立てコストが低減され、信頼性が高まる。第２の光センサ層２０８は、第２のシンチレーション層２０６によって生成される光子２２２を検出し、それを示す電気信号を生成する。この電気信号は、処理電子回路２１０に直接ルーティングされ、読み出し電子回路２１２を介して再構成部１１３に送られる。

図１に戻ると、再構成器１１３は、アレイ１１４によって出力される信号を再構成し、ボリュメトリック三次元画像データを生成する。一例では、デュアルエネルギー構成の場合、これは、第１の光センサ層２０４からの信号を用いて低エネルギー画像データを再構成すること、及び／又は第２の光センサ層２０８からの信号を用いて高エネルギー画像データを再構成することを含む。画像データは、非スペクトルスキャナからの画像データを近似するように結合され得る。追加的又は代替的に、第１の光センサ層２０４からの信号と第２の光センサ層２０８からの信号とが最初に組み合わされ、次に再構成器１１３が非スペクトルスキャナからの従来の非スペクトル画像データと同様の画像データを再構成する。追加的又は代替的に、再構成器１１３は、低エネルギー画像データ及び高エネルギー画像データと、非スペクトルスキャナと同じ単一画像との両方を再構成する。一般に、画像データは、マルチエネルギー構成における各エネルギーレベル、及び／又はエネルギーレベルの組み合わせについて生成されることができる。

図３を参照すると、第１の光センサ層２０４、一体型スルーホール相互接続部２２４を有する第２のシンチレータ層２０６、及び第２の光センサ層２０８を示す検出器タイル１１６の分解図が概略的に示されている。明瞭さと簡潔さのために、以下は、タイル１１６の単一画素の単一壁に関連して一体型スルーホール相互接続部２２４を説明する。しかしながら、複数の壁を含む他の壁、及び／又はタイル１１６の他の画素も同様に構成されている。

分解図は、第１の光センサ層２０４の底部３０２からの第１の光センサ層２０４の斜視図を示す。光センサ画素３０６の読み出し電極３０４は、底部３０２に配置されている。光センサ画素３０６によって集められる光を示す電気信号は、読み出し電極３０４から光センサ画素３０６にルーティングされる。図示の読み出し電極３０４は、光センサ画素３０６の中央領域に配置されている。変形例では、電極３０４は、光センサ画素３０６の中心から外れた位置又は中心領域の外側に配置されている。電気トレース３０８は、読み出し電極３０４から光センサ画素３０６の端部３１２の電気的接点３１０まで底部３０２に沿って延在する。

３１４において、光センサ画素３０６の側面３１６からの図が示される。図示の実施形態では、光センサ画素３０６は、正（ｐ）形領域３１８、真性領域３２０、及び負（ｎ）形領域３２２を有するＰＩＮダイオードを含む。ｎ型領域３２２は、導電性部材３２４を介して読み出し電極３０４と電気的に接触している。３２６において、光センサ画素３０６の側面３２８からの図が示されている。一般に、側面３１６及び３２８は正方形又は長方形の画素に対して垂直である。図４は、導電性部材３２４が、第１の光センサ層２０４の内側で、ｎ形領域３２２から光センサ画素３０６の端部３１２の電気的接点３１０まで直接延在し、電極３０４と電気トレース３０８とは省略されている変形例を示す。

図３に戻ると、分解図は、第２のシンチレータ層２０６の上面３３０からの斜視図を示す。この例では、スルーホール相互接続部２２４は、壁３３６内において、シンチレータ画素３３７に隣接する壁３３６の上端部３３４における上部接点３３２から、第２のシンチレータ層２０６の底部３４２における壁３３６の底部端部３４０における底部接点３３８に延在する。一般に、壁３３６（及び各シンチレータ画素を囲む他の壁）は、非シンチレーション材料と光反射材料（例えば、コーティング、フィルム、塗料など）とを含み、下端３４２、したがって第２の光センサ層２０８に向かって光を反射し、収集効率を向上させ、クロストークを低減する。第１の光センサ層２０４の接点３１０と第２のシンチレータ層２０６の上部接点３３２とは、組み立てられた構造内で物理的かつ電気的に接触している。 ３４４において、第２のシンチレータ層２０６の底部３４２からの斜視図が示されており、スルーホール相互接続部２２４及び第２のシンチレータ層２０６の底部３４０の接点３３８を示す。

一般に、導電性材料（導電性金属、導電性ナノ材料、量子ドット（例えば、シリコン）等）が一つ又はそれより多くのシンチレーション画素の一つ又はそれより多くの側壁に構成されることを除いて、第２のシンチレータ層２０６は、従来のＣＴシンチレータ及び同じ態様で使用されている同じ材料から構成される。例えば、第２のシンチレータ層２０６は、スルーホール相互接続部２２４が壁３３６内に形成される、印刷、成形、焼結構造とすることができる。別の例では、壁３３６におけるスルーホール相互接続部２２４を有する壁がまず形成され、次にシンチレータ材料（例えば、粉末、固体など）が画素壁の間の開口領域に配置される。壁３３６内の導電性材料は、シンチレータ画素間のクロストークをさらに低減することができる。壁３３６は、スルーホール相互接続部２２４の外側に非導電性材料（例えば、非導電性ナノ材料、量子ドットなど）を含む。壁の厚さの例は、２００ミクロン未満であるが、限定されないが、160ミクロン、100ミクロン、及び30ナノメートルを含む。

変形例では、壁３３６（及び／又は第２のシンチレータ層２０６の他の壁）は、導電性散乱防止材料を含む。一例では、壁３３６（及び／又は第２のシンチレータ層２０６の他の壁）はスルーホール相互接続部２２４であり、角は絶縁されている。別の例では、スルーホール相互接続部２２４は壁３３６（及び／又は第２のシンチレータ層２０６の他の壁）内で絶縁されており、角は絶縁されていても、いなくてもよい。

分解図は、第２の光センサ層２０８の頂部３４６からの斜視図を示す。頂部接点３４８は、第２の光センサ層２０８の光センサ画素３５２の頂部表面３５０に配置されている。（この図では見えないが、３６０の図では見える）底部接点３５４は、光センサ画素３５２の底部３５６に位置する。相互接続部３５８は、頂部接点３４８から底部接点３５６まで延在している。第２のシンチレータ層２０６の底部接点３３８と第２の光センサ層２０８の頂部接点３４８とは組み立て構造で物理的かつ電気的に接触している。第２の光センサ層２０８の上部接点３４８は組み立て構造において物理的かつ電気的に接触している。 ３６０において、底部３５６からの斜視図は、相互接続部３５８、第２の光センサ層２０８の端部３６２における底部接点３５４、及び第２の光センサ層２０８用の底部電極３６４を示す。

処理電子回路２１０（図２）は、第１の光センサ層２０４の光センサ画素３０６からの信号をルーティングするための第２の光センサ層２０８の底部接点３５４と、第２の光センサ層２０８の光センサ画素３５２からの信号をルーティングするための第２の光センサ層２０８の底部接点３６４との両方に対する電気的接点を含む。図２は、単一層としての処理電子回路２１０を示す。しかしながら、処理電子回路２１０は単一のＡＳＩＣであってもよく、各光センサ層２０４及び２０８などのためのＡＳＩＣを含んでもよいことが理解されるべきである。それが各光センサ層に対するＡＳＩＣを含む場合、底部接点３５４からの信号は一方のＡＳＩＣにルーティングされ、底部接点３６４からの信号は他方のＡＳＩＣにルーティングされる。

図５乃至図１０は、スルーホール相互接続部２２４のルーティングの変形例を示す。図５では、各シンチレータ画素５０２、５０４、５０６、５０８、５１０及び５１２は、その上の上部光センサ層２０４の対応する画素からの信号をルーティングするための隣接する壁５２６、５２８、５３０、５３２、５３４及び５３６内に関連するスルーホール相互接続部５１４、５１６、５１８、５２０、５２２及び５２４を有する。図６では、単一のシンチレータ画素６０２は複数のスルーホール相互接続部６０４及び６０６を有し、それぞれは異なる壁６０８及び６１０に配置される。図７では、単一のシンチレータ画素７０２は、単一の壁７０６について非対称に配置される複数のスルーホール相互接続部７０４を有する。図８において、単一のシンチレータ画素８０２は、単一の壁８０６に関して対称に配置される複数のスルーホール相互接続部８０４を有する。図９において、単一シンチレータ画素９０２は、壁９０８と壁９１０との間の角９０６に配置されるスルーホール相互接続９０４を有し、壁９０８と９１０は交差する。図１０では、２つの隣接するシンチレータ画素１００２と１００４とは、２つのシンチレータ画素１００２と１００４との間の壁１００８に配置される単一のスルーホール相互接続部１００６を共有している。本明細書では他の変形形態も考えられる。

図１１は本明細書に記載の実施形態による例示的な方法を示す。

１１０２において、上部シンチレータ層２０２は、低エネルギーのＸ線光子を吸収し、それらを第１の光子に変換する。

１１０４において、上部光センサ２０４は第１の光子を受け取り、それを示す第１の電気信号を生成する。

１１０６において、第１の電気信号は、下部シンチレータ層２０６の壁３３６に一体化されるスルーホール相互接続部２２４を通って、及び下部光センサ２０８の相互接続部３５８を通って処理電子回路２１０にルーティングされる。

１１０８において、下部シンチレータ層２０６は、より高いエネルギーのＸ線光子を吸収し、それらを第２の光子に変換する。

１１１０において、下部光センサ２０８は第２の光子を受け取り、それを示す第２の電気信号を生成する。

１１１２において、第２の電気信号は、下部光センサ２０８の電極３６０から処理用電子回路２１０にルーティングされる。

１１１４において、第１及び第２の信号は画像データを生成するために処理される。

本発明を好ましい実施形態を参照して説明した。 上記の詳細な説明を読んで理解すると、修正及び変更が他の人に思い浮かぶことがある。 本発明は、添付の特許請求の範囲又はその均等物の範囲内に入る限り、そのようなすべての修正形態及び変更形態を含むように構成されることを意図している。

Claims (15)

1. 放射線検出器タイルのシンチレータ層であって、
   複数のシンチレータ画素と、
   前記複数のシンチレータ画素の各々を囲む非シンチレーション材料及び光反射材料の複数の壁であって、前記複数のシンチレータ画素の１のシンチレータ画素を囲む前記壁が、互い絶縁されていない、壁と、
   画素のための少なくとも一つの導電性相互接続部であって、前記少なくとも一つの導電性相互接続部は、前記壁の全深さに沿って前記画素の壁内に延在する、少なくとも一つの導電性相互接続部と
   を有する、シンチレータ層。
2. 前記シンチレータ画素のための少なくとも一つの第２の導電性相互接続部であって、前記少なくとも一つの第２の導電性相互接続部は、前記シンチレータ画素の同じ壁において配置される、少なくとも一つの第２の導電性相互接続部
   をさらに有する、請求項１に記載のシンチレータ層。
3. 前記シンチレータ画素のための少なくとも一つの第２の導電性相互接続部であって、前記少なくとも一つの第２の導電性相互接続部は、前記シンチレータ画素の第２の異なる壁において配置される、少なくとも一つの第２の導電性相互接続部
   を更に有する、請求項１に記載のシンチレータ層。
4. 前記少なくとも一つの導電性相互接続部は、前記シンチレータ画素の２つの壁が交差する角に配置される、請求項１乃至３の何れか一項に記載のシンチレータ層。
5. 前記壁は前記シンチレータ層の外壁である、請求項１に記載のシンチレータ層。
6. 前記壁は前記シンチレータ層の内壁である、請求項１に記載のシンチレータ層。
7. 前記導電性相互接続部は、導電性ナノ材料又は導電性散乱防止材料のうちの少なくとも一つを含む、請求項１乃至６の何れか一項に記載のシンチレータ層。
8. マルチエネルギー検出器アレイであって、
   上部シンチレータ層と、
   前記上部シンチレータ層に光学的に結合される上部光センサと、
   前記上部光センサに電気的に結合され、非シンチレーション材料及び光反射材料の複数の壁によって囲まれる少なくとも１つのシンチレータ画素を含む、下部シンチレータ層と、
   前記下部シンチレータ層に光学的かつ電気的に結合される下部光検出器と
   を含む検出器タイル
   を有し、前記複数の壁は、前記上部光センサの上端から前記下部光検出器の下端にまで延在する少なくとも１つの導電性相互接続部を含み、前記壁が互いに絶縁されていない、マルチエネルギー検出器アレイ。
9. 前記少なくとも一つの導電性相互接続部は導電性金属を有する、請求項８に記載の検出器アレイ。
10. 前記少なくとも一つの導電性相互接続部は導電性ナノ材料を有する、請求項８に記載の検出器アレイ。
11. 前記上部光センサは、前記少なくとも一つの導電性相互接続部と電気的に接触している電気的読み出し接点を含む、請求項８乃至１０の何れか一項に記載の検出器アレイ。
12. 前記電気的読み出し接点は光センサ画素の端部に配置され、前記上部光センサは、光センサ画素の中央領域に配置される読み出し電極と、前記読み出し電極と前記電気的読み出し接点とを電気的に接続する導電性トレースとを含む、請求項１１に記載の検出器アレイ。
13. 前記下部光検出器は、
    光センサ画素の上端にあり、前記下部シンチレータ層の前記少なくとも一つの導電性相互接続部と電気的に接触する、上部電気的接点と、
    前記光センサ画素の下端における底部電気的接点と、
    前記上部電気的接点と前記底部電気的接点とを電気的に接続する、電気的相互接続部と、
    前記光センサ画素の中央領域における読み出し電極と
    を含む、請求項８乃至１２の何れか一項に記載の検出器アレイ。
14. 前記下部光検出器に電気的に結合される処理電子回路
    を更に有する、請求項８乃至１３の何れか一項に記載の検出器アレイ。
15. 前記処理電子回路は、前記下部光検出器の底部電気的接点と前記下部光検出器の読み出し電極との両方と電気的に通信する特定用途向け集積回路を有する、請求項１４に記載の検出器アレイ。

Images