JP7065780B6 - デジタル通信システムにおけるパケット開始検出のための方法及び装置 - Google Patents

Description

いくつかの実施形態は、排他的ではないが特に身体結合装置で使用するためのパケット開始（ＳＯＰ）検出のための方法及び装置に関する。

身体結合通信（ＢＣＣ）又は身体ベース通信が、電気電子技術者協会（ＩＥＥＥ）の８０２．１５．６タスクグループによって標準化されるように、ボディエリアネットワーク（ＢＡＮ）の基礎として提案されている。ＢＣＣは、人間又は動物の身体にある又は近接している複数の装置間で情報の交換を許容する。これは、体表面への低エネルギー電界の容量又はガルバニック結合によって達成されることができる。

身体結合通信（ＢＣＣ）システムにおいて、ユーザの身体にわたって信号を介して送信装置から受信器装置に情報が送信される。身体結合通信は、情報を送信するために電界を活用する。

身体結合通信（ＢＣＣ）は通信路として人体を使用する。それは、人体と接触している装置間でその人体にわたってワイヤレス通信を可能にする。信号は、空気を通しての代わりに身体にわたって伝達される。そのため、通信は、身体に近い領域に限定される。したがって、身体に位置する、接続される、又は近接して置かれる装置間で通信が可能である。

ここで、知られているパケット開始（ＳＯＰ）検出器２０３を図示する図６を参照する。パケット開始データを含むフィールドを有するデータパケット３００が受信される。パケット開始検出器は、基準ＳＯＰデータを有する基準ＳＯＰバッファ６０１、受信したデータパケットからＳＯＰを受け取るＳＯＰバッファ６０２、及び比較回路６０３を有する。比較回路は、基準ＳＯＰと受信したＳＯＰとの間で一致があるかどうかを判定し、適切な出力６０４を提供することになる。比較回路は、受信したメッセージにおけるＳＯＰデータを検出するために並列マルチビット相関（ＰＭＢＣ）手法を使用する。

米国特許出願公開第２０１２／０２７１４９号では、連続的に送られるシフトレジスタと単一の基準語との間で一致が検査される同期検出器を記載している。

ＥＰ０５４９２４７では、奇数及び偶数フレーム同期シーケンスに対する比較の結果の論理和がとられるＤ２ ＭＡＣシステムのための同期検出器を記載している。

特開昭６１３３０４０では、アナログ同期検出器を記載している。

ＣＡ２２１５３８０では、同期検出器を有するコーディングシステム及び装置を記載している。

この技法はいくつかの状況でうまく機能する。信号対雑音比が低い場合、検出は信頼できなくなることがあり、典型的な解決策はＳＯＰをより長くすることである。しかしながら、ＳＯＰの増加した長さでは、ＳＯＰ検出器の複雑度及び電力消費の増加が一定の用途で不利となる。

一態様によれば、パケット開始情報を含む入力データを受信するように構成された入力部と、基準パケット開始情報のそれぞれの部分集合と受信したパケット開始情報のそれぞれの部分集合との間で一致があるかどうかを判定するように構成された第１のステージであって、受信したパケット開始情報の部分集合の各々及び基準パケット開始情報のそれぞれの部分集合に対して上記判定することを繰り返すように構成され、基準パケット開始情報のそれぞれの部分集合と受信したパケット開始情報のそれぞれの部分集合との間で一致があればカウンタの値が変更される第１のステージと、第１のステージの上記判定することについての、カウンタの値と閾値との比較に依存してパケット開始検出出力を提供するように構成された出力部とを備えるパケット開始検出器が提供される。

より大きな長さのＳＯＰが使用される場合、本発明のいくつかの実施形態は、より小型且つ／又は電力効率的なＳＯＰ検出器が提供されるのを許容する。これは、パケット開始情報の部分集合に注目するために同じ回路が使用されるからである。これは、必要とされる回路量が低減されることができることを意味する。これは電力消費も低減させる。

カウンタが、基準パケット開始情報のどのそれぞれの部分集合が第１のステージによって使用されるかを制御するように構成される。これは、基準パケット開始情報の各部分集合が正しい順序で使用されることを確実にする。他の実施形態において異なる論理が使用されることが認識されるべきである。

基準パケット開始情報のそれぞれの部分集合と受信したパケット開始情報のそれぞれの部分集合との間で一致があればカウンタの値が変更される。カウンタはインクリメント又はデクリメントされる。このように、カウンタの所与の値が達成されると、ＳＯＰの全体が検査されたと判定されることができる。

第１のステージは、一致があるかどうかを判定するために閾値を使用するように構成されており、閾値が各部分集合に対して設定可能である。これは、閾値が、例えば雑音レベルに応じて変更されることを可能にする。

第１のステージは、受信したパケット開始情報部分集合とそれぞれの基準パケット開始情報部分集合との間でそれぞれの排他的論理和を行うように構成された排他的論理和機能を含む。排他的論理和機能は有利には、基準及び受信値が同じであるときに１つの値を、そして基準及び受信値が異なるときに異なる値を提供することになる。

第１のステージは、排他的論理和機能の出力を加算して合計した出力を、第１の比較器に提供するように構成された加算器機能を含み、第１の比較器は、上記合計した出力と閾値とを比較するように構成される。有利には、排他的論理和機能の出力を合計することによって、基準及び受信したパケット開始情報間の一致の程度を示すことになる値が得られる。この値を閾値と比較することによって、情報のそれぞれの部分集合が一致であると考えられるか否かが簡単に判定されることができる。

第１のステージは、パケット開始情報の全ての部分集合が一致すると判定されれば、出力部によってパケット開始検出出力が出力されるように構成される。これは、いずれかのそれぞれの部分集合が一致しなければ、一致がないと考えられるという点で実装するのが簡単である。

パケット開始検出器は、パケット開始の全ての部分集合が一致と判定されたかどうかを判定し、そうであれば出力部によってパケット開始検出出力が出力されるようにするための第２の比較器を備える。

パケット開始検出器は、第１のステージと並列に配置される第２のステージであって、受信したパケット開始情報のそれぞれの部分集合を基準パケット開始情報のそれぞれの部分集合の反転と比較するように構成された第２のステージを備え、出力部は、第１のステージ又は第２のステージの上記判定することに依存してパケット開始検出出力を提供するように構成される。これは、共通接地を有する装置に関して有用である。検出器はしたがって、受信したメッセージを反対極性であると解釈する（すなわち２進数の１は０と解釈され、その逆も同じである）。したがって、第２のステージを有することによって、ＳＯＰ検出器は両方の可能な極性を考慮することができる。

出力部は、パケット開始検出出力が第１のステージ又は第２のステージの上記判定することに依存しているかを示す情報を出力するように構成される。いくつかの実施形態において、これは、パケットの内容を理解するために使用される。

別の態様によれば、上記したようなパケット開始検出器を備える身体結合装置が提供される。身体結合装置は有利には、低電力装置であるべきであり、且ついくつかの実施形態によってサポートされるより長いパケット開始情報を必要とする比較的雑音が多い要件で動作される。

別の態様によれば、受信したパケット開始情報の第１の部分集合を受け取るステップと、受信したパケット開始情報の第１の部分集合を基準のそれぞれの第１の部分集合と比較して、一致があるかどうかを判定するステップと、受信したパケット開始情報の後続の部分集合及び基準パケット開始情報のそれぞれの部分集合に対して上記受け取るステップ及び比較するステップを繰り返すステップと、上記比較するステップに依存してパケット開始検出出力を提供するステップとを有するパケット開始を検出する方法が提供される。

比較するステップは、一致があるかどうかを判定するために閾値を使用することを有する。

比較するステップは、受信したパケット開始情報の第１の部分集合に関しては第１の閾値を、及び受信したパケット開始情報の少なくとも１つの他の部分集合に関しては第２の異なる閾値を使用することを有する。

本方法は、パケット開始情報の全ての部分集合が一致すると判定されればパケット開始検出出力を提供するステップを有する。

本方法は、基準パケット開始情報のどのそれぞれの部分集合が使用されるかを制御するためにカウント値を使用するステップを有してもよい。

本方法は、基準パケット開始情報のそれぞれの部分集合と受信したパケット開始情報のそれぞれの部分集合との間で一致があればカウント値を変更するステップを有する。

本方法は、受信したパケット開始情報部分集合とそれぞれの基準パケット開始情報部分集合との間で排他的論理和機能を行うステップを有してもよい。

本方法は、排他的論理和の結果を加算して合計した出力を提供する加算機能を行うステップと、合計した出力を閾値と比較するステップとを有してもよい。

本方法は、基準パケット開始情報の反転を使用して上記方法を繰り返すステップを有してもよく、パケット開始検出出力は、基準パケット開始情報又はその反転を使用する上記判定するステップに依存している。

本方法は、パケット開始検出出力が基準パケット開始情報又はその反転に依存しているかを示す情報を提供するステップを有してもよい。

すなわち、本実施形態では、様々な雑音条件下の改善されたパケット開始（ＳＯＰ）検出の方法を記載する。

ここで、いくつかの実施形態が単に例として且つ添付の図を参照して記載されることになる。

身体結合通信ＢＣＣシステムの実施形態を概略的に図示する。 身体結合通信ＢＣＣシステムの送信及び受信のブロック図を概略的に図示する。 身体結合通信ＢＣＣシステムで使用されるデータパケットの実施形態を概略的に図示する。 身体結合通信ＢＣＣシステムアーキテクチャの実施形態を概略的に図示する。 身体結合通信ＢＣＣ集積回路ＩＣシステムアーキテクチャの実施形態を概略的に図示する。 知られているパケット開始（ＳＯＰ）検出器を図示する。 実施形態に係るパケット開始検出器の実施形態を概略的に図示する。 実施形態の方法を図示する。

いくつかの実施形態は、パケット開始情報を含む入力データを受信するように構成された入力部と、基準パケット開始情報のそれぞれの部分集合と受信したパケット開始情報のそれぞれの部分集合との間で一致があるかどうかを判定するように構成された第１のステージであって、受信したパケット開始情報の部分集合の各々及び基準パケット開始情報のそれぞれの部分集合に対して判定することを繰り返すように構成された第１のステージと、第１のステージの判定することに依存してパケット開始検出出力を提供するように構成された出力部とを備えるパケット開始検出器を提供する。より大きな長さのＳＯＰが使用される場合、本発明のいくつかの実施形態は、より小型且つ／又は電力効率的なＳＯＰ検出器が提供されるのを許容する。これは、パケット開始情報の部分集合に注目するために同じ回路が使用されるからである。これは、必要とされる回路量が低減されることができることを意味する。これは電力消費も低減させる。

ここで、第１のＢＣＣ装置１０１及び第２のＢＣＣ装置１０２を備えるワイヤレスボディエリアネットワーク（ＷＢＡＮ）１００を図示する図１を参照する。いくつかの実施形態において、３つ以上のＢＣＣ装置が活用される。第１のＢＣＣ装置１０１は、人１０４の身体における通信路１０３を介して第２のＢＣＣ装置１０２と通信することができる。例えば、第１のＢＣＣ装置１０１は送信器２０１を含み、第２のＢＣＣ装置１０２は受信器２０２を含む。第１のＢＣＣ装置１０１が送信器も受信器も有するか又は送信器だけを有してもよいことが認識されるべきである。第２のＢＣＣ装置１０２は、送信器も受信器も有するか又は受信器だけを有してもよい。

ここで、ＢＣＣ通信システム２００を概略的に図示する図２を参照する。いくつかの実施形態において、送信器２０１は、通信路１０３を介して受信器２０２にメッセージパケット３００を送信する。いくつかの実施形態において、受信器２０２は、パケット開始（ＳＯＰ）検出器２０３に受信したメッセージパケット３００を渡す。メッセージパケット３００が通信路１０３を介して送信器２０１から受信器２０２に伝わるにつれて、メッセージパケット３００は、潜在的なＢＣＣ通信路雑音要因２０５により雑音２０４が多くなる。典型的に、ＢＣＣ通信路雑音には２つの形態、連続雑音及びバースト雑音がある。連続雑音エラーはメッセージパケット全体にわたってランダムに拡散される。バースト雑音エラーは連続ビットに影響する。

ここで、送信器２０１から受信器２０２に送信されるデータパケット３００の実施形態を図示する図３を参照する。いくつかの実施形態において、データパケット３００は例えば、プリアンブル３０１、パケット開始（ＳＯＰ）インジケータ３０２、パケット長インジケータ（ＰＬＩ）３０３、データバイト３０４、巡回冗長検査３０５及びパケット終了インジケータ（ＥＯＰ）３０６を備える。

パケット長インジケータ（ＰＬＩ）３０３は、パケット３００に存在するデータバイト３０４の数について受信器２０２に情報を提供する。巡回冗長検査（ＣＲＣ）３０５は、メッセージ（データバイト）３０４におけるエラーを検出するために活用される。データバイト３０４に先行するプリアンブル３０１は一連のゼロから成る。プリアンブルは１００μｓ期間程度持続する。プリアンブル３０１は、クロック同期目的で後述することになるアナログフロントエンド（ＡＦＥ）によって使用される。パケットの開始（ＳＯＰ）３０２は、データパケット３００の開始を識別するために受信器２０２によって使用される。ＳＯＰ３０２が正しく検出されれば、それはパケット再送信の必要を低減させる。受信器がパケットの開始を検出することができなければ、パケット全体が失われ、情報を復元するためにその情報の再送信が必要とされる。再送信の数が低減されれば、これは通信スループット（実効データレート）を改善することになる。実効データレートは、受信器に達した情報の尺度である。実効データレートは、再送信及び喪失パケットによる全ての損失を考慮する。

他の実施形態において他のデータパケット形式が使用されることが認識されるべきである。１つ又は複数のフィールドが省略されてもよい。１つ又は複数の追加フィールドが設けられてもよい。フィールドの順序は変更されてもよい。

いくつかの実施形態は集積回路身体結合通信（ＢＣＣ）送受信器を提供する。

身体結合通信（ＢＣＣ）システムの課題の１つは、比較的低電力動作で高堅牢性を達成することができる送受信器アーキテクチャの形態である。これはいくつかの実施形態によって達成される。

身体結合システムは有利には低消費電力を伴う。低消費電力は例えば低熱放散を伴う傾向がある。これは、装置がユーザの皮膚に対して使用されている場合に有利である。低消費電力は、装置が再充電される必要がある、又はエネルギー供給が限られている（例えば運動又は太陽エネルギー）用途で有利である。

実施形態は任意の他の適切な通信システムにおける用途を有する。通信システムは低消費電力を伴っても又は伴わなくてもよい。

いくつかの実施形態は、送信器と受信器との間の距離が利用可能な電力と比較して比較的大きい場合に使用される。

送受信器は、いくつかの実施形態において単一の集積回路によって実装される。他の実施形態において、送受信器は、より大きい機能又は装置に組み込まれる。いくつかの実施形態において、１つの装置が送信器を有し、別の装置が受信器を有する。いくつかの実施形態において、別々の送信器及び受信器が装置に設けられる。

送受信器は比較的高データレート（例えば、１Ｍｂ／ｓ）を達成する。

送受信器は雑音に耐性がある。

パケット開始検出器は、関連回路のための面積及び／又は必要電力に関して経済的である。身体結合通信装置の電力使用はいくつかの状況で関心事である。これは、いくつかの実施形態によって対処される。

ここで、身体結合通信（ＢＣＣ）装置アーキテクチャ４００の実施形態を図示する図４を参照する。いくつかの実施形態において、ＢＣＣ装置アーキテクチャ４００は、ＢＣＣ送受信器集積回路４０１、ホストプロセッサ４０２、電極４０３、並びにバッテリ及び電力管理モジュール４０４を備える。ＢＣＣ送受信器集積回路４０１は、シリアルペリフェラルインタフェース４０５を介してホストプロセッサ４０２と通信する。電極４０３は身体と接触しており、信号を送受信するために使用される。バッテリ及び電力管理モジュール４０４は、ＢＣＣ送受信器集積回路４０１及びホストプロセッサ４０２に接続される。

いくつかの実施形態において、ホストプロセッサ４０２は、ＢＣＣ機能を使用して他のＢＣＣ対応センサ／装置と通信する装置の一部である。ホストプロセッサ４０２は（最初に）設定を構成し、そしてＢＣＣ集積回路送受信器４０１に、別のＢＣＣ装置に送信されることになる関連又は他のデータを渡す。ＢＣＣ集積回路４０１は、データをパケット化して送るように構成される。ＢＣＣ集積回路は、データパケットからデータを受信及び抽出するように構成される。ホストプロセッサ４０２は次いで、シリアルペリフェラルインタフェース（ＳＰＩ）４０５を介してＢＣＣ集積回路４０１によって受信された抽出センサデータを読み取る。

ここで、身体結合通信ＢＣＣ送受信器集積回路４０１の一実施形態を図示する図５を参照する。いくつかの実施形態において、ＢＣＣ送受信器集積回路４０１は、アナログフロントエンド（ＡＦＥ）５０１及びデジタルサブシステム５０２を備える。デジタルサブシステム５０２は、ホストインタフェース制御論理５０３、システム制御論理５０４、受信論理５０５及び送信論理５０６を備える。ＡＦＥ５０１は、電極４０３を駆動するためのインタフェーシング及びバッファリング、送信集積回路レベルのエンコーディング及びデコーディング、ローカルクロック同期、入力信号増幅などを扱う。デジタルサブシステム５０２は、送受信パケット処理、システム制御及びホストプロセッサインタフェーシングなどの機能を扱う。

ＢＣＣ受信器は、できる限り正確にパケット開始（ＳＯＰ）を検出するべきである。典型的に、ＳＯＰが大きいほど、検出の精度は高くなる。いくつかの実施形態は、６４／１２８ビットであるＳＯＰを使用する。しかしながら、これは例としてであり、ＳＯＰのためにより小さい又はより大きいビット長が使用されてもよい。ＳＯＰは、同期目的で使用される１０００ビットのプリアンブルによって先行される。プリアンブルは代替的に、このビット数より大きく又は小さくできる。例えば、プリアンブルは、１００クロックサイクルより少なく又は多くできる。雑音の結果として、受信器は破損メッセージパケットを取り上げる。受信器は、したがって、ＳＯＰパケットにおける破損ビットの存在にもかかわらずＳＯＰパケットを正確に解釈することができなければならない。ＳＯＰ検出器が許容することができ、なお且つＳＯＰパケットを正確に解釈することができる破損ビット数は、「閾値」又は「耐雑音性レベル」と呼ばれる。設定することができる閾値を有することは、システムが、主要オーバーホールの必要なしに１つの使用法から別の使用法に有利に適合されることを意味する。

実施形態において、受信器によって活用されることになる閾値は動的に設定される。有効な閾値が雑音に依存する一方、システムにおける実際の雑音レベルは演繹的に知られていない。実際の雑音（より高い又はより低い）と一致しない閾値レベルは正確な検出を低減させる。したがって、いくつかの実施形態は、雑音レベルに依存して設定することができる閾値を有するパケット開始検出器を提供する。

ここで、パケット開始検出器の実施形態を図示する図７を参照する。ブロックの１つ又は複数が専用ハードウェアで実装される。代替的に又は追加的に、１つ又は複数の機能がソフトウェアによって実装される。例えば、汎用ハードウェアが専用ソフトウェアを使用してこの機能を行う。いくつかの実施形態は、ハードウェアもソフトウェアも使用して実装される。以下の例では、８ビットレジスタなどが使用される。８ビットが単に例としてであり、他の実施形態がＮビットレジスタなどとともに使用され、ここでＮが適切な整数であることが認識されるべきである。パケット開始検出器は、正常極性ブロック７１８及び反対極性ブロック７２０を有する。

図７は入力信号７０１を図示しており、それは８ビットレジスタ７０２に入る。これが、受信されるパケット開始データである。レジスタ７０２は正常極性ブロック内にある。

正常極性ブロック７１８が最初に記載されることになる。レジスタ７０２は８ビットＸＯＲ演算子７０３に出力を提供する。別に、基準ＳＯＰ記憶域７０４（正常極性ブロック外）からの８ビットの記憶された基準ＳＯＰコードが８ビットＸＯＲ演算子７０３に提供される。いくつかの実施形態において、ＳＯＰの長さは８ビットより長い。いくつかの実施形態において、ＳＯＰはｍＸＮビット長である。Ｎは上記した通りであり、整数である。ここで記載される例では、ｍは８である。しかしながら、これが単に例としてであることが認識されるべきである。

いくつかの実施形態が、ＳＯＰのビット数がｍｘＮに等しくなく使用されることが認識されるべきである。

基準パケット開始情報のどのそれぞれの部分集合が第１のステージによって使用されるかを制御するために、カウンタが設けられる。これは、基準パケット開始情報の各部分集合が正しい順序で使用されることを確実にする。他の実施形態において異なる論理が使用されることが認識されるべきである。基準パケット開始情報のそれぞれの部分集合と受信したパケット開始情報のそれぞれの部分集合との間で一致があればカウンタの値が変更される。カウンタはインクリメント又はデクリメントされる。このように、カウンタの所与の値が達成されると、ＳＯＰの全体が検査されたと判定されることができる。

この実施形態において、バイトカウンタが設けられる。バイトカウンタ機能７０５が、基準ＳＯＰ記憶域から得られる基準バイトを規定する。バイトカウンタは正常極性ブロックの外に設けられてもよい。バイトカウンタ機能は、後記することになるようにいくつかの機能ブロックによって表される。機能ブロック７０５はバイトカウンタの現在値を提供する。これは、ＸＯＲ機能７０３への入力のために基準ＳＯＰ記憶域から基準ＳＯＰバイトのどのバイトが検索されるかを制御する。バイトカウンタが、例えば、値１を有するとき、ＳＯＰ基準記憶域から第１バイトが検索される。

第１バイトがレジスタ７０２から読み出されるにつれて、受信したＳＯＰの次のバイトが読み込まれることが認識されるべきである。クロックカウンタ機能が設けられる。クロックカウンタ機能は、後記することになるようにいくつかの機能ブロックによって表される。このクロックカウンタは、バイトカウンタによってリセットされない限り、８までカウントする。これは、より詳細に後記される。

第１のステージはしたがって、受信したパケット開始情報部分集合とそれぞれの基準パケット開始情報部分集合との間でそれぞれの排他的論理和を行うように構成された排他的論理和機能を含む。排他的論理和機能は有利には、基準及び受信値が同じであるときに１つの値を、そして基準及び受信値が異なるときに異なる値を提供することになる。

ＸＯＲ演算子は、基準ＳＯＰバイトをＳＯＰバイトの受信したバイトと効果的に比較する。８ビットＸＯＲ演算子７０３の出力は、バイトカウンタ７０５の入力が０であり且つ８ビットレジスタ７０２の入力が１である場合に１を生成することになり、その逆も同じである（受信したＳＯＰ値とそれぞれの基準ＳＯＰ値との間の不一致を示す）。しかしながら入力が両方とも０であれば、又は両入力が１であれば（受信したＳＯＰ値とそれぞれの基準ＳＯＰ値との間の一致を示す）、８ビットＸＯＲ演算子７０３の出力は０を生成することになる。ＸＯＲ演算子７０３はしたがって、基準ＳＯＰと受信したＳＯＰデータを比較して、一致があるかどうかを判定する。一致したビットは０値出力を提供することになる。

第１のステージは、排他的論理和機能の出力を加算して合計した出力を、第１の比較器に提供するように構成された加算器機能を含み、第１の比較器は、上記合計した出力を閾値と比較するように構成される。有利には、排他的論理和機能の出力を合計することによって、基準及び受信したパケット開始情報間の一致の程度を示すことになる値が得られる。この値を閾値と比較することによって、情報のそれぞれの部分集合が一致であると考えられるか否かが簡単に判定されることができる。

１つの実施形態において、ＸＯＲ演算子７０３の８ビット出力は次いで８ビットＡＤＤ演算子７０６に渡される。このＡＤＤ演算子は、ＸＯＲ演算子からの８値出力を合計することになる。８ビットＡＤＤ演算子７０６は和を、受け取った和を閾値入力７１９によって設定される第１の閾値と比較する比較器７０７に提供する。

第１のステージはしたがって、一致があるかどうかを判定するために閾値を使用するように構成されており、閾値が各部分集合に対して設定可能である。これは、閾値が、例えば雑音レベルに応じて変更されることを可能にする。

いくつかの実施形態において、閾値入力はバイトごとに変更されることができる。他の実施形態において、閾値入力はＳＯＰごとに変更されることができる。他の実施形態において、閾値は制御される。いくつかの実施形態において、閾値は可変ではない。閾値は、いくつかの実施形態において、許容されることができ、なお且つ一致を提供することができる雑音量を決定することになる。

パケット開始検出器は、パケット開始の全ての部分集合が一致と判定されたかどうかを判定し、そうであれば出力部によってパケット開始検出出力が出力されるようにするための第２の比較器を備える。

ＡＤＤ演算子７０６からの和が閾値以下であれば、機能ブロック７０８によって表されるように、バイトカウンタの値を１の値だけ増加させる出力が提供される。これは、信号のアサーションによって又は任意の他の適切なやり方であってもよく、また第２の比較器を介してであってもよい。出力は、第２の比較器７１３が、更新したバイトカウンタをｍ（この例では８）の値と比較して、ＳＯＰのバイトの全てがそれぞれの基準ＳＯＰと比較されたかどうかを判定するようにする。そうでなければ、第２の比較器の出力は、バイトカウンタが１だけインクリメントするようにすることになる。言い換えれば、基準及び受信したＳＯＰ間で一致があると思われ、且つ比較されたバイト数が最大量より少ないとの条件で、バイトカウンタがインクリメントされることになる。

和が閾値より大きければ、機能７０９によって表される第１の比較器７０７の出力は、バイトカウンタをインクリメントしない。この出力は、機能ブロック７１２によって表されるように、クロックカウントを１だけインクリメントすることになるクロックカウンタ機能７１０に提供される。これは、より詳細に後記される。他の実施形態において、カウンタが代わりにデクリメントされてもよいことが認識されるべきである。

第１のステージは、パケット開始情報の全ての部分集合が一致すると判定されれば、出力部によってパケット開始検出出力が出力されるように構成される。これは、いずれかのそれぞれの部分集合が一致しなければ、一致がないと考えられるという点で実装するのが簡単である。

パケット開始検出器は、第１のステージと並列に配置される第２のステージであって、受信したパケット開始情報のそれぞれの部分集合を基準パケット開始情報のそれぞれの部分集合の反転と比較するように構成された第２のステージを備える。これは、共通接地を有する装置に関して有用である。検出器はしたがって、受信したメッセージを反対極性であると解釈する（すなわち２進数の１は０と解釈され、その逆も同じである）。したがって、第２のステージを有することによって、ＳＯＰ検出器は両方の可能な極性を考慮することができる。

ＢＣＣ受信器及び送信器は典型的に共通接地を有さず、そのため基準電圧が存在しない。受信器はしたがって、受信したメッセージを反対極性であると解釈する（すなわち２進数の１は０と解釈され、その逆も同じである）。したがって、ＳＯＰ検出器は、どちらの極性が受信されているかについて確信がないので、両方の可能な極性を考慮するべきである。前述したように、正常極性ブロック７１８及び反対極性ブロックがある。

反対極性ブロックにおいて基準ＳＯＰの値を反転し、ＸＯＲ演算子７０３’に反転した基準ＳＯＰ値を出力するために、ＮＯＴ機能７２１が設けられる。

反対極性ブロックは正常極性ブロックと同じ機能及びブロックを有するが、それらの機能及びブロックは同じ参照番号及び添え字として’で参照符がつけられる、例えば、７０３’である。

正常極性ブロックの第２の比較器の出力は、第１のＯＲゲート７１４への入力として提供される。反対極性ブロックの第２の比較器の出力は、第１のＯＲゲートへの第２の入力として提供される。第２の比較器の出力のいずれかが、ＳＯＰの全てのバイトが比較されたことを示すとき、ＯＲゲートの出力はハイであり同期出力７１５を提供することになる。これは、受信データのＳＯＰが受信されたことを示す。

出力部は、パケット開始検出出力が第１のステージ又は第２のステージの上記判定することに依存しているかを示す情報を出力するように構成される。いくつかの実施形態において、これは、パケットの内容を理解するために使用される。これは、回路がデータにおいて論理１を表すもの及び論理０を表すものを理解するのを可能にする。

第２のＯＲゲート７１６も設けられる。このＯＲゲートの出力は、第１のＯＲゲートによって同期出力が提供されるときに、ＳＯＰが正常極性ＳＯＰブロック又は反対極性ＳＯＰブロックによって一致されたかを判定するために使用される。したがって、正常極性ブロックの第２の比較器７１３が全てのバイトが比較されたと判定すると、正常極性ブロックの第２の比較器７１３は第２のＯＲゲート７１６に０を出力することになる。反対極性ブロックの第２の比較器７１３’が全てのＳＯＰバイトが比較されたと判定すると、反対極性ブロックの第２の比較器７１３’は第２のＯＲゲート７１６に１を出力することになる。したがって、第２のＯＲゲートの出力は極性情報７１７を提供する。

値は次いで、正常極性ブロック７１８におけるバイトカウンタブロック７０５及び反対極性ブロック７２０におけるバイトカウンタブロック７０５’に渡される。値が機能ブロック７０８に渡され、そしてバイトカウンタ７０５が１の値だけ増加されれば、値は次いで第２の閾値演算子７１３に渡され、ここで値が第２の閾値演算子７１３の値以下であれば、値はＯＲ演算子７１４に渡され、最終的に正常出力７１５を形成する。しかしながら、値が第２の閾値演算子７１３の値以下であれば、値はＯＲ演算子７１６に渡され、最終的に反対極性出力７１７を形成する。これらのステップは正常極性ブロック７１８で行われる。反対極性ブロック７２０も存在し、反対極性であるビットを除けば、以上に開示したのと同一組のステップを有する。

いくつかの実施形態において、受信したＳＯＰパケット３００は８ビットセグメントに分割される。ＳＯＰ検出成功のためには、受信したビットにおいて８バイトが連続して検出されなければならない。例えば、２つの８ビットレジスタ７０２及び７０２’は、正常極性ブロック７１８のレジスタ７０２における各ビットをゼロに設定する（０ｘ００）ことによって及び反対極性ブロック７２０のレジスタ７０２’における各ビットを１に設定する（０ｘＦＦ）ことによって初期化される。反対極性ブロック７２０のレジスタ７０２’は、反対極性ブロック７２０のＳＯＰの前のコード（例えばプリアンブル）が８つのゼロで始まり、そのため各ビットをゼロに設定することによってレジスタを初期化することは第１バイトに対する誤った一致を引き起こすので、各ビットを１に設定することによって初期化される。反対極性ブロックのためのシフトレジスタは、誤った第１バイト一致を防止するために、残りのプリアンブルビット数が８より小さいときに必要とされる。より大きなビット数に関しては、１つだけで十分であるように、両シフトレジスタは等しい値を有する。

いくつかの実施形態において、受信したビットは、クロックサイクルごとに８ビットレジスタ７０２及び７０２’にシフトされる。第１のステージを示すゼロの初期値から始まって、現在の比較が行われるべきであるステージ数をカウントするために、クロックカウンタが使用される。各ステージは、ゼロに初期化されてＳＯＰの第１バイトを示すバイトカウンタに８ビット一致成功のそれ自身の履歴を保存する。

例えば、第１クロックサイクルに対する正常極性ブロック７１８において、クロックカウンタの初期値（ゼロ）はアルゴリズムの第１のステージを示す。第１の受信したビット７０１が８ビットレジスタ７０２（反対極性ブロック７２０ではレジスタ７０２’）の第１の（最下位ビット）位置にシフトされることになる一方、その他のビットは位置１つだけ上へ（最上位ビット位置に向けて）シフトされる。レジスタ７０２の８ビットは次いで、ＳＯＰのｂ番目のセグメントと比較され、ここでｂの値はバイトカウンタによって示される。初期値が第１バイトを示すので、比較のために第１基準ＳＯＰバイトが使用される。比較が閾値限界より低い誤差を生じれば、バイトカウンタはインクリメント又はその他リセットされる。

第２のクロックサイクルでは、次の受信したビットがレジスタ７０２（反対極性ブロック７２０ではレジスタ７０２’）にシフトされ、そしてクロックカウンタが１だけインクリメントされる。ここで、アルゴリズムの第２のステージは、そのバイトカウンタ値（再び最初にゼロである）を比較することによって実行され、それに応じてバイトカウンタを更新する。これが全ての８つのステージに対して続く。８クロックサイクル後に、第１のステージが再び実行されるように、クロックカウンタ７１２はゼロにリセットされる。しかしながら今回は、レジスタ７０２（反対極性ブロック７２０ではレジスタ７０２’）の８ビットは基準ＳＯＰの第２バイトと比較され（前回のバイトが一致である場合）、それに応じてバイトカウンタが更新される。ＳＯＰの全ての８バイト又はセグメントが連続して検出されるまでこの工程が繰り返され、次いで同期信号７１５がハイ状態に設定される。同様の動作が反対極性ブロック７２０において続き、相違点は検索したＳＯＰセグメントが比較前に反転される（ＮＯＴ７２１）ことである。ＳＯＰが検出されたブロックに基づいて、極性情報が生成される。

いくつかの実施形態は比較的長いＳＯＰ、例えば６４ビット又は１２８ビットとともに使用される。これは単に例としてであり、異なる実施形態において、異なる長さのＳＯＰが使用される。

ＳＯＰの実装が通信リンクの質を規定しており、それは、使用されるプロトコル、ビットレート、データ処理能力、再送信、雑音レベルなどといった１つ又は複数の態様に依存する。

本実施形態において、８ステージ、８ビット相関器が図示されており、Ｎステージがｎビットとともに使用され得ることが認識されるべきである。例えば、本実施形態は、６４ビットＳＯＰに対して８ステージ、８ビット半並列検出手法を活用する。例えば、別の実施形態は、１２８ビットＳＯＰに対して１６ステージ、１６ビット半並列検出手法を活用する。さらに、様々なステージ数（Ｎステージ）が様々なビット数（ｎビット）とともに使用され得ることが認識されるべきである。

いくつかの実施形態において、耐雑音性レベル（閾値）はバイトごとに適用される。いくつかの実施形態は、ＳＯＰパケット長にかかわりなく低コスト８ビットＸＯＲ及びＡＤＤユニットの再利用を可能にする。これは、削減された（例えば２倍）物理的面積及び電力消費に至る。いくつかの実施形態においてバイトごとに雑音閾値を有することは、雑音レベルのより大きな変化にわたる高い割合の正確な検出を提供する固定最適閾値レベルを可能にする。

いくつかの実施形態において、バイトごとの閾値条件が緩和される。比較されるバイトの例えば１つだけが閾値限界を超えることができてもよい。閾値限界を超えることができるバイト数は設計選択である。いくつかの実施形態において、これはＳＯＰにおけるバイト数に依存している。いくつかの実施形態において、適用可能な閾値は一次バイト閾値より例えば１つ大きい。例えば、一次閾値がバイトごとに３であれば、欠陥バイトは４の閾値を満たさなければならない。ＳＯＰが例えば８バイトであれば、これはバイトの１つが閾値を満たすことができなくとも、依然ＳＯＰが検出されるのを可能にする。与えられる値が単に例としてであり、異なる実施形態において異なることが認識されるべきである。閾値実装は、バイト当たり所与の数を超えるビットが破損したときにフラグを与える論理を使用する。その場合、バイト全体が破損したと考えられる。閾値論理は、パケット全体が放棄される前に何個の破損バイトが認められるかを決定する。

記載した実施形態において、論理機能の種類の例は、例えばＸＯＲ及びＯＲである。これらは単に例としてであり、異なる実施形態が異なる論理機能を有する。

記載した実施形態において、１及び０の値は特定の条件を示す。例えば、「１」は同期を示す。しかしながら、これが例としてであり、他の実施形態において他の「０」及び「１」が使用されることが認識されるべきである。

記載した実施形態において、加算器機能が使用されたが、これは単に例としてである。異なる実施形態において、異なる機能が使用される。

代替実施形態において、パケット開始検出器は、ＩＥＥＥ規格：ＩＥＥＥ８０２．１１ｂ／ｇ／ｎ（ＷｉＦｉ）及びＩＥＥＥ８０２．１５（ブルートゥース（登録商標））に応じたものなどのＳＯＰ検出器を使用する任意の適切なデジタル通信システムのために提供される。他の実施形態は、ＩＥＥＥ ８０２．１５．４又は他の適切な低レートワイヤレスパーソナルエリアネットワークとともに使用される。

いくつかの実施形態がデジタル領域でＳＯＰ検出を使用することが認識されるべきである。

いくつかの実施形態において、複雑な自動閾値調節論理の必要なしに閾値がユーザによって簡単に特定されることが認識されるべきである。

いくつかの実施形態は、エンコードされもしないし、広がり機能を使用して拡散されもしないＳＯＰを検出するために、単純な直接相関ベースの手法を使用する。

１つの変形例において、受信したＳＯＰの一部と基準ＳＯＰとの間の各比較に対して値が記憶される。値は、一致があれば１つの値を、そうでなければ異なる値を有することになる。ＳＯＰの全てが基準ＳＯＰと比較されたとき、値は、ＳＯＰ全体が基準値と一致すると考えられるかどうかを判定するために使用される。これは、各比較に対する値が１つの値を有することを必要とする。他の実施形態において、１つの値を有することを必要とされる値の閾値数がある。

別の変形例において、各比較に対する値は前回の比較値と累算される。累積値は、一致があるかどうかを判定するために閾値と比較される。

上記した構成が、集積回路、チップセット、共に若しくは異なるパッケージにパッケージ化される１つ若しくは複数のダイ、個別の回路、又はこれらのオプションの任意の組合せによって少なくとも部分的に実装されることが認識されるべきである。

いくつかの実施形態の方法を図示する図８を参照する。ステップＳ１では、受信したパケット開始情報の第１の部分集合が受け取られる。

ステップＳ２では、受信ＳＯＰ情報の受け取った第１の部分集合が基準ＳＯＰ情報のそれぞれの第１の部分集合と比較される。

ステップＳ３では、基準ＳＯＰ情報の第１の部分集合と受信ＳＯＰ情報の対応する第１の部分集合との間で一致があるかどうかが判定される。いくつかの実施形態において、一致があるか否かに関する情報が記憶される。

ステップＳ４では、受信ＳＯＰ情報の別の部分集合があるかどうかが判定される。そうであれば、次のステップはステップＳ５である。

ステップＳ５では、受信ＳＯＰ情報の次の部分集合が受け取られる。

ステップＳ６では、受信ＳＯＰ情報の次の部分集合が基準ＳＯＰ情報のそれぞれの部分集合と比較される。

ステップＳ７では、情報のそれぞれの基準ＳＯＰ部分集合と情報の受信ＳＯＰ部分集合との間で一致があるかどうかが判定される。方法は次いでステップＳ４にループして戻る。

受信ＳＯＰ情報の部分集合がもうないことがステップＳ４で判定されれば、次のステップはステップＳ８である。ステップＳ８では、比較の全てが一致すれば、検出ＳＯＰ出力が提供される。したがって、受け取ったＳＯＰ情報の部分集合の全てがそれぞれの基準ＳＯＰ情報と一致すれば、ＳＯＰが検出されたことを示す出力が提供される。

一致があるか否かを判定するときに（ステップＳ３及びＳ７）、それぞれの閾値が設けられることが認識されるべきである。これは前記した通りである。

異なる変形をもつ様々な実施形態が、ここに上記された。当業者がこれらの様々な実施形態及び変形の様々な要素を組み合わせてもよいことが留意されるべきである。

そのような変更、変形及び改善は本開示の一部であるものと意図され、且つ本発明の範囲内であるものと意図される。したがって、上記の説明は単に例としてであり、限定的であるものとは意図されない。本発明は以下の請求項及びその等価物で定められるように限定されるのみである。

Claims (11)

1. パケット開始情報を含む入力データを受信する入力部と、
   基準パケット開始情報のそれぞれの部分集合と受信した前記パケット開始情報のそれぞれの部分集合との間で一致があるかどうかを判定する第１のステージであって、受信した前記パケット開始情報の部分集合の各々及び前記基準パケット開始情報の前記それぞれの部分集合に対して前記判定することを繰り返し、前記基準パケット開始情報の前記それぞれの部分集合と受信した前記パケット開始情報の前記それぞれの部分集合との間で一致があればカウンタの値が変更される第１のステージと、
   前記第１のステージと並列に配置される第２のステージであって、受信した前記パケット開始情報の前記それぞれの部分集合を前記基準パケット開始情報の前記それぞれの部分集合の反転と比較する第２のステージと、
   前記第２のステージ又は前記第１のステージの判定に依存してパケット開始検出出力を提供する出力部であって、前記カウンタの前記値と閾値との比較に依存してパケット開始検出出力を提供する出力部とを備え、
   前記出力部は、前記パケット開始検出出力が前記第１のステージの判定に依存しているか又は前記第２のステージの判定に依存しているかを示す情報を出力する、パケット開始検出器。
2. 前記基準パケット開始情報のどのそれぞれの部分集合が前記第１のステージによって使用されるかを制御するカウンタを備える、請求項１に記載のパケット開始検出器。
3. 前記閾値が各部分集合に対して設定可能である、請求項１又は２に記載のパケット開始検出器。
4. 前記第１のステージが、受信した前記パケット開始情報の部分集合と前記基準パケット開始情報の前記それぞれの部分集合との間でそれぞれの排他的論理和を行う排他的論理和機能を含む、請求項１から３のいずれか一項に記載のパケット開始検出器。
5. 前記第１のステージが、前記排他的論理和の出力を加算して合計した出力を第１の比較器に提供する加算器機能を含み、前記第１の比較器は、前記合計した出力と閾値とを比較する、請求項４に記載のパケット開始検出器。
6. 前記出力部は、前記第１のステージによって前記パケット開始情報の全ての部分集合が一致すると判定された場合、パケット開始検出出力を出力する、請求項１から５のいずれか一項に記載のパケット開始検出器。
7. 前記パケット開始情報の全ての部分集合が一致すると判定されたかどうかを判定し、そうであれば前記出力部によって前記パケット開始検出出力が出力されるようにするための第２の比較器を備える、請求項６に記載のパケット開始検出器。
8. 請求項１から７のいずれか一項に記載のパケット開始検出器を備える、身体結合装置。
9. 受信したパケット開始情報の第１の部分集合を受け取るステップと、
   前記受信したパケット開始情報の前記第１の部分集合を基準のそれぞれの第１の部分集合と比較して、一致があるかどうかを判定する第１の判定を行うステップと、
   前記受信したパケット開始情報の前記第１の部分集合を前記基準のそれぞれの前記第１の部分集合の反転と比較して、一致があるかどうかを判定する第２の判定を行うステップと、
   一致が判定されればカウントの値を変更するステップと、
   前記受信したパケット開始情報の後続の部分集合及び前記基準のパケット開始情報のそれぞれの部分集合に対して前記受け取るステップ及び比較するステップを繰り返すステップと、
   前記カウントの前記値と閾値とを比較するステップに依存してパケット開始検出出力を提供するステップとを有し、
   前記パケット開始検出出力を提供するステップは、前記パケット開始検出出力が前記第１の判定に依存しているか又は前記第２の判定に依存しているかを示す情報を出力するステップを含む、パケット開始を検出する方法。
10. 前記比較するステップが、前記受信したパケット開始情報の前記第１の部分集合に関しては第１の閾値を、及び前記受信したパケット開始情報の少なくとも１つの他の部分集合に関しては第２の異なる閾値を使用するステップを有する、請求項９に記載の方法。
11. 前記パケット開始情報の全ての部分集合が一致すると判定されればパケット開始検出出力を提供するステップを有する、請求項９又は１０に記載の方法。

Images