JP7065658B2

JP7065658B2 - 中央処理装置

Info

Publication number: JP7065658B2
Application number: JP2018052994A
Authority: JP
Inventors: 和輝那谷; 正裕石原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-03-20
Filing date: 2018-03-20
Publication date: 2022-05-12
Anticipated expiration: 2038-03-20
Also published as: JP2019165395A

Description

本発明は、被制御機器に対して２本の伝送線を介して給電を行いつつ制御信号を送信する中央処理装置に関する。

被制御機器を制御する制御装置が、被制御機器に対して２本の伝送線を介して給電を行いつつ制御信号を送信する信号伝送方式は、照明機器の制御などに用いられる（例えば、特許文献１）。このような信号伝送方式を使用して照明機器の制御を行う場合、照明機器を制御する制御装置は、制御信号を電圧モードで照明機器へ送信する。一方、照明機器が制御装置へ信号を送信する場合、照明機器は、信号を電流モードで制御装置へ送信する。

上記の信号伝送方式では伝送線間が短絡すると大きな電流が流れ、この状態が長く続くと部品が焼損に至るという問題がある。そのため、短絡が発生した場合にこれを検出して電流を遮断する保護機能が設けられている。

特許文献１に記載の信号伝送システムでは、被制御機器である端末器が制御機器である中央制御装置へ送信する信号に短絡検出用のビットを設け、このビットの状態を確認することにより中央制御装置が伝送線の短絡を検出する。

特開平３－２８５４２９号公報

特許文献１に記載の発明では、短絡検出用のビットを信号区間の先頭に配置することにより、伝送線が短絡してから短絡を検出するまでの所要時間の短縮化を実現している。しかしながら、部品保護の観点より、短絡発生を検出するまでの所要時間のさらなる短縮化が望まれている。また、特許文献１に記載の発明では、短絡検出用のビットが割り当てられている区間で短絡を検出するため、短絡が発生するタイミングによっては次の短絡検出用ビットまでの時間が長くなり、短絡の検出が遅くなるという問題があった。

本発明は、上記に鑑みてなされたものであって、伝送線の短絡を検出するまでの所要時間を短縮することが可能な中央処理装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる発明は、２本の伝送線を介して端末器に給電を行うとともに制御信号を電圧モードで送信し、端末器からの一定幅の応答信号を電流モードで受信する中央処理装置である。中央処理装置は、伝送線を介して端末器に流れる電流を検出する電流検出回路と、電流検出回路による検出結果に基づいて、２本の伝送線の短絡の有無を判定する短絡検知回路と、短絡検知回路が短絡を検出すると、伝送線に流れる電流を遮断する電流遮断回路と、を備える。短絡検知回路は、電流検出回路から入力される検出結果をしきい値と比較して２本の伝送線が短絡している状態か否かを判定し、判定結果を出力する比較回路と、比較回路から入力される判定結果が２本の伝送線が短絡している状態を示す短絡検知状態となり、かつ短絡検知状態が予め定められた一定時間継続すると、比較回路から入力される判定結果を、電流遮断回路を制御する制御回路に出力するフィルタ回路と、を備える。

本発明によれば、伝送線の短絡を検出するまでの所要時間を短縮することが可能な中央処理装置が得られる、という効果を奏する。

実施の形態１にかかる中処理装置を含んで構成される信号伝送システムの一例を示す図実施の形態１にかかる中央処理装置の構成例を示す図実施の形態１にかかる中央処理装置と端末器の通信動作の第１の例を示す図実施の形態１にかかる中央処理装置と端末器の通信動作の第２の例を示す図実施の形態１にかかる中央処理装置の回路構成の一例を示す図実施の形態２にかかる中央処理装置の回路構成の一例を示す図

以下に、本発明の実施の形態にかかる中央処理装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１にかかる中処理装置を含んで構成される信号伝送システムの一例を示す図である。

本実施の形態にかかる信号伝送システム１００は、中央処理装置１と、複数の端末器２とを備え、照明システムを実現する。中央処理装置１と各端末器２は、伝送線ｓａおよび伝送線ｓｂの２本の伝送線を介して接続される。また、中央処理装置１は交流電源３に接続され、交流電源３から交流電力の供給を受ける。

中央処理装置１は、伝送線ｓａおよび伝送線ｓｂを介して各端末器２に電力を供給するとともに、制御信号を送信して各端末器２を制御する。各端末器２には照明機器が接続され、各端末器２は、中央処理装置１から受信する制御信号の内容に従い、接続されている照明機器の点灯、消灯、発光量の調整などを行う。

中央処理装置１は、端末器２を制御するための制御信号を、例えば±２４Ｖの電圧モードで送信する。具体的には、中央処理装置１は、２本の伝送線の間の電位差が２４Ｖとなるように各伝送線に直流電圧を印加し、印加する直流電圧の極性を、制御信号に含まれる各ビットの状態に合わせて反転させる。例えば、‘０’を表すビットを伝送する場合、中央処理装置１は、予め定められた一定時間、伝送線ｓａに対する伝送線ｓｂの電圧が＋２４Ｖとなるよう制御する。また、‘１’を表すビットを伝送する場合、中央処理装置１は、予め定められた一定時間、伝送線ｓａに対する伝送線ｓｂの電圧が－２４Ｖとなるよう制御する。一方、端末器２の各々は、一定時間伝送線を短絡することにより、例えば１００μｓのパルス幅を持った電流モードの信号を生成して中央処理装置１に応答する。このような信号伝送方式を、以下の説明では２線式伝送方式と称する。

図２は、実施の形態１にかかる中央処理装置１の構成例を示す図である。中央処理装置１は、電流検出回路１１、短絡検知回路１２、電流遮断回路１３、ドライブ回路１４、ブリッジ回路１５、受信回路１６および制御回路１７を備える。短絡検知回路１２はフィルタ回路１２１を備える。ブリッジ回路１５は、定電流回路１５１を備える。

電流検出回路１１は、電源から中央処理装置１を経由し、伝送線ｓａおよび伝送線ｓｂを介して端末器２に流れる電流の値を検出する。なお、電源電圧Ｖｃｃ１は、図示を省略したコンバータが、図１に示した交流電源３より供給される交流電力を整流することにより生成される。

短絡検知回路１２は、電流検出回路１１が検出した電流値に基づいて、伝送線の短絡検知、すなわち、伝送線が短絡しているか否かの判定を行う。短絡検知回路１２が備えるフィルタ回路１２１は、電流検出回路１１による検出結果を時間でフィルタし、一定の条件を満たさない検出結果が短絡検知動作で用いられないようにして誤検出を防止する。

電流遮断回路１３は、制御回路１７により制御され、短絡検知回路１２が短絡を検知した場合に端末器２への電流供給を遮断する。

ドライブ回路１４は、制御回路１７により制御され、端末器２へ伝送する電圧モードの制御信号を生成して出力する。具体的には、ドライブ回路１４は、ブリッジ回路１５のオン、オフ動作を切り替えることにより、ブリッジ回路１５から出力される電圧モード信号の極性を切り替え、制御信号を生成する。

ブリッジ回路１５は、端末器２に対する電圧モード信号の出力および電力の供給を行う。ブリッジ回路１５の定電流回路１５１は、中央処理装置１から端末器２に供給される電流を制限して一定値を超える電流が流れないようにする。

受信回路１６は、端末器２から出力される電流モード信号を受信する。制御回路１７は、電流遮断回路１３およびドライブ回路１４を制御することにより、端末器２へ送信する電圧モード信号の出力を制御する。また、制御回路１７は、端末器２からの応答信号を受信回路１６を介して受け取る。

ここで、信号伝送システム１００に適用される２線式伝送方式について、図３および図４を参照しながら説明する。図３は、実施の形態１にかかる中央処理装置１と端末器２の通信動作の第１の例を示す図であり、通常時の動作、すなわち、伝送線の短絡が発生しない場合の動作を示している。また、図４は、実施の形態１にかかる中央処理装置１と端末器２の通信動作の第２の例を示す図であり、伝送線の短絡が発生した場合の動作を示している。

図３および図４において、「下り伝送」と記載された下り伝送区間は、制御装置である中央処理装置１が被制御装置である端末器２に対して電圧モードの制御信号を伝送する区間であり、「上り伝送」と記載された上り伝送区間は、端末器２が中央処理装置１に対して電流モードの応答信号を伝送する区間である。下り伝送区間および上り伝送区間で構成される、制御フレームとも呼ばれる信号伝送区間は、「トレーラ」と記載されたトレーラ区間を挟んで繰り返される。すなわち、図示したトレーラ区間の後には次の制御フレームの下り伝送区間が現れる。

図３に示したように、下り伝送区間において、中央処理装置１は、端末器２に向けて送信する制御情報の各ビットの値に応じた時間で２本の伝送線の間の電位差の極性を反転させる。また、上り伝送区間において、中央処理装置１は、一定の周期で、予め定められた一定時間、一方の伝送線の電位が他方の伝送線の電位に対して＋２４Ｖとなるよう、２本の伝送線の間の電位差を制御することで、同期信号を生成する。なお、中央処理装置１は、下り伝送区間において、例えば、端末器２の識別情報および指示内容を示す制御情報を送信することで、識別情報に対応する端末器２を制御する。

端末器２は、中央処理装置１へ応答信号を送信する場合、同期信号に基づくタイミングで応答信号を生成する。なお、各応答信号のパルス幅は一定である。しかし、図４に示したように、伝送線が短絡した場合、電流が流れ続けるため、中央処理装置１は、端末器２からの応答信号を検出することができなくなる。また、上述したように、電流が流れ続けるため、部品が焼損する可能性がある。なお、短絡が発生した場合に流れる電流の値は、図２に示した定電流回路１５１の作用により一定の値を超えないように制限される。図４は、下り伝送区間において短絡が発生した場合の例を示しているが、上り伝送区間およびトレーラ区間で短絡が発生した場合も同様である。

図５は、実施の形態１にかかる中央処理装置１の回路構成の一例を示す図である。なお、中央処理装置１が備える各回路を構成する回路要素および各回路要素の接続関係は、図５に示したものに限定されない。後述する各回路の動作が実現できるのであれば、回路を構成する回路要素の種類、数および接続関係が異なっていてもよい。

次に、図５に示した構成の中央処理装置１の動作について説明する。本実施の形態では、伝送線が短絡していない状態である定常時の動作、および、伝送線が短絡している状態である伝送線短絡時の動作のそれぞれについて、説明する。

（定常時の中央処理装置１の動作）
制御回路１７は、例えばマイクロコントローラで実現され、ポート制御によりドライブ回路１４の端子ａおよび端子ｂのオン、オフ制御を行う。具体的には、制御回路１７は、ドライブ回路１４の端子ａおよび端子ｂの一方がＨｉｇｈ状態となり、他方がＬｏｗ状態となるように制御する。これにより、ブリッジ回路１５は伝送線出力電圧の正負を切替える。

例えば、制御回路１７がドライブ回路１４の端子ａをＨｉｇｈに制御するとともに、端子ｂをＬｏｗに制御する。これにより、ブリッジ回路１５のトランジスタＱ１がＯＮになり、トランジスタＱ２がＯＦＦになる。また、トランジスタＱ４がＯＦＦになり、トランジスタＱ５がＯＮになる。すなわち、伝送線ｓａの出力端子（以下、出力端子ｓａと称する場合がある）は、伝送線ｓｂの出力端子（以下、出力端子ｓｂと称する場合がある）の電位に対し＋２４Ｖの電圧になり、電流は電源電圧Ｖｃｃ１から、抵抗Ｒ７、トランジスタ（ＦＥＴ：Field Effect Transistor）Ｑ８、トランジスタＱ１を経由し、伝送線ｓａへ流れ出る。伝送線ｓａへ流れた電流は、端末器２を経由後、トランジスタＱ５、抵抗Ｒ１４を経由してＧＮＤへ流れる。

一方、制御回路１７がドライブ回路１４の端子ａをＬｏｗに制御するとともに、端子ｂをＨｉｇｈに制御した場合、上記の端子ａがＨｉｇｈかつ端子ｂがＬｏｗの場合とは論理が逆になる。すなわち、ブリッジ回路１５のトランジスタＱ１がＯＦＦになり、トランジスタＱ２がＯＮになる。また、トランジスタＱ４がＯＮになり、トランジスタＱ５がＯＦＦになる。この場合、出力端子ｓａの電位は、出力端子ｓｂの電位に対して－２４Ｖとなるため、伝送線ｓａおよび伝送線ｓｂを流れる電流の向きも上記の端子ａがＨｉｇｈかつ端子ｂがＬｏｗの場合とは逆になる。

このようにして、制御回路１７は、出力端子ｓａおよび出力端子ｓｂの端子電圧を切り替えるタイミングを変えながら、各端末器２への制御信号を電圧モードで送信する。なお、端末器２は伝送線ｓａおよび伝送線ｓｂを介して印加される電圧を整流して内部電源を生成して動作を行い、伝送線ｓａと伝送線ｓｂとの間の電位差が切り替わる時間を監視することで電圧モードによる制御信号を受信する。

端末器２は、中央処理装置１から受信した制御信号に対して応答を返す場合、制御フレームの予め決められた区間（図３および図４に示した上り伝送区間に相当）において、伝送線ｓａおよび伝送線ｓｂをトランジスタなどのスイッチング素子により、例えば１００μｓといった一定時間の間、短絡させる。これにより、定常時よりも大きな電流を一定時間の間伝送線上に流し、中央処理装置１に電流モードによる応答を行う。中央処理装置１は、端末器２からの応答信号を受信回路１６で受信する。受信回路１６は、抵抗Ｒ１４に流れる電流の多寡をコンパレータＣｏｍｐ２で監視しており、制御フレームの予め決められた区間において、一定以上の電流が抵抗Ｒ１４に流れたことを検知すると、端末器２からの応答を受信したことを示す信号を制御回路１７に出力する。

（伝送線短絡時の中央処理装置１の動作）
ブリッジ回路１５が備える定電流回路１５１ａは、トランジスタＱ３および抵抗Ｒ２を備え、抵抗Ｒ２に一定以上の電流が流れた場合、トランジスタＱ３がＯＮになり、トランジスタＱ１が流すことのできる電流を制限する。また、ブリッジ回路１５が備える定電流回路１５１ｂは、トランジスタＱ６および抵抗Ｒ５を備え、抵抗Ｒ５に一定以上の電流が流れた場合、トランジスタＱ６がＯＮになり、トランジスタＱ４が流すことのできる電流を制限する。これにより、伝送線が短絡した場合であっても、伝送線に流れ出る電流のピーク電流が一定になるように制限する。

電流検出回路１１は、抵抗Ｒ７に流れる電流の多寡を電流検出用の検出回路１１１で監視しており、検出した電流値を短絡検知回路１２へ出力する。なお、検出回路１１１は、例えば、電流検出用のＩＣ（Integrated Circuit）を用いて実現できる。

短絡検知回路１２は、フィルタ回路１２１および比較回路であるコンパレータＣｏｍｐ１を含む。フィルタ回路１２１は、抵抗Ｒ８およびコンデンサＣ１で構成される。フィルタ回路１２１から出力された信号がコンパレータＣｏｍｐ１の非反転入力端子に入力される。また、コンパレータＣｏｍｐ１の反転入力端子には、伝送線路の短絡が発生したか否かを判定するためのしきい値である電圧Ｖｒｅｆ１が入力される。コンパレータＣｏｍｐ１の出力端子はプルアップ抵抗Ｒ９を介して電源Ｖｃｃ２に接続されている。

短絡検知回路１２において、フィルタ回路１２１は、電流検出回路１１から出力される検出結果を時間でフィルタリングする。具体的には、フィルタ回路１２１は、電流検出回路１１から入力される検出結果が一定値よりも大きい電流値を示す状態が一定時間継続すると、コンパレータＣｏｍｐ１が短絡発生を示すＨｉｇｈレベルの信号を制御回路１７に出力するよう、電流検出回路１１における検出結果をフィルタリングする。すなわち、フィルタ回路１２１は、予め定められた一定値よりも大きい値の電流が抵抗Ｒ７に流れている状態が予め定められた一定時間継続すると、コンパレータＣｏｍｐ１の非反転入力端子への入力信号のレベルがしきい値である電圧Ｖｒｅｆ１を超えた状態となるよう、フィルタリングを行う。フィルタ回路１２１でフィルタリングする時間は、端末器２の応答時間以上に設定する。例えば、端末器２の応答時間すなわち図３に示した応答信号のパルス幅が１００μｓの場合、フィルタ回路１２１でフィルタリングする時間を１００μｓに設定する。この場合、フィルタ回路１２１は、電流検出回路１１による検出結果が電圧Ｖｒｅｆ１以上の状態が１００μｓ継続すると、電圧Ｖｒｅｆ１を超える値の出力を開始する。これにより、短絡の誤検出を防止できる。すなわち、上述した定常時における端末器の応答動作により伝送線に電流が流れている状態を伝送線の短絡発生と判断しないようにする。このように、フィルタ回路１２１は、電流検出回路１１から入力される検出結果が端末器２からの応答信号を示すものではない場合に検出結果を出力する。フィルタ回路１２１の抵抗Ｒ８およびコンデンサＣ１の定数は、端末器２が送信する応答信号のパルス幅およびコンパレータＣｏｍｐ１の反転入力端子への入力電圧Ｖｒｅｆ１に基づいて設定される。

制御回路１７は、短絡検知回路１２からの入力信号がＨｉｇｈレベルとなり短絡発生の通知を受けると、電流遮断回路１３に制御信号を出力して電流を遮断させる。すなわち、制御回路１７は、短絡検知回路１２からの入力信号がＬｏｗレベルからＨｉｇｈレベルになると、電流遮断回路１３への出力信号をＬｏｗレベルからＨｉｇｈレベルに切り替える。この結果、電流遮断回路１３のトランジスタ（ＦＥＴ）Ｑ７がＯＮ、トランジスタＱ８がＯＦＦになるため、電源電圧Ｖｃｃ１からブリッジ回路１５に電流が流れなくなり、中央処理装置１から伝送線に流れ出る電流の供給が遮断される。

このように、本実施の形態にかかる中央処理装置は、端末器との通信および端末器への電力供給に用いられる伝送線に流れる電流を検出する電流検出回路と、電流検出回路による検出結果に基づいて伝送線の短絡を検知する短絡検知回路と、短絡検知回路が短絡を検知した場合に伝送線に流れる電流を遮断する電流遮断回路と、を備える。また、短絡検知回路は、電流検出回路による検出結果をフィルタリングし、端末器が応答信号を送信したときの電流検出回路による検出結果を伝送線の短絡検知で用いないようにする。これにより、中央処理装置は、端末器による応答信号の送信を伝送線の短絡発生と判断するのを防止しつつ、短絡が発生してから検出するまでの所要時間を短縮することができる。本実施の形態にかかる信号伝送システムでは、中央処理装置が短絡を検出するための区間を制御フレーム内に設ける必要が無いため、どのようなタイミングで短絡が発生しても、短絡が発生してから検出するまでの所要時間が一定となる。また、制御フレームが必要以上に長くなるのを防止できる。

また、本実施の形態にかかる中央処理装置は、伝送線に一定値を超える電流が流れないように制限する定電流回路をブリッジ回路が備えるため、伝送線が短絡した場合に流れ続ける電流の量を抑制することができ、電流が流れる経路上の部品の発熱量を抑制し、部品を保護することができる。

実施の形態２．
図６は、実施の形態２にかかる中央処理装置の回路構成の一例を示す図である。実施の形態２にかかる中央処理装置１ａは、実施の形態１にかかる中央処理装置１の短絡検出回路１２を短絡検出回路１２ａに置き換えたものである。中央処理装置１ａは、短絡検出回路１２ａ以外の構成は中央処理装置１と同様であるため、短絡検出回路１２ａ以外の構成については説明を省略する。

短絡検出回路１２ａは、フィルタ回路１２１ａおよび比較回路であるコンパレータＣｏｍｐ１を含む。コンパレータＣｏｍｐ１の非反転入力端子には、電流検出回路１１から出力される検出結果が入力され、コンパレータＣｏｍｐ１の反転入力端子には、伝送線路の短絡が発生したか否かを判定するためのしきい値である電圧Ｖｒｅｆ１が入力される。コンパレータＣｏｍｐ１が出力する信号はフィルタ回路１２１ａに入力され、フィルタ回路１２１ａが出力する信号は制御回路１７に入力される。

短絡検知回路１２ａの動作について説明する。短絡検知回路１２ａのコンパレータＣｏｍｐ１は、電流検出回路１１による検出結果と電圧Ｖｒｅｆ１とを比較し、電流検出回路１１で検出された電流値が予め定められた一定の値よりも大きいか否かを判定する。コンパレータＣｏｍｐ１は、例えば、電流検出回路１１で検出された電流値が予め定められた一定の値よりも大きい場合にＨｉｇｈレベルの信号を出力し、これ以外の場合はＬｏｗレベルの信号を出力する。なお、コンパレータＣｏｍｐ１は、電流検出回路１１で検出された電流値が予め定められた一定の値よりも大きい場合にＬｏｗレベルの信号を出力し、これ以外の場合にＨｉｇｈレベルの信号を出力する構成であってもよい。

フィルタ回路１２１ａは、コンパレータＣｏｍｐ１から信号が入力されると、入力された信号を時間でフィルタリングして制御回路１７へ出力する。具体的には、フィルタ回路１２１ａは、コンパレータＣｏｍｐ１からの入力信号が、電流検出回路１１で検出された電流値が予め定められた一定の値よりも大きいことを示す短絡検知状態となり、その後、短絡検知状態が一定時間継続すると、伝送線が短絡していることを示す信号の出力を開始する。短絡検知状態の信号は、伝送線が短絡していることを示す信号である。すなわち、フィルタ回路１２１ａは、伝送線が短絡していることを示す信号の入力が予め定められた一定時間継続すると、伝送線が短絡していることを示す信号の出力を開始するよう、入力信号に対してフィルタリングを行う。フィルタ回路１２１ａがフィルタリングする時間、すなわち、伝送線が短絡していることを示す信号のフィルタ回路１２１ａへの入力が開始されてから、伝送線が短絡していることを示す信号の出力をフィルタ回路１２１ａが開始するまでの時間は、実施の形態１で説明したフィルタ回路１２１と同様に、端末器２の応答時間以上に設定する。すなわち、フィルタ回路１２１ａの抵抗Ｒ８１およびコンデンサＣ１１の定数は、端末器２が送信する応答信号のパルス幅に基づいて設定される。

本実施の形態にかかる中央処理装置１ａは、実施の形態１にかかる中央処理装置１と同様の効果を奏することができる。

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１中央処理装置、２端末器、３交流電源、１１電流検出回路、１２短絡検知回路、１３電流遮断回路、１４ドライブ回路、１５ブリッジ回路、１６受信回路、１７制御回路、１００信号伝送システム、１１１検出回路、１２１フィルタ回路、１５１，１５１ａ，１５１ｂ定電流回路。

Claims

２本の伝送線を介して端末器に給電を行うとともに制御信号を電圧モードで送信し、前記端末器からの一定幅の応答信号を電流モードで受信する中央処理装置であって、
前記伝送線を介して前記端末器に流れる電流を検出する電流検出回路と、
前記電流検出回路による検出結果に基づいて、前記２本の伝送線の短絡の有無を判定する短絡検知回路と、
前記短絡検知回路が前記短絡を検出すると、前記伝送線に流れる電流を遮断する電流遮断回路と、
を備え、
前記短絡検知回路は、
前記電流検出回路から入力される検出結果をしきい値と比較して前記２本の伝送線が短絡している状態か否かを判定し、判定結果を出力する比較回路と、
前記比較回路から入力される前記判定結果が前記２本の伝送線が短絡している状態を示す短絡検知状態となり、かつ短絡検知状態が予め定められた一定時間継続すると、前記比較回路から入力される前記判定結果を、前記電流遮断回路を制御する制御回路に出力するフィルタ回路と、
を備える中央処理装置。
前記比較回路は、前記検出結果が前記しきい値よりも大きい場合、前記短絡検知状態に対応する判定結果を出力する、
請求項１に記載の中央処理装置。
前記一定時間を前記一定幅に相当する時間とする、
請求項１または２に記載の中央処理装置。
前記伝送線に一定値を超える電流が流れないように制限する定電流回路、
を備える請求項１から３のいずれか一つに記載の中央処理装置。