JP7062617B2 - 演算装置および演算方法 - Google Patents
演算装置および演算方法 Download PDFInfo
- Publication number
- JP7062617B2 JP7062617B2 JP2019118757A JP2019118757A JP7062617B2 JP 7062617 B2 JP7062617 B2 JP 7062617B2 JP 2019118757 A JP2019118757 A JP 2019118757A JP 2019118757 A JP2019118757 A JP 2019118757A JP 7062617 B2 JP7062617 B2 JP 7062617B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- matrix
- processing
- read
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 127
- 239000011159 matrix material Substances 0.000 claims description 193
- 239000013598 vector Substances 0.000 claims description 181
- 238000004364 calculation method Methods 0.000 claims description 130
- 230000015654 memory Effects 0.000 claims description 89
- 238000004148 unit process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 30
- 230000001186 cumulative effect Effects 0.000 description 24
- 229940050561 matrix product Drugs 0.000 description 15
- 238000007792 addition Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 10
- 238000013528 artificial neural network Methods 0.000 description 6
- 238000013527 convolutional neural network Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 101150083341 LOG2 gene Proteins 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000002591 computed tomography Methods 0.000 description 2
- 238000002595 magnetic resonance imaging Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000000543 intermediate Substances 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000000306 recurrent effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
- G06F17/153—Multidimensional correlation or convolution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Biophysics (AREA)
- Biomedical Technology (AREA)
- Databases & Information Systems (AREA)
- Algebra (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Molecular Biology (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Neurology (AREA)
- Complex Calculations (AREA)
Description
OUTベクトル=非線形関数(SRCベクトル×重み行列+DSTベクトル)
wadr=wadr0+wadr_offset+xΔwx+yΔwy+zΔwz ・・・(1)
sadr=sadr0+sadr_offset+xΔsx+yΔsy+zΔsz ・・・(2)
dadr=dadr0+dadr_offset+xΔdx+yΔdy+zΔdz ・・・(3)
init_condition(init_flag,x,y,z)=
(init_flag==1)&
((x≦init_cond_x)&(y≦init_cond_y)&(z≦init_cond_z))
(INIT2):
init_condition(init_flag,x,y,z)=
(init_flag==1)&
((x≦init_cond_x)|(y≦init_cond_y)|(z≦init_cond_z))
(INIT3):
init_condition(init_flag,x,y,z)=
(init_flag==1)&
((x≧init_cond_x)&(y≧init_cond_y)&(z≧init_cond_z))
(INIT4):
init_condition(init_flag,x,y,z)=
(init_flag==1)&
((x≧init_cond_x)|(y≧init_cond_y)|(z≧init_cond_z))
last_condition(last_flag,x,y,z)=
(last_flag==1)&
((x≦last_cond_x)&(y≦last_cond_y)&(z≦last_cond_z))
(LAST2):
last_condition(last_flag,x,y,z)=
(last_flag==1)&
((x≦last_cond_x)|(y≦last_cond_y)|(z≦last_cond_z))
(LAST3):
last_condition(last_flag,x,y,z)=
(last_flag==1)&
((x≧last_cond_x)&(y≧last_cond_y)&(z≧last_cond_z))
(LAST4):
last_condition(last_flag,x,y,z)=
(last_flag==1)&
((x≧last_cond_x)|(y≧last_cond_y)|(z≧last_cond_z))
(Δdx!=0)|
(Δdx=0&Δdy!=0&x=X-1)|
(Δdx=0&Δdy=0&Δdz!=0&x=X-1&y=Y-1)|
(Δdx=0&Δdy=0&Δdz=0&x=X-1&y=Y-1&z=Z-1)
処理サイズ:(X,Y,Z)=(3,3,4)
インクリメント値:
(Δwx,Δwy,Δwz)=(1,3,9)
(Δsx,Δsy,Δsz)=(1,7,49)
(Δdx,Δdy,Δdz)=(0,0,0)
オフセット:dadr0+dadr_offset=8
処理サイズ:(X,Y,Z)=(3,3,5)
インクリメント値:
(Δwx,Δwy,Δwz)=(1,3,0)
(Δsx,Δsy,Δsz)=(1,7,1)
(Δdx,Δdy,Δdz)=(0,0,1)
処理サイズ:(X,Y,Z)=(4,1,3)
インクリメント値:
(Δwx,Δwy,Δwz)=(1,0,4)
(Δsx,Δsy,Δsz)=(1,0,0)
(Δdx,Δdy,Δdz)=(0,0,1)
上記実施形態では、図5のフローチャートおよび図12-1、図12-2のフローチャートで示したように、3次元の処理ループを用いたが、4次元以上に拡張することも可能である。
wadr=wadr0+wadr_offset+vΔwv+wΔww+xΔwx+yΔwy+zΔwz ・・・(4)
sadr=sadr0+sadr_offset+vΔsv+wΔsw+xΔsx+yΔsy+zΔsz ・・・(5)
dadr=dadr0+dadr_offset+vΔdv+wΔdw+xΔdx+yΔdy+zΔdz ・・・(6)
init_condition(init_flag,v,w,x,y,z)=
(init_flag==1)&
((v≦init_cond_v)&(w≦init_cond_w)&(x≦init_cond_x)&(y≦init_cond_y)&(z≦init_cond_z))
(INIT6):
init_condition(init_flag,v,w,x,y,z)=
(init_flag==1)&
((v≦init_cond_v)|(w≦init_cond_w)|(x≦init_cond_x)|(y≦init_cond_y)|(z≦init_cond_z))
(INIT7):
init_condition(init_flag,v,w,x,y,z)=
(init_flag==1)&
((v≧init_cond_v)&(w≧init_cond_w)&(x≧init_cond_x)&(y≧init_cond_y)&(z≧init_cond_z))
(INIT8):
init_condition(init_flag,v,w,x,y,z)=
(init_flag==1)&
((v≧init_cond_v)|(w≧init_cond_w)|(x≧init_cond_x)|(y≧init_cond_y)|(z≧init_cond_z))
last_condition(last_flag,v,w,x,y,z)=
(last_flag==1)&
((v≦last_cond_v)&(w≦last_cond_w)&(x≦last_cond_x)&(y≦last_cond_y)&(z≦last_cond_z))
(LAST6):
last_condition(last_flag,v,w,x,y,z)=
(last_flag==1)&
((v≦last_cond_v)|(w≦last_cond_w)|(x≦last_cond_x)|(y≦last_cond_y)|(z≦last_cond_z))
(LAST7):
last_condition(last_flag,v,w,x,y,z)=
(last_flag==1)&
((v≧last_cond_v)&(w≧last_cond_w)&(x≧last_cond_x)&(y≧last_cond_y)&(z≧last_cond_z))
(LAST8):
last_condition(last_flag,v,w,x,y,z)=
(last_flag==1)&
((v≧last_cond_v)|(w≧last_cond_w)|(x≧last_cond_x)|(y≧last_cond_y)|(z≧last_cond_z))
(書き込み条件を満たすかどうか判定する第2の方法):
(Δdx!=0)|
(Δdx=0&Δdy!=0&x=X-1)|
(Δdx=0&Δdy=0&Δdz!=0&x=X-1&y=Y-1)|
(Δdx=0&Δdy=0&Δdz=0&Δdv!=0&x=X-1&y=Y-1&z=Z-1)|
(Δdx=0&Δdy=0&Δdz=0&Δdv=0&Δdw!=0&x=X-1&y=Y-1&z=Z-1&v=V-1)|
(Δdx=0&Δdy=0&Δdz=0&Δdv=0&Δdw=0&x=X-1&y=Y-1&z=Z-1&v=V-1&w=W-1)
処理サイズ:(V,W,X,Y,Z)=(5,5,3,3,4)
インクリメント値:
(Δwv,Δww,Δwx,Δwy,Δwz)=(0,0,1,3,9)
(Δsv,Δsw,Δsx,Δsy,Δsz)=(1,7,1,7,49)
(Δdv,Δdw,Δdx,Δdy,Δdz)=(1,7,0,0,0)
オフセット:dadr0+dadr_offset=8
200 制御部
300 DMA部
400 行列演算部
401 メモリ制御部
402 行列積演算部
403 累積加算部
404 非線形演算部
411 累積レジスタ
412 レジスタ
600 記憶部
601 共有メモリ
602 中間メモリ
603 命令メモリ
Claims (11)
- 1個以上のP次元(Pは2以上の整数)の入力ベクトル、1個以上のP×N次元(Nは2以上の整数)の行列、1個以上のN次元の中間値ベクトル、および、1個以上のN次元の出力ベクトルを記憶し、前記入力ベクトルの読み出し処理、前記行列の読み出し処理、前記中間値ベクトルの読み出し処理、および、前記出力ベクトルの書き込み処理のうち、少なくとも2つの処理を並行して実行可能な記憶部と、
D次元(Dは3以上の整数)の処理ループを含む演算処理の中での、前記入力ベクトルのうち読み出す第1入力ベクトル、前記行列のうち読み出す第1行列、および、前記中間値ベクトルのうち読み出す第1中間値ベクトルの読み出しタイミングと、前記出力ベクトルのうち書き込む第1出力ベクトルの書き込みタイミングと、を設定する制御部と、
前記読み出しタイミングに従って前記記憶部から読み出された前記第1入力ベクトルと前記第1行列との積を演算し、前記読み出しタイミングに従って前記記憶部から読み出された前記第1中間値ベクトルと前記積との和を演算し、前記和を前記第1出力ベクトルとして、前記書き込みタイミングで前記記憶部に記憶させる演算部と、
を備える演算装置。 - 前記制御部は、前記第1入力ベクトルのアドレスの基準値、前記第1行列のアドレスの基準値、および、前記第1中間値ベクトルのアドレスの基準値と、D次元に含まれる各次元の処理ループ内での、前記第1入力ベクトルのアドレスのインクリメント値、前記第1行列のアドレスのインクリメント値、および、前記第1中間値ベクトルのアドレスのインクリメント値と、を設定し、
前記演算部は、前記第1入力ベクトル、前記第1行列、および、前記第1中間値ベクトルのアドレスを、対応する基準値およびインクリメント値に基づいて求める、
請求項1に記載の演算装置。 - 前記制御部は、前記第1入力ベクトルのアドレスの基準値に対するオフセット、前記第1行列のアドレスの基準値に対するオフセット、および、前記第1中間値ベクトルのアドレスの基準値に対するオフセットを設定し、
前記演算部は、前記第1入力ベクトル、前記第1行列、および、前記第1中間値ベクトルのアドレスを、対応するオフセットに基づいて求める、
請求項1に記載の演算装置。 - 前記制御部は、D次元に含まれる各次元の処理ループ内で処理する前記第1入力ベクトルの範囲、前記第1行列の範囲、および、前記第1中間値ベクトルの範囲と、前記第1入力ベクトルの範囲に対するオフセット、前記第1行列の範囲に対するオフセット値、および、前記第1中間値ベクトルの範囲に対するオフセット値と、を設定し、
前記演算部は、前記第1入力ベクトル、前記第1行列、および、前記第1中間値ベクトルの範囲を、対応する範囲およびオフセットに基づいて求める、
請求項1に記載の演算装置。 - 前記中間値ベクトルの初期値を記憶するレジスタをさらに備え、
前記演算部は、設定された初期条件が満たされる場合、前記レジスタから前記第1中間値ベクトルを読み出す、
請求項1に記載の演算装置。 - 前記初期条件は、前記初期条件が満たされる場合に実行される処理を適用するデータの範囲を制限する条件を含む、
請求項5に記載の演算装置。 - 前記演算部は、設定された最終条件が満たされる場合、前記出力ベクトルに対して非線形演算を実行し、前記非線形演算を実行した前記第1出力ベクトルを前記書き込みタイミングで前記記憶部に記憶させる、
請求項1に記載の演算装置。 - 前記最終条件は、前記最終条件が満たされる場合に実行される処理を適用するデータの範囲を制限する条件を含む、
請求項7に記載の演算装置。 - 前記制御部は、前記第1入力ベクトル、前記第1行列、および、前記第1中間値ベクトルを指定するアドレスの値を前記処理ループ内で更新するか否かを定めるパラメータにより前記読み出しタイミングを設定する、
請求項1に記載の演算装置。 - 前記記憶部は、Q個(Qは1以上の整数)のP次元のベクトルをそれぞれ記憶可能であり、並行してアクセス可能な複数のメモリを含み、
前記入力ベクトル、前記中間値ベクトル、および、前記出力ベクトルは、複数の前記メモリのいずれかにそれぞれ記憶され、
前記行列は、N個の前記メモリに分けられて記憶される、
請求項1に記載の演算装置。 - 記憶部を備える演算装置で実行される演算方法であって、
前記記憶部は、1個以上のP次元(Pは2以上の整数)の入力ベクトル、1個以上のP×N次元(Nは2以上の整数)の行列、1個以上のN次元の中間値ベクトル、および、1個以上のN次元の出力ベクトルを記憶し、前記入力ベクトルの読み出し処理、前記行列の読み出し処理、前記中間値ベクトルの読み出し処理、および、前記出力ベクトルの書き込み処理のうち、少なくとも2つの処理を並行して実行可能であり、
D次元(Dは3以上の整数)の処理ループを含む演算処理の中での、前記入力ベクトルのうち読み出す第1入力ベクトル、前記行列のうち読み出す第1行列、および、前記中間値ベクトルのうち読み出す第1中間値ベクトルの読み出しタイミングと、前記出力ベクトルのうち書き込む第1出力ベクトルの書き込みタイミングと、を設定する制御ステップと、
前記読み出しタイミングに従って前記記憶部から読み出された前記第1入力ベクトルと前記第1行列との積を演算し、前記読み出しタイミングに従って前記記憶部から読み出された前記第1中間値ベクトルと前記積との和を演算し、前記和を前記第1出力ベクトルとして、前記書き込みタイミングで前記記憶部に記憶させる演算ステップと、
を含む演算方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019118757A JP7062617B2 (ja) | 2019-06-26 | 2019-06-26 | 演算装置および演算方法 |
US16/801,025 US11423291B2 (en) | 2019-06-26 | 2020-02-25 | Arithmetic device and arithmetic method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019118757A JP7062617B2 (ja) | 2019-06-26 | 2019-06-26 | 演算装置および演算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021005227A JP2021005227A (ja) | 2021-01-14 |
JP7062617B2 true JP7062617B2 (ja) | 2022-05-06 |
Family
ID=74044738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019118757A Active JP7062617B2 (ja) | 2019-06-26 | 2019-06-26 | 演算装置および演算方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11423291B2 (ja) |
JP (1) | JP7062617B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210071471A (ko) * | 2019-12-06 | 2021-06-16 | 삼성전자주식회사 | 뉴럴 네트워크의 행렬 곱셈 연산을 수행하는 장치 및 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180253402A1 (en) | 2017-03-01 | 2018-09-06 | Texas Instruments Incorporated | Implementing Fundamental Computational Primitives Using A Matrix Multiplication Accelerator (MMA) |
WO2018211129A1 (en) | 2017-05-19 | 2018-11-22 | Movidius Ltd. | Methods, systems and apparatus to improve convolution efficiency |
US20180341479A1 (en) | 2017-05-23 | 2018-11-29 | Google Llc | Accessing data in multi-dimensional tensors using adders |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7607132B2 (en) * | 2004-04-08 | 2009-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process scheduling system and method |
US8782115B1 (en) * | 2008-04-18 | 2014-07-15 | Altera Corporation | Hardware architecture and scheduling for high performance and low resource solution for QR decomposition |
US8805911B1 (en) * | 2011-05-31 | 2014-08-12 | Altera Corporation | Cholesky decomposition in an integrated circuit device |
JP6365258B2 (ja) | 2014-11-19 | 2018-08-01 | 株式会社デンソー | 演算処理装置 |
JP6387913B2 (ja) | 2015-07-08 | 2018-09-12 | 株式会社デンソー | 演算処理装置 |
JP6947300B2 (ja) * | 2017-10-25 | 2021-10-13 | 日本電気株式会社 | 情報処理装置、情報処理方法、及びプログラム |
TWI650714B (zh) * | 2018-01-19 | 2019-02-11 | 財團法人工業技術研究院 | 動態智能排程方法及裝置 |
WO2019195660A1 (en) * | 2018-04-05 | 2019-10-10 | Rain Neuromorphics Inc. | Systems and methods for efficient matrix multiplication |
-
2019
- 2019-06-26 JP JP2019118757A patent/JP7062617B2/ja active Active
-
2020
- 2020-02-25 US US16/801,025 patent/US11423291B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180253402A1 (en) | 2017-03-01 | 2018-09-06 | Texas Instruments Incorporated | Implementing Fundamental Computational Primitives Using A Matrix Multiplication Accelerator (MMA) |
WO2018211129A1 (en) | 2017-05-19 | 2018-11-22 | Movidius Ltd. | Methods, systems and apparatus to improve convolution efficiency |
US20180341479A1 (en) | 2017-05-23 | 2018-11-29 | Google Llc | Accessing data in multi-dimensional tensors using adders |
Also Published As
Publication number | Publication date |
---|---|
US11423291B2 (en) | 2022-08-23 |
JP2021005227A (ja) | 2021-01-14 |
US20200410331A1 (en) | 2020-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110073359B (zh) | 用于卷积神经网络的有效数据布局 | |
US11204976B2 (en) | Expanded kernel generation | |
JP7329533B2 (ja) | 演算を加速するための方法および加速器装置 | |
US20200202198A1 (en) | Neural network processor | |
WO2022206556A1 (zh) | 图像数据的矩阵运算方法、装置、设备及存储介质 | |
JP6972547B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
CN107223237B (zh) | 用于存储器访问的方法和装置 | |
CA2929403C (en) | Multi-dimensional sliding window operation for a vector processor | |
US11341210B2 (en) | Two-dimensional multi-layer convolution for deep learning | |
EP3985509A1 (en) | Neural network segmentation method, prediction method, and related apparatus | |
US11580369B2 (en) | Inference apparatus, convolution operation execution method, and program | |
US20180189230A1 (en) | Processor in non-volatile storage memory | |
US11705207B2 (en) | Processor in non-volatile storage memory | |
JP7062617B2 (ja) | 演算装置および演算方法 | |
JP7132043B2 (ja) | リコンフィギュラブルプロセッサ | |
JP2020126651A (ja) | ニューラルネットワークのコンボルーション演算を処理する方法及び装置 | |
US10229472B2 (en) | Image processing apparatus, image processing method, and vehicle control apparatus | |
JP2008259177A (ja) | 色変換装置、色変換方法、色変換プログラム | |
CN112712457A (zh) | 数据处理方法以及人工智能处理器 | |
TW201837716A (zh) | 半導體裝置 | |
JP2020080048A (ja) | 並列処理装置およびプログラム | |
KR102494565B1 (ko) | 콘볼루션 신경망의 하드웨어 구조 최적화 방법 | |
CN112005213B (zh) | 在图像处理器上支持大型查找表的方法和系统 | |
US11842273B2 (en) | Neural network processing | |
KR101342730B1 (ko) | 폰트의 굵기를 가변적으로 제어하는 시스템 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220420 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7062617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |