JP7060966B2 - Pachinko machine - Google Patents
Pachinko machine Download PDFInfo
- Publication number
- JP7060966B2 JP7060966B2 JP2018010797A JP2018010797A JP7060966B2 JP 7060966 B2 JP7060966 B2 JP 7060966B2 JP 2018010797 A JP2018010797 A JP 2018010797A JP 2018010797 A JP2018010797 A JP 2018010797A JP 7060966 B2 JP7060966 B2 JP 7060966B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- terminal
- filter element
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Slot Machines And Peripheral Devices (AREA)
Description
本発明は、パチスロ等の遊技機に関する。 The present invention relates to a gaming machine such as a pachislot machine.
従来、複数の図柄がそれぞれの表面に配された複数のリールと、遊技メダルやコイン等（以下、「遊技媒体」という）が投入され、遊技者によりスタートレバーが操作されたことを検出し、複数のリールの回転の開始を要求するスタートスイッチと、複数のリールのそれぞれに対応して設けられたストップボタンが遊技者により押されたことを検出し、該当するリールの回転の停止を要求する信号を出力するストップスイッチと、複数のリールのそれぞれに対応して設けられ、それぞれの駆動力を各リールに伝達するステッピングモータと、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転及びその停止を行うリール制御装置とを備え、スタートレバーが操作されたことを検出すると、乱数値に基づいて抽籤を行い、この抽籤の結果（以下、「内部当籤役」という）とストップボタンが操作されたことを検出したタイミングとに基づいてリールの回転の停止を行う、いわゆるパチスロと称される遊技機が知られている。 Conventionally, it is detected that a plurality of reels in which a plurality of symbols are arranged on each surface, a game medal, a coin, etc. (hereinafter referred to as "game medium") are inserted, and the start lever is operated by the player. Detects that the start switch that requests the start of rotation of multiple reels and the stop button provided corresponding to each of the multiple reels are pressed by the player, and requests that the rotation of the corresponding reel be stopped. A stop switch that outputs a signal, a stepping motor that is provided corresponding to each of a plurality of reels and transmits each driving force to each reel, and a stepping motor based on the signals output by the start switch and the stop switch. It is equipped with a reel control device that controls the operation of each reel and rotates and stops each reel, and when it detects that the start lever has been operated, it draws a lot based on a random number value, and the result of this lottery (hereinafter, "" There is known a so-called pachislot game machine that stops the rotation of the reel based on the timing when the stop button is detected and the "internal winning combination").
この種の遊技機として、メインＣＰＵに内蔵されたＲＡＭに対してバックアップ電源が接続され、バックアップ電源の配線にノイズ除去用コンデンサが接続されたものが特許文献１に提案されている。
As a gaming machine of this type,
従来の遊技機のように、バックアップ電源の配線に接続されたノイズ除去用コンデンサによってノイズ対策を行うことは一般的であるが、ノイズ除去用コンデンサの静電容量を超えた過電圧／電流によるノイズが発生した場合、ノイズを除去することができずに、バックアップ電源の配線の電圧が不定値となることで、ＲＡＭなどの記憶手段の記憶内容にメモリエラーなどの不具合が発生するおそれがある。 It is common to take measures against noise by using a noise reduction capacitor connected to the wiring of the backup power supply as in a conventional game machine, but noise due to overvoltage / current exceeding the capacitance of the noise removal capacitor is generated. If it occurs, the noise cannot be removed and the voltage of the backup power supply wiring becomes an indefinite value, which may cause a problem such as a memory error in the stored contents of the storage means such as RAM.
本発明は、このような課題を解決するためになされたもので、記憶手段の記憶内容に不具合が発生することを防止することができる遊技機を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a gaming machine capable of preventing a defect in the storage content of a storage means.
本発明に係る遊技機は、
遊技の進行に関する制御を実行するマイクロプロセッサ（９４）と、
電源管理を行うための電源管理回路（９７）と、
前記マイクロプロセッサ及び前記電源管理回路に第１の電源電圧を供給するために第２の電源電圧を変圧する第１電源供給部（電源回路１１１）と、
前記第１電源供給部から電源電圧が供給されない状態であっても前記マイクロプロセッサに前記第１の電源電圧を供給する第２電源供給部（電解コンデンサＢ１）と、
前記第２電源供給部と前記マイクロプロセッサとの間に配置され、前記第２電源供給部から供給された前記第１の電源電圧を規制するための電源規制回路（フィルタ素子Ｃ１、Ｚ１及び整流作用素子Ｄ１）と、を備え、
前記マイクロプロセッサ、前記電源管理回路、前記第１電源供給部及び前記電源規制回路は、第１の基板（主制御基板７１）に配置され、
前記第２電源供給部は、第２の基板（キャビネット中継基板５３）に配置され、
前記マイクロプロセッサは、
演算処理を行う演算処理手段（メインＣＰＵ）と、
前記演算処理手段がデータの読み書きを行う第１記憶手段（メインＲＡＭ）と、
前記演算処理手段が制御を行うためのデータが記憶された第２記憶手段（メインＲＯＭ）と、
前記第１電源供給部からの前記第１の電源電圧の供給を受け付けるための第１電圧端子（ＶＣＣ）と、
前記第１記憶手段に記憶されたデータを維持するための前記第１の電源電圧の供給を受け付けるための第２電圧端子（ＶＢＢ）と、
前記電源管理回路からのリセット信号を受け付ける第１信号端子（ＸＳＲＳＴ）と、
前記電源管理回路からの電圧低下信号を受け付ける第２信号端子（ＸＩＮＴ）と、を有し、
前記電源規制回路は、
前記第１電圧端子と前記第２電圧端子との間に設けられ、金属と半導体とが接合することによって生じるショットキー障壁を有して構成された整流作用素子（Ｄ１）と、
前記第２電圧端子とグランドとの間に設けられ、電荷を蓄積及び放出する受動素子により構成された第１フィルタ素子（Ｃ１）と、
前記第２電圧端子とグランドとの間に設けられ、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成された第２フィルタ素子（Ｚ１）と、を有し、
前記電源管理回路は、
前記マイクロプロセッサに供給される電源を管理するための電源管理部（電源管理ＩＣ１１２）と、
前記第１の電源電圧のラインとグランドとの間に設けられた第３フィルタ素子（Ｃ２）及び第４フィルタ素子（Ｚ２）と、
前記第２の電源電圧のラインとグランドとの間に設けられ、前記第２の電源電圧を分圧するための分圧回路（１１３）と、を有し、
前記電源管理部は、
前記第１電圧端子に供給される前記第１の電源電圧と同じ電圧を受け付けるための第３電圧端子（ＶＣＣ）と、
前記分圧回路によって分圧された電圧を受け付けるための第４電圧端子（ＶＳＣ）と、
前記第１信号端子に前記リセット信号を出力するための第４信号端子（ＲＥＳＥＴ）と、
前記第４電圧端子に受け付けられた電圧に応じて前記第２信号端子に前記電圧低下信号を出力するための第５信号端子（ＯＵＴ）と、
グランドに接続されたグランド端子（ＧＮＤ）と、を有し、
前記第３フィルタ素子及び前記第４フィルタ素子は、前記第３電圧端子及び前記グランド端子に接続され、
前記分圧回路は、前記第２の電源電圧のラインと、グランド及び前記第４電圧端子に接続され、
前記電源規制回路は、
前記第１電源供給部から前記第１の電源電圧が供給されている場合は、前記第２電圧端子及び前記第２電源供給部に前記第１の電源電圧を供給し、
前記第１電源供給部から前記第１の電源電圧が供給されていない場合には、前記第２電源供給部から前記第２電圧端子に前記第１の電源電圧を供給するが、前記第１電圧端子には前記ショットキー障壁により前記第１の電源電圧を供給することなく、
前記第２フィルタ素子は、異常電圧が発生した場合には、異常電圧により発生した電荷をグランドに誘導し、
前記第１記憶手段は、前記第１電源供給部から前記第１の電源電圧の供給を受けられない状態であっても、前記第２電源供給部から前記第１の電源電圧が前記第２電圧端子に供給されることで、記憶されたデータを維持し、
前記第１電源供給部は、ハーネスを介することなく前記第１電圧端子及び前記第２電圧端子に接続され、
前記第２電源供給部は、ハーネスを介して前記第２電圧端子に接続されている
構成を有している。
The gaming machine according to the present invention
A microprocessor (94) that executes control regarding the progress of the game, and
Power management circuit (97) for power management and
A first power supply unit (power supply circuit 111) that transforms a second power supply voltage in order to supply a first power supply voltage to the microprocessor and the power supply management circuit.
A second power supply unit (electrolytic capacitor B1) that supplies the first power supply voltage to the microprocessor even when the power supply voltage is not supplied from the first power supply unit.
A power supply regulation circuit (filter elements C1, Z1 and a rectifying action) arranged between the second power supply unit and the microprocessor and for regulating the first power supply voltage supplied from the second power supply unit. With element D1),
The microprocessor, the power management circuit, the first power supply unit, and the power regulation circuit are arranged on a first board (main control board 71).
The second power supply unit is arranged on the second board (cabinet relay board 53).
The microprocessor
Arithmetic processing means (main CPU) that performs arithmetic processing,
A first storage means (main RAM) in which the arithmetic processing means reads and writes data, and
A second storage means (main ROM) in which data for controlling by the arithmetic processing means is stored, and
A first voltage terminal (VCC) for receiving the supply of the first power supply voltage from the first power supply unit, and
A second voltage terminal (VBB) for receiving the supply of the first power supply voltage for maintaining the data stored in the first storage means, and
A first signal terminal (XSRST) that receives a reset signal from the power management circuit,
It has a second signal terminal (XINT) that receives a voltage drop signal from the power supply management circuit.
The power supply regulation circuit is
A rectifying element (D1) provided between the first voltage terminal and the second voltage terminal and having a Schottky barrier generated by joining a metal and a semiconductor, and a rectifying element (D1).
A first filter element (C1) provided between the second voltage terminal and the ground and composed of a passive element for accumulating and discharging electric charges.
It has a second filter element (Z1) provided between the second voltage terminal and ground and configured by a non-linear resistance element whose resistance value changes depending on an applied voltage.
The power supply management circuit
A power management unit (power management IC 112) for managing the power supplied to the microprocessor, and
The third filter element (C2) and the fourth filter element (Z2) provided between the line of the first power supply voltage and the ground, and
It has a voltage divider circuit (113) provided between the line of the second power supply voltage and ground for dividing the second power supply voltage.
The power management unit
A third voltage terminal (VCC) for receiving the same voltage as the first power supply voltage supplied to the first voltage terminal, and
A fourth voltage terminal (VSC) for receiving the voltage divided by the voltage divider circuit, and
A fourth signal terminal (RESET) for outputting the reset signal to the first signal terminal, and
A fifth signal terminal (OUT) for outputting the voltage drop signal to the second signal terminal according to the voltage received by the fourth voltage terminal, and
It has a ground terminal (GND) connected to the ground, and has.
The third filter element and the fourth filter element are connected to the third voltage terminal and the ground terminal.
The voltage divider circuit is connected to the second power supply voltage line, ground, and the fourth voltage terminal.
The power supply regulation circuit is
When the first power supply voltage is supplied from the first power supply unit, the first power supply voltage is supplied to the second voltage terminal and the second power supply unit.
When the first power supply voltage is not supplied from the first power supply unit, the first power supply voltage is supplied from the second power supply unit to the second voltage terminal, but the first voltage Without supplying the first power supply voltage to the terminal by the Schottky barrier,
When an abnormal voltage is generated, the second filter element induces the electric charge generated by the abnormal voltage to the ground.
In the first storage means, even if the first power supply voltage cannot be supplied from the first power supply unit, the first power supply voltage is the second voltage from the second power supply unit. By being supplied to the terminal, it maintains the stored data and
The first power supply unit is connected to the first voltage terminal and the second voltage terminal without using a harness.
The second power supply unit is connected to the second voltage terminal via a harness.
Has a configuration.
この構成により、本発明に係る遊技機は、第１電源供給部から電源電圧が供給されている場合は、第２電圧端子及び第２電源供給部に電源電圧を供給し、第１電源供給部から電源電圧が供給されていない場合には、第２電源供給部から第２電圧端子に電源電圧を供給するため、第１電源供給部から電源電圧が供給されなくなったとしても、第１記憶手段に記憶されたデータを維持するための電源電圧が第２電源供給部から供給されるため、第１記憶手段の記憶内容に不具合が発生することを防止することができる。 With this configuration, the gaming machine according to the present invention supplies the power supply voltage to the second voltage terminal and the second power supply unit when the power supply voltage is supplied from the first power supply unit, and the first power supply unit. When the power supply voltage is not supplied from the first power supply unit, the power supply voltage is supplied from the second power supply unit to the second voltage terminal. Therefore, even if the power supply voltage is not supplied from the first power supply unit, the first storage means. Since the power supply voltage for maintaining the data stored in the second power supply unit is supplied from the second power supply unit, it is possible to prevent a problem from occurring in the stored contents of the first storage means.
また、本発明に係る遊技機は、第１記憶手段に記憶されたデータを維持するための電源電圧が異常電圧となった場合には、第２フィルタ素子によって異常電圧により発生した電荷をグランドに誘導するため、第１記憶手段の記憶内容に不具合が発生することを防止することができる。 Further, in the gaming machine according to the present invention, when the power supply voltage for maintaining the data stored in the first storage means becomes an abnormal voltage, the electric charge generated by the abnormal voltage by the second filter element is set to ground. Since it is guided, it is possible to prevent a problem from occurring in the stored contents of the first storage means.
本発明によれば、記憶手段の記憶内容に不具合が発生することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing a defect in the stored contents of the storage means.
以下、図面を参照して、本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
まず、構成を説明する。図１～５に示すように、遊技機１は、いわゆるパチスロ機である。遊技機１は、コイン、メダル、遊技球又はトークン等の他、遊技者に付与された又は付与される、遊技価値の情報を記憶したカード等の遊技媒体を用いて遊技可能なものであるが、以下ではメダルを用いるものとして説明する。
First, the configuration will be described. As shown in FIGS. 1 to 5, the
なお、以後の説明において、遊技機１から遊技者に向かう側（方向）を遊技機１の前側（前方向）と称し、前側とは逆側を後側（後方向、奥行方向）と称し、遊技者から見て右側及び左側を遊技機１の右側（右方向）及び左側（左方向）とそれぞれ称する。また、前側及び後側を含む方向は、前後方向又は厚み方向と称し、右側及び左側を含む方向は、左右方向又は幅方向と称する。前後方向（厚み方向）及び左右方向（幅方向）に直交する方向を上下方向又は高さ方向と称する。
In the following description, the side (direction) from the
図１及び図２に示すように、遊技機１の外観は、矩形箱状の筐体２により構成されている。筐体２は、遊技機本体として前面側に矩形状の開口を有する金属製のキャビネットＧと、キャビネットＧの前面上部に配置された上ドア機構ＵＤと、キャビネットＧの前面下部に配置された下ドア機構ＤＤとを有している。
As shown in FIGS. 1 and 2, the appearance of the
また、キャビネットＧの上面壁Ｇ４には、左右方向に関して所定間隔隔てて、上下方向に貫通する２つの開口Ｇ４１が形成されている。そして、この２つの開口Ｇ４１それぞれを塞ぐように木製の板部材Ｇ４２が上面壁Ｇ４に取付けられている。 Further, the upper surface wall G4 of the cabinet G is formed with two openings G41 penetrating in the vertical direction at predetermined intervals in the left-right direction. Then, a wooden plate member G42 is attached to the upper surface wall G4 so as to close each of the two openings G41.
図３及び図４に示すように、上ドア機構ＵＤ及び下ドア機構ＤＤは、キャビネットＧの開口の形状及び大きさに対応するように形成されている。上ドア機構ＵＤ及び下ドア機構ＤＤは、キャビネットＧにおける開口の上部及び下部を閉塞可能に設けられている。上ドア機構ＵＤは、上側表示窓ＵＤ１を中央部に有している。上側表示窓ＵＤ１には、光を透過する透明パネルＵＤ１１が設けられている。また、上ドア機構ＵＤの上部には、上部左スピーカＵＤ２５Ｌ，上部右スピーカＵＤ２５Ｒが設けられている。 As shown in FIGS. 3 and 4, the upper door mechanism UD and the lower door mechanism DD are formed so as to correspond to the shape and size of the opening of the cabinet G. The upper door mechanism UD and the lower door mechanism DD are provided so as to be able to close the upper part and the lower part of the opening in the cabinet G. The upper door mechanism UD has an upper display window UD1 in the center. The upper display window UD1 is provided with a transparent panel UD11 that transmits light. Further, an upper left speaker UD25L and an upper right speaker UD25R are provided above the upper door mechanism UD.
下ドア機構ＤＤには、上部の略中央部に、矩形状の開口部として形成されたメイン表示窓ＤＤ４が設けられている。メイン表示窓ＤＤ４の裏面側には、キャビネットＧの内部側から取付けられたリールユニットＲＵが装着されている。さらに、リールユニットＲＵの背面には、主制御基板７１が取付けられている。
The lower door mechanism DD is provided with a main display window DD4 formed as a rectangular opening in a substantially central portion of the upper portion. A reel unit RU attached from the inside of the cabinet G is mounted on the back surface side of the main display window DD4. Further, a
リールユニットＲＵは、複数種類の図柄が各々の外周面に描かれた３個のリールＲＬ（左リール），ＲＣ（中リール），ＲＲ（右リール）を主体に構成されている。これらのリールＲＬ，ＲＣ，ＲＲは、それぞれが縦方向に一定の速度で回転できるように並列状態（横一列）に配設される。リールＲＬ，ＲＣ，ＲＲは、メイン表示窓ＤＤ４を通じて、各リールＲＬ，ＲＣ，ＲＲの動作や各リールＲＬ，ＲＣ，ＲＲ上に描かれている図柄が視認可能となる。 The reel unit RU is mainly composed of three reels RL (left reel), RC (middle reel), and RR (right reel) in which a plurality of types of symbols are drawn on the outer peripheral surface of each reel. These reels RL, RC, and RR are arranged in a parallel state (horizontally in a row) so that each of them can rotate at a constant speed in the vertical direction. For the reels RL, RC, RR, the operation of each reel RL, RC, RR and the design drawn on each reel RL, RC, RR can be visually recognized through the main display window DD4.
メイン表示窓ＤＤ４には、その表面部に、矩形状のアクリル板等からなる透明パネルが取付け固定されており、遊技者等がリールユニットＲＵに触れることができないようになっている。メイン表示窓ＤＤ４の下方には、略水平面の第１，第２，第３台座部ＤＤ２ａ，ＤＤ２ｂ，ＤＤ２ｃが形成されている。メイン表示窓ＤＤ４の右側に位置する第１台座部ＤＤ２ａには、メダルを投入するためのメダル投入口ＤＤ５が設けられている。メダル投入口ＤＤ５は、遊技者によりメダルが投入される開口である。メダル投入口ＤＤ５から投入されたメダルは、クレジットされるか又はゲームに賭けられる。 A transparent panel made of a rectangular acrylic plate or the like is attached and fixed to the surface of the main display window DD4 so that a player or the like cannot touch the reel unit RU. Below the main display window DD4, first, second, and third pedestals DD2a, DD2b, and DD2c having a substantially horizontal plane are formed. The first pedestal portion DD2a located on the right side of the main display window DD4 is provided with a medal insertion slot DD5 for inserting medals. The medal insertion slot DD5 is an opening into which a medal is inserted by a player. The medals inserted from the medal slot DD5 are either credited or bet on the game.
メイン表示窓ＤＤ４の左側に位置する第２台座部ＤＤ２ｂには、クレジットされているメダルを賭けるための、有効ライン設定手段としての最大ＢＥＴボタンＤＤ８（ＭＡＸＢＥＴボタンともいう）が設けられている。最大ＢＥＴボタンＤＤ８が押されると、メダルの投入枚数として「３」が選択される。 The second pedestal portion DD2b located on the left side of the main display window DD4 is provided with a maximum BET button DD8 (also referred to as a MAXBET button) as an effective line setting means for betting a credited medal. When the maximum BET button DD8 is pressed, "3" is selected as the number of medals to be inserted.
最大ＢＥＴボタンＤＤ８の前面側には、遊技者の操作によりリールＲＬ，ＲＣ，ＲＲを回転駆動させるとともに、メイン表示窓ＤＤ４内で図柄の変動表示を開始させるスタートレバーＤＤ６が設けられている。スタートレバーＤＤ６は、所定の角度範囲で傾動自在に取付けられる。 On the front side of the maximum BET button DD8, a start lever DD6 is provided to rotate and drive the reels RL, RC, and RR by the operation of the player and to start the variable display of the symbol in the main display window DD4. The start lever DD6 is tiltably attached within a predetermined angle range.
スタートレバーＤＤ６の右側で、第３台座部ＤＤ２ｃの前面側には、遊技者の押下操作（停止操作）により３個のリールＲＬ，ＲＣ，ＲＲの回転をそれぞれ停止させるための３個のストップボタンＤＤ７Ｌ，ＤＤ７Ｃ，ＤＤ７Ｒが設けられている。 On the right side of the start lever DD6 and on the front side of the third pedestal portion DD2c, there are three stop buttons for stopping the rotation of the three reels RL, RC, and RR by the player's pressing operation (stop operation). DD7L, DD7C, and DD7R are provided.
最大ＢＥＴボタンＤＤ８の近傍には、図示しないＣ／Ｐボタンが設けられている。Ｃ／Ｐボタンは、遊技者がゲームで獲得したメダルのクレジット／払出しを押しボタン操作で切り換えるものである。このＣ／Ｐボタンの切り換えにより払出しが選択されている状態（非クレジット状態）においては、下ドア機構ＤＤの下部側のコインガードプレート部に設けたメダル払出口ＤＤ１４（キャンセルシュート）からメダルが払出され、払出されたメダルは、メダル受け部ＤＤ１５に溜められる。 A C / P button (not shown) is provided in the vicinity of the maximum BET button DD8. The C / P button switches the credit / payout of medals won by the player in the game by a push button operation. In the state where payout is selected by switching the C / P button (non-credit state), medals are paid out from the medal payout outlet DD14 (cancellation shoot) provided in the coin guard plate portion on the lower side of the lower door mechanism DD. The medals that have been paid out are stored in the medal receiving unit DD15.
スタートレバーＤＤ６、及び、ストップボタンＤＤ７Ｌ，ＤＤ７Ｃ，ＤＤ７Ｒの下部側には、腰部パネルＤＤ１８（腰部導光板）が配置されている。腰部パネルＤＤ１８は、アクリル板等を使用した化粧用パネルとして構成される。腰部パネルＤＤ１８には、遊技機１の機種を表す名称や種々の模様等が表示される。
A lumbar panel DD18 (lumbar light guide plate) is arranged on the lower side of the start lever DD6 and the stop buttons DD7L, DD7C, DD7R. The waist panel DD18 is configured as a decorative panel using an acrylic plate or the like. On the waist panel DD18, a name representing the model of the
また、メダル払出口ＤＤ１４の右側には下部右スピーカＤＤ２５Ｒが設けられている。一方、メダル払出口ＤＤ１４の左側には下部左ウーファＤＤ２５Ｌが設けられている。また、下部左ウーファＤＤ２５Ｌの右側には後述するエンクロージャユニット２０のバスレフポート２２の出口２２ａ（図１１参照）に連通する開口２２Ａが設けられている。
Further, a lower right speaker DD25R is provided on the right side of the medal payout outlet DD14. On the other hand, a lower left woofer DD25L is provided on the left side of the medal payout outlet DD14. Further, on the right side of the lower left woofer DD25L, an
エンクロージャユニット２０（図４参照）は、下ドア機構ＤＤの背面側に取り付けられたエンクロージャ（筐体）２１と、エンクロージャ２１内に収容された下部左ウーファＤＤ２５Ｌとからなる。下部右スピーカＤＤ２５Ｒ，下部左ウーファＤＤ２５Ｌは、遊技者に遊技に関する種々の情報を声や音楽等の音により報知する。エンクロージャユニット２０の詳細については後述する。
The enclosure unit 20 (see FIG. 4) includes an enclosure (housing) 21 attached to the back side of the lower door mechanism DD, and a lower left woofer DD25L housed in the
また、メイン表示窓ＤＤ４の左側には、サブ表示装置ＤＤ１９が配置されている。このサブ表示装置ＤＤ１９は、例えば入賞成立時のメダルの払出枚数やクレジットされている残メダル枚数を表示する。通常は、遊技機１にクレジットされるメダルの最大枚数は５０枚であるため、５０以下のクレジット枚数が表示される。なお、最大枚数の５０枚のメダルがクレジットされている状態では、投入されたメダルはそのままメダル払出口ＤＤ１４より払出される。また、サブ表示装置ＤＤ１９は、タッチパネルを前面に備えていてもよい。
Further, a sub display device DD19 is arranged on the left side of the main display window DD4. The sub-display device DD19 displays, for example, the number of medals paid out and the number of remaining medals credited when a prize is established. Normally, the maximum number of medals credited to the
サブ表示装置ＤＤ１９の上方には、操作部１５０が配置されている。操作部１５０は、ＬＥＦＴボタン１５２、ＲＩＧＨＴボタン１５３、ＵＰボタン１５４、ＤＯＷＮボタン１５５及びＥＮＴＥＲボタン１５６からなり、遊技者からの各種操作を受け付ける。また、メイン表示窓ＤＤ４の右側には、ＰＵＳＨボタン１５７が配置されている。ＰＵＳＨボタン１５７は、遊技に係る演出に伴い遊技者により操作されるものである。
An
図４に示すように、キャビネットＧ内は、中間支持板Ｇ１を挟んで上側に、前方に開口する上側開口部Ｇ１０１が形成されており、中間支持板Ｇ１を挟んで下側に、前方に開口する下側開口部Ｇ１０２が形成されている。キャビネットＧ内は、中間支持板Ｇ１を挟んで上部空間と下部空間とに仕切られており、すなわち、中間支持板Ｇ１は、キャビネットＧ内を上部空間と下部空間とに仕切る仕切板として機能している。上部空間は、キャビネットＧ内の上ドア機構ＵＤの後側となる空間であり、表示ユニットＡ等が収容される。また、下部空間は、キャビネットＧ内の下ドア機構ＤＤの後側となる空間であり、リールユニットＲＵや、遊技機１全体の動作を司る主制御基板７１、副制御基板７２（図１３参照）等が収容される。主制御基板７１は、内部当籤役の決定、リールＲＬ，ＲＣ，ＲＲの回転及び停止、入賞の有無の判定といった、遊技機１における遊技の主な流れを制御する回路（主制御回路）を構成する。副制御基板７２は、画像の表示等による演出の実行を制御する回路（副制御回路）を構成する。
As shown in FIG. 4, in the cabinet G, an upper opening G101 that opens forward is formed on the upper side of the intermediate support plate G1 and opens downward and forward on the intermediate support plate G1. The lower opening G102 is formed. The inside of the cabinet G is divided into an upper space and a lower space with an intermediate support plate G1 interposed therebetween, that is, the intermediate support plate G1 functions as a partition plate for partitioning the inside of the cabinet G into an upper space and a lower space. There is. The upper space is a space behind the upper door mechanism UD in the cabinet G, and accommodates the display unit A and the like. Further, the lower space is a space behind the lower door mechanism DD in the cabinet G, and is a reel unit RU, a
また、上ドア機構ＵＤは、上側開口部Ｇ１０１を閉鎖又は開放可能であり、本発明の開閉部材を構成する。下側開口部Ｇ１０２は、下ドア機構ＤＤによって閉鎖又は開放可能である。 Further, the upper door mechanism UD can close or open the upper opening G101, and constitutes the opening / closing member of the present invention. The lower opening G102 can be closed or opened by the lower door mechanism DD.
（表示ユニットＡ）
図５に示すように、表示ユニットＡは、キャビネットＧ内の中間支持板Ｇ１上に交換可能に載置される。表示ユニットＡは、画像を表示用の照射光を出射する照射ユニットＢと、照射ユニットＢからの照射光が照射されることにより画像を出現させるスクリーン装置Ｃとを有したいわゆるプロジェクションマッピング装置である。
(Display unit A)
As shown in FIG. 5, the display unit A is interchangeably mounted on the intermediate support plate G1 in the cabinet G. The display unit A is a so-called projection mapping device having an irradiation unit B that emits irradiation light for displaying an image and a screen device C that causes an image to appear when the irradiation light from the irradiation unit B is irradiated. ..
ここで、プロジェクションマッピング装置は、構造物や自然物等の立体物の表面に画像を投影するためのものであって、例えば、後述のスクリーンである役物に対して、その位置（投影距離や角度等）や形状に基づいて生成される、演出情報に応じた画像を投影することにより、高度で、かつ迫力のある演出を可能とする。 Here, the projection mapping device is for projecting an image on the surface of a three-dimensional object such as a structure or a natural object, and for example, the position (projection distance or angle) with respect to an accessory which is a screen described later. Etc.) and by projecting an image according to the effect information generated based on the shape, it is possible to produce an advanced and powerful effect.
図５に示すように、表示ユニットＡは、前方に開口が形成された筐体Ａ１を有する。この筐体Ａ１は、照射ユニットＢの上部を形成するプロジェクタカバーＢ１、及び、ミラー機構Ｂ３を備えたプロジェクタ筐体Ｃ１０とで構成されている。プロジェクタ筐体Ｃ１０は、底板Ｃ１、右側板Ｃ２、左側板Ｃ３、及び背板Ｃ４を有した箱方形状をなしている。プロジェクタカバーＢ１は、プロジェクタ筐体Ｃ１０の上面に交換可能に取付けられる。 As shown in FIG. 5, the display unit A has a housing A1 having an opening formed in the front. The housing A1 is composed of a projector cover B1 forming the upper portion of the irradiation unit B and a projector housing C10 provided with a mirror mechanism B3. The projector housing C10 has a box shape having a bottom plate C1, a right side plate C2, a left side plate C3, and a back plate C4. The projector cover B1 is replaceably attached to the upper surface of the projector housing C10.
（表示ユニットＡ：照射ユニットＢ）
図６に示すように、照射ユニットＢは、照射光を下方に向かって出射するプロジェクタ装置Ｂ２を有する。プロジェクタ装置Ｂ２からは静止画と動画とを含む画像や映像を含んだ光が投射されるので、説明の便宜上、プロジェクタ装置Ｂ２から投射される像を「画像」に統一して説明を行う。
(Display unit A: Irradiation unit B)
As shown in FIG. 6, the irradiation unit B has a projector device B2 that emits irradiation light downward. Since the projector device B2 projects light including images and videos including still images and moving images, for convenience of explanation, the image projected from the projector device B2 will be unified into an “image”.
（表示ユニットＡ：照射ユニットＢ：プロジェクタ装置Ｂ２）
図６に示すように、プロジェクタ装置Ｂ２は、プロジェクタカバーＢ１に取付けられ、キャビネットＧ内の後部に配置されている（図４参照）。プロジェクタカバーＢ１は、プロジェクタ筐体Ｃ１０の右側板Ｃ２及び左側板Ｃ３に取付けられており、上側カバー１７１及び下側カバー１７２を有する。
(Display unit A: Irradiation unit B: Projector device B2)
As shown in FIG. 6, the projector device B2 is attached to the projector cover B1 and is arranged at the rear portion in the cabinet G (see FIG. 4). The projector cover B1 is attached to the right side plate C2 and the left side plate C3 of the projector housing C10, and has an
プロジェクタカバーＢ１の内部には図示しないレンズユニットや光学機構が設けられている。 A lens unit and an optical mechanism (not shown) are provided inside the projector cover B1.
レンズユニットは、光学機構の複数のＬＥＤ光源から出射してＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）で反射した照射光を、レンズ等を介して下方のミラー機構Ｂ３に向けて出射するように配置されている。 The lens unit is arranged so as to emit the irradiation light emitted from a plurality of LED light sources of the optical mechanism and reflected by the DMD (Digital Micromirror Device) toward the lower mirror mechanism B3 via a lens or the like.
プロジェクタ装置Ｂ２の下方（照射光の出射方向）には、ミラー機構Ｂ３が配置されている。ミラー機構Ｂ３は、ミラーホルダ１７３と、ミラーホルダ１７３に支持される光学ミラー１７４と、ミラーホルダ１７３及び光学ミラー１７４を支持するミラーホルダブラケット１７５とから構成されている。ミラーホルダブラケット１７５は、プロジェクタ筐体Ｃ１０の底板Ｃ１に固定されている。プロジェクタ装置Ｂ２から下方に照射された光は、光学ミラー１７４によって前方に反射される。
A mirror mechanism B3 is arranged below the projector device B2 (the emission direction of the irradiation light). The mirror mechanism B3 includes a
（上ドア機構ＵＤ及びスクリーン装置Ｃ）
図６に示すように、上ドア機構ＵＤは、フロントパネル１８０とバックパネル１８１とを有する。フロントパネル１８０の前面にはスクリーン装置Ｃが取付けられている。スクリーン装置Ｃは、遊技者に対向しており、スクリーン装置Ｃの後方に光学ミラー１７４及びプロジェクタ装置Ｂ２が設置されている。
(Upper door mechanism UD and screen device C)
As shown in FIG. 6, the upper door mechanism UD has a
スクリーン装置Ｃは、メインスクリーン１８２と、メインスクリーン１８２の背面に密着して取付けられた投影用シート１８３とを備えている。メインスクリーン１８２は、透光性を有するアクリル板等の樹脂又はガラス板等を主たる素材とし、全面に亘って均等な厚みを有するように形成されている。
The screen device C includes a
投影用シート１８３は、後方から画像が投影されることで表示される透過式のスクリーンであり、プロジェクタ装置Ｂ２から投射された光が入射する背面側の入射面と、入射面に入射した光が透過することで画像が投影される前面側の表示面と、を有する。
The
投影用シート１８３は、例えば、透光性を有するガラス板、アクリル板、樹脂製フィルムを主たる素材として、全面に亘って均等な厚みを有するように形成され、非投影時に乳白色、半透明、あるいはグレー色を呈する。
The
投影用シート１８３の入射面（背面側の表面）に対して、プロジェクタ装置Ｂ２から投射された光が入射することによって、投影用シート１８３の表示面（前面側の表面）に、遊技に関する画像（静止画像や動画像を含む画像）が表示される。
When the light projected from the projector device B2 is incident on the incident surface (front surface) of the
メインスクリーン１８２は、透明に形成されており、メインスクリーン１８２の前方には遊技者の視界を遮る構造が存在しないため、投影用シート１８３に画像が表示された場合、当該画像は、遊技者から視認可能となる。
Since the
図７は、プロジェクタ装置Ｂ２から投射された光の照射範囲と上ドア機構ＵＤ側のスクリーン装置Ｃとの関係を示す図である。図７では、上ドア機構ＵＤ側のスクリーン装置Ｃの表示面を網掛けで示している。プロジェクタ装置Ｂ２から投射された光の照射範囲は、スクリーン装置Ｃよりも広くなっている。 FIG. 7 is a diagram showing the relationship between the irradiation range of the light projected from the projector device B2 and the screen device C on the upper door mechanism UD side. In FIG. 7, the display surface of the screen device C on the UD side of the upper door mechanism is shaded. The irradiation range of the light projected from the projector device B2 is wider than that of the screen device C.
具体的には、プロジェクタ装置Ｂ２から投射された光は、スクリーン装置Ｃの全面（網掛けで示す領域）に入射するとともに、上ドア機構ＵＤ側のスクリーン装置Ｃの周縁領域を通過する。図７では、プロジェクタ装置Ｂ２から投射された光の照射範囲のうち、スクリーン装置Ｃの周縁領域を斜線で示している。 Specifically, the light projected from the projector device B2 is incident on the entire surface of the screen device C (the area shown by shading) and passes through the peripheral area of the screen device C on the upper door mechanism UD side. In FIG. 7, in the irradiation range of the light projected from the projector device B2, the peripheral region of the screen device C is shown by diagonal lines.
図８に示すように、上ドア機構ＵＤの上部中央には、開口部が形成された装飾部材１９７が設けられている。装飾部材１９７には、開口部を塞ぐようにしてイルミネーションパネル（以下、単に導光パネルという）１９８が取付けられている。
As shown in FIG. 8, a
図９に示すように、導光パネル１９８には顔を模した模様１９８ａが形成されている。具体的には、導光パネル１９８に模様１９８ａを描くように凹凸が形成されており、導光パネル１９８に光が照射されると、凹凸に光が反射して模様１９８ａが浮かび上がるようになっている。
As shown in FIG. 9, a
導光パネル１９８の上端には、後方に突出する突出部１９８Ａが形成されており、その突出部１９８Ａの先端に対向するように図示しないＬＥＤが配置されている。当該ＬＥＤから照射された光は、導光パネル１９８の突出部１９８Ａに入射され、前方に向かった後、導光パネル１９８の上端において下方に反射し、導光パネル１９８内を下方又は側方に導かれる。このとき、導光パネル１９８内を下方又は側方に導かれる光が凹凸で反射して、模様１９８ａが浮かび上がる。これにより、前方から模様１９８ａが視認可能となる。
A
また、導光パネル１９８は、模様１９８ａの一部に特定領域１９８ｂを有し、その特定領域１９８ｂの背面に可動役物８５が配置されている。可動役物８５は、眼球の形状をなし、左右方向に移動可能に構成されている。可動役物８５は、図示しない役物用のモータによって例えばラックアンドピニオン機構等の回転運動を直線運動に変換する機構を介して左右方向に移動するようになっている。図１０は、可動役物８５が左方向に移動した状態を示す図である。
Further, the
（エンクロージャユニット）
図１１及び図１２に示すように、エンクロージャユニット２０は、エンクロージャ（筐体）２１と下部左ウーファＤＤ２５Ｌとを含んで構成されており、エンクロージャ２１にはエンクロージャ２１の内部と外部とを連通する管状のバスレフポート２２が設けられている。
(Enclosure unit)
As shown in FIGS. 11 and 12, the
本実施の形態のエンクロージャユニット２０は、下部左ウーファＤＤ２５Ｌから背面側に放射される音響を利用して低音域の音量を増強する、いわゆるバスレフ型のウーファ装置である。
The
下部左ウーファＤＤ２５Ｌは、振動板２５ａを有しており、増幅器等の信号処理装置から入力される音響信号に応じて振動板２５ａを振動させることにより音響信号に応じた音響を放射するようになっている。
The lower left woofer DD25L has a
バスレフポート２２は、エンクロージャ２１の前面に開口した出口２２ａと、エンクロージャ２１の内部に開口した入口２２ｂとを有する。バスレフポート２２は、下部左ウーファＤＤ２５Ｌから背面側に放射された音響のうち低音域の音響成分をヘルムホルツ共鳴によって増強して放射するようになっている。
The
このように、本実施の形態のエンクロージャユニット２０においては、下部左ウーファＤＤ２５Ｌから正面側に発せられる音波と、下部左ウーファＤＤ２５Ｌから背面側に発せられバスレフポート２２を介して外部に発せられる音波とが同位相となるため、低音が増強された臨場感あふれる音を発することができる。
As described above, in the
ここで、下部左ウーファＤＤ２５Ｌから発せられる音波は、空気振動による疎密波である。このため、本実施の形態のエンクロージャユニット２０においては、下部左ウーファＤＤ２５Ｌから発せられる音波によってエンクロージャ２１の内部の圧力が変動する。
Here, the sound wave emitted from the lower left woofer DD25L is a sparse and dense wave due to air vibration. Therefore, in the
本実施の形態のエンクロージャユニット２０では、前述したエンクロージャ内部の圧力変動を利用してバスレフポート２２の出口２２ａから外部に風を送り出すことができる。バスレフポート２２の出口２２ａから送り出される風は、メダル受け部ＤＤ１５内に向けて開口している開口２２Ａから遊技機１の前方に送り出される。これにより、遊技者は、下部左ウーファＤＤ２５Ｌから発せられる音以外に風による演出を体感することができる。
In the
［遊技機１の電気的構成］
以下、遊技機１の電気的構成について、図１３～図２９を参照して説明する。
[Electrical configuration of gaming machine 1]
Hereinafter, the electrical configuration of the
図１３に示すように、遊技機１は、リールユニットＲＵに配設された主制御基板７１と、キャビネットＧに配設された副制御基板７２とを有している。主制御基板７１は、遊技機１の遊技動作を制御する。副制御基板７２は、演出を制御する。
As shown in FIG. 13, the
主制御基板７１には、左リール中継端子板５１Ｌと、中リール中継端子板５１Ｃと、右リール中継端子板５１Ｒと、設定用鍵型スイッチ５２と、キャビネット中継基板５３とがハーネスなどによって電気的に接続されている。
On the
左リール中継端子板５１Ｌと、中リール中継端子板５１Ｃと、右リール中継端子板５１Ｒとは、リールＲＬ、ＲＣ、ＲＲのリール本体の内側にそれぞれ配設されている。左リール中継端子板５１Ｌと、中リール中継端子板５１Ｃと、右リール中継端子板５１Ｒとは、２相励磁方式のステッピングモータをそれぞれ有する。
The left reel
各ステッピングモータは、所定の開始条件の成立、すなわちスタートレバーＤＤ６が遊技者により操作されたこと（開始操作）に基づき、各リールＲＬ、ＲＣ、ＲＲを回転させることにより図柄を変動させる。設定用鍵型スイッチ５２は、遊技機１の設定値の変更、及び、遊技機１の設定値の確認などを行うための操作を検出する。
Each stepping motor changes the symbol by rotating each reel RL, RC, RR based on the establishment of a predetermined start condition, that is, the operation of the start lever DD6 by the player (start operation). The setting
キャビネット中継基板５３には、外部集中端子板５６と、ホッパ装置ＨＰと、補助庫スイッチ５７とがハーネスなどによって電気的に接続されている。このキャビネット中継基板５３は、主制御基板７１と、外部集中端子板５６、ホッパ装置ＨＰ及び補助庫スイッチ５７との間で入出力される信号を中継する。つまり、外部集中端子板５６、ホッパ装置ＨＰ及び補助庫スイッチ５７は、キャビネット中継基板５３を介して主制御基板７１に接続されている。
The external centralized
外部集中端子板５６は、キャビネットＧに取付けられており、メダル投入信号、メダル払出信号、外部信号１～４及びセキュリティ信号等の信号を遊技機１の外部へ出力するために設けられている。
The external centralized
補助庫スイッチ５７は、図示しないメダル補助収納庫を貫通している。この補助庫スイッチ５７は、メダル補助収納庫がメダルで満杯になっているか否かを検出する。
The
ドア中継基板５４には、メダル投入口ＤＤ５に繋がって下ドア機構ＤＤの裏側に配置されたセレクタ４６、ドア開閉監視スイッチ６１、ＢＥＴスイッチ６２、精算スイッチ６３、スタートスイッチ６４、ストップスイッチ基板６５、遊技動作表示基板６６、リセットスイッチ６７及び主中継基板５５がハーネスなどによって電気的に接続されている。
The
つまり、セレクタ４６、ドア開閉監視スイッチ６１、ＢＥＴスイッチ６２、精算スイッチ６３、スタートスイッチ６４、ストップスイッチ基板６５、遊技動作表示基板６６及びリセットスイッチ６７は、ドア中継基板５４及び主中継基板５５を介して主制御基板７１に接続されている。
That is, the
セレクタ４６は、メダルが内部を通過したことを検出して、その検出結果を主制御基板７１に出力する。また、セレクタ４６は、主制御基板７１の制御により、メダル投入口ＤＤ５に投入されたメダルをメダル払出口ＤＤ１４に排出する。ドア開閉監視スイッチ６１は、上ドア機構ＵＤ及び下ドア機構ＤＤの開閉を報知するためのセキュリティ信号を遊技機１の外部へ出力する。
The
ＢＥＴスイッチ６２は、ＭＡＸベットボタンＤＤ８及び１ベットボタンが遊技者により押されたことを検出して、その検出結果を主制御基板７１に出力する。
The
精算スイッチ６３は、精算ボタンが遊技者により押されたことを検出して、その検出結果を主制御基板７１に出力する。スタートスイッチ６４は、スタートレバーＤＤ６が遊技者により操作されたこと（開始操作）を検出して、その検出結果を主制御基板７１に出力する。
The
ストップスイッチ基板６５は、回転しているリールを停止させるための回路と、停止可能なリールをＬＥＤ等により表示するための回路を構成する基板である。このストップスイッチ基板６５には、３つのリールＲＬ、ＲＣ、ＲＲに対応するストップスイッチ（不図示）が設けられている。
The
ストップスイッチは、リールＲＬ、ＲＣ、ＲＲの回転を停止させるための停止操作、すなわち各ストップボタンＤＤ７Ｌ、ＤＤ７Ｃ、ＤＤ７Ｒが遊技者により押されたことを検出する。 The stop switch detects a stop operation for stopping the rotation of the reels RL, RC, RR, that is, that each stop button DD7L, DD7C, DD7R is pressed by the player.
遊技動作表示基板６６は、ベットされたメダルの枚数、入賞成立時のメダルの払出枚数、クレジットされている残メダル枚数、再遊技の作動状態、遊技待ち状態など遊技に関する情報をＬＥＤ（不図示）などに表示する。リセットスイッチ６７は、遊技機１の設定の変更、及び、遊技機１の設定の確認などを行うためのリセットボタン（不図示）の操作を検出する。
The game
主中継基板５５は、主制御基板７１とドア中継基板５４との間で信号を中継する。主中継基板５５は、シリアルバスによって主制御基板７１に接続されている。本実施の形態において、主中継基板５５は、主制御基板７１をマスターとしたＩ２Ｃ（Inter-Integrated Circuit）バスによって主制御基板７１に接続されている。また、図１４を参照して後に説明するが、主制御基板７１と主中継基板５５との間には、双方向（２本）の光ファイバが介在している。
The
副中継基板６９は、副制御基板７２とＢｔｏＢ（Board to Board）で接続され、副制御基板７２と主制御基板７１とを接続する配線を中継する。また、副中継基板６９は、副制御基板７２と副制御基板７２の周辺に配設された複数の基板及び入出力装置とを接続する配線を中継する。
The
具体的には、副中継基板６９には、アンプ基板８１と、ＬＥＤ基板８２と、パネル中継基板８３と、２４ｈドア開閉監視ユニット７４と、操作スイッチ２７１と、上部右スピーカＵＤ２５Ｒと、上部左スピーカＵＤ２５Ｌと、下部右スピーカＤＤ２５Ｒと、タッチパネル８４と、がハーネスなどによって電気的に接続されている。
Specifically, the
副制御基板７２は、副中継基板６９を介して、主制御基板７１から副制御基板７２に向けた一方向の調歩同期（「非同期」ともいう）方式のシリアル通信で接続されている。また、図１４を参照して後に説明するが、主制御基板７１と副中継基板６９との間には、一方向（１本）の光ファイバが介在している。
The
アンプ基板８１は、エンクロージャユニット２０に設けられた下部左ウーファＤＤ２５Ｌに音声を表す電気信号を出力する。ＬＥＤ基板８２は、副制御基板７２の制御により実行される演出に応じて、ＬＥＤ群７５に含まれるＬＥＤを発光させて、点滅パターンを表示する。ＬＥＤ基板８２には、腰部パネルＬＥＤ基板などが含まれる。
The
ＬＥＤ群７５は、リールＲＬ、ＲＣ、ＲＲのそれぞれに描かれた図柄列を照射するために配置され複数のフルカラーＬＥＤで構成されたリールバックランプ（図示せず）等を含む。
The
２４ｈドア開閉監視ユニット７４は、下ドア機構ＤＤのフレームに下ドア機構ＤＤの開閉を検出するためのセンサ（図示せず）が取付けられ、センサの状態に基づいて（例えば、センサがオン状態であれば閉、オフ状態であれば開）、下ドア機構ＤＤの開閉の履歴を保存する。
In the 24h door open /
また、２４ｈドア開閉監視ユニット７４は、下ドア機構ＤＤが開放されたときに、メイン表示装置Ｂ２及びサブ表示装置ＤＤ１９にエラー表示を行うために下ドア機構ＤＤが開放された旨の信号を副制御基板７２に出力する。
Further, the 24h door open /
なお、遊技機１のドア開閉構造上、必ず下ドア機構ＤＤを開放しないと、上ドア機構ＵＤを開放できないように、下ドア機構ＤＤが閉鎖された状態で上ドア機構ＵＤをロックしているため、ドアの開閉を検出するセンサを取付けていない。
Due to the door opening / closing structure of the
パネル中継基板８３は、副制御基板７２による制御に応じて可動役物８５を駆動するように構成されている。操作スイッチ２７１は、演出に関する設定などを行うための操作部１５０（図３参照）の各ボタン（ＬＥＦＴボタン１５２、ＲＩＧＨＴボタン１５３、ＵＰボタン１５４、ＤＯＷＮボタン１５５、ＥＮＴＥＲボタン１５６）と、ＰＵＳＨボタン１５７（図２５参照）との操作を検出する。
The
また、図示を省略するが、パネル中継基板８３には、副制御基板７２がプロジェクタＢ２を制御するための双方向の調歩同期方式のシリアル回線が接続され、このシリアル回線は、プロジェクタＢ２に接続されている。
Further, although not shown, the
副制御基板７２には、副中継基板６９に加えて、サブＲＯＭ基板７６と、グラフィック基板７３とが接続されている。サブＲＯＭ基板７６は、副制御基板７２で実行される制御プログラムと、演出用の画像（画像）、音声、光（ＬＥＤ群７５）及び通信のデータを格納する。
In addition to the
画像中継基板７７は、メイン表示装置としてのプロジェクタ装置Ｂ２及びサブ表示装置ＤＤ１９に副制御基板７２からそれぞれ送信される画像信号を各表示装置の信号規格に合わせて変換して中継する。
The
画像中継基板７７からプロジェクタ装置Ｂ２には、ＬＶＤＳ（Low voltage differential signaling）に準拠した差動伝送によって画像信号が送信される。さらに、画像中継基板７７とプロジェクタ装置Ｂ２との間には、一方向（１本）の光ファイバが介在している。
An image signal is transmitted from the
すなわち、画像中継基板７７は、画像を表す差動信号を光信号に変換してプロジェクタ装置Ｂ２に送信し、プロジェクタ装置Ｂ２は、受信した光信号を差動信号に変換して、変換した差動信号が表す画像を投影する。
That is, the
なお、本実施の形態においては、メイン表示装置としてプロジェクタ装置Ｂ２を適用した例について説明するが、メイン表示装置として液晶表示装置又は有機ＥＬ表示装置などの他の表示装置を適用してもよい。 In this embodiment, an example in which the projector device B2 is applied as the main display device will be described, but another display device such as a liquid crystal display device or an organic EL display device may be applied as the main display device.
メイン表示装置として液晶表示装置又は有機ＥＬ表示装置などの他の表示装置を適用した場合には、画像中継基板７７は、メイン表示装置の規格に応じた方式で画像信号を送信するように構成される。また、画像中継基板７７とメイン表示装置との間には、必ずしも光ファイバを介在させる必要はない。
When another display device such as a liquid crystal display device or an organic EL display device is applied as the main display device, the
副中継基板６９と副制御基板７２、副制御基板７２とサブＲＯＭ基板７６、副制御基板７２とグラフィック基板７３、及び、グラフィック基板７３と画像中継基板７７は、それぞれ基板対基板用コネクタによって接続されている。副制御基板７２は、制御プログラムと、演出用の画像、音声、光及び通信のデータとを、シリアルＡＴＡ（Advanced Technology Attachment）に準拠してサブＲＯＭ基板７６から取得する。
The
遊技機１は、電源ユニット４４を有する。電源ユニット４４は、電源スイッチ４４ａがＯＮされると供給される商用電源（ＡＣ１００Ｖ）から１２Ｖの直流電圧と、２４Ｖの直流電圧とを生成する安定化電源回路により構成されている。
The
１２Ｖの直流電圧は、キャビネット中継基板５３と、副中継基板６９とに供給される。２４Ｖの直流電圧は、アンプ基板８１に供給される。他の基板には、キャビネット中継基板５３又は副中継基板６９に供給された１２Ｖの直流電圧が供給される。このため、図１３において、他の基板の電源供給ラインについては、図示が省略されている。
The DC voltage of 12V is supplied to the
［主制御側の基板］
以下、主制御側の基板について、図１４～図２０を参照して詳細に説明する。
[Board on the main control side]
Hereinafter, the substrate on the main control side will be described in detail with reference to FIGS. 14 to 20.
図１４に示すように、主制御基板７１は、光通信受信用コネクタ９１と、光通信送信用コネクタ９２と、ポート入出力ＩＣ９３と、マイクロプロセッサ９４と、通信ＩＣ９５と、光通信送信用コネクタ９６と、電源管理回路９７と、バッファＩＣ９８とを有する。
As shown in FIG. 14, the
光通信受信用コネクタ９１は、主中継基板５５から光ファイバを介して送出された光信号を電気信号に変換する。光通信受信用コネクタ９１は、変換した電気信号をポート入出力ＩＣ９３にＩ２Ｃバスを介して送信する。
The optical
光通信受信用コネクタ９１は、図１５に示すように、光デバイスよりなり、光ファイバが接続可能なポートと、駆動電圧が供給される電源端子ＶＣＣと、グランド端子ＧＮＤと、出力端子ＶＯと、プルアップ端子ＲＬと、フォトダイオードＰＤと、トランスインピーダンスアンプＴＩＡと、ショットキークランプトランジスタＴｒと、プルアップ抵抗Ｒとを有する。
As shown in FIG. 15, the optical
光通信受信用コネクタ９１において、光ファイバから光が入力されると、入力された光によってフォトダイオードＰＤから電流が流れる。フォトダイオードＰＤから流れた電流は、トランスインピーダンスアンプＴＩＡによって電圧に変換される。変換された電圧は、ショットキークランプトランジスタＴｒによって増幅される。電圧が増幅された電気信号は、出力端子ＶＯから出力される。出力端子ＶＯは、プルアップ端子ＲＬに接続されることによりプルアップされる。
When light is input from the optical fiber in the optical
図１４において、光通信送信用コネクタ９２は、ポート入出力ＩＣ９３からＩ２Ｃバスを介して送信された電気信号を光信号に変換する。光通信送信用コネクタ９２は、変換した光信号を主中継基板５５に光ファイバを介して送信する。
In FIG. 14, the optical
光通信送信用コネクタ９２は、光ファイバが接続可能なポートと、フォトダイオードとを有する。光通信送信用コネクタ９２において、フォトダイオードに電流が流れることによりフォトダイオードから発光された光が光ファイバに入射される。
The optical
ポート入出力ＩＣ９３は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）などによって構成され、入出力端子ＩＯ０～ＩＯ１５と、シリアル出力端子ＯＰＴ０１と、シリアル入力端子ＯＰＴ１１と、アドレスバス及びデータバスを含むバスが接続されたバスＩ／Ｆと、リセット端子ＲＥＳＥＴとを有する。
The port input /
ポート入出力ＩＣ９３は、入出力端子ＩＯ０～ＩＯ１５を介した制御信号の入出力と、シリアル出力端子ＯＰＴ０１及びシリアル入力端子ＯＰＴ１１を介した通信と、バスＩ／Ｆを介した通信とを実行するための各ドライバ回路を有する。
The port input /
各入出力端子ＩＯ０～ＩＯ１５は、キャビネット中継基板５３に接続されている。各入出力端子ＩＯ０～ＩＯ１５は、接続先のデバイスに応じた入出力モード（すなわちＩＮ又はＯＵＴ）が設定されている。
Each input / output terminal IO0 to IO15 is connected to the
例えば、補助庫スイッチ５７からキャビネット中継基板５３を介して入力される信号に対する入出力端子には、入出力モードとしてＩＮが設定されている。また、外部集中端子板５６へキャビネット中継基板５３を介して出力される信号に対する入出力端子には、入出力モードとしてＯＵＴが設定されている。
For example, IN is set as an input / output mode for the input / output terminals for signals input from the
シリアル入力端子ＯＰＴ１１には、光通信受信用コネクタ９１からＩ２Ｃバスを介して送信された電気信号、すなわち、シリアルデータが入力される。シリアル出力端子ＯＰＴ０１からは、光通信送信用コネクタ９２にＩ２Ｃバスを介して送信する電気信号、すなわち、シリアルデータが出力される。
An electric signal transmitted from the optical
バスＩ／Ｆは、バスによりマイクロプロセッサ９４とバッファＩＣ９８とに接続されている。リセット端子ＲＥＳＥＴは、マイクロプロセッサ９４に接続されている。ポート入出力ＩＣ９３は、リセット端子ＲＥＳＥＴにリセット信号が入力されると、シリアル出力端子ＯＰＴ０１及びシリアル入力端子ＯＰＴ１１のシリアル通信ドライバ回路の初期化、及び、各入出力端子ＩＯ０～ＩＯ１５の入出力モードの再設定などの初期化処理を実行する。
The bus I / F is connected to the
ポート入出力ＩＣ９３は、シリアル入力端子ＯＰＴ１１により受信したデータと、入出力端子ＩＯ０～ＩＯ１５のうち入出力モードがＩＮに設定された端子から入力された各種信号を表すデータをバスＩ／Ｆを介してマイクロプロセッサ９４に出力し、マイクロプロセッサ９４から出力されたデータをバスＩ／Ｆを介して、シリアル出力端子ＯＰＴ０１から送信するとともに、入出力端子ＩＯ０～ＩＯ１５のうち入出力モードがＯＵＴに設定された端子から各種信号を出力する。
The port input /
マイクロプロセッサ９４は、メインＣＰＵ、メインＲＯＭ及びメインＲＡＭ（不図示）を有する。メインＲＯＭ（第２記憶手段）には、メインＣＰＵにより実行される制御プログラム、データテーブル、副制御基板７２に対して各種制御指令（コマンド）を送信するためのデータ等が記憶される。メインＲＡＭ（第１記憶手段）は、ＳＲＡＭ（Static RAM）により構成され、制御プログラムが用いる各種データを格納する格納領域が設けられている。
The
マイクロプロセッサ９４は、バスが接続された外部バスＩ／Ｆと、副制御基板７２にコマンドを送信するための出力端子ＴＸ１と、ポート入出力ＩＣ９３にリセット信号を出力するためのリセット信号出力端子ＸＲＳＴ０と、リセット信号が入力されるリセット端子ＸＳＲＳＴと、割込信号が入力される割込端子ＸＩＮＴとを有する。
The
マイクロプロセッサ９４には、各種センサ類及び各種スイッチ類の検出データが外部バスＩ／Ｆから入力される。マイクロプロセッサ９４は、入力された検出データに基づいて、遊技を進行させるための制御信号、遊技の状態を表す状態信号及びコマンドを生成する。
Detection data of various sensors and various switches are input to the
マイクロプロセッサ９４は、制御信号及び状態信号を外部バスＩ／Ｆから出力することで、各種制御対象類を制御する。また、マイクロプロセッサ９４は、コマンドを表す信号を調歩同期式のシリアル通信で出力端子ＴＸ１から出力する。
The
リセット端子ＸＳＲＳＴは、主制御基板７１の駆動電圧を監視する電源管理回路９７に接続されている。マイクロプロセッサ９４は、リセット端子ＸＳＲＳＴにリセット信号が入力された場合には、電断復帰処理を実行し、リセット信号出力端子ＸＲＳＴ０からリセット信号を出力する。
The reset terminal XSRST is connected to a power
電断復帰処理では、マイクロプロセッサ９４は、例えば、メインＣＰＵの初期化、チェックサムなどによるメインＲＡＭの整合性のチェック処理などが行われる。
In the power failure recovery process, the
割込端子ＸＩＮＴは、電源管理回路９７に接続されている。マイクロプロセッサ９４は、割込端子ＸＩＮＴに割込信号が入力された場合には、電断復帰処理を実行するための準備処理を実行する。具体的には、マイクロプロセッサ９４は、メインＲＡＭの整合性のチェック処理で使用するチェックサムを作成してメインＲＡＭに格納する。
The interrupt terminal XINT is connected to the
通信ＩＣ９５は、マイクロプロセッサ９４の出力端子ＴＸ１から出力された信号が表すコマンドに対して暗号化、及び、冗長符号化などのセキュリティ処理を実行し、セキュリティ処理が施されたコマンドを表す信号を調歩同期式のシリアル通信で光通信送信用コネクタ９６に出力する。
The
光通信送信用コネクタ９６は、通信ＩＣ９５から出力された信号を光信号に変換して副中継基板６９に光ファイバを介して送信する。光通信送信用コネクタ９６は、光通信送信用コネクタ９２と同一に構成されている。
The optical
バッファＩＣ９８は、バスを介してマイクロプロセッサ９４と接続され、ハーネスを介して左リール中継端子板５１Ｌ、中リール中継端子板５１Ｃ及び右リール中継端子板５１Ｒと接続されている。バッファＩＣ９８は、マイクロプロセッサ９４と左リール中継端子板５１Ｌ、中リール中継端子板５１Ｃ及び右リール中継端子板５１Ｒとの間で入出力される制御信号をバッファリングする。
The
主中継基板５５は、光通信受信用コネクタ１０１と、光通信送信用コネクタ１０２と、ポート入出力ＩＣ１０３と、電源管理回路１０７とを有する。
The
光通信受信用コネクタ１０１は、主制御基板７１から光ファイバを介して受信した光信号を電気信号に変換する。光通信受信用コネクタ１０１は、変換した電気信号をポート入出力ＩＣ１０３にＩ２Ｃバスを介して送信する。光通信受信用コネクタ１０１は、光通信受信用コネクタ９１と同一に構成されている。
The optical
光通信送信用コネクタ１０２は、ポート入出力ＩＣ１０３からＩ２Ｃバスを介して受信した電気信号を光信号に変換する。光通信送信用コネクタ１０２は、変換した光信号を主制御基板７１に光ファイバを介して送信する。光通信送信用コネクタ１０２は、光通信送信用コネクタ９２と同一に構成されている。
The optical
副中継基板６９は、光通信受信用コネクタ９１と同一に構成された光通信受信用コネクタ１３１（図２１参照）を有し、この光通信受信用コネクタによって光通信送信用コネクタ１０２から送信された光信号を受信する。
The
ポート入出力ＩＣ１０３は、例えば、ＡＳＩＣなどによって構成され、入出力端子ＩＯ０～ＩＯ１５と、シリアル出力端子ＯＰＴ０１と、シリアル入力端子ＯＰＴ１１と、リセット端子ＲＥＳＥＴとを有する。
The port input /
ポート入出力ＩＣ１０３は、入出力端子ＩＯ０～ＩＯ１５を介した制御信号の入出力と、シリアル出力端子ＯＰＴ０１及びシリアル入力端子ＯＰＴ１１を介した通信とを実行するための各ドライバ回路を有する。
The port input /
各入出力端子ＩＯ０～ＩＯ１５は、ドア中継基板５４に接続されている。各入出力端子ＩＯ０～ＩＯ１５は、接続先のデバイスに応じた入出力モード（すなわちＩＮ又はＯＵＴ）が設定されている。
Each input / output terminal IO0 to IO15 is connected to the
例えば、ドア中継基板５４を介して７セグ表示器に出力する信号に対する入出力端子には、入出力モードとしてＯＵＴが設定されている。また、スタートスイッチ６４からドア中継基板５４を介して入力される信号に対する入出力端子には、入出力モードとしてＩＮが設定されている。
For example, OUT is set as an input / output mode for the input / output terminals for signals output to the 7-segment display via the
シリアル入力端子ＯＰＴ１１には、光通信受信用コネクタ１０１から調歩同期方式のシリアル通信で送信された電気信号、すなわち、シリアルデータが入力される。シリアル出力端子ＯＰＴ０１からは、光通信送信用コネクタ１０１に調歩同期方式のシリアル通信で送信する電気信号、すなわち、シリアルデータが送信される。
The serial
リセット端子ＲＥＳＥＴは、主中継基板５５の駆動電圧を監視する電源管理回路１０７に接続されている。ポート入出力ＩＣ１０３は、リセット端子ＲＥＳＥＴにリセット信号が入力されると、シリアル出力端子ＯＰＴ０１及びシリアル入力端子ＯＰＴ１１のシリアル通信ドライバ回路の初期化、及び、各入出力端子ＩＯ０～ＩＯ１５の入出力モードの再設定などの初期化処理を実行する。
The reset terminal RESET is connected to a power
ポート入出力ＩＣ１０３は、入出力端子ＩＯ０～ＩＯ１５のうち入出力モードがＩＮに設定された端子に入力された各種信号が表すデータに基づいて、シリアル出力端子ＯＰＴ０１によりシリアル通信でデータを送信し、シリアル入力端子ＯＰＴ１１からシリアル通信で受信したデータに基づいて、入出力端子ＩＯ０～ＩＯ１５のうち入出力モードがＯＵＴに設定された端子から各種信号を出力する。
The port input /
＜主制御基板＞
図１６に示すように、主制御基板７１は、図１４に示したマイクロプロセッサ９４及び電源管理回路９７に加えて、クロックパルス発生回路１１０と、電源回路１１１とを有している。
<Main control board>
As shown in FIG. 16, the
クロックパルス発生回路１１０は、水晶発振器と分周器とにより構成され、マイクロプロセッサ９４、及び、ポート入出力ＩＣ９３などのクロックを必要とする回路にクロックを供給する。
The clock
なお、図示を省略するが、主中継基板５５にもクロックパルス発生回路１１０と同様なクロックパルス発生回路が別途に設けられ、ポート入出力ＩＣ１０３にクロックを供給している。
Although not shown, a clock pulse generation circuit similar to the clock
同様に、クロックを必要とする回路を有する他の基板にもクロックパルス発生回路１１０と同様なクロックパルス発生回路が別途に設けられている。各クロックパルス発生回路は、ノイズの発生源となるので、基板を跨いでクロックを供給しない。
Similarly, a clock pulse generation circuit similar to the clock
電源回路１１１は、電源ユニット４４から供給された１２Ｖの直流電圧を５Ｖの直流電圧に変圧し、マイクロプロセッサ９４を動作させるための駆動電圧が供給される電源端子ＶＣＣなど、主制御基板７１の各部の電源端子に５Ｖの直流電圧を電源電圧として供給する。
The
マイクロプロセッサ９４は、内蔵するメインＲＡＭに格納されたデータを維持するための電圧を供給するための電圧供給端子ＶＢＢを有している。電圧供給端子ＶＢＢには、電源回路１１１から供給された電源電圧が整流作用素子Ｄ１を介して接続されている。
The
整流作用素子Ｄ１は、金属と半導体とが接合することによって生じるショットキー障壁を有する。本実施の形態においては、整流作用素子Ｄ１は、ダイオードによって構成されている。 The rectifying element D1 has a Schottky barrier created by joining a metal and a semiconductor. In the present embodiment, the rectifying element D1 is composed of a diode.
また、電圧供給端子ＶＢＢには、電源回路１１１から電圧が供給されない状態であっても電圧供給端子ＶＢＢに電圧を供給する電源供給部として電解コンデンサＢ１がハーネス（不図示）を介して接続されている。本実施の形態における、電解コンデンサＢ１の静電容量は、０．２２μＦとする。
Further, an electrolytic capacitor B1 is connected to the voltage supply terminal VBB via a harness (not shown) as a power supply unit for supplying voltage to the voltage supply terminal VBB even when the voltage is not supplied from the
なお、図１６は、電解コンデンサＢ１がキャビネット中継基板５３に設けられている例を示しているが、電解コンデンサＢ１は、主制御基板７１、主中継基板５５又は電源ユニット４４に設けてもよい。
Although FIG. 16 shows an example in which the electrolytic capacitor B1 is provided on the
整流作用素子Ｄ１は、電源回路１１１から電圧が供給されている場合は、電源回路１１１から供給されている電圧を電圧供給端子ＶＢＢ及び電解コンデンサＢ１に供給し、電解コンデンサＢ１は供給された電圧を蓄電する。
When the voltage is supplied from the
整流作用素子Ｄ１は、電源回路１１１から電圧が供給されていない場合は、電解コンデンサＢ１から電圧供給端子ＶＢＢに電圧を供給させ、電解コンデンサＢ１から主制御基板７１に設けられた各種の電子部品（すなわち、主制御基板７１に設けられた電源ラインＶＣＣ）に電圧が供給されることをショットキー障壁により規制する。
When the voltage is not supplied from the
このように、電断中であっても電圧供給端子ＶＢＢに電圧が供給されることによって、電圧供給端子ＶＢＢがノイズやサージ電圧の影響を受ける可能性がある。このため、以下に説明するように、遊技機１は、フィルタ素子Ｃ１、Ｚ１によって、ノイズ及びサージ電圧からメインＲＡＭを保護、及び、誤動作の発生を抑止する。なお、サージ電圧とは、電気回路などに瞬間的に定常状態を超えて発生する「大波電圧」のことであり、以下、「過電圧」、「異常電圧」などともいう。
As described above, the voltage supply terminal VBB may be affected by noise or surge voltage by supplying the voltage to the voltage supply terminal VBB even during the power failure. Therefore, as described below, the
電圧供給端子ＶＢＢとグランドとの間には、フィルタ素子Ｃ１、Ｚ１が並列に設けられている。フィルタ素子Ｃ１は、電荷を蓄積及び放出する受動素子により構成されている。本実施の形態においては、フィルタ素子Ｃ１は、静電容量が０．１μＦのコンデンサによって構成されている。 Filter elements C1 and Z1 are provided in parallel between the voltage supply terminal VBB and ground. The filter element C1 is composed of a passive element that stores and discharges electric charges. In the present embodiment, the filter element C1 is composed of a capacitor having a capacitance of 0.1 μF.
フィルタ素子Ｚ１は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成され、異常電圧をグランドに誘導する。本実施の形態においては、フィルタ素子Ｚ１は、図１７に電流－電圧特性を示す公称バリスタ電圧が１８Ｖ０．１ｍＡのバリスタによって構成されている。なお、本実施の形態では、フィルタ素子Ｃ１、Ｚ１及び整流作用素子Ｄ１により電解コンデンサＢ１が供給する電源電圧の供給先を規制する電源規制手段を構成する。 The filter element Z1 is composed of a non-linear resistance element whose resistance value changes depending on the applied voltage, and induces an abnormal voltage to ground. In the present embodiment, the filter element Z1 is composed of a varistor having a nominal varistor voltage of 18 V0.1 mA showing a current-voltage characteristic in FIG. In this embodiment, the power supply regulating means for regulating the supply destination of the power supply voltage supplied by the electrolytic capacitor B1 by the filter elements C1 and Z1 and the rectifying element D1 is configured.
電源管理回路９７は、電源管理ＩＣ１１２と、分圧回路１１３とを有する。電源管理ＩＣ１１２は、電源管理ＩＣ１１２を動作させるための電源端子ＶＣＣと、グランド端子ＧＮＤと、電圧監視端子ＶＳＢ、ＶＳＣと、リセット信号を出力するためのリセット信号出力端子ＲＥＳＥＴと、割込信号を出力するための割込信号出力端子ＯＵＴとを有する。
The power
電源管理ＩＣ１１２の電源端子ＶＣＣには、電源電圧として５Ｖの直流電圧が供給される。グランド端子ＧＮＤは、グランドに接続されている。電圧監視端子ＶＳＢには、電源回路１１１によって変圧された５Ｖの直流電圧が供給される。電圧監視端子ＶＳＣには、電源回路１１１によって変圧される前の１２Ｖの直流電圧が１２Ｖの直流電圧とグランドライン間に直列に接続された２つの抵抗器からなる分圧回路１１３によって１．６Ｖの直流電圧に分圧されて供給される。
A DC voltage of 5 V is supplied as a power supply voltage to the power supply terminal VCS of the power
電源管理回路９７は、電圧入力端子ＶＳＢの電圧が第１の基準電圧（４Ｖ以上４．５Ｖ以下の設定値）以上となった場合には、電源管理ＩＣ１１２のリセット信号出力端子ＲＥＳＥＴからマイクロプロセッサ９４のリセット端子ＸＳＲＳＴにリセット信号を出力する。したがって、電源管理回路９７は、電圧が第１の基準電圧以上となった場合に、マイクロプロセッサ９４にリセット信号を出力するリセット出力手段を構成する。
When the voltage of the voltage input terminal VSB becomes equal to or higher than the first reference voltage (set value of 4V or more and 4.5V or less), the
なお、電源管理回路９７は、電圧入力端子ＶＳＢの電圧が第１の基準電圧以上となった場合には、一定時間経過後に、電源管理ＩＣ１１２のリセット信号出力端子ＲＥＳＥＴからマイクロプロセッサ９４のリセット端子ＸＳＲＳＴにリセット信号を出力するようにしてもよい。
In the power
このように構成することにより、電源管理回路９７は、主制御基板７１の各部に電源電圧が供給され、主制御基板７１の各部の状態が安定してから、マイクロプロセッサ９４に電断復帰処理を実行させることができる。
With this configuration, the power
また、電源管理回路９７は、電源回路１１１によって変圧される１２Ｖの直流電圧が第２の基準電圧（９．２５Ｖ程度の設定値、分圧回路１１３により分圧された直流電圧が１．２３Ｖ程度）以下となった場合には、電源管理ＩＣ１１２の割込信号出力端子ＯＵＴを介してマイクロプロセッサ９４の割込端子ＸＩＮＴに割込信号を出力する。したがって、電源管理回路９７は、１２Ｖの直流電圧が第２の基準電圧以下となった場合に、マイクロプロセッサ９４に割込信号を出力する割込信号出力手段を構成する。
Further, in the power
電源管理ＩＣ１１２の電源端子ＶＣＣとグランド端子ＧＮＤとの間には、フィルタ素子Ｃ２、Ｚ２が並列に設けられている。フィルタ素子Ｃ２は、電荷を蓄積及び放出する受動素子により構成されている。本実施の形態においては、フィルタ素子Ｃ２は、静電容量が０．１μＦのコンデンサによって構成されている。
Filter elements C2 and Z2 are provided in parallel between the power supply terminal VCS and the ground terminal GND of the power
フィルタ素子Ｚ２は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成され、異常電圧をグランドに誘導する。本実施の形態においては、フィルタ素子Ｚ２は、図１７に電流－電圧特性を示した公称バリスタ電圧が４７Ｖ０．１ｍＡのバリスタによって構成されている。 The filter element Z2 is composed of a non-linear resistance element whose resistance value changes depending on the applied voltage, and induces an abnormal voltage to ground. In the present embodiment, the filter element Z2 is composed of a varistor having a nominal varistor voltage of 47 V0.1 mA, which has a current-voltage characteristic shown in FIG.
このように、フィルタ素子Ｚ２は、異常電圧をグランドラインに誘導することにより異常電圧が発生した場合に電源端子ＶＣＣに流れることを防ぎ、電源管理ＩＣ１１２が誤動作しリセット信号出力端子ＲＥＳＥＴからリセット信号が出力されることによりマイクロプロセッサ９４が誤動作することを防止する。
In this way, the filter element Z2 induces the abnormal voltage to the ground line to prevent the abnormal voltage from flowing to the power supply terminal VCS when the abnormal voltage is generated, the power
なお、図示を省略しているが、電源管理回路９７と同様な電源管理回路は、主中継基板５５など他の基板にも実装されている。したがって、他の基板に実装されている電源管理回路にフィルタ素子Ｃ２、Ｚ２を同様に設けてもよい。ただし、フィルタ素子Ｃ２、Ｚ２の静電容量や公称バリスタ電圧については、基板ごとに適応的に決定される。
Although not shown, the power supply management circuit similar to the power
また、図示を省略しているが、マイクロプロセッサ９４と同様なプロセッサも副制御基板７２など他の基板にも実装されている。したがって、他の基板に実装されているマイクロプロセッサにフィルタ素子Ｃ１、Ｚ１及び整流作用素子Ｄ１を同様に設けてもよい。ただし、フィルタ素子Ｃ１、Ｚ１の静電容量や公称バリスタ電圧については、基板ごとに適応的に決定される。
Further, although not shown, a processor similar to the
＜主中継基板＞
図１８に示すように、光通信受信用コネクタ１０１の出力端子ＶＯとポート入出力ＩＣ１０３のシリアル入力端子ＯＰＴ１１との間のデータラインには、ローパスフィルタ１２０が設けられている。本実施の形態において、ローパスフィルタ１２０は、データラインを囲むように設けられたフェライトビーズＬ１（第６フィルタ素子）と、データラインとグランドとに接続されたコンデンサＣ１１とによって構成される。フェライトビーズＬ１は、図１９に示す周波数－インピーダンス特性を有し、グラフの通り高周波数帯のノイズを抑制する。
<Main relay board>
As shown in FIG. 18, a low-
なお、光通信受信用コネクタ１０１の出力端子ＶＯとポート入出力ＩＣ１０３のシリアル入力端子ＯＰＴ１１との間のデータラインは、低中周波数帯（５ＭＨｚ以下）に属する伝送速度でデータが伝達されている。しがって、ローパスフィルタ１２０はデータラインのデータに発生した高周波数帯のノイズを抑止することが可能となる。
In the data line between the output terminal VO of the optical
光通信受信用コネクタ１０１の電源端子ＶＣＣには、電源電圧を供給するための電源ラインが接続されている。電源ラインには、フィルタ素子Ｌ２（第１フィルタ素子）、Ｌ３（第２フィルタ素子）が設けられている。各フィルタ素子Ｌ２、Ｌ３は、２つのフェライトとコンデンサが結合されることで構成されている。
A power supply line for supplying a power supply voltage is connected to the power supply terminal VCS of the optical
本実施の形態においては、フィルタ素子Ｌ２は、静電容量が１０００ｐＦの貫通型Ｔ型３端子フィルタによって構成されている。フィルタ素子Ｌ３は、静電容量が１００ｐＦの貫通型Ｔ型３端子フィルタによって構成されている。 In the present embodiment, the filter element L2 is composed of a through-type T-type 3-terminal filter having a capacitance of 1000 pF. The filter element L3 is composed of a through-type T-type 3-terminal filter having a capacitance of 100 pF.
電源ラインにおけるフィルタ素子Ｌ２、Ｌ３の電源側とグランド（グランドライン）との間には、フィルタ素子Ｃ１２（第３フィルタ素子）、Ｃ１３（第４フィルタ素子）、Ｚ１１（第５フィルタ素子）が並列に設けられている。各フィルタ素子Ｃ１２、Ｃ１３は、電荷を蓄積及び放出する受動素子により構成されている。 Filter elements C12 (third filter element), C13 (fourth filter element), and Z11 (fifth filter element) are arranged in parallel between the power supply side of the filter elements L2 and L3 in the power supply line and the ground (ground line). It is provided in. Each of the filter elements C12 and C13 is composed of a passive element that stores and discharges electric charges.
本実施の形態においては、フィルタ素子Ｃ１２は、静電容量が０．０１μＦのコンデンサによって構成され、フィルタ素子Ｃ１３は、静電容量が２２ｐＦのコンデンサによって構成されている。 In the present embodiment, the filter element C12 is composed of a capacitor having a capacitance of 0.01 μF, and the filter element C13 is composed of a capacitor having a capacitance of 22 pF.
フィルタ素子Ｚ１１は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成され、異常電圧をグランドに誘導する。本実施の形態においては、フィルタ素子Ｚ１１は、公称バリスタ電圧が４７Ｖ０．１ｍＡのバリスタによって構成されている。 The filter element Z11 is composed of a non-linear resistance element whose resistance value changes depending on the applied voltage, and induces an abnormal voltage to ground. In the present embodiment, the filter element Z11 is composed of a varistor having a nominal varistor voltage of 47 V0.1 mA.
光通信受信用コネクタ１０１の電源ラインに設けられた各フィルタ素子の接続状態について詳細に説明する。各フィルタ素子Ｌ２、Ｌ３は、第１端子、第２端子及び第３端子を有する。各フィルタ素子Ｃ１２、Ｃ１３、Ｚ１１は、第１端子及び第２端子を有する。
The connection state of each filter element provided in the power supply line of the optical
光通信受信用コネクタ１０１の電源端子ＶＣＣは、フィルタ素子Ｌ２の第１端子に接続されている。フィルタ素子Ｌ２の第２端子は、フィルタ素子Ｌ３の第１端子に接続されている。
The power supply terminal VCS of the optical
フィルタ素子Ｌ３の第２端子と、フィルタ素子Ｃ１２の第１端子と、フィルタ素子Ｃ１３の第１端子と、フィルタ素子Ｚ１１の第１端子とは、電源ラインに接続されている。フィルタ素子Ｌ２の第３端子と、フィルタ素子Ｌ３の第３端子と、フィルタ素子Ｃ１２の第２端子と、フィルタ素子Ｃ１３の第２端子と、フィルタ素子Ｚ１１の第２端子とは、グランドラインに接続されている。 The second terminal of the filter element L3, the first terminal of the filter element C12, the first terminal of the filter element C13, and the first terminal of the filter element Z11 are connected to the power supply line. The third terminal of the filter element L2, the third terminal of the filter element L3, the second terminal of the filter element C12, the second terminal of the filter element C13, and the second terminal of the filter element Z11 are connected to the ground line. Has been done.
フィルタ素子Ｌ２、Ｌ３は、図２０に示す挿入損失周波数特性を有する。図２０に示すように、フィルタ素子Ｌ２は、１００ＭＨｚを中心とした帯域を遮断し、フィルタ素子Ｌ３は、３００ＭＨｚを中心とした帯域を遮断する。すなわち、フィルタ素子Ｌ２とフィルタ素子Ｌ３とは、フィルタ素子Ｃ１２が遮断する相対的に低い周波数帯と、フィルタ素子Ｃ１３が遮断する相対的に高い周波数帯との間の周波数帯で発生するノイズを遮断する。 The filter elements L2 and L3 have the insertion loss frequency characteristic shown in FIG. As shown in FIG. 20, the filter element L2 blocks the band centered on 100 MHz, and the filter element L3 blocks the band centered on 300 MHz. That is, the filter element L2 and the filter element L3 block noise generated in the frequency band between the relatively low frequency band blocked by the filter element C12 and the relatively high frequency band blocked by the filter element C13. do.
また、各フィルタ素子Ｌ２、Ｌ３は、２つのフェライトが共振抑制部品として機能するため、フィルタ素子Ｃ１２、Ｃ１３との間の反共振を抑制する。したがって、フィルタ素子Ｌ２、Ｌ３及びフィルタ素子Ｃ１２、Ｃ１３によって、広い周波数帯にわたって、光通信受信用コネクタ１０１の電源のノイズ成分が除去される。
Further, in each of the filter elements L2 and L3, since the two ferrites function as resonance suppressing components, antiresonance between the filter elements C12 and C13 is suppressed. Therefore, the filter elements L2 and L3 and the filter elements C12 and C13 remove the noise component of the power supply of the optical
電源ラインにおけるフィルタ素子Ｌ２、Ｌ３の電源側とグランド（グランドライン）との間には、電解コンデンサＣＰ１がフィルタ素子Ｃ１２、Ｃ１３、Ｚ１１と並列に設けられている。 An electrolytic capacitor CP1 is provided in parallel with the filter elements C12, C13, and Z11 between the power supply side of the filter elements L2 and L3 in the power supply line and the ground (ground line).
電解コンデンサＣＰ１は、電断時に電断検知信号を光通信受信用コネクタ１０１に送信させるために、電源ラインから電源電圧レベルを安定して光通信受信用コネクタ１０１の電源端子ＶＣＣに電源電圧を供給する安定化電源部として機能するとともに、低中域（例えば、１０Ｈｚ～３００ｋＨｚ）のノイズを除去する。本実施の形態における電解コンデンサＣＰ１の静電容量は、４７μＦである。
The electrolytic capacitor CP1 stably supplies a power supply voltage from the power supply line to the power supply terminal VCS of the optical
なお、光通信受信用コネクタ１０１と同様に、主制御基板７１の光通信受信用コネクタ９１に、ローパスフィルタ１２０、フィルタ素子Ｌ２、Ｌ３及びフィルタ素子Ｃ１２、Ｃ１３、Ｚ１１を設けてもよい。ただし、フィルタ素子Ｌ２、Ｌ３、Ｃ１２、Ｃ１３、Ｚ１１の静電容量や公称バリスタ電圧については、基板ごとに適応的に決定される。
Similar to the optical
［副制御側の基板］
以下、副制御側の基板について、図２１～図２９を参照して詳細に説明する。
[Sub-control board]
Hereinafter, the substrate on the sub-control side will be described in detail with reference to FIGS. 21 to 29.
＜副中継基板（光通信受信用コネクタ及びその周辺回路）＞
図２１に示すように、副中継基板６９は、光通信受信用コネクタ１３１（受光変換手段）と、通信ＩＣ１３３（入力信号出力手段）とを有する。光通信受信用コネクタ１３１は、主制御基板７１の光通信送信用コネクタ９６から光ファイバを介して送出された光信号を電気信号に変換する。
<Secondary relay board (optical communication reception connector and its peripheral circuits)>
As shown in FIG. 21, the
光通信受信用コネクタ１３１は、変換した電気信号を通信ＩＣ１３３に送信する。光通信受信用コネクタ１３１は、図１５に示した光通信受信用コネクタ９１と同一に構成されている。
The optical
通信ＩＣ１３３は、光通信受信用コネクタ１３１の出力端子ＶＯから出力された信号が表すコマンドの復号、及び、冗長符号によるエラー検出などのセキュリティ検証処理を実行し、セキュリティ検証処理が施されたコマンドを表す信号を調歩同期式のシリアル通信で副制御基板７２に出力する。
The
光通信受信用コネクタ１３１の出力端子ＶＯと通信ＩＣ１３３の入出力端子Ｉ／Ｏとの間には、シュミットトリガＳ１が設けられている。シュミットトリガＳ１は、入力端子に入力された信号の入力電位に対して２つのしきい値を有し、入力電位がＨｉｇｈ側のしきい値（例えば、２．７Ｖ）を超える変化、及び、入力電位がＬｏｗ側のしきい値（例えば、１．６Ｖ）を下回る変化に対応して出力状態にヒステリシスを持って変化させて出力端子から出力する。
A Schmitt trigger S1 is provided between the output terminal VO of the optical
このように、光通信受信用コネクタ１３１の出力端子ＶＯと通信ＩＣ１３３の入出力端子Ｉ／Ｏとの間に、シュミットトリガＳ１が設けられているため、光通信受信用コネクタ１３１の出力端子ＶＯから出力された信号がノイズの影響を受けて中心レベルを跨ぐ揺らぎが生じた場合に、シュミットトリガＳ１の出力端子からノイズの影響が抑制された信号が出力されるこよにより、通信ＩＣ１３３において受信エラーが検出されることが防止される。このように、シュミットトリガＳ１は、ノイズを除去するフィルタとして機能する。
As described above, since the Schmitt trigger S1 is provided between the output terminal VO of the optical
光通信受信用コネクタ１３１の電源端子ＶＣＣには、電源電圧を供給するための電源ラインが接続されている。電源ラインとグランド（グランドライン）との間には、フィルタ素子Ｃ２１、Ｚ２１が並列に設けられている。フィルタ素子Ｃ２１（第３フィルタ素子）は、電荷を蓄積及び放出する受動素子により構成されている。本実施の形態においては、フィルタ素子Ｃ２１は、静電容量が０．０１μＦのコンデンサによって構成されている。
A power supply line for supplying a power supply voltage is connected to the power supply terminal VCS of the optical
フィルタ素子Ｚ２１（第２フィルタ素子）は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成され、異常電圧をグランドに誘導する。フィルタ素子Ｚ２１は、光通信受信用コネクタ１３１の電源端子ＶＣＣの近傍（例えば、１ｃｍ未満）に配置されることが望ましい。
The filter element Z21 (second filter element) is composed of a non-linear resistance element whose resistance value changes depending on the applied voltage, and induces an abnormal voltage to ground. It is desirable that the filter element Z21 is arranged in the vicinity of the power supply terminal VCS (for example, less than 1 cm) of the optical
本実施の形態においては、フィルタ素子Ｚ２１は、公称バリスタ電圧が４７Ｖ０．１ｍＡのバリスタによって構成され、フィルタ素子Ｚ２１と光通信受信用コネクタ１３１の電源端子ＶＣＣとの間の距離が短い程、異常電圧をグランドに誘導する誘導効果が高くなる。
In the present embodiment, the filter element Z21 is composed of a varistor having a nominal varistor voltage of 47 V0.1 mA, and the shorter the distance between the filter element Z21 and the power supply terminal VCS of the optical
また、電源ラインには、フィルタ素子ＦＬ１（第１フィルタ素子）が設けられている。フィルタ素子ＦＬ１は、貫通型Ｔ型３端子フィルタによって構成され、グランド端子に接続されたフェライトが貫通ラインを囲むように設けられている。本実施の形態におけるフィルタ素子ＦＬ１の静電容量は、１０００ｐＦである。 Further, the power supply line is provided with a filter element FL1 (first filter element). The filter element FL1 is composed of a through-type T-type 3-terminal filter, and ferrite connected to the ground terminal is provided so as to surround the through line. The capacitance of the filter element FL1 in this embodiment is 1000 pF.
光通信受信用コネクタ１３１の電源ラインに設けられた各フィルタ素子の接続状態について詳細に説明する。フィルタ素子ＦＬ１は、第１端子、第２端子及び第３端子を有する。各フィルタ素子Ｃ２１、Ｚ２１は、第１端子及び第２端子を有する。
The connection state of each filter element provided in the power supply line of the optical
光通信受信用コネクタ１３１の電源端子ＶＣＣは、フィルタ素子ＦＬ１の第１端子に接続されている。フィルタ素子ＦＬ１の第２端子は、電源ラインに接続されている。フィルタ素子ＦＬ１の第３端子は、グランドラインに接続されている。
The power supply terminal VCS of the optical
フィルタ素子Ｚ２１の第１端子と、フィルタ素子Ｃ２１の第１端子とは、光通信受信用コネクタ１３１の電源端子ＶＣＣと、フィルタ素子ＦＬ１の第１端子との間に接続されている。フィルタ素子Ｚ２１の第２端子と、フィルタ素子Ｃ２１の第２端子は、グランドラインに接続されている。
The first terminal of the filter element Z21 and the first terminal of the filter element C21 are connected between the power supply terminal VCS of the optical
フィルタ素子ＦＬ１は、図２２に示す挿入損失周波数特性を有する。図２２に示すように、フィルタ素子ＦＬ１は、２０ＭＨｚを中心とした帯域を遮断する。すなわち、フィルタ素子ＦＬ１は、フィルタ素子Ｃ２１が遮断する相対的に高い周波数帯よりも低い周波数帯を遮断する。 The filter element FL1 has the insertion loss frequency characteristic shown in FIG. As shown in FIG. 22, the filter element FL1 cuts off a band centered on 20 MHz. That is, the filter element FL1 blocks a frequency band lower than the relatively high frequency band blocked by the filter element C21.
また、フィルタ素子ＦＬ１は、フェライトが共振抑制部品として機能するため、フィルタ素子Ｃ２１との間の反共振を抑制する。したがって、フィルタ素子ＦＬ１及びフィルタ素子Ｃ２１によって、広い周波数帯にわたって、光通信受信用コネクタ１３１の電源のノイズ成分が除去される。
したがって、フィルタ素子Ｚ２１、フィルタ素子Ｃ２１及びフィルタ素子ＦＬ１を、光通信受信用コネクタ１３１の電源端子ＶＣＣと電源ラインに配置することで動作が安定する。
Further, in the filter element FL1, since ferrite functions as a resonance suppressing component, antiresonance with the filter element C21 is suppressed. Therefore, the filter element FL1 and the filter element C21 remove the noise component of the power supply of the optical
Therefore, the operation is stabilized by arranging the filter element Z21, the filter element C21, and the filter element FL1 at the power supply terminal VCS and the power supply line of the optical
＜パネル中継基板＞
図２３に示すように、パネル中継基板８３は、可動役物８５を駆動するモータ１４２と、モータ１４２を駆動するドライバＩＣ１４１とを有する。モータ１４２は、２相励磁方式のステッピングモータによって構成され、Ａ相、Ｂ相及びＡ相、Ｂ相の各反転信号の駆動電流によって回転する。
<Panel relay board>
As shown in FIG. 23, the
ドライバＩＣ１４１は、副中継基板６９を介して副制御基板７２からＡ相、Ｂ相のタイミング信号がそれぞれ入力されるＡ相入力端子ＡＰＨＡＳＥ及びＢ相入力端子ＢＰＨＡＳＥと、Ａ相、Ｂ相及びＡ相、Ｂ相の各反転信号をそれぞれ出力するためのＡ相出力端子ＡＯＵＴ１、反Ａ相出力端子ＡＯＵＴ２、Ｂ相出力端子ＢＯＵＴ１、反Ｂ相出力端子ＢＯＵＴ２を有する。
The
Ｂ相入力端子ＢＰＨＡＳＥには、Ａ相入力端子ＡＰＨＡＳＥよりも位相が９０度ずれたタイミング信号が入力される。モータ１４２を正転方向に駆動させる場合には、Ｂ相入力端子ＢＰＨＡＳＥには、Ａ相入力端子ＡＰＨＡＳＥよりも位相が９０度遅れたタイミング信号が入力される。モータ１４２を逆転方向に駆動させる場合には、Ｂ相入力端子ＢＰＨＡＳＥには、Ａ相入力端子ＡＰＨＡＳＥよりも位相が９０度進んだタイミング信号が入力される。
A timing signal whose phase is 90 degrees out of phase with that of the A-phase input terminal APHASE is input to the B-phase input terminal BPHASE. When the
ドライバＩＣ１４１は、Ａ相入力端子ＡＰＨＡＳＥ及びＢ相入力端子ＢＰＨＡＳＥにそれぞれ入力されたタイミング信号に基づいて、Ａ相出力端子ＡＯＵＴ１、反Ａ相出力端子ＡＯＵＴ２、Ｂ相出力端子ＢＯＵＴ１、反Ｂ相出力端子ＢＯＵＴ２からモータ１４２を駆動するための各相電流を出力する。
The
Ａ相出力端子ＡＯＵＴ１、反Ａ相出力端子ＡＯＵＴ２、Ｂ相出力端子ＢＯＵＴ１、反Ｂ相出力端子ＢＯＵＴ２とグランド（グランドライン）との間には、過電圧防止素子（第１過電圧防止素子）Ｚ３１～Ｚ３４がそれぞれ設けられている。各過電圧防止素子Ｚ３１～Ｚ３４は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成され、異常電圧をグランドに誘導する。 Overvoltage prevention element (first overvoltage prevention element) Z31 to Z34 between A-phase output terminal AOUT1, anti-A-phase output terminal AOUT2, B-phase output terminal BOUT1, anti-B-phase output terminal BOUT2 and ground (ground line) Are provided respectively. Each overvoltage prevention element Z31 to Z34 is composed of a non-linear resistance element whose resistance value changes depending on the applied voltage, and induces an abnormal voltage to ground.
すなわち、各過電圧防止素子Ｚ３１～Ｚ３４は、電圧依存抵抗器により構成され、過電圧（前述の異常電圧、サージ電圧も含む）が発生した場合に、抵抗値が変化することにより、Ａ相出力端子ＡＯＵＴ１、反Ａ相出力端子ＡＯＵＴ２、Ｂ相出力端子ＢＯＵＴ１、反Ｂ相出力端子ＢＯＵＴ２に過電圧を入力（出力端子に電気が流れ込む逆流現象）させることがないので、異常電圧（過電圧）が発生してもドライバＩＣ１４１の内部回路が破壊されることがなくなる。本実施の形態において、各過電圧防止素子Ｚ３１～Ｚ３４は、図２４に電流－電圧特性を示す公称バリスタ電圧が２２Ｖ１ｍＡのバリスタによって構成されている。
That is, each overvoltage prevention element Z31 to Z34 is composed of a voltage-dependent resistor, and when an overvoltage (including the above-mentioned abnormal voltage and surge voltage) occurs, the resistance value changes, so that the A-phase output terminal AOUT1 Since no overvoltage is input to the anti-A phase output terminal AOUT2, B phase output terminal BOUT1, and anti-B phase output terminal BOUT2 (backflow phenomenon in which electricity flows into the output terminal), even if an abnormal voltage (overvoltage) occurs. The internal circuit of the
ドライバＩＣ１４１は、電源端子ＶＣＣと、グランド端子ＧＮＤと、ドライバＩＣ１４１をリセットするためのリセット端子ＲＥＳＥＴと、ドライバＩＣ１４１を待機状態（スリープ状態）にするためのスリープ端子ＳＬＥＥＰとを有している。
The
リセット端子ＲＥＳＥＴとスリープ端子ＳＬＥＥＰとは、互いに接続され、抵抗Ｒ３１によって電源ライン（５Ｖ）にプルアップ（以下、単に「プルアップ」という）されている。 The reset terminal RESET and the sleep terminal SLEEP are connected to each other and are pulled up (hereinafter, simply referred to as "pull-up") to the power supply line (5V) by the resistor R31.
リセット端子ＲＥＳＥＴ及びスリープ端子ＳＬＥＥＰとグランド（グランドライン）との間には、過電圧防止素子（第２過電圧防止素子）Ｚ３５が設けられている。過電圧防止素子Ｚ３５は、ドライバＩＣ１４１のリセット端子ＲＥＳＥＴ及びスリープ端子ＳＬＥＥＰの近傍（例えば、１ｃｍ未満）に配置されることが望ましい。
An overvoltage prevention element (second overvoltage prevention element) Z35 is provided between the reset terminal RESET and the sleep terminal SLEEP and the ground (ground line). It is desirable that the overvoltage prevention element Z35 is arranged in the vicinity of the reset terminal RESET and the sleep terminal SLEEP (for example, less than 1 cm) of the
このように、過電圧防止素子Ｚ３５を設けることにより、リセット端子ＲＥＳＥＴ又はスリープ端子ＳＬＥＥＰの信号ラインにサージ電圧が発生した場合に、サージ電圧がグランドに誘導され、リセット端子ＲＥＳＥＴ又はスリープ端子ＳＬＥＥＰにサージ電圧が入力されることがなくなるのでドライバＩＣ１４１がリセットされたり、待機状態になったりすることが防止される。また、過電圧防止素子Ｚ３５とリセット端子ＲＥＳＥＴ又はスリープ端子ＳＬＥＥＰとの間の距離が短いほどサージ電圧の誘導効果が高くなる。
By providing the overvoltage prevention element Z35 in this way, when a surge voltage is generated in the signal line of the reset terminal RESET or sleep terminal SLEEP, the surge voltage is induced to ground, and the surge voltage is induced in the reset terminal RESET or sleep terminal SLEEP. Is not input, so that the
本実施の形態において、過電圧防止素子Ｚ３５は、各過電圧防止素子Ｚ３１～Ｚ３４と同一なバリスタによって構成されている。なお、本実施の形態では、可動役物８５を駆動するためのモータとして、２相励磁方式のステッピングモータを使用したが、１・２相励磁方式のステッピングモータ等を使用してもよい。
In the present embodiment, the overvoltage prevention element Z35 is composed of the same varistor as each overvoltage prevention element Z31 to Z34. In the present embodiment, a two-phase excitation type stepping motor is used as the motor for driving the
＜副中継基板（操作スイッチ用のバッファＩＣ及びその周辺回路）＞
図２５に示すように、副中継基板６９は、操作スイッチ２７１の検出状態を一時的に記憶するためのバッファＩＣ１５１を有する。バッファＩＣ１５１は、スリーステートバッファによって構成され、操作スイッチ２７１からの信号を入力するための入力ポートを構成し、該入力ポートの状態をローカルバスで接続された副制御基板７２のサブＣＰＵ（不図示）へと出力する。
<Secondary relay board (buffer IC for operation switch and its peripheral circuit)>
As shown in FIG. 25, the
操作スイッチ２７１は、ＬＥＦＴボタン１５２の操作状態を検出するＬＥＦＴスイッチ１５２ｓと、ＲＩＧＨＴボタン１５３の操作状態を検出するＲＩＧＨＴスイッチ１５３ｓと、ＵＰボタン１５４の操作状態を検出するＵＰスイッチ１５４ｓと、ＤＯＷＮボタン１５５の操作状態を検出するＤＯＷＮスイッチ１５５ｓと、ＥＮＴＥＲボタン１５６の操作状態を検出するＥＮＴＥＲスイッチ１５６ｓと、ＰＵＳＨボタン１５７の操作状態を検出するＰＵＳＨスイッチ１５７ｓとを有する。
The
各スイッチ１５２ｓ～１５７ｓは、各ボタン１５２～１５７が操作されたときに（すなわち、押下されたときに）、グランドレベルの信号を出力するアクティブロー型のモーメンタリ式のスイッチであるため、一端がグランドに接続（不図示）され、各ボタン１５２～１５７が操作されていないときに、電源レベルの信号を出力するために他端がＲ１～Ｒ６を介して電源ラインに接続されている。
Since each
なお、本実施の形態において、各スイッチ１５２ｓ～１５７ｓは、押しボタンスイッチによって構成された例について説明するが、各スイッチ１５２ｓ～１５７ｓは、遮蔽型又は反射型のフォトスイッチなどの他のスイッチによって構成されてもよい。
In the present embodiment, an example in which the
バッファＩＣ１５１は、駆動電圧（３．３Ｖの直流電圧）が供給される電源端子ＶＣＣと、グランド端子ＧＮＤと、入力端子Ａ１～Ａ８とを有する。入力端子Ａ１には、抵抗Ｒ１によってプルアップされたＬＥＦＴスイッチ１５２ｓが抵抗Ｒ７を介して接続されている。入力端子Ａ２には、抵抗Ｒ２によってプルアップされたＲＩＧＨＴスイッチ１５３ｓが抵抗Ｒ８を介して接続されている。
The
入力端子Ａ３には、抵抗Ｒ３によってプルアップされたＵＰスイッチ１５４ｓが抵抗Ｒ９を介して接続されている。入力端子Ａ４には、抵抗Ｒ４によってプルアップされたＤＯＷＮスイッチ１５５ｓが抵抗Ｒ１０を介して接続されている。
The
入力端子Ａ５には、抵抗Ｒ５によってプルアップされたＥＮＴＥＲスイッチ１５６ｓが抵抗Ｒ１１を介して接続されている。入力端子Ａ６には、抵抗Ｒ６によってプルアップされたＰＵＳＨスイッチ１５７ｓが抵抗Ｒ１２を介して接続されている。
An
なお、本実施の形態において、各抵抗Ｒ１～Ｒ６は、５Ｖの直流電圧が供給される電源ラインにプルアップされ、その抵抗値は、４．７ｋΩであり、５Ｖの直流電圧の信号ラインを３．３Ｖの直流電圧の信号ラインに降圧するための各抵抗Ｒ７～Ｒ１２の抵抗値は、１０ｋΩである。 In this embodiment, the resistances R1 to R6 are pulled up to a power supply line to which a DC voltage of 5 V is supplied, and the resistance value is 4.7 kΩ, and the signal line of the DC voltage of 5 V is 3 The resistance value of each of the resistances R7 to R12 for stepping down to the signal line of the DC voltage of .3 V is 10 kΩ.
各入力端子Ａ１～Ａ６には、過電圧防止素子Ｚ４１～Ｚ４６がそれぞれ設けられている。各過電圧防止素子Ｚ４１～Ｚ４６は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成され、異常電圧をグランドに誘導する。 Overvoltage prevention elements Z41 to Z46 are provided on the input terminals A1 to A6, respectively. Each overvoltage prevention element Z41 to Z46 is composed of a non-linear resistance element whose resistance value changes depending on the applied voltage, and induces an abnormal voltage to ground.
すなわち、各過電圧防止素子Ｚ４１～Ｚ４６は、電圧依存抵抗器により構成され、異常電圧（過電圧、サージ電圧等）が発生した場合に、抵抗値が変化することにより、入力端子Ａ１～Ａ６に過電圧が入力しないため、バッファＩＣ１５１とローカルバスで接続された副制御基板７２に実装されたサブＣＰＵ（不図示）が、各スイッチスイッチ１５２ｓ～１５７ｓの入力状態を誤検出することがない。本実施の形態において、各過電圧防止素子Ｚ４１～Ｚ４６は、図２４に電流－電圧特性を示した公称バリスタ電圧が２７Ｖ１ｍＡのバリスタによって構成されている。
That is, each overvoltage prevention element Z41 to Z46 is composed of a voltage-dependent resistor, and when an abnormal voltage (overvoltage, surge voltage, etc.) occurs, the resistance value changes, so that an overvoltage is applied to the input terminals A1 to A6. Since no input is made, the sub CPU (not shown) mounted on the
このように、過電圧防止素子Ｚ４１～Ｚ４６を設けることにより、操作スイッチ２７１にサージ電圧が発生した場合に、バッファＩＣ１５１が外来ノイズから保護される。なお、各抵抗Ｒ７～Ｒ１２より各スイッチ１５２ｓ～１５７ｓ側、または、バッファＩＣ１５１側にシュミットトリガを設けることにより、各スイッチ１５２ｓ～１５７ｓにより生じるチャタリングを抑制するようにしてもよい。
By providing the overvoltage prevention elements Z41 to Z46 in this way, the
なお、各スイッチ１５２ｓ～１５７ｓ側にシュミットトリガを設ける場合は、直流電圧５Ｖ駆動のＩＣを使用し、バッファＩＣ１５１側にシュミットトリガを設ける場合は、直流電圧３．３Ｖ駆動のＩＣを使用する。
When a Schmitt trigger is provided on each
＜副中継基板（操作スイッチ用のバッファＩＣ及びその周辺回路）の変形例＞
図２５においては、操作スイッチ２７１とバッファＩＣ１５１との間に、過電圧防止素子Ｚ４１～Ｚ４６を設けた例を示したが、図２６に示したように、過電圧防止素子Ｚ４１～Ｚ４６に代えて、過電圧防止素子Ｄ７１～Ｄ７６を設けてもよい。
<Modification example of auxiliary relay board (buffer IC for operation switch and its peripheral circuit)>
In FIG. 25, an example in which the overvoltage prevention elements Z41 to Z46 are provided between the
各過電圧防止素子Ｄ７１～Ｄ７６は、金属と半導体とが接合することによって生じるショットキー障壁を有する。本実施の形態においては、各過電圧防止素子Ｄ７１～Ｄ７６は、高サージ耐圧性が施されたダイオードによって構成されている。 Each overvoltage protection element D71 to D76 has a Schottky barrier created by joining a metal and a semiconductor. In the present embodiment, each of the overvoltage prevention elements D71 to D76 is composed of a diode having a high surge voltage resistance.
過電圧防止素子Ｄ７１は、抵抗Ｒ７に代えて設けられた抵抗Ｒ７１と抵抗Ｒ７２との間にアノードが接続され、バッファＩＣ１５１を動作させるための３．３Ｖ又は５Ｖの直流電圧ラインにカソードが接続されている。過電圧防止素子Ｄ７２は、抵抗Ｒ８に代えて設けられた抵抗Ｒ７３と抵抗Ｒ７４との間にアノードが接続され、３．３Ｖ又は５Ｖの直流電圧ラインにカソードが接続されている。
In the overvoltage prevention element D71, an anode is connected between the resistance R71 and the resistance R72 provided in place of the resistance R7, and a cathode is connected to a 3.3V or 5V DC voltage line for operating the
過電圧防止素子Ｄ７３は、抵抗Ｒ９に代えて設けられた抵抗Ｒ７５と抵抗Ｒ７６との間にアノードが接続され、３．３Ｖ又は５Ｖの直流電圧ラインにカソードが接続されている。過電圧防止素子Ｄ７４は、抵抗Ｒ１０に代えて設けられた抵抗Ｒ７７と抵抗Ｒ７８との間にアノードが接続され、３．３Ｖ又は５Ｖの直流電圧ラインにカソードが接続されている。 In the overvoltage prevention element D73, the anode is connected between the resistance R75 and the resistance R76 provided in place of the resistance R9, and the cathode is connected to the DC voltage line of 3.3V or 5V. In the overvoltage prevention element D74, the anode is connected between the resistance R77 and the resistance R78 provided in place of the resistance R10, and the cathode is connected to the DC voltage line of 3.3V or 5V.
過電圧防止素子Ｄ７５は、抵抗Ｒ１１に代えて設けられた抵抗Ｒ７９と抵抗Ｒ８０との間にアノードが接続され、３．３Ｖ又は５Ｖの直流電圧ラインにカソードが接続されている。過電圧防止素子Ｄ７６は、抵抗Ｒ１２に代えて設けられた抵抗Ｒ８１と抵抗Ｒ８２との間にアノードが接続され、３．３Ｖ又は５Ｖの直流電圧ラインにカソードが接続されている。 In the overvoltage prevention element D75, the anode is connected between the resistance R79 and the resistance R80 provided in place of the resistance R11, and the cathode is connected to the DC voltage line of 3.3V or 5V. In the overvoltage prevention element D76, the anode is connected between the resistance R81 and the resistance R82 provided in place of the resistance R12, and the cathode is connected to the DC voltage line of 3.3V or 5V.
このように、過電圧防止素子Ｄ７１～Ｄ７６を設けることにより、操作スイッチ２７１にサージ電圧が発生した場合に、ダイオードの整流作用（アノードからカソードの一方方向）により、サージ電圧が３．３Ｖ又は５Ｖの直流電圧ラインに誘導されるため、バッファＩＣ１５１が外来ノイズから保護される。
By providing the overvoltage prevention elements D71 to D76 in this way, when a surge voltage is generated in the
なお、本変形例において、５Ｖの直流電圧の信号ラインを３．３Ｖの直流電圧の信号ラインに降圧するための各抵抗Ｒ７１～Ｒ８２の抵抗値は、５ｋΩである。ただし、抵抗Ｒ７１～Ｒ８２の抵抗値は、５Ｖの直流電圧が３．３Ｖの直流電圧に降圧されればよいため、２つの抵抗値の合計が１０ｋΩとなる、任意の組み合わせ（例えば、抵抗７１を１ｋΩ、抵抗７２を９ｋΩ等）にしてもよい。
In this modification, the resistance value of each of the resistors R71 to R82 for stepping down the signal line of the DC voltage of 5 V to the signal line of the DC voltage of 3.3 V is 5 kΩ. However, since the resistance values of the resistors R71 to R82 need only be stepped down from the DC voltage of 5 V to the DC voltage of 3.3 V, any combination (for example, the resistance 71) in which the total of the two resistance values is 10 kΩ is used. 1 kΩ,
また、他の変形例として、図２７に示したように、過電圧防止素子Ｚ４１～Ｚ４６に加えて、過電圧防止素子Ｄ７１～Ｄ７６を設けてもよい。このように、構成することにより、操作スイッチ２７１にサージ電圧が発生した場合に、サージ電圧の周波数および突入速度に応じて過電圧防止素子Ｚ４１～Ｚ４６を介してグランドに誘導されるとともに過電圧防止素子Ｄ７１～Ｄ７６を介して３．３Ｖ又は５Ｖの直流電圧ラインに誘導されるため、バッファＩＣ１５１が外来ノイズから保護される。
Further, as another modification, as shown in FIG. 27, overvoltage prevention elements D71 to D76 may be provided in addition to the overvoltage prevention elements Z41 to Z46. With this configuration, when a surge voltage is generated in the
＜アンプ基板＞
図２８に示すように、アンプ基板８１（音源変換部）は、サウンドＩＣ１６１（音源変換手段）とデジタルアンプＩＣ１６２（増幅手段）とを有する。
<Amplifier board>
As shown in FIG. 28, the amplifier board 81 (sound source conversion unit) has a sound IC 161 (sound source conversion means) and a digital amplifier IC 162 (amplification means).
サウンドＩＣ１６１は、副中継基板６９からシリアル通信で送信されたデジタルのサウンドデータのフォーマットをデジタルアンプＩＣ１６２が受信可能なフォーマットに変換する。
The
サウンドＩＣ１６１は、電源端子ＶＤＤと、グランド端子ＶＳＳと、リセット端子ＰＤＮと、入力端子ＲＸ０と、データ出力端子ＳＴＤＯと、クロック出力端子ＬＲＣＫと、クロック出力端子ＢＩＣＫとを有する。
The
電源端子ＶＤＤには、副中継基板６９を経由して供給される１２Ｖの電圧がアンプ基板８１内の電源回路(不図示)によって降圧された３．３Ｖの電圧が供給される。入力端子ＲＸ０には、音源データを表す信号が入力される。データ出力端子ＳＴＤＯからは、フォーマットを変換された音源データを表す信号が出力される。
The power supply terminal VDD is supplied with a voltage of 3.3 V, which is a voltage of 12 V supplied via the
クロック出力端子ＬＲＣＫからは、データ出力端子ＳＴＤＯから出力される音源データの左チャネルと右チャネルとの切り替えタイミングを表すクロック信号が出力される。クロック出力端子ＢＩＣＫからは、データ出力端子ＳＴＤＯから出力される音源データの同期用クロックが出力される。 From the clock output terminal LRCK, a clock signal indicating the switching timing between the left channel and the right channel of the sound source data output from the data output terminal STDO is output. From the clock output terminal BICK, a clock for synchronizing sound source data output from the data output terminal STDO is output.
アンプ基板８１は、入力端子ＴＸＤを有する。入力端子ＴＸＤには、副中継基板６９から出力された音源データを表す信号が入力される。入力端子ＴＸＤからサウンドＩＣ１６１の入力端子ＲＸ０との間のデータラインには、データラインとグランドとに接続されたプルダウン抵抗Ｒ５１と、ローパスフィルタ１６３と、フィルタ素子ＦＢ１（第４フィルタ素子）、ＦＢ２（第５フィルタ素子）と、シュミットトリガ回路１６４とが設けられている。
The
本実施の形態において、プルダウン抵抗Ｒ５１の抵抗値は、１ｋΩである。ローパスフィルタ１６３は、データラインに直列に接続された抵抗Ｒ５２と、データラインとグランドとに接続されたコンデンサＣ５１（第３フィルタ素子）とによって構成されている。
In the present embodiment, the resistance value of the pull-down resistor R51 is 1 kΩ. The low-
抵抗Ｒ５２の抵抗値は、２２０Ωであり、コンデンサＣ５１の静電容量が１００ｐＦである。各フィルタ素子ＦＢ１、ＦＢ２は、図２９に示す周波数－インピーダンス特性を有するフェライトビーズによって構成される。すなわち、各フィルタ素子ＦＢ１、ＦＢ２は、入力端子ＲＸ０に入力される音源データより高い周波数帯である１００ＭＨｚ帯のノイズを除去する特性を有する。 The resistance value of the resistor R52 is 220Ω, and the capacitance of the capacitor C51 is 100pF. Each of the filter elements FB1 and FB2 is composed of ferrite beads having the frequency-impedance characteristic shown in FIG. 29. That is, each of the filter elements FB1 and FB2 has a characteristic of removing noise in the 100 MHz band, which is a higher frequency band than the sound source data input to the input terminal RX0.
シュミットトリガ回路１６４は、データラインに直列に接続された２つのシュミットトリガインバータＩＣ１－１、ＩＣ１－２によって構成されている。各シュミットトリガインバータＩＣ１－１、ＩＣ１－２は、入力端子に入力された信号の入力電位に対して２つのしきい値を有し、入力電位がＨｉｇｈ側のしきい値（例えば、２．７Ｖ）を超える変化、及び、入力電位がＬｏｗ側のしきい値（例えば、１．６Ｖ）を下回る変化に対応して出力状態にヒステリシスを持って変化させて出力端子から反転信号を出力する。
The
なお、シュミットトリガインバータＩＣ１－１、ＩＣ１－２の一方は、シュミットトリガ回路として機能するが、他方は、極性を合わせるために設けられているため、これに代えてインバータを適用してもよい。また、アンプ基板８１には、シュミットトリガインバータＩＣ１－１、ＩＣ１－２に代えて１つのシュミットトリガが設けられていてもよい。
One of the Schmitt trigger inverters IC1-1 and IC1-2 functions as a Schmitt trigger circuit, but the other is provided to match the polarities, so that an inverter may be applied instead. Further, the
アンプ基板８１は、リセット端子ＲＥＳＥＴ１を有する。リセット端子ＲＥＳＥＴ１には、副中継基板６９から出力されたリセット信号が入力される。リセット端子ＲＥＳＥＴ１からサウンドＩＣ１６１のリセット端子ＰＤＮとの間のリセットラインには、フィルタ素子Ｚ５１（第２フィルタ素子）と、プルダウン抵抗Ｒ５４と、ローパスフィルタ１６５と、シュミットトリガ回路１６６とが設けられている。
The
本実施の形態において、フィルタ素子Ｚ５１は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成され、異常電圧（過電圧、サージ電圧等）をグランドに誘導する。本実施の形態においては、フィルタ素子Ｚ５１は、各過電圧防止素子Ｚ４１～Ｚ４６と同一なバリスタによって構成されている。 In the present embodiment, the filter element Z51 is composed of a non-linear resistance element whose resistance value changes depending on the applied voltage, and induces an abnormal voltage (overvoltage, surge voltage, etc.) to the ground. In the present embodiment, the filter element Z51 is composed of the same varistor as each overvoltage prevention element Z41 to Z46.
このように、サウンドＩＣ１６１のリセット端子ＰＤＮに接続されたリセットラインにフィルタ素子Ｚ５１を設けることにより、リセットラインにサージ電圧が発生した場合に、サウンドＩＣ１６１がリセットされることが防止される。
By providing the filter element Z51 in the reset line connected to the reset terminal PDN of the
プルダウン抵抗Ｒ５４の抵抗値は、１０ｋΩである。ローパスフィルタ１６５は、リセットラインに直列に接続された抵抗Ｒ５５と、リセットラインとグランドとに接続されたコンデンサＣ５２（第１フィルタ素子）とによって構成されている。抵抗Ｒ５５の抵抗値は、１ｋΩであり、コンデンサＣ５２の静電容量は、０．０１μＦである。
The resistance value of the pull-down resistor R54 is 10 kΩ. The low-
シュミットトリガ回路１６６は、リセットラインに直列に接続された２つのシュミットトリガインバータＩＣ１－３、ＩＣ１－４によって構成されている。各シュミットトリガインバータＩＣ１－３、ＩＣ１－４は、入力端子に入力された信号の入力電位に対して２つのしきい値を有し、入力電位がＨｉｇｈ側のしきい値（例えば、２．７Ｖ）を超える変化、及び、入力電位がＬｏｗ側のしきい値（例えば、１．６Ｖ）を下回る変化に対応して出力状態にヒステリシスを持って変化させて出力端子から反転信号を出力する。
The
なお、シュミットトリガインバータＩＣ１－３、ＩＣ１－４の一方は、シュミットトリガ回路として機能するが、他方は、極性を合わせるために設けられているため、これに代えてインバータを適用してもよい。また、アンプ基板８１には、シュミットトリガインバータＩＣ１－３、ＩＣ１－４に代えて１つのシュミットトリガが設けられていてもよい。
One of the Schmitt trigger inverters IC1-3 and IC1-4 functions as a Schmitt trigger circuit, but the other is provided to match the polarities, so that an inverter may be applied instead. Further, the
デジタルアンプＩＣ１６２は、サウンドＩＣ１６１から出力された音源データをアナログ信号に変換して、変換したアナログの音響信号を増幅する。下部左ウーファＤＤ２５Ｌは、デジタルアンプＩＣ１６２が増幅した音響信号（電気信号）により振動板２５ａ（図１１及び図１２参照）を振動させる。
The
デジタルアンプＩＣ１６２は、電源端子ＶＤＤと、出力用電源端子Ａ，Ｂと、グランド端子ＶＳＳと、リセット端子ＲＥＳＥＴと、データ入力端子ＳＴＤＯと、クロック入力端子ＬＲＣＫと、クロック入力端子ＢＩＣＫと、出力端子ＯＵＴ＿Ａ、ＯＵＴ＿Ｂとを有する。
The
電源端子ＶＤＤには、副中継基板６９を経由して供給される１２Ｖの電圧がアンプ基板８１内の電源回路(不図示)によって降圧された３．３Ｖの電圧が供給される。入力用電源端子Ａ，Ｂには、電源ユニット４４から２４Ｖの直流電圧が供給される。
The power supply terminal VDD is supplied with a voltage of 3.3 V, which is a voltage of 12 V supplied via the
データ入力端子ＳＴＤＯは、サウンドＩＣ１６１のデータ出力端子ＳＴＤＯに接続されている。クロック入力端子ＬＲＣＫは、サウンドＩＣ１６１のクロック出力端子ＬＲＣＫに接続されている。クロック入力端子ＢＩＣＫは、サウンドＩＣ１６１のクロック出力端子ＢＩＣＫに接続されている。出力端子ＯＵＴ＿Ａ、ＯＵＴ＿Ｂは、下部左ウーファＤＤ２５Ｌの＋端子、－端子にそれぞれ接続されている。
The data input terminal STDO is connected to the data output terminal STDO of the
副中継基板６９から送信されたリセット信号が入力されるアンプ基板８１のリセット端子ＲＥＳＥＴ２からデジタルアンプＩＣ１６２のリセット端子ＲＥＳＥＴとの間のリセットラインには、フィルタ素子Ｚ５２と、プルダウン抵抗Ｒ５６と、ローパスフィルタ１６７と、シュミットトリガ回路１６８と、フィルタ素子Ｃ５３とが設けられている。
A filter element Z52, a pull-down resistor R56, and a low-pass filter are provided on the reset line between the reset terminal RESET2 of the
本実施の形態において、フィルタ素子Ｚ５２は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成され、異常電圧をグランドに誘導する。本実施の形態においては、フィルタ素子Ｚ５２は、フィルタ素子Ｚ５１と同一なバリスタによって構成されている。 In the present embodiment, the filter element Z52 is composed of a non-linear resistance element whose resistance value changes depending on the applied voltage, and induces an abnormal voltage to ground. In the present embodiment, the filter element Z52 is configured by the same varistor as the filter element Z51.
このように、デジタルアンプＩＣ１６２のリセット端子ＲＥＳＥＴに接続されたリセットラインにフィルタ素子Ｚ５２を設けることにより、リセットラインにサージ電圧が発生した場合に、デジタルアンプＩＣ１６２がリセットされることが防止される。
By providing the filter element Z52 in the reset line connected to the reset terminal RESET of the
プルダウン抵抗Ｒ５４の抵抗値は、１０ｋΩである。ローパスフィルタ１６７は、リセットラインに直列に接続された抵抗Ｒ５７と、リセットラインとグランドとに接続されたコンデンサＣ５４とによって構成されている。抵抗Ｒ５７の抵抗値は、１ｋΩであり、コンデンサＣ５４の静電容量は、０．０１μＦである。
The resistance value of the pull-down resistor R54 is 10 kΩ. The low-
シュミットトリガ回路１６８は、リセットラインに直列に接続された２つのシュミットトリガインバータＩＣ１－５、ＩＣ１－６によって構成されている。シュミットトリガインバータＩＣ１－５、ＩＣ１－６は、入力端子に入力された信号の入力電位に対して２つのしきい値を有し、入力電位がＨｉｇｈ側のしきい値（例えば、２．７Ｖ）を超える変化、及び、入力電位がＬｏｗ側のしきい値（例えば、１．６Ｖ）を下回る変化に対応して出力状態にヒステリシスを持って変化させて出力端子から反転信号を出力する。
The
なお、シュミットトリガインバータＩＣ１－５、ＩＣ１－６の一方は、シュミットトリガ回路として機能するが、他方は、極性を合わせるために設けられているため、これに代えてインバータを適用してもよい。 One of the Schmitt trigger inverters IC1-5 and IC1-6 functions as a Schmitt trigger circuit, but the other is provided to match the polarities, so that an inverter may be applied instead.
フィルタ素子Ｃ５３は、電荷を蓄積及び放出する受動素子により構成されている。本実施の形態においては、フィルタ素子Ｃ５３は、静電容量が１０００ｐＦのコンデンサによって構成されている。 The filter element C53 is composed of a passive element that stores and discharges electric charges. In the present embodiment, the filter element C53 is composed of a capacitor having a capacitance of 1000 pF.
また、デジタルアンプＩＣ１６２の出力端子ＯＵＴ＿Ａ、ＯＵＴ＿Ｂと、下部左ウーファＤＤ２５Ｌの＋端子、－端子とをそれぞれ接続するラインについてもフェライトビーズ及びコンデンサなどのフィルタ素子が設けられているが図示を省略する。 Further, filter elements such as ferrite beads and capacitors are also provided for the lines connecting the output terminals OUT_A and OUT_B of the digital amplifier IC162 and the + and-terminals of the lower left woofer DD25L, respectively, but the illustration is omitted.
また、デジタルアンプＩＣ１６２は、ＰＬＬ（Phase Locked Loop）回路（不図示）を内蔵している。このＰＬＬ回路を構成するループフィルタの時定数を決定する外付けの時定数設定回路（不図示）にもフェライトビーズ及びコンデンサなどのフィルタ素子が設けられているが図示を省略する。
Further, the
［エンクロージャミキシング処理］
以上に説明したアンプ基板８１のサウンドＩＣ１６１の入力端子ＲＸ０に入力される音源データに対して副制御基板７２に搭載されたサブＣＰＵ（不図示）によって実行されるエンクロージャミキシング処理について図３０を参照して説明する。
[Enclosure mixing process]
Refer to FIG. 30 for the enclosure mixing process executed by the sub CPU (not shown) mounted on the
まず、ステップＳ１において、サブＣＰＵは、コンプレッサ指示があるか否かを判断する。本実施の形態において、サブＣＰＵによって決定された演出に基づいて、コンプレッサ指示の「あり」又は「なし」が決定される。具体的には、サブＣＰＵは、エンクロージャユニット２０のバスレフポート２２から風を発生させる演出を実行する場合には、コンプレッサ指示の「なし」を決定し、エンクロージャユニット２０のバスレフポート２２から風を発生させない演出を実行する場合には、コンプレッサ指示の「あり」を決定する。
First, in step S1, the sub CPU determines whether or not there is a compressor instruction. In the present embodiment, "yes" or "no" of the compressor instruction is determined based on the effect determined by the sub CPU. Specifically, when the sub CPU executes an effect of generating wind from the
ステップＳ１において、コンプレッサ指示があると判断した場合には（ＹＥＳ）、サブＣＰＵは、ステップＳ２の処理を実行する。コンプレッサ指示がないと判断した場合には（ＮＯ）、サブＣＰＵは、ステップＳ５の処理を実行する。 If it is determined in step S1 that there is a compressor instruction (YES), the sub CPU executes the process of step S2. If it is determined that there is no compressor instruction (NO), the sub CPU executes the process of step S5.
ステップＳ２において、サブＣＰＵは、コンプレッサ処理用のスレッショルド(Threshold)を取得する。コンプレッサ処理用のスレッショルドは、音源データに応じて予め設定されサブＲＯＭ基板７６に格納されている。
In step S2, the sub CPU acquires a threshold for compressor processing. The threshold for compressor processing is preset according to the sound source data and stored in the
コンプレッサ処理用のスレッショルドは、エンクロージャユニット２０の振動板２５ａが振動することでバスレフポート２２から風を発生させる周波数帯のレベル（ｄｂ）に対して設定されている。ステップＳ２の処理を実行した後、サブＣＰＵは、ステップＳ３の処理を実行する。
The threshold for compressor processing is set with respect to the level (db) of the frequency band in which the
ステップＳ３において、サブＣＰＵは、コンプレッサ処理用のレシオを取得する。コンプレッサ処理用のレシオを取得は、音源データに応じて予め設定されサブＲＯＭ基板７６に格納されている。ステップＳ３の処理を実行した後、サブＣＰＵは、ステップＳ４の処理を実行する。
In step S3, the sub CPU acquires the ratio for compressor processing. The acquisition of the ratio for compressor processing is preset according to the sound source data and stored in the
ステップＳ４において、サブＣＰＵは、ステップＳ２で取得したコンプレッサ処理用のスレッショルドと、ステップＳ３で取得したコンプレッサ処理用のレシオとに基づいて、コンプレッサ処理（圧縮手段）を実行する。 In step S4, the sub CPU executes the compressor processing (compression means) based on the threshold for compressor processing acquired in step S2 and the ratio for compressor processing acquired in step S3.
コンプレッサ処理において、サブＣＰＵは、音源データの周波数成分のうち、スレッショルドを超えるレベル（ｄｂ）の周波数成分に対して、スレッショルドを超えたレベルをレシオ（例えば、２：１）で圧縮する。ステップＳ４の処理を実行した後、サブＣＰＵは、ステップＳ９の処理を実行する。 In the compressor processing, the sub CPU compresses the level exceeding the threshold with a ratio (for example, 2: 1) with respect to the frequency component of the level (db) exceeding the threshold among the frequency components of the sound source data. After executing the process of step S4, the sub CPU executes the process of step S9.
ステップＳ５において、サブＣＰＵは、エキスパンダ指示があるか否かを判断する。本実施の形態において、サブＣＰＵによって決定された演出に基づいて、エキスパンダ指示の「あり」又は「なし」が決定される。 In step S5, the sub CPU determines whether or not there is an expander instruction. In the present embodiment, "yes" or "no" of the expander instruction is determined based on the effect determined by the sub CPU.
具体的には、サブＣＰＵは、エンクロージャユニット２０のバスレフポート２２から音源データレベルの風を発生させる演出を実行する場合には、エキスパンダ指示の「なし」を決定し、エンクロージャユニット２０のバスレフポート２２から音源データレベルより強い風を発生させる演出を実行する場合には、エキスパンダ指示の「あり」を決定する。
Specifically, the sub CPU determines “none” of the expander instruction when executing an effect of generating a sound source data level wind from the
ステップＳ５において、エキスパンダ指示があると判断した場合には（ＹＥＳ）、サブＣＰＵは、ステップＳ６の処理を実行する。エキスパンダ指示がないと判断した場合には（ＮＯ）、サブＣＰＵは、ステップＳ９の処理を実行する。 If it is determined in step S5 that there is an expander instruction (YES), the sub CPU executes the process of step S6. If it is determined that there is no expander instruction (NO), the sub CPU executes the process of step S9.
ステップＳ６において、サブＣＰＵは、エキスパンダ処理用のスレッショルド(Threshold)を取得する。エキスパンダ処理用のスレッショルドは、音源データに応じて予め設定されサブＲＯＭ基板７６に格納されている。
In step S6, the sub CPU acquires a threshold for expander processing. The threshold for expander processing is preset according to the sound source data and stored in the
エキスパンダ処理用のスレッショルドは、エンクロージャユニット２０の振動板２５ａが振動することでバスレフポート２２から風を発生させる周波数帯のレベル（ｄｂ）に対して設定されている。ステップＳ６の処理を実行した後、サブＣＰＵは、ステップＳ７の処理を実行する。
The threshold for expander processing is set with respect to the level (db) of the frequency band in which the
ステップＳ７において、サブＣＰＵは、エキスパンダ処理用のレシオを取得する。エキスパンダ処理用のレシオを取得は、音源データに応じて予め設定されサブＲＯＭ基板７６に格納されている。ステップＳ７の処理を実行した後、サブＣＰＵは、ステップＳ８の処理を実行する。
In step S7, the sub CPU acquires a ratio for expander processing. The acquisition of the ratio for the expander processing is preset according to the sound source data and stored in the
ステップＳ８において、サブＣＰＵは、ステップＳ２で取得したエキスパンダ処理用のスレッショルドと、ステップＳ３で取得したエキスパンダ処理用のレシオとに基づいて、エキスパンダ処理（増加手段）を実行する。 In step S8, the sub CPU executes the expander processing (increasing means) based on the threshold for the expander processing acquired in step S2 and the ratio for the expander processing acquired in step S3.
エキスパンダ処理において、サブＣＰＵは、音源データの周波数成分のうち、スレッショルドを超えるレベル（ｄｂ）の周波数成分に対して、スレッショルドを超えたレベルをレシオ（例えば、１：２）で増幅する。ステップＳ８の処理を実行した後、サブＣＰＵは、ステップＳ９の処理を実行する。 In the expander processing, the sub CPU amplifies the level exceeding the threshold by the ratio (for example, 1: 2) with respect to the frequency component of the level (db) exceeding the threshold among the frequency components of the sound source data. After executing the process of step S8, the sub CPU executes the process of step S9.
ステップＳ９において、サブＣＰＵは、アンプ基板８１に音源データを出力する音データ出力処理を実行する。ステップＳ９の処理を実行した後、サブＣＰＵは、エンクロージャミキシング処理を終了する。
In step S9, the sub CPU executes a sound data output process for outputting sound source data to the
このように、サブＣＰＵは、エンクロージャユニット２０のバスレフポート２２から風を発生させることができる音源データに対して、コンプレッサ指示を「あり」に決定し、風を発生させる周波数帯のレベルをコンプレッサ処理によって圧縮させることにより、エンクロージャユニット２０のバスレフポート２２から風を発生させない演出を実行する。
In this way, the sub CPU determines the compressor instruction to be "yes" for the sound source data that can generate wind from the
例えば、図３１に示すように、スレッショルドＴＨが設定された場合、図３２に示すように、コンプレッサ処理により、音源データの各周波数成分のスレッショルドＴＨを超えたレベルがレシオ（例えば、２：１）で圧縮される。結果として、図３４（ａ）に示す音声波形が、図３４（ｂ）に示す音声波形となり、風を発生させる周波数帯のレベル（ｄｂ）に対して振動板２５ａの振動が抑制される。
For example, when the threshold TH is set as shown in FIG. 31, the level exceeding the threshold TH of each frequency component of the sound source data is the ratio (for example, 2: 1) due to the compressor processing as shown in FIG. Compressed with. As a result, the voice waveform shown in FIG. 34 (a) becomes the voice waveform shown in FIG. 34 (b), and the vibration of the
また、サブＣＰＵは、エンクロージャユニット２０のバスレフポート２２から風を発生させることができる音源データに対して、コンプレッサ指示を「なし」に決定し、風を発生させる周波数帯のレベルをコンプレッサ処理によって圧縮させないことにより、エンクロージャユニット２０のバスレフポート２２から風を発生させる演出を実行する。
Further, the sub CPU determines the compressor instruction to "None" for the sound source data that can generate wind from the
また、副制御基板７２は、エンクロージャユニット２０のバスレフポート２２から風を発生させることができる音源データに対して、エキスパンダ指示を「あり」に決定し、風を発生させる周波数帯のレベルをエキスパンダ処理によって増幅させることにより、エンクロージャユニット２０のバスレフポート２２から音源データレベルより強い風を発生させる演出を実行する。
Further, the
例えば、図３１に示すように、スレッショルドＴＨが設定された場合、図３３に示すように、エキスパンダ処理により、音源データの各周波数成分のスレッショルドＴＨを超えたレベルがレシオ（例えば、１：２）で増幅される。結果として、図３４（ａ）に示す音声波形が、図３４（ｃ）に示す音声波形となり、風を発生させる周波数帯に対して振動板２５ａの振動が増加される。
For example, when the threshold TH is set as shown in FIG. 31, the level exceeding the threshold TH of each frequency component of the sound source data by the expander processing is the ratio (for example, 1: 2) as shown in FIG. 33. ) Amplifies. As a result, the voice waveform shown in FIG. 34 (a) becomes the voice waveform shown in FIG. 34 (c), and the vibration of the
また、副制御基板７２は、エンクロージャユニット２０のバスレフポート２２から風を発生させることができる音源データに対して、エキスパンダ指示を「なし」に決定し、風を発生させる周波数帯のレベルをエキスパンダ処理によって増幅させないことにより、エンクロージャユニット２０のバスレフポート２２から音源データレベルの風を発生させる演出を実行する。
Further, the
なお、上述したエンクロージャミキシング処理は、副制御基板７２に搭載されたサブＣＰＵによって実行される例について説明したが、サブＣＰＵに代えて、アンプ基板８１に搭載されたサウンドＩＣ１６１が実行するようにしてもよい。
Although the example in which the enclosure mixing process described above is executed by the sub CPU mounted on the
サウンドＩＣ１６１がエンクロージャミキシング処理を実行する場合には、サウンドＩＣ１６１は、ＤＳＰ（Digital Signal Processor）を内蔵し、ＤＳＰは、エンクロージャミキシング処理を実行するためのプログラムをサブＲＯＭ基板７６から読み込んで実行するように構成する。
When the
また、上述したエンクロージャミキシング処理において、コンプレッサ処理用のスレッショルド及びレシオ、並びに、エキスパンダ処理用のスレッショルド及びレシオは、副制御基板７２に搭載されたサブＣＰＵによって調整可能としてもよく、特に、演出の期待度等に応じて調整可能としてもよい。
Further, in the enclosure mixing process described above, the threshold and ratio for the compressor process and the threshold and ratio for the expander process may be adjustable by the sub CPU mounted on the
例えば、それぞれ複数のコンプレッサ処理用のスレッショルド及びレシオ、並びに、エキスパンダ処理用のスレッショルド及びレシオをサブＲＯＭ基板７６に格納しておき、サブＣＰＵは、実行する演出のボーナスゲーム、ＡＴゲーム等の遊技者にとって有利な遊技状態の当籤に対する期待度に応じて、コンプレッサ処理用のスレッショルド及びレシオ、又は、エキスパンダ処理用のスレッショルド及びレシオを選択するようにしてもよい。
For example, a plurality of thresholds and ratios for compressor processing, and thresholds and ratios for expander processing are stored in the
また、サブＲＯＭ基板７６に格納された音源データを、エンクロージャユニット２０のバスレフポート２２から風を発生させることができる音源データにすることにより、エキスパンダ処理を省くことができる。すなわち、上述したエンクロージャミキシング処理のステップＳ５～Ｓ８を省くことができる。
Further, by converting the sound source data stored in the
逆に、サブＲＯＭ基板７６に格納された音源データを、エンクロージャユニット２０のバスレフポート２２から風を発生させることができない音源データにすることにより、コンプレッサ処理を省くことができる。すなわち、上述したエンクロージャミキシング処理のステップＳ１～Ｓ４を省くことができる。
On the contrary, the compressor processing can be omitted by converting the sound source data stored in the
＜各種効果＞
以上に説明したように、本発明の実施の形態に係る遊技機１は、マイクロプロセッサ９４のメインＲＡＭに記憶されたデータを維持するための電源電圧が供給される電圧供給端子ＶＢＢに、電源回路１１１から電源電圧が供給されない場合には、電解コンデンサＢ１から電源電圧を供給する。
<Various effects>
As described above, the
したがって、本発明の実施の形態に係る遊技機１は、電源回路１１１から電源電圧が供給されなくなったとしても、メインＲＡＭに記憶されたデータを維持するための電源電圧が電解コンデンサＢ１から供給されるため、メインＲＡＭの記憶内容に不具合が発生することを防止することができる。
Therefore, in the
また、本発明の実施の形態に係る遊技機１は、電解コンデンサＢ１がハーネスを介してマイクロプロセッサ９４の電圧供給端子ＶＢＢに接続されるため、マイクロプロセッサ９４と電解コンデンサＢ１とを別々の基板によって構成することができる。
Further, in the
したがって、本発明の実施の形態に係る遊技機１は、メインＲＡＭに記憶されたデータを維持するための電源電圧を別々の基板から供給させることができるため、主制御基板７１の回路を変更することなく、遊技機１の機器仕様に応じて電解コンデンサＢ１の蓄電容量を変更することができる。このため、本発明の実施の形態に係る遊技機１は、機器仕様の異なる遊技機であっても主制御基板７１を共通で使用することができる。
Therefore, since the
また、本発明の実施の形態に係る遊技機１は、メインＲＡＭに記憶されたデータを維持するための電源電圧が異常電圧となった場合には、フィルタ素子Ｚ１によって異常電圧をグランドに誘導するため、メインＲＡＭの記憶内容に不具合が発生することを防止することができる。
Further, in the
また、本発明の実施の形態に係る遊技機１は、マイクロプロセッサ９４の電源を管理する電源管理ＩＣ１１２を動作させるための電源電圧のノイズ成分をフィルタ素子Ｃ２によって除去し、電源管理ＩＣ１１２を動作させるための電源電圧が異常電圧となった場合には、フィルタ素子Ｚ２によって異常電圧をグランドに誘導することによって、電源管理ＩＣ１１２が誤動作してリセット出力端子ＲＥＳＥＴからリセット信号を出力することを防止するため、安定して動作することができる。
Further, the
また、本発明の実施の形態に係る遊技機１は、光デバイスよりなる光通信受信用コネクタ１０１の電源電圧のノイズ成分を、複数のフィルタ素子Ｌ２、Ｌ３、Ｃ１２、Ｃ１３により広い周波数帯域にわたって除去することによって、光デバイスが誤動作することを防止するため、光デバイスから出力される信号の信頼性を向上させることができる。
Further, the
また、本発明の実施の形態に係る遊技機１は、フィルタ素子Ｌ２、Ｌ３のフェライトによって、複数のフィルタ素子Ｌ２、Ｌ３、Ｃ１２、Ｃ１３間の反共振を抑制するため、光デバイスの電源電圧のノイズ成分を広い周波数帯域にわたって余すところなく除去することができる。
Further, in the
また、本発明の実施の形態に係る遊技機１は、入力端子ＴＸＤから入力された音源データを電気信号に変換するサウンドＩＣ１６１をリセットさせるためのリセットラインに設けられたローパスフィルタ１６５及びシュミットトリガ回路１６６によって、サウンドＩＣ１６１のリセット端子ＰＤＮに入力されるノイズ成分を除去することによって、ノイズの影響によってサウンドＩＣ１６１がリセットされることを防止する。したがって、本発明の実施の形態に係る遊技機１は、再生するサウンドの音質が劣化することを防止することができる。
Further, the
また、本発明の実施の形態に係る遊技機１は、サウンドＩＣ１６１のリセット端子ＰＤＮの電圧が異常電圧となった場合には、フィルタ素子Ｚ５１によって異常電圧をグランドに誘導することによって、異常電圧の影響によってサウンドＩＣ１６１がリセットされることを防止する。したがって、本発明の実施の形態に係る遊技機１は、再生するサウンドの音質が劣化することを防止することができる。
Further, in the
また、本発明の実施の形態に係る遊技機１は、デジタルアンプ１６２をリセットさせるためのリセットラインに設けられたローパスフィルタ１６７及びシュミットトリガ回路１６８によって、デジタルアンプ１６２のリセット端子ＲＥＳＥＴに入力されるノイズ成分を除去することによって、ノイズの影響によってデジタルアンプ１６２がリセットされることを防止する。したがって、本発明の実施の形態に係る遊技機１は、再生するサウンドの音切れ等により音質が劣化することを防止することができる。
Further, the
また、本発明の実施の形態に係る遊技機１は、デジタルアンプ１６２のリセット端子ＲＥＳＥＴの電圧が異常電圧となった場合には、フィルタ素子Ｚ５２によって異常電圧をグランドに誘導することによって、異常電圧の影響によってデジタルアンプ１６２がリセットされることを防止する。したがって、本発明の実施の形態に係る遊技機１は、再生するサウンドの音質が劣化することを防止することができる。
Further, in the
また、本発明の実施の形態に係る遊技機１は、音源データを伝送するためのデータラインに設けられたローパスフィルタ１６３、フィルタ素子ＦＢ１、ＦＢ２及びシュミットトリガ回路１６４によって、サウンドＩＣにノイズの影響を受けた音源データが伝送されることを防止するため、再生するサウンドの音質が劣化することを防止することができる。
Further, in the
また、本発明の実施の形態に係る遊技機１は、光デバイスよりなる光通信受信用コネクタ１３１の電源電圧のノイズ成分を、複数のフィルタ素子ＦＬ１、Ｃ２１、Ｚ２１により広い周波数帯域にわたって除去することによって、光デバイスが誤動作することを防止する。したがって、本発明の実施の形態に係る遊技機１は、通信異常が発生することを防止することができる。
Further, in the
また、本発明の実施の形態に係る遊技機１は、フィルタ素子Ｚ２１が光通信受信用コネクタ１３１の近傍に配置されていることによって、光通信受信用コネクタ１３１の電源端子にノイズ成分を除去した直後の駆動電圧を供給するため、ノイズ成分を除去した直後の安定した駆動電圧で光通信受信用コネクタ１３１を駆動させることができる。
Further, in the
また、本発明の実施の形態に係る遊技機１は、光デバイスよりなる光通信受信用コネクタ１３１より出力された電気信号のノイズをシュミットトリガＳ１によって除去するため、通信ＩＣ１３３において通信異常が検出されることを防止することができる。
Further, in the
また、本発明の実施の形態に係る遊技機１は、遊技者の操作を検出するための複数のスイッチ１５２ｓ～１５７ｓの検出状態を記憶するための入力ポートを構成するバッファＩＣ１５１の各入力端子Ａ１～Ａ６に過電圧防止素子Ｚ４１～Ｚ４６を設けることにより、バッファＩＣ１５１の各入力端子Ａ１～Ａ６の電源電圧が異常電圧となった場合には、各過電圧防止素子Ｚ４１～Ｚ４６によって異常電圧をグランドに誘導するため、入力ポートを外来ノイズから保護することができる。
Further, the
また、本発明の実施の形態に係る遊技機１は、遊技者の操作を検出した場合、複数のスイッチ１５２ｓ～１５７ｓがグランドレベルの信号を出力し、バッファＩＣ１５１の入力端子Ａ１～Ａ６とスイッチ１５２ｓ～１５７ｓとの間に、ライン抵抗Ｒ７～Ｒ１２がそれぞれ設けられ、複数のスイッチ１５２ｓ～１５７ｓの出力側が抵抗Ｒ１～Ｒ６により、それぞれプルアップされているため、遊技者の操作が検出されていないときにバッファＩＣ１５１の入力端子Ａ１～Ａ６に入力される信号のレベルを安定させることができる。
Further, in the
また、本発明の実施の形態に係る遊技機１は、遊技者の操作を検出するための複数のスイッチ１５２ｓ～１５７ｓの検出状態を記憶するための入力ポートを構成するバッファＩＣ１５１の各入力端子Ａ１～Ａ６に過電圧防止素子Ｄ７１～Ｄ７６を設けることにより、バッファＩＣ１５１の各入力端子Ａ１～Ａ６の電源電圧が異常電圧となった場合には、各過電圧防止素子Ｄ７１～Ｄ７６によって異常電圧を電源ラインに誘導するため、入力ポートを外来ノイズから保護することができる。
Further, the
また、本発明の実施の形態に係る遊技機１は、可動役物８５を駆動させるためのモータ１４２を駆動制御するためのドライバ回路を構成するドライバＩＣ１４１の各出力端子ＡＯＵＴ１、ＡＯＵＴ２、ＢＯＵＴ１、ＢＯＵＴ２に過電圧防止素子Ｚ４１～Ｚ４６を設けることにより、ドライバＩＣ１４１の各出力端子ＡＯＵＴ１、ＡＯＵＴ２、ＢＯＵＴ１、ＢＯＵＴ２にサージ電圧が発生した場合に、ドライバＩＣ１４１にサージ電圧によるサージ電流が逆流することを防止するため、ドライバ回路の内部素子をサージ電圧から保護することができる。
Further, the
また、本発明の実施の形態に係る遊技機１は、ドライバ回路を構成するドライバＩＣ１４１のリセット端子ＲＥＳＥＴとスリープ端子ＳＬＥＥＰとが過電圧防止素子Ｚ３５を介してグランドラインに接続されているため、リセット端子ＲＥＳＥＴ又はスリープ端子ＳＬＥＥＰにサージ電圧が発生した場合には、ドライバ回路の内部素子をサージ電圧から保護することができる。
Further, in the
また、本発明の実施の形態に係る遊技機１は、エンクロージャユニット２０のバスレフポート２２から風を発生させることができる音源データに対して風を発生させる周波数帯のレベル（ｄＢ）をコンプレッサ処理で圧縮してデジタルアンプＩＣ１６２に出力することで、エンクロージャユニット２０のバスレフポート２２から風を発生させない演出を実行する。
Further, in the
また、本発明の実施の形態に係る遊技機１は、エンクロージャユニット２０のバスレフポート２２から風を発生させることができる音源データのレベル（ｄＢ）をコンプレッサ処理で圧縮せずにデジタルアンプＩＣ１６２に出力することで、エンクロージャユニット２０のバスレフポート２２から風を発生させる演出を実行する。
Further, the
また、本発明の実施の形態に係る遊技機１は、エンクロージャユニット２０のバスレフポート２２から風を発生させることができる音源データに対して風を発生させる周波数帯のレベル（ｄＢ）をエキスパンダ処理で増幅してデジタルアンプＩＣ１６２に出力することで、エンクロージャユニット２０のバスレフポート２２から音源データレベルより強い風を発生させる演出を実行する。
Further, the
また、本発明の実施の形態に係る遊技機１は、エンクロージャユニット２０のバスレフポート２２から風を発生させることができる音源データのレベル（ｄＢ）をエキスパンダ処理で増幅せずにデジタルアンプＩＣ１６２に出力することで、エンクロージャユニット２０のバスレフポート２２から音源データレベルの風を発生させる演出を実行する。
Further, the
このように、本発明の実施の形態に係る遊技機１は、共通な音源データを基に、風を発生させない演出と、音源データレベルの風を発生させる演出と、音源データレベルより強い風を発生させる演出とを実行することができる。
As described above, the
以上、本発明の実施の形態をパチスロ機に適用した場合について説明したが、本発明は、他の遊技機（例えば、パチンコ機やスロットマシン等）に適用することも可能である。 Although the case where the embodiment of the present invention is applied to a pachislot machine has been described above, the present invention can also be applied to other gaming machines (for example, pachinko machines, slot machines, etc.).
［その他、本発明に係る遊技機の拡張性］
上記実施の形態のパチスロ（遊技機１）では、遊技者のメダルの投入操作（すなわち、手持ちのメダルをメダル投入口ＤＤ５に対して投入する操作、又は、クレジットされたメダルをＭＡＸベットボタンＤＤ８或いは１ベットボタンを操作して投入する操作）により遊技が開始され、遊技が終了したときにメダルの払い出しがある場合には、ホッパ装置ＨＰを駆動してメダル払出口ＤＤ１４からメダルが払い出され、又は、クレジットされる形態について説明したが、本発明はこれに限定されるものではない。
[Other expandability of the gaming machine according to the present invention]
In the pachi-slot machine (game machine 1) of the above embodiment, the player's medal insertion operation (that is, the operation of inserting a hand-held medal into the medal insertion slot DD5, or the credited medal is inserted into the MAX bet button DD8 or 1 When the game is started by operating the bet button and the medal is paid out when the game is finished, the medal is paid out from the medal payout outlet DD14 by driving the hopper device HP. Alternatively, although the credited form has been described, the present invention is not limited thereto.
例えば、遊技者によって遊技に必要な遊技媒体が投入され、それに基づいて遊技が行われ、その遊技の結果に基づいて特典が付与される（例えば、メダルが払い出される）形態の全てに対して、本発明を適用することができる。すなわち、物理的な遊技者の動作によって遊技媒体が投入され（掛けられ）、遊技媒体が払い出される形態のみならず、主制御回路（主制御基板７１）自体が、遊技者が保有する遊技媒体を電磁的に管理し、メダルレスで遊技を可能にする形態であってもよい。なお、この場合、遊技者が保有する遊技媒体を電磁的に管理するのは、主制御回路（主制御基板７１）に装着され（接続され）且つ遊技媒体を管理する遊技媒体管理装置であってもよい。 For example, for all forms in which a player inputs a game medium necessary for a game, a game is performed based on the game, and a privilege is given based on the result of the game (for example, a medal is paid out). The present invention can be applied. That is, not only the form in which the game medium is input (hanged) and the game medium is paid out by the physical movement of the player, but also the main control circuit (main control board 71) itself uses the game medium owned by the player. It may be in a form that is electromagnetically managed and enables a game without a medal. In this case, it is the game medium management device that is mounted (connected) to the main control circuit (main control board 71) and manages the game medium that electromagnetically manages the game medium owned by the player. May be good.
この場合、遊技媒体管理装置は、ＲＯＭ及びＲＷＭ（あるいは、ＲＡＭ）を有し、遊技機に設けられる装置であって、図示しない外部の遊技媒体取扱装置と所定のインターフェースを介して双方向通信可能に接続されるものであり、遊技媒体の貸出動作（すなわち、遊技者が遊技媒体の投入操作を行う上で、必要な遊技媒体を提供する動作）或いは遊技媒体の払い出しに係る役に入賞（当該役が成立）した場合における遊技媒体の払出動作（すなわち、遊技者に対して遊技媒体の払い出しを行う上で、必要な遊技媒体を獲得させる動作）、又は、遊技の用に供する遊技媒体を電磁的に記録する動作を行い得るものとすればよい。また、遊技媒体管理装置は、実際の遊技媒体数の管理のみならず、例えば、その遊技媒体数の管理結果に基づいて、保有する遊技媒体数を表示する保有遊技媒体数表示装置（不図示）をパチスロ（遊技機１）の前面に設け、この保有遊技媒体数表示装置に表示される遊技媒体数を管理するものであってもよい。すなわち、遊技媒体管理装置は、遊技者が遊技の用に供することができる遊技媒体の総数を電磁的方法により記録し、表示することができるものとすればよい。 In this case, the gaming medium management device has a ROM and an RWM (or RAM), and is a device provided in the gaming machine, and is capable of bidirectional communication with an external gaming medium handling device (not shown) via a predetermined interface. It is connected to the game medium lending operation (that is, the operation of providing the game medium necessary for the player to perform the operation of inserting the game medium) or the winning combination related to the payout of the game medium (the relevant). When the winning combination is established), the game medium is paid out (that is, the operation of acquiring the game medium necessary for paying out the game medium to the player), or the game medium used for the game is electromagnetically used. It suffices that the operation of recording can be performed. Further, the game medium management device not only manages the actual number of game media, but also, for example, a possessed game medium number display device (not shown) that displays the number of possessed game media based on the management result of the number of game media. May be provided on the front surface of the pachi-slot machine (game machine 1) to manage the number of game media displayed on the possessed game medium number display device. That is, the game medium management device may be capable of recording and displaying the total number of game media that the player can use for the game by an electromagnetic method.
また、この場合、遊技媒体管理装置は、遊技者が、記録された遊技媒体数を示す信号を、外部の遊技媒体取扱装置に対して自由に送信させることができる性能（機能）を有することが望ましい。また、遊技媒体管理装置は、遊技者が直接操作する場合以外の場合には、記録された遊技媒体数を減ずることができない性能を有することが望ましい。また、遊技媒体管理装置と外部の遊技媒体取扱装置との間に外部接続端子板（不図示）が設けられる場合には、遊技媒体管理装置は、その外部接続端子板を介してでなければ、遊技者が、記録された遊技媒体数を示す信号を送信できない性能を有することが望ましい。 Further, in this case, the game medium management device may have a performance (function) capable of allowing the player to freely transmit a signal indicating the number of recorded game media to an external game medium handling device. desirable. Further, it is desirable that the game medium management device has a performance that the number of recorded game media cannot be reduced except when the player directly operates the game medium. Further, when an external connection terminal board (not shown) is provided between the game medium management device and the external game medium handling device, the game medium management device must be via the external connection terminal board. It is desirable that the player has the ability to not transmit a signal indicating the number of recorded game media.
遊技機には、上記の他、遊技者が操作可能な貸出操作手段、返却（精算）操作手段、外部接続端子板が設けられ、遊技媒体取扱装置には、紙幣等の有価価値の投入口、記録媒体（例えばＩＣカード）の挿入口、携帯端末から電子マネー等の入金を行うための非接触通信アンテナ等、その他貸出操作手段、返却操作手段等の各種操作手段、遊技媒体取扱装置側外部接続端子板が設けられるようにしてもよい（いずれも不図示）。 In addition to the above, the game machine is provided with a lending operation means, a return (payment) operation means, and an external connection terminal board that can be operated by the player. Insertion port for recording media (for example, IC card), non-contact communication antenna for depositing electronic money from mobile terminals, other operation means such as lending operation means, return operation means, external connection on the game medium handling device side A terminal board may be provided (neither is shown).
その際の遊技の流れとしては、例えば、遊技者が遊技媒体取扱装置に対し、上記いずれかの方法で有価価値を入金し、上記いずれかの貸出操作手段の操作に基づいて所定数の有価価値を減算し、遊技媒体取扱装置から遊技媒体管理装置に対し、減算した有価価値に対応する遊技媒体を増加させる。そして、遊技者は遊技を行い、さらに遊技媒体が必要な場合には上記操作を繰り返し行う。その後、遊技の結果、所定数の遊技媒体を獲得し、遊技を終了する際には、上記いずれかの返却操作手段を操作することにより遊技媒体管理装置から遊技媒体取扱装置に対し、遊技媒体数を送信し、遊技媒体取扱装置はその遊技媒体数を記録した記録媒体を排出する。また、遊技媒体管理装置は遊技媒体数を送信したときに、自身が記憶する遊技媒体数をクリアする。遊技者は排出された記録媒体を景品交換するために景品カウンター等に持って行くか、又は、記録された遊技媒体に基づいて他の遊技台で遊技を行うために遊技台を移動する。 As a flow of the game at that time, for example, the player deposits valuable value into the game medium handling device by any of the above methods, and a predetermined number of valuable values are based on the operation of any of the above lending operation means. Is subtracted, and the game medium corresponding to the subtracted valuable value is increased from the game medium handling device to the game medium management device. Then, the player plays a game, and if a game medium is required, the above operation is repeated. After that, as a result of the game, a predetermined number of game media are acquired, and when the game is ended, the number of game media is increased from the game media management device to the game medium handling device by operating any of the above return operation means. Is transmitted, and the game medium handling device discharges the recording medium recording the number of the game media. Further, when the game medium management device transmits the number of game media, the game medium management device clears the number of game media stored by itself. The player takes the discharged recording medium to a prize counter or the like for exchanging prizes, or moves the game table to play a game on another game table based on the recorded game medium.
なお、上記例では、遊技媒体管理装置から全遊技媒体数を遊技媒体取扱装置に対して送信したが、遊技機又は遊技媒体取扱装置側で遊技者が所望する遊技媒体数のみを送信し、遊技者が所持する遊技媒体を分割して処理することとしてもよい。また、上記例では、遊技媒体取扱装置が記録媒体を排出することとしたが、現金又は現金等価物を排出するようにしてもよいし、携帯端末等に記憶させるようにしてもよい。また、遊技媒体取扱装置は遊技場の会員記録媒体を挿入可能とし、遊技媒体を会員記録媒体に貯留して、後日、該貯留された遊技媒体を用いて再遊技可能とするようにしてもよい。 In the above example, the total number of gaming media is transmitted from the gaming media management device to the gaming media handling device, but only the number of gaming media desired by the player is transmitted on the gaming machine or the gaming media handling device side, and the game is played. The gaming medium possessed by the person may be divided and processed. Further, in the above example, the gaming medium handling device is supposed to discharge the recording medium, but cash or a cash equivalent may be discharged, or may be stored in a mobile terminal or the like. Further, the game medium handling device may be capable of inserting a member recording medium of the game hall, storing the game medium in the member recording medium, and making it possible to replay using the stored game medium at a later date. ..
また、遊技機又は遊技媒体取扱装置において、図示しない所定の操作手段を操作することにより遊技媒体取扱装置又は遊技媒体管理装置に対し、遊技媒体又は有価価値のデータ通信をロックするロック操作を実行可能としてもよい。その際には、ワンタイムパスワード等の遊技者にしか知り得ない情報を設定することや遊技機又は遊技媒体取扱装置に設けられた撮像手段により遊技者を記憶するようにしてもよい。 Further, in the game machine or the game medium handling device, a lock operation for locking the game medium or valuable data communication can be executed for the game medium handling device or the game medium management device by operating a predetermined operating means (not shown). May be. In that case, information such as a one-time password that only the player can know may be set, or the player may be stored by an imaging means provided in the game machine or the game medium handling device.
なお、遊技媒体管理装置は、上述のように、メダルレスでのみ遊技を可能とするものであってもよいし、物理的な遊技者の動作によって遊技媒体が投入され（掛けられ）、遊技媒体が払い出される形態、及び、メダルレスで遊技を可能とする形態の両方の形態で遊技を可能とするものであってもよい。後者の場合には、遊技媒体管理装置が、上述のセレクタ４６やホッパ装置ＨＰを直接的に制御する方式を採用することもできるし、これらが主制御回路（主制御基板７１）によって制御され、その制御結果が送信されることに基づいて、遊技者が遊技の用に供することができる遊技媒体の総数を電磁的方法により記録し且つ表示する制御を行い得る方式を採用することもできる。
As described above, the game medium management device may be capable of playing games only without a medal, or the game medium is inserted (hanged) by the physical movement of the player, and the game medium is loaded. It may be possible to play in both a form in which the game is paid out and a form in which the game is possible without a medal. In the latter case, the game medium management device may adopt a method of directly controlling the
また、上記例では、遊技媒体管理装置を、パチスロに適用する場合について説明しているが、例えば、遊技球を用いるスロットマシンや封入式遊技機においても同様に遊技媒体管理装置を設け、遊技者の遊技媒体が管理されるようにすることもできる。 Further, in the above example, a case where the game medium management device is applied to a pachi-slot machine is described. However, for example, in a slot machine or an enclosed game machine using a game ball, the game medium management device is also provided and the player It is also possible to manage the game medium of.
上述した遊技媒体管理装置を設けた場合には、遊技媒体が物理的に遊技に供される場合に比べて、遊技機内部のセレクタ４６やホッパ装置ＨＰなどの装置を減らすことができ、遊技機の原価及び製造コストを削減できるのみならず、遊技者が直接遊技媒体に接触しないようにすることもでき、遊技環境が改善され、騒音も減らすことができるとともに、装置を減らしたことにより遊技機の消費電力を減らすことも可能になる。また、上述した遊技媒体管理装置を設けた場合には、遊技媒体や遊技媒体の投入口や払出口を介した不正行為を防止することができる。すなわち、上述した遊技媒体管理装置を設けた場合には、遊技機をとりまく種々の環境を改善可能な遊技機を提供することが可能になる。
When the above-mentioned game medium management device is provided, the number of devices such as the
［発明の要旨］
＜要旨１＞
メインＣＰＵに内蔵されたＲＡＭに対してバックアップ電源が接続され、バックアップ電源の配線にノイズ除去用コンデンサが接続されたものが特開２００６－１３６３４５号公報に提案されている。
[Gist of the invention]
<
Japanese Patent Application Laid-Open No. 2006-136345 proposes a backup power supply connected to a RAM built in a main CPU and a noise reduction capacitor connected to the wiring of the backup power supply.
従来の遊技機のように、バックアップ電源の配線に接続されたノイズ除去用コンデンサによってノイズ対策を行うことは一般的であるが、ノイズ除去用コンデンサの静電容量を超えた過電圧／電流によるノイズが発生した場合、ノイズを除去することができずに、バックアップ電源の配線の電圧が不定値となることで、ＲＡＭなどの記憶手段の記憶内容にメモリエラーなどの不具合が発生するおそれがある。 It is common to take measures against noise by using a noise reduction capacitor connected to the wiring of the backup power supply as in a conventional game machine, but noise due to overvoltage / current exceeding the capacitance of the noise removal capacitor is generated. If it occurs, the noise cannot be removed and the voltage of the backup power supply wiring becomes an indefinite value, which may cause a problem such as a memory error in the stored contents of the storage means such as RAM.
本発明は、このような課題を解決するためになされたもので、記憶手段の記憶内容に不具合が発生することを防止することができる遊技機を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a gaming machine capable of preventing a defect in the storage content of a storage means.
本発明に係る遊技機は、
遊技の進行に関する制御を実行する制御部（マイクロプロセッサ９４）と、
前記制御部の電源を管理するための電源管理部（電源管理ＩＣ１１２）と、
前記制御部及び前記電源管理部に電源電圧を供給するための第１電源供給部（電源回路１１１）と、
前記第１電源供給部から電源電圧が供給されない状態であっても前記制御部に電源電圧を供給する第２電源供給部（電解コンデンサＢ１）と、
前記第２電源供給部と前記制御部との間に配置され、前記第２電源供給部から供給された電源電圧を規制するための電源規制手段と、を備え、
前記制御部は、
演算処理を行う演算処理手段（メインＣＰＵ）と、
前記演算処理手段がデータの読み書きを行う第１記憶手段（メインＲＡＭ）と、
前記演算処理手段が制御を行うためのデータが記憶された第２記憶手段（メインＲＯＭ）と、
前記第１電源供給部からの電源電圧の供給を受け付けるための第１電圧端子（ＶＣＣ）と、
前記第１記憶手段に記憶されたデータを維持するための電源電圧の供給を受け付けるための第２電圧端子（ＶＢＢ）と、を有し、
前記電源規制手段は、
前記第１電圧端子と前記第２電圧端子との間に設けられた整流作用素子（Ｄ１）と、
前記第２電圧端子とグランドとの間に設けられた第１フィルタ素子（Ｃ１）と、
前記第２電圧端子とグランドとの間に設けられた第２フィルタ素子（Ｚ１）と、を有し、
前記電源規制手段は、
前記第１電源供給部から電源電圧が供給されている場合は、前記第２電圧端子及び前記第２電源供給部に電源電圧を供給し、
前記第１電源供給部から電源電圧が供給されていない場合には、前記第２電源供給部から前記第２電圧端子に電源電圧を供給するが、前記第１電圧端子には電源電圧を供給せず、
前記第１フィルタ素子は、ノイズ成分を電荷として蓄積し、
前記第２フィルタ素子は、異常電圧をグランドに誘導する
構成を有している。
The gaming machine according to the present invention
A control unit (microprocessor 94) that executes control regarding the progress of the game, and
A power supply management unit (power supply management IC 112) for managing the power supply of the control unit, and
A first power supply unit (power supply circuit 111) for supplying a power supply voltage to the control unit and the power supply management unit,
A second power supply unit (electrolytic capacitor B1) that supplies a power supply voltage to the control unit even when the power supply voltage is not supplied from the first power supply unit.
A power supply regulating means, which is arranged between the second power supply unit and the control unit and for regulating the power supply voltage supplied from the second power supply unit, is provided.
The control unit
Arithmetic processing means (main CPU) that performs arithmetic processing,
A first storage means (main RAM) in which the arithmetic processing means reads and writes data, and
A second storage means (main ROM) in which data for controlling by the arithmetic processing means is stored, and
The first voltage terminal (VCC) for receiving the supply of the power supply voltage from the first power supply unit, and
It has a second voltage terminal (VBB) for receiving a supply of a power supply voltage for maintaining the data stored in the first storage means, and has.
The power supply regulating means is
A rectifying element (D1) provided between the first voltage terminal and the second voltage terminal,
A first filter element (C1) provided between the second voltage terminal and ground, and
It has a second filter element (Z1) provided between the second voltage terminal and ground, and has.
The power supply regulating means is
When the power supply voltage is supplied from the first power supply unit, the power supply voltage is supplied to the second voltage terminal and the second power supply unit.
When the power supply voltage is not supplied from the first power supply unit, the power supply voltage is supplied from the second power supply unit to the second voltage terminal, but the power supply voltage is supplied to the first voltage terminal. figure,
The first filter element accumulates a noise component as an electric charge and accumulates the noise component as an electric charge.
The second filter element has a configuration for inducing an abnormal voltage to ground.
この構成により、本発明に係る遊技機は、第１電源供給部から電源電圧が供給されている場合は、第２電圧端子及び第２電源供給部に電源電圧を供給し、第１電源供給部から電源電圧が供給されていない場合には、第２電源供給部から第２電圧端子に電源電圧を供給するため、第１電源供給部から電源電圧が供給されなくなったとしても、第１記憶手段に記憶されたデータを維持するための電源電圧が第２電源供給部から供給されるため、第１記憶手段の記憶内容に不具合が発生することを防止することができる。 With this configuration, the gaming machine according to the present invention supplies the power supply voltage to the second voltage terminal and the second power supply unit when the power supply voltage is supplied from the first power supply unit, and the first power supply unit. When the power supply voltage is not supplied from the first power supply unit, the power supply voltage is supplied from the second power supply unit to the second voltage terminal. Therefore, even if the power supply voltage is not supplied from the first power supply unit, the first storage means. Since the power supply voltage for maintaining the data stored in the second power supply unit is supplied from the second power supply unit, it is possible to prevent a problem from occurring in the stored contents of the first storage means.
また、本発明に係る遊技機は、第１記憶手段に記憶されたデータを維持するための電源電圧が異常電圧となった場合には、第２フィルタ素子によって異常電圧をグランドに誘導するため、第１記憶手段の記憶内容に不具合が発生することを防止することができる。 Further, in the gaming machine according to the present invention, when the power supply voltage for maintaining the data stored in the first storage means becomes an abnormal voltage, the abnormal voltage is induced to the ground by the second filter element. It is possible to prevent a problem from occurring in the stored contents of the first storage means.
本発明によれば、記憶手段の記憶内容に不具合が発生することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing a defect in the stored contents of the storage means.
＜要旨２＞
要旨１と同様な課題を解決するため、本発明に係る遊技機は、
遊技の進行に関する制御を実行する制御部（マイクロプロセッサ９４）と、
前記制御部の電源を管理するための電源管理部（電源管理ＩＣ１１２）と、
前記制御部及び前記電源管理部に電源電圧を供給するための第１電源供給部（電源回路１１１）と、
前記第１電源供給部から電源電圧が供給されない状態であっても前記制御部に電源電圧を供給する第２電源供給部（電解コンデンサＢ１）と、
前記第２電源供給部と前記制御部との間に配置され、前記第２電源供給部から供給された電源電圧を規制するための電源規制手段と、を備え、
前記制御部は、
演算処理を行う演算処理手段（メインＣＰＵ）と、
前記演算処理手段がデータの読み書きを行う第１記憶手段（メインＲＡＭ）と、
前記演算処理手段が制御を行うためのデータが記憶された第２記憶手段（メインＲＯＭ）と、
前記第１電源供給部からの電源電圧の供給を受け付けるための第１電圧端子（ＶＣＣ）と、
前記第１記憶手段に記憶されたデータを維持するための電源電圧の供給を受け付けるための第２電圧端子（ＶＢＢ）と、を有し、
前記電源規制手段は、
前記第２電圧端子とグランドとの間に設けられた第１フィルタ素子（Ｃ１）と、
前記第２電圧端子とグランドとの間に設けられた第２フィルタ素子（Ｚ１）と、を有し、
前記第１電源供給部は、ハーネスを介することなく前記第１電圧端子及び前記第２電圧端子に接続され、
前記第２電源供給部は、ハーネスを介して前記第２電圧端子に接続され、
前記第２フィルタ素子は、異常電圧をグランドに誘導する
構成を有している。
<
In order to solve the same problems as in
A control unit (microprocessor 94) that executes control regarding the progress of the game, and
A power supply management unit (power supply management IC 112) for managing the power supply of the control unit, and
A first power supply unit (power supply circuit 111) for supplying a power supply voltage to the control unit and the power supply management unit,
A second power supply unit (electrolytic capacitor B1) that supplies a power supply voltage to the control unit even when the power supply voltage is not supplied from the first power supply unit.
A power supply regulating means, which is arranged between the second power supply unit and the control unit and for regulating the power supply voltage supplied from the second power supply unit, is provided.
The control unit
Arithmetic processing means (main CPU) that performs arithmetic processing,
A first storage means (main RAM) in which the arithmetic processing means reads and writes data, and
A second storage means (main ROM) in which data for controlling by the arithmetic processing means is stored, and
The first voltage terminal (VCC) for receiving the supply of the power supply voltage from the first power supply unit, and
It has a second voltage terminal (VBB) for receiving a supply of a power supply voltage for maintaining the data stored in the first storage means, and has.
The power supply regulating means is
A first filter element (C1) provided between the second voltage terminal and ground, and
It has a second filter element (Z1) provided between the second voltage terminal and ground, and has.
The first power supply unit is connected to the first voltage terminal and the second voltage terminal without using a harness.
The second power supply unit is connected to the second voltage terminal via a harness, and is connected to the second voltage terminal.
The second filter element has a configuration for inducing an abnormal voltage to ground.
この構成により、本発明に係る遊技機は、第１電源供給部から電源電圧が供給されている場合は、第２電圧端子及び第２電源供給部に電源電圧を供給し、第１電源供給部から電源電圧が供給されていない場合には、第２電源供給部から第２電圧端子に電源電圧を供給するため、第１電源供給部から電源電圧が供給されなくなったとしても、第１記憶手段に記憶されたデータを維持するための電源電圧が第２電源供給部から供給されるため、第１記憶手段の記憶内容に不具合が発生することを防止することができる。 With this configuration, the gaming machine according to the present invention supplies the power supply voltage to the second voltage terminal and the second power supply unit when the power supply voltage is supplied from the first power supply unit, and the first power supply unit. When the power supply voltage is not supplied from the first power supply unit, the power supply voltage is supplied from the second power supply unit to the second voltage terminal. Therefore, even if the power supply voltage is not supplied from the first power supply unit, the first storage means. Since the power supply voltage for maintaining the data stored in the second power supply unit is supplied from the second power supply unit, it is possible to prevent a problem from occurring in the stored contents of the first storage means.
また、本発明に係る遊技機は、第２電源供給部がハーネスを介して第２電圧端子に接続されるため、制御部と第２電源供給部とを別々の基板によって構成することができる。したがって、本発明に係る遊技機は、第１記憶手段に記憶されたデータを維持するための電源電圧を別々の基板から供給させることができるため、制御部が実装された基板の回路を変更することなく、遊技機の機器仕様に応じて第２電源供給部の蓄電容量を変更することができる。このため、本発明の実施の形態に係る遊技機１は、機器仕様の異なる遊技機であっても制御部が実装された基板を共通で使用することができる。
Further, in the gaming machine according to the present invention, since the second power supply unit is connected to the second voltage terminal via the harness, the control unit and the second power supply unit can be configured by separate boards. Therefore, since the gaming machine according to the present invention can supply the power supply voltage for maintaining the data stored in the first storage means from different boards, the circuit of the board on which the control unit is mounted is changed. Without this, the storage capacity of the second power supply unit can be changed according to the device specifications of the gaming machine. Therefore, in the
また、本発明に係る遊技機は、第１記憶手段に記憶されたデータを維持するための電源電圧が異常電圧となった場合には、第２フィルタ素子によって異常電圧をグランドに誘導するため、第１記憶手段の記憶内容に不具合が発生することを防止することができる。 Further, in the gaming machine according to the present invention, when the power supply voltage for maintaining the data stored in the first storage means becomes an abnormal voltage, the abnormal voltage is induced to the ground by the second filter element. It is possible to prevent a problem from occurring in the stored contents of the first storage means.
なお、本発明に係る遊技機において、
前記第１フィルタ素子は、電荷を蓄積及び放出する受動素子により構成され、
前記第２フィルタ素子は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成されてもよい。
In the gaming machine according to the present invention,
The first filter element is composed of a passive element that stores and discharges electric charges.
The second filter element may be composed of a non-linear resistance element whose resistance value changes depending on the applied voltage.
この構成により、本発明に係る遊技機は、第１記憶手段に記憶されたデータを維持するための電源電圧のノイズ成分を第１フィルタ素子によって除去することができ、第１記憶手段に記憶されたデータを維持するための電源電圧が異常電圧となった場合には、第２フィルタ素子によって異常電圧をグランドに誘導することができる。 With this configuration, the gaming machine according to the present invention can remove the noise component of the power supply voltage for maintaining the data stored in the first storage means by the first filter element, and is stored in the first storage means. When the power supply voltage for maintaining the collected data becomes an abnormal voltage, the abnormal voltage can be induced to the ground by the second filter element.
本発明によれば、記憶手段の記憶内容に不具合が発生することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing a defect in the stored contents of the storage means.
＜要旨３＞
要旨１と同様な課題を解決するため、本発明に係る遊技機は、
遊技の進行に関する制御を実行する制御部（マイクロプロセッサ９４）と、
前記制御部の電源を管理するための電源管理部（電源管理ＩＣ１１２）と、
前記制御部及び前記電源管理部に電源電圧を供給するための第１電源供給部（電源回路１１１）と、
前記第１電源供給部から電源電圧が供給されない状態であっても前記制御部に電源電圧を供給する第２電源供給部（電解コンデンサＢ１）と、
前記第２電源供給部と前記制御部との間に配置され、前記第２電源供給部から供給された電源電圧を規制するための電源規制手段と、を備え、
前記制御部は、
演算処理を行う演算処理手段（メインＣＰＵ）と、
前記演算処理手段がデータの読み書きを行う第１記憶手段（メインＲＡＭ）と、
前記演算処理手段が制御を行うためのデータが記憶された第２記憶手段（メインＲＯＭ）と、
前記第１電源供給部からの電源電圧の供給を受け付けるための第１電圧端子（ＶＣＣ）と、
前記第１記憶手段に記憶されたデータを維持するための電源電圧の供給を受け付けるための第２電圧端子（ＶＢＢ）と、を有し、
前記電源規制手段は、前記第２電圧端子とグランドとの間に設けられたフィルタ素子（Ｚ１）を有し、
前記第１電源供給部は、ハーネスを介することなく前記第１電圧端子及び前記第２電圧端子に接続され、
前記第２電源供給部は、ハーネスを介して前記第２電圧端子に接続され、
前記フィルタ素子は、異常電圧をグランドに誘導する
構成を有している。
<
In order to solve the same problems as in
A control unit (microprocessor 94) that executes control regarding the progress of the game, and
A power supply management unit (power supply management IC 112) for managing the power supply of the control unit, and
A first power supply unit (power supply circuit 111) for supplying a power supply voltage to the control unit and the power supply management unit,
A second power supply unit (electrolytic capacitor B1) that supplies a power supply voltage to the control unit even when the power supply voltage is not supplied from the first power supply unit.
A power supply regulating means, which is arranged between the second power supply unit and the control unit and for regulating the power supply voltage supplied from the second power supply unit, is provided.
The control unit
Arithmetic processing means (main CPU) that performs arithmetic processing,
A first storage means (main RAM) in which the arithmetic processing means reads and writes data, and
A second storage means (main ROM) in which data for controlling by the arithmetic processing means is stored, and
The first voltage terminal (VCC) for receiving the supply of the power supply voltage from the first power supply unit, and
It has a second voltage terminal (VBB) for receiving a supply of a power supply voltage for maintaining the data stored in the first storage means, and has.
The power supply regulating means has a filter element (Z1) provided between the second voltage terminal and the ground.
The first power supply unit is connected to the first voltage terminal and the second voltage terminal without using a harness.
The second power supply unit is connected to the second voltage terminal via a harness, and is connected to the second voltage terminal.
The filter element has a configuration for inducing an abnormal voltage to ground.
この構成により、本発明に係る遊技機は、第１電源供給部から電源電圧が供給されている場合は、第２電圧端子及び第２電源供給部に電源電圧を供給し、第１電源供給部から電源電圧が供給されていない場合には、第２電源供給部から第２電圧端子に電源電圧を供給するため、第１電源供給部から電源電圧が供給されなくなったとしても、第１記憶手段に記憶されたデータを維持するための電源電圧が第２電源供給部から供給されるため、第１記憶手段の記憶内容に不具合が発生することを防止することができる。 With this configuration, the gaming machine according to the present invention supplies the power supply voltage to the second voltage terminal and the second power supply unit when the power supply voltage is supplied from the first power supply unit, and the first power supply unit. When the power supply voltage is not supplied from the first power supply unit, the power supply voltage is supplied from the second power supply unit to the second voltage terminal. Therefore, even if the power supply voltage is not supplied from the first power supply unit, the first storage means. Since the power supply voltage for maintaining the data stored in the second power supply unit is supplied from the second power supply unit, it is possible to prevent a problem from occurring in the stored contents of the first storage means.
また、本発明に係る遊技機において、第２電源供給部は、ハーネスを介して第２電圧端子に接続されるため、制御部と第２電源供給部とを別々の基板によって構成することができる。したがって、本発明に係る遊技機は、第１記憶手段に記憶されたデータを維持するための電源電圧を別々の基板から供給させることができるため、制御部が実装された基板の回路を変更することなく、遊技機の機器仕様に応じて第２電源供給部の蓄電容量を変更することができる。このため、本発明の実施の形態に係る遊技機１は、機器仕様の異なる遊技機であっても制御部が実装された基板を共通で使用することができる。
Further, in the gaming machine according to the present invention, since the second power supply unit is connected to the second voltage terminal via the harness, the control unit and the second power supply unit can be configured by separate boards. .. Therefore, since the gaming machine according to the present invention can supply the power supply voltage for maintaining the data stored in the first storage means from different boards, the circuit of the board on which the control unit is mounted is changed. Without this, the storage capacity of the second power supply unit can be changed according to the device specifications of the gaming machine. Therefore, in the
また、本発明に係る遊技機は、第１記憶手段に記憶されたデータを維持するための電源電圧が異常電圧となった場合には、第２フィルタ素子によって異常電圧をグランドに誘導するため、第１記憶手段の記憶内容に不具合が発生することを防止することができる。 Further, in the gaming machine according to the present invention, when the power supply voltage for maintaining the data stored in the first storage means becomes an abnormal voltage, the abnormal voltage is induced to the ground by the second filter element. It is possible to prevent a problem from occurring in the stored contents of the first storage means.
なお、本発明に係る遊技機において、
前記フィルタ素子は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成されてもよい。
In the gaming machine according to the present invention,
The filter element may be composed of a non-linear resistance element whose resistance value changes depending on the applied voltage.
この構成により、本発明に係る遊技機は、第１記憶手段に記憶されたデータを維持するための電源電圧が異常電圧となった場合には、フィルタ素子によって異常電圧をグランドに誘導することができる。 With this configuration, the gaming machine according to the present invention can induce the abnormal voltage to ground by the filter element when the power supply voltage for maintaining the data stored in the first storage means becomes an abnormal voltage. can.
本発明によれば、記憶手段の記憶内容に不具合が発生することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing a defect in the stored contents of the storage means.
＜要旨４＞
要旨１と同様な課題を解決するため、本発明に係る遊技機は、
遊技の進行に関する制御を実行する制御部（マイクロプロセッサ９４）と、
前記制御部の電源を管理するための電源管理部（電源管理ＩＣ１１２）と、
前記制御部及び前記電源管理部に電源電圧を供給するための第１電源供給部（電源回路１１１）と、
前記第１電源供給部から電源電圧が供給されない状態であっても前記制御部に電源電圧を供給する第２電源供給部（電解コンデンサＢ１）と、
前記第２電源供給部と前記制御部との間に配置され、前記第２電源供給部から供給された電源電圧を規制するための電源規制手段と、を備え、
前記制御部は、
演算処理を行う演算処理手段（メインＣＰＵ）と、
前記演算処理手段がデータの読み書きを行う第１記憶手段（メインＲＡＭ）と、
前記演算処理手段が制御を行うためのデータが記憶された第２記憶手段（メインＲＯＭ）と、
前記第１電源供給部からの電源電圧の供給を受け付けるための第１電圧端子（ＶＣＣ）と、
前記第１記憶手段に記憶されたデータを維持するための電源電圧の供給を受け付けるための第２電圧端子（ＶＢＢ）と、を有し、
前記電源規制手段は、
前記第１電圧端子と前記第２電圧端子との間に設けられ、金属と半導体とが接合することによって生じるショットキー障壁を有して構成された整流作用素子（Ｄ１）と、
前記第２電圧端子とグランドとの間に設けられ、電荷を蓄積及び放出する受動素子により構成された第１フィルタ素子（Ｃ１）と、
前記第２電圧端子とグランドとの間に設けられ、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成された第２フィルタ素子（Ｚ１）と、を有し、
前記電源規制手段は、
前記第１電源供給部から電源電圧が供給されている場合は、前記第２電圧端子及び前記第２電源供給部に電源電圧を供給し、
前記第１電源供給部から電源電圧が供給されていない場合には、前記第２電源供給部から前記第２電圧端子に電源電圧を供給するが、前記第１電圧端子には前記ショットキー障壁により電源電圧を供給することなく、
前記第２フィルタ素子は、異常電圧が発生した場合には、異常電圧により発生した電荷をグランドに誘導する構成を有している。
<
In order to solve the same problems as in
A control unit (microprocessor 94) that executes control regarding the progress of the game, and
A power supply management unit (power supply management IC 112) for managing the power supply of the control unit, and
A first power supply unit (power supply circuit 111) for supplying a power supply voltage to the control unit and the power supply management unit,
A second power supply unit (electrolytic capacitor B1) that supplies a power supply voltage to the control unit even when the power supply voltage is not supplied from the first power supply unit.
A power supply regulating means, which is arranged between the second power supply unit and the control unit and for regulating the power supply voltage supplied from the second power supply unit, is provided.
The control unit
Arithmetic processing means (main CPU) that performs arithmetic processing,
A first storage means (main RAM) in which the arithmetic processing means reads and writes data, and
A second storage means (main ROM) in which data for controlling by the arithmetic processing means is stored, and
The first voltage terminal (VCC) for receiving the supply of the power supply voltage from the first power supply unit, and
It has a second voltage terminal (VBB) for receiving a supply of a power supply voltage for maintaining the data stored in the first storage means, and has.
The power supply regulating means is
A rectifying element (D1) provided between the first voltage terminal and the second voltage terminal and having a Schottky barrier generated by joining a metal and a semiconductor, and a rectifying element (D1).
A first filter element (C1) provided between the second voltage terminal and the ground and composed of a passive element for accumulating and discharging electric charges.
It has a second filter element (Z1) provided between the second voltage terminal and ground and configured by a non-linear resistance element whose resistance value changes depending on an applied voltage.
The power supply regulating means is
When the power supply voltage is supplied from the first power supply unit, the power supply voltage is supplied to the second voltage terminal and the second power supply unit.
When the power supply voltage is not supplied from the first power supply unit, the power supply voltage is supplied from the second power supply unit to the second voltage terminal, but the first voltage terminal is supplied with the power supply voltage by the Schottky barrier. Without supplying power supply voltage
The second filter element has a configuration in which when an abnormal voltage is generated, the electric charge generated by the abnormal voltage is guided to the ground.
この構成により、本発明に係る遊技機は、第１電源供給部から電源電圧が供給されている場合は、第２電圧端子及び第２電源供給部に電源電圧を供給し、第１電源供給部から電源電圧が供給されていない場合には、第２電源供給部から第２電圧端子に電源電圧を供給するため、第１電源供給部から電源電圧が供給されなくなったとしても、第１記憶手段に記憶されたデータを維持するための電源電圧が第２電源供給部から供給されるため、第１記憶手段の記憶内容に不具合が発生することを防止することができる。 With this configuration, the gaming machine according to the present invention supplies the power supply voltage to the second voltage terminal and the second power supply unit when the power supply voltage is supplied from the first power supply unit, and the first power supply unit. When the power supply voltage is not supplied from the first power supply unit, the power supply voltage is supplied from the second power supply unit to the second voltage terminal. Therefore, even if the power supply voltage is not supplied from the first power supply unit, the first storage means. Since the power supply voltage for maintaining the data stored in the second power supply unit is supplied from the second power supply unit, it is possible to prevent a problem from occurring in the stored contents of the first storage means.
また、本発明に係る遊技機は、第１記憶手段に記憶されたデータを維持するための電源電圧が異常電圧となった場合には、第２フィルタ素子によって異常電圧により発生した電荷をグランドに誘導するため、第１記憶手段の記憶内容に不具合が発生することを防止することができる。 Further, in the gaming machine according to the present invention, when the power supply voltage for maintaining the data stored in the first storage means becomes an abnormal voltage, the electric charge generated by the abnormal voltage by the second filter element is set to ground. Since it is guided, it is possible to prevent a problem from occurring in the stored contents of the first storage means.
本発明によれば、記憶手段の記憶内容に不具合が発生することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing a defect in the stored contents of the storage means.
＜要旨５＞
電源基板の電源監視回路のＮＭＩ（Non-Maskable Interrupt）信号ラインにノイズ除去フィルタ回路が設置され、ＣＰＵのＮＭＩ端子に接続されているものが特開２００１－１２０７３７号公報に提案されている。
<
Japanese Patent Application Laid-Open No. 2001-12737 proposes that a noise reduction filter circuit is installed in the NMI (Non-Maskable Interrupt) signal line of the power supply monitoring circuit of the power supply board and is connected to the NMI terminal of the CPU.
このような、従来の遊技機は、ＮＭＩにノイズ除去フィルタが設置されているものの、電源監視ＩＣやリセットＩＣにはノイズ対策がされておらず、これらのＩＣがノイズにより誤動作することで、誤ってリセット信号が発生して遊技機が安定して動作できない不具合が発生するおそれがある。 In such a conventional gaming machine, although a noise reduction filter is installed in the NMI, noise countermeasures are not taken in the power supply monitoring IC and the reset IC, and these ICs malfunction due to noise, resulting in an error. There is a risk that a reset signal will be generated and the gaming machine will not operate stably.
本発明は、このような課題を解決するためになされたもので、安定して動作する遊技機を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a gaming machine that operates stably.
本発明に係る遊技機は、
遊技の進行に関する制御を実行する制御部（マイクロプロセッサ９４）と、
前記制御部の電源を管理するための電源管理部（電源管理ＩＣ１１２）と、
前記制御部及び前記電源管理部に電源電圧を供給するための第１電源供給部（電源回路１１１）と、を備え、
前記電源管理部は、
前記制御部のリセット端子（ＸＳＲＳＴ）に接続されたリセット出力端子（ＲＥＳＥＴ）と、
前記制御部の外部割込端子（ＸＩＮＴ）に接続された割込信号出力端子（ＯＵＴ）と、
前記第１電源供給部から供給される電源電圧に基づいた第１電圧が第１の基準電圧を越えた場合に前記リセット出力端子からリセット信号を出力するリセット出力手段（電源管理ＩＣ１１２）と、
前記第１電源供給部から供給される電源電圧に基づいた第２電圧が第２の基準電圧を下回った場合に割込信号出力端子から割込信号を出力する割込信号出力手段（電源管理ＩＣ１１２）と、
前記第１電圧を監視するための第１電圧ラインに接続された第１電圧監視端子（ＶＳＢ）と、
前記第２電圧を監視するための第２電圧ラインに接続された第２電圧監視端子（ＶＳＣ）と、
前記電源管理部を動作させるために前記第１電圧ラインに接続された電源端子（ＶＣＣ）と、
前記電源管理部を動作させるためにグランドラインに接続されたグランド端子（ＧＮＤ）と、
前記電源端子と前記グランド端子との間に設けられた第１フィルタ素子（Ｃ２）及び、第２フィルタ素子（Ｚ２）と、を有し、
前記第１フィルタ素子は、前記第１電圧ラインのノイズ成分を電荷として蓄積し、
前記第２フィルタ素子は、異常電圧を前記グランドラインに誘導することによって、前記第１電圧ラインに異常電圧が発生した場合に、前記電源管理部に前記リセット出力端子から前記リセット信号を出力させない
構成を有している。
The gaming machine according to the present invention
A control unit (microprocessor 94) that executes control regarding the progress of the game, and
A power supply management unit (power supply management IC 112) for managing the power supply of the control unit, and
A first power supply unit (power supply circuit 111) for supplying a power supply voltage to the control unit and the power supply management unit is provided.
The power management unit
A reset output terminal (RESET) connected to the reset terminal (XSRST) of the control unit, and
An interrupt signal output terminal (OUT) connected to an external interrupt terminal (XINT) of the control unit,
A reset output means (power management IC 112) that outputs a reset signal from the reset output terminal when the first voltage based on the power supply voltage supplied from the first power supply unit exceeds the first reference voltage.
An interrupt signal output means (power management IC 112) that outputs an interrupt signal from the interrupt signal output terminal when the second voltage based on the power supply voltage supplied from the first power supply unit falls below the second reference voltage. )When,
A first voltage monitoring terminal (VSB) connected to the first voltage line for monitoring the first voltage, and
A second voltage monitoring terminal (VSC) connected to the second voltage line for monitoring the second voltage, and
A power supply terminal (VCC) connected to the first voltage line for operating the power supply management unit, and
A ground terminal (GND) connected to the ground line to operate the power management unit, and
It has a first filter element (C2) and a second filter element (Z2) provided between the power supply terminal and the ground terminal.
The first filter element accumulates the noise component of the first voltage line as an electric charge.
The second filter element is configured to induce the abnormal voltage to the ground line so that the power supply management unit does not output the reset signal from the reset output terminal when an abnormal voltage is generated in the first voltage line. have.
この構成により、本発明に係る遊技機は、電源管理部を動作させるための電源電圧のノイズ成分を第１フィルタ素子によって除去し、電源管理部を動作させるための電源電圧が異常電圧となった場合には、第２フィルタ素子によって異常電圧をグランドに誘導するため、電源管理部が誤動作してリセット出力端子からリセット信号を出力することを防止する。したがって、本発明に係る遊技機は、安定して動作する。 With this configuration, in the gaming machine according to the present invention, the noise component of the power supply voltage for operating the power supply management unit is removed by the first filter element, and the power supply voltage for operating the power supply management unit becomes an abnormal voltage. In this case, since the abnormal voltage is induced to the ground by the second filter element, it is prevented that the power supply management unit malfunctions and outputs a reset signal from the reset output terminal. Therefore, the gaming machine according to the present invention operates stably.
なお、本発明に係る遊技機において、
前記第１フィルタ素子は、電荷を蓄積及び放出する受動素子により構成され、
前記第２フィルタ素子は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成されてもよい。
In the gaming machine according to the present invention,
The first filter element is composed of a passive element that stores and discharges electric charges.
The second filter element may be composed of a non-linear resistance element whose resistance value changes depending on the applied voltage.
この構成により、本発明に係る遊技機は、電源管理部を動作させるための電圧のノイズ成分を第１フィルタ素子によって除去することができ、電源管理部を動作させるための電圧が異常電圧となった場合には、第２フィルタ素子によって異常電圧をグランドに誘導することができる。 With this configuration, in the gaming machine according to the present invention, the noise component of the voltage for operating the power supply management unit can be removed by the first filter element, and the voltage for operating the power supply management unit becomes an abnormal voltage. In that case, the abnormal voltage can be induced to the ground by the second filter element.
本発明によれば、安定して動作する遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine that operates stably.
＜要旨６＞
要旨５と同様な課題を解決するため、本発明に係る遊技機は、
遊技の進行に関する制御を実行する制御部（マイクロプロセッサ９４）と、
前記制御部の電源を管理するための電源管理部（電源管理ＩＣ１１２）と、
前記制御部及び前記電源管理部に電源電圧を供給するための第１電源供給部（電源回路１１１）と、を備え、
前記電源管理部は、
前記制御部のリセット端子（ＸＳＲＳＴ）に接続されたリセット出力端子（ＲＥＳＥＴ）と、
前記制御部の外部割込端子（ＸＩＮＴ）に接続された割込信号出力端子（ＯＵＴ）と、
前記第１電源供給部から供給される電源電圧に基づいた第１電圧が第１の基準電圧を越えた場合に前記リセット出力端子からリセット信号を出力するリセット出力手段（電源管理ＩＣ１１２）と、
前記第１電源供給部から供給される電源電圧に基づいた第２電圧が第２の基準電圧を下回った場合に割込信号出力端子から割込信号を出力する割込信号出力手段（電源管理ＩＣ１１２）と、
前記第１電圧を監視するための第１電圧ラインに接続された第１電圧監視端子（ＶＳＢ）と、
前記第２電圧を監視するための第２電圧ラインに接続された第２電圧監視端子（ＶＳＣ）と、
前記電源管理部を動作させるために前記第１電圧ラインに接続された電源端子（ＶＣＣ）と、
前記電源管理部を動作させるためにグランドラインに接続されたグランド端子（ＧＮＤ）と、
前記電源端子と前記グランド端子との間に設けられたフィルタ素子（Ｚ２）と、を有し、
前記フィルタ素子は、異常電圧を前記グランドラインに誘導することによって、前記第１電圧ラインに異常電圧が発生した場合に、前記電源管理部に前記リセット出力端子から前記リセット信号を出力させない
構成を有している。
<
In order to solve the same problems as in
A control unit (microprocessor 94) that executes control regarding the progress of the game, and
A power supply management unit (power supply management IC 112) for managing the power supply of the control unit, and
A first power supply unit (power supply circuit 111) for supplying a power supply voltage to the control unit and the power supply management unit is provided.
The power management unit
A reset output terminal (RESET) connected to the reset terminal (XSRST) of the control unit, and
An interrupt signal output terminal (OUT) connected to an external interrupt terminal (XINT) of the control unit,
A reset output means (power management IC 112) that outputs a reset signal from the reset output terminal when the first voltage based on the power supply voltage supplied from the first power supply unit exceeds the first reference voltage.
An interrupt signal output means (power management IC 112) that outputs an interrupt signal from the interrupt signal output terminal when the second voltage based on the power supply voltage supplied from the first power supply unit falls below the second reference voltage. )When,
A first voltage monitoring terminal (VSB) connected to the first voltage line for monitoring the first voltage, and
A second voltage monitoring terminal (VSC) connected to the second voltage line for monitoring the second voltage, and
A power supply terminal (VCC) connected to the first voltage line for operating the power supply management unit, and
A ground terminal (GND) connected to the ground line to operate the power management unit, and
It has a filter element (Z2) provided between the power supply terminal and the ground terminal.
The filter element has a configuration in which the reset signal is not output from the reset output terminal to the power supply management unit when an abnormal voltage is generated in the first voltage line by inducing an abnormal voltage to the ground line. are doing.
この構成により、本発明に係る遊技機は、電源管理部を動作させるための電源電圧が異常電圧となった場合には、フィルタ素子によって異常電圧をグランドに誘導するため、電源管理部が誤動作してリセット出力端子からリセット信号を出力することを防止する。したがって、本発明に係る遊技機は、安定して動作する。 With this configuration, in the gaming machine according to the present invention, when the power supply voltage for operating the power supply management unit becomes an abnormal voltage, the abnormal voltage is guided to the ground by the filter element, so that the power supply management unit malfunctions. To prevent the reset signal from being output from the reset output terminal. Therefore, the gaming machine according to the present invention operates stably.
なお、本発明に係る遊技機において、
前記フィルタ素子は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成されてもよい。
In the gaming machine according to the present invention,
The filter element may be composed of a non-linear resistance element whose resistance value changes depending on the applied voltage.
この構成により、本発明に係る遊技機は、電源管理部を動作させるための電圧が異常電圧となった場合には、フィルタ素子によって異常電圧をグランドに誘導することができる。 With this configuration, the gaming machine according to the present invention can induce the abnormal voltage to ground by the filter element when the voltage for operating the power supply management unit becomes an abnormal voltage.
本発明によれば、安定して動作する遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine that operates stably.
＜要旨７＞
外部集中端子板のフォトリレー回路の出力側に並列で接続されたバリスタでフォトリレー回路内のモスＦＥＴを異常電圧から保護するものが特開２０１５－０１６２５９号公報に提案されている。
<
Japanese Patent Application Laid-Open No. 2015-016259 proposes a varistor connected in parallel to the output side of a photo relay circuit of an external centralized terminal board to protect the moss FET in the photo relay circuit from an abnormal voltage.
このような従来の遊技機は、バリスタを用いて異常電圧から光デバイスを保護することはできても、異常電圧とはならないノイズから光デバイスの動作を保護することができないため、光デバイスが誤動作し、光デバイスから出力される信号の信頼性が低くなってしまうおそれがある。 Such a conventional gaming machine can protect the optical device from an abnormal voltage by using a varistor, but cannot protect the operation of the optical device from noise that does not become an abnormal voltage, so that the optical device malfunctions. However, the reliability of the signal output from the optical device may be lowered.
本発明は、このような課題を解決するためになされたもので、光デバイスから出力される信号の信頼性を向上させることができる遊技機を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a gaming machine capable of improving the reliability of a signal output from an optical device.
本発明に係る遊技機は、
遊技の進行に関する制御を行う制御部（マイクロプロセッサ９４）と、
前記制御部に接続される複数の検知部（ＢＥＴスイッチ６２及びスタートスイッチ６４等）と、
前記制御部と複数の前記検知部とを接続するための接続部（主中継基板５５）と、を備え、
前記接続部は、
複数の前記検知部からの検知信号を入力するための光デバイスよりなる信号入力部（光通信受信用コネクタ１０１）と、
前記信号入力部に接続され前記制御部に検知信号を出力するための信号出力部（ポート入出力ＩＣ１０３）と、
前記信号入力部及び前記信号出力部を動作させるための電源ライン及びグランドラインと、
前記電源ラインのノイズを除去するための３端子を有する第１フィルタ素子（Ｌ２）及び第２フィルタ素子（Ｌ１）と、
前記電源ラインのノイズを除去するための２端子を有する第３フィルタ素子（Ｃ１２）、第４フィルタ素子（Ｃ１３）、及び、第５フィルタ素子（Ｚ１１）と、を有し、
前記信号入力部は、
電源電圧を入力するための電源端子（ＶＣＣ）及びグランド端子（ＧＮＤ）と、
前記信号出力部に入力した検知信号を出力するための出力端子（ＶＯ）と、を有し、
前記第１フィルタ素子及び前記第２フィルタ素子は、第１端子、第２端子及び第３端子を有し、
前記第３フィルタ素子、前記第４フィルタ素子、及び、前記第５フィルタ素子は、第１端子及び第２端子を有し、
前記信号入力部の前記電源端子は、前記第１フィルタ素子の前記第１端子に接続され、
前記第１フィルタ素子の前記第２端子は、前記第２フィルタ素子の前記第１端子に接続され、
前記第２フィルタ素子の前記第２端子と、前記第３フィルタ素子の前記第１端子と、前記第４フィルタ素子の前記第１端子と、前記第５フィルタ素子の前記第１端子とは、前記電源ラインに接続され、
前記第１フィルタ素子の前記第３端子と、前記第２フィルタ素子の前記第３端子と、前記第３フィルタ素子の前記第２端子と、前記第４フィルタ素子の前記第２端子と、前記第５フィルタ素子の前記第２端子とは、前記グランドラインに接続されている
構成を有している。
The gaming machine according to the present invention
A control unit (microprocessor 94) that controls the progress of the game, and
A plurality of detection units (
A connection unit (main relay board 55) for connecting the control unit and the plurality of detection units is provided.
The connection part is
A signal input unit (optical communication reception connector 101) composed of an optical device for inputting detection signals from the plurality of detection units, and
A signal output unit (port input / output IC 103) connected to the signal input unit and for outputting a detection signal to the control unit,
A power supply line and a ground line for operating the signal input unit and the signal output unit, and
A first filter element (L2) and a second filter element (L1) having three terminals for removing noise from the power supply line,
It has a third filter element (C12), a fourth filter element (C13), and a fifth filter element (Z11) having two terminals for removing noise from the power supply line.
The signal input unit is
Power supply terminal (VCC) and ground terminal (GND) for inputting power supply voltage,
It has an output terminal (VO) for outputting the detection signal input to the signal output unit.
The first filter element and the second filter element have a first terminal, a second terminal, and a third terminal.
The third filter element, the fourth filter element, and the fifth filter element have a first terminal and a second terminal.
The power supply terminal of the signal input unit is connected to the first terminal of the first filter element.
The second terminal of the first filter element is connected to the first terminal of the second filter element.
The second terminal of the second filter element, the first terminal of the third filter element, the first terminal of the fourth filter element, and the first terminal of the fifth filter element are described above. Connected to the power line,
The third terminal of the first filter element, the third terminal of the second filter element, the second terminal of the third filter element, the second terminal of the fourth filter element, and the first. The second terminal of the 5 filter element has a configuration connected to the ground line.
この構成により、本発明に係る遊技機は、光デバイスの電源電圧のノイズ成分を複数のフィルタ素子により広い周波数帯域にわたって除去することによって、光デバイスが誤動作することを防止するため、光デバイスから出力される信号の信頼性を向上させることができる。 With this configuration, the gaming machine according to the present invention outputs from the optical device in order to prevent the optical device from malfunctioning by removing the noise component of the power supply voltage of the optical device over a wide frequency band by a plurality of filter elements. The reliability of the resulting signal can be improved.
なお、本発明に係る遊技機において、
前記第１フィルタ素子及び前記第２フィルタ素子は、２つのフェライトとコンデンサが結合されることで構成され、
前記第５フィルタ素子は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成されていてもよい。
In the gaming machine according to the present invention,
The first filter element and the second filter element are configured by coupling two ferrites and a capacitor.
The fifth filter element may be composed of a non-linear resistance element whose resistance value changes depending on the applied voltage.
この構成により、本発明に係る遊技機は、各第１フィルタ素子及び第２フィルタ素子の２つのフェライトが共振抑制部品として機能するため、第３フィルタ素子及び第４フィルタ素子との間の反共振を抑制することができ、信号入力部を動作させるための電圧が異常電圧となった場合には、第５フィルタ素子によって異常電圧をグランドに誘導することができる。 With this configuration, in the gaming machine according to the present invention, since the two ferrites of each of the first filter element and the second filter element function as resonance suppression components, the antiresonance between the third filter element and the fourth filter element When the voltage for operating the signal input unit becomes an abnormal voltage, the abnormal voltage can be induced to the ground by the fifth filter element.
本発明によれば、光デバイスから出力される信号の信頼性を向上させることができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of improving the reliability of a signal output from an optical device.
＜要旨８＞
要旨７と同様な課題を解決するため、本発明に係る遊技機は、
遊技の進行に関する制御を行う制御部（マイクロプロセッサ９４）と、
前記制御部に接続される複数の検知部（ＢＥＴスイッチ６２及びスタートスイッチ６４等）と、
前記制御部と複数の前記検知部とを接続するための接続部（主中継基板５５）と、を備え、
前記接続部は、
複数の前記検知部からの検知信号を入力するための光デバイスよりなる信号入力部（光通信受信用コネクタ１０１）と、
前記信号入力部に接続され前記制御部に検知信号を出力するための信号出力部（ポート入出力ＩＣ１０３）と、
前記信号入力部及び前記信号出力部を動作させるための電源ライン及びグランドラインと、
前記電源ラインのノイズを除去するための３端子を有する第１フィルタ素子（Ｌ２）及び第２フィルタ素子（Ｌ１）と、
前記電源ラインのノイズを除去するための２端子を有する第３フィルタ素子（Ｃ１２）、第４フィルタ素子（Ｃ１３）、及び、第５フィルタ素子（Ｚ１１）と、を有し、
前記信号入力部は、
電源電圧を入力するための電源端子（ＶＣＣ）及びグランド端子（ＧＮＤ）と、
前記信号出力部に入力した検知信号を出力するための出力端子（ＶＯ）と、を有し、
前記信号出力部は、前記信号入力部から出力された検知信号を入力するための入力端子（ＯＰＴ１１）を有し、
前記第１フィルタ素子及び前記第２フィルタ素子は、第１端子、第２端子及び第３端子を有し、
前記第３フィルタ素子、前記第４フィルタ素子、及び、前記第５フィルタ素子は、第１端子及び第２端子を有し、
前記信号入力部の前記電源端子は、前記第１フィルタ素子の前記第１端子に接続され、
前記第１フィルタ素子の前記第２端子は、前記第２フィルタ素子の前記第１端子に接続され、
前記第２フィルタ素子の前記第２端子と、前記第３フィルタ素子の前記第１端子と、前記第４フィルタ素子の前記第１端子と、前記第５フィルタ素子の前記第１端子とは、前記電源ラインに接続され、
前記第１フィルタ素子の前記第３端子と、前記第２フィルタ素子の前記第３端子と、前記第３フィルタ素子の前記第２端子と、前記第４フィルタ素子の前記第２端子と、前記第５フィルタ素子の前記第２端子とは、前記グランドラインに接続され、
前記信号入力部の出力端子と前記信号出力部の入力端子とを接続する信号ラインには、前記信号ラインのノイズを除去するための第６フィルタ素子（Ｌ１）が設けられている
構成を有している。
<
In order to solve the same problems as in
A control unit (microprocessor 94) that controls the progress of the game, and
A plurality of detection units (
A connection unit (main relay board 55) for connecting the control unit and the plurality of detection units is provided.
The connection part is
A signal input unit (optical communication reception connector 101) composed of an optical device for inputting detection signals from the plurality of detection units, and
A signal output unit (port input / output IC 103) connected to the signal input unit and for outputting a detection signal to the control unit,
A power supply line and a ground line for operating the signal input unit and the signal output unit, and
A first filter element (L2) and a second filter element (L1) having three terminals for removing noise from the power supply line,
It has a third filter element (C12), a fourth filter element (C13), and a fifth filter element (Z11) having two terminals for removing noise from the power supply line.
The signal input unit is
Power supply terminal (VCC) and ground terminal (GND) for inputting power supply voltage,
It has an output terminal (VO) for outputting the detection signal input to the signal output unit.
The signal output unit has an input terminal (OPT11) for inputting a detection signal output from the signal input unit.
The first filter element and the second filter element have a first terminal, a second terminal, and a third terminal.
The third filter element, the fourth filter element, and the fifth filter element have a first terminal and a second terminal.
The power supply terminal of the signal input unit is connected to the first terminal of the first filter element.
The second terminal of the first filter element is connected to the first terminal of the second filter element.
The second terminal of the second filter element, the first terminal of the third filter element, the first terminal of the fourth filter element, and the first terminal of the fifth filter element are described above. Connected to the power line,
The third terminal of the first filter element, the third terminal of the second filter element, the second terminal of the third filter element, the second terminal of the fourth filter element, and the first. The second terminal of the 5 filter element is connected to the ground line and is connected to the ground line.
The signal line connecting the output terminal of the signal input unit and the input terminal of the signal output unit has a configuration in which a sixth filter element (L1) for removing noise from the signal line is provided. ing.
この構成により、本発明に係る遊技機は、光デバイスの電源電圧のノイズ成分を複数のフィルタ素子により広い周波数帯域にわたって除去することによって、光デバイスが誤動作することを防止するため、光デバイスから出力される信号の信頼性を向上させることができる。 With this configuration, the gaming machine according to the present invention outputs from the optical device in order to prevent the optical device from malfunctioning by removing the noise component of the power supply voltage of the optical device over a wide frequency band by a plurality of filter elements. The reliability of the resulting signal can be improved.
また、本発明に係る遊技機は、光デバイスから出力された検知信号のノイズを第６フィルタ素子により除去するため、光デバイスから出力される信号の信頼性を向上させることができる。 Further, since the gaming machine according to the present invention removes the noise of the detection signal output from the optical device by the sixth filter element, the reliability of the signal output from the optical device can be improved.
なお、本発明に係る遊技機において、
前記第１フィルタ素子及び前記第２フィルタ素子は、２つのフェライトとコンデンサが結合されることで構成され、
前記第５フィルタ素子は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成され、
前記第６フィルタ素子は、フェライトにより構成されていてもよい。
In the gaming machine according to the present invention,
The first filter element and the second filter element are configured by coupling two ferrites and a capacitor.
The fifth filter element is composed of a non-linear resistance element whose resistance value changes depending on the applied voltage.
The sixth filter element may be made of ferrite.
この構成により、本発明に係る遊技機は、各第１フィルタ素子及び第２フィルタ素子の２つのフェライトが共振抑制部品として機能するため、第３フィルタ素子及び第４フィルタ素子との間の反共振を抑制することができ、信号入力部を動作させるための電圧が異常電圧となった場合には、第５フィルタ素子によって異常電圧をグランドに誘導することができる。また、本発明に係る遊技機は、光デバイスから出力された検知信号のノイズをフェライトにより除去することができる。 With this configuration, in the gaming machine according to the present invention, since the two ferrites of each of the first filter element and the second filter element function as resonance suppression components, the antiresonance between the third filter element and the fourth filter element When the voltage for operating the signal input unit becomes an abnormal voltage, the abnormal voltage can be induced to the ground by the fifth filter element. Further, the gaming machine according to the present invention can remove the noise of the detection signal output from the optical device by ferrite.
本発明によれば、光デバイスから出力される信号の信頼性を向上させることができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of improving the reliability of a signal output from an optical device.
＜要旨９＞
要旨７と同様な課題を解決するため、本発明に係る遊技機は、
遊技の進行に関する制御を行う制御部（マイクロプロセッサ９４）と、
前記制御部に接続される複数の検知部（ＢＥＴスイッチ６２及びスタートスイッチ６４等）と、
前記制御部と複数の前記検知部とを接続するための接続部（主中継基板５５）と、を備え、
前記接続部は、
複数の前記検知部からの検知信号を入力するための光デバイスよりなる信号入力部（光通信受信用コネクタ１０１）と、
前記信号入力部に接続され前記制御部に検知信号を出力するための信号出力部（ポート入出力ＩＣ１０３）と、
前記信号入力部及び前記信号出力部を動作させるための電源ライン及びグランドラインと、
前記電源ラインのノイズを除去するための３端子を有する第１フィルタ素子（Ｌ２）及び第２フィルタ素子（Ｌ１）と、
前記電源ラインのノイズを除去するための２端子を有する第３フィルタ素子（Ｚ１１）を有し、
前記信号入力部は、
電源電圧を入力するための電源端子（ＶＣＣ）を有し、
前記第１フィルタ素子及び前記第２フィルタ素子は、第１端子、第２端子及び第３端子を有し、
前記第３フィルタ素子は、第１端子及び第２端子を有し、
前記信号入力部の前記電源端子は、前記第１フィルタ素子の前記第１端子に接続され、
前記第１フィルタ素子の前記第２端子は、前記第２フィルタ素子の前記第１端子に接続され、
前記第２フィルタ素子の前記第２端子と、前記第３フィルタ素子の前記第１端子とは、前記電源ラインに接続され、
前記第１フィルタ素子の前記第３端子と、前記第２フィルタ素子の前記第３端子と、前記第３フィルタ素子の前記第２端子とは、前記グランドラインに接続されている
構成を有している。
<
In order to solve the same problems as in
A control unit (microprocessor 94) that controls the progress of the game, and
A plurality of detection units (
A connection unit (main relay board 55) for connecting the control unit and the plurality of detection units is provided.
The connection part is
A signal input unit (optical communication reception connector 101) composed of an optical device for inputting detection signals from the plurality of detection units, and
A signal output unit (port input / output IC 103) connected to the signal input unit and for outputting a detection signal to the control unit,
A power supply line and a ground line for operating the signal input unit and the signal output unit, and
A first filter element (L2) and a second filter element (L1) having three terminals for removing noise from the power supply line,
It has a third filter element (Z11) having two terminals for removing noise from the power supply line, and has a third filter element (Z11).
The signal input unit is
Has a power supply terminal (VCC) for inputting power supply voltage,
The first filter element and the second filter element have a first terminal, a second terminal, and a third terminal.
The third filter element has a first terminal and a second terminal.
The power supply terminal of the signal input unit is connected to the first terminal of the first filter element.
The second terminal of the first filter element is connected to the first terminal of the second filter element.
The second terminal of the second filter element and the first terminal of the third filter element are connected to the power supply line.
The third terminal of the first filter element, the third terminal of the second filter element, and the second terminal of the third filter element have a configuration in which they are connected to the ground line. There is.
この構成により、本発明に係る遊技機は、光デバイスの電源電圧のノイズ成分を複数のフィルタ素子により広い周波数帯域にわたって除去することによって、光デバイスが誤動作することを防止するため、光デバイスから出力される信号の信頼性を向上させることができる。 With this configuration, the gaming machine according to the present invention outputs from the optical device in order to prevent the optical device from malfunctioning by removing the noise component of the power supply voltage of the optical device over a wide frequency band by a plurality of filter elements. The reliability of the resulting signal can be improved.
なお、本発明に係る遊技機において、
前記第１フィルタ素子及び前記第２フィルタ素子は、２つのフェライトとコンデンサが結合されることで構成され、
前記第３フィルタ素子は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成されていてもよい。
In the gaming machine according to the present invention,
The first filter element and the second filter element are configured by coupling two ferrites and a capacitor.
The third filter element may be composed of a non-linear resistance element whose resistance value changes depending on the applied voltage.
この構成により、本発明に係る遊技機は、各第１フィルタ素子及び第２フィルタ素子の２つのフェライトが共振抑制部品として機能するため、第１フィルタ素子及び第２フィルタ素子間の反共振を抑制することができ、信号入力部を動作させるための電圧が異常電圧となった場合には、第３フィルタ素子によって異常電圧をグランドに誘導することができる。 With this configuration, in the gaming machine according to the present invention, since the two ferrites of each of the first filter element and the second filter element function as resonance suppression components, antiresonance between the first filter element and the second filter element is suppressed. When the voltage for operating the signal input unit becomes an abnormal voltage, the abnormal voltage can be induced to the ground by the third filter element.
本発明によれば、光デバイスから出力される信号の信頼性を向上させることができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of improving the reliability of a signal output from an optical device.
＜要旨１０＞
要旨７と同様な課題を解決するため、本発明に係る遊技機は、
遊技の進行に関する制御を行う制御部（マイクロプロセッサ９４）と、
前記制御部に接続される複数の検知部（ＢＥＴスイッチ６２及びスタートスイッチ６４等）と、
前記制御部と複数の前記検知部とを接続するための接続部（主中継基板５５）と、を備え、
前記接続部は、
複数の前記検知部からの検知信号を入力するための光デバイスよりなる信号入力部（光通信受信用コネクタ１０１）と、
前記信号入力部に接続され前記制御部に検知信号を出力するための信号出力部（ポート入出力ＩＣ１０３）と、
前記信号入力部及び前記信号出力部を動作させるための電源ライン及びグランドラインと、
前記電源ラインのノイズを除去するための３端子を有する第１フィルタ素子（Ｌ２）及び第２フィルタ素子（Ｌ１）と、
前記電源ラインのノイズを除去するための２端子を有する第３フィルタ素子（Ｃ１２）、第４フィルタ素子（Ｃ１３）、及び、第５フィルタ素子（Ｚ１１）と、
前記信号入力部に電源電圧を供給するための第１電源供給部（５Ｖ）と、
前記第１電源供給部から電源電圧が供給されない状態であっても前記信号入力部に電源電圧を供給する第２電源供給部（ＣＰ１）と、を有し、
前記信号入力部は、
電源電圧を入力するための電源端子（ＶＣＣ）及びグランド端子（ＧＮＤ）と、
前記信号出力部に入力した検知信号を出力するための出力端子（ＶＯ）と、を有し、
前記第１フィルタ素子及び前記第２フィルタ素子は、第１端子、第２端子及び第３端子を有し、
前記第３フィルタ素子、前記第４フィルタ素子、及び、前記第５フィルタ素子は、第１端子及び第２端子を有し、
前記信号入力部の前記電源端子は、前記第１フィルタ素子の前記第１端子に接続され、
前記第１フィルタ素子の前記第２端子は、前記第２フィルタ素子の前記第１端子に接続され、
前記第２フィルタ素子の前記第２端子と、前記第３フィルタ素子の前記第１端子と、前記第４フィルタ素子の前記第１端子と、前記第５フィルタ素子の前記第１端子とは、前記電源ラインに接続され、
前記第１フィルタ素子の前記第３端子と、前記第２フィルタ素子の前記第３端子と、前記第３フィルタ素子の前記第２端子と、前記第４フィルタ素子の前記第２端子と、前記第５フィルタ素子の前記第２端子とは、前記グランドラインに接続されている
構成を有している。
<
In order to solve the same problems as in
A control unit (microprocessor 94) that controls the progress of the game, and
A plurality of detection units (
A connection unit (main relay board 55) for connecting the control unit and the plurality of detection units is provided.
The connection part is
A signal input unit (optical communication reception connector 101) composed of an optical device for inputting detection signals from the plurality of detection units, and
A signal output unit (port input / output IC 103) connected to the signal input unit and for outputting a detection signal to the control unit,
A power supply line and a ground line for operating the signal input unit and the signal output unit, and
A first filter element (L2) and a second filter element (L1) having three terminals for removing noise from the power supply line,
A third filter element (C12), a fourth filter element (C13), and a fifth filter element (Z11) having two terminals for removing noise from the power supply line.
A first power supply unit (5V) for supplying a power supply voltage to the signal input unit, and
It has a second power supply unit (CP1) that supplies a power supply voltage to the signal input unit even when the power supply voltage is not supplied from the first power supply unit.
The signal input unit is
Power supply terminal (VCC) and ground terminal (GND) for inputting power supply voltage,
It has an output terminal (VO) for outputting the detection signal input to the signal output unit.
The first filter element and the second filter element have a first terminal, a second terminal, and a third terminal.
The third filter element, the fourth filter element, and the fifth filter element have a first terminal and a second terminal.
The power supply terminal of the signal input unit is connected to the first terminal of the first filter element.
The second terminal of the first filter element is connected to the first terminal of the second filter element.
The second terminal of the second filter element, the first terminal of the third filter element, the first terminal of the fourth filter element, and the first terminal of the fifth filter element are described above. Connected to the power line,
The third terminal of the first filter element, the third terminal of the second filter element, the second terminal of the third filter element, the second terminal of the fourth filter element, and the first. The second terminal of the 5 filter element has a configuration connected to the ground line.
この構成により、本発明に係る遊技機は、光デバイスの電源電圧のノイズ成分を複数のフィルタ素子により広い周波数帯域にわたって除去することによって、光デバイスが誤動作することを防止するため、光デバイスから出力される信号の信頼性を向上させることができる。 With this configuration, the gaming machine according to the present invention outputs from the optical device in order to prevent the optical device from malfunctioning by removing the noise component of the power supply voltage of the optical device over a wide frequency band by a plurality of filter elements. The reliability of the resulting signal can be improved.
また、本発明に係る遊技機は、第１電源供給部から電源電圧が供給されない状態であっても信号入力部に電源電圧を供給する第２電源供給部を有することにより、第１電源供給部から電源電圧が供給されなくなった場合に、信号入力部の動作を安定して終了させることができる。 Further, the gaming machine according to the present invention has a first power supply unit by having a second power supply unit that supplies the power supply voltage to the signal input unit even when the power supply voltage is not supplied from the first power supply unit. When the power supply voltage is no longer supplied from the signal input unit, the operation of the signal input unit can be stably terminated.
なお、本発明に係る遊技機において、
前記第１フィルタ素子及び前記第２フィルタ素子は、２つのフェライトとコンデンサが結合されることで構成され、
前記第５フィルタ素子は、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成されていてもよい。
In the gaming machine according to the present invention,
The first filter element and the second filter element are configured by coupling two ferrites and a capacitor.
The fifth filter element may be composed of a non-linear resistance element whose resistance value changes depending on the applied voltage.
この構成により、本発明に係る遊技機は、各第１フィルタ素子及び第２フィルタ素子の２つのフェライトが共振抑制部品として機能するため、第３フィルタ素子及び第４フィルタ素子との間の反共振を抑制することができ、信号入力部を動作させるための電圧が異常電圧となった場合には、第５フィルタ素子によって異常電圧をグランドに誘導することができる。 With this configuration, in the gaming machine according to the present invention, since the two ferrites of each of the first filter element and the second filter element function as resonance suppression components, the antiresonance between the third filter element and the fourth filter element When the voltage for operating the signal input unit becomes an abnormal voltage, the abnormal voltage can be induced to the ground by the fifth filter element.
本発明によれば、光デバイスから出力される信号の信頼性を向上させることができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of improving the reliability of a signal output from an optical device.
＜要旨１１＞
要旨７と同様な課題を解決するため、本発明に係る遊技機は、
遊技の進行に関する制御を行う制御部（マイクロプロセッサ９４）と、
前記制御部に接続される複数の検知部（ＢＥＴスイッチ６２及びスタートスイッチ６４等）と、
前記制御部と複数の前記検知部とを接続するための接続部（主中継基板５５）と、を備え、
前記接続部は、
複数の前記検知部からの検知信号を入力するための光デバイスよりなる信号入力部（光通信受信用コネクタ１０１）と、
前記信号入力部に接続され前記制御部に検知信号を出力するための信号出力部（ポート入出力ＩＣ１０３）と、
前記信号入力部及び前記信号出力部を動作させるための電源ライン及びグランドラインと、
前記電源ラインのノイズを除去する複数のフィルタ素子と、
前記電源ラインの異常電圧をグランドに誘導する異常電圧誘導素子（Ｌ２、Ｌ１、Ｃ１２、Ｃ１３）と、を有し、
前記複数のフィルタ素子は、フェライトを有するフィルタ素子（Ｌ２、Ｌ１）を含む
構成を有している。
<
In order to solve the same problems as in
A control unit (microprocessor 94) that controls the progress of the game, and
A plurality of detection units (
A connection unit (main relay board 55) for connecting the control unit and the plurality of detection units is provided.
The connection part is
A signal input unit (optical communication reception connector 101) composed of an optical device for inputting detection signals from the plurality of detection units, and
A signal output unit (port input / output IC 103) connected to the signal input unit and for outputting a detection signal to the control unit,
A power supply line and a ground line for operating the signal input unit and the signal output unit, and
A plurality of filter elements that remove noise from the power supply line,
It has an abnormal voltage inducing element (L2, L1, C12, C13) for inducing an abnormal voltage of the power supply line to ground.
The plurality of filter elements have a configuration including filter elements (L2, L1) having ferrite.
この構成により、本発明に係る遊技機は、光デバイスの電源電圧のノイズ成分を複数のフィルタ素子により広い周波数帯域にわたって除去することによって、光デバイスが誤動作することを防止するため、光デバイスから出力される信号の信頼性を向上させることができる。 With this configuration, the gaming machine according to the present invention outputs from the optical device in order to prevent the optical device from malfunctioning by removing the noise component of the power supply voltage of the optical device over a wide frequency band by a plurality of filter elements. The reliability of the resulting signal can be improved.
また、本発明に係る遊技機は、フェライトによって、複数のフィルタ素子間の反共振を抑制するため、光デバイスの電源電圧のノイズ成分を広い周波数帯域にわたって余すところなく除去することができる。 Further, in the gaming machine according to the present invention, since anti-resonance between a plurality of filter elements is suppressed by ferrite, the noise component of the power supply voltage of the optical device can be completely removed over a wide frequency band.
本発明によれば、光デバイスから出力される信号の信頼性を向上させることができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of improving the reliability of a signal output from an optical device.
＜要旨１２＞
サブ画面表示装置の液晶制御基板の信号線にバリスタ、双方向ツェナーダイオード及びフェライトビーズが設けられてノイズ対策を行うものが特開２０１６－０１６２９８号公報に提案されている。
<
Japanese Patent Application Laid-Open No. 2016-016298 proposes a device in which a varistor, a bidirectional Zener diode and ferrite beads are provided in the signal line of the liquid crystal control substrate of the sub-screen display device to take measures against noise.
このような従来の遊技機は、信号線にノイズ対策が施されているが、その信号線が接続されたＩＣにノイズが入った場合にＩＣが誤動作し、ＩＣの誤動作により表示装置に表示されている画像が乱れるおそれがある。 In such a conventional gaming machine, noise countermeasures are taken for the signal line, but when noise enters the IC to which the signal line is connected, the IC malfunctions and is displayed on the display device due to the malfunction of the IC. The image may be distorted.
したがって、上述した従来の技術をサウンド用のＩＣに適用した場合には、再生中のサウンドが途切れたり、再生中のサウンドの音程が狂ったりしてしまい、再生するサウンドの音質が劣化してしまうおそれがある。 Therefore, when the above-mentioned conventional technique is applied to a sound IC, the sound being played is interrupted or the pitch of the sound being played is out of order, and the sound quality of the sound being played is deteriorated. There is a risk.
本発明は、このような課題を解決するためになされたもので、再生するサウンドの音質が劣化することを防止することができる遊技機を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a gaming machine capable of preventing deterioration of the sound quality of the reproduced sound.
本発明に係る遊技機は、
電気信号を物理振動に変換するスピーカ部（下部左サブウーファＤＤ２５Ｌ）と、
前記スピーカ部に接続され音源データを前記電気信号に変換する音源変換部（アンプ基板８１）と、
前記音源変換部に前記音源データを出力する制御部（副制御基板７２）と、を備え、
前記音源変換部は、
前記制御部からの前記音源データを入力して前記電気信号に変換する音源変換手段（サウンドＩＣ１６１）と、
前記音源変換手段を動作させるための電源ライン及びグランドラインと、
前記音源変換手段をリセットさせるためのリセットラインと、
入力端子に入力された信号の入力電位の変化に対応して出力状態にヒステリシスを持って変化させ、且つ、信号を反転させて出力端子から出力する第１シュミットトリガインバータ（ＩＣ１－４）及び第２シュミットトリガインバータ（ＩＣ１－３）と、
前記リセットラインと前記グランドラインとの間に設けられた第１フィルタ素子（Ｃ５２）及び、第２フィルタ素子（Ｚ５１）と、を有し、
前記音源変換手段は、
前記リセットラインが接続されたリセット端子（ＰＤＮ）を有し、
前記リセット端子は、前記第１シュミットトリガインバータの出力端子に接続され、
前記第１シュミットトリガインバータの入力端子は、前記第２シュミットトリガインバータの出力端子に接続され、
前記第２シュミットトリガインバータの入力端子は、前記リセットラインと、前記第１フィルタ素子と、前記第２フィルタ素子とに接続され、
前記第２フィルタ素子は、前記リセットラインに異常電圧が発生した場合に、発生した異常電圧を前記グランドラインに誘導することによって、前記音源変換手段をリセットさせない
構成を有する。
The gaming machine according to the present invention
Speaker section (lower left subwoofer DD25L) that converts electrical signals into physical vibration,
A sound source conversion unit (amplifier board 81) connected to the speaker unit and converting sound source data into the electric signal, and a sound source conversion unit (amplifier board 81).
The sound source conversion unit is provided with a control unit (sub-control board 72) that outputs the sound source data.
The sound source conversion unit
A sound source conversion means (sound IC 161) that inputs the sound source data from the control unit and converts it into the electric signal, and
A power supply line and a ground line for operating the sound source conversion means, and
A reset line for resetting the sound source conversion means, and
The first Schmitt trigger inverter (IC1-4) and the first Schmitt trigger inverter (IC1-4) that change the output state with hysteresis in response to the change in the input potential of the signal input to the input terminal and invert the signal to output from the output terminal. 2 Schmitt trigger inverter (IC1-3) and
It has a first filter element (C52) and a second filter element (Z51) provided between the reset line and the ground line.
The sound source conversion means
It has a reset terminal (PDN) to which the reset line is connected.
The reset terminal is connected to the output terminal of the first Schmitt trigger inverter.
The input terminal of the first Schmitt trigger inverter is connected to the output terminal of the second Schmitt trigger inverter.
The input terminal of the second Schmitt trigger inverter is connected to the reset line, the first filter element, and the second filter element.
The second filter element has a configuration in which the sound source conversion means is not reset by inducing the generated abnormal voltage to the ground line when an abnormal voltage is generated in the reset line.
この構成により、本発明に係る遊技機は、音源変換手段をリセットさせるためのリセットラインに設けられた第１シュミットトリガインバータ、第２シュミットトリガインバータ、第１フィルタ素子及び第２フィルタ素子によって、ノイズの影響によって音源変換手段がリセットされることを防止するため、再生するサウンドの音質が劣化することを防止することができる。 With this configuration, the gaming machine according to the present invention has noise due to the first Schmitt trigger inverter, the second Schmitt trigger inverter, the first filter element, and the second filter element provided in the reset line for resetting the sound source conversion means. Since it is prevented that the sound source conversion means is reset due to the influence of the above, it is possible to prevent the sound quality of the reproduced sound from being deteriorated.
本発明によれば、再生するサウンドの音質が劣化することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing the sound quality of the reproduced sound from deteriorating.
＜要旨１３＞
要旨１２と同様な課題を解決するため、本発明に係る遊技機は、
電気信号を物理振動に変換するスピーカ部（下部左サブウーファＤＤ２５Ｌ）と、
前記スピーカ部に接続され音源データを前記電気信号に変換する音源変換部（アンプ基板８１）と、
前記音源変換部に前記音源データを出力する制御部（副制御基板７２）と、を備え、
前記音源変換部は、
前記制御部からの前記音源データを入力して前記電気信号に変換する音源変換手段（サウンドＩＣ１６１）と、
前記音源変換手段を動作させるための電源ライン及びグランドラインと、
前記音源変換手段をリセットさせるためのリセットラインと、
入力端子に入力された信号の入力電位の変化に対応して出力状態にヒステリシスを持って変化させ、且つ、信号を反転させて出力端子から出力する第１シュミットトリガインバータ（ＩＣ１－４）及び第２シュミットトリガインバータ（ＩＣ１－３）と、
前記リセットラインと前記グランドラインとの間に設けられたフィルタ素子（Ｚ５１）と、を有し、
前記音源変換手段は、
前記リセットラインが接続されたリセット端子（ＰＤＮ）を有し、
前記リセット端子は、前記第１シュミットトリガインバータの出力端子に接続され、
前記第１シュミットトリガインバータの入力端子は、前記第２シュミットトリガインバータの出力端子に接続され、
前記第２シュミットトリガインバータの入力端子は、前記リセットラインと、前記フィルタ素子とに接続され、
前記フィルタ素子は、前記リセットラインに異常電圧が発生した場合に、発生した異常電圧を前記グランドラインに誘導することによって、前記音源変換手段をリセットさせない
構成を有する。
<
In order to solve the same problems as in
Speaker section (lower left subwoofer DD25L) that converts electrical signals into physical vibration,
A sound source conversion unit (amplifier board 81) connected to the speaker unit and converting sound source data into the electric signal, and a sound source conversion unit (amplifier board 81).
The sound source conversion unit is provided with a control unit (sub-control board 72) that outputs the sound source data.
The sound source conversion unit
A sound source conversion means (sound IC 161) that inputs the sound source data from the control unit and converts it into the electric signal, and
A power supply line and a ground line for operating the sound source conversion means, and
A reset line for resetting the sound source conversion means, and
The first Schmitt trigger inverter (IC1-4) and the first Schmitt trigger inverter (IC1-4) that change the output state with hysteresis in response to the change in the input potential of the signal input to the input terminal and invert the signal to output from the output terminal. 2 Schmitt trigger inverter (IC1-3) and
It has a filter element (Z51) provided between the reset line and the ground line.
The sound source conversion means
It has a reset terminal (PDN) to which the reset line is connected.
The reset terminal is connected to the output terminal of the first Schmitt trigger inverter.
The input terminal of the first Schmitt trigger inverter is connected to the output terminal of the second Schmitt trigger inverter.
The input terminal of the second Schmitt trigger inverter is connected to the reset line and the filter element.
The filter element has a configuration in which the sound source conversion means is not reset by inducing the generated abnormal voltage to the ground line when an abnormal voltage is generated in the reset line.
この構成により、本発明に係る遊技機は、音源変換手段をリセットさせるためのリセットラインに設けられた第１シュミットトリガインバータ、第２シュミットトリガインバータ及びフィルタ素子によって、ノイズの影響によって音源変換手段がリセットされることを防止するため、再生するサウンドの音質が劣化することを防止することができる。 With this configuration, in the gaming machine according to the present invention, the sound source conversion means is provided by the influence of noise by the first Schmitt trigger inverter, the second Schmitt trigger inverter and the filter element provided in the reset line for resetting the sound source conversion means. Since it is prevented from being reset, it is possible to prevent the sound quality of the reproduced sound from being deteriorated.
本発明によれば、再生するサウンドの音質が劣化することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing the sound quality of the reproduced sound from deteriorating.
＜要旨１４＞
要旨１２と同様な課題を解決するため、本発明に係る遊技機は、
電気信号を物理振動に変換するスピーカ部（下部左サブウーファＤＤ２５Ｌ）と、
前記スピーカ部に接続され音源データを前記電気信号に変換する音源変換部（アンプ基板８１）と、
前記音源変換部に前記音源データを出力する制御部（副制御基板７２）と、を備え、
前記音源変換部は、
前記制御部からの前記音源データを入力して前記電気信号に変換する音源変換手段（サウンドＩＣ１６１）と、
前記音源変換手段を動作させるための電源ライン及びグランドラインと、
前記音源変換手段をリセットさせるためのリセットラインと、
前記リセットラインと前記グランドラインとの間に設けられたフィルタ素子（Ｚ５１）と、を有し、
前記フィルタ素子は、前記リセットラインに異常電圧が発生した場合に、発生した異常電圧を前記グランドラインに誘導することによって、前記音源変換手段をリセットさせない
構成を有する。
<
In order to solve the same problems as in
Speaker section (lower left subwoofer DD25L) that converts electrical signals into physical vibration,
A sound source conversion unit (amplifier board 81) connected to the speaker unit and converting sound source data into the electric signal, and a sound source conversion unit (amplifier board 81).
The sound source conversion unit is provided with a control unit (sub-control board 72) that outputs the sound source data.
The sound source conversion unit
A sound source conversion means (sound IC 161) that inputs the sound source data from the control unit and converts it into the electric signal, and
A power supply line and a ground line for operating the sound source conversion means, and
A reset line for resetting the sound source conversion means, and
It has a filter element (Z51) provided between the reset line and the ground line.
The filter element has a configuration in which the sound source conversion means is not reset by inducing the generated abnormal voltage to the ground line when an abnormal voltage is generated in the reset line.
この構成により、本発明に係る遊技機は、音源変換手段をリセットさせるためのリセットラインに設けられたフィルタ素子によって、異常電圧の影響によって音源変換手段がリセットされることを防止するため、再生するサウンドの音質が劣化することを防止することができる。 With this configuration, the gaming machine according to the present invention reproduces in order to prevent the sound source conversion means from being reset due to the influence of an abnormal voltage by the filter element provided in the reset line for resetting the sound source conversion means. It is possible to prevent the sound quality of the sound from deteriorating.
本発明によれば、再生するサウンドの音質が劣化することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing the sound quality of the reproduced sound from deteriorating.
＜要旨１５＞
要旨１２と同様な課題を解決するため、本発明に係る遊技機は、
電気信号を物理振動に変換するスピーカ部（下部左サブウーファＤＤ２５Ｌ）と、
前記スピーカ部に接続され音源データを前記電気信号に変換する音源変換部（アンプ基板８１）と、
前記音源変換部に前記音源データを出力する制御部（副制御基板７２）と、を備え、
前記音源変換部は、
前記制御部からの前記音源データを入力して前記電気信号に変換する音源変換手段（サウンドＩＣ１６１）と、
前記音源変換手段を動作させるための電源ライン及びグランドラインと、
前記音源データを伝送するためのデータラインと、
前記音源変換手段をリセットさせるためのリセットラインと、
入力端子に入力された信号の入力電位の変化に対応して出力状態にヒステリシスを持って変化させ、且つ、信号を反転させて出力端子から出力する第１シュミットトリガインバータ（ＩＣ１－４）及び第２シュミットトリガインバータ（ＩＣ１－３）と、
前記リセットラインと前記グランドラインとの間に設けられた第１フィルタ素子（Ｃ５２）及び、第２フィルタ素子（Ｚ５１）と、
前記データラインと前記グランドラインとの間に設けられた第３フィルタ素子（ローパスフィルタ１６３）と、
前記データライン上に配置された第４フィルタ素子（ＦＢ１）及び第５フィルタ素子（ＦＢ２）と、
入力端子に入力された信号の入力電位の変化に対応して出力状態にヒステリシスを持って変化させ、且つ、信号を反転させて出力端子から出力する第３シュミットトリガインバータ（ＩＣ－２）及び第４シュミットトリガインバータ（ＩＣ－１）と、を有し、
前記音源変換手段は、
前記リセットラインが接続されたリセット端子（ＰＤＮ）と、
前記データラインが接続されたデータ入力端子（ＲＸ０）と、を有し、
前記リセット端子は、前記第１シュミットトリガインバータの出力端子に接続され、
前記第１シュミットトリガインバータの入力端子は、前記第２シュミットトリガインバータの出力端子に接続され、
前記第２シュミットトリガインバータの入力端子は、前記リセットラインと、前記第１フィルタ素子と、前記第２フィルタ素子とに接続され、
前記データ入力端子は、前記第３シュミットトリガインバータの出力端子に接続され、
前記第３シュミットトリガインバータの入力端子は、前記第４シュミットトリガインバータの出力端子に接続され、
前記第４シュミットトリガインバータの入力端子は、前記第４フィルタ素子の第１端子に接続され、
前記第４フィルタ素子の第２端子は、前記第５フィルタ素子の第１端子に接続され、
前記第５フィルタ素子の第２端子は、前記データラインと、前記第３フィルタ素子とに接続されている
構成を有する。
<
In order to solve the same problems as in
Speaker section (lower left subwoofer DD25L) that converts electrical signals into physical vibration,
A sound source conversion unit (amplifier board 81) connected to the speaker unit and converting sound source data into the electric signal, and a sound source conversion unit (amplifier board 81).
The sound source conversion unit is provided with a control unit (sub-control board 72) that outputs the sound source data.
The sound source conversion unit
A sound source conversion means (sound IC 161) that inputs the sound source data from the control unit and converts it into the electric signal, and
A power supply line and a ground line for operating the sound source conversion means, and
A data line for transmitting the sound source data and
A reset line for resetting the sound source conversion means, and
The first Schmitt trigger inverter (IC1-4) and the first Schmitt trigger inverter (IC1-4) that change the output state with hysteresis in response to the change in the input potential of the signal input to the input terminal and invert the signal to output from the output terminal. 2 Schmitt trigger inverter (IC1-3) and
A first filter element (C52) and a second filter element (Z51) provided between the reset line and the ground line,
A third filter element (low-pass filter 163) provided between the data line and the ground line, and
The fourth filter element (FB1) and the fifth filter element (FB2) arranged on the data line,
The third Schmitt trigger inverter (IC-2) and the third Schmitt trigger inverter (IC-2) that change the output state with hysteresis in response to the change in the input potential of the signal input to the input terminal and invert the signal to output from the output terminal. It has 4 Schmitt trigger inverters (IC-1) and
The sound source conversion means
The reset terminal (PDN) to which the reset line is connected and
It has a data input terminal (RX0) to which the data line is connected, and has.
The reset terminal is connected to the output terminal of the first Schmitt trigger inverter.
The input terminal of the first Schmitt trigger inverter is connected to the output terminal of the second Schmitt trigger inverter.
The input terminal of the second Schmitt trigger inverter is connected to the reset line, the first filter element, and the second filter element.
The data input terminal is connected to the output terminal of the third Schmitt trigger inverter.
The input terminal of the third Schmitt trigger inverter is connected to the output terminal of the fourth Schmitt trigger inverter.
The input terminal of the 4th Schmitt trigger inverter is connected to the 1st terminal of the 4th filter element.
The second terminal of the fourth filter element is connected to the first terminal of the fifth filter element.
The second terminal of the fifth filter element has a configuration in which the data line and the third filter element are connected to each other.
この構成により、本発明に係る遊技機は、音源変換手段をリセットさせるためのリセットラインに設けられた第１シュミットトリガインバータ、第２シュミットトリガインバータ、第１フィルタ素子及び第２フィルタ素子によって、ノイズの影響によって音源変換手段がリセットされることを防止するため、再生するサウンドの音質が劣化することを防止することができる。 With this configuration, the gaming machine according to the present invention has noise due to the first Schmitt trigger inverter, the second Schmitt trigger inverter, the first filter element, and the second filter element provided in the reset line for resetting the sound source conversion means. Since it is prevented that the sound source conversion means is reset due to the influence of the above, it is possible to prevent the sound quality of the reproduced sound from being deteriorated.
また、本発明に係る遊技機は、音源データを伝送するためのデータラインに設けられた第３シュミットトリガインバータ、第４シュミットトリガインバータ、第３フィルタ素子、第４フィルタ素子及び第５フィルタ素子によって、音源変換手段にノイズの影響を受けた音源データが伝送されることを防止するため、再生するサウンドの音質が劣化することを防止することができる。 Further, the gaming machine according to the present invention uses a third Schmidt trigger inverter, a fourth Schmidt trigger inverter, a third filter element, a fourth filter element, and a fifth filter element provided in a data line for transmitting sound source data. In order to prevent the sound source data affected by noise from being transmitted to the sound source conversion means, it is possible to prevent the sound quality of the reproduced sound from deteriorating.
本発明によれば、再生するサウンドの音質が劣化することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing the sound quality of the reproduced sound from deteriorating.
＜要旨１６＞
要旨１２と同様な課題を解決するため、本発明に係る遊技機は、
電気信号を物理振動に変換するスピーカ部（下部左サブウーファＤＤ２５Ｌ）と、
前記スピーカ部に接続され音源データを前記電気信号に変換する音源変換部（アンプ基板８１）と、
前記音源変換部に前記音源データを出力する制御部（副制御基板７２）と、を備え、
前記音源変換部は、
前記制御部からの前記音源データを入力して前記電気信号に変換する音源変換手段（サウンドＩＣ１６１）と、
前記音源変換手段によって変換された電気信号を増幅する増幅手段（デジタルアンプＩＣ１６２）と、
前記音源変換手段及び増幅手段を動作させるための電源ライン及びグランドラインと、
前記音源変換手段をリセットさせるための第１リセットラインと、
入力端子に入力された信号の入力電位の変化に対応して出力状態にヒステリシスを持って変化させ、且つ、信号を反転させて出力端子から出力する第１シュミットトリガインバータ（ＩＣ１－４）及び第２シュミットトリガインバータ（ＩＣ１－３）と、
前記第１リセットラインと前記グランドラインとの間に設けられた第１フィルタ素子（Ｃ５２）及び、第２フィルタ素子（Ｚ５１）と、
前記増幅手段をリセットさせるための第２リセットラインと、
入力端子に入力された信号の入力電位の変化に対応して出力状態にヒステリシスを持って変化させ、且つ、信号を反転させて出力端子から出力する第３シュミットトリガインバータ（ＩＣ１－６）及び第４シュミットトリガインバータ（ＩＣ１－５）と、
前記第２リセットラインと前記グランドラインとの間に設けられた第３フィルタ素子及び、第４フィルタ素子と、を有し、
前記音源変換手段は、
前記第１リセットラインが接続されたリセット端子（ＰＤＮ）を有し、
前記リセット端子は、前記第１シュミットトリガインバータの出力端子に接続され、
前記第１シュミットトリガインバータの入力端子は、前記第２シュミットトリガインバータの出力端子に接続され、
前記第２シュミットトリガインバータの入力端子は、前記第１リセットラインと、前記第１フィルタ素子と、前記第２フィルタ素子とに接続され、
前記増幅手段は、
前記第２リセットラインが接続された第２リセット端子を有し、
前記第２リセット端子は、前記第３シュミットトリガインバータの出力端子に接続され、
前記第３シュミットトリガインバータの入力端子は、前記第４シュミットトリガインバータの出力端子に接続され、
前記第４シュミットトリガインバータの入力端子は、前記第２リセットラインと、前記第３フィルタ素子と、前記第４フィルタ素子とに接続されている
構成を有する。
<Summary 16>
In order to solve the same problems as in
Speaker section (lower left subwoofer DD25L) that converts electrical signals into physical vibration,
A sound source conversion unit (amplifier board 81) connected to the speaker unit and converting sound source data into the electric signal, and a sound source conversion unit (amplifier board 81).
The sound source conversion unit is provided with a control unit (sub-control board 72) that outputs the sound source data.
The sound source conversion unit
A sound source conversion means (sound IC 161) that inputs the sound source data from the control unit and converts it into the electric signal, and
Amplification means (digital amplifier IC162) for amplifying an electric signal converted by the sound source conversion means, and
A power supply line and a ground line for operating the sound source conversion means and the amplification means, and
The first reset line for resetting the sound source conversion means,
The first Schmitt trigger inverter (IC1-4) and the first Schmitt trigger inverter (IC1-4) that change the output state with hysteresis in response to the change in the input potential of the signal input to the input terminal and invert the signal to output from the output terminal. 2 Schmitt trigger inverter (IC1-3) and
A first filter element (C52) and a second filter element (Z51) provided between the first reset line and the ground line, and
A second reset line for resetting the amplification means, and
The third Schmitt trigger inverter (IC1-6) and the third Schmitt trigger inverter (IC1-6) that change the output state with hysteresis in response to the change in the input potential of the signal input to the input terminal and invert the signal to output from the output terminal. 4 Schmitt trigger inverter (IC1-5) and
It has a third filter element and a fourth filter element provided between the second reset line and the ground line.
The sound source conversion means
It has a reset terminal (PDN) to which the first reset line is connected.
The reset terminal is connected to the output terminal of the first Schmitt trigger inverter.
The input terminal of the first Schmitt trigger inverter is connected to the output terminal of the second Schmitt trigger inverter.
The input terminal of the second Schmitt trigger inverter is connected to the first reset line, the first filter element, and the second filter element.
The amplification means is
It has a second reset terminal to which the second reset line is connected.
The second reset terminal is connected to the output terminal of the third Schmitt trigger inverter.
The input terminal of the third Schmitt trigger inverter is connected to the output terminal of the fourth Schmitt trigger inverter.
The input terminal of the fourth Schmitt trigger inverter has a configuration in which the second reset line, the third filter element, and the fourth filter element are connected to each other.
この構成により、本発明に係る遊技機は、音源変換手段をリセットさせるための第１リセットラインに設けられた第１シュミットトリガインバータ、第２シュミットトリガインバータ、第１フィルタ素子及び第２フィルタ素子によって、ノイズの影響によって音源変換手段がリセットされることを防止するため、再生するサウンドの音質が劣化することを防止することができる。 With this configuration, the gaming machine according to the present invention is provided with a first Schmitt trigger inverter, a second Schmitt trigger inverter, a first filter element, and a second filter element provided in the first reset line for resetting the sound source conversion means. Since the sound source conversion means is prevented from being reset due to the influence of noise, it is possible to prevent the sound quality of the reproduced sound from deteriorating.
また、本発明に係る遊技機は、増幅手段をリセットさせるための第２リセットラインに設けられた第３シュミットトリガインバータ、第４シュミットトリガインバータ、第３フィルタ素子及び第４フィルタ素子によって、ノイズの影響によって増幅手段がリセットされることを防止するため、再生するサウンドの音質が劣化することを防止することができる。 Further, in the gaming machine according to the present invention, noise is generated by a third Schmitt trigger inverter, a fourth Schmitt trigger inverter, a third filter element and a fourth filter element provided in the second reset line for resetting the amplification means. Since the amplification means is prevented from being reset due to the influence, it is possible to prevent the sound quality of the reproduced sound from deteriorating.
本発明によれば、再生するサウンドの音質が劣化することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing the sound quality of the reproduced sound from deteriorating.
＜要旨１７＞
主制御用のＣＰＵと表示制御装置とが光通信によって接続され、主制御用のＣＰＵに表示制御装置を制御させるものが特開２００５－１８５８６８号公報に提案されている。
<Summary 17>
Japanese Unexamined Patent Publication No. 2005-185868 proposes a method in which a CPU for main control and a display control device are connected by optical communication and the CPU for main control controls the display control device.
このような従来の遊技機は、通信を導線から光通信に換えることで、伝送ライン自体はノイズに強くなるが、受信する受光デバイス（以下、単に「光デバイス」という）自体がノイズに強いわけではなく、光デバイスの駆動電圧にノイズが乗ることによって、光デバイスが誤動作し、その結果、通信異常が発生するおそれがある。 In such a conventional gaming machine, the transmission line itself becomes resistant to noise by changing the communication from the conducting wire to optical communication, but the receiving light receiving device (hereinafter, simply referred to as "optical device") itself is resistant to noise. Instead, noise may be added to the drive voltage of the optical device, which may cause the optical device to malfunction, resulting in a communication abnormality.
本発明は、このような課題を解決するためになされたもので、通信異常が発生することを防止することができる遊技機を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a gaming machine capable of preventing a communication abnormality from occurring.
本発明に係る遊技機は、
遊技の進行に関する制御を行う主制御部（主制御基板７１）と、
演出に関する制御を行う副制御部（副制御基板７２）と、
前記主制御部と前記副制御部とを中継する中継制御部（副中継基板６９）と、を備え、
前記中継制御部は、
前記主制御部からの光信号を受光して電気信号に変換して出力する光デバイスよりなる受光変換手段（光通信受信用コネクタ１３１）と、
前記受光変換手段からの前記電気信号を入力し、前記副制御部へと出力する入力信号出力手段（セキュリティ通信ＩＣ１３３）と、
前記受光変換手段及び前記入力信号出力手段を動作させるための電源ライン及びグランドラインと、
ノイズを除去するために３つの端子を有する第１フィルタ素子（ＦＬ１）と、
ノイズを除去するために２つの端子を有する第２フィルタ素子（Ｚ２１）及び第３フィルタ素子（Ｃ２１）と、を有し、
前記受光変換手段は、
受光した前記光信号を電気信号に変換する変換部と、
前記変換部により変換された前記電気信号を出力するための出力端子（ＶＯ）と、
前記電源ラインに接続するための電源端子（ＶＣＣ）と、
前記グランドラインに接続するためのグランド端子（ＧＮＤ）と、を有し、
前記受光変換手段の前記電源端子は、前記第１フィルタ素子の第１端子に接続され、
前記第１フィルタ素子の第２端子は、前記電源ラインに接続され、
前記第１フィルタ素子の第３端子は、前記グランドラインに接続され、
前記第２フィルタ素子の第１端子と、前記第３フィルタ素子の第１端子とは、前記受光変換手段の前記電源端子と、前記第１フィルタ素子の第１端子との間に接続され、
前記第２フィルタ素子の第２端子と、前記第３フィルタ素子の第２端子は、前記グランドラインに接続されている
構成を有する。
The gaming machine according to the present invention
A main control unit (main control board 71) that controls the progress of the game, and
A sub-control unit (sub-control board 72) that controls the production,
A relay control unit (sub-relay board 69) that relays the main control unit and the sub-control unit is provided.
The relay control unit
A light receiving conversion means (optical communication receiving connector 131) comprising an optical device that receives an optical signal from the main control unit, converts it into an electric signal, and outputs the signal.
An input signal output means (security communication IC 133) that inputs the electric signal from the light receiving conversion means and outputs the electric signal to the sub-control unit.
A power supply line and a ground line for operating the light receiving conversion means and the input signal output means,
A first filter element (FL1) having three terminals for removing noise,
It has a second filter element (Z21) and a third filter element (C21) having two terminals for removing noise.
The light receiving conversion means
A conversion unit that converts the received optical signal into an electric signal,
An output terminal (VO) for outputting the electric signal converted by the conversion unit, and
A power supply terminal (VCC) for connecting to the power supply line and
It has a ground terminal (GND) for connecting to the ground line, and has.
The power supply terminal of the light receiving conversion means is connected to the first terminal of the first filter element, and is connected to the first terminal.
The second terminal of the first filter element is connected to the power supply line and is connected to the power supply line.
The third terminal of the first filter element is connected to the ground line and is connected to the ground line.
The first terminal of the second filter element and the first terminal of the third filter element are connected between the power supply terminal of the light receiving conversion means and the first terminal of the first filter element.
The second terminal of the second filter element and the second terminal of the third filter element have a configuration in which they are connected to the ground line.
この構成により、本発明に係る遊技機は、光デバイスの駆動電圧の広い帯域にわたるノイズ成分を複数のフィルタ素子によって除去することによって、光デバイスが誤動作することを防止するため、通信異常が発生することを防止することができる。 With this configuration, the gaming machine according to the present invention prevents the optical device from malfunctioning by removing the noise component over a wide band of the drive voltage of the optical device by a plurality of filter elements, so that a communication abnormality occurs. Can be prevented.
本発明によれば、通信異常が発生することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing a communication abnormality from occurring.
＜要旨１８＞
要旨１７と同様な課題を解決するため、本発明に係る遊技機は、
遊技の進行に関する制御を行う主制御部（主制御基板７１）と、
演出に関する制御を行う副制御部（副制御基板７２）と、
前記主制御部と前記副制御部とを中継する中継制御部（副中継基板６９）と、を備え、
前記中継制御部は、
前記主制御部からの光信号を受光して電気信号に変換して出力する光デバイスよりなる受光変換手段（光通信受信用コネクタ１３１）と、
前記受光変換手段からの前記電気信号を入力し、前記副制御部へと出力する入力信号出力手段（セキュリティ通信ＩＣ１３３）と、
前記受光変換手段及び前記入力信号出力手段を動作させるための電源ライン及びグランドラインと、
ノイズを除去するために３つの端子を有する第１フィルタ素子（ＦＬ１）と、
ノイズを除去するために２つの端子を有する第２フィルタ素子（Ｚ２１）及び第３フィルタ素子（Ｃ２１）と、を有し、
前記受光変換手段は、
受光した前記光信号を電気信号に変換する変換部と、
前記変換部により変換された前記電気信号を出力するための出力端子（ＶＯ）と、
前記電源ラインに接続するための電源端子（ＶＣＣ）と、
前記グランドラインに接続するためのグランド端子（ＧＮＤ）と、を有し、
前記受光変換手段の前記電源端子は、前記第１フィルタ素子の第１端子に接続され、
前記第１フィルタ素子の第２端子は、前記電源ラインに接続され、
前記第１フィルタ素子の第３端子は、前記グランドラインに接続され、
前記第２フィルタ素子の第１端子と、前記第３フィルタ素子の第１端子とは、前記受光変換手段の前記電源端子と、前記第１フィルタ素子の第１端子との間に接続され、
前記第２フィルタ素子の第２端子と、前記第３フィルタ素子の第２端子は、前記グランドラインに接続され、
前記第２フィルタ素子は、前記受光変換手段の近傍に配置されている
構成を有する。
<Summary 18>
In order to solve the same problems as in Abstract 17, the gaming machine according to the present invention is
A main control unit (main control board 71) that controls the progress of the game, and
A sub-control unit (sub-control board 72) that controls the production,
A relay control unit (sub-relay board 69) that relays the main control unit and the sub-control unit is provided.
The relay control unit
A light receiving conversion means (optical communication receiving connector 131) comprising an optical device that receives an optical signal from the main control unit, converts it into an electric signal, and outputs the signal.
An input signal output means (security communication IC 133) that inputs the electric signal from the light receiving conversion means and outputs the electric signal to the sub-control unit.
A power supply line and a ground line for operating the light receiving conversion means and the input signal output means,
A first filter element (FL1) having three terminals for removing noise,
It has a second filter element (Z21) and a third filter element (C21) having two terminals for removing noise.
The light receiving conversion means
A conversion unit that converts the received optical signal into an electric signal,
An output terminal (VO) for outputting the electric signal converted by the conversion unit, and
A power supply terminal (VCC) for connecting to the power supply line and
It has a ground terminal (GND) for connecting to the ground line, and has.
The power supply terminal of the light receiving conversion means is connected to the first terminal of the first filter element, and is connected to the first terminal.
The second terminal of the first filter element is connected to the power supply line and is connected to the power supply line.
The third terminal of the first filter element is connected to the ground line and is connected to the ground line.
The first terminal of the second filter element and the first terminal of the third filter element are connected between the power supply terminal of the light receiving conversion means and the first terminal of the first filter element.
The second terminal of the second filter element and the second terminal of the third filter element are connected to the ground line.
The second filter element has a configuration arranged in the vicinity of the light receiving conversion means.
この構成により、本発明に係る遊技機は、光デバイスの駆動電圧の広い帯域にわたるノイズ成分を複数のフィルタ素子によって除去することによって、光デバイスが誤動作することを防止するため、通信異常が発生することを防止することができる。 With this configuration, the gaming machine according to the present invention prevents the optical device from malfunctioning by removing the noise component over a wide band of the drive voltage of the optical device by a plurality of filter elements, so that a communication abnormality occurs. Can be prevented.
また、本発明に係る遊技機は、第２フィルタ素子が受光変換手段の近傍に配置されていることによって、受光変換手段の電源端子にノイズ成分を除去した直後の駆動電圧を供給するため、ノイズ成分を除去した直後の安定した駆動電圧で光デバイスを駆動させることができる。 Further, in the gaming machine according to the present invention, since the second filter element is arranged in the vicinity of the light receiving conversion means, the drive voltage immediately after removing the noise component is supplied to the power supply terminal of the light receiving conversion means, so that noise is generated. The optical device can be driven with a stable drive voltage immediately after the components are removed.
本発明によれば、通信異常が発生することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing a communication abnormality from occurring.
＜要旨１９＞
要旨１７と同様な課題を解決するため、本発明に係る遊技機は、
遊技の進行に関する制御を行う主制御部（主制御基板７１）と、
演出に関する制御を行う副制御部（副制御基板７２）と、
前記主制御部と前記副制御部とを中継する中継制御部（副中継基板６９）と、を備え、
前記中継制御部は、
前記主制御部からの光信号を受光して電気信号に変換して出力する光デバイスよりなる受光変換手段（光通信受信用コネクタ１３１）と、
前記受光変換手段からの前記電気信号を入力し、前記副制御部へと出力する入力信号出力手段（セキュリティ通信ＩＣ１３３）と、
前記受光変換手段及び前記入力信号出力手段を動作させるための電源ライン及びグランドラインと、
ノイズを除去するために３つの端子を有する第１フィルタ素子（ＦＬ１）と、
ノイズを除去するために２つの端子を有する第２フィルタ素子（Ｚ２１）及び第３フィルタ素子（Ｃ２１）と、を有し、
前記受光変換手段は、
受光した前記光信号を電気信号に変換する変換部と、
前記変換部により変換された前記電気信号を出力するための出力端子（ＶＯ）と、
前記電源ラインに接続するための電源端子（ＶＣＣ）と、
前記グランドラインに接続するためのグランド端子（ＧＮＤ）と、を有し、
前記受光変換手段の前記電源端子は、前記第１フィルタ素子の第１端子に接続され、
前記第１フィルタ素子の第２端子は、前記電源ラインに接続され、
前記第１フィルタ素子の第３端子は、前記グランドラインに接続され、
前記第２フィルタ素子の第１端子と、前記第３フィルタ素子の第１端子とは、前記受光変換手段の前記電源端子と、前記第１フィルタ素子の第１端子との間に接続され、
前記第２フィルタ素子の第２端子と、前記第３フィルタ素子の第２端子は、前記グランドラインに接続され、
前記中継制御部は、入力端子に入力された信号の入力電位の変化に対応して出力状態にヒステリシスを持って変化させて出力端子から出力するシュミットトリガ回路（Ｓ１）を有し、
前記受光変換手段の前記出力端子は、前記シュミットトリガ回路の入力端子に接続され、
前記シュミットトリガ回路の出力端子は、前記入力信号出力手段の入力端子に接続されている
構成を有する。
<Summary 19>
In order to solve the same problems as in Abstract 17, the gaming machine according to the present invention is
A main control unit (main control board 71) that controls the progress of the game, and
A sub-control unit (sub-control board 72) that controls the production,
A relay control unit (sub-relay board 69) that relays the main control unit and the sub-control unit is provided.
The relay control unit
A light receiving conversion means (optical communication receiving connector 131) comprising an optical device that receives an optical signal from the main control unit, converts it into an electric signal, and outputs the signal.
An input signal output means (security communication IC 133) that inputs the electric signal from the light receiving conversion means and outputs the electric signal to the sub-control unit.
A power supply line and a ground line for operating the light receiving conversion means and the input signal output means,
A first filter element (FL1) having three terminals for removing noise,
It has a second filter element (Z21) and a third filter element (C21) having two terminals for removing noise.
The light receiving conversion means
A conversion unit that converts the received optical signal into an electric signal,
An output terminal (VO) for outputting the electric signal converted by the conversion unit, and
A power supply terminal (VCC) for connecting to the power supply line and
It has a ground terminal (GND) for connecting to the ground line, and has.
The power supply terminal of the light receiving conversion means is connected to the first terminal of the first filter element, and is connected to the first terminal.
The second terminal of the first filter element is connected to the power supply line and is connected to the power supply line.
The third terminal of the first filter element is connected to the ground line and is connected to the ground line.
The first terminal of the second filter element and the first terminal of the third filter element are connected between the power supply terminal of the light receiving conversion means and the first terminal of the first filter element.
The second terminal of the second filter element and the second terminal of the third filter element are connected to the ground line.
The relay control unit has a Schmitt trigger circuit (S1) that changes the output state with hysteresis in response to a change in the input potential of the signal input to the input terminal and outputs the output from the output terminal.
The output terminal of the light receiving conversion means is connected to an input terminal of the Schmitt trigger circuit.
The output terminal of the Schmitt trigger circuit has a configuration connected to the input terminal of the input signal output means.
この構成により、本発明に係る遊技機は、光デバイスの駆動電圧の広い帯域にわたるノイズ成分を複数のフィルタ素子によって除去することによって、光デバイスが誤動作することを防止するため、通信異常が発生することを防止することができる。 With this configuration, the gaming machine according to the present invention prevents the optical device from malfunctioning by removing the noise component over a wide band of the drive voltage of the optical device by a plurality of filter elements, so that a communication abnormality occurs. Can be prevented.
また、本発明に係る遊技機は、光デバイスより出力された電気信号のノイズをシュミットトリガ回路によって除去するため、入力信号出力手段において通信異常が検出されることを防止することができる。 Further, since the gaming machine according to the present invention removes the noise of the electric signal output from the optical device by the Schmitt trigger circuit, it is possible to prevent the input signal output means from detecting a communication abnormality.
本発明によれば、通信異常が発生することを防止することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of preventing a communication abnormality from occurring.
＜要旨２０＞
各種スイッチの状態を入力ポートを介してＣＰＵに入力して制御を行うものが特開２００９－２６１６６１号公報に提案されている。
<
Japanese Patent Application Laid-Open No. 2009-261661 proposes a method in which the states of various switches are input to a CPU via an input port for control.
このような従来の遊技機は、遊技者が操作するスタートスイッチやストップスイッチ等、遊技機に露出しているボタンなどの操作を検出するスイッチ類が外来ノイズを受けやすい状態にあるため、その外来ノイズによりサージ電圧が発生し入力ポートの許容電圧を越えることで入力ポートが壊れるおそれがある。 In such a conventional gaming machine, the switches that detect the operation of the buttons exposed on the gaming machine, such as the start switch and the stop switch operated by the player, are in a state of being susceptible to external noise. The noise may generate a surge voltage and exceed the allowable voltage of the input port, resulting in damage to the input port.
本発明は、このような課題を解決するためになされたもので、入力ポートを外来ノイズから保護することができる遊技機を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a gaming machine capable of protecting an input port from external noise.
本発明に係る遊技機は、
遊技者の操作を検出するための複数のスイッチ（１５２ｓ～１５７ｓ）と、
前記複数のスイッチに接続され制御を行う制御部（副中継基板６９）と、を備え、
前記制御部は、
前記複数のスイッチからの信号を入力するための入力ポートを構成する信号入力部（バッファＩＣ１５１）と、
過電圧を防止するための２つの端子を有する複数の過電圧防止素子（Ｚ４１～Ｚ４６）と、
前記信号入力部を動作させるための電源ライン及びグランドラインと、を有し、
前記信号入力部は、前記複数のスイッチに接続されて、前記複数のスイッチからの信号がそれぞれ入力される複数の信号入力端子（Ａ１～Ａ６）を有し、
前記複数のスイッチと、前記複数のスイッチにそれぞれ対応して接続された前記信号入力部の前記複数の信号入力端子とは、前記複数の過電圧防止素子の一方の端子にそれぞれ接続され、
前記過電圧防止素子の他方の端子は、前記グランドラインに接続されている
構成を有する。
The gaming machine according to the present invention
Multiple switches (152s to 157s) for detecting the player's operation, and
A control unit (secondary relay board 69) that is connected to and controls the plurality of switches is provided.
The control unit
A signal input unit (buffer IC 151) constituting an input port for inputting signals from the plurality of switches, and a signal input unit (buffer IC 151).
A plurality of overvoltage prevention elements (Z41 to Z46) having two terminals for preventing overvoltage, and
It has a power supply line and a ground line for operating the signal input unit, and has.
The signal input unit has a plurality of signal input terminals (A1 to A6) connected to the plurality of switches and to which signals from the plurality of switches are input.
The plurality of switches and the plurality of signal input terminals of the signal input unit connected to each of the plurality of switches are connected to one terminal of the plurality of overvoltage prevention elements, respectively.
The other terminal of the overvoltage protection element has a configuration connected to the ground line.
この構成により、本発明に係る遊技機は、複数のスイッチの検出状態を記憶するための入力ポートを構成する信号入力部の各入力端に過電圧防止素子を設けることにより、信号入力部の各入力端子の電源電圧が異常電圧となった場合には、各過電圧防止素子によって異常電圧をグランドに誘導するため、入力ポートを外来ノイズから保護することができる。 With this configuration, the gaming machine according to the present invention provides each input of the signal input unit by providing an overvoltage prevention element at each input end of the signal input unit constituting the input port for storing the detection state of a plurality of switches. When the power supply voltage of the terminal becomes an abnormal voltage, each overvoltage prevention element induces the abnormal voltage to ground, so that the input port can be protected from external noise.
なお、本発明に係る遊技機において、
前記過電圧防止素子は、電圧依存抵抗器により構成され、過電圧が発生した場合に、抵抗値が変化することにより、前記信号入力部の前記複数の信号入力端子に前記過電圧を入力させない
構成としてもよい。
In the gaming machine according to the present invention,
The overvoltage prevention element may be configured by a voltage-dependent resistor, and the overvoltage may not be input to the plurality of signal input terminals of the signal input unit by changing the resistance value when an overvoltage occurs. ..
この構成により、本発明に係る遊技機は、外来ノイズによりスイッチから過電圧が発生した場合には、過電圧防止素子の抵抗値が低下して、スイッチから過電圧防止素子を介してグランドラインに電流が流れるようになるため、入力ポートに過電圧がかからないようにすることができる。 With this configuration, in the gaming machine according to the present invention, when an overvoltage is generated from the switch due to external noise, the resistance value of the overvoltage protection element decreases, and a current flows from the switch to the ground line via the overvoltage protection element. Therefore, it is possible to prevent overvoltage from being applied to the input port.
本発明によれば、入力ポートを外来ノイズから保護することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of protecting an input port from external noise.
＜要旨２１＞
要旨２０と同様な課題を解決するため、本発明に係る遊技機は、
遊技者の操作を検出するための複数のスイッチ（１５２ｓ～１５７ｓ）と、
前記複数のスイッチに接続され制御を行う制御部（副中継基板６９）と、を備え、
前記制御部は、
前記複数のスイッチからの信号を入力するための入力ポートを構成する信号入力部（バッファＩＣ１５１）と、
過電圧を防止するための２つの端子を有する複数の過電圧防止素子（Ｚ４１～Ｚ４６）と、
前記信号入力部を動作させるための電源ライン及びグランドラインと、を有し、
前記信号入力部は、前記複数のスイッチに接続されて、前記複数のスイッチからの信号がそれぞれ入力される複数の信号入力端子（Ａ１～Ａ６）を有し、
前記複数のスイッチと、前記複数のスイッチにそれぞれ対応して接続された前記信号入力部の前記複数の信号入力端子とは、前記複数の過電圧防止素子の一方の端子にそれぞれ接続され、
前記過電圧防止素子の他方の端子は、前記グランドラインに接続され、
前記複数のスイッチは、遊技者の操作を検出した場合、グランドレベルの信号を出力し、
前記信号入力部の複数の信号入力端子と前記複数のスイッチとの間には、ライン抵抗（Ｒ７～Ｒ１２）がそれぞれ設けられ、
前記複数のスイッチの出力側は、それぞれプルアップ（抵抗Ｒ１～Ｒ６を介する）されている
構成を有する。
<
In order to solve the same problems as in
Multiple switches (152s to 157s) for detecting the player's operation, and
A control unit (secondary relay board 69) that is connected to and controls the plurality of switches is provided.
The control unit
A signal input unit (buffer IC 151) constituting an input port for inputting signals from the plurality of switches, and a signal input unit (buffer IC 151).
A plurality of overvoltage prevention elements (Z41 to Z46) having two terminals for preventing overvoltage, and
It has a power supply line and a ground line for operating the signal input unit, and has.
The signal input unit has a plurality of signal input terminals (A1 to A6) connected to the plurality of switches and to which signals from the plurality of switches are input.
The plurality of switches and the plurality of signal input terminals of the signal input unit connected to each of the plurality of switches are connected to one terminal of the plurality of overvoltage prevention elements, respectively.
The other terminal of the overvoltage protection element is connected to the ground line and
When the player's operation is detected, the plurality of switches output a ground level signal and output a ground level signal.
Line resistors (R7 to R12) are provided between the plurality of signal input terminals of the signal input unit and the plurality of switches, respectively.
The output side of the plurality of switches has a configuration in which each is pulled up (via resistors R1 to R6).
この構成により、本発明に係る遊技機は、複数のスイッチの検出状態を記憶するための入力ポートを構成する信号入力部の各入力端に過電圧防止素子を設けることにより、信号入力部の各入力端子の電源電圧が異常電圧となった場合には、各過電圧防止素子によって異常電圧をグランドに誘導するため、入力ポートを外来ノイズから保護することができる。 With this configuration, the gaming machine according to the present invention provides each input of the signal input unit by providing an overvoltage prevention element at each input end of the signal input unit constituting the input port for storing the detection state of a plurality of switches. When the power supply voltage of the terminal becomes an abnormal voltage, each overvoltage prevention element induces the abnormal voltage to ground, so that the input port can be protected from external noise.
また、本発明に係る遊技機は、遊技者の操作を検出した場合、複数のスイッチがグランドレベルの信号を出力し、信号入力部の複数の信号入力端子と複数のスイッチとの間に、ライン抵抗がそれぞれ設けられ、複数のスイッチの出力側がそれぞれプルアップされているため、遊技者の操作が検出されていないときに信号入力部の複数の信号入力端子に入力される信号のレベルを安定させることができる。 Further, in the gaming machine according to the present invention, when the player's operation is detected, a plurality of switches output ground level signals, and a line is placed between the plurality of signal input terminals of the signal input unit and the plurality of switches. Since each resistor is provided and the output side of multiple switches is pulled up, the level of the signal input to the multiple signal input terminals of the signal input unit is stabilized when the player's operation is not detected. be able to.
なお、本発明に係る遊技機において、
前記過電圧防止素子は、電圧依存抵抗器により構成され、過電圧が発生した場合に、抵抗値が変化することにより、前記信号入力部の前記複数の信号入力端子に前記過電圧を入力させない
構成としてもよい。
In the gaming machine according to the present invention,
The overvoltage prevention element may be configured by a voltage-dependent resistor, and the overvoltage may not be input to the plurality of signal input terminals of the signal input unit by changing the resistance value when an overvoltage occurs. ..
この構成により、本発明に係る遊技機は、外来ノイズによりスイッチから過電圧が発生した場合には、過電圧防止素子の抵抗値が低下して、スイッチから過電圧防止素子を介してグランドラインに電流が流れるようになるため、入力ポートに過電圧がかからないようにすることができる。 With this configuration, in the gaming machine according to the present invention, when an overvoltage is generated from the switch due to external noise, the resistance value of the overvoltage protection element decreases, and a current flows from the switch to the ground line via the overvoltage protection element. Therefore, it is possible to prevent overvoltage from being applied to the input port.
本発明によれば、入力ポートを外来ノイズから保護することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of protecting an input port from external noise.
＜要旨２２＞
要旨２０と同様な課題を解決するため、本発明に係る遊技機は、
遊技者が操作するための操作部（各種ボタン１５２～１５７）と、
前記操作部に接続され制御を行う制御部（副中継基板６９）と、を備え、
前記操作部は、操作に対応した複数のスイッチ（１５２ｓ～１５７ｓ）を有し、
前記制御部は、
前記複数のスイッチからの信号をそれぞれ入力するための信号入力部（バッファＩＣ１５１）と、
過電圧を防止するための２つの端子を有する複数の過電圧防止素子（Ｄ７１～Ｄ７６）と、
前記信号入力部を動作させるための電源ライン及びグランドラインと、
前記複数のスイッチのための第１の規定電圧を前記信号入力部のための第２の規定電圧に調整するための複数の調整器（抵抗Ｒ７１～Ｒ８２）と、を有し、
前記信号入力部は、前記複数のスイッチにそれぞれ接続されて前記複数のスイッチからの信号をそれぞれ入力する複数の信号入力端子（Ａ１～Ａ６）を有し、
前記制御部は、
前記複数のスイッチと、前記複数のスイッチに対応して接続された前記信号入力部の前記複数の信号入力端子のそれぞれに、前記過電圧防止素子の一方の端子が接続され、前記過電圧防止素子の他方の端子が前記電源ラインに接続されている
構成を有する。
<
In order to solve the same problems as in
An operation unit (
A control unit (secondary relay board 69) that is connected to the operation unit and performs control is provided.
The operation unit has a plurality of switches (152s to 157s) corresponding to the operation, and has a plurality of switches (152s to 157s).
The control unit
A signal input unit (buffer IC 151) for inputting signals from the plurality of switches, and
A plurality of overvoltage prevention elements (D71 to D76) having two terminals for preventing overvoltage, and
A power supply line and a ground line for operating the signal input unit, and
It has a plurality of regulators (resistances R71 to R82) for adjusting a first specified voltage for the plurality of switches to a second specified voltage for the signal input unit.
The signal input unit has a plurality of signal input terminals (A1 to A6) connected to the plurality of switches and input signals from the plurality of switches.
The control unit
One terminal of the overvoltage prevention element is connected to each of the plurality of switches and the plurality of signal input terminals of the signal input unit connected corresponding to the plurality of switches, and the other of the overvoltage prevention elements. The terminal is connected to the power supply line.
この構成により、本発明に係る遊技機は、複数のスイッチの検出状態を記憶するための入力ポートを構成する信号入力部の各入力端に過電圧防止素子を設けることにより、信号入力部の各入力端子の電源電圧が異常電圧となった場合には、各過電圧防止素子によって異常電圧を電源ラインに誘導するため、入力ポートを外来ノイズから保護することができる。 With this configuration, the gaming machine according to the present invention provides each input of the signal input unit by providing an overvoltage prevention element at each input end of the signal input unit constituting the input port for storing the detection state of a plurality of switches. When the power supply voltage of the terminal becomes an abnormal voltage, each overvoltage prevention element induces the abnormal voltage to the power supply line, so that the input port can be protected from external noise.
本発明によれば、入力ポートを外来ノイズから保護することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of protecting an input port from external noise.
＜要旨２３＞
装飾駆動基板が周辺制御基板からのシリアル駆動データに基づいてステッピングモータに駆動電流を流してステッピングモータの制御を行うものが特開２０１７－１３１６９３号公報に提案されている。
<Summary 23>
Japanese Patent Application Laid-Open No. 2017-131693 proposes a decorative drive board in which a drive current is passed through a stepping motor based on serial drive data from a peripheral control board to control the stepping motor.
このような従来の遊技機においては、リールや可動役物を駆動させるステッピングモータが遊技機の筐体内で制御基板とは離れた位置に配置され、駆動基板とモータとがハーネスにより接続されており、遊技機内で発生した静電気がハーネスに飛来することで、駆動電流を出力するドライバ回路の出力端子に静電気によるサージ電圧が発生し、ドライバ回路にサージ電圧が逆流して内部素子を破壊するおそれがある。 In such a conventional gaming machine, a stepping motor for driving a reel or a movable accessory is arranged in the housing of the gaming machine at a position away from the control board, and the drive board and the motor are connected by a harness. When the static electricity generated in the game machine flies to the harness, a surge voltage due to static electricity is generated at the output terminal of the driver circuit that outputs the drive current, and the surge voltage may flow back to the driver circuit and destroy the internal element. be.
本発明は、このような課題を解決するためになされたもので、ドライバ回路の内部素子をサージ電圧から保護することができる遊技機を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a gaming machine capable of protecting an internal element of a driver circuit from a surge voltage.
本発明に係る遊技機は、
可動部（可動役物８５）と、
前記可動部を駆動させるための駆動部（モータ１４２）と、
前記駆動部を駆動させるために駆動電流を出力する駆動出力部（パネル中継基板８３）と、
前記駆動部を制御するための駆動データを出力する制御部（副制御基板７２）と、を備え、
前記駆動出力部は、
前記駆動部を駆動制御するためのドライバ回路（ドライバＩＣ１４１）と、
前記ドライバ回路を動作させるため電源ライン及びグランドラインと、
過電圧を防止するための２つの端子を有する複数の過電圧防止素子（Ｚ３１～Ｚ３４）と、を有し、
前記ドライバ回路は、
前記駆動部に駆動電流を出力するための複数の出力端子（ＡＯＵＴ１、ＡＯＵＴ２、ＢＯＵＴ１、ＢＯＵＴ２）と、
前記電源ラインに接続される電源端子（ＶＣＣ）と、
前記グランドラインに接続されるグランド端子（ＧＮＤ）と、を有し、
前記ドライバ回路の前記複数の出力端子は、前記複数の過電圧防止素子の一方の端子がそれぞれ接続され、
前記複数の過電圧防止素子の他方の端子は、前記グランドラインに接続されている
構成を有する。
The gaming machine according to the present invention
Movable part (movable accessory 85) and
A drive unit (motor 142) for driving the movable unit and
A drive output unit (panel relay board 83) that outputs a drive current to drive the drive unit, and
A control unit (sub-control board 72) for outputting drive data for controlling the drive unit is provided.
The drive output unit is
A driver circuit (driver IC 141) for driving and controlling the drive unit, and
In order to operate the driver circuit, the power supply line and ground line,
It has a plurality of overvoltage prevention elements (Z31 to Z34) having two terminals for preventing overvoltage, and has.
The driver circuit is
A plurality of output terminals (AOUT1, AOUT2, BOUT1, BOUT2) for outputting a drive current to the drive unit, and
The power supply terminal (VCC) connected to the power supply line and
It has a ground terminal (GND) connected to the ground line, and has.
One terminal of the plurality of overvoltage prevention elements is connected to the plurality of output terminals of the driver circuit, respectively.
The other terminal of the plurality of overvoltage protection elements has a configuration connected to the ground line.
この構成により、本発明に係る遊技機は、可動部を駆動させるための駆動部を駆動制御するためのドライバ回路の各出力端子に過電圧防止素子を設けることにより、ドライバ回路の各出力端子にサージ電圧が発生した場合に、ドライバ回路にサージ電圧によるサージ電流が逆流することを防止するため、ドライバ回路の内部素子をサージ電圧から保護することができる。 With this configuration, the gaming machine according to the present invention provides surges at each output terminal of the driver circuit by providing an overvoltage prevention element at each output terminal of the driver circuit for driving and controlling the drive unit for driving the movable portion. When a voltage is generated, the surge current due to the surge voltage is prevented from flowing back to the driver circuit, so that the internal element of the driver circuit can be protected from the surge voltage.
なお、本発明に係る遊技機において、
前記過電圧防止素子は、電圧依存抵抗器により構成され、過電圧が発生した場合に、抵抗値が変化することにより、前記ドライバ回路の前記複数の出力端子に前記過電圧を入力させない
構成としてもよい。
In the gaming machine according to the present invention,
The overvoltage prevention element may be configured by a voltage-dependent resistor, and the overvoltage may not be input to the plurality of output terminals of the driver circuit by changing the resistance value when an overvoltage occurs.
この構成により、本発明に係る遊技機は、ドライバ回路の出力端子にサージ電圧が発生した場合には、過電圧防止素子の抵抗値が低下して、過電圧防止素子を介してグランドラインに電流が流れるようになるため、ドライバ回路の内部素子をサージ電圧から保護することができる。 With this configuration, in the gaming machine according to the present invention, when a surge voltage is generated at the output terminal of the driver circuit, the resistance value of the overvoltage protection element decreases, and a current flows through the overvoltage protection element to the ground line. Therefore, the internal element of the driver circuit can be protected from the surge voltage.
本発明によれば、ドライバ回路の内部素子をサージ電圧から保護することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of protecting an internal element of a driver circuit from a surge voltage.
＜要旨２４＞
要旨２３と同様な課題を解決するため、本発明に係る遊技機は、
可動部（可動役物８５）と、
前記可動部を駆動させるための駆動部（モータ１４２）と、
前記駆動部を駆動させるために駆動電流を出力する駆動出力部（パネル中継基板８３）と、
前記駆動部を制御するための駆動データを出力する制御部（副制御基板７２）と、を備え、
前記駆動出力部は、
前記駆動部を駆動制御するためのドライバ回路（ドライバＩＣ１４１）と、
前記ドライバ回路を動作させるため電源ライン及びグランドラインと、
過電圧を防止するための２つの端子を有する複数の第１過電圧防止素子（Ｚ３１～Ｚ３４）及び第２過電圧防止素子（Ｚ３５）と、を有し、
前記ドライバ回路は、
前記駆動部に駆動電流を出力するための複数の出力端子（ＡＯＵＴ１、ＡＯＵＴ２、ＢＯＵＴ１、ＢＯＵＴ２）と、
前記電源ラインに接続される電源端子（ＶＣＣ）と、
前記グランドラインに接続されるグランド端子（ＧＮＤ）と、
リセット信号を入力するためのリセット端子（ＲＥＳＥＴ）と、
スリープ信号を入力するためのスリープ端子（ＳＬＥＥＰ）と、を有し、
前記ドライバ回路の前記複数の出力端子は、前記複数の第１過電圧防止素子の一方の端子がそれぞれ接続され、
前記複数の第１過電圧防止素子の他方の端子は、前記グランドラインに接続され、
前記ドライバ回路の前記リセット端子と前記スリープ端子とは、前記第２過電圧防止素子の一方の端子が接続され、
前記過第２電圧防止素子の他方の端子は、前記グランドラインに接続されている
構成を有する。
<Summary 24>
In order to solve the same problems as in Abstract 23, the gaming machine according to the present invention is
Movable part (movable accessory 85) and
A drive unit (motor 142) for driving the movable unit and
A drive output unit (panel relay board 83) that outputs a drive current to drive the drive unit, and
A control unit (sub-control board 72) for outputting drive data for controlling the drive unit is provided.
The drive output unit is
A driver circuit (driver IC 141) for driving and controlling the drive unit, and
In order to operate the driver circuit, the power supply line and ground line,
It has a plurality of first overvoltage prevention elements (Z31 to Z34) and a second overvoltage prevention element (Z35) having two terminals for preventing overvoltage.
The driver circuit is
A plurality of output terminals (AOUT1, AOUT2, BOUT1, BOUT2) for outputting a drive current to the drive unit, and
The power supply terminal (VCC) connected to the power supply line and
The ground terminal (GND) connected to the ground line and
A reset terminal (RESET) for inputting a reset signal,
It has a sleep terminal (SLEEP) for inputting a sleep signal, and has.
One terminal of the plurality of first overvoltage prevention elements is connected to the plurality of output terminals of the driver circuit, respectively.
The other terminal of the plurality of first overvoltage protection elements is connected to the ground line.
One terminal of the second overvoltage prevention element is connected to the reset terminal and the sleep terminal of the driver circuit.
The other terminal of the excess voltage protection element has a configuration connected to the ground line.
この構成により、本発明に係る遊技機は、可動部を駆動させるための駆動部を駆動制御するためのドライバ回路の各出力端子に過電圧防止素子を設けることにより、ドライバ回路の各出力端子にサージ電圧が発生した場合に、ドライバ回路にサージ電圧によるサージ電流が逆流することを防止するため、ドライバ回路の内部素子をサージ電圧から保護することができる。 With this configuration, the gaming machine according to the present invention provides surges at each output terminal of the driver circuit by providing an overvoltage prevention element at each output terminal of the driver circuit for driving and controlling the drive unit for driving the movable portion. When a voltage is generated, the surge current due to the surge voltage is prevented from flowing back to the driver circuit, so that the internal element of the driver circuit can be protected from the surge voltage.
また、本発明に係る遊技機は、ドライバ回路のリセット端子とスリープ端子とが過電圧防止素子を介してグランドラインに接続されているため、ドライバ回路のリセット端子又はスリープ端子にサージ電圧が発生した場合には、ドライバ回路の内部素子をサージ電圧から保護することができる。 Further, in the gaming machine according to the present invention, since the reset terminal and the sleep terminal of the driver circuit are connected to the ground line via the overvoltage prevention element, when a surge voltage is generated in the reset terminal or the sleep terminal of the driver circuit. The internal elements of the driver circuit can be protected from surge voltage.
また、本発明に係る遊技機は、ドライバ回路のリセット端子とスリープ端子とが過電圧防止素子を介してグランドラインに接続されているため、ノイズの影響によってドライバ回路がリセット又はスリープ状態になることを防止することができる。 Further, in the gaming machine according to the present invention, since the reset terminal and the sleep terminal of the driver circuit are connected to the ground line via the overvoltage prevention element, the driver circuit is reset or put into a sleep state due to the influence of noise. Can be prevented.
なお、本発明に係る遊技機において、
前記第１過電圧防止素子及び前記第２過電圧防止素子は、電圧依存抵抗器により構成され、過電圧が発生した場合に、抵抗値が低下する
構成としてもよい。
In the gaming machine according to the present invention,
The first overvoltage prevention element and the second overvoltage prevention element may be configured by a voltage-dependent resistor, and the resistance value may be lowered when an overvoltage occurs.
この構成により、本発明に係る遊技機は、ドライバ回路の出力端子、リセット端子又はスリープ端子にサージ電圧が発生した場合には、過電圧防止素子の抵抗値が低下して、過電圧防止素子を介してグランドラインに電流が流れるようになるため、ドライバ回路の内部素子をサージ電圧から保護することができる。 With this configuration, in the gaming machine according to the present invention, when a surge voltage is generated in the output terminal, the reset terminal or the sleep terminal of the driver circuit, the resistance value of the overvoltage prevention element is lowered, and the resistance value of the overvoltage prevention element is lowered through the overvoltage prevention element. Since the current flows through the ground line, the internal element of the driver circuit can be protected from the surge voltage.
本発明によれば、ドライバ回路の内部素子をサージ電圧から保護することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of protecting an internal element of a driver circuit from a surge voltage.
＜要旨２５＞
演出効果を高める目的で、ファンを使用することなく、可聴範囲外の音によりエンクロージャから風を発生させるものが特開２００４－１２９７２６号公報に提案されている。
<Summary 25>
For the purpose of enhancing the effect of production, Japanese Patent Application Laid-Open No. 2004-129726 proposes a method of generating wind from an enclosure by a sound outside the audible range without using a fan.
このような従来の遊技機においては、風を発生させない音源データと、風を発生させる音源データとを別途に用意しておく必要があった。 In such a conventional gaming machine, it is necessary to separately prepare sound source data that does not generate wind and sound source data that generates wind.
本発明は、このような課題を解決するためになされたもので、共通な音源データを基に、風を発生させる演出と、風を発生させない演出とを実行することができる遊技機を提供することを目的とする。 The present invention has been made to solve such a problem, and provides a gaming machine capable of performing an effect of generating wind and an effect of not generating wind based on common sound source data. The purpose is.
本発明に係る遊技機は、
複数の音源データに応じて予め定められた閾値（スレッショルド）及び比率値（レシオ）を記憶する記憶部（サブＲＯＭ）と、
前記音源データを選択して制御する制御部（副制御基板７２）と、
前記制御部からの前記音源データを増幅して音データを電気信号に変換する音増幅部（アンプ基板８１）と、
前記音増幅部が変換した電気信号により振動板（２５ａ）を振動させる振動部（下部左ウーファＤＤ２５Ｌ）と、を備え、
前記制御部は、前記音源データのレベル（ｄＢ）を圧縮する圧縮手段（副制御基板７２のサブＣＰＵ（コンプレッサ処理））を有し、
前記圧縮手段は、選択された前記音源データ内の周波数に応じたレベルが前記閾値を越えた場合に前記比率値により該レベルを圧縮し、且つ、前記閾値を越えない前記周波数に応じたレベルを圧縮することなく前記音増幅部に出力し、
前記振動部は、前記圧縮手段により圧縮された前記音源データのレベルに基づいて前記振動板を振動させる
構成を有する。
The gaming machine according to the present invention
A storage unit (sub ROM) that stores predetermined threshold values (threshold values) and ratio values (ratio) according to a plurality of sound source data, and
A control unit (sub-control board 72) that selects and controls the sound source data, and
A sound amplification unit (amplifier board 81) that amplifies the sound source data from the control unit and converts the sound data into an electric signal, and
A vibration unit (lower left woofer DD25L) that vibrates the diaphragm (25a) by an electric signal converted by the sound amplification unit is provided.
The control unit has a compression means (sub CPU (compressor processing) of the sub control board 72) for compressing the level (dB) of the sound source data.
The compression means compresses the level according to the ratio value when the level corresponding to the frequency in the selected sound source data exceeds the threshold value, and compresses the level according to the frequency not exceeding the threshold value. Output to the sound amplification unit without compression,
The vibrating unit has a configuration in which the diaphragm is vibrated based on the level of the sound source data compressed by the compression means.
この構成により、本発明に係る遊技機は、振動部から風を発生させることができる音源データに対して風を発生させる周波数帯のレベルを圧縮手段によって圧縮させて音増幅部に出力することで、振動部から風を発生させない演出を実行することができ、振動部から風を発生させることができる音源データのレベルを圧縮手段によって圧縮させずに音増幅部に出力することで、振動部から風を発生させる演出を実行することができる。このように、本発明に係る遊技機は、共通な音源データを基に、風を発生させる演出と、風を発生させない演出とを実行することができる。 With this configuration, the gaming machine according to the present invention compresses the level of the frequency band that generates wind with respect to the sound source data that can generate wind from the vibrating unit by the compression means and outputs it to the sound amplification unit. , It is possible to execute an effect that does not generate wind from the vibrating part, and by outputting the level of sound source data that can generate wind from the vibrating part to the sound amplification part without being compressed by the compression means, from the vibrating part. It is possible to perform an effect that generates a wind. As described above, the gaming machine according to the present invention can perform an effect of generating wind and an effect of not generating wind based on common sound source data.
本発明によれば、共通な音源データを基に、風を発生させる演出と、風を発生させない演出とを実行することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of performing an effect of generating wind and an effect of not generating wind based on common sound source data.
＜要旨２６＞
演出効果を高める目的で、ファンを使用することなく、可聴範囲外の音によりエンクロージャから風を発生させるものが２００４－１２９７２６に提案されている。
<Summary 26>
For the purpose of enhancing the effect of production, it is proposed in 2004-129726 that the wind is generated from the enclosure by the sound outside the audible range without using a fan.
このような従来の遊技機においては、風の強さに応じた音源データを別途に用意しておく必要があった。 In such a conventional gaming machine, it is necessary to separately prepare sound source data according to the strength of the wind.
本発明は、このような課題を解決するためになされたもので、共通な音源データを基に、音源データレベルの風を発生させる演出と、音源データレベルより強い風を発生させる演出とを実行することができる遊技機を提供することを目的とする。 The present invention has been made to solve such a problem, and based on common sound source data, an effect of generating a wind at a sound source data level and an effect of generating a wind stronger than the sound source data level are executed. The purpose is to provide a gaming machine that can be played.
本発明に係る遊技機は、
複数の音源データに応じて予め定められた閾値（スレッショルド）及び比率値（レシオ）を記憶する記憶部（サブＲＯＭ）と、
前記音源データを選択して制御する制御部（副制御基板７２）と、
前記制御部からの前記音源データを増幅して音データを電気信号に変換する音増幅部（アンプ基板８１）と、
前記音増幅部が変換した電気信号により振動板（２５ａ）を振動させる振動部（下部左ウーファＤＤ２５Ｌ）と、を備え、
前記制御部は、前記音源データのレベル（ｄＢ）を増加する増加手段（副制御基板７２のサブＣＰＵ（エキスパンダ処理））を有し、
前記増加手段は、選択された前記音源データ内の周波数に応じたレベルが前記閾値を越えた場合に前記比率値により該レベルを増加させ、且つ、前記閾値を越えない前記周波数に応じたレベルを増加させることなく前記音増幅部に出力し、
前記振動部は、前記増加手段により増加された前記音源データのレベルに基づいて前記振動板を振動させる
構成を有する。
The gaming machine according to the present invention
A storage unit (sub ROM) that stores predetermined threshold values (threshold values) and ratio values (ratio) according to a plurality of sound source data, and
A control unit (sub-control board 72) that selects and controls the sound source data, and
A sound amplification unit (amplifier board 81) that amplifies the sound source data from the control unit and converts the sound data into an electric signal, and
A vibration unit (lower left woofer DD25L) that vibrates the diaphragm (25a) by an electric signal converted by the sound amplification unit is provided.
The control unit has an increasing means (sub CPU (expander processing) of the sub control board 72) for increasing the level (dB) of the sound source data.
The increasing means increases the level by the ratio value when the level corresponding to the frequency in the selected sound source data exceeds the threshold value, and increases the level according to the frequency not exceeding the threshold value. Output to the sound amplification unit without increasing
The vibrating unit has a configuration that vibrates the diaphragm based on the level of the sound source data increased by the increasing means.
この構成により、本発明に係る遊技機は、振動部から風を発生させることができる音源データに対して風を発生させる周波数帯のレベルを増加手段によって増加させて音増幅部に出力することで、振動部から音源データレベルより強い風を発生させる演出を実行することができる。 With this configuration, the gaming machine according to the present invention increases the level of the frequency band that generates wind with respect to the sound source data that can generate wind from the vibrating unit by an increasing means and outputs it to the sound amplification unit. , It is possible to perform an effect of generating a wind stronger than the sound source data level from the vibrating part.
また、本発明に係る遊技機は、振動部から風を発生させることができる音源データのレベルを増加手段によって増加させずに音増幅部に出力することで、振動部から音源データレベルの風を発生させる演出を実行することができる。 Further, the gaming machine according to the present invention outputs the wind of the sound source data level from the vibrating section by outputting the wind to the sound amplification section without increasing the level of the sound source data that can generate the wind from the vibrating section by the increasing means. It is possible to execute the effect to be generated.
このように、本発明に係る遊技機は、共通な音源データを基に、音源データレベルの風を発生させる演出と、音源データレベルより強い風を発生させる演出とを実行することができる。 As described above, the gaming machine according to the present invention can perform an effect of generating a wind at a sound source data level and an effect of generating a wind stronger than the sound source data level based on common sound source data.
本発明によれば、共通な音源データを基に、音源データレベルの風を発生させる演出と、音源データレベルより強い風を発生させる演出とを実行することができる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of performing an effect of generating a wind at a sound source data level and an effect of generating a wind stronger than the sound source data level based on common sound source data. ..
１ 遊技機
２５ａ 振動板
４６ セレクタ（検知部）
５５ 主中継基板（接続部）
６１ ドア開閉監視スイッチ（検知部）
６２ ＢＥＴスイッチ（検知部）
６３ 清算スイッチ（検知部）
６４ スタートスイッチ（検知部）
６５ ストップスイッチ基板（検知部）
６７ リセットスイッチ（検知部）
６９ 副中継基板（中継制御部、制御部）
７１ 主制御基板（主制御部）
７２ 副制御基板（制御部、副制御部）
８１ アンプ基板（音源変換部、音増幅部）
８３ パネル中継基板（駆動出力部）
８５ 可動役物（可動部）
９４ マイクロプロセッサ（制御部）
１０１ 光通信受信用コネクタ（信号入力部）
１０３ ポート入出力ＩＣ（信号出力部）
１１１ 電源回路（第１電源供給部）
１１２ 電源管理ＩＣ（電源管理部、リセット出力手段、割込信号出力手段）
１３１ 光通信受信用コネクタ（受光変換手段）
１３３ 通信ＩＣ（入力信号出力手段）
１４１ ドライバＩＣ（ドライバ回路）
１４２ モータ（駆動部）
１５１ バッファＩＣ（信号入力部）
１５２ ＬＥＦＴボタン（操作部）
１５２ｓ ＬＥＦＴスイッチ（スイッチ）
１５３ ＲＩＧＨＴボタン（操作部）
１５３ｓ ＲＩＧＨＴスイッチ（スイッチ）
１５４ ＵＰボタン（操作部）
１５４ｓ ＵＰスイッチ（スイッチ）
１５５ ＤＯＷＮボタン（操作部）
１５５ｓ ＤＯＷＮスイッチ（スイッチ）
１５６ ＥＮＴＥＲボタン（操作部）
１５６ｓ ＥＮＴＥＲスイッチ（スイッチ）
１５７ ＰＵＳＨボタン（操作部）
１５７ｓ ＰＵＳＨスイッチ（スイッチ）
１６１ サウンドＩＣ（音源変換手段、圧縮手段、増加手段）
Ｂ１、ＣＰ１ 電解コンデンサ（第２電源供給部）
Ｃ１ フィルタ素子（電源規制手段）
Ｃ２、Ｃ１２、Ｃ１３、Ｃ２１、Ｃ５１、Ｃ５２ フィルタ素子
Ｄ１ 整流作用素子（電源規制手段）
Ｄ７１～Ｄ７６ 過電圧防止素子
ＤＤ２５Ｌ 下部左サブウーファ（スピーカ部、振動部）
ＦＢ１、ＦＢ２ フィルタ素子
ＦＬ１ フィルタ素子
ＩＣ１－１、ＩＣ１－２、ＩＣ１－３、ＩＣ１－４ シュミットトリガインバータ
Ｌ１、Ｌ２ フィルタ素子
Ｒ７～Ｒ１２ 抵抗（ライン抵抗）
Ｒ７１～Ｒ８２ 抵抗（調整器）
Ｓ１ シュミットトリガ（シュミットトリガ回路）
Ｚ１ フィルタ素子（電源規制手段）
Ｚ２、Ｚ１１、Ｚ２１、Ｚ５１ フィルタ素子
Ｚ３１～Ｚ３４、Ｚ４１～Ｚ４６ 過電圧防止素子
Ｄ７１～Ｄ７６ 過電圧防止素子
1
55 Main relay board (connection part)
61 Door open / close monitoring switch (detector)
62 BET switch (detector)
63 Clearing switch (detector)
64 Start switch (detector)
65 Stop switch board (detector)
67 Reset switch (detector)
69 Sub-relay board (relay control unit, control unit)
71 Main control board (main control unit)
72 Sub-control board (control unit, sub-control unit)
81 Amplifier board (sound source conversion unit, sound amplification unit)
83 Panel relay board (drive output section)
85 Movable accessory (movable part)
94 microprocessor (control unit)
101 Optical communication reception connector (signal input unit)
103 Port input / output IC (signal output unit)
111 Power supply circuit (1st power supply unit)
112 Power management IC (power management unit, reset output means, interrupt signal output means)
131 Optical communication receiving connector (light receiving conversion means)
133 Communication IC (input signal output means)
141 Driver IC (driver circuit)
142 Motor (drive unit)
151 Buffer IC (Signal input section)
152 LEFT button (operation unit)
152s LEFT switch (switch)
153 RIGHT button (operation unit)
153s RIGHT switch (switch)
154 UP button (operation unit)
154s UP switch (switch)
155 DOWN button (operation unit)
155s DOWN switch (switch)
156 ENTER button (operation unit)
156s ENTER switch (switch)
157 PUSH button (operation unit)
157s PUSH switch (switch)
161 Sound IC (sound source conversion means, compression means, increasing means)
B1, CP1 electrolytic capacitor (second power supply unit)
C1 filter element (power supply regulating means)
C2, C12, C13, C21, C51, C52 Filter element D1 Rectifying element (power supply regulating means)
D71 to D76 Overvoltage protection element DD25L Lower left subwoofer (speaker section, vibration section)
FB1, FB2 filter element FL1 filter element IC1-1, IC1-2, IC1-3, IC1-4 Schmitt trigger inverter L1, L2 filter element R7 to R12 resistance (line resistance)
R71 to R82 resistance (adjuster)
S1 Schmitt trigger (Schmitt trigger circuit)
Z1 filter element (power supply regulating means)
Z2, Z11, Z21, Z51 Filter element Z31 to Z34, Z41 to Z46 Overvoltage protection element D71 to D76 Overvoltage protection element
Claims (1)
電源管理を行うための電源管理回路と、
前記マイクロプロセッサ及び前記電源管理回路に第１の電源電圧を供給するために第２の電源電圧を変圧する第１電源供給部と、
前記第１電源供給部から電源電圧が供給されない状態であっても前記マイクロプロセッサに前記第１の電源電圧を供給する第２電源供給部と、
前記第２電源供給部と前記マイクロプロセッサとの間に配置され、前記第２電源供給部から供給された前記第１の電源電圧を規制するための電源規制回路と、を備え、
前記マイクロプロセッサ、前記電源管理回路、前記第１電源供給部及び前記電源規制回路は、第１の基板に配置され、
前記第２電源供給部は、第２の基板に配置され、
前記マイクロプロセッサは、
演算処理を行う演算処理手段と、
前記演算処理手段がデータの読み書きを行う第１記憶手段と、
前記演算処理手段が制御を行うためのデータが記憶された第２記憶手段と、
前記第１電源供給部からの前記第１の電源電圧の供給を受け付けるための第１電圧端子と、
前記第１記憶手段に記憶されたデータを維持するための前記第１の電源電圧の供給を受け付けるための第２電圧端子と、
前記電源管理回路からのリセット信号を受け付ける第１信号端子と、
前記電源管理回路からの電圧低下信号を受け付ける第２信号端子と、を有し、
前記電源規制回路は、
前記第１電圧端子と前記第２電圧端子との間に設けられ、金属と半導体とが接合することによって生じるショットキー障壁を有して構成された整流作用素子と、
前記第２電圧端子とグランドとの間に設けられ、電荷を蓄積及び放出する受動素子により構成された第１フィルタ素子と、
前記第２電圧端子とグランドとの間に設けられ、印加する電圧により抵抗値が変化する非直線性抵抗素子により構成された第２フィルタ素子と、を有し、
前記電源管理回路は、
前記マイクロプロセッサに供給される電源を管理するための電源管理部と、
前記第１の電源電圧のラインとグランドとの間に設けられた第３フィルタ素子及び第４フィルタ素子と、
前記第２の電源電圧のラインとグランドとの間に設けられ、前記第２の電源電圧を分圧するための分圧回路と、を有し、
前記電源管理部は、
前記第１電圧端子に供給される前記第１の電源電圧と同じ電圧を受け付けるための第３電圧端子と、
前記分圧回路によって分圧された電圧を受け付けるための第４電圧端子と、
前記第１信号端子に前記リセット信号を出力するための第４信号端子と、
前記第４電圧端子に受け付けられた電圧に応じて前記第２信号端子に前記電圧低下信号を出力するための第５信号端子と、
グランドに接続されたグランド端子と、を有し、
前記第３フィルタ素子及び前記第４フィルタ素子は、前記第３電圧端子及び前記グランド端子に接続され、
前記分圧回路は、前記第２の電源電圧のラインと、グランド及び前記第４電圧端子に接続され、
前記電源規制回路は、
前記第１電源供給部から前記第１の電源電圧が供給されている場合は、前記第２電圧端子及び前記第２電源供給部に前記第１の電源電圧を供給し、
前記第１電源供給部から前記第１の電源電圧が供給されていない場合には、前記第２電源供給部から前記第２電圧端子に前記第１の電源電圧を供給するが、前記第１電圧端子には前記ショットキー障壁により前記第１の電源電圧を供給することなく、
前記第２フィルタ素子は、異常電圧が発生した場合には、異常電圧により発生した電荷をグランドに誘導し、
前記第１記憶手段は、前記第１電源供給部から前記第１の電源電圧の供給を受けられない状態であっても、前記第２電源供給部から前記第１の電源電圧が前記第２電圧端子に供給されることで、記憶されたデータを維持し、
前記第１電源供給部は、ハーネスを介することなく前記第１電圧端子及び前記第２電圧端子に接続され、
前記第２電源供給部は、ハーネスを介して前記第２電圧端子に接続されている
ことを特徴とする遊技機。 A microprocessor that performs control over the progress of the game,
A power management circuit for power management and
A first power supply unit that transforms a second power supply voltage in order to supply a first power supply voltage to the microprocessor and the power supply management circuit.
A second power supply unit that supplies the first power supply voltage to the microprocessor even when the power supply voltage is not supplied from the first power supply unit.
A power supply regulating circuit arranged between the second power supply unit and the microprocessor and for regulating the first power supply voltage supplied from the second power supply unit is provided.
The microprocessor, the power management circuit, the first power supply unit, and the power regulation circuit are arranged on the first board.
The second power supply unit is arranged on the second board.
The microprocessor
Arithmetic processing means for performing arithmetic processing and
The first storage means by which the arithmetic processing means reads and writes data, and
A second storage means in which data for controlling by the arithmetic processing means is stored, and
A first voltage terminal for receiving the supply of the first power supply voltage from the first power supply unit, and
A second voltage terminal for receiving the supply of the first power supply voltage for maintaining the data stored in the first storage means, and
The first signal terminal that receives the reset signal from the power management circuit,
It has a second signal terminal that receives a voltage drop signal from the power supply management circuit.
The power supply regulation circuit is
A rectifying element provided between the first voltage terminal and the second voltage terminal and having a Schottky barrier generated by joining a metal and a semiconductor, and a rectifying element.
A first filter element provided between the second voltage terminal and ground and composed of a passive element for accumulating and discharging electric charges.
It has a second filter element provided between the second voltage terminal and ground, and composed of a non-linear resistance element whose resistance value changes depending on an applied voltage.
The power supply management circuit
A power management unit for managing the power supplied to the microprocessor, and
The third filter element and the fourth filter element provided between the line of the first power supply voltage and the ground, and
It has a voltage dividing circuit provided between the line of the second power supply voltage and the ground and for dividing the second power supply voltage.
The power management unit
A third voltage terminal for receiving the same voltage as the first power supply voltage supplied to the first voltage terminal,
A fourth voltage terminal for receiving the voltage divided by the voltage divider circuit,
A fourth signal terminal for outputting the reset signal to the first signal terminal,
A fifth signal terminal for outputting the voltage drop signal to the second signal terminal according to the voltage received by the fourth voltage terminal, and
With a ground terminal connected to the ground,
The third filter element and the fourth filter element are connected to the third voltage terminal and the ground terminal.
The voltage divider circuit is connected to the second power supply voltage line, ground, and the fourth voltage terminal.
The power supply regulation circuit is
When the first power supply voltage is supplied from the first power supply unit, the first power supply voltage is supplied to the second voltage terminal and the second power supply unit.
When the first power supply voltage is not supplied from the first power supply unit, the first power supply voltage is supplied from the second power supply unit to the second voltage terminal, but the first voltage Without supplying the first power supply voltage to the terminal by the Schottky barrier,
When an abnormal voltage is generated, the second filter element induces the electric charge generated by the abnormal voltage to the ground.
In the first storage means, even if the first power supply voltage cannot be supplied from the first power supply unit, the first power supply voltage is the second voltage from the second power supply unit. By being supplied to the terminal, it maintains the stored data and
The first power supply unit is connected to the first voltage terminal and the second voltage terminal without using a harness.
The second power supply unit is connected to the second voltage terminal via a harness.
A gaming machine characterized by that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018010797A JP7060966B2 (en) | 2018-01-25 | 2018-01-25 | Pachinko machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018010797A JP7060966B2 (en) | 2018-01-25 | 2018-01-25 | Pachinko machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019126598A JP2019126598A (en) | 2019-08-01 |
| JP7060966B2 true JP7060966B2 (en) | 2022-04-27 |
Family
ID=67470926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018010797A Active JP7060966B2 (en) | 2018-01-25 | 2018-01-25 | Pachinko machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7060966B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7060965B2 (en) * | 2018-01-25 | 2022-04-27 | 株式会社ユニバーサルエンターテインメント | Pachinko machine |
| JP7325120B2 (en) * | 2020-12-24 | 2023-08-14 | 株式会社ユニバーサルエンターテインメント | game machine |
| JP7325121B2 (en) * | 2020-12-24 | 2023-08-14 | 株式会社ユニバーサルエンターテインメント | game machine |
| JP7325119B2 (en) * | 2020-12-24 | 2023-08-14 | 株式会社ユニバーサルエンターテインメント | game machine |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001113013A (en) | 1999-10-15 | 2001-04-24 | Seiko Epson Corp | Game machine |
| JP2005117000A (en) | 2003-09-19 | 2005-04-28 | Sharp Corp | Electrostatic protection circuit and high frequency circuit apparatus having same |
| JP2006136345A (en) | 2004-10-12 | 2006-06-01 | Sanyo Product Co Ltd | Game machine |
| JP2006271680A (en) | 2005-03-29 | 2006-10-12 | Daiman:Kk | Game machine |
| JP2008002856A (en) | 2006-06-20 | 2008-01-10 | Yazaki Corp | Battery-driven flowmeter |
| JP2009125373A (en) | 2007-11-26 | 2009-06-11 | Fujishoji Co Ltd | Reel type game machine |
| JP2015058047A (en) | 2013-09-17 | 2015-03-30 | 株式会社北電子 | Game machine |
| JP2015180421A (en) | 2015-07-21 | 2015-10-15 | 株式会社三共 | Game machine and game managing device |
| JP2016016296A (en) | 2014-07-11 | 2016-02-01 | 株式会社三共 | Game machine |
| JP2017104719A (en) | 2017-03-23 | 2017-06-15 | 株式会社ユニバーサルエンターテインメント | Game machine |
| JP2017148105A (en) | 2016-02-22 | 2017-08-31 | 株式会社大一商会 | Game machine |
| JP2019126587A (en) | 2018-01-25 | 2019-08-01 | 株式会社ユニバーサルエンターテインメント | Game machine |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738892B2 (en) * | 1993-01-25 | 1995-05-01 | 株式会社三共 | Ball game machine |
-
2018
- 2018-01-25 JP JP2018010797A patent/JP7060966B2/en active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001113013A (en) | 1999-10-15 | 2001-04-24 | Seiko Epson Corp | Game machine |
| JP2005117000A (en) | 2003-09-19 | 2005-04-28 | Sharp Corp | Electrostatic protection circuit and high frequency circuit apparatus having same |
| JP2006136345A (en) | 2004-10-12 | 2006-06-01 | Sanyo Product Co Ltd | Game machine |
| JP2006271680A (en) | 2005-03-29 | 2006-10-12 | Daiman:Kk | Game machine |
| JP2008002856A (en) | 2006-06-20 | 2008-01-10 | Yazaki Corp | Battery-driven flowmeter |
| JP2009125373A (en) | 2007-11-26 | 2009-06-11 | Fujishoji Co Ltd | Reel type game machine |
| JP2015058047A (en) | 2013-09-17 | 2015-03-30 | 株式会社北電子 | Game machine |
| JP2016016296A (en) | 2014-07-11 | 2016-02-01 | 株式会社三共 | Game machine |
| JP2015180421A (en) | 2015-07-21 | 2015-10-15 | 株式会社三共 | Game machine and game managing device |
| JP2017148105A (en) | 2016-02-22 | 2017-08-31 | 株式会社大一商会 | Game machine |
| JP2017104719A (en) | 2017-03-23 | 2017-06-15 | 株式会社ユニバーサルエンターテインメント | Game machine |
| JP2019126587A (en) | 2018-01-25 | 2019-08-01 | 株式会社ユニバーサルエンターテインメント | Game machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019126598A (en) | 2019-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7060966B2 (en) | Pachinko machine | |
| JP5391531B2 (en) | Game machine | |
| JP6925748B2 (en) | Pachinko machine | |
| JP7060965B2 (en) | Pachinko machine | |
| JP6934821B2 (en) | Pachinko machine | |
| JP2019126586A (en) | Game machine | |
| JP5272340B2 (en) | Game machine | |
| JP7001484B2 (en) | Pachinko machine | |
| JP7001485B2 (en) | Pachinko machine | |
| JP6903021B2 (en) | Pachinko machine | |
| JP6964931B2 (en) | Pachinko machine | |
| JP6964930B2 (en) | Pachinko machine | |
| JP6964928B2 (en) | Pachinko machine | |
| JP6964932B2 (en) | Pachinko machine | |
| JP6964929B2 (en) | Pachinko machine | |
| JP2019126605A (en) | Game machine | |
| JP2019126609A (en) | Game machine | |
| JP2019126608A (en) | Game machine | |
| JP2019126595A (en) | Game machine | |
| JP2009082492A (en) | Game machine | |
| JP2013103103A (en) | Game machine | |
| JP2019126603A (en) | Game machine | |
| JP2019126602A (en) | Game machine | |
| JP2019126604A (en) | Game machine | |
| JP2019126606A (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220415 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7060966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |