JP7058810B2 - 信号処理システム - Google Patents
信号処理システム Download PDFInfo
- Publication number
- JP7058810B2 JP7058810B2 JP2021560838A JP2021560838A JP7058810B2 JP 7058810 B2 JP7058810 B2 JP 7058810B2 JP 2021560838 A JP2021560838 A JP 2021560838A JP 2021560838 A JP2021560838 A JP 2021560838A JP 7058810 B2 JP7058810 B2 JP 7058810B2
- Authority
- JP
- Japan
- Prior art keywords
- phase rotation
- processing system
- signal processing
- processor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 54
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 49
- 238000013500 data storage Methods 0.000 claims description 34
- 238000004891 communication Methods 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 30
- 229940050561 matrix product Drugs 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 15
- 238000004364 calculation method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000012805 post-processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 102100035353 Cyclin-dependent kinase 2-associated protein 1 Human genes 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 102100029860 Suppressor of tumorigenicity 20 protein Human genes 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Computer Hardware Design (AREA)
- Complex Calculations (AREA)
Description
ここで、gn,mは、位相回転行列Gのn行m列目の行列要素である。
ここで、上付き添え字「T」は転置を示す。
Claims (9)
- 複数の離散信号系列からなる入力行列と位相回転行列との行列積を演算することによりチャープz変換を実行する信号処理システムであって、
並列演算を実行する複数個のプロセッサコアを含む特定用途向けのマルチコアプロセッサと、
前記複数個のプロセッサコアにそれぞれ割り当てられた複数の位相回転データブロックを格納している第1のデータ記憶領域と、
前記複数の離散信号系列を一時的に記憶する第2のデータ記憶領域と、
前記第1のデータ記憶領域から前記複数の位相回転データブロックを読み出して前記マルチコアプロセッサに転送し、前記第2のデータ記憶領域から前記複数の離散信号系列を読み出して前記マルチコアプロセッサに転送する並列演算制御部と
を備え、
前記複数の位相回転データブロックの各位相回転データブロックは、連続的にアクセス可能な配列を有する複数の位相回転因子からなり、
前記複数個のプロセッサコアの各プロセッサコアは、前記第1のデータ記憶領域から転送された当該複数の位相回転データブロックのうち自己に割り当てられた位相回転データブロックと、前記第2のデータ記憶領域から転送された当該複数の離散信号系列とを用いて前記行列積の一部をなす部分行列積を演算する、
ことを特徴とする信号処理システム。 - 請求項1に記載の信号処理システムであって、
前記複数の位相回転因子は、前記各位相回転データブロックにおいて、当該位相回転因子の実数部が連続的に配列し、かつ当該位相回転因子の虚数部が連続的に配列するように格納されており、
前記複数の離散信号系列は、前記第2のデータ記憶領域において、当該離散信号系列の実数部が連続的に配列し、かつ当該離散信号系列の虚数部が連続的に配列するように並べ替えられている、
ことを特徴とする信号処理システム。 - 請求項1または請求項2に記載の信号処理システムであって、前記並列演算制御部は、外部デバイスから入力された当該複数の離散信号系列を並べ替えて前記第2のデータ記憶領域に記憶させるデータ並べ替え部を含むことを特徴とする信号処理システム。
- 請求項1から請求項3のうちのいずれか1項に記載の信号処理システムであって、前記並列演算制御部は、前記位相回転データブロックを生成して前記第1のデータ記憶領域に記憶させる位相回転データ生成部を含むことを特徴とする信号処理システム。
- 請求項2に記載の信号処理システムであって、
前記各プロセッサコアは、
当該離散信号系列の実数部と当該位相回転因子の実数部との第1の積和演算と、
当該離散信号系列の実数部と当該位相回転因子の虚数部との第2の積和演算と、
当該離散信号系列の虚数部と当該位相回転因子の実数部との第3の積和演算と、
当該離散信号系列の虚数部と当該位相回転因子の虚数部との第4の積和演算と、
前記第1の積和演算により得られた演算結果から前記第4の積和演算により得られた演算結果を減算する演算と、
前記第2の積和演算により得られた演算結果と前記第3の積和演算により得られた演算結果とを加算する演算と
を実行することにより前記部分行列積を演算することを特徴とする信号処理システム。 - 請求項2に記載の信号処理システムであって、
前記各プロセッサコアは、
当該離散信号系列の実数部と当該位相回転因子の実数部との第1の積和演算と、
当該離散信号系列の実数部と当該位相回転因子の虚数部との第2の積和演算と、
当該離散信号系列の虚数部と当該位相回転因子の実数部との第3の積和演算と、
当該離散信号系列の虚数部と当該位相回転因子の虚数部との第4の積和演算と
を実行し、
前記並列演算制御部は、
前記第1の積和演算により得られた演算結果から前記第4の積和演算により得られた演算結果を減算する演算と、
前記第2の積和演算により得られた演算結果と前記第3の積和演算により得られた演算結果とを加算する演算と
を実行することを特徴とする信号処理システム。 - 請求項1から請求項6のうちのいずれか1項に記載の信号処理システムであって、
前記並列演算制御部は、少なくとも1個のプロセッサコアを含み、
前記複数個のプロセッサコアは、前記少なくとも1個のプロセッサコアよりも行列積演算を高速に実行するように設計されている、
ことを特徴とする信号処理システム。 - 請求項1から請求項7のうちのいずれか1項に記載の信号処理システムであって、
前記並列演算制御部と接続された第1の通信インタフェース部と、
前記マルチコアプロセッサと接続された第2の通信インタフェース部と、
前記第1の通信インタフェース部と前記第2の通信インタフェース部との間を接続するデータ伝送路と
をさらに備えることを特徴とする信号処理システム。 - 請求項1から請求項8のうちのいずれか1項に記載の信号処理システムであって、前記チャープz変換は、離散フーリエ変換または逆離散フーリエ変換のいずれか一方として実行されることを特徴とする信号処理システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/049081 WO2021124376A1 (ja) | 2019-12-16 | 2019-12-16 | 信号処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021124376A1 JPWO2021124376A1 (ja) | 2021-06-24 |
JP7058810B2 true JP7058810B2 (ja) | 2022-04-22 |
Family
ID=76476824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021560838A Active JP7058810B2 (ja) | 2019-12-16 | 2019-12-16 | 信号処理システム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7058810B2 (ja) |
WO (1) | WO2021124376A1 (ja) |
-
2019
- 2019-12-16 JP JP2021560838A patent/JP7058810B2/ja active Active
- 2019-12-16 WO PCT/JP2019/049081 patent/WO2021124376A1/ja active Application Filing
Non-Patent Citations (2)
Title |
---|
下馬場朋禄ほか,CUDA技術を利用したGPUコンピューティングの実際 後編,Interface,日本,CQ出版株式会社,2008年08月01日,第34巻 第8号,156-166ページ |
平澤将一ほか,GPU向けソフトウェアキャッシュ機構の実装と評価,情報処理学会研究報告 平成21年度▲4▼ [CD-ROM] ,日本,社団法人情報処理学会,2009年12月15日,Vol.2009-ARC-186, No.9,1-10ページ |
Also Published As
Publication number | Publication date |
---|---|
JPWO2021124376A1 (ja) | 2021-06-24 |
WO2021124376A1 (ja) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108170639B (zh) | 基于分布式环境的张量cp分解实现方法 | |
WO2021190761A1 (en) | Parallel computing scheme generation for neural networks | |
CN109033030B (zh) | 一种基于gpu的张量分解及重构方法 | |
CN107451097B (zh) | 国产申威26010众核处理器上多维fft的高性能实现方法 | |
CN110766128A (zh) | 卷积计算单元、计算方法及神经网络计算平台 | |
JPH01237765A (ja) | ディジタル信号処理プロセッサおよびディシタル信号処理プロセッサシステム | |
US11657262B2 (en) | Processing matrix operations for rate limited systems | |
US20180373677A1 (en) | Apparatus and Methods of Providing Efficient Data Parallelization for Multi-Dimensional FFTs | |
Niu et al. | SPEC2: Spectral sparse CNN accelerator on FPGAs | |
US20240232281A1 (en) | Method, Apparatus, and Device for Performing FFT | |
JP7058810B2 (ja) | 信号処理システム | |
JP2023070746A (ja) | 情報処理プログラム、情報処理装置、及び情報処理方法 | |
JP6810003B2 (ja) | 行列単純化装置、プログラム、および行列単純化方法 | |
Polat et al. | GPU‐accelerated and mixed norm regularized online extreme learning machine | |
Mahmud et al. | A scalable high-precision and high-throughput architecture for emulation of quantum algorithms | |
Liu et al. | High-performance tensor learning primitives using GPU tensor cores | |
Hasan et al. | GPU accelerated tensor computation of Hadamard product for machine learning applications | |
Su et al. | Co-prime Array Interpolation for DOA Estimation Using Deep Matrix Iterative Network | |
Wang et al. | An efficient architecture for floating-point eigenvalue decomposition | |
Takahashi et al. | Performance of the block Jacobi method for the symmetric eigenvalue problem on a modern massively parallel computer | |
Wu et al. | Accelerating deep convolutional neural network inference based on OpenCL | |
WO2023053222A1 (ja) | データ変換装置、データ変換方法、及びプログラムが格納された非一時的なコンピュータ可読媒体 | |
JP2004348493A (ja) | 通信隠蔽型の並列高速フーリエ変換方法 | |
Manning et al. | Parallel hierarchical clustering using rank-two nonnegative matrix factorization | |
Censor et al. | Family constraining of iterative algorithms |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211013 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20211013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7058810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |