JP7051024B2 - 復号方法、復号装置、制御回路およびプログラム記憶媒体 - Google Patents
復号方法、復号装置、制御回路およびプログラム記憶媒体 Download PDFInfo
- Publication number
- JP7051024B2 JP7051024B2 JP2021572484A JP2021572484A JP7051024B2 JP 7051024 B2 JP7051024 B2 JP 7051024B2 JP 2021572484 A JP2021572484 A JP 2021572484A JP 2021572484 A JP2021572484 A JP 2021572484A JP 7051024 B2 JP7051024 B2 JP 7051024B2
- Authority
- JP
- Japan
- Prior art keywords
- row
- column
- storage unit
- unit
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 88
- 238000004364 calculation method Methods 0.000 claims description 139
- 239000011159 matrix material Substances 0.000 claims description 106
- 238000012545 processing Methods 0.000 claims description 102
- 238000007689 inspection Methods 0.000 claims description 46
- 238000004891 communication Methods 0.000 claims description 15
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 230000015654 memory Effects 0.000 description 26
- 230000006870 function Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1134—Full parallel processing, i.e. all bit nodes or check nodes are processed in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1145—Pipelined decoding at code word level, e.g. multiple code words being decoded simultaneously
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
- Greenhouses (AREA)
Description
図1は、実施の形態1にかかる復号装置の機能構成例を示す図である。本実施の形態の復号装置100は、図示しない符号化器によって生成された低密度パリティ検査符号(LDPC符号)の符号語を受信し受信データである受信語を復号する。なお、この受信は、他の装置から受信する場合だけでなく、同一装置内の他の構成要素から受信データを受信することも含む。図1に示すように、本実施の形態の復号装置100は、記憶部1、中間値記憶部2、制御部3、テーブル記憶部4、選択部5、第1シフト部6、P並列行演算部7、第2シフト部8およびP並列列演算部9を備える。
図7は、実施の形態2にかかる復号装置の機能構成例を示す図である。本実施の形態の復号装置100aは、実施の形態1の復号装置100に、入力切り替え部13および出力切り替え部14が追加されている。また、本実施の形態の復号装置100aは、記憶部1の代わりに記憶部1-a,1-bを備える。換言すると、本実施の形態では、記憶部は、第1記憶部である記憶部1-aと第2記憶部である記憶部1-bとを備える。これら以外の本実施の形態の復号装置100aの構成は、実施の形態1の復号装置100と同様である。実施の形態1と同様の機能を有する構成要素は実施の形態1と同一の符号を付して重複する説明を省略する。以下、実施の形態1と異なる点を主に説明する。
次に、実施の形態3の復号装置の動作について説明する。本実施の形態の復号装置の構成は、実施の形態1の復号装置100、または実施の形態2の復号装置100aと同様である。以下では、本実施の形態の復号装置が実施の形態1の復号装置100と同様の構成を有する例について説明する。
次に、実施の形態4の復号装置の動作について説明する。本実施の形態の復号装置の構成は、実施の形態1の復号装置100、または実施の形態2の復号装置100aと同様である。以下では、本実施の形態の復号装置が実施の形態1の復号装置100と同様の構成を有する例について説明する。
Claims (9)
- Pを2以上の整数とするとき検査行列がP行P列の小行列に分割可能な低密度パリティ検査符号の符号語を受信し受信データを記憶部する記憶部と、前記検査行列の列重みに応じた数の記憶領域を有する中間値記憶部とを備える復号装置、が実行する復号方法であって、
前記受信データを前記記憶部からPワード単位で読み出し、前記検査行列のP列単位の列重みに基づいて読み出したデータを複製し、複製した前記データを前記中間値記憶部の対応する前記記憶領域へ書き込む格納ステップと、
前記検査行列を行方向に分割した行ブロックごとに、前記中間値記憶部の当該行ブロックに対応する行重みの数の前記記憶領域からデータを読み出す選択ステップと、
前記選択ステップで読み出された前記行重みの数の前記データを、読み出し元の前記記憶領域に対応する前記検査行列における値が1の要素の位置に応じてそれぞれシフトさせる第1シフトステップと、
前記第1シフトステップによりシフトされた後の前記行重みの数の前記データを用いて、ワード単位で並列に、行演算処理を行う並列行演算ステップと、
前記並列行演算ステップにより得られる前記行重みの数の演算結果を、前記第1シフトステップにおいて施されたシフトを元に戻すようにシフトさせる第2シフトステップと、
前記第2シフトステップによってシフトされた後の前記行重みの数の前記演算結果を用いて前記中間値記憶部の対応する前記記憶領域の値を更新する第1更新ステップと、
前記選択ステップ、前記第1シフトステップ、前記並列行演算ステップ、前記第2シフトステップおよび前記第1更新ステップを全ての行ブロックに関して実行させる第1制御ステップと、
前記第1制御ステップの実行の後に前記中間値記憶部の前記記憶領域に記憶されている値を用いて、列演算処理を行う列演算処理ステップと、
を含むことを特徴とする復号方法。 - 前記検査行列を構成する複数の前記小行列のそれぞれは、単位行列と、前記単位行列の値が1の要素のうちの1個以上が0になった行列である準単位行列と、前記単位行列または前記準単位行列をサイクリックシフトした行列であるシフト行列と、前記単位行列、前記準単位行列および前記シフト行列のうちの2つ以上の和である和行列と、0行列と、のうちのいずれかであることを特徴とする請求項1に記載の復号方法。
- 前記列演算処理ステップは、
前記検査行列を行方向に分割した列ブロックごとに、前記中間値記憶部の当該列ブロックに対応するブロック列重みの数の前記記憶領域から、データを読み出す読み出しステップと、
前記読み出しステップで読み出された前記ブロック列重みの数の前記データと前記受信データとを用いて、ワード単位で並列に、列演算処理を行う並列列演算ステップと、
前記並列列演算ステップにより得られる前記ブロック列重みの数の前記演算結果を用いて前記中間値記憶部の対応する前記記憶領域の値を更新する第2更新ステップと、
前記読み出しステップ、前記並列列演算ステップおよび前記第2更新ステップを全ての列ブロックに関して実行させる第2制御ステップと、
を含むことを特徴とする請求項1または2に記載の復号方法。 - 前記検査行列を列方向に分割した複数の前記列ブロックの対応する列数は、Xを1以上の整数とするとき、それぞれX×P列分であり、前記列ブロックごとにXが定められることを特徴する請求項3に記載の復号方法。
- 前記検査行列を行方向に分割した複数の前記行ブロックの対応する行数は、Xを1以上の整数とするとき、それぞれX×P行分であり、前記行ブロックごとにXが定められることを特徴する請求項1から4のいずれか1つに記載の復号方法。
- 前記記憶部は第1記憶部と第2記憶部を備え、
前記復号方法は、
前記第1記憶部へ1符号分の前記受信データを書き込む第1書込みステップと、
前記第1記憶部への1符号分の前記受信データの書き込みが終了すると前記受信データの書き込み先を前記第2記憶部へ切り替える切り替えステップと、
前記第2記憶部に前記受信データが書き込まれている間に、前記第1記憶部に格納された前記受信データを用いて復号処理を実行することを特徴とする請求項1から5のいずれか1つに記載の復号方法。 - Pを2以上の整数とするとき検査行列がP行P列の小行列に分割可能な低密度パリティ検査符号の符号語を受信し受信データを記憶部する記憶部と、
前記検査行列の列重みに応じた数の記憶領域を有する中間値記憶部と、
前記検査行列を行方向に分割した行ブロックごとに、前記中間値記憶部の当該行ブロックに対応する行重みの数の前記記憶領域からデータを読み出す選択部と、
前記選択部により読み出された前記行重みの数の前記データを、読み出し元の前記記憶領域に対応する前記検査行列における値が1の要素の位置に応じてそれぞれシフトさせる第1シフト部と、
前記第1シフト部によりシフトされた後の前記行重みの数の前記データを用いて、ワード単位で並列に、行演算処理を行う並列行演算部と、
前記並列行演算部により得られる前記行重みの数の演算結果を、前記第1シフト部において施されたシフトを元に戻すようにシフトさせる第2シフト部と、
を備え、
前記受信データが前記記憶部からPワード単位で読み出され、前記検査行列のP列単位の列重みに基づいて読み出されたデータが複製され、複製された前記データが前記中間値記憶部の対応する前記記憶領域へ書き込まれるよう制御し、前記第2シフト部によってシフトされた後の前記行重みの数の前記演算結果を用いて前記中間値記憶部の対応する前記記憶領域の値を更新するよう制御する制御部と、
前記行演算処理の後に、前記中間値記憶部の前記記憶領域に記憶されている値を用いて、列演算処理を行う列演算処理部と、
を備えることを特徴とする復号装置。 - Pを2以上の整数とするとき検査行列がP行P列の小行列に分割可能な低密度パリティ検査符号の符号語を受信し受信データを記憶部する記憶部と、前記検査行列の列重みに応じた数の記憶領域を有する中間値記憶部とを備える通信装置を制御するための制御回路であって、
前記受信データを前記記憶部からPワード単位で読み出し、前記検査行列のP列単位の列重みに基づいて読み出したデータを複製し、複製した前記データを前記中間値記憶部の対応する前記記憶領域へ書き込む格納ステップと、
前記検査行列を行方向に分割した行ブロックごとに、前記中間値記憶部の当該行ブロックに対応する行重みの数の前記記憶領域からデータを読み出す選択ステップと、
前記選択ステップで読み出された前記行重みの数の前記データを、読み出し元の前記記憶領域に対応する前記検査行列における値が1の要素の位置に応じてそれぞれシフトさせる第1シフトステップと、
前記第1シフトステップによりシフトされた後の前記行重みの数の前記データを用いて、ワード単位で並列に、行演算処理を行う並列行演算ステップと、
前記並列行演算ステップにより得られる前記行重みの数の演算結果を、前記第1シフトステップにおいて施されたシフトを元に戻すようにシフトさせる第2シフトステップと、
前記第2シフトステップによってシフトされた後の前記行重みの数の前記演算結果を用いて前記中間値記憶部の対応する前記記憶領域の値を更新する第1更新ステップと、
前記選択ステップ、前記第1シフトステップ、前記並列行演算ステップ、前記第2シフトステップおよび前記第1更新ステップを全ての行ブロックに関して実行させる第1制御ステップと、
前記第1制御ステップの実行の後に前記中間値記憶部の前記記憶領域に記憶されている値を用いて、列演算処理を行う列演算処理ステップと、
を通信装置に実行させることを特徴とする制御回路。 - Pを2以上の整数とするとき検査行列がP行P列の小行列に分割可能な低密度パリティ検査符号の符号語を受信し受信データを記憶部する記憶部と、前記検査行列の列重みに応じた数の記憶領域を有する中間値記憶部とを備える通信装置を制御するためのプログラムを記憶するプログラム記憶媒体であって、
前記プログラムは、
前記受信データを前記記憶部からPワード単位で読み出し、前記検査行列のP列単位の列重みに基づいて読み出したデータを複製し、複製した前記データを前記中間値記憶部の対応する前記記憶領域へ書き込む格納ステップと、
前記検査行列を行方向に分割した行ブロックごとに、前記中間値記憶部の当該行ブロックに対応する行重みの数の前記記憶領域からデータを読み出す選択ステップと、
前記選択ステップで読み出された前記行重みの数の前記データを、読み出し元の前記記憶領域に対応する前記検査行列における値が1の要素の位置に応じてそれぞれシフトさせる第1シフトステップと、
前記第1シフトステップによりシフトされた後の前記行重みの数の前記データを用いて、ワード単位で並列に、行演算処理を行う並列行演算ステップと、
前記並列行演算ステップにより得られる前記行重みの数の演算結果を、前記第1シフトステップにおいて施されたシフトを元に戻すようにシフトさせる第2シフトステップと、
前記第2シフトステップによってシフトされた後の前記行重みの数の前記演算結果を用いて前記中間値記憶部の対応する前記記憶領域の値を更新する第1更新ステップと、
前記選択ステップ、前記第1シフトステップ、前記並列行演算ステップ、前記第2シフトステップおよび前記第1更新ステップを全ての行ブロックに関して実行させる第1制御ステップと、
前記第1制御ステップの実行の後に前記中間値記憶部の前記記憶領域に記憶されている値を用いて、列演算処理を行う列演算処理ステップと、
を通信装置に実行させることを特徴とするプログラム記憶媒体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/008111 WO2021171506A1 (ja) | 2020-02-27 | 2020-02-27 | 復号方法、復号装置、制御回路およびプログラム記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021171506A1 JPWO2021171506A1 (ja) | 2021-09-02 |
JP7051024B2 true JP7051024B2 (ja) | 2022-04-08 |
Family
ID=77492079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021572484A Active JP7051024B2 (ja) | 2020-02-27 | 2020-02-27 | 復号方法、復号装置、制御回路およびプログラム記憶媒体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220329261A1 (ja) |
JP (1) | JP7051024B2 (ja) |
WO (1) | WO2021171506A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024004047A1 (ja) | 2022-06-28 | 2024-01-04 | 三菱電機株式会社 | 復号装置、制御回路、記憶媒体および検査行列生成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009100422A (ja) | 2007-10-19 | 2009-05-07 | Sony Corp | 受信装置および方法、並びにプログラム |
US20100275088A1 (en) | 2009-04-22 | 2010-10-28 | Agere Systems Inc. | Low-latency decoder |
US20180157551A1 (en) | 2016-12-01 | 2018-06-07 | Western Digital Technologies, Inc. | Ecc decoder with selective component disabling based on decoding message resolution |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4225163B2 (ja) * | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号装置および復号方法、並びにプログラム |
WO2006011744A2 (en) * | 2004-07-27 | 2006-02-02 | Lg Electronics Inc. | Method of encoding and decoding using low density parity check code |
US8359522B2 (en) * | 2007-05-01 | 2013-01-22 | Texas A&M University System | Low density parity check decoder for regular LDPC codes |
JP2009100222A (ja) * | 2007-10-16 | 2009-05-07 | Toshiba Corp | 低密度パリティ検査符号の復号装置およびその方法 |
JP5320964B2 (ja) * | 2008-10-08 | 2013-10-23 | ソニー株式会社 | サイクリックシフト装置、サイクリックシフト方法、ldpc復号装置、テレビジョン受像機、及び、受信システム |
US9459956B2 (en) * | 2013-07-19 | 2016-10-04 | Seagate Technology Llc | Data decoder with trapping set flip bit mapper |
US10530392B2 (en) * | 2017-07-31 | 2020-01-07 | Codelucida, Inc. | Vertical layered finite alphabet iterative decoding |
-
2020
- 2020-02-27 WO PCT/JP2020/008111 patent/WO2021171506A1/ja active Application Filing
- 2020-02-27 JP JP2021572484A patent/JP7051024B2/ja active Active
-
2022
- 2022-06-23 US US17/848,249 patent/US20220329261A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009100422A (ja) | 2007-10-19 | 2009-05-07 | Sony Corp | 受信装置および方法、並びにプログラム |
US20100275088A1 (en) | 2009-04-22 | 2010-10-28 | Agere Systems Inc. | Low-latency decoder |
US20180157551A1 (en) | 2016-12-01 | 2018-06-07 | Western Digital Technologies, Inc. | Ecc decoder with selective component disabling based on decoding message resolution |
Non-Patent Citations (1)
Title |
---|
ZTE, ZTE MICROELECTRONICS,Complexity, throughput and latency considerations on LDPC codes for eMBB,3GPP TSG RAN WG1 #88 R1-1701599,2017年02月07日,pp.1-12 |
Also Published As
Publication number | Publication date |
---|---|
US20220329261A1 (en) | 2022-10-13 |
JPWO2021171506A1 (ja) | 2021-09-02 |
WO2021171506A1 (ja) | 2021-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6961888B2 (en) | Methods and apparatus for encoding LDPC codes | |
JP5112468B2 (ja) | 誤り検出訂正回路、メモリコントローラ、および半導体メモリ装置 | |
KR101198536B1 (ko) | 저밀도 패리티 체크(ldpc) 코드들의 인코딩 및 디코딩 | |
CA2536259C (en) | Methods and apparatus for encoding ldpc codes | |
KR101504101B1 (ko) | 적어도 두 개의 디코딩 매소드를 디코딩하기 위한 asip 아키텍처 | |
US10153781B2 (en) | Decoder for low-density parity-check codes | |
KR100789859B1 (ko) | 이레귤러 저밀도 패리티 검사 부호 복호기 및 방법 | |
KR20160122261A (ko) | 구조적 ldpc의 인코딩 방법, 디코딩 방법, 인코딩 장치 및 디코딩 장치 | |
CN111162797A (zh) | 一种速率兼容的5g ldpc码的编码装置及编码方法 | |
KR20130029080A (ko) | 소거 없는 플래시 메모리의 다중 프로그래밍 | |
WO2011109084A1 (en) | Quasi-cyclic ldpc encoding and decoding for non-integer multiples of circulant size | |
WO2007018590A1 (en) | Method and apparatus for block and rate independent decoding of ldpc codes | |
US20150012795A1 (en) | Error correction decoder and error correction decoding method | |
US8020063B2 (en) | High rate, long block length, low density parity check encoder | |
KR102019893B1 (ko) | 저밀도 패리티 검사 부호를 지원하는 통신 시스템에서 신호 수신 장치 및 방법 | |
JP7051024B2 (ja) | 復号方法、復号装置、制御回路およびプログラム記憶媒体 | |
CN105680877A (zh) | 一种cc-qc-ldpc码的构建方法及译码装置 | |
JP5146322B2 (ja) | 復号装置、復号方法 | |
CN111384970B (zh) | 一种译码方法、装置及通信设备 | |
JP2005045735A (ja) | 符号検出装置及び方法、復号装置及び方法、並びに情報処理装置及び方法 | |
JP2009260692A (ja) | 復号装置及び復号方法 | |
CN115694513A (zh) | 一种基于移位型基图的超高吞吐率ldpc译码器 | |
US20150254130A1 (en) | Error correction decoder | |
TWI730582B (zh) | 具有多模式的資料移位運算裝置及方法 | |
JP5510447B2 (ja) | 復号装置および復号方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211206 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20211206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7051024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |