JP7046993B2 - Error rate measurement system and error rate measurement method - Google Patents
Error rate measurement system and error rate measurement method Download PDFInfo
- Publication number
- JP7046993B2 JP7046993B2 JP2020000414A JP2020000414A JP7046993B2 JP 7046993 B2 JP7046993 B2 JP 7046993B2 JP 2020000414 A JP2020000414 A JP 2020000414A JP 2020000414 A JP2020000414 A JP 2020000414A JP 7046993 B2 JP7046993 B2 JP 7046993B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- setting screen
- error rate
- pattern setting
- check box
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、被測定物の測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定システム及び誤り率測定方法に関する。 The present invention relates to an error rate measuring system and an error rate measuring method for scrambling a pattern converted by a serial data encoding method at the time of measuring an object to be measured.
従来、所望のディジタル通信装置を被測定物とし、この被測定物におけるビット誤り率を測定する場合には、例えば下記特許文献1に開示される誤り率測定装置が用いられる。この種の誤り率測定装置では、被測定物が電気的なストレスをどの程度許容できるかを測定するため、パターン発生器から既知パターンの電気的ストレス信号をテスト信号として被測定物に印可し、このテスト信号を被測定物内部又は外部でループバックして受信し、受信した信号とテスト信号との比較により、テスト信号の印可量に対してエラーの有無を測定するジッタ耐力測定を行っている。
Conventionally, when a desired digital communication device is used as an object to be measured and the bit error rate in the object to be measured is measured, for example, the error rate measuring device disclosed in
ここで、上述した被測定物の誤り率を測定する場合には、被測定物に送信されるパターンや被測定物からループバックにより受信した信号と比較するための基準となるパターンは、主に2進数、16進数のどちらかを選択して入力設定するのが一般的であった。具体的に、2進数を選択した場合は0,1で入力し、16進数を選択した場合は0~Fで入力して設定を行っていた。 Here, when measuring the error rate of the measured object described above, the pattern transmitted to the measured object and the reference pattern for comparison with the signal received by the loopback from the measured object are mainly used. It was common to select either a binary number or a hexadecimal number and set the input. Specifically, when a binary number was selected, it was input with 0 or 1, and when a hexadecimal number was selected, it was input with 0 to F for setting.
しかしながら、PCIe、USB等のシリアル通信の規格において使用されるシリアルデータエンコード方式である8b10b、128b130b、128b132bエンコードで変換したパターンを送信したい場合には専用のパターン編集画面が必要となる。 However, if you want to transmit a pattern converted by 8b10b, 128b130b, 128b132b encoding, which is a serial data encoding method used in serial communication standards such as PCIe and USB, a dedicated pattern editing screen is required.
同じデータを繰り返し送信すると、特定の周波数にエネルギー成分が集中し、EMI(電磁妨害:Electro Magnetic Interference )上デメリットになる。また、パターンが0か1に片寄ると、直流成分が大きくなり、そのパターンを被測定物が受けにくくなるという問題がある。 When the same data is repeatedly transmitted, the energy component is concentrated on a specific frequency, which is a disadvantage in terms of EMI (Electro Magnetic Interference). Further, when the pattern is biased to 0 or 1, there is a problem that the DC component becomes large and it becomes difficult for the object to be measured to receive the pattern.
ところで、PCIeやUSBでは、パターンの一部にスクランブルをかけることが仕様により定められている。しかしながら、従来の誤り率測定装置の場合、例えば128b130bにおいては、1ブロック128bit全体をスクランブル対象とする、またはスクランブル対象としないという設定しかできなかった。その他、1ブロックのうち、規格で定められた一部の区間だけをスクランブル対象にしていた。すなわち、従来は、スクランブル対象範囲が限定されていた。 By the way, in PCIe and USB, it is stipulated by the specifications that a part of the pattern is scrambled. However, in the case of the conventional error rate measuring device, for example, in 128b130b, only the setting that the entire 128-bit block is scrambled or not scrambled can be set. In addition, of one block, only a part of the section specified by the standard was scrambled. That is, conventionally, the scramble target range has been limited.
そして、上述した誤り率測定装置では、異常系の検証を行ったり、ユーザの独自のプロトコルに従って色々なパターンで測定したいという要望もあり、ユーザがスクランブル対象範囲を柔軟かつ任意に設定できることが望まれていた。 Further, in the above-mentioned error rate measuring device, there is a request to verify an abnormal system and to measure with various patterns according to a user's own protocol, and it is desired that the user can flexibly and arbitrarily set the scramble target range. Was there.
そこで、本発明は上記問題点に鑑みてなされたものであって、スクランブル対象範囲を柔軟かつ任意に設定することができる誤り率測定システム及び誤り率測定方法を提供することを目的としている。 Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide an error rate measuring system and an error rate measuring method capable of flexibly and arbitrarily setting a scramble target range.
上記目的を達成するため、本発明の請求項1に記載された誤り率測定システムは、被測定物Wの測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定システム1において、
前記パターンを設定するためのパターン設定画面12と該パターン設定画面上のScrambleEnableのチェックボックス13を表示する表示部6と、
前記ScrambleEnableのチェックボックスにチェックが入っているか否かを判別する判別手段7aと、
前記判別手段にて前記ScrambleEnableのチェックボックスにチェックが入っていると判別したときに前記スクランブルをかける対象を選択するモードに切り替え、前記パターン設定画面において前記スクランブルをかけるビット範囲を選択指定して設定する操作部4と、
前記操作部にて設定された前記ビット範囲をスクランブル対象範囲Hとして前記パターン設定画面に識別表示する表示制御手段7bとを備え、
前記判別手段にて前記ScrambleEnableのチェックボックスにチェックが入っていないと判別したときに前記パターン設定画面上で選択したビットの0/1の切り替えを可能とすることを特徴とする。
In order to achieve the above object, the error rate measuring system according to
A
The determination means 7a for determining whether or not the check box of the ScrambleEnable is checked, and the determination means 7a.
When the determination means determines that the check box of the scramble enable is checked, the mode is switched to the mode for selecting the target to be scrambled, and the bit range to be scrambled is selected and specified on the pattern setting screen.
A display control means 7b for identifying and displaying the bit range set by the operation unit as the scramble target range H on the pattern setting screen is provided.
It is characterized in that it is possible to switch 0/1 of the bit selected on the pattern setting screen when the determination means determines that the check box of the Scramble Enable is not checked .
本発明の請求項2に記載された誤り率測定システムは、請求項1の誤り率測定システムにおいて、
前記表示制御手段は、規格で定められる所定ビットのパターンを1ブロックとし、前記パターンをブロック毎に区切って前記パターン設定画面に表示することを特徴とする。
The error rate measuring system according to claim 2 of the present invention is the error rate measuring system according to
The display control means is characterized in that a pattern of predetermined bits defined by a standard is set as one block, and the pattern is divided into blocks and displayed on the pattern setting screen .
本発明の請求項3に記載された誤り率測定方法は、被測定物Wの測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定方法において、
前記パターンを設定するためのパターン設定画面12と該パターン設定画面上のScrambleEnableのチェックボックス13を表示するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っているか否かを判別するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っていると判別したときに前記スクランブルをかける対象を選択するモードに切り替え、前記パターン設定画面において前記スクランブルをかけるビット範囲を選択指定して設定するステップと、
前記設定された前記ビット範囲をスクランブル対象範囲Hとして前記パターン設定画面に識別表示するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っていないと判別したときに前記パターン設定画面上で選択したビットの0/1の切り替えを可能とするステップとを含むことを特徴とする。
The error rate measuring method according to
A step of displaying the
A step of determining whether or not the check box of the ScrambleEnable is checked, and a step of determining whether or not the check box is checked.
A step of switching to a mode for selecting a target to be scrambled when it is determined that the check box of the Scramble Enable is checked, and selecting and specifying a bit range to be scrambled on the pattern setting screen, and setting the scrambled bit range .
A step of identifying and displaying the set bit range as the scramble target range H on the pattern setting screen, and
It is characterized by including a step of enabling 0/1 switching of a bit selected on the pattern setting screen when it is determined that the check box of the Scramble Enable is not checked .
本発明の請求項4に記載された誤り率測定方法は、請求項1の誤り率測定方法において、
規格で定められる所定ビットのパターンを1ブロックとし、前記パターンをブロック毎に区切って前記パターン設定画面に表示するステップを含むことを特徴とする。
The error rate measuring method according to
The pattern of predetermined bits defined by the standard is set as one block, and the pattern is divided into blocks and displayed on the pattern setting screen .
本発明によれば、ユーザがスクランブル対象範囲を柔軟かつ任意に設定することができる。これにより、異常系の検証を行ったり、ユーザの独自のプロトコルに従って色々なパターンで測定を行うことができる。 According to the present invention, the user can flexibly and arbitrarily set the scramble target range. This makes it possible to verify anomalous systems and perform measurements in various patterns according to the user's own protocol.
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the attached drawings.
図1に示すように、本実施の形態の誤り率測定システム1は、被測定物Wを信号パターン折り返しのステートに遷移させた状態で既知パターンの例えばパルス振幅変調(PAM:Pulse-Amplitude Modulation)による多値信号をテスト信号として被測定物Wを送信し、このテスト信号の送信に伴って被測定物Wから折り返して受信する入力データのビット誤り率を測定するものである。
As shown in FIG. 1, in the error rate measuring
誤り率測定システム1は、被測定物Wの測定時にシリアルデータエンコード方式(8b10b、128b130b、128b132bエンコード)にて変換したパターンにスクランブルをかける機能を有し、パターン発生器2、誤り検出器3、操作部4、記憶部5、表示部6、制御部7を備えて構成される。なお、本実施の形態では、操作部4、記憶部5、表示部6、制御部7がパターン設定装置の機能を兼ね備える。
The error
パターン発生器2は、被測定部Wに入力するパターン信号または誤り検出器3に入力する基準のパターン信号として、所望のシンボル列の既知データからなる多値信号(例えば0、1、2、3のシンボル値からなるシンボルの列によるPAM4信号)をパターン信号として発生する。また、パターン発生器2は、被測定部Wに入力するパターン信号または誤り検出器3に入力する基準のパターン信号として、既知データからなる多値信号(例えばPAM4信号)に対し、例えば図2のパターン設定画面12にて設定されたスクランブル対象範囲Hにスクランブルをかけたパターン信号を発生する。なお、パターン信号はNRZ信号であってもよい。
The pattern generator 2 is a multi-valued signal (for example, 0, 1, 2, 3) composed of known data of a desired symbol string as a pattern signal to be input to the measured unit W or a reference pattern signal to be input to the
誤り検出器3は、パターン発生器2が発生する既知のパターン信号がテスト信号として被測定物Wに入力されたときに、このテスト信号の入力に伴う被測定物Wからの信号と、パターン発生器2が発生する基準のパターン信号との比較により被測定物Wの誤り率などを測定する。
When the known pattern signal generated by the pattern generator 2 is input to the measured object W as a test signal, the
操作部4は、後述するパターン設定方法に用いられるマウス11を備えており、図1の誤り率測定システム1が装備する例えばロータリエンコーダ、各種キー、スイッチ、ボタンや表示部6の表示画面上のソフトキーなどのユーザインタフェースを含む。
The
記憶部5は、パターン発生器2からテスト信号として被測定物Wに入力するパターン信号のシンボル列(例えば0、1、2、3のシンボル値からなるPAM4信号のシンボルの列)や誤り検出器3に入力して被測定物Wからの入力データと比較される基準のパターン信号のシンボル列(例えば0、1、2、3のシンボル値からなるPAM4信号のシンボルの列)を記憶する。
The
また、記憶部5は、被測定物Wの測定に必要な情報として、後述するパターン設定方法にて設定されたスクランブル対象範囲(スクランブルをかけるビット範囲)Hの情報、設定タイミング、ボーレート、シンボル列の発生条件、波形イメージ表示開始条件、波形イメージ表示停止条件などの情報を記憶する。これらの情報は、操作部4によりユーザインタフェースを介して適宜選択設定することができる。
Further, the
表示部6は、図1の誤り率測定システム1に備える例えば液晶表示器などで構成され、図2のパターン設定画面12、各コンプライアンステスト(被測定物Wが通信規格に適合するか否かの試験)やビット誤り率の測定画面などを表示する。また、表示部6は、表示画面上のカーソルキーやソフトキーなどの操作部4の操作機能を兼ね備えている。
The
ここで、図2は表示部6に表示される128b130b、128b132bエンコード専用のパターン設定画面12の一例を示している。図2のパターン設定画面12は、パターン信号にスクランブルをかけるにあたって、スクランブルをかける対象のビットを選択して設定する際に制御部7の制御により表示部6に表示される。
Here, FIG. 2 shows an example of the
図2のパターン設定画面12では、PCIeやUSBの規格で定められている128ビットのパターンを1ブロックとし、ブロック毎に区切って表示される。また、各ブロックはシンボルによって構成され、1シンボルが8ビットで定義される。さらに、シンボルが16個連なってブロックが構成される。各ブロックは、先頭2ビットのSync HeaderによりOrdered Set BlockとData Blockに分けられる。
In the
図2のパターン設定画面12の右側には、操作部4の操作により、スクランブルをかける対象を任意に選択するモードに切り替えるためのScrambler Enableのチェックボックス13が表示される。例えば操作部4のマウス12の左ボタンのクリック操作により、Scrambler Enableのチェックボックス13にチェックを入れると、スクランブルをかける対象を任意に選択するモードに切り替えられる。
On the right side of the
なお、Scrambler Enableのチェックボックス13にチェックが入っていいない状態では、パターン設定画面12上で選択したビットの0/1を切り替えることができる。
When the
制御部7は、例えば中央処理装置(CPU)、ROM、RAMなどの記憶素子から構成され、パターン発生器2、誤り検出器3、操作部4、記憶部5、表示部6を統括制御するもので、判別手段7a、表示制御手段7bを備える。
The
判別手段7aは、表示部6に図2のパターン設定画面12が表示された状態でScrambler Enableのチェックボックス13にチェックが入っているか否かを判別する。制御部7は、判別手段7aにてScrambler Enableのチェックボックス13にチェックが入っていると判別すると、スクランブルをかける対象を任意に選択するモード(スクランブル選択モード)に切り替える。
The determination means 7a determines whether or not the
判別手段7aは、スクランブル選択モード時に、図2のパターン設定画面12において、スクランブルをかけるビット範囲(例えば図2の斜線で囲まれた範囲)が操作部4のマウス11の操作にて選択指定して設定されると、この設定されたビット範囲をスクランブル対象範囲Hとして判別する。
In the scramble selection mode, the determination means 7a selects and designates the bit range to be scrambled (for example, the range surrounded by the diagonal line in FIG. 2) by the operation of the
表示制御手段7bは、図2のパターン設定画面12を含め、各コンプライアンステスト(被測定物Wが通信規格に適合するか否かの試験)やビット誤り率の測定画面などを表示するべく表示部7の表示を制御する。
The display control means 7b, including the
表示制御手段7bは、スクランブル選択モード時に、操作部4のマウス11の操作にて選択指定して設定されたビット範囲(例えば図2の斜線で囲まれた範囲)をスクランブル対象範囲Hとして判別手段7aが判別すると、このスクランブル対象範囲Hを例えば半透過の赤色で識別表示するように表示部7を制御する。
The display control means 7b determines the bit range (for example, the range surrounded by the diagonal line in FIG. 2) set by selecting and designating by operating the
次に、上記のように構成される誤り率測定システム1を用いたパターン設定方法として、所望のビット範囲にスクランブルをかけたパターン信号を発生する方法について図3を参照しながら説明する。
Next, as a pattern setting method using the error
まず、制御部7の表示制御手段7bの制御により、図2のパターン設定画面12を表示部6に表示する(ST1)。
First, the
次に、操作部4のマウス11の操作により、図2のパターン設定画面12のScrambler Enableのチェックボックス13にチェックを入れる(ST2)。これにより、スクランブル選択モードに切り替わる。
Next, by operating the
そして、スクランブル選択モードに切り替わった状態で、操作部4のマウス11の操作により、図2のパターン設定画面12においてスクランブルをかけるビット範囲(例えば図2の斜線で囲まれた範囲)を選択指定して設定する(ST3)。
Then, in the state of switching to the scramble selection mode, the bit range to be scrambled (for example, the range surrounded by the diagonal line in FIG. 2) is selected and specified on the
制御部7の判別手段7aは、操作部4のマウス11の操作により、スクランブルをかけるビット範囲を選択指定して設定されると、設定されたビット範囲をスクランブル対象範囲Hとして判別し、制御部7の表示制御手段7bがスクランブル対象範囲Hを識別表示する(ST4)。
When the discriminating means 7a of the
そして、パターン発生器2は、パターン設定画面12にて設定されたスクランブル対象範囲Hにスクランブルをかけたパターン信号を発生する(ST5)。 Then, the pattern generator 2 generates a pattern signal obtained by scrambling the scramble target range H set on the pattern setting screen 12 (ST5).
ところで、上述した実施の形態では、図1に示すように、誤り率測定システム1にパターン発生器2、誤り検出器3、操作部4、記憶部5、表示部6、制御部7が含まれる構成としたが、この構成に限定されるものではない。例えば、パターン発生器2と誤り検出器3をそれぞれ別々にモジュール化または個別筐体とし、操作部4、表示部6を外部に接続したパーソナルコンピュータなどの外部装置で構成することもできる。
By the way, in the above-described embodiment, as shown in FIG. 1, the error
また、上述した実施の形態では、128b130b、128b132bエンコード専用のパターン設定画面12を例にとって説明したが、8b10bエンコードの場合でも同様の構成・手法によりスクランブルをかけるビット範囲を選択指定してスクランブル対象範囲を任意に設定することができる。
Further, in the above-described embodiment, the
このように、本実施の形態によれば、図2に示すように、パターン設定画面12において、ユーザがスクランブル対象範囲Hを柔軟かつ任意に設定することができる。これにより、異常系の検証を行ったり、ユーザの独自のプロトコルに従って色々なパターンで測定を行うことができる。
As described above, according to the present embodiment, as shown in FIG. 2, the user can flexibly and arbitrarily set the scramble target range H on the
以上、本発明に係る誤り率測定システム及び誤り率測定方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。 Although the best form of the error rate measuring system and the error rate measuring method according to the present invention has been described above, the present invention is not limited by the description and drawings in this form. That is, it goes without saying that all other forms, examples, operational techniques, and the like made by those skilled in the art based on this form are included in the scope of the present invention.
1 誤り率測定システム
2 パターン発生器
3 誤り検出器
4 操作部
5 記憶部
6 表示部
7 制御部
7a 判別手段
7b 表示制御手段
11 マウス
12 パターン設定画面
13 チェックボックス
H スクランブル対象範囲
W 被測定物
1 Error rate measurement system 2
Claims (4)
前記パターンを設定するためのパターン設定画面(12)と該パターン設定画面上のScrambleEnableのチェックボックス(13)を表示する表示部(6)と、
前記ScrambleEnableのチェックボックスにチェックが入っているか否かを判別する判別手段(7a)と、
前記判別手段にて前記ScrambleEnableのチェックボックスにチェックが入っていると判別したときに前記スクランブルをかける対象を選択するモードに切り替え、前記パターン設定画面において前記スクランブルをかけるビット範囲を選択指定して設定する操作部(4)と、
前記操作部にて設定された前記ビット範囲をスクランブル対象範囲(H)として前記パターン設定画面に識別表示する表示制御手段(7b)とを備え、
前記判別手段にて前記ScrambleEnableのチェックボックスにチェックが入っていないと判別したときに前記パターン設定画面上で選択したビットの0/1の切り替えを可能とすることを特徴とする誤り率測定システム。 In the error rate measurement system (1) that scrambles the pattern converted by the serial data encoding method when measuring the object to be measured (W).
A pattern setting screen (12) for setting the pattern, a display unit (6) for displaying a check box (13) of the Scramble Enable on the pattern setting screen, and a display unit (6).
A discriminating means (7a) for determining whether or not the check box of the ScrambleEnable is checked, and
When the determination means determines that the check box of the scramble enable is checked, the mode is switched to the mode for selecting the target to be scrambled, and the bit range to be scrambled is selected and specified on the pattern setting screen. Operation unit (4) to be scrambled
A display control means (7b) for identifying and displaying the bit range set by the operation unit as a scramble target range (H) on the pattern setting screen is provided.
An error rate measuring system characterized in that when it is determined by the discriminating means that the check box of the Scramble Enable is not checked, 0/1 of the bit selected on the pattern setting screen can be switched .
前記パターンを設定するためのパターン設定画面(12)と該パターン設定画面上のScrambleEnableのチェックボックス(13)を表示するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っているか否かを判別するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っていると判別したときに前記スクランブルをかける対象を選択するモードに切り替え、前記パターン設定画面において前記スクランブルをかけるビット範囲を選択指定して設定するステップと、
前記設定された前記ビット範囲をスクランブル対象範囲(H)として前記パターン設定画面に識別表示するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っていないと判別したときに前記パターン設定画面上で選択したビットの0/1の切り替えを可能とするステップとを含むことを特徴とする誤り率測定方法。 In the error rate measurement method of scrambling the pattern converted by the serial data encoding method when measuring the object to be measured (W).
A step of displaying a pattern setting screen (12) for setting the pattern , a check box (13) of the Scramble Enable on the pattern setting screen, and a step of displaying the check box (13) .
A step of determining whether or not the check box of the ScrambleEnable is checked, and a step of determining whether or not the check box is checked.
A step of switching to a mode for selecting a target to be scrambled when it is determined that the check box of the Scramble Enable is checked, and selecting and specifying a bit range to be scrambled on the pattern setting screen, and setting the scrambled bit range .
A step of identifying and displaying the set bit range as a scramble target range (H) on the pattern setting screen.
An error rate measuring method comprising a step of enabling 0/1 switching of a bit selected on the pattern setting screen when it is determined that the check box of the Scramble Enable is not checked .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020000414A JP7046993B2 (en) | 2020-01-06 | 2020-01-06 | Error rate measurement system and error rate measurement method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020000414A JP7046993B2 (en) | 2020-01-06 | 2020-01-06 | Error rate measurement system and error rate measurement method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021111807A JP2021111807A (en) | 2021-08-02 |
JP7046993B2 true JP7046993B2 (en) | 2022-04-04 |
Family
ID=77060268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020000414A Active JP7046993B2 (en) | 2020-01-06 | 2020-01-06 | Error rate measurement system and error rate measurement method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7046993B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002108711A (en) | 2000-09-29 | 2002-04-12 | Tamura Electric Works Ltd | Data processor and data processing method |
JP2008177772A (en) | 2007-01-17 | 2008-07-31 | Nippon Telegr & Teleph Corp <Ntt> | Digital transmission system and digital transmission method |
JP2011015144A (en) | 2009-07-01 | 2011-01-20 | Tektronix Internatl Sales Gmbh | Method for confirming relationship between packet and serial data |
JP2011019188A (en) | 2009-07-10 | 2011-01-27 | Ricoh Co Ltd | Serial communication device, communication control method, and communication control program |
JP2011158473A (en) | 2010-02-02 | 2011-08-18 | Tektronix Inc | Signal generator and method |
JP2015149646A (en) | 2014-02-07 | 2015-08-20 | 株式会社日立製作所 | Transmitter and transmission quality measuring method |
US20150280895A1 (en) | 2014-04-01 | 2015-10-01 | Apple Inc. | Apparatus and methods for flexible provision of control data in large data structures |
JP2016146535A (en) | 2015-02-06 | 2016-08-12 | アンリツ株式会社 | Error rate measuring apparatus and error rate measuring method |
-
2020
- 2020-01-06 JP JP2020000414A patent/JP7046993B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002108711A (en) | 2000-09-29 | 2002-04-12 | Tamura Electric Works Ltd | Data processor and data processing method |
JP2008177772A (en) | 2007-01-17 | 2008-07-31 | Nippon Telegr & Teleph Corp <Ntt> | Digital transmission system and digital transmission method |
JP2011015144A (en) | 2009-07-01 | 2011-01-20 | Tektronix Internatl Sales Gmbh | Method for confirming relationship between packet and serial data |
JP2011019188A (en) | 2009-07-10 | 2011-01-27 | Ricoh Co Ltd | Serial communication device, communication control method, and communication control program |
JP2011158473A (en) | 2010-02-02 | 2011-08-18 | Tektronix Inc | Signal generator and method |
JP2015149646A (en) | 2014-02-07 | 2015-08-20 | 株式会社日立製作所 | Transmitter and transmission quality measuring method |
US20150280895A1 (en) | 2014-04-01 | 2015-10-01 | Apple Inc. | Apparatus and methods for flexible provision of control data in large data structures |
JP2016146535A (en) | 2015-02-06 | 2016-08-12 | アンリツ株式会社 | Error rate measuring apparatus and error rate measuring method |
Non-Patent Citations (2)
Title |
---|
Kai Lennert Bober,Text update for PM-PHY,IEEE 802.15-19/0415r2 ,インターネット<URL:https://mentor.ieee.org/802.15/dcn/19/15-19-0415-02-0013-text-update-for-pm-phy.docx>,2019年09月19日 |
柴田 誠一郎,デジタル移動無線を利用したデータ伝送システムの開発について,映像情報メディア学会技術報告,2002年09月20日,第26巻,第61号,pp.25~30 |
Also Published As
Publication number | Publication date |
---|---|
JP2021111807A (en) | 2021-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7558326B1 (en) | Method and apparatus for sending auxiliary data on a TMDS-like link | |
US7131004B1 (en) | Method and apparatus for encrypting data transmitted over a serial link | |
US9083525B2 (en) | Method and apparatus for generating jitter test patterns on a high performance serial bus | |
EP1924020B1 (en) | Interface test circuitry and methods | |
JP5945812B2 (en) | System for transmitting and receiving video digital signals for "LVDS" type links | |
US8588328B2 (en) | Information transmission system, information transmission device, information transmission method, and computer readable medium storing a program for information transmission | |
JP7308808B2 (en) | ERROR RATE MEASUREMENT DEVICE AND ERROR NUMBER DISPLAY METHOD | |
JP7046993B2 (en) | Error rate measurement system and error rate measurement method | |
JP6818064B2 (en) | Error rate measuring device and error rate measuring method | |
US8325867B2 (en) | Waveform signal generator with jitter or noise on a desired bit | |
JP6827484B2 (en) | Error rate measuring device and error rate measuring method | |
JP2021153227A (en) | Error rate measuring apparatus and setting screen display method | |
JPS5890849A (en) | Encryption test equipment | |
JP7193508B2 (en) | ERROR RATE MEASUREMENT DEVICE AND ERROR RATE MEASUREMENT METHOD | |
JP7132986B2 (en) | ERROR RATE MEASUREMENT DEVICE AND ERROR RATE MEASUREMENT METHOD | |
JP6818056B2 (en) | Error rate measuring device and error rate measuring method | |
JP2020120147A (en) | Error rate measuring device and error rate measuring method | |
JP6890625B2 (en) | Error measuring instrument and method for measuring response time using it | |
US7991096B1 (en) | Data sampling method and apparatus using through-transition counts to reject worst sampling position | |
JP2021145304A (en) | Error rate measuring device and error counting method | |
JP7046881B2 (en) | Error rate measuring device and error rate measuring method | |
JP2005079984A (en) | Method for transmitting video signal | |
JP6951399B2 (en) | Error rate measuring device data display device and error counting method | |
JP7128852B2 (en) | ERROR RATE MEASUREMENT DEVICE AND ERROR RATE MEASUREMENT METHOD | |
JP7200273B2 (en) | ERROR DETECTION DEVICE AND ERROR DETECTION METHOD |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7046993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |