JP7046993B2 - Error rate measurement system and error rate measurement method - Google Patents

Error rate measurement system and error rate measurement method Download PDF

Info

Publication number
JP7046993B2
JP7046993B2 JP2020000414A JP2020000414A JP7046993B2 JP 7046993 B2 JP7046993 B2 JP 7046993B2 JP 2020000414 A JP2020000414 A JP 2020000414A JP 2020000414 A JP2020000414 A JP 2020000414A JP 7046993 B2 JP7046993 B2 JP 7046993B2
Authority
JP
Japan
Prior art keywords
pattern
setting screen
error rate
pattern setting
check box
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020000414A
Other languages
Japanese (ja)
Other versions
JP2021111807A (en
Inventor
諒 砂山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2020000414A priority Critical patent/JP7046993B2/en
Publication of JP2021111807A publication Critical patent/JP2021111807A/en
Application granted granted Critical
Publication of JP7046993B2 publication Critical patent/JP7046993B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、被測定物の測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定システム及び誤り率測定方法に関する。 The present invention relates to an error rate measuring system and an error rate measuring method for scrambling a pattern converted by a serial data encoding method at the time of measuring an object to be measured.

従来、所望のディジタル通信装置を被測定物とし、この被測定物におけるビット誤り率を測定する場合には、例えば下記特許文献1に開示される誤り率測定装置が用いられる。この種の誤り率測定装置では、被測定物が電気的なストレスをどの程度許容できるかを測定するため、パターン発生器から既知パターンの電気的ストレス信号をテスト信号として被測定物に印可し、このテスト信号を被測定物内部又は外部でループバックして受信し、受信した信号とテスト信号との比較により、テスト信号の印可量に対してエラーの有無を測定するジッタ耐力測定を行っている。 Conventionally, when a desired digital communication device is used as an object to be measured and the bit error rate in the object to be measured is measured, for example, the error rate measuring device disclosed in Patent Document 1 below is used. In this type of error rate measuring device, in order to measure how much the measured object can tolerate electrical stress, an electrical stress signal of a known pattern is applied to the measured object as a test signal from a pattern generator. This test signal is looped back inside or outside the object to be measured and received, and by comparing the received signal with the test signal, the jitter tolerance is measured to measure the presence or absence of an error with respect to the applied amount of the test signal. ..

ここで、上述した被測定物の誤り率を測定する場合には、被測定物に送信されるパターンや被測定物からループバックにより受信した信号と比較するための基準となるパターンは、主に2進数、16進数のどちらかを選択して入力設定するのが一般的であった。具体的に、2進数を選択した場合は0,1で入力し、16進数を選択した場合は0~Fで入力して設定を行っていた。 Here, when measuring the error rate of the measured object described above, the pattern transmitted to the measured object and the reference pattern for comparison with the signal received by the loopback from the measured object are mainly used. It was common to select either a binary number or a hexadecimal number and set the input. Specifically, when a binary number was selected, it was input with 0 or 1, and when a hexadecimal number was selected, it was input with 0 to F for setting.

特開2007-274474号公報Japanese Unexamined Patent Publication No. 2007-274474

しかしながら、PCIe、USB等のシリアル通信の規格において使用されるシリアルデータエンコード方式である8b10b、128b130b、128b132bエンコードで変換したパターンを送信したい場合には専用のパターン編集画面が必要となる。 However, if you want to transmit a pattern converted by 8b10b, 128b130b, 128b132b encoding, which is a serial data encoding method used in serial communication standards such as PCIe and USB, a dedicated pattern editing screen is required.

同じデータを繰り返し送信すると、特定の周波数にエネルギー成分が集中し、EMI(電磁妨害:Electro Magnetic Interference )上デメリットになる。また、パターンが0か1に片寄ると、直流成分が大きくなり、そのパターンを被測定物が受けにくくなるという問題がある。 When the same data is repeatedly transmitted, the energy component is concentrated on a specific frequency, which is a disadvantage in terms of EMI (Electro Magnetic Interference). Further, when the pattern is biased to 0 or 1, there is a problem that the DC component becomes large and it becomes difficult for the object to be measured to receive the pattern.

ところで、PCIeやUSBでは、パターンの一部にスクランブルをかけることが仕様により定められている。しかしながら、従来の誤り率測定装置の場合、例えば128b130bにおいては、1ブロック128bit全体をスクランブル対象とする、またはスクランブル対象としないという設定しかできなかった。その他、1ブロックのうち、規格で定められた一部の区間だけをスクランブル対象にしていた。すなわち、従来は、スクランブル対象範囲が限定されていた。 By the way, in PCIe and USB, it is stipulated by the specifications that a part of the pattern is scrambled. However, in the case of the conventional error rate measuring device, for example, in 128b130b, only the setting that the entire 128-bit block is scrambled or not scrambled can be set. In addition, of one block, only a part of the section specified by the standard was scrambled. That is, conventionally, the scramble target range has been limited.

そして、上述した誤り率測定装置では、異常系の検証を行ったり、ユーザの独自のプロトコルに従って色々なパターンで測定したいという要望もあり、ユーザがスクランブル対象範囲を柔軟かつ任意に設定できることが望まれていた。 Further, in the above-mentioned error rate measuring device, there is a request to verify an abnormal system and to measure with various patterns according to a user's own protocol, and it is desired that the user can flexibly and arbitrarily set the scramble target range. Was there.

そこで、本発明は上記問題点に鑑みてなされたものであって、スクランブル対象範囲を柔軟かつ任意に設定することができる誤り率測定システム及び誤り率測定方法を提供することを目的としている。 Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide an error rate measuring system and an error rate measuring method capable of flexibly and arbitrarily setting a scramble target range.

上記目的を達成するため、本発明の請求項1に記載された誤り率測定システムは、被測定物Wの測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定システム1において、
前記パターンを設定するためのパターン設定画面12と該パターン設定画面上のScrambleEnableのチェックボックス13を表示する表示部6と、
前記ScrambleEnableのチェックボックスにチェックが入っているか否かを判別する判別手段7aと、
前記判別手段にて前記ScrambleEnableのチェックボックスにチェックが入っていると判別したときに前記スクランブルをかける対象を選択するモードに切り替え、前記パターン設定画面において前記スクランブルをかけるビット範囲を選択指定して設定する操作部4と
前記操作部にて設定された前記ビット範囲をスクランブル対象範囲Hとして前記パターン設定画面に識別表示する表示制御手段7bとを備え、
前記判別手段にて前記ScrambleEnableのチェックボックスにチェックが入っていないと判別したときに前記パターン設定画面上で選択したビットの0/1の切り替えを可能とすることを特徴とする。
In order to achieve the above object, the error rate measuring system according to claim 1 of the present invention is an error rate measuring system 1 that scrambles a pattern converted by a serial data encoding method when measuring an object W to be measured.
A pattern setting screen 12 for setting the pattern, a display unit 6 for displaying a check box 13 of the Scramble Enable on the pattern setting screen, and a display unit 6.
The determination means 7a for determining whether or not the check box of the ScrambleEnable is checked, and the determination means 7a.
When the determination means determines that the check box of the scramble enable is checked, the mode is switched to the mode for selecting the target to be scrambled, and the bit range to be scrambled is selected and specified on the pattern setting screen. Operation unit 4 to be scrambled
A display control means 7b for identifying and displaying the bit range set by the operation unit as the scramble target range H on the pattern setting screen is provided.
It is characterized in that it is possible to switch 0/1 of the bit selected on the pattern setting screen when the determination means determines that the check box of the Scramble Enable is not checked .

本発明の請求項2に記載された誤り率測定システムは、請求項1の誤り率測定システムにおいて、
前記表示制御手段は、規格で定められる所定ビットのパターンを1ブロックとし、前記パターンをブロック毎に区切って前記パターン設定画面に表示することを特徴とする。
The error rate measuring system according to claim 2 of the present invention is the error rate measuring system according to claim 1.
The display control means is characterized in that a pattern of predetermined bits defined by a standard is set as one block, and the pattern is divided into blocks and displayed on the pattern setting screen .

本発明の請求項3に記載された誤り率測定方法は、被測定物Wの測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定方法において、
前記パターンを設定するためのパターン設定画面12と該パターン設定画面上のScrambleEnableのチェックボックス13を表示するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っているか否かを判別するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っていると判別したときに前記スクランブルをかける対象を選択するモードに切り替え、前記パターン設定画面において前記スクランブルをかけるビット範囲を選択指定して設定するステップと
前記設定された前記ビット範囲をスクランブル対象範囲Hとして前記パターン設定画面に識別表示するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っていないと判別したときに前記パターン設定画面上で選択したビットの0/1の切り替えを可能とするステップとを含むことを特徴とする。
The error rate measuring method according to claim 3 of the present invention is a method for measuring an error rate in which a pattern converted by a serial data encoding method is scrambled when measuring an object W to be measured.
A step of displaying the pattern setting screen 12 for setting the pattern and the check box 13 of the Scramble Enable on the pattern setting screen, and
A step of determining whether or not the check box of the ScrambleEnable is checked, and a step of determining whether or not the check box is checked.
A step of switching to a mode for selecting a target to be scrambled when it is determined that the check box of the Scramble Enable is checked, and selecting and specifying a bit range to be scrambled on the pattern setting screen, and setting the scrambled bit range .
A step of identifying and displaying the set bit range as the scramble target range H on the pattern setting screen, and
It is characterized by including a step of enabling 0/1 switching of a bit selected on the pattern setting screen when it is determined that the check box of the Scramble Enable is not checked .

本発明の請求項4に記載された誤り率測定方法は、請求項1の誤り率測定方法において、
規格で定められる所定ビットのパターンを1ブロックとし、前記パターンをブロック毎に区切って前記パターン設定画面に表示するステップを含むことを特徴とする。
The error rate measuring method according to claim 4 of the present invention is the error rate measuring method according to claim 1.
The pattern of predetermined bits defined by the standard is set as one block, and the pattern is divided into blocks and displayed on the pattern setting screen .

本発明によれば、ユーザがスクランブル対象範囲を柔軟かつ任意に設定することができる。これにより、異常系の検証を行ったり、ユーザの独自のプロトコルに従って色々なパターンで測定を行うことができる。 According to the present invention, the user can flexibly and arbitrarily set the scramble target range. This makes it possible to verify anomalous systems and perform measurements in various patterns according to the user's own protocol.

本発明に係る誤り率測定システムの概略構成を示すブロック図である。It is a block diagram which shows the schematic structure of the error rate measurement system which concerns on this invention. 128b130b、128b132bエンコード専用のパターン設定画面の一例を示す図である。It is a figure which shows an example of the pattern setting screen only for 128b130b, 128b132b encoding. 本発明に係る誤り率測定システムにおいて所望のビット範囲にスクランブルをかけたパターン信号を発生するパターン設定方法のフローチャートである。It is a flowchart of the pattern setting method which generates the pattern signal which scrambled the desired bit range in the error rate measurement system which concerns on this invention.

以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the attached drawings.

図1に示すように、本実施の形態の誤り率測定システム1は、被測定物Wを信号パターン折り返しのステートに遷移させた状態で既知パターンの例えばパルス振幅変調(PAM:Pulse-Amplitude Modulation)による多値信号をテスト信号として被測定物Wを送信し、このテスト信号の送信に伴って被測定物Wから折り返して受信する入力データのビット誤り率を測定するものである。 As shown in FIG. 1, in the error rate measuring system 1 of the present embodiment, for example, pulse amplitude modulation (PAM: Pulse-Amplitude Modulation) of a known pattern in a state where the object W to be measured is transitioned to the signal pattern folding state. The object W to be measured is transmitted using the multi-valued signal according to the above as a test signal, and the bit error rate of the input data received by returning from the object W to be measured with the transmission of this test signal is measured.

誤り率測定システム1は、被測定物Wの測定時にシリアルデータエンコード方式(8b10b、128b130b、128b132bエンコード)にて変換したパターンにスクランブルをかける機能を有し、パターン発生器2、誤り検出器3、操作部4、記憶部5、表示部6、制御部7を備えて構成される。なお、本実施の形態では、操作部4、記憶部5、表示部6、制御部7がパターン設定装置の機能を兼ね備える。 The error rate measurement system 1 has a function of scrambling a pattern converted by a serial data encoding method (8b10b, 128b130b, 128b132b encoding) when measuring an object W to be measured, and has a function of scrambling the pattern, the pattern generator 2, the error detector 3, and the like. It includes an operation unit 4, a storage unit 5, a display unit 6, and a control unit 7. In the present embodiment, the operation unit 4, the storage unit 5, the display unit 6, and the control unit 7 also have the functions of the pattern setting device.

パターン発生器2は、被測定部Wに入力するパターン信号または誤り検出器3に入力する基準のパターン信号として、所望のシンボル列の既知データからなる多値信号(例えば0、1、2、3のシンボル値からなるシンボルの列によるPAM4信号)をパターン信号として発生する。また、パターン発生器2は、被測定部Wに入力するパターン信号または誤り検出器3に入力する基準のパターン信号として、既知データからなる多値信号(例えばPAM4信号)に対し、例えば図2のパターン設定画面12にて設定されたスクランブル対象範囲Hにスクランブルをかけたパターン信号を発生する。なお、パターン信号はNRZ信号であってもよい。 The pattern generator 2 is a multi-valued signal (for example, 0, 1, 2, 3) composed of known data of a desired symbol string as a pattern signal to be input to the measured unit W or a reference pattern signal to be input to the error detector 3. (PAM4 signal by a sequence of symbols consisting of symbol values of) is generated as a pattern signal. Further, the pattern generator 2 has, for example, FIG. 2 with respect to a multi-valued signal (for example, a PAM4 signal) composed of known data as a pattern signal to be input to the measured unit W or a reference pattern signal to be input to the error detector 3. A pattern signal obtained by scrambling the scramble target range H set on the pattern setting screen 12 is generated. The pattern signal may be an NRZ signal.

誤り検出器3は、パターン発生器2が発生する既知のパターン信号がテスト信号として被測定物Wに入力されたときに、このテスト信号の入力に伴う被測定物Wからの信号と、パターン発生器2が発生する基準のパターン信号との比較により被測定物Wの誤り率などを測定する。 When the known pattern signal generated by the pattern generator 2 is input to the measured object W as a test signal, the error detector 3 generates a pattern and a signal from the measured object W accompanying the input of the test signal. The error rate of the object to be measured W is measured by comparison with the reference pattern signal generated by the device 2.

操作部4は、後述するパターン設定方法に用いられるマウス11を備えており、図1の誤り率測定システム1が装備する例えばロータリエンコーダ、各種キー、スイッチ、ボタンや表示部6の表示画面上のソフトキーなどのユーザインタフェースを含む。 The operation unit 4 includes a mouse 11 used in the pattern setting method described later, and is equipped with, for example, a rotary encoder, various keys, switches, buttons, and a display unit 6 on the display screen of the error rate measurement system 1 of FIG. Includes user interface such as softkeys.

記憶部5は、パターン発生器2からテスト信号として被測定物Wに入力するパターン信号のシンボル列(例えば0、1、2、3のシンボル値からなるPAM4信号のシンボルの列)や誤り検出器3に入力して被測定物Wからの入力データと比較される基準のパターン信号のシンボル列(例えば0、1、2、3のシンボル値からなるPAM4信号のシンボルの列)を記憶する。 The storage unit 5 is a symbol string of a pattern signal (for example, a string of symbols of a PAM4 signal consisting of symbol values of 0, 1, 2, and 3) and an error detector that are input to the object W as a test signal from the pattern generator 2. The symbol string of the reference pattern signal (for example, the symbol string of the PAM4 signal consisting of the symbol values of 0, 1, 2, and 3) that is input to 3 and compared with the input data from the object W to be measured is stored.

また、記憶部5は、被測定物Wの測定に必要な情報として、後述するパターン設定方法にて設定されたスクランブル対象範囲(スクランブルをかけるビット範囲)Hの情報、設定タイミング、ボーレート、シンボル列の発生条件、波形イメージ表示開始条件、波形イメージ表示停止条件などの情報を記憶する。これらの情報は、操作部4によりユーザインタフェースを介して適宜選択設定することができる。 Further, the storage unit 5 includes information on the scramble target range (bit range to be scrambled) H set by the pattern setting method described later, setting timing, baud rate, and symbol string as information necessary for measuring the object W to be measured. Information such as the occurrence condition, waveform image display start condition, and waveform image display stop condition is stored. These pieces of information can be appropriately selected and set by the operation unit 4 via the user interface.

表示部6は、図1の誤り率測定システム1に備える例えば液晶表示器などで構成され、図2のパターン設定画面12、各コンプライアンステスト(被測定物Wが通信規格に適合するか否かの試験)やビット誤り率の測定画面などを表示する。また、表示部6は、表示画面上のカーソルキーやソフトキーなどの操作部4の操作機能を兼ね備えている。 The display unit 6 is composed of, for example, a liquid crystal display provided in the error rate measurement system 1 of FIG. 1, the pattern setting screen 12 of FIG. 2, and each compliance test (whether or not the measured object W conforms to the communication standard). Test) and bit error rate measurement screens are displayed. Further, the display unit 6 also has an operation function of the operation unit 4 such as a cursor key and a soft key on the display screen.

ここで、図2は表示部6に表示される128b130b、128b132bエンコード専用のパターン設定画面12の一例を示している。図2のパターン設定画面12は、パターン信号にスクランブルをかけるにあたって、スクランブルをかける対象のビットを選択して設定する際に制御部7の制御により表示部6に表示される。 Here, FIG. 2 shows an example of the pattern setting screen 12 dedicated to 128b130b and 128b132b encoding displayed on the display unit 6. The pattern setting screen 12 of FIG. 2 is displayed on the display unit 6 under the control of the control unit 7 when the bit to be scrambled is selected and set when scrambling the pattern signal.

図2のパターン設定画面12では、PCIeやUSBの規格で定められている128ビットのパターンを1ブロックとし、ブロック毎に区切って表示される。また、各ブロックはシンボルによって構成され、1シンボルが8ビットで定義される。さらに、シンボルが16個連なってブロックが構成される。各ブロックは、先頭2ビットのSync HeaderによりOrdered Set BlockとData Blockに分けられる。 In the pattern setting screen 12 of FIG. 2, a 128-bit pattern defined by a PCIe or USB standard is set as one block, and is displayed by dividing each block. Further, each block is composed of symbols, and one symbol is defined by 8 bits. Further, 16 symbols are connected to form a block. Each block is divided into an Ordered Set Block and a Data Block by the Sync Header of the first 2 bits.

図2のパターン設定画面12の右側には、操作部4の操作により、スクランブルをかける対象を任意に選択するモードに切り替えるためのScrambler Enableのチェックボックス13が表示される。例えば操作部4のマウス12の左ボタンのクリック操作により、Scrambler Enableのチェックボックス13にチェックを入れると、スクランブルをかける対象を任意に選択するモードに切り替えられる。 On the right side of the pattern setting screen 12 of FIG. 2, a check box 13 of the Scrambler Enable for switching to a mode for arbitrarily selecting the target to be scrambled by the operation of the operation unit 4 is displayed. For example, by clicking the left button of the mouse 12 of the operation unit 4 to check the check box 13 of the Scrambler Enable, the mode can be switched to a mode in which the target to be scrambled is arbitrarily selected.

なお、Scrambler Enableのチェックボックス13にチェックが入っていいない状態では、パターン設定画面12上で選択したビットの0/1を切り替えることができる。 When the check box 13 of the Scrambler Enable is not checked, 0/1 of the bit selected on the pattern setting screen 12 can be switched.

制御部7は、例えば中央処理装置(CPU)、ROM、RAMなどの記憶素子から構成され、パターン発生器2、誤り検出器3、操作部4、記憶部5、表示部6を統括制御するもので、判別手段7a、表示制御手段7bを備える。 The control unit 7 is composed of storage elements such as a central processing unit (CPU), ROM, and RAM, and controls the pattern generator 2, the error detector 3, the operation unit 4, the storage unit 5, and the display unit 6 in an integrated manner. The discriminating means 7a and the display control means 7b are provided.

判別手段7aは、表示部6に図2のパターン設定画面12が表示された状態でScrambler Enableのチェックボックス13にチェックが入っているか否かを判別する。制御部7は、判別手段7aにてScrambler Enableのチェックボックス13にチェックが入っていると判別すると、スクランブルをかける対象を任意に選択するモード(スクランブル選択モード)に切り替える。 The determination means 7a determines whether or not the check box 13 of the Scrambler Enable is checked while the pattern setting screen 12 of FIG. 2 is displayed on the display unit 6. When the control unit 7 determines that the check box 13 of the scrambler enable is checked by the discrimination means 7a, the control unit 7 switches to a mode (scramble selection mode) in which the target to be scrambled is arbitrarily selected.

判別手段7aは、スクランブル選択モード時に、図2のパターン設定画面12において、スクランブルをかけるビット範囲(例えば図2の斜線で囲まれた範囲)が操作部4のマウス11の操作にて選択指定して設定されると、この設定されたビット範囲をスクランブル対象範囲Hとして判別する。 In the scramble selection mode, the determination means 7a selects and designates the bit range to be scrambled (for example, the range surrounded by the diagonal line in FIG. 2) by the operation of the mouse 11 of the operation unit 4 on the pattern setting screen 12 of FIG. Then, the set bit range is determined as the scramble target range H.

表示制御手段7bは、図2のパターン設定画面12を含め、各コンプライアンステスト(被測定物Wが通信規格に適合するか否かの試験)やビット誤り率の測定画面などを表示するべく表示部7の表示を制御する。 The display control means 7b, including the pattern setting screen 12 of FIG. 2, is a display unit for displaying each compliance test (test of whether or not the object W to be measured conforms to the communication standard), a bit error rate measurement screen, and the like. Control the display of 7.

表示制御手段7bは、スクランブル選択モード時に、操作部4のマウス11の操作にて選択指定して設定されたビット範囲(例えば図2の斜線で囲まれた範囲)をスクランブル対象範囲Hとして判別手段7aが判別すると、このスクランブル対象範囲Hを例えば半透過の赤色で識別表示するように表示部7を制御する。 The display control means 7b determines the bit range (for example, the range surrounded by the diagonal line in FIG. 2) set by selecting and designating by operating the mouse 11 of the operation unit 4 as the scramble target range H in the scramble selection mode. When the 7a is determined, the display unit 7 is controlled so that the scramble target range H is identified and displayed in, for example, a semi-transparent red color.

次に、上記のように構成される誤り率測定システム1を用いたパターン設定方法として、所望のビット範囲にスクランブルをかけたパターン信号を発生する方法について図3を参照しながら説明する。 Next, as a pattern setting method using the error rate measurement system 1 configured as described above, a method of generating a pattern signal in which a desired bit range is scrambled will be described with reference to FIG.

まず、制御部7の表示制御手段7bの制御により、図2のパターン設定画面12を表示部6に表示する(ST1)。 First, the pattern setting screen 12 of FIG. 2 is displayed on the display unit 6 under the control of the display control means 7b of the control unit 7 (ST1).

次に、操作部4のマウス11の操作により、図2のパターン設定画面12のScrambler Enableのチェックボックス13にチェックを入れる(ST2)。これにより、スクランブル選択モードに切り替わる。 Next, by operating the mouse 11 of the operation unit 4, the check box 13 of the Scrambler Enable on the pattern setting screen 12 of FIG. 2 is checked (ST2). This switches to the scramble selection mode.

そして、スクランブル選択モードに切り替わった状態で、操作部4のマウス11の操作により、図2のパターン設定画面12においてスクランブルをかけるビット範囲(例えば図2の斜線で囲まれた範囲)を選択指定して設定する(ST3)。 Then, in the state of switching to the scramble selection mode, the bit range to be scrambled (for example, the range surrounded by the diagonal line in FIG. 2) is selected and specified on the pattern setting screen 12 of FIG. 2 by operating the mouse 11 of the operation unit 4. And set (ST3).

制御部7の判別手段7aは、操作部4のマウス11の操作により、スクランブルをかけるビット範囲を選択指定して設定されると、設定されたビット範囲をスクランブル対象範囲Hとして判別し、制御部7の表示制御手段7bがスクランブル対象範囲Hを識別表示する(ST4)。 When the discriminating means 7a of the control unit 7 is set by selecting and designating a bit range to be scrambled by operating the mouse 11 of the operation unit 4, the discriminating means 7a discriminates the set bit range as the scramble target range H and controls the control unit 7. The display control means 7b of 7 identifies and displays the scramble target range H (ST4).

そして、パターン発生器2は、パターン設定画面12にて設定されたスクランブル対象範囲Hにスクランブルをかけたパターン信号を発生する(ST5)。 Then, the pattern generator 2 generates a pattern signal obtained by scrambling the scramble target range H set on the pattern setting screen 12 (ST5).

ところで、上述した実施の形態では、図1に示すように、誤り率測定システム1にパターン発生器2、誤り検出器3、操作部4、記憶部5、表示部6、制御部7が含まれる構成としたが、この構成に限定されるものではない。例えば、パターン発生器2と誤り検出器3をそれぞれ別々にモジュール化または個別筐体とし、操作部4、表示部6を外部に接続したパーソナルコンピュータなどの外部装置で構成することもできる。 By the way, in the above-described embodiment, as shown in FIG. 1, the error rate measuring system 1 includes a pattern generator 2, an error detector 3, an operation unit 4, a storage unit 5, a display unit 6, and a control unit 7. Although it is configured, it is not limited to this configuration. For example, the pattern generator 2 and the error detector 3 may be modularized or individually housed separately, and the operation unit 4 and the display unit 6 may be configured by an external device such as a personal computer connected to the outside.

また、上述した実施の形態では、128b130b、128b132bエンコード専用のパターン設定画面12を例にとって説明したが、8b10bエンコードの場合でも同様の構成・手法によりスクランブルをかけるビット範囲を選択指定してスクランブル対象範囲を任意に設定することができる。 Further, in the above-described embodiment, the pattern setting screen 12 dedicated to 128b130b and 128b132b encoding has been described as an example, but even in the case of 8b10b encoding, the bit range to be scrambled is selected and specified by the same configuration / method and scrambled target range. Can be set arbitrarily.

このように、本実施の形態によれば、図2に示すように、パターン設定画面12において、ユーザがスクランブル対象範囲Hを柔軟かつ任意に設定することができる。これにより、異常系の検証を行ったり、ユーザの独自のプロトコルに従って色々なパターンで測定を行うことができる。 As described above, according to the present embodiment, as shown in FIG. 2, the user can flexibly and arbitrarily set the scramble target range H on the pattern setting screen 12. This makes it possible to verify anomalous systems and perform measurements in various patterns according to the user's own protocol.

以上、本発明に係る誤り率測定システム及び誤り率測定方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。 Although the best form of the error rate measuring system and the error rate measuring method according to the present invention has been described above, the present invention is not limited by the description and drawings in this form. That is, it goes without saying that all other forms, examples, operational techniques, and the like made by those skilled in the art based on this form are included in the scope of the present invention.

1 誤り率測定システム
2 パターン発生器
3 誤り検出器
4 操作部
5 記憶部
6 表示部
7 制御部
7a 判別手段
7b 表示制御手段
11 マウス
12 パターン設定画面
13 チェックボックス
H スクランブル対象範囲
W 被測定物
1 Error rate measurement system 2 Pattern generator 3 Error detector 4 Operation unit 5 Storage unit 6 Display unit 7 Control unit 7a Discrimination means 7b Display control means 11 Mouse 12 Pattern setting screen 13 Check box H Scramble target range W Measured object

Claims (4)

被測定物(W)の測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定システム(1)において、
前記パターンを設定するためのパターン設定画面(12)と該パターン設定画面上のScrambleEnableのチェックボックス(13)を表示する表示部(6)と、
前記ScrambleEnableのチェックボックスにチェックが入っているか否かを判別する判別手段(7a)と、
前記判別手段にて前記ScrambleEnableのチェックボックスにチェックが入っていると判別したときに前記スクランブルをかける対象を選択するモードに切り替え、前記パターン設定画面において前記スクランブルをかけるビット範囲を選択指定して設定する操作部(4)と
前記操作部にて設定された前記ビット範囲をスクランブル対象範囲(H)として前記パターン設定画面に識別表示する表示制御手段(7b)とを備え、
前記判別手段にて前記ScrambleEnableのチェックボックスにチェックが入っていないと判別したときに前記パターン設定画面上で選択したビットの0/1の切り替えを可能とすることを特徴とする誤り率測定システム。
In the error rate measurement system (1) that scrambles the pattern converted by the serial data encoding method when measuring the object to be measured (W).
A pattern setting screen (12) for setting the pattern, a display unit (6) for displaying a check box (13) of the Scramble Enable on the pattern setting screen, and a display unit (6).
A discriminating means (7a) for determining whether or not the check box of the ScrambleEnable is checked, and
When the determination means determines that the check box of the scramble enable is checked, the mode is switched to the mode for selecting the target to be scrambled, and the bit range to be scrambled is selected and specified on the pattern setting screen. Operation unit (4) to be scrambled
A display control means (7b) for identifying and displaying the bit range set by the operation unit as a scramble target range (H) on the pattern setting screen is provided.
An error rate measuring system characterized in that when it is determined by the discriminating means that the check box of the Scramble Enable is not checked, 0/1 of the bit selected on the pattern setting screen can be switched .
前記表示制御手段は、規格で定められる所定ビットのパターンを1ブロックとし、前記パターンをブロック毎に区切って前記パターン設定画面に表示することを特徴とする請求項1に記載の誤り率測定システム。 The error rate measuring system according to claim 1 , wherein the display control means has a pattern of predetermined bits defined by a standard as one block, and the pattern is divided into blocks and displayed on the pattern setting screen . 被測定物(W)の測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定方法において、
前記パターンを設定するためのパターン設定画面(12)と該パターン設定画面上のScrambleEnableのチェックボックス(13)を表示するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っているか否かを判別するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っていると判別したときに前記スクランブルをかける対象を選択するモードに切り替え、前記パターン設定画面において前記スクランブルをかけるビット範囲を選択指定して設定するステップと
前記設定された前記ビット範囲をスクランブル対象範囲(H)として前記パターン設定画面に識別表示するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っていないと判別したときに前記パターン設定画面上で選択したビットの0/1の切り替えを可能とするステップとを含むことを特徴とする誤り率測定方法。
In the error rate measurement method of scrambling the pattern converted by the serial data encoding method when measuring the object to be measured (W).
A step of displaying a pattern setting screen (12) for setting the pattern , a check box (13) of the Scramble Enable on the pattern setting screen, and a step of displaying the check box (13) .
A step of determining whether or not the check box of the ScrambleEnable is checked, and a step of determining whether or not the check box is checked.
A step of switching to a mode for selecting a target to be scrambled when it is determined that the check box of the Scramble Enable is checked, and selecting and specifying a bit range to be scrambled on the pattern setting screen, and setting the scrambled bit range .
A step of identifying and displaying the set bit range as a scramble target range (H) on the pattern setting screen.
An error rate measuring method comprising a step of enabling 0/1 switching of a bit selected on the pattern setting screen when it is determined that the check box of the Scramble Enable is not checked .
規格で定められる所定ビットのパターンを1ブロックとし、前記パターンをブロック毎に区切って前記パターン設定画面に表示するステップを含むことを特徴とする請求項3に記載の誤り率測定方法。 The error rate measuring method according to claim 3 , wherein a pattern of predetermined bits defined by a standard is set as one block, and the pattern is divided into blocks and displayed on the pattern setting screen .
JP2020000414A 2020-01-06 2020-01-06 Error rate measurement system and error rate measurement method Active JP7046993B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020000414A JP7046993B2 (en) 2020-01-06 2020-01-06 Error rate measurement system and error rate measurement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020000414A JP7046993B2 (en) 2020-01-06 2020-01-06 Error rate measurement system and error rate measurement method

Publications (2)

Publication Number Publication Date
JP2021111807A JP2021111807A (en) 2021-08-02
JP7046993B2 true JP7046993B2 (en) 2022-04-04

Family

ID=77060268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020000414A Active JP7046993B2 (en) 2020-01-06 2020-01-06 Error rate measurement system and error rate measurement method

Country Status (1)

Country Link
JP (1) JP7046993B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108711A (en) 2000-09-29 2002-04-12 Tamura Electric Works Ltd Data processor and data processing method
JP2008177772A (en) 2007-01-17 2008-07-31 Nippon Telegr & Teleph Corp <Ntt> Digital transmission system and digital transmission method
JP2011015144A (en) 2009-07-01 2011-01-20 Tektronix Internatl Sales Gmbh Method for confirming relationship between packet and serial data
JP2011019188A (en) 2009-07-10 2011-01-27 Ricoh Co Ltd Serial communication device, communication control method, and communication control program
JP2011158473A (en) 2010-02-02 2011-08-18 Tektronix Inc Signal generator and method
JP2015149646A (en) 2014-02-07 2015-08-20 株式会社日立製作所 Transmitter and transmission quality measuring method
US20150280895A1 (en) 2014-04-01 2015-10-01 Apple Inc. Apparatus and methods for flexible provision of control data in large data structures
JP2016146535A (en) 2015-02-06 2016-08-12 アンリツ株式会社 Error rate measuring apparatus and error rate measuring method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108711A (en) 2000-09-29 2002-04-12 Tamura Electric Works Ltd Data processor and data processing method
JP2008177772A (en) 2007-01-17 2008-07-31 Nippon Telegr & Teleph Corp <Ntt> Digital transmission system and digital transmission method
JP2011015144A (en) 2009-07-01 2011-01-20 Tektronix Internatl Sales Gmbh Method for confirming relationship between packet and serial data
JP2011019188A (en) 2009-07-10 2011-01-27 Ricoh Co Ltd Serial communication device, communication control method, and communication control program
JP2011158473A (en) 2010-02-02 2011-08-18 Tektronix Inc Signal generator and method
JP2015149646A (en) 2014-02-07 2015-08-20 株式会社日立製作所 Transmitter and transmission quality measuring method
US20150280895A1 (en) 2014-04-01 2015-10-01 Apple Inc. Apparatus and methods for flexible provision of control data in large data structures
JP2016146535A (en) 2015-02-06 2016-08-12 アンリツ株式会社 Error rate measuring apparatus and error rate measuring method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kai Lennert Bober,Text update for PM-PHY,IEEE 802.15-19/0415r2 ,インターネット<URL:https://mentor.ieee.org/802.15/dcn/19/15-19-0415-02-0013-text-update-for-pm-phy.docx>,2019年09月19日
柴田 誠一郎,デジタル移動無線を利用したデータ伝送システムの開発について,映像情報メディア学会技術報告,2002年09月20日,第26巻,第61号,pp.25~30

Also Published As

Publication number Publication date
JP2021111807A (en) 2021-08-02

Similar Documents

Publication Publication Date Title
US7558326B1 (en) Method and apparatus for sending auxiliary data on a TMDS-like link
US7131004B1 (en) Method and apparatus for encrypting data transmitted over a serial link
US9083525B2 (en) Method and apparatus for generating jitter test patterns on a high performance serial bus
EP1924020B1 (en) Interface test circuitry and methods
JP5945812B2 (en) System for transmitting and receiving video digital signals for &#34;LVDS&#34; type links
US8588328B2 (en) Information transmission system, information transmission device, information transmission method, and computer readable medium storing a program for information transmission
JP7308808B2 (en) ERROR RATE MEASUREMENT DEVICE AND ERROR NUMBER DISPLAY METHOD
JP7046993B2 (en) Error rate measurement system and error rate measurement method
JP6818064B2 (en) Error rate measuring device and error rate measuring method
US8325867B2 (en) Waveform signal generator with jitter or noise on a desired bit
JP6827484B2 (en) Error rate measuring device and error rate measuring method
JP2021153227A (en) Error rate measuring apparatus and setting screen display method
JPS5890849A (en) Encryption test equipment
JP7193508B2 (en) ERROR RATE MEASUREMENT DEVICE AND ERROR RATE MEASUREMENT METHOD
JP7132986B2 (en) ERROR RATE MEASUREMENT DEVICE AND ERROR RATE MEASUREMENT METHOD
JP6818056B2 (en) Error rate measuring device and error rate measuring method
JP2020120147A (en) Error rate measuring device and error rate measuring method
JP6890625B2 (en) Error measuring instrument and method for measuring response time using it
US7991096B1 (en) Data sampling method and apparatus using through-transition counts to reject worst sampling position
JP2021145304A (en) Error rate measuring device and error counting method
JP7046881B2 (en) Error rate measuring device and error rate measuring method
JP2005079984A (en) Method for transmitting video signal
JP6951399B2 (en) Error rate measuring device data display device and error counting method
JP7128852B2 (en) ERROR RATE MEASUREMENT DEVICE AND ERROR RATE MEASUREMENT METHOD
JP7200273B2 (en) ERROR DETECTION DEVICE AND ERROR DETECTION METHOD

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220323

R150 Certificate of patent or registration of utility model

Ref document number: 7046993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150