JP7045458B2 - シミュレーション装置、及びその方法、並びにecu装置 - Google Patents
シミュレーション装置、及びその方法、並びにecu装置 Download PDFInfo
- Publication number
- JP7045458B2 JP7045458B2 JP2020531204A JP2020531204A JP7045458B2 JP 7045458 B2 JP7045458 B2 JP 7045458B2 JP 2020531204 A JP2020531204 A JP 2020531204A JP 2020531204 A JP2020531204 A JP 2020531204A JP 7045458 B2 JP7045458 B2 JP 7045458B2
- Authority
- JP
- Japan
- Prior art keywords
- function
- processing
- ecu
- timing
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/302—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a software system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/15—Vehicle, aircraft or watercraft design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/865—Monitoring of software
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Aviation & Aerospace Engineering (AREA)
- Automation & Control Theory (AREA)
- Mathematical Physics (AREA)
- Debugging And Monitoring (AREA)
Description
102:CPU
103:主記憶装置
104:HDD
105:キーボード
106:マウス
107:ディスプレイ
108:ROM
S:実環境機
PC(PCa、PCb・・・PCn):パソコン
180:通信装置
181:外部システム・バス
Sw1:ECUアプリケーションソフト
Sw2:性能比較ソフト
Sw3:通信ソフト
SW11:遅延注入機能
SW12:性能測定機能
SW21:測定結果比較・遅延パラメータ設定部
SW22:比較結果表示部
SW31:測定結果受信部
Fi1:ECU測定結果ファイル
Fi2:PC測定結果
Fi3:遅延パラメータファイル
SW4:ECUアプリケーションソフト
SW41:性能測定機能
SW42:測定結果送信部
Fi4:ECU測定結果ファイル
Claims (9)
- 第1の計算機でアプリケーションソフトを実行したときの第1の処理タイミングを得る第1の性能測定機能と、前記第1の処理タイミングと第2の計算機でアプリケーションソフトを実行したときの第2の処理タイミングの間の時間差をもとに、前記第1の計算機における前記アプリケーションソフトの実行時刻のタイミング調整を行うタイミング調整機能を備える第1の計算機で構成され、
前記アプリケーションソフトは、親関数の中で子関数が実行されるとともに親関数並びに子関数の関数開始時刻および関数終了時刻が記録される言語で記述されていることを特徴とするシミュレーション装置。 - 請求項1に記載のシミュレーション装置であって、
前記第1の計算機は、通信装置を介して前記第2の計算機に接続されており、前記第2の計算機は当該第2の計算機でアプリケーションソフトを実行したときの前記第2の処理タイミングを得る第2の性能測定機能を備えることを特徴とするシミュレーション装置。 - 第1の計算機でアプリケーションソフトを実行したときの第1の処理タイミングを得る第1の性能測定機能と、前記第1の処理タイミングと第2の計算機でアプリケーションソフトを実行したときの第2の処理タイミングの間の時間差をもとに、前記第1の計算機における前記アプリケーションソフトの実行時刻のタイミング調整を行うタイミング調整機能を備える第1の計算機と、
アプリケーションソフトを実行したときの処理タイミングを前記第2の処理タイミングとして得る第2の性能測定機能を備える第2の計算機と、
前記第1の計算機と前記第2の計算機を接続する通信装置を備え、
前記アプリケーションソフトは、親関数の中で子関数が実行されるとともに親関数並びに子関数の関数開始時刻および関数終了時刻が記録される言語で記述されていることを特徴とするシミュレーション装置。 - 請求項1から請求項3のいずれか1項に記載のシミュレーション装置であって、
前記タイミング調整機能は、前記第2の処理タイミングを目標タイミングとして前記第1の処理タイミングを合わせることを特徴とするシミュレーション装置。 - 請求項1から請求項4のいずれか1項に記載のシミュレーション装置であって、
前記第1の計算機における前記アプリケーションソフトの実行時刻のタイミング調整は、前記子関数のタイミング調整完了後に、前記親関数のタイミング調整が行われることを特徴とするシミュレーション装置。 - 請求項1から請求項5のいずれか1項に記載のシミュレーション装置であって、
前記第2の計算機は、ECUであることを特徴とするシミュレーション装置。 - 請求項1から請求項6のいずれか1項に記載のシミュレーション装置であって、
複数の前記第1の計算機が、通信装置を介して接続されていることを特徴とするシミュレーション装置。 - 親関数の中で子関数が実行されるとともに親関数並びに子関数の関数開始時刻および関数終了時刻が記録される言語で記述されているアプリケーションソフトと、前記アプリケーションソフトを実行したときに処理タイミングを入手するための性能測定機能と、前記処理タイミングを記憶する測定結果記憶部と、前記処理タイミングを外部に送信するための通信装置を備えることを特徴とするECU装置。
- 第1の計算機でアプリケーションソフトを実行したときの第1の処理タイミングと、第2の計算機でアプリケーションソフトを実行したときの第2の処理タイミングの間の時間差をもとに、前記第1の計算機における前記アプリケーションソフトの実行時刻のタイミング調整を行うとともに、
前記アプリケーションソフトは、親関数の中で子関数が実行されるとともに親関数並びに子関数の関数開始時刻および関数終了時刻が記録される言語で記述されていることを特徴とするシミュレーション方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018135829 | 2018-07-19 | ||
JP2018135829 | 2018-07-19 | ||
PCT/JP2019/025303 WO2020017264A1 (ja) | 2018-07-19 | 2019-06-26 | シミュレーション装置、及びその方法、並びにecu装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020017264A1 JPWO2020017264A1 (ja) | 2021-05-13 |
JP7045458B2 true JP7045458B2 (ja) | 2022-03-31 |
Family
ID=69164715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020531204A Active JP7045458B2 (ja) | 2018-07-19 | 2019-06-26 | シミュレーション装置、及びその方法、並びにecu装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20210248288A1 (ja) |
JP (1) | JP7045458B2 (ja) |
DE (1) | DE112019002778T5 (ja) |
WO (1) | WO2020017264A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7072697B1 (ja) * | 2021-03-12 | 2022-05-20 | 三菱電機株式会社 | 電子制御装置、電子制御装置の試験装置、及び電子制御装置の試験方法 |
JP7336775B2 (ja) * | 2021-03-19 | 2023-09-01 | パナソニックIpマネジメント株式会社 | 検証システム、検証方法及びプログラム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012203845A (ja) | 2011-03-28 | 2012-10-22 | Denso Wave Inc | 携帯機器とプログラム実行装置を有するシステムと、そのシステムに用いられる携帯機器及びプログラム実行装置 |
JP2015170081A (ja) | 2014-03-06 | 2015-09-28 | 三菱電機株式会社 | シミュレーション装置及びシミュレーションプログラム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018022317A (ja) * | 2016-08-03 | 2018-02-08 | ルネサスエレクトロニクス株式会社 | Hilシミュレーションシステム及びその制御方法 |
-
2019
- 2019-06-26 WO PCT/JP2019/025303 patent/WO2020017264A1/ja active Application Filing
- 2019-06-26 DE DE112019002778.6T patent/DE112019002778T5/de active Pending
- 2019-06-26 US US16/973,315 patent/US20210248288A1/en not_active Abandoned
- 2019-06-26 JP JP2020531204A patent/JP7045458B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012203845A (ja) | 2011-03-28 | 2012-10-22 | Denso Wave Inc | 携帯機器とプログラム実行装置を有するシステムと、そのシステムに用いられる携帯機器及びプログラム実行装置 |
JP2015170081A (ja) | 2014-03-06 | 2015-09-28 | 三菱電機株式会社 | シミュレーション装置及びシミュレーションプログラム |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020017264A1 (ja) | 2021-05-13 |
US20210248288A1 (en) | 2021-08-12 |
CN112400162A (zh) | 2021-02-23 |
WO2020017264A1 (ja) | 2020-01-23 |
DE112019002778T5 (de) | 2021-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hamann et al. | Communication centric design in complex automotive embedded systems | |
JP5270330B2 (ja) | マルチコアマイコンシステムのシミュレーション方法及びシミュレーション装置 | |
EP3364296B1 (en) | Simulating execution-time variations and scheduling in a block-oriented simulation system | |
US20190258460A1 (en) | Method and system for generating a software component | |
JP7045458B2 (ja) | シミュレーション装置、及びその方法、並びにecu装置 | |
CN106980597B (zh) | 片上系统验证方法及验证系统 | |
WO2014051932A1 (en) | Behavior invariant optimization of maximum execution times for model simulation | |
CN108319533B (zh) | 可关断地模拟控制装置内部的设备的系统和模拟器 | |
JP4293562B2 (ja) | ハードウェア検証用プログラミング記述生成装置、高位合成装置、ハードウェア検証用プログラミング記述生成方法、ハードウェア検証用プログラム生成方法、制御プログラムおよび可読記録媒体 | |
US8886512B2 (en) | Simulation apparatus, computer-readable recording medium, and method | |
JP5542643B2 (ja) | シミュレーション装置及びシミュレーションプログラム | |
Chang et al. | Verification of a microprocessor using real world applications | |
CN112400162B (zh) | 模拟装置及其方法、以及ecu装置 | |
JP7003259B2 (ja) | シミュレーション装置 | |
Resmerita et al. | Verification of embedded control systems by simulation and program execution control | |
Naderlinger | Simulating execution time variations in MATLAB/Simulink | |
US20240061984A1 (en) | A method for an automatic design and verification of a processor's programming and verification tools | |
Colnaric | State of the art review paper: advances in embedded hard real-time systems design | |
JPH07253909A (ja) | マイクロプログラム検証方法 | |
US11719749B1 (en) | Method and system for saving and restoring of initialization actions on dut and corresponding test environment | |
Jämbäck | Evaluation of Real-Time Linux on RISC-V processor architecture | |
JP2023087426A (ja) | シミュレーション装置及びシミュレーション方法 | |
Morelli | Automated generation of robotics applications from simulink and sysml models | |
Chauhan | Modeling the Effects of AUTOSAR Overhead on Automotive Application Software Timing and Schedulability | |
Chen | Finding Failures in Real-Time Systems Using Realistic Model Scheduling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7045458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |