JP7044311B2 - Active noise filter - Google Patents
Active noise filter Download PDFInfo
- Publication number
- JP7044311B2 JP7044311B2 JP2021069901A JP2021069901A JP7044311B2 JP 7044311 B2 JP7044311 B2 JP 7044311B2 JP 2021069901 A JP2021069901 A JP 2021069901A JP 2021069901 A JP2021069901 A JP 2021069901A JP 7044311 B2 JP7044311 B2 JP 7044311B2
- Authority
- JP
- Japan
- Prior art keywords
- noise
- ferrite core
- noise filter
- common mode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Filters And Equalizers (AREA)
Description
本発明は、コモンモードノイズを抑制するアクティブノイズフィルタに関する。 The present invention relates to an active noise filter that suppresses common mode noise.
複数の通信機器間を電源線で接続された構成において、当該通信機器の内部の他、外部に設けられた電源線にも不要な伝導妨害波（例えば、コモンモードノイズ）が伝搬することがある。 In a configuration in which a plurality of communication devices are connected by a power line, unnecessary conduction interference waves (for example, common mode noise) may propagate not only inside the communication device but also to a power line provided outside. ..
コモンモードノイズは、電子機器（例えば、電力変換装置）におけるスイッチング動作に起因して発生することが知られている。 It is known that common mode noise is caused by a switching operation in an electronic device (for example, a power converter).
この種のコモンモードノイズを防止する対策として、電源線を切断する必要のないフェライトコアが一般的に用いられる。 As a measure to prevent this kind of common mode noise, a ferrite core that does not require disconnection of the power supply line is generally used.
なお、フェライトコアとは、フェライト製の磁性体であり、ドーナツ状の円環形状を有する。 The ferrite core is a magnetic material made of ferrite and has a donut-shaped annular shape.
しかし、フェライトコアだけを用いると、コモンモードノイズを抑圧する効果が小さい（例えば、数［ｄＢ］）という欠点があった。 However, if only the ferrite core is used, there is a drawback that the effect of suppressing common mode noise is small (for example, the number [dB]).
この欠点に対して、フェライトコアに帰還型増幅回路を組み合わせることでコモンモードノイズの抑圧効果を大きくする手法が知られている。 To deal with this drawback, a method is known in which a feedback amplifier circuit is combined with a ferrite core to increase the effect of suppressing common mode noise.
具体的には、２つのフェライトコアと帰還型増幅回路とを組み合わせ、この帰還型増幅回路による負帰還増幅によって得られる誘起起電力（以下、逆起電力）を、コモンモードノイズを抑制する方向に発生させるアクティブノイズフィルタが提案されている（例えば、非特許文献１を参照。）。 Specifically, by combining two ferrite cores and a feedback type amplifier circuit, the induced electromotive force (hereinafter referred to as "back electromotive force") obtained by the negative feedback amplification by this feedback type amplifier circuit is suppressed in the direction of suppressing common mode noise. An active noise filter to generate has been proposed (see, for example, Non-Patent Document 1).
以下、図１４を用いて従来技術のアクティブノイズフィルタについて説明する。 Hereinafter, the active noise filter of the prior art will be described with reference to FIG.
図１４は、従来技術に係るアクティブノイズフィルタ１００の全体構成を示した図である。
従来技術のアクティブノイズフィルタ１００は、検出用フェライトコア１１０、帰還用フェライトコア１２０および帰還型増幅回路１３０を備える。
FIG. 14 is a diagram showing the overall configuration of the
The
図示するように、（検出用、帰還用）フェライトコア（１１０、１２０）の両側に電源線（Ｓｐ１、Ｓｐ２）や導線（ｗ１、ｗ２）を巻き付けることで、１次側のコイルと２次側のコイルとから成るトランスを、それぞれのフェライトコア（１１０、１２０）で構成する。 As shown in the figure, by winding power lines (Sp1, Sp2) and conductors (w1, w2) on both sides of the ferrite core (110, 120) (for detection and feedback), the coil on the primary side and the secondary side are wound. A transformer composed of the above coils is composed of respective ferrite cores (110, 120).
したがって、例えば検出用フェライトコア１１０において、１次側のコイルを流れるコモンモードノイズＣｎは、その２次側に誘導起電力Ｖａを生じさせる。
Therefore, for example, in the
次いで、帰還型増幅回路１３０にて誘導起電力Ｖａに起因する帰還電流Ｉを、帰還用フェライトコア１２０の１次側のコイルに印加する。
Next, in the feedback
すると、帰還用フェライトコア１２０の２次側に、コモンモードノイズＣｎを妨げる方向に逆起電力Ｖｂを生じさせ、コモンモードノイズＣｎを低減させることができる。これにより、大きなコモンモードノイズＣｎを抑圧できるアクティブノイズフィルタ１００が実現される。
Then, a counter electromotive force Vb is generated on the secondary side of the feedback ferrite
前述したように、従来のアクティブノイズフィルタ１００では、検出用フェライトコア１１０および帰還用フェライトコア１２０と、帰還型増幅回路１３０と、を組み合わせることによってコモンモードノイズＣｎの抑圧効果が高められている。
As described above, in the conventional
また、フェライトコアの１次側および２次側に巻く電源線や導線の巻数ｎを増加させることで、コモンモードノイズの抑圧効果の増大と、当該コモンモードノイズを抑圧できる周波数帯域の広帯域化と、が図られている。 Further, by increasing the number of turns n of the power line and the conducting wire wound on the primary side and the secondary side of the ferrite core, the effect of suppressing common mode noise is increased and the frequency band capable of suppressing the common mode noise is widened. , Is planned.
しかし、検出用フェライトコア１１０と、帰還用フェライトコア１２０と、が同じ性能（例えば、材質、大きさ、形状）を有するアクティブノイズフィルタ１００において、検出用コモンモードノイズＣｎを検出できる周波数帯域は、検出用フェライトコア１１０の性能に制限を受けていることから、当該アクティブノイズフィルタ１００によるコモンモードノイズＣｎを抑圧できる周波数帯域を一定以上に広げることが出来ず、帰還用フェライトコア１２０にて発生させる逆起電力Ｖｂの周波数帯域が、検出用フェライトコア１１０にて検出したコモンモードノイズＣｎの周波数帯域に制限されるという課題がある。
However, in the
本発明は、このような課題に鑑みてなされたものであり、コモンモードノイズを広帯域で抑制可能とするアクティブノイズフィルタを提供することを目的とする。 The present invention has been made in view of such a problem, and an object of the present invention is to provide an active noise filter capable of suppressing common mode noise in a wide band.
上記目的を達成するため、本発明の第１の観点におけるアクティブノイズフィルタは、電子機器から発生し、第１電源線を伝搬する第１周波数帯域のコモンモードノイズを検出し、当該第１周波数帯域のコモンモードノイズに起因した第１電圧を誘起する第１検出用フェライトコアと、前記第１検出用フェライトコアにより誘起された前記第１電圧に起因する第１帰還電流を生成する第１増幅回路と、前記第１増幅回路からの前記第１帰還電流により、前記第１周波数帯域のコモンモードノイズを抑制する第１逆起電力を誘起する第１帰還用フェライトコアと、を含む第１ノイズフィルタと、前記第１ノイズフィルタの前記第１電源線と連結された第２電源線を伝搬する、前記第１周波数帯域とは異なる第２周波数帯域のコモンモードノイズを検出し、当該第２周波数帯域のコモンモードノイズに起因した第２電圧を誘起する第２検出用フェライトコアと、前記第２検出用フェライトコアにより誘起された前記第２電圧に起因する第２帰還電流を生成する第２増幅回路と、前記第２増幅回路からの第２帰還電流により、前記第２周波数帯域のコモンモードノイズを抑制する第２逆起電力を誘起する第２帰還用フェライトコアと、を含む第２ノイズフィルタと、前記第１周波数帯域のコモンモードノイズの大きさに起因して変化し、前記第１検出用フェライトコアの２次側を巻回する導線に誘起される前記第１電圧を計測する電圧計と、前記第１電圧を減少させるべく、前記第１増幅回路を構成する素子のインピーダンスの値を制御する制御部と、を備える。 In order to achieve the above object, the active noise filter according to the first aspect of the present invention detects the common mode noise of the first frequency band generated from the electronic device and propagates through the first power supply line, and detects the common mode noise in the first frequency band. A first detection ferrite core that induces a first voltage due to the common mode noise of the above, and a first amplification circuit that generates a first feedback current due to the first voltage induced by the first detection ferrite core. A first noise filter including a first feedback ferrite core that induces a first countercurrent voltage that suppresses common mode noise in the first frequency band by the first feedback current from the first amplification circuit. And, the common mode noise of the second frequency band different from the first frequency band propagating through the second power supply line connected to the first power supply line of the first noise filter is detected, and the second frequency band is detected. A second detection ferrite core that induces a second voltage due to the common mode noise of the above, and a second amplification circuit that generates a second feedback current due to the second voltage induced by the second detection ferrite core. And a second noise filter including a second feedback ferrite core that induces a second countercurrent voltage that suppresses common mode noise in the second frequency band by a second feedback current from the second amplification circuit. A voltmeter that measures the first voltage that changes due to the magnitude of the common mode noise in the first frequency band and is induced in the lead wire that winds around the secondary side of the first detection ferrite core. A control unit that controls the value of the impedance of the element constituting the first amplification circuit is provided so as to reduce the first voltage.
第２の観点では、上記第１の観点におけるアクティブノイズフィルタにおいて、前記第１ノイズフィルタを構成する前記第１検出用フェライトコアおよび前記第１帰還用フェライトコアは、前記第２ノイズフィルタを構成する前記第２検出用フェライトコアおよび前記第２帰還用フェライトコアと、材質、形状、およびサイズのうち少なくとも１つが異なる。 From the second aspect, in the active noise filter according to the first aspect, the first detection ferrite core and the first feedback ferrite core constituting the first noise filter constitute the second noise filter. At least one of the material, shape, and size is different from the second detection ferrite core and the second feedback ferrite core.
第３の観点では、上記第１の観点におけるアクティブノイズフィルタにおいて、前記第１増幅回路は、第１素子および第２素子を備え、前記制御部は、前記第１素子のインピーダンスを増加させ、その結果、前記電圧計により前記第１電圧が上昇したと判定した場合には、前記第１素子のインピーダンスを低下させ、または前記電圧計により前記第１電圧が減少したと判定した場合には、そのまま前記第１素子のインピーダンスを増加させることで、前記減少した前記第１電圧を更に減少させる。 From a third aspect, in the active noise filter according to the first aspect, the first amplifier circuit includes a first element and a second element, and the control unit increases the impedance of the first element. As a result, when it is determined by the voltmeter that the first voltage has increased, the impedance of the first element is lowered, or when it is determined by the voltmeter that the first voltage has decreased, it is as it is. By increasing the impedance of the first element, the reduced first voltage is further reduced.
第４の観点では、上記第３の観点におけるアクティブノイズフィルタにおいて、前記制御部は、前記第１増幅回路の第１素子のインピーダンスを増加または低下させる途中で、それまで減少していた前記第１電圧が再度上昇したと判定した場合、前記第１素子のインピーダンスの増加または低下を停止する。 From the fourth aspect, in the active noise filter according to the third aspect, the control unit has been decreasing the impedance of the first element of the first amplifier circuit while increasing or decreasing the impedance. When it is determined that the voltage has risen again, the increase or decrease of the impedance of the first element is stopped.
本発明によれば、コモンモードノイズを広帯域で抑制可能とするアクティブノイズフィルタを実現することができる。 According to the present invention, it is possible to realize an active noise filter capable of suppressing common mode noise in a wide band.
以下、本発明の実施形態に係るアクティブノイズフィルタおよびアクティブノイズフィルタの特性制御方法について図面を参照して説明する。 Hereinafter, the active noise filter and the characteristic control method of the active noise filter according to the embodiment of the present invention will be described with reference to the drawings.
１．第１実施形態
図１は、第１実施形態に係るアクティブノイズフィルタ１０を備えたノイズ抑制システム１の全体構成を示した図である。
1. 1. 1st Embodiment
FIG. 1 is a diagram showing an overall configuration of a
ノイズ抑制システム１は、電子機器２０、電子機器３０、およびこれらの電子機器２０、３０の間に設けられたノイズフィルタ１１およびノイズフィルタ１２を備える。
The
また、ノイズフィルタ１１およびノイズフィルタ１２によりアクティブノイズフィルタ１０が構成される。
Further, the
電子機器２０は、コモンモードノイズＣｎを発生する。このコモンモードノイズＣｎが電源線（Ｓｐ１～Ｓｐ５）を伝搬する。
The
なお、電源線Ｓｐ１～Ｓｐ５を区別しない場合には、単に電源線Ｓｐと呼ぶことにする。 When the power lines Sp1 to Sp5 are not distinguished, they are simply referred to as power lines Sp.
電子機器３０は、ノイズフィルタ１１およびノイズフィルタ１２を中継する電源線Ｓｐを介して電子機器２０と接続される。
The
アクティブノイズフィルタ１０は、電源線Ｓｐを伝搬するコモンモードノイズＣｎを抑制する。
The
アクティブノイズフィルタ１０は、ノイズフィルタ１１、およびこのノイズフィルタ１１と電源線Ｓｐにて連結されたノイズフィルタ１２を備える。
The
ここで、ノイズフィルタ１１およびノイズフィルタ１２は、それぞれ異なる周波数帯域のコモンモードノイズＣｎを抑制する。
Here, the
以下では、ノイズフィルタ１１により第１周波数帯域ｆ１におけるコモンモードノイズＣｎが抑制され、ノイズフィルタ１２により第２周波数帯域ｆ２におけるコモンモードノイズＣｎが抑制されるものとする。
In the following, it is assumed that the
なお、アクティブノイズフィルタ１０が備えるノイズフィルタの数は、２つに限らず、これ以上であってもよい。これにより、ノイズフィルタの数だけ広域の周波数帯域を抑制することが可能となる。
The number of noise filters included in the
ノイズフィルタ１１は、その形状が、例えば第１の大きさを有する検出用フェライトコア１１ａおよび帰還用フェライトコア１１ｂ、ならびに増幅回路１１ｃを備える。
The
検出用フェライトコア１１ａは、その１次側に電源線Ｓｐ１、２次側に導線ｗ１が巻かれ、図示せぬ１次側コイルおよび２次側コイルを有するトランスが構成される。
The
帰還用フェライトコア１１ｂは、その１次側に導線ｗ２、２次側に電源線Ｓｐ２が巻かれ、図示せぬ１次側コイルおよび２次側コイルを有するトランスが構成される。
The
増幅回路１１ｃは、例えば、差動増幅器を用いて構成され、その正極側入力端子（以下、非反転入力端子（＋））に検出用フェライトコア１１ａの２次側に巻かれた導線ｗ１の一端が接続され、負極側入力端子（以下、反転入力端子（－））には、２次側に巻かれた導線ｗ１の他端および帰還用フェライトコア１１ｂの１次側コイルの他端が接続される。
The
さらに、増幅回路１１ｃの出力端子ＯＵＴ１は、帰還用フェライトコア１１ｂの１次側に巻かれた導線ｗ２の一端に接続される。なお、帰還用フェライトコア１１ｂの１次側に巻かれた導線ｗ２の他端が、増幅回路１１ｃの負極側入力端子（以下、反転入力端子（－））に接続されず、接地（図１中、「Ｇ」と記載）される構成であってもよい。
Further, the output terminal OUT1 of the
上記構成の増幅回路１１ｃは、非反転入力端子（＋）と反転入力端子（－）とに供給される電位差に応じた帰還電流Ｉ１を、その出力端子から帰還用フェライトコア１１ｂの１次側に巻かれた導線ｗ２の一端に供給する。
The
また、ノイズフィルタ１２は、それを構成する（検出用、帰還用）フェライトコア（１２ａ、１２ｂ）のサイズが、ノイズフィルタ１１が備える（検出用、帰還用）フェライトコア（１１ａ、１１ｂ）よりも大きいサイズ（第２の大きさ）を有する点を除いて、ノイズフィルタ１１と同様の構成を採用する。
Further, the size of the ferrite cores (12a, 12b) constituting the noise filter 12 (for detection and feedback) is larger than that of the ferrite cores (for detection and feedback) (11a, 11b) included in the
すなわち、ノイズフィルタ１２を構成する（検出用、帰還用）フェライトコア（１２ａ、１２ｂ）は、図示せぬ１次側コイルおよび２次側コイルを有するトランスとして機能する。 That is, the ferrite cores (12a, 12b) constituting the noise filter 12 (for detection and feedback) function as a transformer having a primary coil and a secondary coil (not shown).
検出用フェライトコア１２ａは、その１次側に電源線Ｓｐ３が巻かれ、２次側に導線ｗ３が巻かれる。
In the
ここで、検出用フェライトコア１２ａの１次側に巻かれた電源線Ｓｐ３と、ノイズフィルタ１１内の帰還用フェライトコア１１ｂの２次側に巻かれた電源線Ｓｐ２と、が直列接続されることで、ノイズフィルタ１２とノイズフィルタ１１とが連結される。
Here, the power supply line Sp3 wound on the primary side of the
帰還用フェライトコア１２ｂは、１次側に導線ｗ４、２次側に電源線Ｓｐ４が巻かれる。
In the
増幅回路１２ｃは、例えば、差動増幅器を用いて構成され、その正極側入力端子（以下、非反転入力端子（＋））に検出用フェライトコア１２ａの２次側に巻かれた導線ｗ３の一端が接続され、負極側入力端子（以下、反転入力端子（－））には、当該導線ｗ３の他端および帰還用フェライトコア１２ｂの１次側に巻かれた導線ｗ４の他端が接続される。
The
さらに、増幅回路１２ｃの出力端子ＯＵＴ２は、帰還用フェライトコア１２ｂの１次側に巻かれた導線ｗ４の一端に接続される。なお、帰還用フェライトコア１２ｂの１次側に巻かれた導線ｗ４の他端についても、増幅回路１２ｃの反転入力端子（－）に接続されず、接地（図１中、「Ｇ」と記載）される構成であってもよい。
Further, the output terminal OUT2 of the
上記構成の増幅回路１２ｃは、非反転入力端子（＋）と反転入力端子（－）との差に応じた帰還電流Ｉ２を、その出力端子ＯＵＴ２から帰還用フェライトコア１２ｂの１次側の導線ｗ４の一端に供給する。
The
なお、ノイズフィルタ１１およびノイズフィルタ１２が異なる周波数帯域を抑制する構成として、ノイズフィルタ１１を構成する検出用フェライトコア１１ａおよび帰還用フェライトコア１１ｂと、ノイズフィルタ１２を構成する検出用フェライトコア１２ａおよび帰還用フェライトコア１２ｂと、の各フェライトコアのサイズを異にしたが、これに限らない。
As a configuration in which the
すなわち、検出用フェライトコア１１ａおよび帰還用フェライトコア１１ｂと、検出用フェライトコア１２ａおよび帰還用フェライトコア１２ｂと、で少なくとも１つに異なる材料や形状を採用してもよい。
That is, at least one different material or shape may be adopted for the
またなお、抑制可能な周波数帯域がノイズフィルタ（１１、１２）で異なっていれば良いことから、少なくとも検出用フェライトコア１１ａと検出用フェライトコア１２ａとの間で、サイズ、形状、材料の１つが異なった構成であれば良い。
Further, since the frequency band that can be suppressed may differ between the noise filters (11, 12), at least one of the size, shape, and material is selected between the
次に、図２を用いて、図１で示したアクティブノイズフィルタ１０を構成する各部の機能について説明する。
図２は、アクティブノイズフィルタ１０の全体構成における各構成を機能ブロックとして示した図である。この機能ブロック図では、敢えてコモンモードノイズＣｎが伝搬する電源線Ｓｐ（図２中、Ｓｐ１～Ｓｐ５と記載）をノイズフィルタ１１およびノイズフィルタ１２の外側に記載している。
Next, with reference to FIG. 2, the functions of each part constituting the
FIG. 2 is a diagram showing each configuration in the overall configuration of the
検出用フェライトコア１１ａは、電源線Ｓｐを伝搬するコモンモードノイズＣｎのうち、第１周波数帯域ｆ１のコモンモードノイズＣｎを検出する機能を有する。
The
増幅回路１１ｃは、検出用フェライトコア１１ａにて検出したコモンモードノイズＣｎの電圧（以下、ノイズ電圧ＶＮ）に応じた帰還電流Ｉ１を帰還用フェライトコア１１ｂに供給する機能を有する。
The
帰還用フェライトコア１１ｂは、増幅回路１１ｃからの帰還電流Ｉ１により、自身の、図示せぬ２次側コイルに、コモンモードノイズＣｎの伝搬方向とは反対の逆起電力Ｖ１（コモンモードノイズＣｎを抑制する方向の電圧Ｖ１）を誘起させる。
The
これにより、電源線Ｓｐを伝搬するコモンモードノイズＣｎのうち、第１周波数帯域ｆ１のノイズが抑制される。 As a result, among the common mode noise Cn propagating in the power line Sp, the noise in the first frequency band f1 is suppressed.
さらに、検出用フェライトコア１２ａは、電源線Ｓｐを伝搬するコモンモードノイズＣｎのうち、第２周波数帯域ｆ２のコモンモードノイズＣｎを検出する機能を有する。
Further, the
増幅回路１２ｃは、検出用フェライトコア１２ａにて検出したコモンモードノイズＣｎのノイズ電圧ＶＮに応じた帰還電流Ｉ２を帰還用フェライトコア１２ｂに供給する機能を有する。
The
帰還用フェライトコア１２ｂは、増幅回路１２ｃからの帰還電流Ｉ２により、２次側コイルに、コモンモードノイズＣｎの伝搬方向とは反対の逆起電力Ｖ２（コモンモードノイズＣｎを抑制する方向の電圧Ｖ２）を誘起させる。
The
これにより、電源線Ｓｐを伝搬するコモンモードノイズＣｎのうち、第２周波数帯域ｆ２のノイズが抑制される。 As a result, among the common mode noise Cn propagating in the power line Sp, the noise in the second frequency band f2 is suppressed.
この結果、コモンモードノイズＣｎのうち、第１周波数帯域ｆ１のノイズの他、第２周波数帯域ｆ２のノイズが抑制される。 As a result, among the common mode noise Cn, the noise in the second frequency band f2 is suppressed in addition to the noise in the first frequency band f1.
図３を用いてノイズフィルタ１１およびノイズフィルタ１２を備えたアクティブノイズフィルタ１０によるコモンモードノイズＣｎの抑制効果について説明する。
The effect of suppressing common mode noise Cn by the
図３は、縦軸に挿入損失［Ｓ２１（ｄＢ）］を、横軸に周波数［Ｈｚ］を示し、アクティブノイズフィルタ１０によるコモンモードノイズＣｎの抑制効果を示したグラフである。
FIG. 3 is a graph showing the effect of suppressing the common mode noise Cn by the
ノイズフィルタ１１は、第１中心周波数ｆｃ１、第１周波数帯域幅ｗ１の挿入損失特性を有し、第１周波数帯域ｆ１についてコモンモードノイズＣｎを抑制する。
The
また、ノイズフィルタ１２は、第２中心周波数ｆｃ２、第２周波数帯域幅ｗ２の挿入損失特性を有し、第１周波数帯域ｆ１とは異なる第２周波数帯域ｆ２についてコモンモードノイズＣｎを抑制する。
Further, the
すなわち、アクティブノイズフィルタ１０においてノイズフィルタ１１およびノイズフィルタ１２を用いることで、第１周波数帯域ｆ１と第２周波数帯域ｆ２とを重ね合わせた広い帯域幅ｗ３のノイズフィルタを得ることが出来る。
That is, by using the
したがって、上記構成のアクティブノイズフィルタ１０によれば、第１周波数帯域ｆ１のコモンモードノイズＣｎを抑制するノイズフィルタ１１および第２周波数帯域ｆ２のコモンモードノイズＣｎを抑制するノイズフィルタ１２を備える。ノイズフィルタ（１１、１２）は、第１、第２の大きさの検出用フェライトコア（１１ａ、１２ａ）と、第１、第２の大きさの帰還用フェライトコア（１１ｂ、１２ｂ）と、増幅回路（１１ｃ、１２ｃ）と、を備え、当該ノイズフィルタ１２内に設けられた検出用フェライトコア１２ａの１次側に巻かれた電源線Ｓｐと、ノイズフィルタ１１内の帰還用フェライトコア１１ｂの２次側に巻かれた電源線Ｓｐと、を直列接続させることで、ノイズフィルタ１１とノイズフィルタ１２とを、連結させる。
Therefore, according to the
第１実施形態に係るアクティブノイズフィルタ１０によれば、ノイズフィルタ１１およびノイズフィルタ１２を用いて第１周波数帯域ｆ１と第２周波数帯域ｆ２とを重ね合わせ、コモンモードノイズＣｎを広い帯域幅ｗ３で抑制することができる。
According to the
なお、第１実施形態では、ノイズフィルタ１１（１２）毎にそれぞれ増幅回路１１ｃ（１２ｃ）を設けた構成を採用したが、これに限られない。
In the first embodiment, an
例えば、ノイズフィルタ１１およびノイズフィルタ１２に対して単一の増幅回路を設けた構成であってもよい。
For example, the
図４Ａ、および図４Ｂは、ノイズフィルタ（１１、１２）に対して単一の増幅回路１３を設けたアクティブノイズフィルタ１０の全体構成図を示した図である。
4A and 4B are diagrams showing an overall configuration diagram of an
図４Ａに、増幅回路１３に対して並列接続させた検出用フェライトコア（１１ａ、１２ａ）および帰還用フェライトコア（１１ｂ、１２ｂ）を備えるアクティブノイズフィルタ１０を示す。
FIG. 4A shows an
図示するように、増幅回路１３に対して左側に検出用フェライトコア（１１ａ、１２ａ）を配置し、右側に帰還用フェライトコア（１１ｂ、１２ｂ）を配置する。
As shown in the figure, the detection ferrite cores (11a, 12a) are arranged on the left side of the
具体的には、検出用フェライトコア（１１ａ、１２ａ）の１次側に、直列接続された電源線（Ｓｐ１、Ｓｐ２）を巻き、またノードＮ１およびノードＮ２にて、検出用フェライトコア（１１ａ、１２ａ）の２次側に巻かれる導線ｗ１の一端および他端を共通接続させつつ、それら導線ｗ１の一端および他端を増幅回路１３の非反転入力端子（＋）および反転入力端子（－）と接続させる。
Specifically, a power supply line (Sp1, Sp2) connected in series is wound around the primary side of the detection ferrite core (11a, 12a), and the detection ferrite core (11a, While connecting one end and the other end of the conductor w1 wound on the secondary side of 12a) in common, one end and the other end of the conductor w1 are connected to the non-inverting input terminal (+) and the inverting input terminal (-) of the
さらに帰還用フェライトコア（１１ｂ、１２ｂ）については、ノードＮ３およびノードＮ４にて、帰還用フェライトコア（１１ｂ、１２ｂ）の１次側に巻かれる導線ｗ２の一端および他端を共通接続させ、帰還用フェライトコア（１１ｂ、１２ｂ）の２次側に電源線（Ｓｐ３、Ｓｐ４）を巻く。 Further, regarding the return ferrite cores (11b, 12b), one end and the other end of the lead wire w2 wound on the primary side of the feedback ferrite core (11b, 12b) are commonly connected at the nodes N3 and N4 to return. A power supply line (Sp3, Sp4) is wound around the secondary side of the ferrite core (11b, 12b).
図４Ｂは、増幅回路１３に対して検出用フェライトコア（１１ａ、１２ａ）および帰還用フェライトコア（１１ｂ、１２ｂ）を直列接続させたアクティブノイズフィルタ１０を示した図である。
FIG. 4B is a diagram showing an
図４Ａと同様に、増幅回路１３に対して左側に検出用フェライトコア（１１ａ、１２ａ）を配置し、右側に帰還用フェライトコア（１１ｂ、１２ｂ）を配置する。
Similar to FIG. 4A, the detection ferrite cores (11a, 12a) are arranged on the left side of the
具体的には、検出用フェライトコア（１１ａ、１２ａ）の１次側および２次側に巻かれる電源線（Ｓｐ１、Ｓｐ２）および導線ｗ１をそれぞれ直列接続させ、また直列接続させた導線ｗ１の一端および他端を増幅回路１３の非反転入力端子（＋）および反転入力端子（－）と接続させる。
Specifically, the power supply wires (Sp1, Sp2) and the conductors w1 wound on the primary side and the secondary side of the detection ferrite cores (11a, 12a) are connected in series, respectively, and one end of the conductors w1 connected in series. And the other end is connected to the non-inverting input terminal (+) and the inverting input terminal (-) of the
さらに帰還用フェライトコア（１１ｂ、１２ｂ）についても同様に、帰還用フェライトコア（１１ｂ、１２ｂ）の１次側および２次側に巻かれる導線ｗ２および電源線（Ｓｐ３、Ｓｐ４）をそれぞれ直列接続させる。 Further, for the feedback ferrite cores (11b, 12b), similarly, the conducting wires w2 and the power supply wires (Sp3, Sp4) wound on the primary side and the secondary side of the feedback ferrite cores (11b, 12b) are connected in series, respectively. ..
なお、検出用フェライトコア（１１ａ、１２ａ）を、図４Ｂのように直列接続させ、一方、帰還用フェライトコア（１１ｂ、１２ｂ）を図４Ａのように並列接続させた構成からなるアクティブノイズフィルタ１０を採用してもよい。
The
さらに、検出用フェライトコア（１１ａ、１２ａ）を、図４Ａのように並列接続させ、一方、帰還用フェライトコア（１１ｂ、１２ｂ）を図４Ｂのように直列接続させた構成からなるアクティブノイズフィルタ１０を採用してもよい。
Further, the
図４Ａおよび図４Ｂに示すアクティブノイズフィルタ１０の構成であっても、第１周波数帯域ｆ１と第２周波数帯域ｆ２とを重ね合わせ、コモンモードノイズＣｎを広い帯域幅ｗ３で抑制することができる。
Even with the configuration of the
２．第２実施形態
次に、第２実施形態に係るアクティブノイズフィルタ１０について説明する。
第２実施形態に係るアクティブノイズフィルタ１０は、増幅回路（１１ｃ、１２ｃ）の前段に、バンドパスフィルタ（ＢＦ１、ＢＦ２）を設けた点で、第１実施形態とその構成が異なる。
2. 2. Second Embodiment
Next, the
The
このような構成を採用したのは、第１実施形態において、アクティブノイズフィルタ１０が備えるノイズフィルタ（１１、１２）内の増幅回路（１１ｃ、１２ｃ）やその他の素子が影響し、コモンモードノイズＣｎの周波数帯域に依っては帰還用フェライトコア（１１ｂ、１２ｂ）にて誘起される逆起電力（Ｖ１、Ｖ２）の位相が、電源線Ｓｐを伝搬するコモンモードノイズＣｎの位相と同相となる（以下、「周波数特性のずれ」と呼ぶ）ことが原因で、当該コモンモードノイズＣｎを増幅させてしまうことがあるという背景に鑑みたものである。
In the first embodiment, such a configuration is adopted because the amplifier circuits (11c, 12c) in the noise filter (11, 12) included in the
図５は、バンドパスフィルタを設けない場合でのアクティブノイズフィルタ１０において、周波数ｆ０で挿入損失（Ｓ２１［ｄＢ］）が正の値となる様子を示したグラフである。
FIG. 5 is a graph showing how the insertion loss (S21 [dB]) becomes a positive value at a frequency f0 in the
図示するように、アクティブノイズフィルタ１０が備えるノイズフィルタ（１１、１２）において周波数特性のずれが原因となり、周波数ｆ０で挿入損失［Ｓ２１（ｄＢ）］が正の値となり、この結果、コモンモードノイズＣｎを増幅させてしまうことがある。
As shown in the figure, the noise filter (11, 12) included in the
なお、周波数ｆ０だけでなく、複数の周波数ｆｎ（ｎ：自然数）においても挿入損失（Ｓ２１［ｄＢ］）が正の値となる可能性がある。 It should be noted that the insertion loss (S21 [dB]) may be a positive value not only at the frequency f0 but also at a plurality of frequencies fn (n: natural numbers).
このため、第２実施形態では、コモンモードノイズＣｎのうち挿入損失［Ｓ２１（ｄＢ）］が負の値となるようなノイズを通過させるバンドパスフィルタ（ＢＦ１、ＢＦ２）を搭載したアクティブノイズフィルタ１０を採用する。
以下、図６を参照して説明する。
なお、第１実施形態に係るノイズ抑制システム１と同一の構成については同一の符号を付し、またその構成に係る説明を省略する。
Therefore, in the second embodiment, the
Hereinafter, it will be described with reference to FIG.
The same components as those of the
図６は、第２実施形態に係るアクティブノイズフィルタ１０を備えたノイズ抑制システム１の全体構成を示した図である。
FIG. 6 is a diagram showing the overall configuration of the
図示するように、第２実施形態に係るアクティブノイズフィルタ１０におけるノイズフィルタ（１１、１２）は、増幅回路（１１ｃ、１２ｃ）の前段であって、検出用フェライトコア（１１ａ、１２ａ）の２次側に巻かれた導線（ｗ１、ｗ２）に介在して設けられるバンドパスフィルタ（ＢＦ１、ＢＦ２）を備える。
As shown in the figure, the noise filter (11, 12) in the
このバンドパスフィルタ（ＢＦ１、ＢＦ２）内には、一例として、レジスタンスＲやキャパシタンスＣ、インダクタンスＬが設けられる。この場合、バンドパスフィルタ（ＢＦ１、ＢＦ２）は、パッシブフィルタとして機能する。 A resistance R, a capacitance C, and an inductance L are provided in the bandpass filters (BF1, BF2) as an example. In this case, the bandpass filters (BF1, BF2) function as passive filters.
また、バンドパスフィルタ（ＢＦ１、ＢＦ２）は、増幅回路のような能動素子を用いることによって構成されてもよい。この場合、バンドパスフィルタ（ＢＦ１、ＢＦ２）は、アクティブフィルタとして機能する。 Further, the bandpass filter (BF1, BF2) may be configured by using an active element such as an amplifier circuit. In this case, the bandpass filters (BF1, BF2) function as active filters.
次に、図７を用いて、第２実施形態に係るアクティブノイズフィルタ１０を構成する各部の機能について説明する。なお、第１実施形態に係るアクティブノイズフィルタ１０と同一の機能については、その説明を省略する。
図７は、アクティブノイズフィルタ１０の全体構成における各構成を機能ブロックとして示した図である。ここでも、コモンモードノイズＣｎが伝搬する電源線Ｓｐ（図７中、Ｓｐ１～Ｓｐ５と記載）をノイズフィルタ１１およびノイズフィルタ１２の外側に記載する。
Next, with reference to FIG. 7, the functions of each part constituting the
FIG. 7 is a diagram showing each configuration in the overall configuration of the
また、電源線Ｓｐに伝搬するコモンモードノイズＣｎを、ノイズＣｎ１（図７中、抑制される帯域ノイズＣｎ１：細線）と、ノイズＣｎ２と（図７中、増幅されてしまう帯域のノイズ：太線）と、に分ける。 Further, the common mode noise Cn propagating to the power supply line Sp is the noise Cn1 (in FIG. 7, the suppressed band noise Cn1: thin line) and the noise Cn2 (in FIG. 7, the noise in the amplified band: thick line). And divide into.
まず、検出用フェライトコア１１ａは、電源線Ｓｐを伝搬するコモンモードノイズＣｎのうち、第１周波数帯域ｆ１のノイズ（Ｃｎ１、Ｃｎ２）を検出する機能を有する。
First, the
ここで、ノイズＣｎ１は、当該ノイズＣｎ１が検出用フェライトコア１１ａにより検出されると、後段の帰還用フェライトコア１１ｂによりコモンモードノイズＣｎの位相と逆位相の逆起電力Ｖ１を誘起する特性を有する。
Here, the noise Cn1 has a characteristic of inducing a counter electromotive force V1 having a phase opposite to the phase of the common mode noise Cn by the
一方、ノイズＣｎ２は、当該ノイズＣｎ２が検出用フェライトコア１１ａにより検出されると、帰還用フェライトコア１１ｂによりコモンモードノイズＣｎの位相と同位相の逆起電力Ｖ１を誘起する特性を有する。
On the other hand, the noise Cn2 has a characteristic that when the noise Cn2 is detected by the
そこで、バンドパスフィルタＢＦ１は、ノイズＣｎ１を通過させ、ノイズＣｎ２をカットする機能を有する。 Therefore, the bandpass filter BF1 has a function of passing the noise Cn1 and cutting the noise Cn2.
これにより、第１周波数帯域ｆ１のうちコモンモードノイズＣｎの位相と逆位相の逆起電力Ｖ１を誘起させることになるノイズＣｎ１だけがバンドパスフィルタＢＦ１を通過することになる。すなわち、コモンモードノイズＣｎの挿入損失［Ｓ２１（ｄＢ）］を負とすることのできるノイズだけがバンドパスフィルタＢＦ１を通過する。 As a result, of the first frequency band f1, only the noise Cn1 that induces the counter electromotive force V1 having the phase opposite to the phase of the common mode noise Cn passes through the bandpass filter BF1. That is, only the noise that can make the insertion loss [S21 (dB)] of the common mode noise Cn negative passes through the bandpass filter BF1.
このように、第２実施形態に係るノイズフィルタ１１は、第１周波数帯域ｆ１のうちコモンモードノイズＣｎと同位相の逆起電力Ｖ１を誘起させることになるノイズＣｎ２をカットすることで、コモンモードノイズＣｎの挿入損失［Ｓ２１（ｄＢ）］が正の値となることを防止する機能を有する。
As described above, the
その後、ノイズフィルタ１１と同様に、ノイズフィルタ１２によるコモンモードノイズＣｎの抑制が実施される。すなわち、第２周波数帯域ｆ２においてコモンモードノイズＣｎの挿入損失［Ｓ２１（ｄＢ）］を正の値とすることなく、当該第２周波数帯域ｆ２のコモンモードノイズＣｎの抑制が実施される。
After that, similarly to the
具体的には、バンドパスフィルタＢＦ２により、検出用フェライトコア１２ａによって検出された第２周波数帯域ｆ２のノイズ（Ｃｎ１、Ｃｎ２）のうちノイズＣｎ１を通過させ、ノイズＣｎ２をカットする。
Specifically, the bandpass filter BF2 passes the noise Cn1 out of the noises (Cn1 and Cn2) of the second frequency band f2 detected by the
このように、第２実施形態に係るノイズフィルタ１２は、第２周波数帯域ｆ２のうちコモンモードノイズＣｎの位相と同位相の逆起電力Ｖ２を誘起させることになるノイズＣｎ２をカットすることで、コモンモードノイズＣｎの挿入損失［Ｓ２１（ｄＢ）］が正の値となることを防止する機能を有する。
As described above, the
したがって、上記構成のアクティブノイズフィルタ１０によれば、増幅回路（１１ｃ、１２ｃ）の前段に、コモンモードノイズＣｎを抑制する逆起電力（Ｖ１、Ｖ２）を誘起させることのできる、ノイズＣｎ１のみを通過させるバンドパスフィルタ（ＢＦ１、ＢＦ２）を設ける。
Therefore, according to the
第２実施形態に係るアクティブノイズフィルタ１０によれば、周波数特性のずれを理由とする、周波数ｆ０で挿入損失（Ｓ２１［ｄＢ］）が正の値となり、この結果、電源線Ｓｐを伝搬するコモンモードノイズＣｎが増幅するといった現象を防止することができる。
According to the
これは、増幅回路（１１ｃ、１２ｃ）等の影響によって、コモンモードノイズＣｎの周波数帯域によっては、当該コモンモードノイズＣｎに含まれるノイズＣｎ２により帰還用フェライトコア１１ｂにて誘起される逆起電力（Ｖ１、Ｖ２）が、コモンモードノイズＣｎの位相とは同位相となるところ、これをバンドパスフィルタ（ＢＦ１、ＢＦ２）にてカットすることで、第１周波数帯域ｆ１、および第２周波数帯域ｆ２内においてコモンモードノイズＣｎを抑制させることができるからである。
This is due to the influence of the amplifier circuit (11c, 12c) and the like, and depending on the frequency band of the common mode noise Cn, the countercurrent force induced in the
図８に、周波数ｆ０における挿入損失（Ｓ２１［ｄＢ］）の抑制効果を示す。図８は、アクティブノイズフィルタ１０による挿入損失特性（Ｓ２１［ｄＢ］－周波数［Ｈｚ］）を示した図である。
FIG. 8 shows the effect of suppressing the insertion loss (S21 [dB]) at the frequency f0. FIG. 8 is a diagram showing the insertion loss characteristic (S21 [dB] -frequency [Hz]) by the
図示するように、帯域幅ｗ３内にて、挿入損失［Ｓ２１（ｄＢ）］が正の値になることを防止することができる。 As shown in the figure, it is possible to prevent the insertion loss [S21 (dB)] from becoming a positive value within the bandwidth w3.
なお、図５のように、ノイズフィルタ１１からみて高周波数側に周波数ｆ０が位置する場合、バンドパスフィルタＢＦ１を、例えばキャパシタンスおよびインダクタンスから構成されるローパスフィルタＬＰＦとしてもよい。
As shown in FIG. 5, when the frequency f0 is located on the high frequency side of the
３．第３実施形態
次に、第３実施形態に係るアクティブノイズフィルタ１０について説明する。第３実施形態に係るアクティブノイズフィルタ１０は、検出用フェライトコア１１ａに巻かれた２次側コイルの自己インダクタンスＬの一部を、ローパスフィルタ（ＬＰＦ１、ＬＰＦ２）を構成するインダクタンスＬとして用いる点で第２実施形態と異なる。
3. 3. Third Embodiment
Next, the
図９Ａ～図９Ｃは、第３の実施形態に係るノイズフィルタ１１（１２）を示した図である。 9A to 9C are views showing the noise filter 11 (12) according to the third embodiment.
ここで、図９Ａはノイズフィルタ１１（１２）の全体構成を示した図であり、図９Ｂおよび図９Ｃは、ノイズフィルタ１１（１２）の等価回路を示した図である。 Here, FIG. 9A is a diagram showing the overall configuration of the noise filter 11 (12), and FIGS. 9B and 9C are diagrams showing an equivalent circuit of the noise filter 11 (12).
図９Ａに示すように、検出用フェライトコア１１ａ（１２ａ）の２次側に巻かれた導線ｗ１の両端にキャパシタンスＣを配置する。
As shown in FIG. 9A, the capacitance C is arranged at both ends of the lead wire w1 wound on the secondary side of the
ここで、図９Ｂに示すように、検出用フェライトコア１１ａ（１２ａ）に巻かれた２次側コイルの自己インダクタンスＬ（Ｌ２ａ、Ｌ２ｂ）の一部（図９中、Ｌ２ｂと記載）を、図９Ｃに示すようにローパスフィルタＬＰＦ（ＬＰＦ１、ＬＰＦ２）を構成するインダクタンスとして機能させる。
Here, as shown in FIG. 9B, a part of the self-inductance L (L2a, L2b) of the secondary coil wound around the
なお、検出用フェライトコア１１ａ（１２ａ）に巻かれた２次側コイルの自己インダクタンスＬの一部（図９Ｂ中、Ｌ２ａと記載）は、検出用フェライトコア１１ａの１次側に巻かれた１次側コイルの自己インダクタンスＬ１ａと、トランスとして機能する。
A part of the self-inductance L of the secondary coil wound around the
この構成にて、２次側コイルには、電圧Ｖａ’が誘起されるものとする。 In this configuration, it is assumed that a voltage Va'is induced in the secondary coil.
したがって、図９Ｃに示す検出用フェライトコア１１ａ（１２ａ）では、電圧源Ｖａ’と、増幅回路（１１ｃ、１２ｃ）と、これらの間に設けられたローパスフィルタＬＰＦ（ここでは、キャパシタンスＣとインダクタンスＬ２ｂとから構成されるローパスフィルタＬＰＦ）が形成される。
Therefore, in the
上記構成のアクティブノイズフィルタ１０によれば、ノイズフィルタ１１（１２）を構成する検出用フェライトコア１１ａ（１２ａ）の２次側に巻かれた導線ｗ１の両端にキャパシタンスＣを配置する構成を備える。
According to the
これによれば、当該キャパシタンスＣの他、検出用フェライトコア１１ａ（１２ａ）の２次側に敢えてインダクタンスＬを配置せずとも、コモンモードノイズＣｎの高周波側を抑制することのできるローパスフィルタＬＰＦを形成することができる。
According to this, in addition to the capacitance C, a low-pass filter LPF capable of suppressing the high frequency side of the common mode noise Cn without intentionally arranging the inductance L on the secondary side of the
すなわち、図５に示すように、ノイズフィルタ１１による挿入損失特性（Ｓ２１［ｄＢ］）から見た時の高周波数側の挿入損失（正の値）を、当該ローパスフィルタＬＰＦにてカットすることができる。
That is, as shown in FIG. 5, the insertion loss (positive value) on the high frequency side when viewed from the insertion loss characteristic (S21 [dB]) by the
４．第４実施形態
次に、図１０～図１３を用いて第４実施形態に係るアクティブノイズフィルタ１０について説明する。
第４実施形態に係るアクティブノイズフィルタ１０は、増幅回路（１１ｃ、１２ｃ）を構成する各素子ｅ（以下では、素子ｅ１～素子ｅ４とする）のインピーダンス（Ｚ１～Ｚ４）を可変にし、コモンモードノイズＣｎの大きさに応じてノイズフィルタ（１１、１２）の挿入損失特性（例えば、図３に示すＳ２１［ｄＢ］－周波数［Ｈｚ］特性曲線の形状）を制御する構成を備えた点で、第１実施形態～第３実施形態と異なる。
4. Fourth Embodiment
Next, the
The
このような構成を採用したのは、例えば第１実施形態において、ノイズフィルタ（１１、１２）によりコモンモードノイズＣｎを抑圧する周波数帯域（例えば、帯域幅ｗ３）内において、挿入損失特性（Ｓ２１［ｄＢ］の曲線）に応じて抑圧効果が変動するため、例えばコモンモードノイズＣｎの大きさによっては十分な抑制を望めない場合があるという背景に鑑みたものである。 Such a configuration is adopted, for example, in the first embodiment, in the frequency band (for example, bandwidth w3) in which the common mode noise Cn is suppressed by the noise filter (11, 12), the insertion loss characteristic (S21 [ Since the suppression effect fluctuates according to the curve of dB), for example, sufficient suppression may not be expected depending on the magnitude of the common mode noise Cn.
図１０は、第４実施形態に係るアクティブノイズフィルタ１０を備えたノイズ抑制システム１の全体構成を示した図である。
FIG. 10 is a diagram showing the overall configuration of the
以下、第１実施形態に係るノイズ抑制システム１と同一の構成については同一の符号を付し、またその構成に係る説明を省略する。
Hereinafter, the same configurations as those of the
図１０に示すように、第４実施形態に係るアクティブノイズフィルタ１０は、更にノイズフィルタ（１１、１２）毎にマイコン（ＭＣ１、ＭＣ２）および交流電圧計（Ｖａｃ１、Ｖａｃ２）を備え、また増幅回路（１１ｃ、１２ｃ）を可変（以下、可変増幅回路と呼ぶ）とした構成を備える。
As shown in FIG. 10, the
まず、ノイズフィルタ１１において、交流電圧計Ｖａｃ１を検出用フェライトコア１１ａの２次側に巻かれた導線ｗ１間に設ける。この交流電圧計Ｖａｃ１は、ノイズ電圧ＶＮ（ここでは、導線ｗ１間の交流電圧Ｖａｃ）を計測し、この交流電圧Ｖａｃに応じた直流電圧Ｖｄｃ１を出力する。
First, in the
また、可変増幅回路１１ｃは、例えば図示せぬレジスタンスＲ、インダクタンスＬ、キャパシタンスＣ、バリキャップＶＣなどの素子ｅ、ならびに差動増幅回路などを備え、これら素子ｅおよび差動増幅回路のインピーダンスＺを、外部からの制御信号により可変とすることができる構成を有する。
Further, the
さらにマイコンＭＣ１は、交流電圧計Ｖａｃ１からの直流電圧Ｖｄｃ１に基づき、可変増幅回路１１ｃへ制御信号を出力する。
Further, the microcomputer MC1 outputs a control signal to the
ノイズフィルタ１２における交流電圧計Ｖａｃ２およびマイコンＭＣ２についても、ノイズフィルタ１１と同様の配置とする。つまり、交流電圧計Ｖａｃ２を検出用フェライトコア１２ａの２次側に巻かれた導線ｗ３間に設け、またマイコンＭＣ２については、交流電圧計Ｖａｃ２からの直流電圧Ｖｄｃ２に基づき、増幅回路１２ｃへ制御信号を出力する。
The AC voltmeter Vac2 and the microcomputer MC2 in the
図１１は、アクティブノイズフィルタ１０のノイズフィルタ（１１、１２）における、増幅回路（１１ｃ、１２ｃ）およびマイコン（ＭＣ１、ＭＣ２）の回路構成を詳細に示した図である。
FIG. 11 is a diagram showing in detail the circuit configurations of the amplifier circuit (11c, 12c) and the microcomputers (MC1, MC2) in the noise filter (11, 12) of the
ノイズフィルタ１１およびノイズフィルタ１２が備える増幅回路１１ｃおよび増幅回路１２ｃならびにマイコンＭＣ１およびマイコンＭＣ２のそれぞれは、同一の構成・機能であるため、図１１を用いた説明では、ノイズフィルタ１１における増幅回路１１ｃとこれに対応するマイコンＭＣ１に着目する。
Since the
図１１に示すように、増幅回路１１ｃは、例えば、レジスタンスＲ、インダクタンスＬ、キャパシタンスＣおよびバリキャップＶＣなどから構成される素子ｅ１～素子ｅ３の他、素子ｅ４（増幅器ＡＭＰ）を備えるものとする。
As shown in FIG. 11, the
また、マイコンＭＣ１は、コンピュータとして機能する制御部（以下、ＣＰＵ）４１Ａを備える。 Further, the microcomputer MC1 includes a control unit (hereinafter, CPU) 41A that functions as a computer.
このＣＰＵ４１Ａには、メモリ４１Ｂ、入力部４１Ｃおよび出力部４１Ｄが接続される。
A
メモリ４１Ｂは、ノイズ電圧モニタリング処理プログラムＰＲＧのデータを格納するプログラムデータエリア４１ｂ１および作業エリアＡＲＥＡ４１ｂ２を備える。
The
つまり、ＣＰＵ４１Ａは、予めメモリ４１Ｂに記憶されたノイズ電圧モニタリング処理プログラムＰＲＧに従い、入力部４１Ｃから入力され、作業エリアＡＲＥＡ４１ｂ２に記憶された交流電圧計Ｖａｃ１からの直流電圧Ｖｄｃ１に基づいて増幅回路１１ｃ内の素子ｅ１、素子ｅ２、素子ｅ３、素子ｅ４の順でそれら素子ｅ１～素子ｅ４のインピーダンスＺ１～インピーダンスＺ４の値を制御する制御信号（例えば、“Ｌ”レベル、“Ｈ”レベルの電圧）を出力部４１Ｄから出力させる。
That is, the
入力部４１Ｃは、交流電圧計Ｖａｃ１からの直流電圧Ｖｄｃ１を、ＣＰＵ４１Ａへ供給し、また出力部４１Ｄは、増幅回路１１ｃへ制御信号を出力する。
The
次に、上記構成の機能について説明する。
図１２は、アクティブノイズフィルタ１０における各構成を機能ブロックとして示した図である。
Next, the function of the above configuration will be described.
FIG. 12 is a diagram showing each configuration of the
以下、第１実施形態に係るアクティブノイズフィルタ１０と同一の構成については同一の符号を付し、その構成が有する機能について、説明を省略する。
Hereinafter, the same components as those of the
図１２に示すような構成において交流電圧計Ｖａｃ１は、検出用フェライトコア１１ａにて検出されたコモンモードノイズＣｎの交流電圧Ｖａｃをモニタリングし、モニタリングした交流電圧Ｖａｃの大きさに比例する直流電圧Ｖｄｃを、マイコンＭＣ１に供給する機能を有する。
In the configuration shown in FIG. 12, the AC voltmeter Vac1 monitors the AC voltage Vac of the common mode noise Cn detected by the
また、マイコンＭＣ１は、交流電圧計Ｖａｃ１からの直流電圧Ｖｄｃ１の大きさに応じて増幅回路１１ｃ内の素子（ｅ１～ｅ４）のインピーダンス（Ｚ１～Ｚ４）の値を制御するための制御信号を出力し、インピーダンス（Ｚ１～Ｚ４）を最適化する機能を有する。
Further, the microcomputer MC1 outputs a control signal for controlling the impedance (Z1 to Z4) values of the elements (e1 to e4) in the
具体的には、マイコンＭＣ１は、交流電圧計Ｖａｃ１からの直流電圧Ｖｄｃ１が上昇すると、これを減少させるように、増幅回路１１ｃ内の、例えば素子ｅ１のインピーダンスＺ１の値を低下或いは増加させる制御信号を出力することで、アクティブノイズフィルタ１０の挿入損失特性（Ｓ２１［ｄＢ］－周波数［Ｈｚ］）を制御する。
Specifically, the microcomputer MC1 is a control signal that lowers or increases the value of the impedance Z1 of, for example, the element e1 in the
これは、コモンモードノイズＣｎが有する周波数成分やその電圧レベルに応じて、インピーダンスＺ１を低下させると、当該コモンモードノイズＣｎの電圧が減少するものと、逆にその電圧が上昇するものがあるからである。 This is because when the impedance Z1 is lowered according to the frequency component of the common mode noise Cn and its voltage level, the voltage of the common mode noise Cn decreases and the voltage of the common mode noise Cn rises. Is.
そこで、マイコンＭＣ１は、まずインピーダンスＺ１の値を大きくして、コモンモードノイズＣｎの電圧が上昇するのか、または減少するのかを判定する。 Therefore, the microcomputer MC1 first increases the value of the impedance Z1 to determine whether the voltage of the common mode noise Cn increases or decreases.
判定の結果、ノイズフィルタ１１による抑制効果が減少し、コモンモードノイズＣｎの電圧が上昇すれば、これを減少させるべくインピーダンスＺ１の値が最小値となるよう制御信号を出力し、一方、ノイズフィルタ１２による抑制効果が増加し、コモンモードノイズＣｎの電圧が減少すれば、このままインピーダンスＺ１の値を増加させて当該インピーダンスＺ１の値が最大値となるような制御信号を出力する。
As a result of the determination, if the suppression effect of the
但し、インピーダンスＺ１の値を低下させる過程で、それまで減少していたコモンモードノイズＣｎの電圧が再度上昇し始めた場合には、その上昇の途中で当該インピーダンスＺ１の制御（増加、または低下）を停止する。 However, if the voltage of the common mode noise Cn, which had been reduced until then, starts to rise again in the process of lowering the value of impedance Z1, the impedance Z1 is controlled (increased or lowered) during the rise. To stop.
マイコンＭＣ１が、素子ｅ１のインピーダンスＺ１に対して実施した上記制御を、素子ｅ２～素子ｅ４のそれぞれについても同様に実施し、素子ｅ４について制御し終えると、次いでマイコンＭＣ２によるノイズフィルタ１２における第２周波数帯域ｆ２の挿入損失特性（Ｓ２１［ｄＢ］－周波数［Ｈｚ］）が制御される。
The above-mentioned control performed by the microcomputer MC1 on the impedance Z1 of the element e1 is similarly performed on each of the elements e2 to e4, and when the control of the element e4 is completed, then the
すなわち、ノイズフィルタ１１と同様、ノイズフィルタ１２内に設けられたマイコンＭＣ２による増幅回路１２ｃ（素子ｅ１～素子ｅ４）に対する制御が実施される。
That is, similarly to the
つまり、マイコンＭＣ２は、交流電圧計Ｖａｃ２からの直流電圧Ｖｄｃ２の大きさに応じて増幅回路１２ｃ内の素子ｅ１～素子ｅ４のインピーダンスＺ１～インピーダンスＺ４を制御する。
That is, the microcomputer MC2 controls the impedances Z1 to Z4 of the elements e1 to e4 in the
具体的には、マイコンＭＣ２は、まず交流電圧計Ｖａｃ２からの直流電圧Ｖｄｃ２を減少させるように、増幅回路１２ｃ内の、例えば素子ｅ１のインピーダンスＺ１の値を増加させるための制御信号を出力し、この結果、直流電圧Ｖｄｃ２が上昇するのか減少するのかを判定する。
Specifically, the microcomputer MC2 first outputs a control signal for increasing the value of the impedance Z1 of the element e1 in the
判定の結果、ノイズフィルタ１２による抑制効果が減少し、コモンモードノイズＣｎの電圧が上昇すれば、インピーダンスＺ１の値を最小の値となるような制御信号を出力し、一方、ノイズフィルタ１２による抑制効果が増加し、コモンモードノイズＣｎの電圧が減少すれば、インピーダンスＺ１の値を最大の値となるよう制御信号を出力する。
As a result of the determination, if the suppression effect by the
但し、インピーダンスＺ１の値を低下させる過程で、それまで減少していたコモンモードノイズＣｎの電圧が再度上昇し始めた場合には、その上昇の途中で当該インピーダンスＺ１の制御（増加または低下）を停止する。 However, if the voltage of the common mode noise Cn, which had been reduced until then, starts to rise again in the process of lowering the value of impedance Z1, the impedance Z1 is controlled (increased or lowered) during the rise. Stop.
このように、ノイズフィルタ１１およびノイズフィルタ１２に対して並列に上述した制御を行わず、ノイズフィルタ１１、ノイズフィルタ１２の順にインピーダンス（Ｚ１～Ｚ４）の制御を実施するのは、各増幅回路（１１ｃ、１２ｃ）で並列に素子ｅ１～素子ｅ４のインピーダンス（Ｚ１～Ｚ４）の値を制御してしまうと、コモンモードノイズＣｎの上昇・減少がどの素子ｅのインピーダンスＺの変更に起因したものなのかを判定できないためである。
In this way, it is each amplifier circuit (Z1 to Z4) that controls the impedance (Z1 to Z4) in the order of the
このように構成されたアクティブノイズフィルタ１０は、ＣＰＵ４１Ａがノイズ電圧モニタリング処理プログラムＰＲＧに記述された命令に従い各部の動作を制御し、ソフトウエアとハードウエアとが協働して動作することにより、以下の動作説明で述べるような、ノイズ電圧モニタリング機能を実現する。
In the
次に、上述した構成のアクティブノイズフィルタ１０の動作について説明する。
Next, the operation of the
図１３は、アクティブノイズフィルタ１０のノイズフィルタ（１１、１２、…、ｎ）内に設けられた検出用フェライトコア（１１ａ、１２ａ、…、ｎａ）毎に実施するコモンモードノイズＣｎのノイズ電圧モニタリング処理を示すフローチャートである。
FIG. 13 shows noise voltage monitoring of common mode noise Cn performed for each detection ferrite core (11a, 12a, ..., Na) provided in the noise filter (11, 12, ..., N) of the
ここで、各ノイズフィルタ（１１、１２、…、ｎ）が備える増幅回路（１１ｃ、１２ｃ、…、ｎｃ）は、それぞれ素子ｅ１～素子ｅｎを備えるものとする。 Here, it is assumed that the amplifier circuits (11c, 12c, ..., Nc) included in each noise filter (11, 12, ..., N) include elements e1 to element en, respectively.
まず、ＣＰＵ４１Ａは、交流電圧計Ｖａｃ１から、検出用フェライトコア１１ａの２次側に誘起されたコモンモードノイズＣｎのノイズ電圧ＶＮ（直流電圧Ｖｄｃ１）を受信すると、まず増幅回路１１ｃ内の素子ｅ１のインピーダンスＺ１が増加するよう、制御信号を当該素子ｅ１に対して出力する（ステップＳ１）。
First, when the
例えば、素子ｅ１がバリキャップＶＣである場合、制御信号に応じた電圧をこのバリキャップに印加することで静電容量の値を変化させる。 For example, when the element e1 is a varicap VC, the value of the capacitance is changed by applying a voltage corresponding to the control signal to the varicap.
次いで、コモンモードノイズＣｎのノイズ電圧ＶＮが上昇したか否かを判定する（ステップＳ２）。 Next, it is determined whether or not the noise voltage VN of the common mode noise Cn has increased (step S2).
その結果、コモンモードノイズＣｎのノイズ電圧ＶＮが上昇した場合（ステップＳ２、ＹＥＳ）、素子ｅ１に対してそのインピーダンスＺ１を最小値まで低下させる（ステップＳ３）。 As a result, when the noise voltage VN of the common mode noise Cn rises (step S2, YES), the impedance Z1 of the element e1 is lowered to the minimum value (step S3).
そして、インピーダンスＺ１の値を低下させていく途中で、それまで減少していたコモンモードノイズＣｎのノイズ電圧ＶＮが上昇し始めた場合は、その上昇の途中で当該素子ｅ１に対して制御を停止し、その途中でインピーダンスＺ１の値を固定する（ステップＳ３）。 Then, if the noise voltage VN of the common mode noise Cn, which had been reduced until then, starts to rise while the value of the impedance Z1 is being lowered, the control of the element e1 is stopped in the middle of the rise. Then, the value of impedance Z1 is fixed in the middle of the process (step S3).
一方、ステップＳ２の結果、コモンモードノイズＣｎのノイズ電圧ＶＮが減少した場合（ステップＳ２、ＮＯ）、素子ｅ１に対してそのインピーダンスＺ１をそのまま最大値まで増加させる（ステップＳ４）。 On the other hand, when the noise voltage VN of the common mode noise Cn decreases as a result of step S2 (step S2, NO), the impedance Z1 of the element e1 is increased to the maximum value as it is (step S4).
そして、インピーダンスＺ１の値を増加させていく途中で、それまで減少していたコモンモードノイズＣｎのノイズ電圧ＶＮが再度上昇し始めた場合は、その上昇の途中で当該素子ｅ１に対して制御を停止し、インピーダンスＺ１の値を固定する（ステップＳ４）。 Then, when the noise voltage VN of the common mode noise Cn, which had been reduced until then, starts to rise again while increasing the value of the impedance Z1, control is performed on the element e1 during the rise. Stop and fix the value of impedance Z1 (step S4).
次いで、素子ｅ２のインピーダンスＺ２の制御に移る。具体的には、素子ｅ１に対して行った制御を、素子ｅ２に対しても同様に実施する（ステップＳ５～ステップＳ８）。
すなわち、まず素子ｅ２のインピーダンスＺ２が増加するよう、電圧制御信号を当該素子ｅ２に対して出力する（ステップＳ５）。
Next, the control of the impedance Z2 of the element e2 is started. Specifically, the control performed on the element e1 is similarly performed on the element e2 (steps S5 to S8).
That is, first, a voltage control signal is output to the element e2 so that the impedance Z2 of the element e2 increases (step S5).
次いで、コモンモードノイズＣｎのノイズ電圧ＶＮが上昇したか否かを判定する（ステップＳ６）。 Next, it is determined whether or not the noise voltage VN of the common mode noise Cn has increased (step S6).
その結果、コモンモードノイズＣｎのノイズ電圧ＶＮが上昇した場合（ステップＳ６、ＹＥＳ）、素子ｅ２に対し、そのインピーダンスＺ２を最小値まで低下させる（ステップＳ７）。 As a result, when the noise voltage VN of the common mode noise Cn rises (step S6, YES), the impedance Z2 of the element e2 is lowered to the minimum value (step S7).
そして、インピーダンスＺ２の値を低下させていく過程で、それまで減少していたコモンモードノイズＣｎのノイズ電圧ＶＮが再度上昇し始めた場合は、その上昇の途中で当該素子ｅ２に対するインピーダンスＺ２の制御を停止し、当該インピーダンスＺ２の値を固定する（ステップＳ７）。 Then, in the process of lowering the value of impedance Z2, if the noise voltage VN of the common mode noise Cn, which had been reduced until then, starts to rise again, the impedance Z2 is controlled with respect to the element e2 in the middle of the rise. Is stopped, and the value of the impedance Z2 is fixed (step S7).
一方、ステップＳ６の結果、コモンモードノイズＣｎのノイズ電圧ＶＮが減少した場合（ステップＳ６、ＮＯ）、素子ｅ２に対してそのインピーダンスＺ２をそのまま最大値まで増加させる（ステップＳ８）。 On the other hand, when the noise voltage VN of the common mode noise Cn decreases as a result of step S6 (step S6, NO), the impedance Z2 of the element e2 is increased to the maximum value as it is (step S8).
そして、インピーダンスＺ２の値を増加させていく過程で、それまで減少していたコモンモードノイズＣｎのノイズ電圧ＶＮが上昇し始めた場合は、その上昇の途中で当該素子ｅ２に対するインピーダンスＺ２の制御を停止し、当該インピーダンスＺ２の値を固定する（ステップＳ９）。 Then, in the process of increasing the value of impedance Z2, if the noise voltage VN of the common mode noise Cn, which has been decreasing until then, starts to increase, the impedance Z2 is controlled for the element e2 in the middle of the increase. It is stopped and the value of the impedance Z2 is fixed (step S9).
上記処理を、素子ｅｎまで実施し（ステップＳ９～ステップＳ１２）、各素子ｅ１～ｅｎのインピーダンスＺを最適化する。
これにより、ノイズフィルタ１１が備える各素子ｅ１～ｅｎのインピーダンス制御が完了するため、次いでノイズフィルタ１２、…、ノイズフィルタｎの順に同様のインピーダンス制御を実行する（ステップＳ１～ステップＳ１２）。
The above processing is carried out up to the element en (steps S9 to S12), and the impedance Z of each element e1 to en is optimized.
As a result, the impedance control of each element e1 to en included in the
最後に、ノイズフィルタｎに対するインピーダンス制御が完了すると、再度ノイズフィルタ１１に対し、インピーダンス制御を実行することで、更にノイズフィルタ（１１、１２、…、ｎ）毎の各素子ｅ１～ｅｎのインピーダンスＺを最適化する（ステップＳ１～ステップＳ１２）。
Finally, when the impedance control for the noise filter n is completed, the impedance control for the
なお、ノイズフィルタ１１（１２）毎に、増幅回路１１ｃ（１２ｃ）が設けられた場合のコモンモードノイズＣｎのノイズ電圧モニタリング処理について説明したが、図４Ａおよび図４Ｂのように単一の増幅回路１３を備える場合には、当該増幅回路１３が備える、例えば素子ｅ１～素子ｅｎについてステップＳ１～ステップＳ１２までの処理を実施すればよい。
Although the noise voltage monitoring process of the common mode noise Cn when the
したがって、上記構成のアクティブノイズフィルタ１０によれば、検出用フェライトコア（１１ａ、１２ａ）の１次側にて検出し、その２次側で交流電圧計（Ｖａｃ１、Ｖａｃ２）にて計測されたコモンモードノイズＣｎのノイズ電圧ＶＮの大きさに応じて、増幅回路（１１ｃ、１２ｃ）を構成する各素子（素子ｅ１～素子ｅｎ）のインピーダンス（Ｚ１～Ｚｎ）を順次マイコン（ＭＣ１、ＭＣ２）にて制御する。
Therefore, according to the
具体的には、マイコン（ＭＣ１、ＭＣ２）は、例えば素子ｅ１に対して、そのインピーダンスＺ１を増加させ、コモンモードノイズＣｎのノイズ電圧ＶＮが上昇するか、減少するかを判定し、判定の結果、ノイズ電圧ＶＮが上昇すれば、素子ｅ１のインピーダンスＺ１を最小値まで低下させ、或いは当該インピーダンスＺ１を低下させていく途中にて、ノイズ電圧ＶＮが再度上昇した場合には、その上昇の途中でインピーダンスＺ１の値を固定する。 Specifically, the microcomputers (MC1, MC2) increase the impedance Z1 of the element e1, for example, and determine whether the noise voltage VN of the common mode noise Cn increases or decreases, and the result of the determination is determined. If the noise voltage VN rises, the impedance Z1 of the element e1 is lowered to the minimum value, or if the noise voltage VN rises again in the middle of lowering the impedance Z1, the noise voltage VN rises in the middle of the rise. The value of impedance Z1 is fixed.
一方、判定の結果、ノイズ電圧ＶＮが減少すれば、素子ｅ１のインピーダンスＺ１をそのまま最大値まで増加させ、或いは当該インピーダンスＺ１を増加させていく途中にて、ノイズ電圧ＶＮが上昇した場合には、その上昇の途中でインピーダンスＺ１の値を固定し、次いで素子ｅ２に対して同様の処理を実施する。 On the other hand, if the noise voltage VN decreases as a result of the determination, the impedance Z1 of the element e1 is increased to the maximum value as it is, or if the noise voltage VN increases while the impedance Z1 is being increased, the noise voltage VN increases. The value of the impedance Z1 is fixed in the middle of the rise, and then the same processing is performed on the element e2.
これによれば、ノイズフィルタ（１１、１２）によりコモンモードノイズＣｎを抑圧する周波数帯域（例えば、帯域幅ｗ３）内において、コモンモードノイズＣｎのノイズ電圧ＶＮが上昇し、ノイズフィルタ（１１、１２）による抑圧効果が変動した場合であっても、検出用フェライトコア（１１ａ、１２ａ）で検出したノイズ電圧ＶＮをマイコン（ＭＣ１、ＭＣ２）にてモニタリングしながら当該挿入損失特性（Ｓ２１［ｄＢ］－周波数［Ｈｚ］）を制御し、最適な特性とすることができる。したがって、ノイズフィルタ（１１、１２）によるコモンモードノイズＣｎの抑圧帯域を帯域幅ｗ３へと広くするだけでなく、当該抑圧帯域ｗ３においてコモンモードノイズＣｎが大きくなった場合であっても十分な抑制をすることができる。 According to this, the noise voltage VN of the common mode noise Cn rises in the frequency band (for example, the bandwidth w3) in which the common mode noise Cn is suppressed by the noise filter (11, 12), and the noise filter (11, 12) ), The noise voltage VN detected by the detection ferrite cores (11a, 12a) is monitored by the microcomputers (MC1, MC2), and the insertion loss characteristic (S21 [dB]-) is observed. The frequency [Hz]) can be controlled to obtain the optimum characteristics. Therefore, not only the suppression band of the common mode noise Cn by the noise filter (11, 12) is widened to the bandwidth w3, but also the common mode noise Cn is sufficiently suppressed even when the common mode noise Cn becomes large in the suppression band w3. Can be done.
また、コモンモードノイズＣｎの有する周波数帯域がその都度変化した場合にも、ノイズフィルタ（１１、１２）に対して、ステップＳ１～ステップＳ１２までの処理を繰り返し続けることで、そのコモンモードノイズＣｎに適合した最適な素子ｅのインピーダンスＺを設定することができる。 Further, even when the frequency band of the common mode noise Cn changes each time, the noise filter (11, 12) can be changed to the common mode noise Cn by repeating the processes from step S1 to step S12. The impedance Z of the suitable optimum element e can be set.
なお、素子ｅ１がバリキャップである場合、制御信号に応じた電圧をこれに印加することで静電容量の値を変化させたが、素子ｅ１のインピーダンスＺ１を可変にする方法は、これに限られない。すなわち、例えば、素子ｅ１がダイヤルを回転することで静電容量を変化させることのできるトリマコンデンサであれば、マイコン（ＭＣ１、ＭＣ２）からの制御信号で当該ダイヤルを回転させることのできる構成を採用してもよい。 When the element e1 is a varicap, the value of the capacitance is changed by applying a voltage corresponding to the control signal to the element e1, but the method of making the impedance Z1 of the element e1 variable is limited to this. I can't. That is, for example, if the element e1 is a trimmer capacitor whose capacitance can be changed by rotating the dial, a configuration is adopted in which the dial can be rotated by a control signal from the microcomputers (MC1, MC2). You may.
またなお、上記第１実施形態～第４実施形態では、コモンモードノイズＣｎの抑圧に着目したが、これに限らずディファレンシャルモードノイズの抑制にも適用できる。 Further, in the first to fourth embodiments, the focus is on the suppression of the common mode noise Cn, but the present invention is not limited to this and can be applied to the suppression of the differential mode noise.
本発明は、前記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、前記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されたり、幾つかの構成要件が異なる形態にして組み合わされても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除されたり組み合わされた構成が発明として抽出され得るものである。 The present invention is not limited to the above-described embodiment, and can be variously modified at the implementation stage without departing from the gist thereof. Further, the embodiment includes inventions at various stages, and various inventions can be extracted by an appropriate combination in the plurality of disclosed constituent requirements. For example, even if some constituent elements are deleted from all the constituent elements shown in the embodiment or some constituent elements are combined in different forms, the problem described in the section of the problem to be solved by the invention is solved. If the problem can be solved and the effect described in the section of effect of the invention is obtained, the configuration in which this constituent requirement is deleted or combined can be extracted as the invention.
１…ノイズ抑制システム、１０、１００…アクティブノイズフィルタ、
１１、１２…ノイズフィルタ、Ｓｐ１～Ｓｐ５…電源線、
１１ａ、１２ａ、１１０…検出用フェライトコア、
１１ｂ、１２ｂ、１２０…帰還用フェライトコア、１３０…帰還型増幅回路、
１１ｃ、１２ｃ、１３…増幅回路、２０…電子機器、３０…電子機器、
４１Ａ…制御部（ＣＰＵ）、４１Ｂ…メモリ、４１Ｃ…入力部、４１Ｄ…出力部、
４１ｂ１…ノイズ電圧モニタリング処理プログラムＰＲＧ、
ＡＲＥＡ４１ｂ２…作業エリア、ＢＦ１、ＢＦ２…バンドパスフィルタ、
Ｃｎ１、Ｃｎ２…ノイズ、ＯＵＴ１…出力端子、ＯＵＴ２…出力端子、
Ｃｎ…コモンモードノイズ、Ｉ１、Ｉ２…帰還電流、
Ｌ１ａ…自己インダクタンス、ＭＣ１、ＭＣ２…マイコン、ｅ１～ｅ４…素子、
Ｖ１、Ｖ２…逆起電力、Ｖａｃ１、Ｖａｃ２…交流電圧計、
Ｖｄｃ１、Ｖｄｃ２…直流電圧、ＶＮ…ノイズ電圧、
Ｚ１～Ｚ４…インピーダンス、ｆ０…周波数、
ｆ１、ｆ２…周波数帯域、ｆｃ１…第１中心周波数、ｆｃ２…第２中心周波数、
ｗ１…第１周波数帯域幅、ｗ２…第２周波数帯域幅、ｗ３…帯域幅。
1 ... Noise suppression system, 10, 100 ... Active noise filter,
11, 12 ... Noise filter, Sp1 to Sp5 ... Power line,
11a, 12a, 110 ... Ferrite core for detection,
11b, 12b, 120 ... Ferrite core for feedback, 130 ... Feedback amplifier circuit,
11c, 12c, 13 ... Amplifier circuit, 20 ... Electronic device, 30 ... Electronic device,
41A ... Control unit (CPU), 41B ... Memory, 41C ... Input unit, 41D ... Output unit,
41b1 ... Noise voltage monitoring processing program PRG,
AREA41b2 ... work area, BF1, BF2 ... bandpass filter,
Cn1, Cn2 ... noise, OUT1 ... output terminal, OUT2 ... output terminal,
Cn ... common mode noise, I1, I2 ... feedback current,
L1a ... self-inductance, MC1, MC2 ... microcomputer, e1 to e4 ... elements,
V1, V2 ... Back electromotive force, Vac1, Vac2 ... AC voltmeter,
Vdc1, Vdc2 ... DC voltage, VN ... Noise voltage,
Z1 to Z4 ... impedance, f0 ... frequency,
f1, f2 ... frequency band, fc1 ... first center frequency, fc2 ... second center frequency,
w1 ... 1st frequency bandwidth, w2 ... 2nd frequency bandwidth, w3 ... bandwidth.
Claims (4)
前記第１ノイズフィルタの前記第１電源線と連結された第２電源線を伝搬する、前記第１周波数帯域とは異なる第２周波数帯域のコモンモードノイズを検出し、当該第２周波数帯域のコモンモードノイズに起因した第２電圧を誘起する第２検出用フェライトコアと、前記第２検出用フェライトコアにより誘起された前記第２電圧に起因する第２帰還電流を生成する第２増幅回路と、前記第２増幅回路からの第２帰還電流により、前記第２周波数帯域のコモンモードノイズを抑制する第２逆起電力を誘起する第２帰還用フェライトコアと、を含む第２ノイズフィルタと、
前記第１周波数帯域のコモンモードノイズの大きさに起因して変化し、前記第１検出用フェライトコアの２次側を巻回する導線に誘起される前記第１電圧を計測する電圧計と、
前記第１電圧を減少させるべく、前記第１増幅回路を構成する素子のインピーダンスの値を制御する制御部と、
を備えるアクティブノイズフィルタ。 With a first detection ferrite core that detects common mode noise in the first frequency band that is generated from an electronic device and propagates through the first power supply line, and induces a first voltage due to the common mode noise in the first frequency band. The first frequency is generated by the first amplifier circuit that generates the first feedback current due to the first voltage induced by the first detection ferrite core and the first feedback current from the first amplifier circuit. A first noise filter including a first feedback ferrite core that induces a first countercurrent to suppress common mode noise in the band.
Common mode noise in a second frequency band different from the first frequency band propagating through the second power supply line connected to the first power supply line of the first noise filter is detected, and common in the second frequency band is detected. A second detection ferrite core that induces a second voltage due to mode noise, and a second amplifier circuit that generates a second feedback current due to the second voltage induced by the second detection ferrite core. A second noise filter including a second feedback ferrite core that induces a second back electromotive force that suppresses common mode noise in the second frequency band by a second feedback current from the second amplifier circuit.
A voltmeter that measures the first voltage that changes due to the magnitude of the common mode noise in the first frequency band and is induced in the conductor that winds around the secondary side of the first detection ferrite core.
A control unit that controls the impedance value of the elements constituting the first amplifier circuit in order to reduce the first voltage.
Active noise filter with.
前記第２検出用フェライトコアおよび前記第２帰還用フェライトコアと、材質、形状、およびサイズのうち少なくとも１つが異なる、
請求項１に記載のアクティブノイズフィルタ。 The first detection ferrite core and the first feedback ferrite core are
At least one of the material, shape, and size is different from the second detection ferrite core and the second feedback ferrite core.
The active noise filter according to claim 1.
前記制御部は、前記第１素子のインピーダンスを増加させ、その結果、
前記電圧計により前記第１電圧が上昇したと判定した場合には、前記第１素子のインピーダンスを低下させ、または
前記電圧計により前記第１電圧が減少したと判定した場合には、そのまま前記第１素子のインピーダンスを増加させることで、前記減少した前記第１電圧を更に減少させる、
請求項１に記載のアクティブノイズフィルタ。 The first amplifier circuit includes a first element and a second element.
The control unit increases the impedance of the first element, and as a result,
When the voltmeter determines that the first voltage has increased, the impedance of the first element is lowered, or when the voltmeter determines that the first voltage has decreased, the first voltage is used as it is. By increasing the impedance of one element, the reduced first voltage is further reduced.
The active noise filter according to claim 1.
前記第１増幅回路の第１素子のインピーダンスを増加または低下させる途中で、それまで減少していた前記第１電圧が再度上昇したと判定した場合、前記第１素子のインピーダンスの増加または低下を停止する、
請求項３に記載のアクティブノイズフィルタ。 The control unit
If it is determined that the first voltage, which had been decreasing until then, has increased again while increasing or decreasing the impedance of the first element of the first amplifier circuit, the increase or decrease of the impedance of the first element is stopped. do,
The active noise filter according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021069901A JP7044311B2 (en) | 2018-02-27 | 2021-04-16 | Active noise filter |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018033078A JP6935867B2 (en) | 2018-02-27 | 2018-02-27 | Active noise filter |
| JP2021069901A JP7044311B2 (en) | 2018-02-27 | 2021-04-16 | Active noise filter |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018033078A Division JP6935867B2 (en) | 2018-02-27 | 2018-02-27 | Active noise filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021106430A JP2021106430A (en) | 2021-07-26 |
| JP7044311B2 true JP7044311B2 (en) | 2022-03-30 |
Family
ID=67850835
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018033078A Active JP6935867B2 (en) | 2018-02-27 | 2018-02-27 | Active noise filter |
| JP2021069901A Active JP7044311B2 (en) | 2018-02-27 | 2021-04-16 | Active noise filter |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018033078A Active JP6935867B2 (en) | 2018-02-27 | 2018-02-27 | Active noise filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP6935867B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112994425B (en) * | 2021-02-07 | 2022-07-15 | 杰华特微电子股份有限公司 | Noise suppression method, noise suppression circuit and switching circuit |
| JP7504329B2 (en) | 2022-07-12 | 2024-06-21 | 三菱電機株式会社 | Filter Circuit |
| CN116527017B (en) * | 2023-07-03 | 2023-09-22 | 广汽埃安新能源汽车股份有限公司 | Filter device determining method and device of motor controller |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003152491A (en) | 2001-11-14 | 2003-05-23 | Tamura Seisakusho Co Ltd | Cell type noise filter |
| JP2007243725A (en) | 2006-03-09 | 2007-09-20 | Tdk Corp | Active type filter |
| JP2013145940A (en) | 2012-01-13 | 2013-07-25 | Nec Network Products Ltd | Noise suppression circuit and noise suppression method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109811A (en) * | 1987-10-22 | 1989-04-26 | Nec Corp | Noise filter |
| JPH01137710A (en) * | 1987-11-24 | 1989-05-30 | Sumitomo Electric Ind Ltd | Wide band amplifier |
| JPH07115339A (en) * | 1993-10-18 | 1995-05-02 | Hanshin Densen Kk | Line filter and its impedance changing method |
| JP2708008B2 (en) * | 1995-04-06 | 1998-02-04 | 日本電気株式会社 | Common mode choke circuit |
| US5844789A (en) * | 1997-09-10 | 1998-12-01 | At&T Corp | Impedence regulator to block power line interference |
| JP2003092520A (en) * | 2001-09-18 | 2003-03-28 | Matsushita Electric Ind Co Ltd | Multistage power amplifier |
-
2018
- 2018-02-27 JP JP2018033078A patent/JP6935867B2/en active Active
-
2021
- 2021-04-16 JP JP2021069901A patent/JP7044311B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003152491A (en) | 2001-11-14 | 2003-05-23 | Tamura Seisakusho Co Ltd | Cell type noise filter |
| JP2007243725A (en) | 2006-03-09 | 2007-09-20 | Tdk Corp | Active type filter |
| JP2013145940A (en) | 2012-01-13 | 2013-07-25 | Nec Network Products Ltd | Noise suppression circuit and noise suppression method |
Non-Patent Citations (1)
| Title |
|---|
| マハムド ファーハン他，フェライトコアと帰還増幅型構成による電源系コモンモード抑圧装置の開発および高性能化，信学技報，日本，電子情報通信学会，2016年03月，33-37 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6935867B2 (en) | 2021-09-15 |
| JP2021106430A (en) | 2021-07-26 |
| JP2019149675A (en) | 2019-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7044311B2 (en) | Active noise filter | |
| JP4483863B2 (en) | Noise suppression circuit | |
| JP4231857B2 (en) | Noise suppression circuit | |
| US8354910B2 (en) | Coil block and electronic device using the same | |
| JPH01220415A (en) | Ac line filter | |
| JP2010165953A (en) | Coil component and lc filter for differential transmission circuit using the same | |
| US20190165751A1 (en) | Transceiver circuit and configuration method thereof | |
| US20160285360A1 (en) | Method and apparatus for electromagnetic interference reduction | |
| JP2006100465A (en) | Coil and filter circuit using it | |
| JP2019198033A (en) | Noise filter | |
| JPS61157111A (en) | Line filter | |
| TW202220353A (en) | Electromagnetic interference suppression circuit and related sensing circuit | |
| JPH01109811A (en) | Noise filter | |
| JP6251221B2 (en) | Noise filter device | |
| JP3219586B2 (en) | Normal mode / common mode choke coil | |
| WO2016031299A1 (en) | Medical device | |
| EP2736055A1 (en) | Enhanced leakage common mode inductor | |
| JP2015220476A (en) | Common mode noise filter | |
| JPH02206360A (en) | Filter circuit | |
| JP2012019504A (en) | Noise filter | |
| US20160314894A1 (en) | Magnetic part and electric circuit | |
| JP2567360Y2 (en) | Noise prevention choke coil | |
| JP2005217839A (en) | Noise suppressor circuit | |
| JP4742305B2 (en) | Noise filter | |
| JPH06236822A (en) | Noise-filter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210420 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20220121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220307 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7044311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |