JP7044309B2 - Nitride semiconductor templates and nitride semiconductor devices - Google Patents
Nitride semiconductor templates and nitride semiconductor devices Download PDFInfo
- Publication number
- JP7044309B2 JP7044309B2 JP2020131400A JP2020131400A JP7044309B2 JP 7044309 B2 JP7044309 B2 JP 7044309B2 JP 2020131400 A JP2020131400 A JP 2020131400A JP 2020131400 A JP2020131400 A JP 2020131400A JP 7044309 B2 JP7044309 B2 JP 7044309B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- substrate
- gas
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、窒化物半導体テンプレートおよび窒化物半導体デバイスに関する。 The present invention relates to nitride semiconductor templates and nitride semiconductor devices.
紫外波長帯で発光する発光ダイオード(LED)は、下地基板上にアルミニウム(Al)を含む窒化物半導体層を積層して形成されるが、その下地基板として、Alを含む窒化物半導体膜を有した窒化物半導体テンプレートが用いられることがある。かかる窒化物半導体テンプレートは、サファイア基板や炭化ケイ素(SiC)基板等の異種基板上に、Alを含む窒化物半導体膜(例えば、窒化アルミニウム(AlN)膜)が数100nm~数10μm厚で形成されてなるものである。このような窒化物半導体テンプレートについては、基板上の薄いAlN膜等の窒化物半導体膜に関して、アニール処理によって高品質化することが提案されている(例えば非特許文献1参照)。 A light emitting diode (LED) that emits light in the ultraviolet wavelength band is formed by laminating a nitride semiconductor layer containing aluminum (Al) on a base substrate, and has a nitride semiconductor film containing Al as the base substrate. Nitride semiconductor templates may be used. In such a nitride semiconductor template, a nitride semiconductor film containing Al (for example, an aluminum nitride (AlN) film) is formed on a dissimilar substrate such as a sapphire substrate or a silicon carbide (SiC) substrate with a thickness of several hundred nm to several tens of μm. It is made up of. Regarding such a nitride semiconductor template, it has been proposed to improve the quality of a nitride semiconductor film such as a thin AlN film on a substrate by annealing treatment (see, for example, Non-Patent Document 1).
しかしながら、上述した従来技術によるアニール処理の処理条件では、そのアニール処理を効率的に行うことができず、また処理条件を変えて効率化を図るとアニール処理後における窒化物半導体膜の表面状態の劣化を招いてしまうおそれがある。 However, under the treatment conditions of the annealing treatment by the above-mentioned conventional technique, the annealing treatment cannot be performed efficiently, and if the treatment conditions are changed to improve the efficiency, the surface state of the nitride semiconductor film after the annealing treatment is changed. It may cause deterioration.
本発明は、高品質な窒化物半導体テンプレートとこれを用いた窒化物半導体デバイスを効率的に得ることができる技術を提供することを目的とする。 An object of the present invention is to provide a technique capable of efficiently obtaining a high-quality nitride semiconductor template and a nitride semiconductor device using the template.
本発明の一態様によれば、
基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートの製造方法であって、
前記基板上に、アルミニウムを含む窒化物半導体からなる第一層をエピタキシャル成長させて形成する第一層形成工程と、
前記第一層に対して不活性ガス雰囲気でアニール処理を行うアニール工程と、
前記アニール工程後の前記第一層上に、アルミニウムを含む窒化物半導体からなる第二層を気相成長によりエピタキシャル成長させて形成し、前記第一層と前記第二層とで前記窒化物半導体層を構成する第二層形成工程と、
を備える窒化物半導体テンプレートの製造方法が提供される。
According to one aspect of the invention
A method for manufacturing a nitride semiconductor template in which a nitride semiconductor layer is formed on a substrate.
A first layer forming step of epitaxially growing a first layer made of a nitride semiconductor containing aluminum on the substrate.
An annealing step in which the first layer is annealed in an inert gas atmosphere,
A second layer made of a nitride semiconductor containing aluminum is formed by epitaxial growth by vapor phase growth on the first layer after the annealing step, and the nitride semiconductor layer is formed by the first layer and the second layer. The second layer forming process that constitutes
A method for manufacturing a nitride semiconductor template comprising the above is provided.
本発明の他の態様によれば、
基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートであって、
前記窒化物半導体層は、
前記基板上に形成され、アルミニウムを含む窒化物半導体からなり、前記基板の側の面が窒素極性面であり、前記窒素極性面と対向する側の面がIII族極性面である第一層と、
前記第一層における前記III族極性面上に形成され、アルミニウムを含む窒化物半導体からなる第二層と、を備え、
前記第一層と前記第二層とが不純物濃度の違いにより区別される
窒化物半導体テンプレートが提供される。
According to another aspect of the invention.
A nitride semiconductor template in which a nitride semiconductor layer is formed on a substrate.
The nitride semiconductor layer is
A first layer formed on the substrate and made of a nitride semiconductor containing aluminum, the surface on the side of the substrate is a nitrogen polar surface, and the surface facing the nitrogen polar surface is a group III polar surface. ,
A second layer formed on the group III polar plane in the first layer and made of a nitride semiconductor containing aluminum is provided.
A nitride semiconductor template is provided in which the first layer and the second layer are distinguished by the difference in impurity concentration.
本発明によれば、高品質な窒化物半導体テンプレートとこれを用いた窒化物半導体デバイスを効率的に得ることができる。 According to the present invention, a high-quality nitride semiconductor template and a nitride semiconductor device using the template can be efficiently obtained.
<発明者の得た知見>
紫外波長帯で発光するLED(以下、単に「紫外LED」という。)は、その下地基板として、単結晶AlN基板や、アルミニウム(Al)を含む窒化物半導体膜を有した窒化物半導体テンプレート等が用いられる。
単結晶AlN基板は、一般的に、異種基板上に昇華法により数mm~数cm厚のAlN膜を成長させた後、異種基板を除去することで実現され、表面の転位密度が1×105個/cm2以下の低転位なものが得られている。ただし、未だに1インチ径以上の大きな基板サイズの実現が困難であることや、不純物の混入により紫外領域での吸収が多いため、紫外LEDの生産性や特性等の面で十分なものが得られているとはいえない。
一方、窒化物半導体テンプレートは、サファイア基板やSiC基板等の異種基板上に、例えばAlN膜のようなAlを含む窒化物半導体膜が数100nm~数10μm厚で形成されてなるものであり、その窒化物半導体膜の厚さが薄いためクラックを生じ難く大口径化が容易であり、MOVPE(Metal-Organic Vapor Phase Epitaxy)法やHVPE(Hydride Vapor Phase Epitaxy)法等といった不純物混入を抑制できる気相成長法が使えるため、大口径化や透明度等の点では昇華法を用いる単結晶AlN基板よりも有利である。
したがって、紫外LEDについては、大口径化や透明度等の点を考慮して、その下地基板として窒化物半導体テンプレートを用いることが考えられる。
<Findings obtained by the inventor>
An LED that emits light in the ultraviolet wavelength band (hereinafter, simply referred to as "ultraviolet LED") includes a single crystal AlN substrate, a nitride semiconductor template having a nitride semiconductor film containing aluminum (Al), and the like as its base substrate. Used.
A single crystal AlN substrate is generally realized by growing an AlN film having a thickness of several mm to several cm on a different type substrate by a sublimation method and then removing the different type substrate, and the dislocation density on the surface is 1 × 10. Low dislocations of 5 pieces / cm 2 or less have been obtained. However, it is still difficult to realize a large substrate size of 1 inch or more in diameter, and because impurities are mixed in, it absorbs a lot in the ultraviolet region, so sufficient products can be obtained in terms of productivity and characteristics of the ultraviolet LED. It cannot be said that it is.
On the other hand, the nitride semiconductor template is formed by forming a nitride semiconductor film containing Al, such as an AlN film, on a dissimilar substrate such as a sapphire substrate or a SiC substrate with a thickness of several hundred nm to several tens of μm. Since the thickness of the nitride semiconductor film is thin, cracks are unlikely to occur and it is easy to increase the diameter. Since the growth method can be used, it is more advantageous than the single crystal AlN substrate using the sublimation method in terms of increasing the diameter and transparency.
Therefore, for the ultraviolet LED, it is conceivable to use a nitride semiconductor template as the base substrate in consideration of the large diameter, transparency, and the like.
ところで、これまでに実現されている窒化物半導体テンプレートは、Alを含む窒化物半導体膜の膜厚が薄い(数μm厚)場合には、表面の転位密度が高くなってしまい(例えば1×109個/cm2超)、また、転位密度が1×108個/cm2台以下と低い場合には、下地となる種基板の加工が必要であったり、Alを含む窒化物半導体膜の厚さを大きくする(例えば20μm超)必要があるためクラックを生じ易かったりする、といった問題があった。
このような問題を解消するために、非特許文献1には、サファイア基板上の薄いAlN膜をアニールによって高品質化する手法が開示されている。すなわち、非特許文献1には、サファイア基板上に300nm程度のAlN膜を成長させた後に、その基板およびAlN膜に対してN2-CO混合雰囲気中で1600℃以上の高温アニールすることで、AlN膜の転位密度を1×108個/cm2台に低転位化することが記載されている。AlN膜のアニール処理にN2-CO混合雰囲気を用いるのは、アニール処理中のAlN表面の劣化(表面の白濁)を抑えるためである。
By the way, in the nitride semiconductor templates realized so far, when the thickness of the nitride semiconductor film containing Al is thin (several μm thickness), the dislocation density on the surface becomes high (for example, 1 × 10). ( 9 pieces / cm over 2 ), and when the dislocation density is as low as 1 × 10 8 pieces / cm 2 units or less, it is necessary to process the seed substrate as the base, or the nitride semiconductor film containing Al. Since it is necessary to increase the thickness (for example, more than 20 μm), there is a problem that cracks are likely to occur.
In order to solve such a problem, Non-Patent
しかしながら、一般的なMOVPE法やHVPE法の成長装置では、一酸化炭素(CO)を含むガスを流すことを想定していない。そのため、非特許文献1に開示された手法を適用しようとすると、成長装置とは別のCOガスを流せるアニール装置を準備する必要がある。また、例えば、COガスを導入できるように成長装置を構成した場合には、炭素(C)や酸素(O)等の不純物混入により、成長させる窒化物半導体膜の純度が低下してしまうことが懸念される。
その一方で、本発明者が追試した結果、一般的なMOVPE法やHVPE法の成長装置で実現可能な窒素ガス(N2)雰囲気中において、Alを含む窒化物半導体膜に対するアニール処理を1600℃以上で行った場合には、N2-CO混合雰囲気中におけるアニール処理ではないので、その窒化物半導体膜の表面の劣化が生じてしまうことがわかった。
However, in a general MOVPE method or HVPE method growth apparatus, it is not assumed that a gas containing carbon monoxide (CO) is allowed to flow. Therefore, in order to apply the method disclosed in
On the other hand, as a result of a follow-up test by the present inventor, an annealing treatment for a nitride semiconductor film containing Al was performed at 1600 ° C. in a nitrogen gas (N 2 ) atmosphere that can be realized by a general MOVPE method or HVPE method growth device. It was found that in the above case, since the annealing treatment was not performed in the N2 -CO mixed atmosphere, the surface of the nitride semiconductor film was deteriorated.
これらのことを踏まえた上で、本発明者は鋭意検討を重ねた結果、一見するとその上への再成長には適さない程度に荒れた表面のAlを含む窒化物半導体膜が得られても、その荒れた窒化物半導体膜の表面に対して、追加のAlを含む窒化物半導体膜を所定条件下で成長させると、荒れた表面を鏡面化することができ、さらに再成長表面の転位密度を1×109個/cm2以下にできる、という新たな知見を得るに至った。 Based on these facts, as a result of diligent studies, the present inventor may obtain a nitride semiconductor film containing Al on a surface that is rough to the extent that it is not suitable for regrowth on it at first glance. When a nitride semiconductor film containing additional Al is grown on the surface of the rough nitride semiconductor film under predetermined conditions, the rough surface can be mirrored, and the dislocation density of the regrowth surface can be further improved. We have come to obtain a new finding that the number of particles can be reduced to 1 × 10 9 pieces / cm 2 or less.
本発明は、本発明者が見出した上述の新たな知見に基づくものである。 The present invention is based on the above-mentioned new findings found by the present inventor.
<本発明の一実施形態>
以下、本発明の一実施形態について図面を参照しながら説明する。
<One Embodiment of the present invention>
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
(1)窒化物半導体テンプレートの構成
先ず、本実施形態に係る窒化物半導体テンプレートの概略構成例について説明する。
図1は、本実施形態に係る窒化物半導体テンプレートの概略構成例を示す断面図である。
(1) Configuration of Nitride Semiconductor Template First, a schematic configuration example of the nitride semiconductor template according to the present embodiment will be described.
FIG. 1 is a cross-sectional view showing a schematic configuration example of a nitride semiconductor template according to the present embodiment.
本実施形態で例に挙げる窒化物半導体テンプレート10は、LED等の半導体装置(半導体デバイス)を製造する際に下地基板として用いられるもので、基板状の構造体として構成されているものである。具体的には、窒化物半導体テンプレート10は、基板11と、窒化物半導体層12と、を備えて構成されている。
The
(基板)
基板11は、窒化物半導体層12を支持する支持基板として機能するものである。なお、以下において、基板11の上面(窒化物半導体層12の側の面)を「表面(または第一の主面)」とし、その反対側に位置する基板11の下面を「裏面(または第二の主面)」とする。
(substrate)
The
基板11は、例えば、サファイア(Al2O3)基板からなり、C面((0001)面)からa軸方向またはm軸方向に0.1~3°傾いた面を表面とするように構成されている。
The
また、基板11の表面は、例えば、鏡面となっている。換言すると、その上にIII族窒化物半導体をエピタキシャル成長させることが可能な、いわゆるエピレディ面となっている。具体的には、基板11の表面の二乗平均平方根粗さ(RMS)が、例えば、10nm以下、好ましくは1nm以下である。なお、本明細書でいう「RMS」は、原子間力顕微鏡(AFM)にて5μm×5μmサイズの像を解析することで得られる値を意味している。一方、基板11の裏面については、特に限定されるものではないが、表面側と同様の鏡面、あるいは、ランダムな凹凸を有する粗面である、いわゆるラップ面とすることが考えられる。
Further, the surface of the
基板11の直径サイズは、例えば、2~8インチ径のサイズのものを用いる。これにより、窒化物半導体テンプレート10は、1インチ径を超える大きな基板サイズに対応したものとなる。また、基板11の厚さについては、LED構造積層後のウエハの反りを抑制する観点から、ウエハの直径サイズが大きいほど厚いほうが好ましいが、例えば、300μm~2mmとすることが考えられる。
As the diameter size of the
(窒化物半導体層)
窒化物半導体層12は、基板11上に形成された、アルミニウム(Al)を含む窒化物半導体からなる層である。Alを含む窒化物半導体としては、例えば窒化アルミニウム(AlN)が挙げられるが、これに限定されることはない。すなわち、Alを含む窒化物半導体は、In1-x-yAlxGayN(0≦x+y≦1、0<x≦1、0≦y≦1)で表わされるものであれば、AlNの他に、窒化インジウムアルミニウム(AlInN)、窒化アルミニウムガリウム(AlGaN)、または、窒化アルミニウムガリウムインジウム(AlInGaN)であってもよい。
また、窒化物半導体層12は、基板11に面する側に位置する第一層13と、その第一層13に重なるように形成された第二層14と、の二層構造に構成されている。
(Nitride semiconductor layer)
The
Further, the
窒化物半導体層12を構成する第一層13と第二層14とは、それぞれが不純物濃度の違いにより区別される。例えば、二次イオン質量分析法(SIMS)による分析結果に基づき、第一層13と第二層14との不純物濃度を比べると、基板11の側に近い第一層13には、不純物としてのOが、第二層14に比べて多量に含まれている。
The
このような第一層13と第二層14との酸素濃度の違いが生じる原因は、各層成長時のAlを含む窒化物半導体の結晶性の違いに起因する。すなわち、第一層13の成長時には、Alを含む窒化物半導体中の転位密度が多いため、成長中に基板11側からの拡散により、あるいは、成長雰囲気からの混入により、多量の酸素が取り込まれる。その濃度は、例えば1×1018~1×1021/cm3程度である。一方、第二層14の成長時には、下地となる第一層13は後述するようにアニール処理によって高品質化(低転位化)しているため、第二層14も低転位なAlを含む窒化物半導体の層となる。このため、第二層14の成長時には、第一層13からの若干の酸素拡散はあるものの、全体的には酸素の取り込みが抑制される。第二層14の酸素濃度は、成長装置の雰囲気にも依存するが、典型的には例えば1×1018/cm3以下となる。
The cause of such a difference in oxygen concentration between the
したがって、窒化物半導体層12は、不純物濃度を測定することによって、第一層13と第二層14との二層構造であることを特定することができ、さらには第一層13と第二層14との界面位置がどこに存在するかを特定することができる。なお、不純物濃度の測定については、例えばSIMS分析の結果を用いて行うことが考えられるが、他の公知の手法を用いて行っても構わない。
Therefore, the
(第一層)
二層構造を構成する一方の層である第一層13は、詳細を後述するように、基板11上にAlを含む窒化物半導体をエピタキシャル成長させて形成された層であり、さらに不活性ガス雰囲気でのアニール処理が施されてなる層である。このように形成されることで、第一層13は、成長方向に極性を有するように構成される。具体的には、基板11の側の面の殆どが窒素(N)極性面となり、そのN極性面と対向する側の面(すなわち、第二層14の側の面)の殆どがIII族極性面となるように構成される。第二層14の側の面である第一層13の表面は、若干(例えば、表面積の10%以下程度)のN極性面を含んでいても構わない。その場合であっても、Alを含む窒化物半導体自体が高温でIII族極性に成長しやすい性質により、後述するように、第二層14を成長することで、第二層14の表面全体がIII族極性面となる。
(First layer)
The
また、第一層13は、アニール処理が施されることで、その表面(すなわち、第二層14の側の面)が低転位化されている。具体的には、例えば、表面における平均転位密度は、1×109個/cm2以下である。また、例えば、X線回折(XRD)を利用した表面に対するX線ロッキングカーブ(XRC)測定の(10-12)回折の半値幅は、600秒以下、より好ましくは400秒以下である。 Further, the surface of the first layer 13 (that is, the surface on the side of the second layer 14) is reduced in dislocation by being subjected to an annealing treatment. Specifically, for example, the average dislocation density on the surface is 1 × 10 9 pieces / cm 2 or less. Further, for example, the half width of (10-12) diffraction of the X-ray locking curve (XRC) measurement with respect to the surface using X-ray diffraction (XRD) is 600 seconds or less, more preferably 400 seconds or less.
ただし、第一層13は、不活性ガス雰囲気でのアニール処理を経ているので、当該アニール処理を経ない場合に比べて表面が劣化し得る場合があり、具体的には表面粗さRMSが例えば1~50nmとなっている。
However, since the
アニール処理によるAlを含む窒化物半導体中の転位密度の減少と表面粗さの増加は、そのアニール処理中に、Alを含む窒化物半導体中またはその表面の構成原子が比較的自由に動き回っていることを意味している。転位部分には構成原子のダングリングボンドが多数存在するので、本来は完全結晶よりもエネルギー的に高い状態にある。ところが、詳細を後述するようなアニール処理を行ってAlを含む窒化物半導体の構成原子が自由に動ける状態になると、結晶全体のエネルギーを下げるように転位を消滅させる駆動力が発生するのである。
ただし、このような構成原子が比較的自由に動く状態にすると、前述のようにAlを含む窒化物半導体の表面が荒れてしまうため、従来はこのような条件でのアニール処理が、Alを含む窒化物半導体の低転位化の手法として採用されることが無かったのである。
The decrease in dislocation density and the increase in surface roughness in the nitride semiconductor containing Al due to the annealing treatment means that the constituent atoms in the nitride semiconductor containing Al or its surface move around relatively freely during the annealing treatment. It means that. Since there are many dangling bonds of constituent atoms in the dislocation part, it is originally in a state of higher energy than a perfect crystal. However, when the constituent atoms of the nitride semiconductor containing Al are allowed to move freely by performing an annealing treatment as described in detail later, a driving force for extinguishing dislocations is generated so as to reduce the energy of the entire crystal.
However, if such constituent atoms are allowed to move relatively freely, the surface of the nitride semiconductor containing Al becomes rough as described above. Therefore, conventionally, the annealing treatment under such conditions includes Al. It was never adopted as a method for reducing dislocations in nitride semiconductors.
また、第一層13は、連続膜となる厚さで、かつ、クラックが発生しない厚さとなるように、形成されている。具体的には、第一層13は、例えば、100~800nmの厚さで形成されている。第一層13の厚さが100nm未満であると連続膜にならないおそれがあるが、100nm以上とすることで連続膜として形成することができる。また、第一層13の厚さが800nmを超えてしまうと、その形成時あるいはその後のアニール処理時にクラックが発生してしまうおそれがあるが、800nm以下とすることでクラックが発生しないように形成することができる。なお、第一層13は、例えば、100~800nmの厚さで形成されているが、特に200~800nmの厚さで形成されていることが好ましい。
Further, the
(第二層)
二層構造を構成する他方の層である第二層14は、詳細を後述するように、第一層13の表面上に、Alを含む窒化物半導体をエピタキシャル成長させて形成された層である。このように形成される第二層14は、前述したように、その全域がIII族極性面となる。
(Second layer)
The
また、第二層14は、低転位化された第一層13の上に形成されているので、第一層13と同様に低転位なものとなる。具体的には、例えば、その表面(すなわち、第一層13の側の面とは反対側の面)における平均転位密度は、1×109個/cm2以下である。
Further, since the
しかも、第二層14は、低転位化された第一層13の上に形成されているので、厚く形成してもクラックが発生し難いものとなる。下地層に転位が多いと、その下地層の内部に亀裂を多く含んでいるのと同様な状態となるので、その上に形成する層が応力に対して弱くなり割れ易くなる一方で、第一層13のような低転位な層を下地とすれば、その上に形成する第二層14内の弱い部分が少なくなって割れ難くなるためである。
具体的には、第二層14は、例えば、100nm~20μmの厚さで形成されている。より好ましくは、第二層14は、例えば、3~20μmの厚さで形成されている。そして、3μm以上の厚さであっても、第二層14は、クラックフリー層として構成されている。
Moreover, since the
Specifically, the
また、第二層14は、第一層13の上に重ねて成長させているので、第一層13のみの場合に比べて、表面が平坦化されたものとなる。具体的には、第二層14は、その表面の表面粗さRMSが10nm以下、より好ましくは1nm以下となっている。
Further, since the
(2)窒化物半導体テンプレートの製造方法
次に、上述した構成の窒化物半導体テンプレート10を製造する手順、すなわち本実施形態に係る窒化物半導体テンプレートの製造方法について説明する。
(2) Method for Manufacturing Nitride Semiconductor Template Next, a procedure for manufacturing the
(成長装置の構成例)
ここで、先ず、窒化物半導体テンプレート10の製造に用いる成長装置の構成例について説明する。
図2は、本実施形態に係る窒化物半導体テンプレートの製造に用いられる成長装置の一具体例を示す模式図である。
図例は、成長装置の一具体例として、ハイドライド気相成長装置(HVPE装置)を示している。
(Structure example of growth device)
Here, first, a configuration example of a growth device used for manufacturing the
FIG. 2 is a schematic diagram showing a specific example of a growth apparatus used for manufacturing a nitride semiconductor template according to the present embodiment.
The illustration shows a hydride vapor phase deposition apparatus (HVPE apparatus) as a specific example of the growth apparatus.
HVPE装置200は、石英やアルミナ等の耐熱性材料からなり、成膜室201が内部に構成された気密容器203を備えている。成膜室201内には、基板11を保持するサセプタ208が設けられている。サセプタ208は、基板11の表面を上側にした状態で基板11を収容するポケット208pを有している。サセプタ208は、回転機構216が有する回転軸215に接続されており、該サセプタ208の裏面に設けられたギアによって基板11を上方に保持したまま、該サセプタ208上に載置される基板11を周方向(主面に沿った方向)に回転可能に構成されている。
これらのサセプタ208、ポケット208p、回転機構216は、カーボンあるいはSiCや窒化ホウ素(BN)等のコーティングを施したカーボンで構成されるのが好ましく、それ以外の部材は、不純物の少ない高純度石英で構成されるのが好ましい。また、特に1300℃以上の高温にさらされる領域の部材は、高純度石英に代えてアルミナで構成されるのが好ましい。
The
The
気密容器203の一端には、成膜室201内へ塩化水素(HCl)ガスを供給するガス供給管232b、成膜室201内へアンモニア(NH3)ガスを供給するガス供給管232c、および、成膜室201内へH2ガス、N2ガスまたはHClガスを供給するガス供給管232dが接続されている。ガス供給管232b~232dには、上流側から順に、流量制御器241b~241d、バルブ243b~243dがそれぞれ設けられている。ガス供給管232bの下流には、原料としての固体のAlを収容するガス生成器233bが設けられている。ガス生成器233bには、HClガスとAlとの反応により生成された成膜ガスとしての塩化アルミニウム(AlClまたはAlCl3)ガスを、サセプタ208上に保持された基板11等に向けて供給するノズル249bが接続されている。ガス供給管232c,232dの下流側には、これらのガス供給管から供給された成膜ガスをサセプタ208上に保持された基板11等に向けて供給するノズル249c,249dが接続されている。ノズル249b~249dは、基板11の表面に対して交差する方向(表面に対して斜めの方向)にガスを流すよう配置されている。
At one end of the
一方、気密容器203の他端には、成膜室201内を排気する排気管230が設けられている。排気管230にはポンプ231(或いはブロワ)が設けられている。気密容器203の外周にはガス生成器233b内やサセプタ208上に保持された基板11等を所望の温度に加熱するゾーンヒータ207が、気密容器203内には成膜室201内の温度を測定する温度センサ209が、それぞれ設けられている。なお、ゾーンヒータ207のガス生成器233b付近(図中A1参照)は、600~800℃または400~600℃に維持され、これにより、HClガスとAlとの反応によりAlClガスまたはAlCl3ガスが生成される。また、ゾーンヒータ207のサセプタ208付近(図中A3参照)は、後述の成長に適した温度に維持される。
On the other hand, at the other end of the
HVPE装置200が備える各部材は、コンピュータとして構成されたコントローラ280に接続されており、コントローラ280上で実行されるプログラムによって、後述する処理手順や処理条件が制御されるように構成されている。
Each member included in the
なお、HVPE装置200は、上述した各部の他に、成膜室201内へHClガスを供給するガス供給管232a、流量制御器241a、バルブ243a、原料としてのガリウム(Ga)融液またはインジウム(In)融液を収容するガス生成器233a、ノズル249a等が設けられており、HClガスとGa融液またはIn融液との反応により生成された成膜ガスとしての塩化ガリウム(GaCl)ガスまたは塩化インジウム(InCl)ガスを、サセプタ208上に保持された基板11等に向けて供給するように構成されていてもよい。さらに言えば、Ga融液およびIn融液を収容するガス生成器をそれぞれ別個に持ち、GaClガスとInClガスをそれぞれ独立に供給可能な構成としてもよい。
In addition to the above-mentioned parts, the
(製造手順の概要)
続いて、上述した構成のHVPE装置200を用いた窒化物半導体テンプレートの製造手順を、窒化物半導体がAlNである場合を例に挙げて説明する。以下、窒化物半導体がAlNである場合の窒化物半導体テンプレート10を「AlNテンプレート10」と称する。
図3は、本実施形態に係る窒化物半導体テンプレートの製造手順の概要を示す断面図である。
(Outline of manufacturing procedure)
Subsequently, a procedure for manufacturing a nitride semiconductor template using the
FIG. 3 is a cross-sectional view showing an outline of a manufacturing procedure of a nitride semiconductor template according to the present embodiment.
AlNテンプレート10の製造は、基板準備工程(ステップ1、以下ステップを「S」と略す。)と、第一層形成工程(S2)と、アニール工程(S3)と、第二層形成工程(S4)と、を経て行う。
The production of the
(S1:基板準備工程)
基板準備工程(S1)では、HVPE装置200で処理される基板11、すなわちAlNテンプレート10を構成することになる基板11を用意する。具体的には、基板11として、例えば、C面からa軸方向またはm軸方向に0.1~3°傾いた面を表面とするサファイア基板を用意する。基板11のオフ方向によっては、AlN膜の最適な成長条件が若干変化する場合があるため、用いる基板11のオフ方向を一定に保つことが再現性を高めるためには有効である。オフ角が0.1°未満の場合には、サファイア基板の研磨の段階で、オフ方向の精度が低くなり、基板11毎にオフ方向が変わるという事態が生じるため、このような小さいオフ角の基板11は避けることが好ましい。また、オフ角が3°よりも大きい場合には、最終的に得られるAlNテンプレート10の表面に巨大ステップが形成される場合が多いので、このような大きいオフ角の基板11は避けることが好ましい。
(S1: Substrate preparation process)
In the substrate preparation step (S1), the
基板11の直径サイズは、例えば、2~8インチ径のサイズのいずれかを選択する。ここでいう直径サイズは、実際のインチサイズでも構わないが、慣例的に用いられている「2インチ」=50mm、「6インチ」=150mm等のサイズでも構わない。
For the diameter size of the
(S2:第一層形成工程)
基板準備工程(S1)の後は、次いで、第一層形成工程(S2)を行う。第一層形成工程(S2)では、先ず、基板準備工程(S1)で用意した基板11を、その表面を上側にした状態で、HVPE装置200のサセプタ208上に載置する。
(S2: First layer forming step)
After the substrate preparation step (S1), the first layer forming step (S2) is then performed. In the first layer forming step (S2), first, the
また、HVPE装置200においては、ガス生成器233b内に原料としての固体のAlを収容しておく。そして、サセプタ208を回転させるとともに、成膜室201内の加熱および排気を実施しながら、ガス供給管232dから成膜室201内へH2ガス(あるいはH2ガスとN2ガスとの混合ガス)を供給する。さらには、成膜室201内が所望の成長温度、成長圧力に到達し、成膜室201内が所望の雰囲気となった状態で、ガス供給管232b,232cからガス供給を行い、基板11の表面に対して交差する方向に、成膜ガスとしてAlClガスまたはAlCl3ガスとNH3ガスとを供給する。これらの成膜ガスは、H2ガス、N2ガスまたはこれらの混合ガスから成るキャリアガスと混合して供給してもよい。
Further, in the
これにより、図3(a)に示すように、基板11の表面側には、AlNからなる第一層13が気相成長によりエピタキシャル成長されて形成されることとなる。このように、第一層13を気相成長によりエピタキシャル成長させて形成することで、例えば昇華法で形成する場合に比べると、AlNテンプレート10の大口径化(例えば2インチ径以上の大きな基板サイズの実現)や透明度確保等の点で有利である。
As a result, as shown in FIG. 3A, the
第一層13が形成される基板11は、その表面が鏡面となっており、表面に凹凸パターンを有していない。そのため、第一層13の形成にあたり、基板11と第一層13との間には、表面の凹凸パターンに起因するボイドが存在することがない。
The surface of the
第一層13の形成は、第一層13が連続膜となる厚さで、かつ、第一層13にクラックが発生しない厚さとなるように行う。具体的には、既に説明したように、例えば、第一層13の厚さが100~800nm、特に200~800nmとなるように、第一層13の形成を行う。
The
また、第一層形成工程(S2)では、上述した厚さへの成長完了時点(すなわち、アニール処理前のアズグロウン状態)で、第一層13が結晶化する(すなわち、非アモルファス状態となる)条件にて、第一層13の形成を行う。具体的には、第一層13の形成を、例えば、HVPE装置200のサセプタ208付近が1000~1300℃の成長温度を維持する状態となるように、ゾーンヒータ207による加熱を行う(図2中A3参照)。そして、第一層13を形成するためのAlN膜の成長は、成長速度が0.5~500nm/分となるように、AlClガスまたはAlCl3ガスおよびNH3の供給量を調整して行う。N源とAl源の供給量比(いわゆるV/III比)は、0.2~200とする。このとき、ノズル249dからは、ノズル249a~dへの寄生的なAlN付着を防止するためにHClガスを流してもよく、その量は、AlClガスまたはAlCl3ガスに対して0.1~100の比率とする。
Further, in the first layer forming step (S2), the
このようにして形成された第一層13は、成長完了時点(すなわち、アニール処理前のアズグロウン状態)においては、その表面の表面粗さRMSが、例えば、0.3~10nm程度となる。また、第一層13は、成長方向に極性を有するようになり、例えば基板11の側がN極性面となり、その反対側(すなわち、第一層13の表面)のほぼ全面がIII族極性面であるAl極性面となる。
The surface roughness RMS of the surface of the
(S3:アニール工程)
ところで、第一層13は、クラックが発生しない厚さとなるように薄く形成されるため、成長完了時点(すなわち、アニール処理前のアズグロウン状態)においては、転位密度が高くなってしまうことが懸念される。そこで、第一層形成工程(S2)の後は、基板11上の薄い第一層13を高品質化すべく、アニール工程(S3)を行うのである。
(S3: Annealing process)
By the way, since the
アニール工程(S3)にあたっては、HVPE装置200における成膜室201内へのAlClガスまたはAlCl3ガス、NH3ガスおよびH2ガスの供給を停止し、全てのガス供給管からN2ガスを供給することで、成膜室201内の雰囲気をN2ガスへ置換する。そして、成膜室201内をN2ガス雰囲気とした後に、サセプタ208を回転させつつ、成膜室201内の排気を実施しながら、ゾーンヒータ207(図2中A3参照)によりサセプタ208付近を所望のアニール処理温度まで上昇させる。このようにして、アニール工程(S3)では、HVPE装置200の成膜室201内から基板11を搬出することなく、その基板11上に形成された第一層13に対して、N2ガス雰囲気でアニール処理を行う。つまり、AlClガスまたはAlCl3ガス、NH3ガスおよびH2ガスを含有しない雰囲気であるN2ガス雰囲気で、第一層13に対するアニール処理を行うのである。このように、N2ガス雰囲気でアニール処理を行うので、アニール処理中の第一層13へのCやO等の不純物混入を抑制することができ、また第一層形成工程(S2)で用いたHVPE装置200をそのまま用いたアニール処理も実現可能となる。
In the annealing step (S3), the supply of AlCl gas or AlCl 3 gas, NH 3 gas and H 2 gas into the
アニール工程(S3)で行うアニール処理は、第一層13の表面の状態(特に、転位に関する状態)を高品質化するためのものである。このことから、アニール工程(S3)では、アニール処理後の第一層13の表面における平均転位密度が1×109個/cm2以下となる条件で、アニール処理を行うことが好ましい。また、アニール工程(S3)では、アニール処理後の第一層13の表面に対するXRC測定の(10-12)回折の半値幅が600秒以下、より好ましくは400秒以下となる条件で、アニール処理を行う。このことは、アニール工程(S3)では、第一層13の主として刃状転位を低減させる条件で、アニール処理を行うことに対応する。なお、平均転位密度が1×109個/cm2以下となる場合には、XRC測定の(10-12)回折の半値幅が概ね400秒以下となることに対応している。
The annealing treatment performed in the annealing step (S3) is for improving the quality of the surface state (particularly, the state related to dislocations) of the
アニール処理後のAlN層の表面の転位(例えば刃状転位およびらせん転位)に関する状態は、例えば図4に示すように、そのアニール処理を行う際の処理温度(アニール温度)に依存する。
図4は、第一層を構成するAlN膜の表面の転位に関する状態とアニール処理条件との関係の一具体例を示す説明図である。
図例は、XRD装置を用いたXRC測定の(10-12)回折の半値幅(すなわち刃状転位とらせん転位両方についての測定結果)とアニール温度との関係の具体例(図4(a)参照)、並びに、同じくXRC測定の(0002)回折の半値幅(すなわちらせん転位についての測定結果)とアニール温度との関係の具体例(図4(b)参照)を示している。具体的には、図例の場合、第一層13の厚さが100nm、200nm、320nm、460nm、570nm、800nm、840nm、1020nmのいずれかであり、アニール無しの場合またはアニール温度が1500~1850℃であり、アニール処理の時間が1時間であり、アニール処理の直後、すなわち第二層14を成長する前に、HVPE装置200からウエハを取り出してXRC測定を行った結果を示している。
The state of the surface dislocations (for example, blade-like dislocations and spiral dislocations) of the AlN layer after the annealing treatment depends on the treatment temperature (annealing temperature) at the time of performing the annealing treatment, for example, as shown in FIG.
FIG. 4 is an explanatory diagram showing a specific example of the relationship between the state regarding dislocations on the surface of the AlN film constituting the first layer and the annealing treatment conditions.
The illustration shows a specific example of the relationship between the half-value width of (10-12) diffraction of XRC measurement using an XRD device (that is, the measurement results for both blade dislocations and spiral dislocations) and the annealing temperature (FIG. 4 (a)). (See), and also shows a specific example of the relationship between the half-value width of (0002) diffraction in the XRC measurement (that is, the measurement result for spiral dislocations) and the annealing temperature (see FIG. 4 (b)). Specifically, in the case of the figure, the thickness of the
図4(a)および図4(b)に示す測定結果によれば、アニール処理を全く行わない場合には、第一層13の表面における平均転位密度が、従来のAlN膜と同等の1×1010個/cm2程度かそれ以上であり、(0002)回折の半値幅は100秒程度と小さいものの、(10-12)回折の半値幅は1000秒程度と大きな値となっている。
一方、アニール処理を行った場合には、特に1600℃以上のアニール処理によってXRC半値幅に変化が生じている。すなわち、1600℃以上の温度のアニール処理を行うことにより、XRC測定の(0002)回折の半値幅はアニール処理を行わない場合と比較して増加し、(10-12)回折の半値幅は減少している。
特に、(10-12)回折の半値幅に着目すると、アニール温度が1600~1800℃の範囲で減少が顕著であり、殊に第一層13の厚さが800nm以下の場合に、600秒以下の小さな半値幅となっている。また、第一層13の厚さが320nm以下の場合には1600~1800℃の範囲で、第一層13の厚さが460nmの場合には1720~1800℃の範囲で、(10-12)回折の半値幅は400秒以下となっており、この条件においては、転位密度に換算して1×109個/cm2以下となっていると考えられる。アニール温度が1850℃以上の場合には、(10-12)回折の半値幅は700秒以上に悪化しており、アニール温度が高すぎて、転位密度が逆に増加に転じているものと考えられる。
なお、アニール時間を30~180分の間で変えた場合にも、ほぼ同様の結果が得られている。
According to the measurement results shown in FIGS. 4 (a) and 4 (b), when no annealing treatment is performed, the average dislocation density on the surface of the
On the other hand, when the annealing treatment is performed, the XRC half width is changed especially by the annealing treatment at 1600 ° C. or higher. That is, by performing the annealing treatment at a temperature of 1600 ° C. or higher, the half width of the (0002) diffraction of the XRC measurement is increased as compared with the case where the annealing treatment is not performed, and the half width of the (10-12) diffraction is decreased. is doing.
In particular, focusing on the half width of (10-12) diffraction, the decrease is remarkable in the range of the annealing temperature in the range of 1600 to 1800 ° C., especially when the thickness of the
Even when the annealing time was changed between 30 and 180 minutes, almost the same results were obtained.
以上のことから、アニール工程(S3)では、上述した第一層13の高品質化を実現するための具体的な条件として、例えば、第一層13の厚さが100~800nmの範囲で、アニール処理を1600~1800℃の温度範囲で、かつ、30~180分の時間で行う。
第一層13の厚さが100nmよりも小さい場合には、第一層13成長後に表面が平坦化しておらず、アニール処理中に基板11のサファイアがエッチングされることで、第一層13が剥離してしまうため、高品質な膜を得ることが困難となる。また、第一層13の厚さが800nmよりも大きい場合には、図4に示すように、XRC測定の(0002)回折の半値幅を600秒以下とするのは困難である。このことは、第一層13が薄い場合には、アニール処理中にAlNの構成原子が比較的自由に動き回ることで転位が減少しているという考えを支持する現象である。すなわち、第一層13が厚い場合にAlN膜の高品質化が難しくなるのは、相対的にAlN中の構成原子の自由度が低下するためと考えると、説明できるのである。
アニール処理を1600℃未満の温度で行うと、そのアニール処理の効果を十分に得られず、第一層13の表面状態を高品質化できないおそれがあり、また1850℃以上の温度でアニール処理を行うと、過剰にアニール処理を行うことになってしまい、却って第一層13の表面状態の高品質化の妨げになる。
アニール処理の時間についても同様であり、アニール処理を30分未満の時間で行うと、そのアニール処理の効果を十分に得られず、第一層13の表面状態を高品質化できないおそれがあり、また180分を超える時間でアニール処理を行うと、過剰にアニール処理を行うことになってしまい、却って第一層13の表面状態の高品質化の妨げになることが懸念される。
From the above, in the annealing step (S3), as a specific condition for realizing the above-mentioned high quality of the
When the thickness of the
If the annealing treatment is performed at a temperature of less than 1600 ° C., the effect of the annealing treatment may not be sufficiently obtained, the surface condition of the
The same applies to the annealing treatment time, and if the annealing treatment is performed in a time of less than 30 minutes, the effect of the annealing treatment may not be sufficiently obtained, and the surface condition of the
ところで、アニール工程(S3)では、十分にAlN膜を高品質化できる条件でアニール処理を行うと、第一層13の表面が劣化する。具体的には、アニール処理を行う前と、アニール処理を行った後とで、第一層13の表面に以下に述べるような変化が生じることがある。
By the way, in the annealing step (S3), if the annealing treatment is performed under the condition that the quality of the AlN film can be sufficiently improved, the surface of the
例えば、第一層13の表面の表面粗さRMSについては、アニール工程(S3)後の表面粗さRMSが、第一層形成工程(S2)の後でアニール工程(S3)を行う前の表面粗さRMSよりも大きい。具体的には、第一層形成工程(S2)後でアニール工程(S3)前の第一層13の表面の表面粗さRMSが0.3~10nmであるのに対して、アニール工程(S3)後の第一層13の表面の表面粗さRMSが1~50nmであるといったように、それぞれの表面粗さRMSに変化が生じる。
For example, regarding the surface roughness RMS of the surface of the
また、例えば、第一層13の表面に対するXRC測定の(0002)回折あるいは(0004)回折の半値幅については、アニール工程(S3)後の値が、第一層形成工程(S2)後でアニール工程(S3)前における値よりも大きくなる。具体的には、図4に示したように、第一層形成工程(S2)後でアニール工程(S3)前の第一層13の表面に対するXRC測定の(0002)回折あるいは(0004)回折の半値幅は、第一層13の厚さが少なくとも800nm以下の場合には、50~200秒である。これに対して、アニール工程(S3)後の第一層13の表面に対するXRC測定の(0002)回折あるいは(0004)回折の半値幅は、1600~1800℃のアニール処理に対して、100~600秒であるといったように、アニール処理前後でそれぞれの値に変化が生じる。
(0002)回折あるいは(0004)回折の半値幅の増加は、一般的には、刃状転位密度の増加を示していると考えられている。しかしながら、これは主として、表面が平坦化した場合の結晶に対する議論であり、表面が荒れている場合には異なる議論が成り立つ。すなわち、表面が荒れている場合には、転位が存在していなくても、表面での原子位置あるいは格子面の向きに付加的な自由度が生じるため、(0002)回折あるいは(0004)回折の半値幅が大きく観測される場合がある。このことから考えて、少なくともアニール温度が1800℃以下の範囲では、図4でみられる(0002)回折の半値幅の増大は、第一層13の転位密度の増大を反映したものではなく、表面荒れによるものと考えられる。後述するように、アニール処理後の第一層13上に僅か数100nmの第二層14を成長しただけであっても、表面が平坦化した場合に(0002)回折の半値幅がアニール処理前と同等程度に回復していることも、この推論(アニール処理後に転位密度が増大していない)を裏付けている。
Further, for example, regarding the half width of the (0002) diffraction or (0004) diffraction of the XRC measurement with respect to the surface of the
An increase in the half-value width of the (0002) diffraction or (0004) diffraction is generally considered to indicate an increase in the blade dislocation density. However, this is mainly an argument for crystals when the surface is flattened, and a different argument holds when the surface is rough. That is, when the surface is rough, even if dislocations do not exist, there is an additional degree of freedom in the atomic position on the surface or the orientation of the lattice plane, so that (0002) diffraction or (0004) diffraction can be performed. A large half-value range may be observed. Considering this, at least in the range where the annealing temperature is 1800 ° C. or lower, the increase in the half width of (0002) diffraction seen in FIG. 4 does not reflect the increase in the dislocation density of the
このように、N2ガス雰囲気でのアニール処理を第一層13が低転位化するほど行うと、その第一層13には、表面荒れ等の劣化が生じてしまう。そのため、従来は、N2ガス雰囲気でのアニール処理は用いられてこなかった。
ところが、N2ガス雰囲気でのアニール処理によって第一層13の表面に劣化が生じた場合であっても、その荒れた表面に対して追加のAlN膜を後述する所定条件下で成長させると、荒れた表面を鏡面化することができ、さらに再成長表面の転位密度を最良の場合には1×109個/cm2以下にできることを、本発明者は見出した。そこで、アニール工程(S3)の後は、第一層13に重ねて第二層14を所定条件下で成長させるべく、第二層形成工程(S4)を行うのである。
As described above, if the annealing treatment in the N 2 gas atmosphere is performed so that the dislocations of the
However, even when the surface of the
(S4:第二層形成工程)
第二層形成工程(S4)では、第一層13が形成された基板11をHVPE装置200の成膜室201内から搬出することなく、サセプタ208を回転させるとともに、成膜室201内の加熱および排気を実施しながら、ガス供給管232dから成膜室201内へH2ガス(あるいはH2ガスとN2ガスとの混合ガス)を供給する。さらには、成膜室201内が所望の成長温度、成長圧力に到達し、成膜室201内が所望の雰囲気となった状態で、ガス供給管232b,232cからガス供給を行い、基板11の表面に対して交差する方向に、成膜ガスとしてAlClガスまたはAlCl3ガスとNH3ガスとを供給する。これらの成膜ガスは、H2ガス、N2ガスまたはこれらの混合ガスから成るキャリアガスと混合して供給してもよい。
(S4: Second layer forming step)
In the second layer forming step (S4), the
これにより、図3(b)に示すように、第一層13の表面上には、AlNからなる第二層14が気相成長によりエピタキシャル成長されて形成されることとなる。このように、第二層14を気相成長によりエピタキシャル成長させて形成することで、第二層14の結晶構造は、第一層13の結晶構造に準じたものとなる。つまり、第一層13が低転位化されているので、その上に形成する第二層14についても、低転位なものとなる。具体的には、例えば、アニール処理後の第一層13の表面における平均転位密度が最良の場合には1×109個/cm2以下であることから、その上に形成する第二層14の表面における平均転位密度についても最良の場合には1×109個/cm2以下となる。また、第二層14の成長により、表面全域がIII族極性面であるAl極性面となる。
As a result, as shown in FIG. 3B, the
第二層14の形成は、例えば、第二層14の厚さが100nm~20μmとなるように行う。このように厚く形成しても、第二層14は、低転位化された第一層13の上に形成されているので、クラックが発生し難いものとなる。下地層に転位が多いと、その下地層の内部に亀裂を多く含んでいるのと同様な状態となるので、その上に形成する層が応力に対して弱くなり割れ易くなる一方で、第一層13のような低転位な層を下地とすれば、その上に形成する第二層14内の弱い部分が少なくなって割れ難くなるためである。つまり、第一層13の上に形成する第二層14については、例えば、一般的にクラックが発生し得ると考えられる3μm以上の厚さで形成しても、クラックフリー層(クラックが存在しない層)として形成されることになる。
The
また、第二層形成工程(S4)では、第二層14の形成を、例えば、HVPE装置200のサセプタ208付近が1000~1600℃の成長温度、より好ましくは1400~1600℃の成長温度を維持する状態となるように、ゾーンヒータ207(図2中A3参照)による加熱を行う。そして、第二層14を形成するためのAlN膜の成長は、成長速度が0.5~500nm/分となるように、AlClガスまたはAlCl3ガスおよびNH3の供給量を調整して行う。N源とAl源の供給量比(いわゆるV/III比)は、0.2~200とする。このとき、ノズル249dからは、ノズル249a~dへの寄生的なAlN付着を防止するためにHClガスを流してもよく、その量は、AlCl3ガスに対して0.1~100の比率とする。
Further, in the second layer forming step (S4), the formation of the
このようにして形成された第二層14は、その表面の表面粗さRMSが、例えば、10nm以下、より好ましくは1nm以下となる。
The surface roughness RMS of the surface of the
つまり、第一層13の表面に劣化が生じた場合であっても、その第一層13が低転位化されていることを前提とした上で、その第一層13の表面に重ねて形成する第二層14を、100nm以上の厚さで、かつ、1000~1600℃の成長温度、特に1400~1600℃の成長温度で成長させると、第二層14の表面については鏡面化することができる。さらには、第二層14の表面の転位密度を最良の場合には1×109個/cm2以下にすることができる。
That is, even if the surface of the
図5は、第二層を構成するAlN膜の表面の転位に関する状態とアニール処理条件との関係の一具体例を示す説明図であり、XRC測定の(10-12)回折の半値幅(すなわち刃状転位とらせん転位両方についての測定結果)とアニール温度との関係の具体例(図5(a)参照)、並びに、同じくXRC測定の(0002)回折の半値幅(すなわちらせん転位についての測定結果)とアニール温度との関係の具体例(図5(b)参照)を示している。
図例は、第一層13上に300nmの厚さの第二層14を成長した後に測定したXRC半値幅を示したものである。さらに詳しくは、図例は、第一層13の厚さが100nm、200nm、320nm、460nm、570nm、800nm、840nm、1020nmのいずれかであり、アニール無しの場合またはアニール温度が1500~1850℃であり、アニール処理の時間が1時間である場合において、その第一層13上に300nmの厚さで形成した第二層14についてXRC測定を行った結果を示している。
FIG. 5 is an explanatory diagram showing a specific example of the relationship between the state regarding dislocations on the surface of the AlN film constituting the second layer and the annealing treatment conditions, and is a half width at half maximum of (10-12) diffraction in the XRC measurement (that is,). A specific example of the relationship between the annealed dislocation (measurement results for both edge dislocations and spiral dislocations) and annealing temperature (see FIG. 5 (a)), and the half width of (0002) diffraction of the same XRC measurement (that is, measurement for spiral dislocations). A specific example of the relationship between the result) and the annealing temperature (see FIG. 5B) is shown.
The figure shows the XRC half width measured after growing the
図5(a)に示す測定結果によれば、第一層13のアニール温度が1600~1800℃の範囲であり、第一層13の厚さが800nm以下の場合に、第二層14の表面に対するXRC測定の(10-12)回折の半値幅は、600秒以下となっている。また、図5(b)に示す測定結果によれば、対応する条件での(0002)回折の半値幅は200秒以下であり、これらの条件において刃状転位およびらせん転位の双方の転位密度が低く抑えられていることがわかる。
特に、(10-12)回折の半値幅に着目すると、アニール温度が1600~1800℃の範囲で、かつ、第一層13の厚さが320nm以下の場合と、アニール温度が1700~1800℃の範囲で、かつ、第一層13の厚さが460nmの場合には、XRC測定の(10-12)回折の半値幅は400秒以下となっており、転位密度が1×109個/cm2以下となっている。
なお、第二層14の厚さを、100nm~20μmと変えた場合においても、ほぼ同様の結果が得られている。
According to the measurement result shown in FIG. 5A, when the annealing temperature of the
In particular, focusing on the half width of (10-12) diffraction, when the annealing temperature is in the range of 1600 to 1800 ° C. and the thickness of the
Even when the thickness of the
(S2からS4までの流れ)
以上のように、本実施形態において、AlNテンプレート10の製造にあたっては、第一層形成工程(S2)、アニール工程(S3)および第二層形成工程(S4)を、同一の成長装置であるHVPE装置200を用いて連続的に行う。つまり、連続的に行うので、アニール工程(S3)の後、第一層13に対する研磨工程を挟まずに、第二層形成工程(S4)を行う。
(Flow from S2 to S4)
As described above, in the production of the
したがって、例えば非特許文献1に開示された手法の場合とは異なり、成長装置とは別に、COガスを流せるアニール装置を準備する必要がない。さらには、N2ガス雰囲気でのアニール処理を行うので、特に上部の第二層14へのCやO等の不純物混入を抑制することができ、また気相成長を行うHVPE装置200をそのまま用いたアニール処理も実現可能となる。
Therefore, unlike the case of the method disclosed in
(製造品)
以上に説明した各工程(S1~S4)を経ることで、図1に示す本実施形態のAlNテンプレート10が製造される。
(Products)
By going through each of the steps (S1 to S4) described above, the
かかるAlNテンプレート10は、基板11上に第一層13を成長させた後、N2ガス雰囲気中で1600~1800℃の温度でのアニール処理を行い、その上に第二層14を100nm以上の厚さで、かつ、1000~1600℃の成長温度、特に1400~1600℃の成長温度で成長させて得られたものであり、これにより第二層14の表面を鏡面化かつ低転位化したものである。つまり、かかるAlNテンプレート10は、HVPE装置200のみで(すなわち、成長装置とは別のアニール装置等を必要としない簡素な装置構成で)、例えば非特許文献1に開示された手法による従来品と同等以上の表面品質および結晶品質を実現したものである。
In such an
また、かかるAlNテンプレート10は、第一層13と第二層14とが同一のHVPE装置200を用いて連続的に形成されたものであるが、第一層13の成長中には、AlN中の転位密度が多いため、成長中に基板11側からの拡散により、あるいは、成長雰囲気からの混入により、多量の酸素が取り込まれる。その濃度は、1×1018~1×1021/cm3程度である。第一層13自体は従来用いられている方法で成長しているので、この酸素濃度に関しても従来法によるものと同程度である。一方、第二層14の成長時には、下地となる第一層13がアニール処理により高品質化(低転位化)しているため、第二層14も低転位なAlNとなる。このため、第二層14の成長時には、第一層13からの若干の酸素拡散はあるものの、全体的には酸素の取り込みが抑制される。第二層14の酸素濃度は、HVPE装置200の雰囲気にも依存するが、典型的には1×1018/cm3以下となる。
Further, in the
このようにして得られたAlNテンプレート10は、例えば、LED等の半導体装置(半導体デバイス)を製造する際に用いられる。すなわち、AlNテンプレート10上にn型、p型またはアンドープの多層膜を積層し、これによりAlを含む窒化物半導体積層構造を成長させて形成することで、窒化物半導体デバイスを構成することができる。かかる窒化物半導体デバイスは、例えば、ショットキーダイオード、pn接合ダイオード、発光ダイオードまたはトランジスタを実現し得るものとなる。
The
(3)本実施形態により得られる効果
本実施形態によれば、以下に示す1つまたは複数の効果が得られる。
(3) Effects obtained by the present embodiment According to the present embodiment, one or more of the following effects can be obtained.
(a)本実施形態によれば、AlNテンプレート10のAlN層12を第一層13と第二層14との二層構造とし、第一層13に対してN2ガス雰囲気でアニール処理を行った後に、その第一層13の上に第二層14を再成長させるので、高品質なAlNテンプレート10を効率的に得ることができる。
(A) According to the present embodiment, the
(b)本実施形態のAlNテンプレート10は、基板11上のAlN層12が第一層13と第二層14との二層構造であり、これら第一層13および第二層14がいずれも気相成長によるエピタキシャル成長によって形成されている。したがって、例えば昇華法で形成する場合に比べると、AlNテンプレート10の大口径化や透明度確保等の点で有利である。
(B) In the
(c)また、本実施形態のAlNテンプレート10は、第一層13に対してアニール処理を行っているので、これにより第一層13を低転位化することができる。しかも、第一層13が低転位化されているので、その上に形成する第二層14についても低転位なものとなる。つまり、本実施形態のAlNテンプレート10は、AlN層12の低転位化を第一層13へのアニール処理によって達成するので、低転位化のためにAlN成長厚を大きくする必要がなく、アニール処理を経ない場合よりも薄い厚さ(第一層13および第二層14の合計厚)でAlN層12の表面の低転位化を達成でき、そのAlN層12にクラックが生じる危険性を低減することができる。
しかも、低転位化された第一層13の上に第二層14を形成するので、第二層14を厚く形成してもクラックが生じ難くなる。下地層に転位が多いと、その下地層の内部に亀裂を多く含んでいるのと同様な状態となるので、その上に形成する層が応力に対して弱くなり割れ易くなる一方で、第一層13のような低転位な層を下地とすれば、その上に形成する第二層14内の弱い部分が少なくなって割れ難くなるためである。
(C) Further, since the
Moreover, since the
(d)また、本実施形態のAlNテンプレート10は、第一層13に対してN2ガス雰囲気でアニール処理を行うので、CやO等の不純物混入を抑制することができ、成長させるAlN膜の純度が低下してしまうといった懸念を解消することができる。
しかも、N2ガス雰囲気でのアニール処理であれば、AlN膜を成長させるHVPE装置200をそのまま用いて行うことが実現可能となるので、HVPE装置200とは別のアニール装置を準備する必要がない。つまり、AlNテンプレート10の製造にあたって、第一層形成工程(S2)、アニール工程(S3)および第二層形成工程(S4)をHVPE装置200で連続的に行うことが実現可能となるので、そのAlNテンプレート10の製造を非常に効率的に行うことができる。
(D) Further, since the
Moreover, in the annealing treatment in the N 2 gas atmosphere, it is possible to perform the annealing treatment using the
(e)N2ガス雰囲気でのアニール処理を結晶層が低転位化するほど行うと表面荒れ等の劣化が生じてしまうため、従来はN2ガス雰囲気でのアニール処理が用いられなかった。ところが、本実施形態においては、N2ガス雰囲気でのアニール処理によって第一層13の表面に劣化が生じた場合であっても、その荒れた表面に対して追加のAlN成長となる第二層14の形成を所定条件下で行うので、第二層14については表面を鏡面化することができ、第二層14の表面、すなわちAlN層12の表面の平均転位密度を1×109個/cm2以下にすることができる。つまり、例えアニール処理によって第一層13の表面が荒れた場合であっても、そのアニール処理によって低転位化した第一層13の上には、平坦な表面を持つ第二層14が成長可能であり、これにより高品質なAlNテンプレート10を得ることができる。
(E) If the annealing treatment in the N 2 gas atmosphere is performed to the extent that the crystal layer has lower dislocations, deterioration such as surface roughness occurs. Therefore, conventionally, the annealing treatment in the N 2 gas atmosphere has not been used. However, in the present embodiment, even if the surface of the
<他の実施形態>
以上に、本発明の一実施形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
<Other embodiments>
Although one embodiment of the present invention has been specifically described above, the present invention is not limited to the above-described embodiment and can be variously modified without departing from the gist thereof.
上述した実施形態では、窒化物半導体がAlNである場合、すなわち第一層13および第二層14がAlNを用いて形成されている場合を例に挙げたが、本発明がこれに限定されることはない。第一層13および第二層14は、それぞれAlを含む窒化物半導体、例えば、In1-x-yAlxGayN(0≦x+y≦1、0<x≦1、0≦y≦1)で表わされるAlN、AlInN、AlGaN、または、AlInGaNである場合には、上述した実施形態の例と同様の結果が得られる。
In the above-described embodiment, the case where the nitride semiconductor is AlN, that is, the case where the
また、上述した実施形態では、アニール工程(S3)においてN2ガス雰囲気でのアニール処理を行う場合を例に挙げたが、本発明がこれに限定されることはない。すなわち、アニール工程(S3)で行うアニール処理は、GaClガス、GaCl3ガス、AlClガス、AlCl3ガス、InClガス、InCl3ガス、HClガス、Cl2ガス、NH3ガスおよびH2ガスを含有しない雰囲気で第一層13に対して行うものであれば、N2ガスに代えて、例えば、アルゴン、ヘリウム等といったN2ガスとは別種の不活性ガスを使用して行うものであってもよく、その場合であっても上述した実施形態の場合と同様の技術的効果を奏する。
Further, in the above-described embodiment, the case where the annealing treatment is performed in an N2 gas atmosphere in the annealing step (S3) has been described as an example, but the present invention is not limited thereto. That is, the annealing treatment performed in the annealing step (S3) contains GaCl gas, GaCl 3 gas, AlCl gas, AlCl 3 gas, InCl gas, InCl 3 gas, HCl gas, Cl 2 gas, NH 3 gas and H 2 gas. If the operation is performed on the
また、上述した実施形態では、基板11がサファイア基板である場合について説明したが、本発明がこれに限定されることはなく、例えば基板11はSiC基板等であってもよい。ただし、基板11がSiC基板の場合には、アニール工程(S3)での最適アニール温度は1600~2000℃の範囲となる。
また、基板11の表面は、C面に限定されるものではなく、R面、A面もしくはM面、またはこれらの面から0.1~3°の範囲で傾いた面であってもよい。
Further, in the above-described embodiment, the case where the
Further, the surface of the
また、上述した実施形態では、HVPE装置200において、基板11の主面に対して交差する方向(主面に対して斜めの方向)にガスを流す場合について説明したが、基板11の主面に沿った方向(主面に対して平行な方向)や、基板11の主面に対して垂直な方向にガスを流してもよい。
Further, in the above-described embodiment, the case where the gas is flowed in the direction intersecting the main surface of the substrate 11 (the direction oblique to the main surface) in the
さらに、上述した実施形態では、HVPE装置200を用いて窒化物半導体テンプレート10を製造する場合を例に挙げたが、本発明がこれに限定されることはない。すなわち、窒化物半導体テンプレート10の製造に用いる成長装置は、第一層13および第二層14をエピタキシャル成長させて形成するものであれば、例えば、MOVPE装置等の他の気相成長装置や、スパッタ法やナトリウムフラックス法等の気相成長法以外の成長装置を用いて行うものであってもよく、その場合であっても上述した実施形態の場合と同様の技術的効果を奏する。
Further, in the above-described embodiment, the case where the
さらに、上述した実施形態では、第一層形成工程(S2)、アニール工程(S3)および第二層形成工程(S4)を、同一のHVPE装置200を用いて連続的に行う場合を例に挙げたが、本発明がこれに限定されることはない。すなわち、第一層形成工程(S2)、アニール工程(S3)および第二層形成工程(S4)は、各工程を全て異なる装置を用いて行うか、またはいずれか二工程について同一の成長装置を用いて行うようにしても構わない。
Further, in the above-described embodiment, a case where the first layer forming step (S2), the annealing step (S3), and the second layer forming step (S4) are continuously performed using the
<本発明の好ましい態様>
以下、本発明の好ましい態様について付記する。
<Preferable Aspect of the Present Invention>
Hereinafter, preferred embodiments of the present invention will be described.
[付記1]
本発明の一態様によれば、
基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートの製造方法であって、
前記基板上に、アルミニウムを含む窒化物半導体からなる第一層をエピタキシャル成長させて形成する第一層形成工程と、
前記第一層に対して不活性ガス雰囲気でアニール処理を行うアニール工程と、
前記アニール工程後の前記第一層上に、アルミニウムを含む窒化物半導体からなる第二層を気相成長によりエピタキシャル成長させて形成し、前記第一層と前記第二層とで前記窒化物半導体層を構成する第二層形成工程と、
を備える窒化物半導体テンプレートの製造方法が提供される。
[Appendix 1]
According to one aspect of the invention
A method for manufacturing a nitride semiconductor template in which a nitride semiconductor layer is formed on a substrate.
A first layer forming step of epitaxially growing a first layer made of a nitride semiconductor containing aluminum on the substrate.
An annealing step in which the first layer is annealed in an inert gas atmosphere,
A second layer made of a nitride semiconductor containing aluminum is formed by epitaxial growth by vapor phase growth on the first layer after the annealing step, and the nitride semiconductor layer is formed by the first layer and the second layer. The second layer forming process that constitutes
A method for manufacturing a nitride semiconductor template comprising the above is provided.
[付記2]
付記1に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記基板として、C面からa軸方向またはm軸方向に0.1~3°傾いた面を表面とするサファイア基板を用いる。
[Appendix 2]
In the method for manufacturing a nitride semiconductor template according to
As the substrate, a sapphire substrate having a surface inclined by 0.1 to 3 ° in the a-axis direction or the m-axis direction from the C surface is used.
[付記3]
付記1または2に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記基板として、2~8インチ径のサイズのものを用いる。
[Appendix 3]
In the method for manufacturing a nitride semiconductor template according to
As the substrate, a substrate having a diameter of 2 to 8 inches is used.
[付記4]
付記1から3のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程後の前記第一層の表面の表面粗さRMSが、前記第一層形成工程後で前記アニール工程前における前記第一層の表面の表面粗さRMSよりも大きい。
なお、表面粗さRMSは、原子間力顕微鏡による5μm×5μmサイズの像を解析することで得られる値とする。
[Appendix 4]
In the method for manufacturing a nitride semiconductor template according to any one of
The surface roughness RMS of the surface of the first layer after the annealing step is larger than the surface roughness RMS of the surface of the first layer after the first layer forming step and before the annealing step.
The surface roughness RMS is a value obtained by analyzing an image having a size of 5 μm × 5 μm with an atomic force microscope.
[付記5]
付記4に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程後で前記アニール工程前の前記第一層の表面の表面粗さRMSは、0.3~10nmであり、
前記アニール工程後の前記第一層の表面の表面粗さRMSは、1~50nmである。
[Appendix 5]
In the method for manufacturing a nitride semiconductor template according to Appendix 4, preferably.
The surface roughness RMS of the surface of the first layer after the first layer forming step and before the annealing step is 0.3 to 10 nm.
The surface roughness RMS of the surface of the first layer after the annealing step is 1 to 50 nm.
[付記6]
付記1から5のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程後の前記第一層の表面に対するX線ロッキングカーブ測定の(000
2)回折あるいは(0004)回折の半値幅が、前記第一層形成工程後で前記アニール工
程前における値よりも大きくなる条件で、前記アニール処理を行う。
[Appendix 6]
In the method for manufacturing a nitride semiconductor template according to any one of
X-ray locking curve measurement (000) for the surface of the first layer after the annealing step.
2) The annealing treatment is performed under the condition that the half width of diffraction or (0004) diffraction becomes larger than the value after the first layer forming step and before the annealing step.
[付記7]
付記6に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程後の前記第一層の表面に対するX線ロッキングカーブ測定の(0002)回折あるいは(0004)回折の半値幅は、50~200秒であり、
前記アニール工程後の前記第一層の表面に対するX線ロッキングカーブ測定の(0002)回折あるいは(0004)回折の半値幅は、100~600秒である。
[Appendix 7]
In the method for manufacturing a nitride semiconductor template according to Appendix 6, preferably.
The half-value width of (0002) diffraction or (0004) diffraction of the X-ray locking curve measurement with respect to the surface of the first layer after the first layer forming step is 50 to 200 seconds.
The half width of the (0002) diffraction or (0004) diffraction of the X-ray locking curve measurement with respect to the surface of the first layer after the annealing step is 100 to 600 seconds.
[付記8]
付記1から7のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程では、前記第一層が連続膜となる厚さで、かつ、前記第一層にクラックが発生しない厚さとなるように、前記第一層の形成を行う。
[Appendix 8]
In the method for manufacturing a nitride semiconductor template according to any one of
In the first layer forming step, the first layer is formed so that the thickness of the first layer becomes a continuous film and the thickness of the first layer does not cause cracks.
[付記9]
付記8に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程では、前記第一層の厚さが100~800nmとなるように、前記第一層の形成を行う。
[Appendix 9]
In the method for manufacturing a nitride semiconductor template according to Appendix 8, preferably.
In the first layer forming step, the first layer is formed so that the thickness of the first layer is 100 to 800 nm.
[付記10]
付記1から9のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程では、成長完了時点(=アニール処理前のアズグロウン状態)で前記第一層が結晶化(=非アモルファス状態)する条件にて、前記第一層の形成を行う。
[Appendix 10]
In the method for manufacturing a nitride semiconductor template according to any one of
In the first layer forming step, the first layer is formed under the condition that the first layer is crystallized (= non-amorphous state) at the time of completion of growth (= asgrown state before annealing treatment).
[付記11]
付記10に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程では、前記第一層の形成を1000~1300℃の成長温度で行う。
[Appendix 11]
In the method for manufacturing a nitride semiconductor template according to
In the first layer forming step, the first layer is formed at a growth temperature of 1000 to 1300 ° C.
[付記12]
付記1から11のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記アニール工程後の前記第一層の表面における平均転位密度が1×109個/cm2以下となる条件で、前記アニール処理を行う。
[Appendix 12]
In the method for manufacturing a nitride semiconductor template according to any one of
In the annealing step, the annealing treatment is performed under the condition that the average dislocation density on the surface of the first layer after the annealing step is 1 × 10 9 pieces / cm 2 or less.
[付記13]
付記1から12のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記アニール処理の後の前記第一層の表面に対するX線ロッキングカーブ測定の(10-12)回折の半値幅が600秒以下となる条件で、前記アニール処理を行う。
[Appendix 13]
In the method for manufacturing a nitride semiconductor template according to any one of
In the annealing step, the annealing treatment is performed under the condition that the half width of the (10-12) diffraction of the X-ray locking curve measurement on the surface of the first layer after the annealing treatment is 600 seconds or less.
[付記14]
付記13に記載の窒化物半導体テンプレートの製造方法において、より好ましくは、
前記半値幅が400秒以下となる条件で、前記アニール処理を行う。
[Appendix 14]
In the method for manufacturing a nitride semiconductor template according to
The annealing treatment is performed under the condition that the half width is 400 seconds or less.
[付記15]
付記1から14のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記第一層の刃状転位を低減させる条件で、前記アニール処理を行う。
[Appendix 15]
In the method for manufacturing a nitride semiconductor template according to any one of
In the annealing step, the annealing treatment is performed under the condition of reducing the blade dislocations of the first layer.
[付記16]
付記1から15のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記基板がサファイア基板であり、
前記アニール工程では、前記アニール処理を1600~1800℃の温度範囲で行う。
[Appendix 16]
In the method for manufacturing a nitride semiconductor template according to any one of
The substrate is a sapphire substrate,
In the annealing step, the annealing treatment is performed in a temperature range of 1600 to 1800 ° C.
[付記17]
付記1から15のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記基板がSiC基板であり、
前記アニール工程では、前記アニール処理を1600~2000℃の温度範囲で行う。
[Appendix 17]
In the method for manufacturing a nitride semiconductor template according to any one of
The substrate is a SiC substrate, and the substrate is a SiC substrate.
In the annealing step, the annealing treatment is performed in a temperature range of 1600 to 2000 ° C.
[付記18]
付記1から17のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記アニール処理を30~180分の時間で行う。
[Appendix 18]
In the method for manufacturing a nitride semiconductor template according to any one of
In the annealing step, the annealing process is performed in a time of 30 to 180 minutes.
[付記19]
付記1から18のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記アニール処理を窒素ガス雰囲気で行う。
[Appendix 19]
In the method for manufacturing a nitride semiconductor template according to any one of
In the annealing step, the annealing treatment is performed in a nitrogen gas atmosphere.
[付記20]
付記1から19のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、水素およびアンモニアガスを含有しない雰囲気で前記アニール処理を行う。
[Appendix 20]
In the method for manufacturing a nitride semiconductor template according to any one of
In the annealing step, the annealing treatment is performed in an atmosphere that does not contain hydrogen and ammonia gas.
[付記21]
付記1から20のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、窒素ガスに代えて、前記窒素ガスとは別種の不活性ガス(アルゴン、ヘリウム等)を使用して、前記アニール処理を行う。
[Appendix 21]
In the method for manufacturing a nitride semiconductor template according to any one of
In the annealing step, the annealing treatment is performed using an inert gas (argon, helium, etc.) different from the nitrogen gas instead of the nitrogen gas.
[付記22]
付記1から21のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第二層形成工程では、前記第二層の表面粗さRMSが10nm以下となる条件で、前記第二層の形成を行う。
[Appendix 22]
In the method for manufacturing a nitride semiconductor template according to any one of
In the second layer forming step, the second layer is formed under the condition that the surface roughness RMS of the second layer is 10 nm or less.
[付記23]
付記22に記載の窒化物半導体テンプレートの製造方法において、より好ましくは、
前記第二層の表面粗さRMSを1nm以下とする。
[Appendix 23]
In the method for manufacturing a nitride semiconductor template according to Appendix 22, more preferably.
The surface roughness RMS of the second layer is set to 1 nm or less.
[付記24]
付記1から23のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第二層形成工程では、前記第二層の形成を1000~1600℃の成長温度で行う。
[Appendix 24]
In the method for manufacturing a nitride semiconductor template according to any one of
In the second layer forming step, the second layer is formed at a growth temperature of 1000 to 1600 ° C.
[付記25]
付記1から24のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第二層形成工程では、前記第二層の厚さが100nm~20μmとなるように、前記第二層の形成を行う。
[Appendix 25]
In the method for manufacturing a nitride semiconductor template according to any one of
In the second layer forming step, the second layer is formed so that the thickness of the second layer is 100 nm to 20 μm.
[付記26]
付記1から25のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程、前記アニール工程および前記第二層形成工程を、同一の成長装置を用いて連続的に行う。
[Appendix 26]
In the method for manufacturing a nitride semiconductor template according to any one of
The first layer forming step, the annealing step, and the second layer forming step are continuously performed using the same growth apparatus.
[付記27]
付記26に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程の後、前記第一層に対する研磨工程を挟まずに、前記第二層形成工程を行う。
[Appendix 27]
In the method for manufacturing a nitride semiconductor template according to Appendix 26, preferably.
After the annealing step, the second layer forming step is performed without sandwiching the polishing step for the first layer.
[付記28]
本発明の他の態様によれば、
基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートであって、
前記窒化物半導体層は、
前記基板上に形成され、アルミニウムを含む窒化物半導体からなり、前記基板の側の面が窒素極性面であり、前記窒素極性面と対向する側の面がIII族極性面である第一層と、
前記第一層における前記III族極性面上に形成され、アルミニウムを含む窒化物半導体からなる第二層と、を備え、
前記第一層と前記第二層とが不純物濃度の違いにより区別される
窒化物半導体テンプレートが提供される。
[Appendix 28]
According to another aspect of the invention.
A nitride semiconductor template in which a nitride semiconductor layer is formed on a substrate.
The nitride semiconductor layer is
A first layer formed on the substrate and made of a nitride semiconductor containing aluminum, the surface on the side of the substrate is a nitrogen polar surface, and the surface facing the nitrogen polar surface is a group III polar surface. ,
A second layer formed on the group III polar plane in the first layer and made of a nitride semiconductor containing aluminum is provided.
A nitride semiconductor template is provided in which the first layer and the second layer are distinguished by the difference in impurity concentration.
[付記29]
付記28に記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第一層と前記第二層との界面における前記第一層の側の表面粗さRMSは、1~50nmである。
[Appendix 29]
In the nitride semiconductor template according to Appendix 28, preferably.
The surface roughness RMS on the side of the first layer at the interface between the first layer and the second layer is 1 to 50 nm.
[付記30]
付記28または29に記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第一層は、前記III族極性面の表面粗さRMSが1~50nmであり、
前記第二層は、表面の表面粗さRMSが10nm以下である。
[Appendix 30]
In the nitride semiconductor template according to Appendix 28 or 29, preferably.
The first layer has a surface roughness RMS of 1 to 50 nm on the polar surface of Group III.
The surface roughness RMS of the surface of the second layer is 10 nm or less.
[付記31]
付記28から30のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第一層は、100~800nmの厚さであり、
前記第二層は、100nm~20μmの厚さである。
[Appendix 31]
In the nitride semiconductor template according to any one of the appendices 28 to 30, preferably.
The first layer has a thickness of 100 to 800 nm and has a thickness of 100 to 800 nm.
The second layer has a thickness of 100 nm to 20 μm.
[付記32]
付記28から31のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第二層は、3μm以上の厚さのクラックフリー層である。
[Appendix 32]
In the nitride semiconductor template according to any one of the appendices 28 to 31, preferably.
The second layer is a crack-free layer having a thickness of 3 μm or more.
[付記33]
付記28から32のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第二層の表面における平均転位密度が1×109個/cm2以下である。
[Appendix 33]
In the nitride semiconductor template according to any one of the appendices 28 to 32, preferably.
The average dislocation density on the surface of the second layer is 1 × 10 9 pieces / cm 2 or less.
[付記34]
付記28から33のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第二層の表面全域がIII族極性面となっている。
[Appendix 34]
In the nitride semiconductor template according to any one of the appendices 28 to 33, preferably.
The entire surface of the second layer is a group III polar surface.
[付記35]
付記28から34のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記基板が表面凹凸パターンを有しておらず、
前記基板と前記第一層との間には、前記表面凹凸パターンに起因するボイドが存在していない。
[Appendix 35]
In the nitride semiconductor template according to any one of the appendices 28 to 34, preferably.
The substrate does not have a surface unevenness pattern and
There are no voids due to the surface unevenness pattern between the substrate and the first layer.
[付記36]
付記28から35のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第一層および前記第二層は、In1-x-yAlxGayN(0≦x+y≦1、0<x≦1、0≦y≦1)で表わされる窒化アルミニウム、窒化インジウムアルミニウム、窒化アルミニウムガリウム、または、窒化アルミニウムガリウムインジウムからなる。
[Appendix 36]
In the nitride semiconductor template according to any one of the appendices 28 to 35, preferably.
The first layer and the second layer are aluminum nitride and indium nitride represented by In 1-x-y Al x Gay N (0≤x + y≤1, 0 <x≤1, 0≤y≤1). , Aluminum gallium nitride, or aluminum gallium nitride indium.
[付記37]
本発明のさらに他の態様によれば、
請求項28から36のいずれか一つに記載の窒化物半導体テンプレートと、
前記窒化物半導体テンプレート上に成長して形成された窒化物半導体積層構造と、
を備える窒化物半導体デバイスが提供される。
[Appendix 37]
According to still another aspect of the invention.
The nitride semiconductor template according to any one of claims 28 to 36,
A nitride semiconductor laminated structure formed by growing on the nitride semiconductor template,
Nitride semiconductor devices are provided.
[付記38]
付記37に記載の窒化物半導体デバイスにおいて、好ましくは、
前記窒化物半導体積層構造は、In1-x-yAlxGayN(0≦x+y≦1、0<x≦1、0≦y≦1)で表わされる、n型、p型またはアンドープの多層膜を積層してなるものであり、ショットキーダイオード、pn接合ダイオード、発光ダイオードまたはトランジスタを実現するものである。
[Appendix 38]
In the nitride semiconductor device according to Appendix 37, preferably.
The nitride semiconductor laminated structure is an n-type, p-type or undoped structure represented by In 1-x-y Al x Gay N (0≤x + y≤1, 0 <x≤1, 0≤y≤1). It is formed by laminating a multilayer film, and realizes a Schottky diode, a pn junction diode, a light emitting diode, or a transistor.
10…窒化物半導体テンプレート(AlNテンプレート)、11…基板、12…窒化物半導体層、13…第一層、14…第二層、200…HVPE装置 10 ... Nitride semiconductor template (AlN template), 11 ... Substrate, 12 ... Nitride semiconductor layer, 13 ... First layer, 14 ... Second layer, 200 ... HVPE device
Claims (5)
前記窒化アルミニウム層は、
前記基板上に連続膜となる厚さで、かつ、クラックが発生しない厚さである100~800nmの厚さに形成され、窒化アルミニウムからなり、前記基板の側の面が窒素極性面であり、前記窒素極性面と対向する側の面がアルミニウム極性面であり、前記アルミニウム極性面における平均転位密度が1×109個/cm2以下である第一層と、
前記第一層における前記アルミニウム極性面上に形成され、窒化アルミニウムからなり、表面における平均転位密度が1×109個/cm2以下である第二層と、を備え、
前記第一層と前記第二層とが不純物濃度の違いにより区別される
窒化物半導体テンプレート。 A nitride semiconductor template in which an aluminum nitride layer is formed on a substrate.
The aluminum nitride layer is
It is formed on the substrate to a thickness of 100 to 800 nm, which is a thickness that forms a continuous film and does not cause cracks, is made of aluminum nitride, and the surface on the side of the substrate is a nitrogen polar surface. The surface on the side facing the nitrogen polar surface is the aluminum polar surface, and the first layer having an average dislocation density of 1 × 10 9 pieces / cm 2 or less on the aluminum polar surface.
A second layer formed on the polar surface of aluminum in the first layer, made of aluminum nitride, and having an average dislocation density of 1 × 10 9 pieces / cm 2 or less on the surface is provided.
A nitride semiconductor template in which the first layer and the second layer are distinguished by the difference in impurity concentration.
請求項1に記載の窒化物半導体テンプレート。 The nitride semiconductor template according to claim 1, wherein the surface of the first layer constituting the interface with the second layer is rougher than the surface of the second layer.
請求項1または2に記載の窒化物半導体テンプレート。 The nitride semiconductor template according to claim 1 or 2, wherein the oxygen concentration in the second layer is smaller than the oxygen concentration in the first layer.
前記第二層は、表面の表面粗さRMSが10nm以下である
請求項1から3のいずれか1項に記載の窒化物半導体テンプレート。 The first layer has a surface roughness RMS of 1 to 50 nm on the polar surface of aluminum.
The nitride semiconductor template according to any one of claims 1 to 3 , wherein the second layer has a surface roughness RMS of 10 nm or less.
前記窒化物半導体テンプレート上に成長して形成された窒化物半導体積層構造と、
を備える窒化物半導体デバイス。 The nitride semiconductor template according to any one of claims 1 to 4 .
A nitride semiconductor laminated structure formed by growing on the nitride semiconductor template,
Nitride semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020131400A JP7044309B2 (en) | 2020-08-03 | 2020-08-03 | Nitride semiconductor templates and nitride semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020131400A JP7044309B2 (en) | 2020-08-03 | 2020-08-03 | Nitride semiconductor templates and nitride semiconductor devices |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016236873A Division JP6810406B2 (en) | 2016-12-06 | 2016-12-06 | Nitride semiconductor template manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020182002A JP2020182002A (en) | 2020-11-05 |
JP7044309B2 true JP7044309B2 (en) | 2022-03-30 |
Family
ID=73024758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020131400A Active JP7044309B2 (en) | 2020-08-03 | 2020-08-03 | Nitride semiconductor templates and nitride semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7044309B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113913749B (en) * | 2021-09-30 | 2023-09-22 | 松山湖材料实验室 | Aluminum nitride film, preparation method thereof and optoelectronic device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008115023A (en) | 2006-11-01 | 2008-05-22 | Mie Univ | METHOD FOR MANUFACTURING AlN-BASED GROUP III NITRIDE SINGLE CRYSTAL THICK FILM |
JP2009054780A (en) | 2007-08-27 | 2009-03-12 | Institute Of Physical & Chemical Research | Optical semiconductor element and manufacturing method thereof |
JP2010111556A (en) | 2008-11-10 | 2010-05-20 | Sumitomo Electric Ind Ltd | GROWTH METHOD OF GaN CRYSTAL |
JP2010195678A (en) | 2010-03-10 | 2010-09-09 | Ngk Insulators Ltd | Method for forming group iii nitride crystal, laminate, and epitaxial substrate |
WO2011037251A1 (en) | 2009-09-28 | 2011-03-31 | 株式会社トクヤマ | Method for production of laminate |
WO2011058968A1 (en) | 2009-11-10 | 2011-05-19 | 株式会社トクヤマ | Method for producing laminate |
-
2020
- 2020-08-03 JP JP2020131400A patent/JP7044309B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008115023A (en) | 2006-11-01 | 2008-05-22 | Mie Univ | METHOD FOR MANUFACTURING AlN-BASED GROUP III NITRIDE SINGLE CRYSTAL THICK FILM |
JP2009054780A (en) | 2007-08-27 | 2009-03-12 | Institute Of Physical & Chemical Research | Optical semiconductor element and manufacturing method thereof |
JP2010111556A (en) | 2008-11-10 | 2010-05-20 | Sumitomo Electric Ind Ltd | GROWTH METHOD OF GaN CRYSTAL |
WO2011037251A1 (en) | 2009-09-28 | 2011-03-31 | 株式会社トクヤマ | Method for production of laminate |
WO2011058968A1 (en) | 2009-11-10 | 2011-05-19 | 株式会社トクヤマ | Method for producing laminate |
JP2010195678A (en) | 2010-03-10 | 2010-09-09 | Ngk Insulators Ltd | Method for forming group iii nitride crystal, laminate, and epitaxial substrate |
Also Published As
Publication number | Publication date |
---|---|
JP2020182002A (en) | 2020-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6810406B2 (en) | Nitride semiconductor template manufacturing method | |
JP6995304B2 (en) | Nitride semiconductor template manufacturing method, nitride semiconductor template and nitride semiconductor device | |
US8728938B2 (en) | Method for substrate pretreatment to achieve high-quality III-nitride epitaxy | |
EP1997125B1 (en) | Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials | |
JP4862442B2 (en) | Method for manufacturing group III-V nitride semiconductor substrate and method for manufacturing group III-V nitride device | |
TWI524552B (en) | Semiconductor wafer with a layer of alzga1-zn and process for producing it | |
US20070138505A1 (en) | Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same | |
TWI437637B (en) | Method for manufacturing gallium nitride single crystalline substrate using self-split | |
US20070215901A1 (en) | Group III-V nitride-based semiconductor substrate and method of fabricating the same | |
JP4467615B2 (en) | Nitride semiconductor crystal growth method, growth apparatus, and program | |
JP5030909B2 (en) | Growth method of zinc oxide single crystal layer | |
JP7044309B2 (en) | Nitride semiconductor templates and nitride semiconductor devices | |
TW201839189A (en) | Group iii nitride semiconductor substrate and method of manufacturing group iii nitride semiconductor substrate | |
JPH11274079A (en) | Semiconductor device and manufacture thereof | |
JP4738748B2 (en) | Method for producing group III nitride single crystal | |
JP6250368B2 (en) | Method for manufacturing free-standing substrate and free-standing substrate | |
JP4612403B2 (en) | Method for manufacturing group III nitride semiconductor free-standing substrate | |
JP2003224072A (en) | Semiconductor structure and manufacturing method therefor | |
WO2019225112A1 (en) | Group iii nitride semiconductor substrate and method of producing same | |
JP2020075839A (en) | SiC SUBSTRATE FOR GROWING GALLIUM NITRIDE BASED COMPOUND SEMICONDUCTOR | |
JP2004099405A (en) | Nitride semiconductor multilayer material and method of growing the same | |
JP2001253794A (en) | Method for producing semiconductor bulk single crystal | |
JP7469051B2 (en) | METHOD OF PRODUCING NITRIDE CRYSTAL SUBSTRATE, NITRIDE CRYSTAL SUBSTRATE AND LAMINATED STRUCTURE | |
JP2006232571A (en) | Method for manufacturing gallium nitride single crystal substrate | |
JP2012121771A (en) | Gallium nitride substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7044309 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |