JP7040858B2 - Semiconductor devices and methods for manufacturing semiconductor devices - Google Patents
Semiconductor devices and methods for manufacturing semiconductor devices Download PDFInfo
- Publication number
- JP7040858B2 JP7040858B2 JP2017182600A JP2017182600A JP7040858B2 JP 7040858 B2 JP7040858 B2 JP 7040858B2 JP 2017182600 A JP2017182600 A JP 2017182600A JP 2017182600 A JP2017182600 A JP 2017182600A JP 7040858 B2 JP7040858 B2 JP 7040858B2
- Authority
- JP
- Japan
- Prior art keywords
- insulator layer
- conductive film
- semiconductor device
- film
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
半導体基板に形成されたフォトダイオードに関する技術として、以下の技術が知られている。例えば、特許文献1には、基板上の受光素子領域上に、反射防止膜を形成する工程と、反射防止膜上に、後の工程にて発生するオーバーエッチングによる膜減り、プロセスダメージから反射防止膜を保護する保護膜を形成する工程とを含む受光素子内蔵型半導体装置の製造方法が記載されている。具体的には、保護膜としての多結晶シリコン膜を反射防止膜上に形成し、配線層間膜をドライエッチングで除去した後に、保護膜としての多結晶シリコン膜をウェットエッチングで除去する。
The following techniques are known as techniques related to photodiodes formed on semiconductor substrates. For example,
フォトダイオードを備えた半導体装置の製造方法は、例えば、フォトダイオードが形成された半導体基板の表面の受光領域を覆う反射防止膜を形成する工程と、フォトダイオードに電気的に接続された配線を形成する工程と、配線に電気的に接続された外部接続端子を形成する工程と、外部接続端子を洗浄する工程と、を含み得る。 The method for manufacturing a semiconductor device provided with a photodiode is, for example, a step of forming an antireflection film covering a light receiving region on the surface of a semiconductor substrate on which a photodiode is formed, and forming a wiring electrically connected to the photodiode. A step of forming an external connection terminal electrically connected to the wiring, and a step of cleaning the external connection terminal may be included.
外部接続端子の材料として、Au等の重金属が使用される。このため、重金属汚染による半導体装置の特性変動を回避するために、外部接続端子を形成するまでの各処理をウエハ製造工程(前工程)において行い、外部接続端子の形成以降の各処理については、組み立て工程(後工程)において行う。 Heavy metals such as Au are used as the material for the external connection terminals. Therefore, in order to avoid fluctuations in the characteristics of semiconductor devices due to heavy metal contamination, each process up to the formation of the external connection terminal is performed in the wafer manufacturing process (pre-process), and each process after the formation of the external connection terminal is performed. Performed in the assembly process (post-process).
ここで、本発明者は、外部接続端子の洗浄工程において反射防止膜がエッチングされ、反射防止膜の膜厚が成膜時の膜厚から変化することを発見した。反射防止膜の反射率は、反射防止膜の膜厚に依存するため、反射防止膜の膜厚をコントロールすることが重要である。外部接続端子の洗浄工程において反射防止膜のエッチングが生じると、反射防止膜の反射率が変動し、フォトダイオードの受光感度にばらつきが生じる結果となる。 Here, the present inventor has discovered that the antireflection film is etched in the cleaning process of the external connection terminal, and the film thickness of the antireflection film changes from the film thickness at the time of film formation. Since the reflectance of the antireflection film depends on the film thickness of the antireflection film, it is important to control the film thickness of the antireflection film. When the antireflection film is etched in the cleaning step of the external connection terminal, the reflectance of the antireflection film fluctuates, resulting in a variation in the light receiving sensitivity of the photodiode.
この問題に対して特許文献1に記載の技術を適用し、保護膜としての多結晶シリコン膜を反射防止膜上に形成し、配線層間膜をドライエッチングで除去した後に、保護膜としての多結晶シリコン膜をウェットエッチングで除去する方法が考えられる。しかしながらこの場合、組み立て工程(後工程)で多結晶シリコン膜をエッチングする必要が生じるため、多結晶シリコン膜をエッチングする専用の高額な装置が必要となり、製造コストの上昇を招く結果となる。
To solve this problem, the technique described in
本発明は、上記した点に鑑みてなされたものであり、低コストで反射防止膜の膜厚の変化を抑制することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to suppress a change in the film thickness of the antireflection film at low cost.
本発明に係る半導体装置の製造方法は、フォトダイオードが形成された半導体基板を用意する工程と、前記半導体基板の表面の前記フォトダイオードの受光領域を覆い且つ前記半導体基板の屈折率よりも小さい屈折率を有する絶縁体層を形成する工程と、前記フォトダイオードに電気的に接続された第1の導電膜及び第2の導電膜を含む配線と、前記絶縁体層の前記受光領域に対応する部分を覆う前記第1の導電膜及び前記第2の導電膜を含むマスクと、を形成する工程と、前記配線の上面の少なくとも一部を露出させる第1の開口部及び前記マスクの上面及び側面を露出させる第2の開口部を有し且つ前記配線の側面を覆う保護膜を、前記絶縁体層上に形成する工程と、前記第1の開口部において前記配線に電気的に接続された端子を形成する工程と、前記端子の形成後に、前記第1の導電膜を溶解するエッチング液を用いて前記マスクを除去する工程と、を含む。 The method for manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate on which a photodiode is formed, and a refraction that covers the light receiving region of the photodiode on the surface of the semiconductor substrate and is smaller than the refractive index of the semiconductor substrate. A step of forming an insulator layer having a ratio, a wiring including a first conductive film and a second conductive film electrically connected to the photodiode, and a portion of the insulator layer corresponding to the light receiving region. The step of forming the first conductive film and the mask containing the second conductive film, the first opening for exposing at least a part of the upper surface of the wiring, and the upper surface and the side surface of the mask. A step of forming a protective film having a second opening to be exposed and covering the side surface of the wiring on the insulator layer, and a terminal electrically connected to the wiring in the first opening. It includes a step of forming the terminal and a step of removing the mask with an etching solution that dissolves the first conductive film after the formation of the terminal.
本発明に係る半導体装置は、フォトダイオードが形成された半導体基板と、前記半導体基板の表面の前記フォトダイオードの受光領域を覆う絶縁体層と、前記絶縁体層上に設けられ、前記受光領域を内包する領域に開口部を有する保護膜と、前記保護膜上に設けられ、前記フォトダイオードに電気的に接続された端子と、を含み、前記絶縁体層は、前記保護膜の前記開口部の端部に沿った凹部を有する。 The semiconductor device according to the present invention is provided with a semiconductor substrate on which a photodiode is formed, an insulator layer covering the light receiving region of the photodiode on the surface of the semiconductor substrate, and the light receiving region provided on the insulator layer. The insulating layer includes a protective film having an opening in a region to be included and a terminal provided on the protective film and electrically connected to the photodiode, and the insulator layer is the opening of the protective film. It has a recess along the end.
本発明によれば、低コストで反射防止膜として機能する絶縁体層の膜厚の変動を抑制することが可能となる。 According to the present invention, it is possible to suppress fluctuations in the film thickness of the insulator layer that functions as an antireflection film at low cost.
以下、本発明の実施形態について図面を参照しつつ説明する。尚、各図面において、実質的に同一又は等価な構成要素又は部分には同一の参照符号を付している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each drawing, substantially the same or equivalent components or parts are designated by the same reference numerals.
図1A~1Sは、本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。はじめに、シリコン単結晶で構成されるn型の基板層10a及びn型のエピタキシャル層10bを含む半導体基板10を用意する。次に、公知の熱酸化法を用いて、エピタキシャル層10bの表面に熱酸化膜11を形成する。次に、公知のフォトリソグラフィー技術を用いて、N型領域の形成予定位置に開口部100Aを有するレジストマスク100を半導体基板10上に形成する。
1A to 1S are cross-sectional views showing an example of a method for manufacturing a semiconductor device according to an embodiment of the present invention. First, a
次に、公知のイオン注入技術を用いて、レジストマスク100の開口部100Aを介してエピタキシャル層10bにN型不純物を注入することで、エピタキシャル層10bの表層部にカソードとして機能するN型領域21を形成する。その後、レジストマスク100を除去する(図1B)。
Next, the N-
次に、N型領域21の熱拡散処理を行う。すなわち、熱処理によって、N型領域21のN型不純物を、エピタキシャル層10bの深部にまで拡散させる。N型領域21は、エピタキシャル層10bと基板層10aとの界面近傍にまで達する(図1C)。
Next, the heat diffusion treatment of the N-
次に、公知のフォトリソグラフィー技術を用いて、P型領域の形成予定位置に開口部101Aを有するレジストマスク101を、半導体基板10上に形成する(図1D)。
Next, using a known photolithography technique, a
次に、公知のイオン注入技術を用いて、レジストマスク101の開口部101Aを介してエピタキシャル層10bにP型不純物を注入することで、エピタキシャル層10bの表層部にアノードとして機能するP型領域22を形成する。その後、レジストマスク101を除去する(図1E)。
Next, a P-
次に、公知のフォトリソグラフィー技術を用いて、N型領域21に内包されるN+領域の形成予定位置に開口部102Aを有するレジストマスク102を、半導体基板10上に形成する(図1F)。
Next, using a known photolithography technique, a resist
次に、公知のイオン注入技術を用いて、レジストマスク102の開口部102Aを介してN型領域21に高濃度のN型不純物を注入することで、N型領域21の表層部にコンタクト領域として機能するN+領域23を形成する。その後、レジストマスク102を除去する(図1G)。以上の工程を経ることで、半導体基板10にフォトダイオード200が形成される。
Next, by injecting a high concentration of N-type impurities into the N-
次に、半導体基板10の表面に反射防止膜として機能する絶縁体層30を形成する。具体的には、公知のCVD法(chemical vapor deposition)を用いて、半導体基板10の表面に第1の絶縁体層31を形成し、第1の絶縁体層31の表面に第2の絶縁体層32を形成する(図1H)。すなわち、絶縁体層30は、第1の絶縁体層31と、第2の絶縁体層32とを積層した積層膜によって構成される。第1の絶縁体層31及び第2の絶縁体層32を、それぞれ、半導体基板10の屈折率よりも小さい屈折率を有する材料で構成することで、絶縁体層30は反射防止膜として機能する。第1の絶縁体層31としてNSG(Nondoped Silicate Glass)を用いることができ、第2の絶縁体層32としてPSG(Phospho Silicate Glasses)を用いることができる。第1の絶縁体層31の膜厚と第2の絶縁体層32の膜厚との比率を制御することによって、反射防止膜として機能する絶縁体層30において所望の反射率を得ることができる。従って、第1の絶縁体層31及び第2の絶縁体層32の膜厚のばらつきを抑えることで、フォトダイオード200における受光感度のばらつきを抑えることができる。
Next, an
次に、公知のフォトリソグラフィー技術及びエッチング技術を用いて、P型領域22に達するコンタクトホール及びN+領域23に達するコンタクトホールを絶縁体層30に形成する。その後、公知のCVD法を用いて上記の各コンタクトホール内にバリアメタル41及び高融点金属42を順次埋め込むことで、P型領域22に接続されたプラグ40A及びN+領域23に接続されたプラグ40Bを形成する。バリアメタル41として、例えばTiN(窒化チタン)を用いることができ、高融点金属42として、例えばW(タングステン)を用いることができる。絶縁体層30の表面に堆積したバリアメタル41及び高融点金属42は、エッチバックまたはCMP(Chemical Mechanical Polishing)により除去する(図1I)。
Next, using known photolithography techniques and etching techniques, a contact hole reaching the P-shaped
次に、公知のスパッタ法を用いて、絶縁体層30の表面に、第1の導電膜51を形成し、第1の導電膜51上に第2の導電膜52を形成する。第1の導電膜51の材料として、例えばMo(モリブデン)を用いることができる。第2の導電膜52の材料として、例えばAlSiCuを用いることができる。次に、公知のフォトリソグラフィー技術を用いて、第1の導電膜51及び第2の導電膜52をパターニングするためのレジストマスク103を、第2の導電膜52上に形成する(図1J)。
Next, using a known sputtering method, the first
次に、公知のエッチング技術を用いて、第1の導電膜51及び第2の導電膜52の、レジストマスク103から露出した部分をエッチングすることで、第1の導電膜51及び第2の導電膜52のパターニングを行う。これにより、プラグ40Aを介してP型領域22に電気的に接続された配線53及び、プラグ40Bを介してN型領域21に電気的に接続された配線54が、絶縁体層30上に形成される。更に、絶縁体層30上の、受光領域に対応する位置にメタルマスク55が形成される。絶縁体層30の受光領域に対応する領域の大部分は、メタルマスク55によって覆われる。その後、レジストマスク103を除去する(図1K)。
Next, by using a known etching technique to etch the portions of the first
次に、公知のCVD法を用いて、配線53、54およびメタルマスク55の上面及び側面を覆う保護膜(パッシベーション膜)60を、絶縁体層30の表面に形成する(図1L)。保護膜60の材料として、例えばSiN(シリコンナイトライド)等の絶縁体を用いることが可能である。
Next, using a known CVD method, a protective film (passivation film) 60 covering the upper surfaces and side surfaces of the
次に、公知のフォトリソグラフィー技術を用いて、保護膜60をパターニングするためのレジストマスク104を保護膜60上に形成する(図1M)。
Next, a resist
次に、公知のエッチング技術を用いて、保護膜60の、レジストマスク104から露出した部分をエッチングすることで、保護膜60のパターニングを行う。これにより、配線53及び54の上面を露出させる開口部60A及び60Bが保護膜60に形成される。また、メタルマスク55の上面及び側面を露出させる開口部60Cが保護膜60に形成される。配線53及び54の上面の一部及び側面、絶縁体層30の表面の一部が保護膜60によって覆われる(図1N)。以上の各処理が、ウエハ製造工程(前工程)において実施される。引き続き、半導体装置をパッケージングする組み立て工程(後工程)が実施される。
Next, the
次に、公知のスパッタ法を用いて、半導体基板10の表面全体を覆うバリアメタル71を形成する。保護膜60の表面、配線53及び54の上面の、保護膜60から露出した部分、及びメタルマスク55の上面及び側面は、バリアメタル71によって覆われる。バリアメタル71の材料として、例えばTiN(窒化チタン)を用いることができる。その後、配線53及び54の形成位置に開口部105A及び105Bを有するレジストマスク105を半導体基板10上に形成する。すなわち、バリアメタル71で覆われた配線53及び54の上面は、それぞれ、レジストマスク105の開口部105A及び105Bにおいて露出し、それ以外の部分はレジストマスク105で覆われる(図1O)。
Next, a known sputtering method is used to form the
次に、公知の電解めっき法により、レジストマスク105の開口部105A及び105Bにおいて露出する配線53及び54にそれぞれ電気的に接続された外部接続端子81及び82を形成する(図1P)。外部接続端子81及び82の材料としてAu等の重金属を用いることが可能である。その後、レジストマスク105を除去する(図1Q)。
Next, by a known electrolytic plating method,
次に、外部接続端子81及び82をマスクとして、バリアメタル71をエッチングにより除去する。その後、外部接続端子81及び82を洗浄する。外部接続端子81及び82の洗浄工程において、絶縁体層30の、受光領域に対応する部分は、メタルマスク55によって覆われているのでエッチングされず、絶縁体層30の、保護膜60またはメタルマスク55で覆われていない部分がエッチングされる。従って、絶縁体層30には、保護膜60の開口部60Cの端部に沿って凹部(溝)33が形成される。換言すれば、フォトダイオードの受光領域の外縁に沿った凹部(溝)33が、絶縁体層30に形成される(図1R)。
Next, the
次に、メタルマスク55をリフトオフ法によって除去する。具体的には、エッチング液として硝酸を用いて、Mo(モリブデン)を含むメタルマスク55の第1の導電膜51をエッチングする。これにより、メタルマスク55が絶縁体層30から剥離する(図1S)。
Next, the
図2は、上記の各工程を経て製造された本発明の実施形態に係る半導体装置1の断面図、図3は、半導体装置1の平面図である。半導体装置1は、フォトダイオード200が形成された半導体基板10と、少なくとも半導体基板10の表面のフォトダイオード200の受光領域300を覆い且つ半導体基板10の屈折率よりも小さい屈折率を有する反射防止膜として機能する絶縁体層30と、フォトダイオード200に電気的に接続された配線53及び54と、絶縁体層30上に設けられ、フォトダイオード200の受光領域300を内包する領域に開口部60Cを有し且つ配線53及び54の側面を覆う保護膜(パッシベーション膜)60と、保護膜60上に設けられ、配線53及び54にそれぞれ電気的に接続された外部接続端子81及び82と、を含む。反射防止膜として機能する絶縁体層30は、保護膜60の開口部60Cの端部(または受光領域の外縁)に沿った凹部(溝)33を有する。
FIG. 2 is a cross-sectional view of the
図4は、本発明に対する比較例に係る半導体装置1Xの断面図である。比較例に係る半導体装置1Xは、絶縁体層30の表面を露出させた状態で外部接続端子81及び82の洗浄が行われた点が、本発明の実施形態に係る半導体装置1と異なる。場合絶縁体層30の表面を露出させた状態で外部接続端子81及び82の洗浄を行うと、絶縁体層30の露出部分がエッチングされる。反射防止膜として機能する絶縁体層30の反射率は、その膜厚に依存する。外部接続端子81及び82の洗浄工程において絶縁体層30のエッチングにより絶縁体層30の膜厚に変化を生じると、絶縁体層30の反射率が変動し、フォトダイオードの受光感度にばらつきが生じる結果となる。
FIG. 4 is a cross-sectional view of the
一方、本実施形態に係る半導体装置1の製造方法によれば、反射防止膜として機能する絶縁体層30の、受光領域に対応する部分が、メタルマスク55によって覆われているので、外部接続端子81及び82の洗浄工程において、絶縁体層30の膜厚の変動を抑制できる。これにより、絶縁体層30の反射率の変動を抑制することができ、フォトダイオードの受光感度の装置間ばらつきを抑えることが可能となる。
On the other hand, according to the manufacturing method of the
また、本実施形態に係る半導体装置1の製造方法によれば、外部接続端子81及び82を形成する前の段階でメタルマスク55の形成及び保護膜60のパターニングが完了しているので、安価なウェットエッチング装置を使用してメタルマスク55の除去を行うことができる。すなわち、本実施形態に係る半導体装置1の製造方法によれば、低コストで反射防止膜として機能する絶縁体層30の膜厚の変動を抑制することが可能となる。
Further, according to the manufacturing method of the
また、絶縁体層30のエッチングを回避するためのメタルマスク55は、配線53及び54と同じ材料によって構成され、メタルマスク55の形成工程は、配線53及び54の形成工程と並行して行われる。従って、メタルマスク55を形成するための専用の設備及び工程が不要である。すなわち、本実施形態に係る半導体装置1の製造方法によれば、設備の追加及び工程数の増加を伴うことなく、反射防止膜として機能する絶縁体層30の膜厚の変動を抑制することが可能となる。
Further, the
図5は、本発明の第2の実施形態に係る半導体装置1Aの構成を示す図である。上記した第1の実施形態に係る半導体装置1において配線53及び54は、それぞれ、Mo(モリブデン)を含む第1の導電膜51及びAlSiCuを含む第2の導電膜52により構成されていた。これに対し第2の実施形態に係る半導体装置1Aにおいて、配線53及び54は、Mo(モリブデン)を含む第1の導電膜51と、AlSiCuを含む第2の導電膜52との間に、Ti膜57及びTiN膜57が設けられている。このように、Mo膜と、AlSiCu膜との間に、Ti膜56及びTiN膜57を設けることで、AlSiCuの配線性が向上し、これによりエレクトロマイグレーションを抑制することができ、半導体装置の信頼性を高めることができる。外部接続端子81及び82の洗浄工程では、配線53及び54と同様の積層構造(Mo/Ti/TiN/AlSiCu)を有するメタルマスクによって絶縁体層30のエッチングが抑制される。
FIG. 5 is a diagram showing the configuration of the
1、1A 半導体装置
10 半導体基板
30 絶縁体層
31 第1の絶縁体層
32 第2の絶縁体層
33 凹部(溝)
51 第1の導電膜
52 第2の導電膜
53、54 配線
55 メタルマスク
60 保護膜
60C 開口部
81、82 外部接続端子
200 フォトダイオード
300 受光領域
1,
51 First
Claims (11)
前記半導体基板の表面の前記フォトダイオードの受光領域を覆い且つ前記半導体基板の屈折率よりも小さい屈折率を有する絶縁体層を形成する工程と、
前記フォトダイオードに電気的に接続された第1の導電膜及び第2の導電膜を含む配線と、前記絶縁体層の前記受光領域に対応する部分を覆う前記第1の導電膜及び前記第2の導電膜を含むマスクと、を形成する工程と、
前記配線の上面の少なくとも一部を露出させる第1の開口部及び前記マスクの上面及び側面を露出させる第2の開口部を有し且つ前記配線の側面を覆う保護膜を、前記絶縁体層上に形成する工程と、
前記第1の開口部において前記配線に電気的に接続された端子を形成する工程と、
前記端子の形成後に、前記第1の導電膜を溶解するエッチング液を用いて前記マスクを除去する工程と、
を含む半導体装置の製造方法。 The process of preparing a semiconductor substrate on which a photodiode is formed, and
A step of forming an insulator layer that covers the light receiving region of the photodiode on the surface of the semiconductor substrate and has a refractive index smaller than that of the semiconductor substrate.
The first conductive film and the second conductive film covering the wiring including the first conductive film and the second conductive film electrically connected to the photodiode and the portion of the insulator layer corresponding to the light receiving region. And the process of forming the mask containing the conductive film of
A protective film having a first opening for exposing at least a part of the upper surface of the wiring and a second opening for exposing the upper surface and the side surface of the mask and covering the side surface of the wiring is provided on the insulator layer. And the process of forming
The step of forming a terminal electrically connected to the wiring in the first opening, and
A step of removing the mask with an etching solution that dissolves the first conductive film after the formation of the terminal.
A method for manufacturing a semiconductor device including.
前記絶縁体層上に、前記第1の導電膜及び前記第2の導電膜を積層する工程と、
前記第1の導電膜及び前記第2の導電膜をパターニングする工程と、
を含む請求項1に記載の製造方法。 The step of forming the wiring and the step of forming the mask are
The step of laminating the first conductive film and the second conductive film on the insulator layer, and
The step of patterning the first conductive film and the second conductive film,
The manufacturing method according to claim 1.
請求項1または請求項2に記載の製造方法。 The step of forming the insulator layer is from a material different from the step of forming the first insulator layer on the semiconductor substrate and the material of the first insulator layer on the first insulator layer. The manufacturing method according to claim 1 or 2, comprising the step of forming the second insulator layer.
請求項1から請求項3のいずれか1項に記載の製造方法。 The manufacturing method according to any one of claims 1 to 3, further comprising a step of cleaning the terminals before removing the mask.
請求項1から請求項4のいずれか1項に記載の製造方法。 The production method according to any one of claims 1 to 4, wherein the first conductive film contains Mo and the second conductive film contains AlSiCu.
請求項1から請求項4のいずれか1項に記載の製造方法。 The production method according to any one of claims 1 to 4, wherein the first conductive film contains Mo and the second conductive film contains Ti, TiN and AlSiCu.
前記半導体基板の表面の前記フォトダイオードの受光領域を覆う絶縁体層と、
前記絶縁体層上に設けられ、前記受光領域を内包する領域に開口部を有する保護膜と、
前記保護膜上に設けられ、前記フォトダイオードに電気的に接続された端子と、
を含み、
前記絶縁体層は、前記保護膜の前記開口部の端部に沿った凹部を表面に有する
半導体装置。 A semiconductor substrate on which a photodiode is formed and
An insulator layer covering the light receiving region of the photodiode on the surface of the semiconductor substrate, and
A protective film provided on the insulator layer and having an opening in a region including the light receiving region,
A terminal provided on the protective film and electrically connected to the photodiode.
Including
The insulator layer is a semiconductor device having a recess on the surface along the end of the opening of the protective film.
請求項7に記載の半導体装置。 The semiconductor device according to claim 7, wherein the insulator layer has a refractive index smaller than that of the semiconductor substrate.
前記保護膜は前記配線の側面を覆う
請求項7または請求項8に記載の半導体装置。 Further, on the insulator layer, wiring electrically connected to the photodiode is provided.
The semiconductor device according to claim 7 or 8, wherein the protective film covers the side surface of the wiring.
請求項7から請求項9のいずれか1項に記載の半導体装置。 The semiconductor device according to any one of claims 7 to 9, wherein the terminal is exposed to the outside.
請求項7から請求項10のいずれか1項に記載の半導体装置。 The semiconductor device according to any one of claims 7 to 10, wherein the terminal is made of a heavy metal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017182600A JP7040858B2 (en) | 2017-09-22 | 2017-09-22 | Semiconductor devices and methods for manufacturing semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017182600A JP7040858B2 (en) | 2017-09-22 | 2017-09-22 | Semiconductor devices and methods for manufacturing semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019057688A JP2019057688A (en) | 2019-04-11 |
JP7040858B2 true JP7040858B2 (en) | 2022-03-23 |
Family
ID=66107900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017182600A Active JP7040858B2 (en) | 2017-09-22 | 2017-09-22 | Semiconductor devices and methods for manufacturing semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7040858B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067161A (en) | 2005-08-31 | 2007-03-15 | Fujitsu Ltd | Semiconductor device and manufacturing method therefor |
JP2010183032A (en) | 2009-02-09 | 2010-08-19 | Sony Corp | Light-receiving element, semiconductor device and manufacturing method of the same, optical pickup device, and optical disk recording/reproducing apparatus |
CN102903781A (en) | 2012-08-28 | 2013-01-30 | 中国科学院半导体研究所 | Silicon-based near infrared photoelectric detector structure and manufacturing method thereof |
US20160104729A1 (en) | 2014-10-10 | 2016-04-14 | Stmicroelectronics Sa | Pinned photodiode with a low dark current |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2892569B2 (en) * | 1993-04-30 | 1999-05-17 | シャープ株式会社 | Fabrication method of photodetector with built-in circuit |
JP3561084B2 (en) * | 1995-07-24 | 2004-09-02 | シャープ株式会社 | Photodetector with built-in circuit, electronic component, optical pickup device, and method of manufacturing photodetector with built-in circuit |
-
2017
- 2017-09-22 JP JP2017182600A patent/JP7040858B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067161A (en) | 2005-08-31 | 2007-03-15 | Fujitsu Ltd | Semiconductor device and manufacturing method therefor |
JP2010183032A (en) | 2009-02-09 | 2010-08-19 | Sony Corp | Light-receiving element, semiconductor device and manufacturing method of the same, optical pickup device, and optical disk recording/reproducing apparatus |
CN102903781A (en) | 2012-08-28 | 2013-01-30 | 中国科学院半导体研究所 | Silicon-based near infrared photoelectric detector structure and manufacturing method thereof |
US20160104729A1 (en) | 2014-10-10 | 2016-04-14 | Stmicroelectronics Sa | Pinned photodiode with a low dark current |
Also Published As
Publication number | Publication date |
---|---|
JP2019057688A (en) | 2019-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7220652B2 (en) | Metal-insulator-metal capacitor and interconnecting structure | |
US7932602B2 (en) | Metal sealed wafer level CSP | |
US10504780B2 (en) | Contact plug without seam hole and methods of forming the same | |
JP2007221161A (en) | Capacitor used in semiconductor device, and production method thereof | |
CN107452714B (en) | Apparatus and method for forming low resistivity noble metal interconnects | |
US11824022B2 (en) | Bond pad with enhanced reliability | |
US20070210339A1 (en) | Shared contact structures for integrated circuits | |
US20050263892A1 (en) | Method of forming copper interconnection in semiconductor device and semiconductor device using the same | |
US20080158775A1 (en) | Semiconductor device and method for fabricating the same | |
KR100529676B1 (en) | Method for fabricating dual damascene pattern | |
TWI593120B (en) | Capacitor structure and method for fabricating the same | |
JP7040858B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
US9153716B2 (en) | Semiconductor component with a window opening as an interface for ambient coupling | |
CN103515308B (en) | Copper interconnect structure and manufacture method thereof | |
US9349653B2 (en) | Manufacturing method of semiconductor structure for preventing surface of fin structure from damage and providing improved process window | |
US7923362B2 (en) | Method for manufacturing a metal-semiconductor contact in semiconductor components | |
CN110867372B (en) | Method for forming semiconductor device | |
JP2019021745A (en) | Semiconductor device and manufacturing method therefor | |
KR100866687B1 (en) | Method for fabricating a semiconductor including a fuse | |
KR0154190B1 (en) | Formation method of tungsten plug in semiconductor device | |
US20080057722A1 (en) | Fabricating method of semiconductor device | |
JP2005064171A (en) | Semiconductor device and manufacturing method therefor | |
KR940005709B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100789613B1 (en) | Method for manufactruing metal wire | |
CN112838048A (en) | Interconnection structure and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7040858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |